DE2035626B2

DE2035626B2 - Anordnung zum Verarbeiten von Auswahlsignalen

Info

Publication number: DE2035626B2
Application number: DE2035626A
Authority: DE
Inventors: Kazuo Hachihoji Nezu; Yutaka Hino Tochitani
Original assignee: Yokogawa Electric Works Ltd
Current assignee: Yokogawa Electric Corp
Priority date: 1970-06-12
Filing date: 1970-07-17
Publication date: 1974-06-06
Also published as: DE2035626C3; US3710326A; GB1313905A; DE2035626A1

Description

Die Erfindung betrifft eine Anordnung zum Verarbeiten von Auswahlsignalen mit mindestens einer mehrere Auswahlsignalklemmen umfassenden Auswahlsignalkleramen-Gruppe, wobei die Auswahlsignalklemmen über ein jeder Auswahlsignalklemme zugeordnetes Speicherelement mit einer Datenverarbeitungsanlage verbunden sind.

Es ist eine Anordnung zum Verarbeiten von Auswahlsignalen bekannt (deutsche Offenlegungsschrift 2C03 150), bei der im Anforderungsbetrieb die von einer Gruppe peripherer Geräte abgegebenen Signale auf die Auswahlsignalklemmen einer Auswahlsignal-

klemmen-Gruppe gegeben werden. Zwischen den Auswahlsignalklemmen und den Speicherelementen ist ein logisches Netzwerk geschaltet, das den Vorrang der auf die Setzeingänge der Speicherelemente zu schaltenden Auswahlsignale bestimmt, d. h. es ist der

is Vorrang der an den Ausgängen der Speicherelemente anstehenden Ausgangssignale von vornherein durch das Netzwerk festgelegt. Bei einer großen Zahl von Auswahisignalklemmen in der einzelnen Gruppe (z. B. im Falle von Digitalreglern) wird das logische

*» Netzwerk recht kompliziert. Die Ausgangssignale der einzelnen Speicherelemente werden jeweils auf einen Eingang eines Verknüpfungsgliedes gegeben, dessen anderer Eingang mit dem Ausgang eines peripheien Gerätes verbunden ist. Die Ausgänge der Verbin-

»5 dungsglieder sind parallel auf den Eingang der Datenverarbeitungsanlage geschaltet. Die logischen Netzwerke der einzelnen Auswahlsignalklemmen-Gruppen sind miteinander verbunden und so ausgelegt, daß auch der Vorrang ^Azr Gruppen untereinander von vornherein festgelegt ist.

Schließlich ist ein Nachrichtenübertragungssystem bekannt (deutscheOffenlegungsschrift 1 424718),bei dem im Abrufbetrieb die Datenverarbeitungsanlage beim Abrufen der Nachrichten von den einzelnen Eingabestationen durch zwischengeschaltete Unterzentralen entlastet wird. Die Datenverarbeitungsanlage gibt keine Reihe von Abfragesignalen an die Unterzentralen ab. sondern erzeugt nur ein kodiertes Abruf-Beginnsignal, durch das eine bestimmte Unterzentrale angesteuert wird. Die Ansteuerung weiterer Ur.'erzentralen erfolgt nicht durch die Datenverarbeitungsanlage selbst, sondern durch die angesteuerte Unterzentrale, so daß in vorgegebener Folge Daten «us den Eingabestationen zur Datenverarbei-

♦5 tungsanlage hingegeben werden. Eine Identifizierung von Auswahlsignalklemmen mit Hilfe der Datenverarbeitungsanlage erfolgt nicht.

Es isi die Aufgabe der vorliegenden Erfindung, eine Anordnung der obengenannten Art zu schaffen, die

so mit einem verhältnismäßig geringen Schaltaufwand eine große Anzahl von Auswahlsignalen verarbeiten kann.

Die Erfindung ist gekennzeichnet durch die im kennzeichnenden Teil des vorstehenden Anspruchs 1 aufgeführten Merkmale.

Der Vorrang der Auswahlsignale innerhalb einer Auswahlsignalklemmen-Gruppe wird also nicht durch ein kompliziertes logisches Netzwerk, sondern durch die Reihenfolge der von der Datenverarbeitungsanlage auf die Abfragesignalklemmen nacheinander gegebenen Abfragesignale bestimmt. Beim Vorhandensein mehrerer Auswahlsignalklemmen-Gruppen können die an den Abfragesignalklemmen der Datenverarbeitungsanlage anstehenden Abfragesignale paral-IeI auf die verschiedenen Auswahlsignalklemmen-Gruppen gegeben werden, so daß diese Gruppen gleichzeitig durch die Abfragesignale angesteuert werden. Durch die von der Datenverarbeitungsanlage

angesteuerten Steuervorrichtungen der Auswahlsignalklemmen-Gmppen wird der Vorrang der Auswahlsignalklemmen-Gruppen untereinander bestimmt. Trotz Erhöhung der Zahl der peripheren Geräte braucht also die Zahl der für dk: Vorrangbe- 5 Stimmung der Auswahlsignale erforderlichen Ausgangsklemmen der Datenverarbeitungsanlage nicht vergrößert zu werden. Von großem Vorteil ist darüber hinaus, daß der Vorrang der Auswahlsignale und der Auswahlsignalklemmen-Gruppen nicht fest vorgege- « ben ist, sofern vielmehr durch einfaches Umprogrammieren der Datenverarbeitungsanlage selbst geändert werden kann.

Weitere Unteransprüche betreffen vorteilhafte Ausgestaltungen der erfindungsgemäßen Anordnung. ¹S

Ein Ausführungsbeispiel der Erfindung soll an Hand der Figuren beschrieben werden. In den Zeichnungen zeigt

Fig. 1 ein Blockschaltbild einer Ausführungsform der Anordnung zum Verarbeiten von Auswahlsigna- ^ao len, und

F i g. 2 den zeitlichen Verlauf der an verschiedenen Punkten der Anordnung anstehenden Signale zur Erklärung der Arbeitsweise der in F i g. 1 gezeigten Anordnung. »5

Die in Fi g. 1 gezeigte Anordnung zum Verarbeiten von Auswahlsignalen umfaßt eine digitale Datenverarbeitungsanlage CPU, die einen Eingang für das Auswahlsignal, einen Eingang für das Betätigungssignal EFB, Abfragesignalklemmen A, bis A ₁₄ frr das Abfragesignal sowie Ausgangsklemmen RSB, SFE und T₂ für die Gruppe von Auswahlsignalen aufweist. Die Auswahlsignale werden an Auswahlsignalklemmen F₁ bis F₁₄ angelegt. Flip-Flop FF_U dienen zum Empfang und zur Speicherung der Auswahlsignale, um zur Anzeige des Anstehens von Auswahlsignalen Signale an die Datenverarbeitungsanlage CPU abzugeben. An die Klemmen RSB, SFE und T₂ ist eine Steuervorrichtung RA angeschlossen, der die Gruppe der durch die Datenverarbeitungsanlage CPU erzeugten Signale zugeführt wird und die ein Ansteuersignal R W erzeugt, welches die Flip-Flop-Gruppe ansteuert, an welche die Auswahlsignale angelegt wurden, sowie ein Rücksetzsignal R.SFE.T₂ für den Flip-Flop erzeugt, wenn der Abfragevorgang der Auswahlsignale aus der Gruppe, welche die Auswahlsignale empfangen hat, abgeschlossen ist und die Auswahlsignale an die Datenverarbeitungsanlage übertragen wurden. Mit den Flip-Flop sind zu diesem Zweck eingangsseitig UND-Glieder G₁ bis G₁₄ und ausgangsseitig UND-Glieder G_lh bis G,_s sowie ODER-Glieder G_ol und G„₂ verbunden.

Die Auswahlsignalklemmen F₁ bis F.₄sind mit den entsprechenden Setzeingängen S für das Anschaltsignal der Flip-Flop FF_x bis FF_u verbunden. Die »1«- Ausgänge der Flip-Flop FF_x bis FF_]A sind jeweils mit einem Eingang der zugeordneten UND-Glieder G₁₅ bis G_w sowie jeweils mit einem Eingang des ODER-Gliedes G_ol verbunden. Die Ausgänge der UND-Glieder Gι, bis G_2x sind jeweils mit einem Eingang des ODER^:GIiedes G_o2 verbunden. Der Ausgang des ODER-Gliedes G₀, ist an den Eingang für das Auswahlsignal PlB der Datenverarbeitungsanlage CPU angeschlossen, während der Ausgang des ODER-Gliedes G_o2 mit dem Eingang für das Bestätigungssignal EFB der Anlage CPU verbunden ist. Die Abfragesignalklemmen A_x bis A_u sind jeweils an einem weiteren Eingang der UND-Glieder G₁ bis G₁₄ und G₁₅ bis G₂₈ entsprechend ihren Kennzahlen angeschlossen. Die Ausgangsklemme für das Auswahlsignal RW der Steuervorrichtung RA ist mit weiteren Eingängen der UND-Glieder G₁₅ bis G_2? verbunden. Die Ausgangsklemme für das Rücksetzsignal R.SFE.T₂ der Steuervorrichtung ist jeweils an weitere Eingänge der UND-Glieder G₁ bis G₁₄ angeschlossen.

Aus Gründen einer einfacheren Darstellung ist in der Fig. 1 nur eine Auswahlsignalklemmen-Gruppe dargestellt; üblicherweise sind aber mehrere solcher Gruppen mit einer Datenverarbeitungsanlage verbunden, wobei jeder von ihnen zur Identifizierung ein Code-Signal zugeordnet ist, das durch die Steuervorrichtung der Gruppe dekodiert wird. Die Ausgangsklemmen RSB, SFE, T₂ und /I₁ bis /I₁₄ der Datenverarbeitungsanlage CPU sind daher auch mit den entsprechenden Eingängen der anderen (nicht gezeigten) Abfragesignalklemmen-Gruppen verbunden; dasselbe gilt in entsprechender Weise für die Eingangsklemmen für das Bestätigungssignal EFB bzw. das Auswahlsignal PIB.

Das Ausführungsbeispiel der Anordnung zum Verarbeiten von Auswahlsignalen arbeitet gemäß dem in der Fig. 2 gezeigten Signalverlauf wie folgt:

Es sei angenommen, daß ein Auswahlsignal auf die Auswahlsignalsignalklemme F₁ gegeben wird (vgl. Fig. 2f). so daß der Flip-Flop FF_x gesetzt wird und an seinem »1 »-Ausgang das in Fig. 2 gezeigte Ausgangssignal g erscheint. Über das ODER-Glied G₀₁ gelangt dieses Signal an den Eingang für das Auswahlsignal PIB der Datenverarbeitungsanlage CPU, wobei das in der Fig. 2 gezeigte Auswahlsignal d entsteht. Bei Anstehen eines Signals an der Klemme PIB unterbricht die Datenverarbeitungsanlage CPU ihren vorprogrammierten Betrieb und löst an der bestimmten Auswahlsignalklemme aus der Gruppe, an welche das Auswahlsignal gelangt ist, einen Anforderungsvorgang aus.

Die Datenverarbeitungsanlage CPU gibt nacheinander das in der F i g. 2 gezeigte Signal b auf die Abfragesignalklemmen A_x bis /I₁₄ und damit auf die UND-Glieder G₁ bis G₁₄. Zusätzlich gibt die Datenverarbeitungsanlage CPU, die in der F i g. 2 gezeigten Impulse α und i als Code-Signal auf die Steuervorrichtung RA einer jeden Auswahlsignalklemmen-Gruppe. Diejenige Steuervorrichtung RA, der das Code-Signal zugeordnet ist, wird aktiviert und erzeugt das in der F ig. 2 gezeigte Ansteuersignal h (RW), das auf die UND-Glieder G₁₅ bis G₂₈ gegeben wird. Da der gesetzte Flip-Flop FF₁ an seinem »1 «-Ausgang ein Signal erzeugt, wird das UND-Glied 15 durch das Ansteuersignal R W der Steuervorrichtung RA auf das öffnen für den Fall vorbereitet, in dem auf die Abfragesignalklemme A, ein Abfragesignal gegeben wird. Das Ausgangssignal des UND-Gliedes 15 wird über das ODER-Glied G₀₂ auf den Eingang für das Bestätigungssignal EFB der Datenverarbeitungsanlage CPU gegeben.

Das Anlegen des Signals an die Eingangsklemme für das Bestätigungssignal EFB führt zur Abgabe des in der Fig. 2 gezeigten Signals c an der Ausgangsklemme T₂ der Datenverarbeitungsanlage CPU. Der T₂-Impuls wird auf jede Steuervorrichtung RA der Auswahlsignalklemmen-Gruppen gegeben. Die Steuervorrichtung RA, die das Ansteuersignal RW abgegeben hat, gibt dann an ihrem anderen Ausgang das in der F i g. 2 gezeigte Rücksetzsignal / (R.SFE. T₁) ab.

Dieses Rücksetzsignal wird über das UND-Glied G, auf den Rücksetzeingang R des Flip-Flop FF₁ gegeben. Da das UND-Glied G₁ durch das an der Abfragesignalklemme A_x anstehende Abfragesignal vorbereitet ist, wird es geöffnet und der Flip-Flop zurückgesetzt, wodurch der Anforderungsvorgang abgeschlossen wird.

Wird das Bestätigungssignal der Klemme EFB aufgeprägt, so bestimmt die Datenverarbeitungsanlage mit Hilfe des an der Steuervorrichtung RA angelegten Code-Signals und der auf die Abfragesignalklemmen A_x bis A _l4 gegebenen Abfragesignale, an welche der Klemmen der Auswahlsignalklemmen-Gruppe ein Auswahlsignal gelegt worden ist.

Wenn kein Auswahlsignal auf die Auswahlsignalklemme F_x der in der Fig. 1 gezeigten Auswahlsignalklemmen-Gruppe gelegt ist, wird während des Zeitintervalls, während dessen an der Abfragesignal klemme A_x der Datenverarbeitungsanlage CPU ein Signal ansteht, kein Bestätigungssignal erzeugt. In diesem Falle unieruricht die Datenverarbeitungsanlage die Abgabe eines Signals auf die Abfragesignalklemme A_x und beginnt mit der Abgabe eines Abfragesignals an der Abfragesignalklemme A₂. In der oben beschriebenen Weise gibt die Datenverarbeitungsanlage ein Code-Signal an die Steuervorrichtung einer jeden Auswahlsignalklemmen-Gruppe nacheinander ab und überprüft, ob an der Auswahlsignalklemme F₁ einer jeden Auswahlsignalklemmen-Gruppe ein Auswahlsignal ansteht oder nicht. Auf diese Weise fragt die Datenverarbeitungsanlage CPU jede der

ίο Auswahlsignalklemmen-Gruppen ab, indem nacheinander ein Abfragesignal auf die Abfragesignalklemmen A! bis A ₁₄ gegeben wird, um ein etwaig anliegendes Auswahlsignal zu erfassen.

Der den einzelnen Auswahlsignalen zugeordnete

»5 Vorrang wird durch die Reihenfolge der Ansteuerung der Auswahlsignalklemmen-Gruppen und durch die Reihenfolge der Signalabgabe an den Abfragesignalklemmen A₁ bis A_u bestimmt. Da die Reihenfolge in der Abgabe dieser beiden Signale durch ein Programm bestimmt werden kann, kann der Vorrang der Auswahlsignale leicht durch ein Programm festgelegt werden.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung zum Verarbeiten von Auswahlsignalen mit mindestens einer mehrere Auswahlsignalklemmen umfassenden Auswahlsignalklemmen-Gruppe, wobei die Auswahlsignalklemmen über ein jeder Auswahlsignalklemme zugeordnetes Speicherelement mit einer Datenverarbeitungsanlage verbunden sind, dadurch gekennzeichnet, daß der Ausgang jedes Speicherelements (FF₁ bis FF_n) einerseits direkt mit einem Eingang [PIB) und andererseits über ein UND-Glied (G₁₅ bis G₂₈) mit einem weiteren Eingang (EFB) der Datenverarbeitungsanlage (CPU) verbunden ist, daß die Datenverarbeitungsanlage (CPU) mindestens soviel Abfragesignalklemmen (A₁ bis Λ j₄) auf die von der Datenverarbeitungsanlage (CPU) nacheinander Abfragesignale gegeben werden, wenn ein Ausgangssignal eines Speicherelements (FF₁ bis FF₁₄) direkt auf die Datenverarbeitungsanlage {CPU) gelangt, aufweist, wie eine Auswahlsignalklemmen-Gruppe Auswahlsignalklemmen (F₁ bis F_u) hat, daß jede Abfragesignalklemme (A₁ bis _M) mit einem der Eingänge der UND-Glieder (G₁₅ bis G₂₈) verbunden ist, daß je Auswahlsignalklemmen-Gruppe eine mit der Datenverarbeitungsanlage (CPU) verbundene Steuervorrichtung (RA) vorgesehen ist, die mit einem Ausgang mit einem Eingang aller UND-Glieder (G₁₅ bis G₂₁₁) der zugeordneten Auswahlsignalklemnwn-Gruppe verbunden ist und auf diese ein Signal gibt, wenn die Datenverarbeitungsanlage (CPU) ein Ausgangssignal eines Sieichereüements (FF_x bis FF_n) der zugeordneten Auswahlsignalklemmen-Gruppe direkt empfangen hat und daß ein einziges UND-Glied (G₁₅ bis G₂₈) ein Signal auf den Eingang (EFB) der Datenverarbeitungsanlage (CFU) gibt, wenn ein Ausgangssignal des zugeordneten Speicherelements (FF₁ bis FF_n)ein Abfragesignal (A_x bis A_n) der Datenverarbeitungsanlage und ein Ausgangssignal der Steuervorrichtung (RA) zugleich anstehen.

2. Anordnung nach Anspruch 1. dadurch gekennzeichnet, daß als Speicherelemente Flip-Flop (FF₁ bis FF_n) vorgesehen sind.

3. Anordnung nach Anspruch 2. dadurch gekennzeichnet, daß der Rücksetzeingang der Flip-Flop (FF_x bis FF_n) mit dem Ausgang eines weiteren UND-Gliedes (G₁ bis G₁₄) verbunden ist. daß jeweils eine Abfragesignalklemme (/I₁ bis A_n) mit einem Eingang eines der weiteren UND-Glieder (G₁ bis G₁₄) verbunden ist. während der andere Eingang der weiteren UND-Glieder (G₁ bis G₁₄) mit einem weiteren Ausgang (RSFET_:) der Steuervorrichtung (RA) verbunden ist, die ein Signal abgibt, wenn von einem der ersten UND-Glieder (G₁₅ bis G_2S) ein Signal auf den Eingang (EFB) der Datenverarbeitungsanlage (CPU) gegeben wird.