Nothing Special   »   [go: up one dir, main page]

DE1564412B2 - Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren - Google Patents

Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren

Info

Publication number
DE1564412B2
DE1564412B2 DE1564412A DE1564412A DE1564412B2 DE 1564412 B2 DE1564412 B2 DE 1564412B2 DE 1564412 A DE1564412 A DE 1564412A DE 1564412 A DE1564412 A DE 1564412A DE 1564412 B2 DE1564412 B2 DE 1564412B2
Authority
DE
Germany
Prior art keywords
conductivity type
field effect
effect transistors
recess
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1564412A
Other languages
English (en)
Other versions
DE1564412A1 (de
DE1564412C3 (de
Inventor
Thomas Palo Alto Calif. Klein (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1564412A1 publication Critical patent/DE1564412A1/de
Publication of DE1564412B2 publication Critical patent/DE1564412B2/de
Application granted granted Critical
Publication of DE1564412C3 publication Critical patent/DE1564412C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21C—MANUFACTURE OF METAL SHEETS, WIRE, RODS, TUBES OR PROFILES, OTHERWISE THAN BY ROLLING; AUXILIARY OPERATIONS USED IN CONNECTION WITH METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL
    • B21C23/00—Extruding metal; Impact extrusion
    • B21C23/21—Presses specially adapted for extruding metal
    • B21C23/211—Press driving devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21C—MANUFACTURE OF METAL SHEETS, WIRE, RODS, TUBES OR PROFILES, OTHERWISE THAN BY ROLLING; AUXILIARY OPERATIONS USED IN CONNECTION WITH METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL
    • B21C23/00—Extruding metal; Impact extrusion
    • B21C23/32—Lubrication of metal being extruded or of dies, or the like, e.g. physical state of lubricant, location where lubricant is applied
    • C—CHEMISTRY; METALLURGY
    • C10—PETROLEUM, GAS OR COKE INDUSTRIES; TECHNICAL GASES CONTAINING CARBON MONOXIDE; FUELS; LUBRICANTS; PEAT
    • C10M—LUBRICATING COMPOSITIONS; USE OF CHEMICAL SUBSTANCES EITHER ALONE OR AS LUBRICATING INGREDIENTS IN A LUBRICATING COMPOSITION
    • C10M7/00—Solid or semi-solid compositions essentially based on lubricating components other than mineral lubricating oils or fatty oils and their use as lubricants; Use as lubricants of single solid or semi-solid substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H01L21/82—
    • H01L21/8238—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L27/00—
    • H01L27/0251—
    • H01L27/0825—
    • H01L27/088—
    • H01L27/092—
    • H01L29/0638—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/062—Gold diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S2/00—Apparel
    • Y10S2/908—Guard or protector having a hook-loop type fastener
    • Y10S2/909—Head protector, e.g. helmet, goggles

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren mit isolierten Gate-Elektroden, bei dem Source- und Drain-Zon'e des N-Leitfähigkeitstyps für N-Kanal-Feldeffekttransistoren in Halbleiterteilen des P-Leitfähigkeitstyps und Source- und Drain-Zonen des P-Leitfähigkeitstyps für P-Kanal-Feldeffekttransistoren in Halbleiterteilen des N-Leitfähigkeitstyps eingebracht werden und eine Isolierschicht angebracht wird, in der Fenster zum Anbringen von Kontakten vorgesehen sind, auf welche Isolierschicht und in welche Fenster ein leitendes Muster zur Bildung von Verbindungen und Gate-Elektroden angebracht wird.
Ein solches Verfahren ist aus »Electronics« 37 (1964), 32, 55 bis 58 bekannt. In dieser Veröffentlichung ist jedoch nichts über das Herstellen eines Halbleiterkörpers mit P- und N-leitenden Teilen gesagt, in die unterschiedliche Typen von Feldeffekttransistoren eingebracht werden. Normalerweise werden P-leitende Teile bzw. N-leitende Teile in einem N-leitenden bzw. P-leitenden Halbleiterkörper durch Diffusion erzeugt.
Die Eigenschaften eines Feldeffekttransistors sind von der Dotierung des Subtraktes stark abhängig. Ist das Substrat eine diffundierte Zone, so ist es sehr schwierig, einen Feldeffekttransistor mit den gewünschten Eigenschaften zu erreichen, da sich die Dotierungskonzentration einer diffundierten Zone nur sehr schwierig genau einstellen läßt und auch von der Dotierung des Ausgangskörpers abhängig ist. Zudem tritt immer ein Konzentrationsgradient auf.
Der Erfindung liegt die Aufgabe zugrunde, die Herstellung von Festkörper-Schaltungen mit NPN- und PNP-Feldeffekttransistoren mit isolierten Torelektroden zu erleichtern und dazu ein Herstellungsverfahren anzugeben, das es erlaubt, Dotierungen der Substrate, innerhalb weiter Grenzen unabhängig voneinander zu wählen, ohne daß ein Dotierungsgradient auftritt.
Diese Aufgabe wird, ausgehend von einem Verfahren der eingangs genannten Art, erfindungsgemäß dadurch gelöst, daß zunächst eine oder mehrere Vertiefungen in einem Halbleitergrundkörper dem einen (N- oder P-)Leitfähigkeitstyps angebracht werden und dann die Vertiefungen mit epitaxialen Schichten des anderen (P- oder N-)Leitfähigkeitstyps ganz oder teilweise ausgefüllt werden und gegebenenfalls in einem weiteren Verfahrensschritt die teilweise ausgefüllten Vertiefungen mit epitaxialen Schichten des einen (N- oder P-)Leitfähigkeitstyps vollends ausgefüllt werden, wonach überflüssiges, abgelagertes Ma-
terial entfernt wird, und daß Source- und Drain-Zonen des einen (N- oder P-)Leitfähigkeitstyps für einen Teil der Feldeffekttransistoren (N- oder P-Kanal-FET's) in eine Vertiefung ausfüllenden epitaxialen Schichten des anderen Leitfähigkeitstyps eindiffundiert werden und Source- und Drain-Zonen des anderen (P- oder N-)Leitfähigkeitstyps für den anderen Teil der Feldeffekttransistoren (P- oder N-Kanal-FET's) in Halbleiterteilen des einen Leitfähigkeitstyps eindiffundiert werden.
Aus den »Transactions of the Metallurgical Society of AIME« 233 (1965), 596 bis 602 ist bekannt, zum Herstellen von integrierten Schaltungen mit bipolaren Transistoren zunächst eine oder mehrere Vertiefungen mit einem Halbleitergrundkörper des einen Leitfähigkeitstyps anzubringen und dann die Vertiefungen mit epitaxialen Schichten des anderen Leitfähigkeitstyps ganz auszufüllen.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß es möglich ist, die spezifischen Widerstände der Halbleiterteile, in denen die beiden verschiedenen Typen von Feldeffekttransistoren eingebracht werden, unabhängig voneinander, ohne Schwierigkeiten innerhalb weiter Grenzen zu wählen. Dadurch ist es auch möglich, besonders kleine mit Feldeffekttransistoren aufgebaute Speicherschaltungen herzustellen.
Zwei Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 einen Schnitt durch eine integrierte Schaltung, hergestellt nach dem beanspruchten Verfahren,
F i g. 2 eine Draufsicht auf die integrierte Schaltung nach Fig. 1,
F i g. 3 ein Schaltbild der integrierten Schaltung nach den F i g. 1 und 2 und
Fig. 4 einen der Fig. 1 entsprechenden Schnitt durch eine zweite integrierte Schaltung in einer Zwischenstufe des Verfahrens.
Ein Halbleitergrundkörper aus P-Silizium mit einem spezifischen Widerstand von 5 Ohm · cm in Form einer Platte mit einem Durchmesser von z. B. 2 cm wird zu einer Dicke von z. B. 300 μτη geläppt und z. B. durch Ätzung poliert, so daß eine reine Kristallstruktur und eine plane Spiegeloberfläche auf einer der Hauptflächen erhalten werden. Aus einem solchen Halbleitergrundkörper lassen sich leicht 100 Paare von Feldeffekttransistoren mit isolierten Gate-Elektroden herstellen. Einfachheitshalber beschränkt sich die nachfolgende Beschreibung auf die Herstellung von nur einem Paar von Feldeffekttransistoren.
Eine Oxidschicht wird auf dem Körper z. B. durch Erhitzung des Körpers in nassem, mit Wasserdampf bei 98° C gesättigtem Sauerstoff über 1 Stunde bei 10000C angebracht. Eine photoempfindliche Maskierungsschicht wird auf die Oxidschicht aufgebracht und derart belichtet, daß ein Gebiet von etwa 100 · 130 μπι vor der einfallenden Strahlung abgeschirmt wird. Die nicht belichteten Teile der Maskierung werden in einem Entwickler entfernt. Geeignete Maskierungsmaterialien sind bekannt und käuflich erhältlich. In bestimmten Fällen kann die verbleibende, belichtete Maskierungsschicht durch Backen erhärtet werden. Die Oxidschicht wird über einem Gebiet entfernt, das dem abgeschirmten Gebiet entspricht, z. B. durch Ätzen. Ein geeignetes Ätzmittel hat folgende Zusammensetzung: 1 Gewichtsteil AIuminiumfluorid, 4 Gewichtsteile Wasser und 3 Volumprozent 40°/oige Fluorwasserstoffsäure. Danach wird mittels eines langsam wirkenden Siliziumätzmittels, die Ätzgeschwindigkeit beträgt vorzugsweise 6 μΐη/min, eine Höhlung mit einer Tiefe von 12 μηι in dem Halbleitergrundkörper angebracht. Ein geeignetes Ätzmittel besteht aus 10 Volumteilen 40%iger Fluorwasserstoffsäure und 90 Volumteilen 7O°/oiger Salpetersäure.
ίο Darauf wird in der Höhlung durch die Diffusion von Phosphor in die Wände eine N+-Zone angebracht. Der verbleibende Teil des Halbleitergrundkörpers wird von der Einwirkung des Phosphors durch eine Oxidschicht abgeschirmt. Die Phosphordiffusion erfolgt dadurch, daß Stickstoff mit einer Geschwindigkeit von 20 cm3/min durch Phosphoroxichlorid bei 15° C durchgeleitet und Stickstoff mit einer Geschwindigkeit von 200 cm3/min dem erhaltenen Gasgemisch zugesetzt wird, wonach die Gasmischung über den Halbleitergrundkörper geleitet wird. Bei der Diffusion wird der Halbleitergrundkörper während 30 Minuten auf 1050° C erhitzt. Der verbleibende Teil der Oxidschicht wird darauf durch Ätzen entfernt.
Die Tiefe der Höhlung wird durch Messung geprüft. Die Oberfläche des Halbleitergrundkörpers wird dann für das epitaxiale Anwachsen vorbereitet. Dies kann durch Entfettung in Trichloräthylen, Kochen in 7O°/oiger Salpetersäure, Entfernen der erhaltenen Oxidschicht mittels Fluorwasserstoffdampf und Waschen in destilliertem und entionisiertem Wasser erfolgen.
Der so vorbereitete Halbleitergrundkörper wird in einem Ofen mit einer epitaktischen N-leitenden Schicht versehen, welche die Höhlung nahezu vollkommen ausfüllen kann. Die Außenfläche der epitaktischen Schicht entspricht den Konturen der Halbleitergrundkörperoberfläche. Das epitaxiale Auswachsen kann durch Erhitzung des Halbleitergrund- körpers mittels Hochfrequenz auf eine Temperatur von 1250° C in einem Ofen in einer sehr reinen Sauerstoffatmosphäre geschehen. Dabei werden Siliziumtetrachlorid und eine kleine Menge Phosphortrichlorid in die Ofenatmosphäre eingeführt, so daß durch die Reaktion mit dem Wasserstoff eine phosphor-dotierte, epitaktische Siliziumschicht erhalten wird, deren spezifischer Widerstand 2 Ohm · cm beträgt.
Nach dem epitaxialen Anwachsen wird der Körper aus dem Ofen entfernt und poliert, bis die Oberfläche glatt ist und der Umfang des PN-Uberganges am Ort der Höhlung durch Ätzen mit einem geeigneten Ätzmittel sichtbar wird. Die Anbringung der N+-Schicht macht den PN-Übergang leichter sichtbar.
Nach dem Entfetten und Kochen in 7O°/oiger Salpetersäure wird wieder eine Oxidschicht auf dem Körper erzeugt. Die Oxidschicht wird in zwei kleinen Gebieten zum Eindiffundieren von Bor in das epitaktische N-leitende Material entfernt. Die kleinen »Fenster« sind zueinander parallel Rechtecke von 20 -120 μηι in einem Abstand von 15 μΐη voneinander. Die Bordiffusion erfolgt durch Überleitung einer Stickstoffströmung über eine Menge von auf 1050° C erhitztem Bornitrid, wonach man das erhaltene Gas über den auf 10500C erhitzten Körper strömen läßt. Innerhalb 10 Minuten erreicht man eine Diffusionstiefe von 1 μπι.
Die Fenster werden durch Anwachsen von Oxid
5 6
wieder geschlossen, und zwei kleine parallele Fenster dung mit dem Halbleiterteil 2 vom N-Leitfähigkeits-
von 40 · 20 μΐη in einem Abstand von 15 um vonein- typ her. Die Leitung 15 stellt die Verbindung mit
ander werden in der Oxidschicht angebracht, um dem P-leitenden Halbleitergrundkörper her.
Phosphor in den P-leitenden Halbleitergrundkörper F i g. 3 zeigt ein Schaltbild der integrierten Schal-
eindiffundieren zu können. Das Phosphor wird auf 5 tung nach den Fig. 1 und 2. Ein solches Schaltbild
die vorstehend beschriebene Weise eindiffundiert. ist allgemein bekannt. Die beschriebene Diffusion
Eine hinreichende Diffusionstiefe von 1 μπι wird bei von Gold in den Körper liefert unter der Oxidschicht
der N-Diffusion erzielt, wenn der Körper während solche Oberflächeneigenschaften des Halbleitergrund-
15 Minuten auf 10000C erhitzt wird. körpers 1 und des abgelagerten Materials 2, daß
Der verbleibende Teil der Oxidschicht wird durch io praktisch kein Strom von der Source-Elektrode zur
Ätzen entfernt und dann eine neue Oxidschicht durch Drain-Elektrode des betreffenden Transistors fließt,
Erhitzung des Körpers in einer Atmosphäre trocke- wenn eine der Gate-Elektroden in bezug auf eine der
nen Sauerstoffes bei 1200° C erzeugt. Wenn über Source-Zonen Nullpotential führt. Die Halbleiter-
15 Minuten bzw. 1 Stunde erhitzt wird, erreicht die teile 1 und 2 können auch elektrisch gegeneinander
Oxidschicht eine Dicke von 1000 bis 2000 Ä. 15 vorgespannt werden. In einer verwickeiteren Schal-
In der Oxidschicht werden Fenster zum Anbringen tung mit z. B. zehn, elf, zwölf Transistoren, die je von Kontakten auf den diffundierten N- und P-Zonen einer gesonderten Höhlung zugehören, können die auf den Halbleiterteilen des P-Leitfähigkeitstyps und epitaxial angewachsenen Halbleiterteile im Betrieb auf dem epitaxial abgelagerten Halbleiterteilen des verschieden vorgespannt werden.
N-Leitfäkigkeitstyps vorgesehen. Das obenerwähnte ao In der vorstehend geschilderten integrierten Schal-Anwachsen und die Diffusion erfolgen auf einer Seite tung können die spezifischen Widerstände des HaIbder Platte. leitergrundkörpers 1 und des angewachsenen HaIb-
Die Oxidschicht wird auch von der anderen Seite leiterteils 2 ohne Schwierigkeiten innerhalb weiter
der Platte entfernt, und auf dieser anderen Seite wird Grenzen gewählt werden.
Gold bis zu einer Dicke von einigen Hundert A auf- as Es wird einleuchten, daß die zwei Transistoren in gedampft; Der Körper wird während 1 Stunde auf anderen als den vorerwähnten Schaltungen verwen-950° C erhitzt, um das Gold in die Platte eindiffun- det werden können, daß andere Schaltungselemente, dieren zu lassen, worauf das überschüssige Gold in wie Transistoren, Dioden, Widerstände und Konden-Königswasser weggeätzt wird. Diese andere Seite wird satoren, in dem Körper und/oder auf der Oxiddarauf wieder geläppt, und ein Gemisch aus in 30 schicht 7 angebracht werden können und daß ins-Glycerin suspendierten P,O5 und B2O3 wird darauf besondere andere N- oder P-Kanal-Feldeffekttransiaufgebracht. Der Körper wird dann während 1 Stunde stören mit isolierten Gate-Elektroden anwendbar auf ·■ 850° C erhitzt, um das Ausdiffundieren un- sind. Wenn mehrere P-Kanal-Feldeffekttransistoren erwünschter, schnell. diffundierender Metalle, z. B. mit isolierten Gate-Elektroden angebracht sind, kann Kupfer, zu erleichtern. 35 jeder derselben in einer gesonderten Zone aus
Die Erhitzung des angebrachten P.,O- greift die N-Material in einer gesonderten Höhlung unterzurückbleibende Oxidschicht an. Wenn eine höhere gebracht werden, um Streuwirkungen zu verringern. Stabilität der integrierten Schaltung verlangt wird, Obgleich vorstehend das epitaxiale Anwachsen von können weitere Maßnahmen getroffen werden, um N-Material auf einem P-leitenden Halbleitergrunddie Oberfläche der Oxidschicht in ein phosphor- 40 körper beschrieben ist, kann auch P-Ieitendes Mahaltiges Glas umzuwandeln. terial auf einem N-leitenden Halbleitergrundkörper
Nach der Reinigung der Oberfläche, z. B. durch angebracht werden. Die N-Zonen 6 können auch auf Tauchen des Körpers in ein Ätzmittel aus Aluminium- epitaxialem Wege in zwei kleinen, zusätzlichen fluorid während 20 Sekunden* wird auf die Oxid- Höhlungen untergebracht werden, die zu diesem schicht und das Halbleitermaterial in den Fenstern 45 Zweck vorher während des epitaxialen Anwachsens eine Aluminiumschicht mit einer Dicke von 3000 A der N-Zone erzeugt worden sind,
im Vakuum aufgedampft. Eine gute Haftung der Alu- F i g. 4 zeigt eine Zwischenstufe in einer Abart des miniumschicht kann erreicht werden, wenn der Kör- Verfahrens, wobei zwei Feldeffekttransistoren mit per während des Aufdampfens auf etwa 150° C er- isolierten Gate-Elektroden in je einer Höhlung unterhitzt wird. Ein Photolack wird auf dem Aluminium 5° gebracht sind. Nach dem Anbringen dieser Höhlunangebracht, belichtet und entwickelt, so daß ein gen, von denen eine tiefer als die andere ist, in einem Muster von Verbindungen und zwei Gate-Elektroden Halbleitergrundkörper mit P-Leitfähigkeit, wird epientstehen. Das überschüssige Aluminium wird durch taxial eine hinreichende Menge von N-leitendem ein Bad aus Phosphorsäure bei einer Temperatur Material in der flacheren Höhlung und teilweise in über 30° C entfernt. 55 der tieferen Höhlung angebracht. Darauf wird die
Die F i g. 1 und 2 zeigen eine fertige Schaltung mit tiefere Höhlung mit P-leitendem Material epitaxial einem P-leitenden Halbleitergrundkörper, epitaxial aufgefüllt. Das epitaxiale Anwachsen des P-leitenden abgelagertem, N-Material 2, dessen Umfang in Fig. 2 Materials kann in der für das N-leitende Material durch die gestrichelte Linie 3 angedeutet ist, einer vorstehend beschriebenen Weise erfolgen, wobei diffundierten N+-Schicht 4, diffundierten P-Zonen 5, 60 Decaboran (B10H14) statt Phosphortrichlorid gasför-N-Zonen 6 und einer Oxidschicht 7. Aluminium- mig am Ort der Höhlung verwendet wird.
Gate-Elektroden 8 und 9 und Aluminiumleitungen F i g. 4 zeigt den Halbleitergrundkörper 1, das episind vorgesehen. Die Leitung 10 stellt die Verbindung taxial angewachsene N-leitende Material 2 und 2' mit einer der Source-Zonen, die Leitung 11 die Ver- und das epitaxial angewachsene P-leitende Material bindung zwischen den Gate-Elektroden 8 und 9, die 65 23. Im allgemeinen ist es vorteilhafter, das epitaxiale Leitung 12 die Verbindung zwischen den Drain- Anwachsen in vorstehend beschriebener Weise durchZonen, die Leitung 13 die Verbindung mit einer der zuführen, und ein Überschuß angewachsenen Mate-Drain-Zonen, und die Leitung 14 stellt die Verbin- rials, ζ. B. bis zu der durch die gestrichelte Linie 24
angedeuteten Höhe, zu entfernen. Das Entfernen
kann in zwei Stufen ausgeführt werden, gewünschtenfalls jeweils nach jedem Anwachsen. Darauf können
P- und N-Zonen auf dem epitaxial angebrachten
Material 2 bzw. 23, eine Isolierschicht und Gate-
Elektroden und Leitungen entsprechend den Fig. 1 und 2 angebracht werden. In dieser integrierten Schaltung ist die Streuwirkung noch weiter herabgemindert als in der integrierten Schaltung nach den 5 F i g. 1 und 2.
Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren mit isolierten Gate-Elektroden, bei dem Source- und Drain-Zonen des N-Leitfähigkeitstyps für N-Kanal-Feldeffekttransistoren in Halbleiterteilen des P-Leitfähigkeitstyps und Source- und Drain-Zonen des P-Leitfähigkeitstyps für P-Kanal-Feldeffekttransistoren in Halbleiterteilen des N-Leitfähigkeitstyps eingebracht werden und eine Isolierschicht angebracht wird, in der Fenster zum Anbringen von Kontakten vorgesehen sind, auf welche Isolierschicht und in welche Fenster ein leitendes Muster zur Bildung von Verbindungen und Gate-Elektroden angebracht wird, dadurch gekennzeichnet, daß zunächst eine oder mehrere Vertiefungen in einem Halbleitergrundkörper des einen (N- oder P-)Leitfähigkeitstyps angebracht werden und dann die Vertiefungen mit epitaxialen Schichten des anderen (P- oder N-)Leitfähigkeitstyps ganz oder teilweise ausgefüllt werden und gegebenenfalls in einem weiteren Verfahrensschritt die teilweise ausgefüllten Vertiefungen mit epitaxialen Schichten des einen (N- oder P-)Leitfähigkeitstyps vollends ausgefüllt werden, wonach überflüssiges, abgelagertes Material entfernt wird, und daß Source- und Drain-Zonen des einen (N- oder P-)Leitfähigkeitstyps für einen Teil der Feldeffekttransistoren (N- oder P-Kanal-FET's) in eine Vertiefung ausfüllenden epitaxialen Schichten des anderen Leitfähigkeitstyps eindiffundiert werden und Source- und Drain-Zonen des anderen (P- oder N-)Leitfähigkeitstyps für den anderen Teil der Feldeffekttransistoren (P- oder N-Kanal-FETs) in Halbleiterteilen des einen Leitfähigkeitstyps eindiffundiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mindestens der letzte Arbeitsvorgang zum Anbringen der Vertiefungen ein Ätzverfahren ist.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Anzahl von Vertiefungen für einen N- oder P-Kanal-Feldeffekttransistor mit isolierten Gate-Elektroden vorgesehen wird und in jeder Vertiefung ein gesonderter Feldeffekttransistor angebracht wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleitergrundkörper aus Silizium besteht und die Isolierschicht durch Oxidation der Siliziumoberfläche erhalten wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Vertiefungen sich in dem Halbleitergrundkörper von einer planen Oberfläche desselben her erstrecken.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Vertiefung in einem P-leitenden Halbleitergrundkörper erzeugt wird, wonach zunächst die Wände der Vertiefung mit einer N+-leitenden Schicht versehen werden und dann die Vertiefung mit einer epitaxialen N-Ieitenden Schicht ganz oder teilweise ausgefüllt wird.
7. Verfahren nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß eine Vertiefung in einem N-leitenden Halbleitergrundkörper erzeugt wird, wonach die Wände der Vertiefung mit einer P+-leitenden Schicht versehen werden und dann die Vertiefung mit einer epitaxialen P-Schicht ganz oder teilweise ausgefüllt wird.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die N+- oder die P+-Schicht durch Diffusion in die Wände der noch nicht mit einer epitaxialen Schicht versehenen Vertiefung erzeugt wird.
DE1564412A 1965-06-22 1966-06-18 Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren Expired DE1564412C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2634065 1965-06-22
NL6606083A NL6606083A (de) 1965-06-22 1966-05-05

Publications (3)

Publication Number Publication Date
DE1564412A1 DE1564412A1 (de) 1969-07-24
DE1564412B2 true DE1564412B2 (de) 1974-04-04
DE1564412C3 DE1564412C3 (de) 1974-10-24

Family

ID=26258202

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19661564410 Pending DE1564410A1 (de) 1965-06-22 1966-06-18 Zusammengesetzte Halbleitervorrichtung
DE1564412A Expired DE1564412C3 (de) 1965-06-22 1966-06-18 Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19661564410 Pending DE1564410A1 (de) 1965-06-22 1966-06-18 Zusammengesetzte Halbleitervorrichtung

Country Status (10)

Country Link
US (1) US3456169A (de)
AT (1) AT276486B (de)
BE (2) BE682881A (de)
BR (2) BR6680592D0 (de)
CH (2) CH486777A (de)
DE (2) DE1564410A1 (de)
DK (2) DK118356B (de)
ES (1) ES328172A1 (de)
NL (2) NL6606083A (de)
SE (2) SE335388B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10112783B4 (de) * 2000-03-16 2011-02-24 DENSO CORPORATION, Kariya-shi Halbleiteranordnung mit einem Leistungs-MOSFET und einem Widerstandselement

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577043A (en) * 1967-12-07 1971-05-04 United Aircraft Corp Mosfet with improved voltage breakdown characteristics
US3894893A (en) * 1968-03-30 1975-07-15 Kyodo Denshi Gijyutsu Kk Method for the production of monocrystal-polycrystal semiconductor devices
US3518750A (en) * 1968-10-02 1970-07-07 Nat Semiconductor Corp Method of manufacturing a misfet
US3753803A (en) * 1968-12-06 1973-08-21 Hitachi Ltd Method of dividing semiconductor layer into a plurality of isolated regions
US3660735A (en) * 1969-09-10 1972-05-02 Sprague Electric Co Complementary metal insulator silicon transistor pairs
US4015281A (en) * 1970-03-30 1977-03-29 Hitachi, Ltd. MIS-FETs isolated on common substrate
FR2112024B1 (de) * 1970-07-02 1973-11-16 Commissariat Energie Atomique
US3694704A (en) * 1970-09-28 1972-09-26 Sony Corp Semiconductor device
US3770498A (en) * 1971-03-01 1973-11-06 Teledyne Semiconductor Passivating solution and method
US3838440A (en) * 1972-10-06 1974-09-24 Fairchild Camera Instr Co A monolithic mos/bipolar integrated circuit structure
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
US4251300A (en) * 1979-05-14 1981-02-17 Fairchild Camera And Instrument Corporation Method for forming shaped buried layers in semiconductor devices utilizing etching, epitaxial deposition and oxide formation
JPS55160443A (en) * 1979-05-22 1980-12-13 Semiconductor Res Found Manufacture of semiconductor integrated circuit device
JPS5978555A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 半導体装置
US4609413A (en) * 1983-11-18 1986-09-02 Motorola, Inc. Method for manufacturing and epitaxially isolated semiconductor utilizing etch and refill technique
US4636269A (en) * 1983-11-18 1987-01-13 Motorola Inc. Epitaxially isolated semiconductor device process utilizing etch and refill technique
DE102020213385A1 (de) * 2020-10-23 2022-04-28 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3243323A (en) * 1962-06-11 1966-03-29 Motorola Inc Gas etching
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3341755A (en) * 1964-03-20 1967-09-12 Westinghouse Electric Corp Switching transistor structure and method of making the same
US3340598A (en) * 1965-04-19 1967-09-12 Teledyne Inc Method of making field effect transistor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10112783B4 (de) * 2000-03-16 2011-02-24 DENSO CORPORATION, Kariya-shi Halbleiteranordnung mit einem Leistungs-MOSFET und einem Widerstandselement

Also Published As

Publication number Publication date
CH495633A (de) 1970-08-31
NL6606083A (de) 1967-11-06
NL6608425A (de) 1966-12-23
SE335388B (de) 1971-05-24
AT276486B (de) 1969-11-25
ES328172A1 (es) 1967-08-16
DE1564410A1 (de) 1969-10-16
DK118356B (da) 1970-08-10
DE1564412A1 (de) 1969-07-24
BR6680608D0 (pt) 1973-12-26
DE1564412C3 (de) 1974-10-24
BE682942A (de) 1966-12-22
BR6680592D0 (pt) 1973-12-26
DK117722B (da) 1970-05-25
US3456169A (en) 1969-07-15
CH486777A (de) 1970-02-28
SE333412B (de) 1971-03-15
BE682881A (de) 1966-12-21

Similar Documents

Publication Publication Date Title
DE1564412C3 (de) Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2125303C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2745857C2 (de)
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
EP0001574A1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3525550C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte
DE2152298A1 (de) Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen
DE3706278A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfuer
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3625742C2 (de) Integrierte CMOS-Schaltung
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2846671C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
AT267611B (de) Verfahren zur Herstellung einer Vorrichtung mit Feldeffekttransistoren mit isolierten Steuerelektroden
DE2003952A1 (de) Halbleitervorrichtung mit einem isolierenden Bereich und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)