Nothing Special   »   [go: up one dir, main page]

DE112014001539T5 - Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE112014001539T5
DE112014001539T5 DE112014001539.3T DE112014001539T DE112014001539T5 DE 112014001539 T5 DE112014001539 T5 DE 112014001539T5 DE 112014001539 T DE112014001539 T DE 112014001539T DE 112014001539 T5 DE112014001539 T5 DE 112014001539T5
Authority
DE
Germany
Prior art keywords
insulating film
semiconductor layer
silicon carbide
side wall
sidewall portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014001539.3T
Other languages
English (en)
Inventor
Yu Saitoh
Kosuke Uchida
Takeyoshi Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112014001539T5 publication Critical patent/DE112014001539T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Graben (TR) umfasst eine erste bis dritte Seitenfläche (SW1 bis SW3), die jeweils aus einer ersten bis dritten Halbleiterschicht (121 bis 123) gebildet sind. Ein erster Seitenwandabschnitt (201S), der in einem ersten Isolierfilm (201) vorgesehen ist, umfasst ein erstes bis drittes Gebiet (201a bis 201c), die jeweils auf der ersten bis dritten Seitenfläche (SW1 bis SW3) angeordnet sind. Ein zweiter Isolierfilm (202) weist einen zweiten Seitenwandabschnitt (202S) auf, der auf dem ersten Seitenwandabschnitt (201S) angeordnet ist. Der zweite Seitenwandabschnitt (202S) ist mit einem Ende (E1) und mit einem anderen Ende (E2) ausgebildet, wobei das eine Ende (E1) mit dem zweiten Bodenabschnitt (202B) des zweiten Isolierfilms verbunden ist, das andere Ende (E2) auf dem ersten oder dem zweiten Gebiet (201a, 201b) angeordnet ist, und das andere Ende (E2) von dem dritten Gebiet (201c) getrennt ist. Dementsprechend kann eine Gate-Elektrodenkapazität verringert werden.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Siliziumkarbid-Halbleitervorrichtung und ein Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung, insbesondere eine Siliziumkarbid-Halbleitervorrichtung mit einem Graben und ein Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung.
  • Stand der Technik
  • Die veröffentlichte japanische Patentanmeldung Nr. 7-326755 (Patentdokument 1) offenbart einen MOSFET mit einem Graben (Metalloxid-Halbleiter-Feldeffekttransistor), der ein Siliziumkarbidsubstrat verwendet. Gemäß dieser Veröffentlichung ist die Dicke eines thermischen Gate-Oxidationsfilms an der Bodenfläche des Grabens größer als die Dicke des thermischen Gate-Oxidationsfilms an der Seitenfläche des Grabens.
  • Zitationsliste
  • Patentdokument
    • PTD1: Veröffentlichte japanisches Patentanmeldung Nr. 7-326755
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Ziel ist es, eine geringere Gate-Elektrodenkapazität in einer Halbleitervorrichtung mit einer Gate-Elektrode zu erreichen. Beispielsweise soll bei einem MISFET (Metallisolator-Halbleiter-Feldeffekttransistor) eine geringere Kapazität zwischen der Gate-Elektrode und der Drain-Elektrode als Rückkopplungskapazität erzielt werden. Gemäß dem in der obigen Veröffentlichung beschriebenen Verfahren kann die Gate-Elektrodenkapazität bis zu einem gewissen Grad verringert werden, indem ein Gate-Isolierfilm (thermischer Gate-Oxidationsfilm) mit einer großen Dicke auf der unteren Ffläche gebildet wird, jedoch ist es wünschenswert, eine noch geringere Gate-Elektrodenkapazität zu erzielen.
  • Die vorliegende Erfindung wurde zur Lösung des zuvor beschriebenen Problems konzipiert, und es ist eine Aufgabe der vorliegenden Erfindung, eine Siliziumkarbid-Halbleitervorrichtung mit geringer Gate-Elektrodenkapazität und ein Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung bereitzustellen.
  • Eine Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung umfasst ein Siliziumkarbidsubstrat, einen Gate-Isolierfilm und eine Gate-Elektrode. Das Siliziumkarbidsubstrat umfasst eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine dritte Halbleiterschicht, wobei die erste Halbleiterschicht einen ersten Leitfähigkeitstyp aufweist, die zweite Halbleiterschicht auf der ersten Halbleiterschicht vorgesehen ist, die zweite Halbleiterschicht einen zweiten Leitfähigkeitstyp aufweist, die dritte Halbleiterschicht auf der zweiten Halbleiterschicht vorgesehen ist, die dritte Halbleiterschicht von der ersten Halbleiterschicht durch die zweite Halbleiterschicht getrennt ist und die dritte Halbleiterschicht den ersten Leitfähigkeitstyp aufweist. Das Siliziumkarbidsubstrat ist mit einem Graben ausgebildet. Der Graben umfasst eine Bodenfläche und eine Seitenwandfläche, wobei die Bodenfläche aus der ersten Halbleiterschicht gebildet ist und die Seitenwandfläche eine erste bis dritte Seitenwandfläche aufweist, die jeweils aus der ersten bis dritten Halbleiterschicht gebildet sind. Der Gate-Isolierfilm ist auf dem Graben vorgesehen. Der Gate-Isolierfilm weist einen ersten Isolierfilm und einen zweiten Isolierfilm auf, wobei der erste Isolierfilm sowohl die Seitenwandfläche als auch Bodenfläche unmittelbar bedeckt und wobei der zweite Isolierfilm auf dem ersten Isolierfilm vorgesehen ist. Der erste Isolierfilm weist einen ersten Bodenabschnitt und einen ersten Seitenwandabschnitt auf, wobei der erste Bodenabschnitt auf der Bodenfläche angeordnet ist und der erste Seitenwandabschnitt auf der Seitenwandfläche angeordnet ist. Der erste Seitenwandabschnitt weist ein erstes bis drittes Gebiet auf, die jeweils auf der ersten bis dritten Seitenwandfläche angeordnet sind. Der zweite Isolierfilm weist einen zweiten Bodenabschnitt und einen zweiten Seitenwandabschnitt auf, wobei der zweite Bodenabschnitt auf dem ersten Bodenabschnitt angeordnet ist und der zweite Seitenwandabschnitt auf dem ersten Seitenwandabschnitt angeordnet ist. Der zweite Seitenwandabschnitt ist mit einem Ende und einem anderen Ende ausgebildet, wobei das eine Ende mit dem zweiten Bodenabschnitt verbunden ist, das andere Ende auf dem ersten oder dem zweiten Gebiet angeordnet ist und das andere Ende von dem dritten Gebiet getrennt ist. Die Gate-Elektrode ist auf dem Graben ausgebildet, wobei der Gate-Isolierfilm dazwischen angeordnet ist.
  • Ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung umfasst die folgenden Schritte:
    Zunächst wird ein Siliziumkarbid-Substrat hergestellt, das eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine dritte Halbleiterschicht aufweist, wobei die erste Halbleiterschicht einen ersten Leitfähigkeitstyp aufweist, die zweite Halbleiterschicht auf der ersten Halbleiterschicht vorgesehen ist, die zweite Halbleiterschicht einen zweiten Leitfähigkeitstyp aufweist, die dritte Halbleiterschicht auf der zweiten Halbleiterschicht vorgesehen ist, die dritte Halbleiterschicht von der ersten Halbleiterschicht durch die zweite Halbleiterschicht getrennt ist und die dritte Halbleiterschicht den ersten Leitfähigkeitstyp aufweist.
  • In dem Siliziumkarbidsubstrat wird ein Graben gebildet. Der Graben umfasst eine Bodenfläche und eine Seitenwandfläche, wobei die Bodenfläche aus der ersten Halbleiterschicht gebildet ist, und die Seitenwandfläche eine erste bis dritte Seitenfläche aufweist, die jeweils aus der ersten bis dritten Halbleiterschicht gebildet sind.
  • Ein erster Isolierfilm wird unmittelbar auf der Seitenwandfläche und der Bodenfläche gebildet. Der erste Isolierfilm umfasst einen ersten Bodenabschnitt und einen ersten Seitenwandabschnitt, wobei der erste Bodenabschnitt auf der Bodenfläche angeordnet ist und der erste Seitenwandabschnitt auf der Seitenwandfläche angeordnet ist. Der erste Seitenwandabschnitt umfasst ein erstes bis drittes Gebiet, das jeweils auf der ersten bis dritten Seitenfläche angeordnet ist.
  • Auf dem ersten Isolierfilm wird ein Siliziumfilm gebildet. Der Siliziumfilm umfasst einen zweiten Bodenabschnitt und einen zweiten Seitenwandabschnitt, wobei der zweite Bodenabschnitt auf dem ersten Bodenabschnitt angeordnet ist und der zweite Seitenwandabschnitt auf dem ersten Seitenwandabschnitt angeordnet ist. Der zweite Seitenwandabschnitt ist mit einem Ende und einem anderen Ende ausgebildet, wobei das andere Ende mit dem zweiten Bodenabschnitt verbunden ist, das andere Ende auf dem ersten oder dem zweiten Gebiet angeordnet ist, und das andere Ende von dem dritten Gebiet getrennt ist.
  • Ein zweiter Isolierfilm wird durch Oxidieren des Siliziumfilms gebildet. Der erste und der zweite Isolierfilm bilden einen Gate-Isolierfilm.
  • Eine Gate-Elektrode wird auf dem Graben ausgebildet, wobei der Gate-Isolierfilm dazwischen angeordnet ist.
  • Vorteilhafte Auswirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung kann die Gate-Elektrodenkapazität verringert werden.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine Teilquerschnittsansicht, die schematisch einen Aufbau der Siliziumkarbid-Halbleitervorrichtung einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 2 zeigt eine perspektivische Ansicht, die schematisch eine Form eines Siliziumkarbidsubstrats, die in der in 1 gezeigten Siliziumkarbid-Halbleitervorrichtung vorgesehen ist, darstellt.
  • 3 zeigt einen detaillierteren Aufbau der 2, wobei zum Zwecke der Darstellung in der Figur ein Gebiet mit dem zweiten Leitfähigkeitstyp schraffiert dargestellt ist.
  • 4 zeigt eine vergrößerte Ansicht der 1, um insbesondere eine Komponente eines ersten Isolierfilms darzustellen.
  • 5 zeigt eine vergrößerte Ansicht der 1, um insbesondere die Abmessung eines Gate-Isolierfilms darzustellen.
  • 6 zeigt eine Teilquerschnittsansicht, die schematisch einen ersten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 7 zeigt eine Teilquerschnittsansicht, die schematisch einen zweiten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 8 zeigt eine Teilquerschnittsansicht, die schematisch einen dritten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 9 zeigt eine Teilquerschnittsansicht, die schematisch einen vierten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 10 zeigt eine Teilquerschnittsansicht, die schematisch einen fünften Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 11 zeigt eine Teilquerschnittsansicht, die schematisch einen sechsten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 12 zeigt eine Teilquerschnittsansicht, die schematisch einen siebten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 13 zeigt eine Teilquerschnittsansicht, die schematisch einen achten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 14 zeigt eine Teilquerschnittsansicht, die schematisch einen neunten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 15 zeigt eine Teilquerschnittsansicht, die schematisch einen zehnten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 16 zeigt eine Teilquerschnittsansicht, die schematisch einen elften Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 17 zeigt eine Teilquerschnittsansicht, die schematisch einen zwölften Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 18 zeigt eine Teilquerschnittsansicht, die schematisch einen dreizehnten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 19 zeigt eine Teilquerschnittsansicht, die schematisch einen Aufbau einer Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • 20 zeigt eine Teilquerschnittsansicht, die schematisch einen Aufbau einer Siliziumkarbid-Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 21 zeigt eine Teilquerschnittsansicht, die schematisch eine Feinstruktur einer Oberfläche eines Siliziumkarbidsubstrats, das in der Siliziumkarbid-Halbleitervorrichtung vorgesehen ist, darstellt.
  • 22 zeigt eine Kristallstruktur einer ((000-1)-Ebene in einem hexagonalen 4H-Polytyp-Kristall.
  • 23 zeigt eine Kristallstruktur einer (11-20)-Ebene entlang einer Linie XXIII-XXIII der 22.
  • 24 zeigt eine Kristallstruktur in der Nähe einer Oberfläche mit einer kombinierten Ebene der 21 innerhalb einer (11-20)-Ebene.
  • 25 zeigt die kombinierte Ebene der 21 aus Sicht einer (01-10)-Ebene.
  • 26 zeigt ein Diagramm, das eine beispielhafte Beziehung zwischen der Kanalbeweglichkeit und einem Winkel zwischen einer Kanaloberfläche und der (000-1)-Ebene aus makroskopischer Sicht, für sowohl einen Fall, bei dem ein thermischer Ätzschritt durchgeführt wird, sowie für einen Fall, bei dem kein thermischer Ätzschritt durchgeführt wird, darstellt.
  • 27 zeigt ein Diagramm, das eine beispielhafte Beziehung zwischen der Kanalbeweglichkeit und einem Winkel zwischen einer Kanalrichtung und einer <0-11-2>-Richtung darstellt.
  • 28 zeigt eine Modifikation der 21.
  • 29 zeigt eine Beziehung zwischen einer Kapazität Cgd zwischen einer Gate-Elektrode und einer Drain-Elektrode und einer Spannung VDS zwischen der Drain-Elektrode und einer Source-Elektrode.
  • Beschreibung der Ausführungsformen
  • Im Nachfolgenden wird zunächst ein Überblick über die Ausführungsformen hinsichtlich Punkt (i) bis (xiii) beschrieben.
    • (i) Jede der Siliziumkarbid-Halbleitervorrichtungen 501 bis 503 umfasst ein Siliziumkarbidsubstrat 100, einen Gate-Isolierfilm 200 und eine Gate-Elektrode 230. Das Siliziumkarbidsubstrat 100 umfasst eine erste Halbleiterschicht 121, eine zweite Halbleiterschicht 122 und eine dritte Halbleiterschicht 123, wobei die erste Halbleiterschicht 121 einen ersten Leitfähigkeitstyp aufweist, die zweite Halbleiterschicht 122 auf der ersten Halbleiterschicht 121 vorgesehen ist, die zweite Halbleiterschicht 122 einen zweiten Leitfähigkeitstyp aufweist, die dritte Halbleiterschicht 123 auf der zweiten Halbleiterschicht 122 vorgesehen ist, die dritte Halbleiterschicht 123 von der ersten Halbleiterschicht 121 durch die zweite Halbleiterschicht 122 getrennt ist und die dritte Halbleiterschicht 123 den ersten Leitfähigkeitstyp aufweist. Das Siliziumkarbidsubstrat 100 ist mit einem Graben TR ausgebildet. Der Graben TR umfasst eine Bodenfläche BT und eine Seitenwandfläche SW, wobei die Bodenfläche BT aus der ersten Halbleiterschicht 121 gebildet ist und die Seitenwandfläche SW eine erste bis dritte Seitenwandfläche SW1 bis SW3 aufweist, die jeweils aus der ersten bis dritten Halbleiterschicht 121 bis 123 gebildet sind. Der Gate-Isolierfilm 200 ist auf dem Graben TR vorgesehen. Der Gate-Isolierfilm 200 weist einen ersten Isolierfilm 201 und einen zweiten Isolierfilm 202 auf, wobei der erste Isolierfilm 201 sowohl die Seitenwandfläche SW als auch die Bodenfläche BT direkt bedeckt, und wobei der zweite Isolierfilm 202 auf dem ersten Isolierfilm 201 vorgesehen ist. Der erste Isolierfilm 201 weist einen ersten Bodenabschnitt 201B und einen ersten Seitenwandabschnitt 201S auf, wobei der erste Bodenabschnitt 201B auf der Bodenfläche BT angeordnet ist und der erste Seitenwandabschnitt 201S auf der Seitenwandfläche SW angeordnet ist. Der erste Seitenwandabschnitt 201S umfasst ein erstes bis drittes Gebiet 201a bis 201c, die jeweils auf der ersten bis dritten Seitenwandfläche SW1 bis SW3 angeordnet sind. Der zweite Isolierfilm 202 umfasst einen zweiten Bodenabschnitt 202B und einen zweiten Seitenwandabschnitt 202S, wobei der zweite Bodenabschnitt 202B auf dem ersten Bodenabschnitt 201B angeordnet ist, und der zweite Seitenwandabschnitt 202S auf dem ersten Seitenwandabschnitt 201S angeordnet ist. Der zweite Seitenwandabschnitt 202S ist aus einem Ende E1 und einem anderen Ende E2 gebildet, wobei das eine Ende E1 mit dem zweiten Bodenabschnitt 202B verbunden ist, das andere Ende E2 auf dem ersten oder dem zweiten Gebiet 202a, 202b angeordnet ist, und das andere Ende E2 von dem dritten Gebiet 201c getrennt ist. Die Gate-Elektrode 230 ist auf dem Graben TR vorgesehen, wobei der Gate-Isolierfilm 200 dazwischen angeordnet ist. Gemäß jeder der Siliziumkarbid-Halbleitervorrichtungen 501 bis 503, ist der zweite Isolierfilm 202, der zusammen mit dem ersten Isolierfilm 201 den Gate-Isolierfilm 200 bildet, nicht nur auf dem ersten Bodenabschnitt 201B des ersten Isolierfilms 201, sondern auch auf dem ersten Seitenwandabschnitt 201S des ersten Isolierfilms 201 ausgebildet. Dementsprechend weist der Gate-Isolierfilm 200 nicht nur auf der Bodenfläche BT des Grabens TR, sondern auch auf der Seitenwandfläche SW, die zusammen mit der Bodenfläche BT den Eckabschnitt CR in der Nähe der Bodenfläche BT bildet, eine größere Dicke auf. Somit kann die Gate-Elektrodenkapazität verglichen mit dem Fall, bei dem der Gate-Isolierfilm 200 nur auf der Bodenfläche BT des Grabens dick ausgebildet ist, verringert werden.
    • (ii) Gemäß Punkt (i) kann das andere Ende E2 des zweiten Seitenwandabschnitts 202S auf einer Grenzfläche zwischen dem ersten Gebiet 201a und dem zweiten Gebiet 201b angeordnet sein. Dementsprechend erstreckt sich der zweite Seitenwandabschnitt 202S höchstens in einem solchen Ausmaß, dass er das zweite Gebiet 201b, das die Kanaloberfläche bildet, nicht überlappt. Somit kann die Gate-Elektrodenkapazität in einem solchen Ausmaß wirksam verringert werden, dass die Kanaleigenschaften kaum beeinflusst werden.
    • (iii) Gemäß Punkt (i) kann das andere Ende E2 des zweiten Seitenwandabschnitts 202S von dem zweiten Gebiet 201b entfernt ausgebildet und auf dem ersten Gebiet 201a angeordnet sein. Dementsprechend erstreckt sich der zweite Seitenwandabschnitt 202S in einem solchen Ausmaß, dass er sich nicht in der Nähe des zweiten Gebiets 201b, das die Kanaloberfläche bildet, befindet. Somit kann die Gate-Elektrodenkapazität in einem solchen Ausmaß verringert werden, dass die Kanaleigenschaften nicht beeinflusst werden.
    • (iv) Gemäß Punkt (i) kann das andere Ende E2 des zweiten Seitenwandabschnitts 202S von dem dritten Gebiet 201c entfernt ausgebildet und auf dem zweiten Gebiet 201b angeordnet sein. Dementsprechend erstreckt sich der zweite Seitenwandabschnitt 202S weiter als in dem Fall, in dem der zweite Seitenwandabschnitt 202S lediglich auf dem ersten Gebiet 201a vorgesehen ist. Darüberhinaus ist der zweite Seitenwandabschnitt 202S entfernt von der Grenzfläche, die einen großen Einfluss auf die Kanaleigenschaften aufweist, zwischen dem zweiten Gebiet 201b und dem dritten Gebiet 201c vorgesehen. Somit kann während der Unterdrückung der Beeinträchtigung der Kanaleigenschaften die Gate-Elektrodenkapazität wirksamer verringert werden.
    • (v) Gemäß Punkt (iv) kann die zweite Halbleiterschicht 122 eine Tiefenposition DP aufweisen, an der eine Verunreinigungskonzentration einen Höchstwert aufweist, und das andere Ende E2 des zweiten Seitenwandabschnitts 202S kann tiefer als die Tiefenposition DP angeordnet sein. Dementsprechend erstreckt sich der zweite Seitenwandabschnitt 202S weiter als in dem Fall, in der zweite Seitenwandabschnitt 202S lediglich auf dem ersten Gebiet 201a vorgesehen ist. Darüberhinaus ist der zweite Seitenwandabschnitt 202S entfernt von der Tiefenposition DP, die einen großen Einfluss auf die Kanaleigenschaften aufweist, ausgebildet. Somit kann während der Unterdrückung der Beeinträchtigung der Kanaleigenschaften die Gate-Elektrodenkapazität wirksamer verringert werden.
    • (vi) Gemäß Punkt (i) bis (v) kann das andere Ende E2 des zweiten Seitenwandabschnitt 202S einen Neigungswinkel AG von weniger als 70° bezogen auf den ersten Seitenwandabschnitt 201S aufweisen. Dementsprechend werden Schwankungen in der Dicke des Gate-Isolierfilms 200 an dem anderen Ende E2 verringert.
    • (vii) Gemäß Punkt (i) bis (vi) können der erste und der zweite Isolierfilm 201, 202 jeweils eine erste und eine zweite Kohlenstoffatomkonzentration aufweisen, wobei die zweite Kohlenstoffatomkonzentration geringer als die erste Kohlenstoffatomkonzentration ist. Dementsprechend weist der zweite Isolierfilm 202 aufgrund der niedrigen Kohlenstoffatomkonzentration eine hohe dielektrische Durchschlagsfestigkeit auf. Somit weist jede der Siliziumkarbid-Halbleitervorrichtungen 501 bis 503 eine hohe Durchbruchspannung auf.
    • (viii) Gemäß Punkt (vii) beträgt die erste Kohlenstoffatomkonzentration mehr 1 × 1015 cm–3 und die zweite Kohlenstoffatomkonzentration weniger als 1 × 1015 cm–3. Dementsprechend kann die Kohlenstoffatomkonzentration des zweiten Isolierfilms 202 hinreichend niedrig ausgebildet werden. Somit kann die Durchbruchspannung jeder der Siliziumkarbid-Halbleitervorrichtungen 501 bis 503 weiter erhöht werden.
    • (ix) Gemäß Punkt (i) bis (viii) kann der zweite Isolierfilm 202 aus Siliziumoxid und/oder Siliziumnitrid und/oder Phosphorsilikatglas gebildet sein. Dementsprechend kann die Durchbruchspannung jeder der Siliziumkarbid-Halbleitervorrichtungen 501 bis 503 weiter erhöht werden.
    • (x) Gemäß Punkt (i) bis (ix) kann der zweite Isolierfilm 202 einen thermischen Oxidationsfilm aus einem Film, der Silizium und keinen Kohlenstoff aufweist, umfassen. Dementsprechend kann die Durchbruchspannung jeder der Siliziumkarbid-Halbleitervorrichtungen 501 bis 503 weiter erhöht werden.
    • (xi) Ein Verfahren zur Herstellung jeder der Siliziumkarbid-Halbleitervorrichtungen 501 bis 503 umfasst die folgenden Schritte.
  • Zunächst wird ein Siliziumkarbid-Substrat 100 mit einer ersten Halbleiterschicht 121, einer zweiten Halbleiterschicht 122 und einer dritten Halbleiterschicht 123 gebildet, wobei die erste Halbleiterschicht 121 einen ersten Leitfähigkeitstyp aufweist, die zweite Halbleiterschicht 122 auf der ersten Halbleiterschicht 121 ausgebildet ist, die zweite Halbleiterschicht 122 einen zweiten Leitfähigkeitstyp aufweist, die dritte Halbleiterschicht 123 auf der zweiten Halbleiterschicht 122 vorgesehen ist, die dritte Halbleiterschicht 123 von der ersten Halbleiterschicht 121 durch die zweite Halbleiterschicht 122 getrennt ist und die dritte Halbleiterschicht 123 den ersten Leitfähigkeitstyp aufweist.
  • In dem Siliziumkarbidsubstrat 100 wird ein Graben TR gebildet. Der Graben TR umfasst eine Bodenfläche BT und eine Seitenwandfläche SW, wobei die Bodenfläche BT aus der ersten Halbleiterschicht 121 gebildet ist, und die Seitenwandfläche SW eine erste bis dritte Seitenfläche SW1 bis SW3 aufweist, die jeweils aus der ersten bis dritten Halbleiterschicht 121 bis 123 gebildet sind.
  • Ein erster Isolierfilm 201 wird gebildet, um sowohl die Seitenwandfläche SW als auch die Bodenfläche BT unmittelbar zu bedecken. Der erste Isolierfilm 201 weist einen ersten Bodenabschnitt 201B und einen ersten Seitenwandabschnitt 201S auf, wobei der erste Bodenabschnitt 201B auf der Bodenfläche BT angeordnet ist, und der erste Seitenwandabschnitt 201S auf der Seitenwandfläche SW angeordnet ist. Der erste Seitenwandabschnitt 201S weist ein erstes bis drittes Gebiet 201a bis 201c auf, die jeweils auf der ersten bis dritten Seitenfläche SW1 bis SW3 angeordnet sind.
  • Ein Siliziumfilm 302 wird auf dem ersten Isolierfilm 201 gebildet. Der Siliziumfilm 302 umfasst einen zweiten Bodenabschnitt 202B und einen zweiten Seitenwandabschnitt 202S, wobei der zweite Bodenabschnitt 202B auf dem ersten Bodenabschnitt 201B angeordnet ist, und der zweite Seitenwandabschnitt 202S auf dem ersten Seitenwandabschnitt 201S angeordnet ist. Der zweite Seitenwandabschnitt 202S ist aus einem Ende E1 und einem anderen Ende E2 gebildet, wobei das eine Ende E1 mit dem zweiten Bodenabschnitt 202B verbunden ist, das andere Ende E2 auf dem ersten Gebiet oder dem zweiten Gebiet 201a, 201b angeordnet ist, und das andere Ende E2 von dem dritten Gebiet 201c getrennt ist.
  • Ein zweiter Isolierfilm 202 wird durch Oxidieren des Siliziumfilms 302 gebildet. Der erste und der zweite Isolierfilm 201, 202 bilden einen Gate-Isolierfilm 200.
  • Eine Gate-Elektrode 230 wird auf dem Graben TR gebildet, wobei der Gate-Isolierfilm 200 dazwischen angeordnet ist.
  • Gemäß dem Herstellungsverfahren wird der zweite Isolierfilm 202, der zusammen mit dem ersten Isolierfilm 201 den Gate-Isolierfilm 200 bildet, nicht nur auf dem ersten Bodenabschnitt 201B des ersten Isolierfilms 201, sondern auch auf dem ersten Seitenwandabschnitt 201S des ersten Isolierfilms 201 ausgebildet. Dementsprechend weist der Gate-Isolierfilm 200 nicht nur auf der Bodenfläche BT des Grabens, sondern auch auf der Seitenwandfläche SW, die zusammen mit der Bodenfläche BT den Eckabschnitt CR in der Nähe der Bodenfläche BT bildet, eine größere Dicke auf. Somit kann die Gate-Elektrodenkapazität stärker verringert werden als in dem Fall, bei dem der Gate-Isolierfilm 200 nur auf der Bodenfläche BT des Grabens dick ausgebildet ist.
    • (xii) Gemäß Punkt (xi) kann der Schritt zum Bilden des zweiten Isolierfilms 202 durch Oxidieren des Siliziumfilms 302 bei nicht weniger als 800°C und nicht mehr als 1150°C durchgeführt werden. Durch das Oxidieren des Siliziumfilms 302 bei nicht weniger als 800°C kann die Oberflächerauheit des Siliziumfilms 302 unterdrückt werden. Darüberhinaus ist es durch das Oxidieren des Siliziumfilms bei nicht mehr als 1150°C möglich, eine Erhöhung des Dampfdrucks des zweiten Isolierfilms 202, der aus Siliziumdioxid gebildet und mittels Oxidation des Siliziumfilms 302 hergestellt wird, zu unterdrücken. Folglich kann die Form des zweiten Isolierfilms 202 beibehalten werden.
    • (xiii) Gemäß Punkt (xi) kann der Schritt zum Bilden des zweiten Isolierfilms 202 einen Schritt des Erhitzens des zweiten Seitenwandabschnitts 202S umfassen, um einen Winkel AG des anderen Endes E2 des zweiten Seitenwandabschnitts 202S bezogen auf den ersten Seitenwandabschnitt 201S zu verringern. Dementsprechend kann eine Änderung der Dicke des Gate-Isolierfilms 200 an dem anderen Ende E2 verringert werden.
    • (xiv) Gemäß Punkt (xiii) kann der Schritt des Erhitzens des zweiten Seitenwandabschnitts 202S bei nicht weniger als 1300°C und nicht mehr als 1400°C durchgeführt werden. Dementsprechend kann der Winkel AG des anderen Endes E2 ohne Verwenden einer zu hohen Temperatur hinreichend klein ausgebildet werden.
  • Nachfolgend werden für eine detailliertere Beschreibung der Ausführungsformen der vorliegenden Erfindung die erste bis dritte Ausführungsform sowie zusätzliche Aspekte beschrieben. Hinsichtlich der kristallographischen Bezeichnungen in der vorliegenden Beschreibung werden eine einzelne Orientierung durch [], eine Gruppenorientierung durch <>, eine Einzelebene durch () und eine Gruppenebene durch {} dargestellt. Darüberhinaus wird ein negativer kristallographischer Index üblicherweise durch Setzen eines ”–” (Strich) über einer Zahl dargestellt, wobei in der vorliegenden Beschreibung dieser durch Setzen eines negativen Vorzeichens vor der Zahl ausgedrückt wird.
  • (Erste Ausführungsform)
  • Wie in 1 gezeigt, umfasst ein vertikaler MOSFET 501 (Siliziumkarbid-Halbleitervorrichtung) der vorliegenden Ausführungsform ein Epitaxie-Substrat 100 (Siliziumkarbidsubstrat), Gate-Isolierfilme 200, Gate-Elektroden 230, Zwischenschicht-Isolierfilme 203, Source-Elektroden 221, eine Drain-Elektrode 211, eine Source-Zwischenverbindung 222 und eine Schutz-Elektrode 212.
  • Das Epitaxie-Substrat 100 ist aus Siliziumkarbid gebildet und weist ein Einkristall-Substrat 110 und eine Epitaxieschicht darauf auf. Das Einkristall-Substrat 110 weist den n-Leitfähigkeitstyp (den ersten Leitfähigkeitstyp) auf. Die Ebenenausrichtung (hklm) einer Hauptfläche (obere Fläche in 1) des Einkristall-Substrats 110 weist vorzugsweise einen negativen m-Wert auf, und ist noch bevorzugter eine in etwa (000-1)-Ebene. Die Epitaxieschicht umfasst eine n–Schicht 121 (erste Halbleiterschicht), p-Körperschichten 122 (zweite Halbleiterschicht), n-Gebiete 123 (dritte Halbleiterschicht) und Kontaktgebiete 124. Das Siliziumkarbid des Epitaxie-Substrats 100 weist vorzugsweise eine hexagonale Kristallstruktur und noch bevorzugter einen 4H-Polytyp auf. Die n–Schicht 121 weist einen hinzugefügten Donator und somit den n-Leitfähigkeitstyp auf. Der Donator wird vorzugsweise durch Hinzufügen einer Verunreinigung während des Epitaxie-Wachstums der n–Schicht 121 und nicht durch Ionenimplantation der n–Schicht 121 hinzugefügt. Die n–Schicht 121 weist vorzugsweise eine Donatorenkonzentration auf, die niedriger als die des Einkristall-Substrats 110 ist. Die n–Schicht 121 weist vorzugsweise eine Donatorenkonzentration von nicht weniger als 1 × 1015 cm–3 und nicht mehr als 5 × 1016 cm–3, beispielsweise 8 × 1015 cm–3 auf. Jede der auf der n–Schicht 121 vorgesehenen p-Körperschichten 122 weist einen hinzugefügten Akzeptor und somit den p-Leitfähigkeitstyp (zweiten Leitfähigkeitstyp) auf. Die p-Körperschicht 122 weist beispielsweise eine Akzeptorenkonzentration von 1 × 1018 cm–3 auf. Das n-Gebiet 123 weist den n-Leitfähigkeitstyp auf. Das n-Gebiet 123 ist auf der p-Körperschicht 122 vorgesehen und durch die p-Körperschicht 122 von der n–Schicht 121 getrennt. Das Kontaktgebiet 124 weist den p-Leitfähigkeitstyp auf. Das Kontaktgebiet 124 wird auf einem Abschnitt der p-Körperschicht 122 gebildet, um mit der p-Körperschicht 122 verbunden zu sein.
  • Bezug nehmend auf 2 und 3 ist das Epitaxie-Substrat 100 mit einem Graben TR ausgebildet. Der Graben TR weist Seitenwandflächen SW und eine Bodenfläche BT auf. Jede der Seitenwandflächen SW erstreckt sich durch das n-Gebiet 123 und die p-Körperschicht 122 und reicht bis zu der n–Schicht 121. Die Bodenfläche BT ist aus der n–Schicht 121 gebildet. Jede der Seitenwandflächen SW weist eine Kanaloberfläche CH (3) auf der p-Körperschicht 122 auf. Die Bodenfläche BT ist eine flache Fläche, die im Wesentlichen parallel zu der Hauptfläche des Epitaxie-Substrats 100 verläuft. Der Grund, dass das Epitaxie-Substrat 100 den Graben TR aufweist, liegt darin, dass die Epitaxieschicht teilweise von der oberen Fläche des Einkristall-Substrats 110 entfernt wurde. In der vorliegenden Ausführungsform ist eine Vielzahl von Mesa-Strukturen auf der oberen Fläche des Einkristall-Substrats 110 ausgebildet. Insbesondere weist jede der Mesa-Strukturen eine obere Fläche und eine untere Fläche, die jeweils eine hexagonale Form aufweisen, und Seitenwandflächen, die bezogen auf die obere Fläche des Einkristall-Substrats 110 geneigt sind, auf. Dementsprechend erstreckt sich der Graben TR in Richtung der Öffnungsseite. Vorzugsweise weist die Seitenwandfläche SW eine vorbestimmte Kristallebene (auch als ”Spezialebene” bezeichnet) insbesondere auf der p-Körperschicht 122 auf. Einzelheiten der Spezialebene werden im Nachfolgenden beschrieben.
  • Ferner umfasst mit Bezug auf 4 die Seitenwandfläche SW eine erste bis dritte Seitenfläche SW1 bis SW3, die jeweils aus der n–Schicht 121, der p-Körperschicht 122 und dem n-Gebiet 123 gebildet sind.
  • Der Gate-Isolierfilm 200 wird auf dem Graben TR ausgebildet. Der Gate-Isolierfilm 200 trennt das Epitaxie-Substrat 100 und die Gate-Elektrode 230 im Graben TR voneinander. Der Gate-Isolierfilm 200 umfasst: einen ersten Isolierfilm 201, der sowohl die Seitenwandfläche SW als auch die Bodenfläche BT unmittelbar bedeckt; und einen zweiten Isolierfilm 202, der auf dem ersten Isolierfilm 201 vorgesehen ist. Der erste und der zweite Isolierfilm 201, 202 weisen jeweils eine erste und eine zweite Kohlenstoffatomkonzentration auf. Die zweite Kohlenstoffatomkonzentration kann kleiner als die erste Kohlenstoffatomkonzentration sein. Die erste Kohlenstoffatomkonzentration kann mehr als 1 × 1015 cm–3 betragen. Die zweite Kohlenstoffatomkonzentration kann weniger als 1 × 1015 cm–3 betragen, wobei die Konzentration im Wesentlichen auch Null sein kann.
  • Der erste Isolierfilm 201 umfasst: einen ersten Bodenabschnitt 201B, der auf der Bodenfläche BT angeordnet ist; und einen ersten Seitenwandabschnitt 201S, der an der Seitenwandfläche SW angeordnet ist. Der erste Seitenwandabschnitt 201S umfasst ein erstes bis drittes Gebiet 201a bis 201c, die jeweils auf der ersten bis dritten Seitenwandfläche SW1 bis SW3 angeordnet sind. Der erste Isolierfilm 201 umfasst vorzugsweise einen Oxidationsfilm, und wird noch bevorzugter durch thermisches Oxidieren der Oberfläche des Grabens TR des Epitaxie-Substrats 100 erhalten.
  • Ferner umfasst mit Bezug auf 5 der zweite Isolierfilm 202 einen Abschnitt, der an einem Eckabschnitt CR (1), der durch die Bodenfläche BT und die Seitenwandfläche SW mit dem ersten Isolierfilm 201 dazwischen gebildet wird, angeordnet ist. insbesondere umfasst der zweite Isolierfilm 202: einen zweiten Bodenabschnitt 202B, der auf dem ersten Bodenabschnitt 201B angeordnet ist; und einen zweiten Seitenwandabschnitt 202S, der auf dem ersten Seitenwandabschnitt 201S angeordnet ist. Der zweite Seitenwandabschnitt 202S umfasst: ein Ende E1, das mit dem zweiten Bodenabschnitt 202B verbunden ist; und ein anderes Ende E2, das auf dem ersten oder dem zweiten Gebiet 201a, 201b (4) angeordnet und von dem dritten Gebiet getrennt ist. In der vorliegenden Ausführungsform ist das andere Ende E2 von dem dritten Gebiet 201c getrennt und auf dem zweiten Gebiet 201b angeordnet. Das andere Ende E2 weist einen Neigungswinkel AG (5) bezogen auf den ersten Seitenwandabschnitt 201S auf. Der Neigungswinkel AG bildet einen Winkel, der durch einen Endabschnitt der Fläche des anderen Endes E2 und einen Abschnitt der Fläche des ersten Seitenwandabschnitts 201S, der in Kontakt mit den anderen Ende E2 ist, gebildet wird. Der Neigungswinkel AG beträgt vorzugsweise weniger als 70°. Die zweite Halbleiterschicht 122 kann eine Tiefenposition DP (5) aufweisen, an der die Verunreinigungskonzentration einen Höchstwert annimmt, wobei in diesem Fall das andere Ende E2 vorzugsweise tiefer als die Tiefenposition DP angeordnet ist. Der zweite Isolierfilm 202 kann aus Siliziumoxid und/oder Siliziumnitrid und/oder Phosphorsilikatglas gebildet sein. Der zweite Isolierfilm 202 kann einen thermischen Oxidationsfilm aus einem Film, der Silizium und keinen Kohlenstoff aufweist, umfassen und beispielsweise aus SiO2 gebildet sein.
  • Der Gate-Isolierfilm 200 umfasst einen Abschnitt mit dem ersten und dem zweiten Isolierfilm 201, 202 auf der Bodenfläche BT des Grabens TR, und dieser Abschnitt weist eine Dicke d0 auf. Darüber hinaus umfasst der Gate-Isolierfilm 200 einen Abschnitt mit dem ersten Isolierfilm 201 und ohne den zweiten Isolierfilm 202 auf der Seitenwandfläche SW des Grabens TR, das heißt, er umfasst einen Abschnitt, der lediglich aus dem ersten Isolierfilm 201 gebildet ist, wobei dieser Abschnitt eine Dicke d1 aufweist. Darüber hinaus weist der Gate-Isolierfilm 200 einen Abschnitt mit dem ersten und dem zweiten Isolierfilm 201, 202 auf der ersten Seitenfläche SW1 der Seitenwandfläche SW des Grabens TR auf, und dieser Abschnitt weist eine Dicke d2 auf. Vorzugsweise ist die Beziehung d2 > d1 × 1,5 erfüllt. Vorzugsweise ist die Beziehung d2 < d1 × 5 erfüllt. Vorzugsweise ist die Beziehung d0 > d1 erfüllt. Vorzugsweise ist die Beziehung d0 ≥ d2 erfüllt.
  • Die Gate-Elektrode 230 wird in dem Graben TR ausgebildet. Insbesondere wird die Gate-Elektrode 230 auf dem Graben TR mit dem Gate-Isolierfilm 200 dazwischen ausgebildet. Die Gate-Elektrode 230 ist in Kontakt mit dem zweiten Gebiet 201b des ersten Isolierfilms 201. Die Gate-Elektrode 230 weist eine obere Fläche auf, die im Wesentlichen gleich hoch wie die obere Fläche eines Abschnitts des Gate-Isolierfilms 200 auf der oberen Fläche des n-Gebiets 123 ist. Der Zwischenschicht-Isolierfilm 203 wird ausgebildet, um die Gate-Elektrode 230 zu bedecken, und um den Gate-Isolierfilm 200 in dem Abschnitt, der sich auf der oberen Fläche des n-Gebiets 123 erstreckt, zu bedecken.
  • Die Source-Elektrode 221 erstreckt sich durch den Zwischenschicht-Isolierfilm 203 und ist in Kontakt mit sowohl dem n-Gebiet 123 als auch dem Kontaktgebiet 124. Die Source-Zwischenverbindung 222 wird auf der Source-Elektrode 221 ausgebildet und der Zwischenschicht-Isolierfilm 203 ist in Kontakt mit der Source-Elektrode 221. Die Drain-Elektrode 211 wird auf der Fläche des Epitaxie-Substrats 100 ausgebildet, die gegenüber der Fläche, die mit dem Graben TR versehen ist, liegt. Die Schutz-Elektrode 212 bedeckt die Drain-Elektrode 211.
  • Im Nachfolgenden wird ein Verfahren zur Herstellung des MOSFETs 501 (1) beschrieben.
  • Wie in 6 gezeigt, wird auf dem Einkristall-Substrat 110 mittels Epitaxie-Wachstum die n–Schicht 121 gebildet. Dieses Epitaxie-Wachstum kann durch Verwenden eines CVD-Verfahrens (Chemische Dampfabscheidung), das ein Mischgas aus Silan (Si4H) und Propan (C3H8) als Ausgangsmaterialgas und Wasseerstoffgas (H2) als Trägergas verwendet, durchgeführt werden. Dabei wird vorzugsweise Stickstoff (N) oder Phosphor (P) als Donator eingebracht. Anschließend wird die p-Körperschicht 122 auf der n–Schicht 121 gebildet, und das n-Gebiet 123 wird auf der p-Körperschicht 122 gebildet. Insbesondere werden Ionen in die obere Fläche der n–Schicht 121 implantiert. Bei der Ionenimplantation zur Bildung der p-Körperschicht 122 werden Ionen eines Akzeptors, wie beispielsweise Aluminium (Al), implantiert. Indes werden bei der Ionenimplantation zur Bildung des n-Gebiets 123 Ionen eines Donators, wie beispielsweise Phosphor (P), implantiert. Auf diese Weise wird das Epitaxie-Substrat 100 gebildet, das die n–Schicht 121, die p-Körperschicht 122 und das n-Gebiet 123 aufweist. Es sollte beachtet werden, dass anstelle der Ionenimplantation das Epitaxie-Wachstum durch Hinzufügen einer Verunreinigung durchgeführt werden kann. Anschließend wird das Kontaktgebiet 124 durch Ionenimplantation gebildet. Als nächstes wird eine Wärmebehandlung zur Aktivierung durchgeführt, um die Verunreinigungen, die durch die Ionenimplantation hinzugefügt wurden, zu aktivieren. Diese Wärmebehandlung wird vorzugsweise bei einer Temperatur von nicht weniger als 1500°C und nicht mehr als 1900°C, beispielsweise bei einer Temperatur von in etwa 1700°C, durchgeführt. Die Wärmebehandlung wird beispielsweise für etwa 30 Minuten durchgeführt. Die Atmosphäre der Wärmebehandlung umfasst vorzugsweise eine Atmosphäre aus inertem Gas, wie beispielsweise eine Ar-Atmosphäre. Auf diese Weise wird das Siliziumkarbidsubstrat 100 hergestellt.
  • Wie in 7 gezeigt, wird eine Maske 401 mit einer Öffnung zur teilweisen Freilegung des n-Gebiets 123 auf dem Epitaxie-Substrat 100 gebildet. Die Öffnung wird in Übereinstimmung mit der Position des Grabens TR (1) gebildet. Als Maske 401 kann beispielsweise ein Siliziumoxidfilm, der mittels thermischer Oxidation gebildet wird, verwendet werden.
  • Wie in 8 gezeigt, werden in der Öffnung der Maske 401 das n-Gebiet 123, die p-Körperschicht 122 und ein Abschnitt der n–Schicht 121 mittels Ätzen entfernt. Ein beispielhaftes, verwendbares Ätzverfahren umfasst reaktives Ionenätzen (RIE), und insbesondere induktiv gekoppeltes Plasma-(ICP)-RIE. Insbesondere kann ICP-RIE eingesetzt werden, das beispielsweise SF6 oder ein Mischgas aus SF6 und O2 als reaktives Gas verwendet. Durch den Ätzvorgang wird in dem Gebiet, in dem der Graben TR (1) gebildet werden soll, eine Vertiefung TQ gebildet, die eine Seitenwand mit einer Innenfläche SV aufweist, die im Wesentlichen senkrecht zur Hauptfläche des Einkristall-Substrats 110 verläuft.
  • Anschließend wird das Epitaxie-Substrat 100 unter Verwendung der Maske 401 geätzt. Insbesondere wird die Innenfläche SV der Vertiefung TQ des Epitaxie-Substrats 100 thermisch geätzt. Das thermische Ätzen kann beispielsweise durch Erhitzen des Epitaxie-Substrats 100 in einer Atmosphäre, die ein reaktives Gas mit wenigstens einer oder mehreren Arten von Halogenatomen enthält, durchgeführt werden. Die wenigstens eine oder mehreren Arten von Halogenatomen umfassen Chlor(Cl)-Atome und/oder Fluor(F)-Atome. Die Atmosphäre umfasst beispielsweise Cl2, BCL3, SF6 oder CF4. Beispielsweise wird der thermische Ätzvorgang unter Verwendung eines Mischgases aus Chlorgas und Sauerstoffgas als reaktives Gas bei einer Wärmebehandlungstemperatur von beispielsweise nicht weniger als 700°C und nicht mehr als 1000°C durchgeführt. Es sollte beachtet werden, dass das reaktive Gas zusätzlich zu dem Chlorgas und dem Sauerstoffgas ein Trägergas enthalten kann. Beispielsweise umfasst ein verwendbares Trägergas Stickstoff(N2)-Gas, Argon-Gas, Helium-Gas oder dergleichen. Wird die Wärmebehandlungstemperatur, wie zuvor beschrieben, auf nicht weniger als 700°C und nicht mehr als 1000°C eingestellt, beträgt die Geschwindigkeit des Ätzens von SiC in etwa 70 μm/Stunde. Darüberhinaus wird in diesem Fall die Maske 401, die aus Siliziumoxid gebildet ist und somit ein sehr großes Ätzselektivitätsverhältnis bezüglich SiC aufweist, während des Ätzens von SiC im Wesentlichen nicht geätzt.
  • Wie in 9 gezeigt, wird durch den zuvor beschriebenen thermischen Ätzvorgang der Graben TR in dem Siliziumkarbidsubstrat 100 gebildet. Während der Bildung des Grabens TR wird das Epitaxie-Substrat 100 von der Öffnung der Maske 401, wie durch Pfeil SE angegeben, seitlich geätzt. Ferner bildet sich während des thermischen Ätzens spontan eine Spezialebene an der Seitenwandfläche SW des Grabens TR, insbesondere auf dem Abschnitt, der aus der p-Körperschicht 122 gebildet ist.
  • Wie in 10 gezeigt, wird der erste Isolierfilm 201 gebildet, um sowohl die Seitenwandfläche SW als auch die Bodenfläche BT unmittelbar zu bedecken. Mit anderen Worten, umfasst der erste Isolierfilm 201 sowohl einen Abschnitt, der direkt auf der Bodenfläche BT angeordnet ist, als auch einen Abschnitt, der direkt auf der Seitenwandfläche SW angeordnet ist. Der erste Isolierfilm 201 kann mittels thermischer Oxidation der Bodenfläche BT und der Seitenwandfläche SW des Grabens TR gebildet werden.
  • Wie in 11 gezeigt, wird der Siliziumfilm 302 auf dem ersten Isolierfilm 201 gebildet. Der Siliziumfilm 302 kann beispielsweise mittels chemischen Dampfabscheidungsverfahren (CVD) gebildet werden.
  • Wie in 12 gezeigt, wird eine Resist-Schicht 402 auf dem Siliziumfilm 302 gebildet, um den Graben TR mit dem ersten Isolierfilm 201 und dem Siliziumfilm 302 dazwischen zu füllen. Die Resist-Schicht 402 kann durch Auftragen einer Resist-Flüssigkeit (Lack-Flüssigkeit) gebildet werden. Anschließend werden die Resist-Schicht 402 und ein Abschnitt des Siliziumfilms 302 geätzt. Dieser Ätzvorgang kann ohne Verwenden einer Ätzmaske durchgeführt werden. Das heißt, der Ätzvorgang kann durch Rückätzen durchgeführt werden.
  • Wie in 13 gezeigt, verbleiben anhand des zuvor beschriebenen Ätzverfahrens die Resist-Schicht 402 und der Siliziumfilm 302 auf der Bodenfläche BT, um den Graben TR teilweise zu füllen. Der Siliziumfilm 302 umfasst: einen zweiten Bodenabschnitt 302B, der auf dem ersten Bodenabschnitt 201B angeordnet ist; und einen zweiten Seitenwandabschnitt 302S, der auf dem ersten Seitenwandabschnitt 201S angeordnet ist. Der zweite Seitenwandabschnitt 302S umfasst: das ein Ende E1, das mit dem zweiten Bodenabschnitt 302B verbunden ist; und das andere Ende E2, das auf dem zweiten Gebiet 201b angeordnet und von dem dritten Gebiet 201c getrennt ist. Anschließend wird die Resist-Schicht 402 entfernt (14). Als nächstes wird ein Ätzvorgang durchgeführt, um den ersten Isolierfilm 201 an dem freigelegten Abschnitt, der nicht mit dem Siliziumfilm 302 bedeckt ist (15), zu entfernen.
  • Anschließend wird der Graben TR mit dem darauf ausgebildeten ersten Isolierfilm 201 und den Siliziumfilm 302 thermisch oxidiert. Dies führt zur thermischen Oxidation des Siliziumfilms 302 und des freigelegten Abschnitts der Seitenwandfläche SW des Grabens TR. Der Siliziumfilm 302 wird beispielsweise bei nicht weniger als 800°C und nicht mehr als 1150°C thermisch geätzt. Durch diesen thermischen Ätzvorgang wird der zweite Isolierfilm 202 aus dem Siliziumfilm 302 gebildet (16). Der erste und der zweite Isolierfilm 201, 202 bilden den Gate-Isolierfilm 200.
  • Vorzugsweise wird der Siliziumfilm 302 beispielsweise bei nicht weniger als 950°C und nicht mehr als 1100°C thermisch oxidiert. Wird der Siliziumfilm 302 bei einer Temperatur von weniger als 950°C oxidiert, ist davon auszugehen, dass keine Spannungsrelaxation aufgrund der viskosen Strömung eines Siliziumfilms, der durch Oxidieren des Siliziumfilms 302 gebildet wird, auftritt, um dadurch Silizium in der Nähe der Korngrenzen zur Oberflächenseite zu bewegen, mit dem Ergebnis, dass ein Kristallkorn an der Oberfläche des Siliziumfilms 302 wächst und einen Vorsprung bildet. Die Bildung des Vorsprungs kann durch Oxidieren des Siliziumfilms 302 bei nicht weniger als 950°C unterdrückt werden, wodurch auf wirksame Weise die Oberflächenrauheit des zweiten Isolierfilms 202 verringert wird. Wird andererseits der Siliziumfilm 302 bei einer Temperatur von mehr als 1100°C oxidiert, verursachen der erste Isolierfilm 201 aus Siliziumoxid und der Siliziumfilm 302 eine chemische Reaktion und bilden Siliziumoxid, wodurch es schwierig wird, die Form des zweiten Isolierfilms 202 aufrecht zu erhalten. Somit kann durch Oxidieren des Siliziumfilms 302 bei nicht mehr als 1100°C eine Erhöhung des Dampfdrucks von Siliziumoxid unterdrückt werden, wodurch die Form des zweiten Isolierfilms 202 wirksam beibehalten werden kann.
  • Wie in 17 gezeigt, wird bei der Bildung des zweiten Isolierfilms 202 der Winkel AG (5) durch Erhitzen des zweiten Seitenwandabschnitts 202S bei ausreichender Temperatur klein ausgebildet. Die Heiztemperatur beträgt vorzugsweise nicht weniger als 1300°C und nicht mehr als 1400°C. Durch Durchführen dieser Wärmebehandlung in einer oxidierenden Atmosphäre kann die Filmdicke des ersten Isolierfilms 201 dicker ausgebildet werden.
  • Wie in 18 gezeigt, wird die Gate-Elektrode 230 auf dem Graben TR mit dem Gate-Isolierfilm 200 dazwischen ausgebildet. Die Gate-Elektrode 230 wird beispielsweise durch Bilden eines Films aus einem Leiter oder dotiertem Polysilizium und durch Durchführen eines CMP-Verfahrens (Chemisch-Mechanisches Polieren) gebildet.
  • Unter erneutem Bezug auf 1 wird der Zwischenschicht-Isolierfilm 203 auf der Gate-Elektrode 230 und dem Gate-Isolierfilm 200 gebildet, um die freigelegte Fläche der Gate-Elektrode 230 zu bedecken. Ein Ätzvorgang wird durchgeführt, um eine Öffnung in dem Zwischenschicht-Isolierfilm 203 und dem Gate-Isolierfilm 200 zu bilden. Durch die Öffnung wird sowohl das n-Gebiet 123 als auch das Kontaktgebiet 124 auf der oberen Fläche der Mesa-Struktur freigelegt. Anschließend wird auf der oberen Fläche der Mesa-Struktur die Source-Elektrode 221 in Kontakt mit sowohl dem n-Gebiet 123 als auch dem Kontaktgebiet 124 ausgebildet. Anschließend werden die Source-Zwischenverbindung 222, die Drain-Elektrode 211 und die Schutz-Elektrode 212 gebildet. Auf diese Weise wird der MOSFET 501 erhalten.
  • Gemäß der vorliegenden Ausführungsform wird der in 5 gezeigte zweite Isolierfilm 202, der zusammen mit dem ersten Isolierfilm 201 den Gate-Isolierfilm 200 bildet, nicht nur auf dem ersten Bodenabschnitt 201B des ersten Isolierfilms 201, sondern auch auf dem ersten Seitenwandabschnitt 201S des ersten Isolierfilms 201 gebildet. Demgemäß weist der Gate-Isolierfilm 200 nicht nur auf der Bodenfläche BT des Grabens TR, sondern auch auf der Seitenwandfläche SW, die zusammen mit der Bodenfläche BT den Eckabschnitt CR in der Nähe der Bodenfläche BT bildet, eine größere Dicke auf. Somit kann die Gate-Elektrodenkapazität stärker verringert werden als in dem Fall, in dem der Gate-Isolierfilm 200 lediglich auf der Bodenfläche BT des Grabens TR dick ausgebildet wird.
  • Wird darüber hinaus eine mit dem MOSFET 501 verbundene Last kurzgeschlossen, fließt eine große Menge an Strom in eine Kanaloberfläche CH, wodurch sich die Temperatur des Gate-Isolierfilms 200 erhöht. Folglich verringert sich die isolierende Eigenschaft des Gate-Isolierfilms 200, wodurch es zu einem Leckstromfluss kommt. Dieser Leckstrom verursacht insbesondere in der Nähe einer Grenzfläche, an der sich der Kanalstrom konzentriert und eine relativ hohe Spannung an dem Gate-Isolierfilm 200 angelegt ist, zwischen dem ersten und dem zweiten Gebiet 201a, 201b Probleme (4). Gemäß der vorliegenden Ausführungsform wird der zweite Seitenwandabschnitt 202S des zweiten Isolierfilms 202 in dem Abschnitt, in dem der Leckstrom höchstwahrscheinlich fließen wird, ausgebildet. Auf diese Weise kann der Leckstrom unterdrückt werden. Ist die Kanaloberfläche CH (3) aus einer Spezialebene gebildet, wird der zuvor beschriebene Temperaturanstieg aufgrund der hohen Trägerbeweglichkeit in der Kanalfläche CH wahrnehmbar, so dass es besonders wichtig ist, den Leckstrom zu unterdrücken.
  • Darüberhinaus wird in der Nähe der Grenzfläche die Verunreinigungskonzentration der p-Körperschicht 122 in vielen Fällen geringer ausgebildet als in der Tiefenposition DP (5). Ist in solchen Fällen die Drain-Spannung groß, tritt wahrscheinlich ein Kurzkanaleffekt auf. Gemäß der vorliegenden Ausführungsform kann der Einfluss eines derartigen Kurzkanaleffekts verringert werden. Darüberhinaus kann die Kurzschlussleistung entsprechend verbessert werden.
  • Ist d2 groß, um die Beziehung d2 > d1 × 1,5 zu erfüllen, können die zuvor beschriebenen Vorteile noch besser erzielt werden. Wird darüber hinaus d2 zu groß, wird der Strom geblockt und kann sich nicht in der Nähe des Eckabschnitts CR (1) verteilen und somit wird der Durchlasswiderstand entsprechend groß, so dass vorzugsweise die Beziehung d2 < d1 × 5 erfüllt wird.
  • Darüber hinaus ist das andere Ende E2 des zweiten Seitenwandabschnitts 202S, wie in 4 gezeigt, von dem dritten Gebiet 201c getrennt und auf dem zweiten Gebiet 201b angeordnet. Dementsprechend breitet sich der zweite Seitenwandabschnitt 202S weiter aus als in dem Fall, bei dem der zweite Seitenwandabschnitt 202S lediglich auf dem ersten Gebiet 201a ausgebildet ist. Darüber hinaus ist der zweite Seitenwandabschnitt 202S getrennt von der Grenzfläche, die einen großen Einfluss auf die Kanaleigenschaften aufweist, zwischen dem zweiten Gebiet 201b und dem dritten Gebiet 201c entfernt ausgebildet. Somit kann, während die Beeinträchtigung der Kanaleigenschaften unterdrückt wird, die Gate-Elektrodenkapazität wirksamer verringert werden.
  • Darüber hinaus weist die zweite Halbleiterschicht 122 vorzugsweise die Tiefenposition DP (5) auf, an der die Verunreinigungskonzentration einen Höchstwert aufweist, wobei das andere Ende E2 des zweiten Seitenwandabschnitts 202S vorzugsweise tiefer als die Tiefenposition DP angeordnet ist. Somit breitet sich der zweite Seitenwandabschnitt 202S weiter aus als in dem Fall, bei dem der zweite Seitenwandabschnitt 202S lediglich auf dem ersten Gebiet 201a ausgebildet ist. Darüber hinaus ist der zweite Seitenwandabschnitt 202S entfernt von der Tiefenposition DP, die einen großen Einfluss auf die Kanaleigenschaften aufweist, ausgebildet. Somit kann, während die Beeinträchtigung der Kanaleigenschaften unterdrückt wird, die Gate-Elektrodenkapazität wirksamer verringert werden.
  • Das andere Ende E2 des zweiten Seitenwandabschnitts 202S weist vorzugsweise einen Neigungswinkel AG von weniger als 70° bezogen auf den ersten Seitenwandabschnitt 201S auf. Dementsprechend wird eine Änderung der Dicke des Gate-Isolierfilms 200 an dem anderen Ende E2 verringert.
  • Der erste und der zweite Isolierfilm 201, 202 weisen jeweils die erste und die zweite Kohlenstoffatomkonzentration auf, wobei die zweite Kohlenstoffatomkonzentration vorzugsweise geringer als die erste Kohlenstoffatomkonzentration ist. Dementsprechend weist der zweite Isolierfilm 202 eine hohe dielektrische Durchschlagsfestigkeit aufgrund der geringen Kohlenstoffatomkonzentration auf. Somit weist die Siliziumkarbid-Halbleitervorrichtung 501 eine große Durchbruchspannung auf. Es sollte beachtet werden, dass der erste Isolierfilm 201 mittels thermischer Oxidation der Bodenfläche BT und der Seitenwandfläche SW des Grabens TR, der aus Siliziumkarbid gebildet ist, gebildet wird und somit viele Kohlenstoffatome, die von dem Siliziumkarbid stammen, aufweist. Der zweite Isolierfilm 202 wird andererseits mittels Oxidieren des Siliziumfilms 302 gebildet. Somit wird die Kohlenstoffatomkonzentration des zweiten Isolierfilms 202 niedriger als die Kohlenstoffatomkonzentration des ersten Isolierfilms 201.
  • Die erste Kohlenstoffatomkonzentration beträgt vorzugsweise mehr als 1 × 1015 cm–3 und die zweite Kohlenstoffatomkonzentration beträgt weniger als 1 × 1015 cm–3. Dementsprechend wird die Kohlenstoffatomkonzentration des zweiten Isolierfilms 202 hinreichend niedrig ausgebildet. Somit kann die Durchbruchspannung der Siliziumkarbid-Halbleitervorrichtung 501 weiter erhöht werden.
  • Der zweite Isolierfilm 202 wird vorzugsweise aus Siliziumoxid und/oder Siliziumnitrid und/oder Phosphorsilikatglas gebildet. Dementsprechend kann die Durchbruchspannung der Siliziumkarbid-Halbleitervorrichtung 501 weiter erhöht werden.
  • Der zweite Isolierfilm 202 umfasst vorzugsweise einen thermischen Oxidationsfilm eines Films, der Silizium und keinen Kohlenstoff enthält. Dementsprechend kann die Durchbruchspannung der Siliziumkarbid-Halbleitervorrichtung 501 weiter erhöht werden.
  • Der Schritt des Bildens des zweiten Isolierfilms 202 mittels Oxidieren des Siliziumfilms 302 wird vorzugsweise bei nicht weniger als 800°C und nicht mehr als 1150°C durchgeführt. Durch Oxidieren des Siliziumfilms 302 bei nicht weniger als 800°C kann die Oberflächenrauheit des Siliziumfilms 302 unterdrückt werden. Darüberhinaus ist es durch Oxidieren des Siliziumfilms bei nicht mehr als 1150°C möglich, eine Erhöhung des Dampfdrucks des zweiten Isolierfilms 202, der aus Siliziumoxid gebildet und durch Oxidation des Siliziumfilms 302 hergestellt wird, zu unterdrücken. Folglich kann die Form des zweiten Isolierfilms 202 beibehalten werden.
  • Der Schritt des Bildens des zweiten Isolierfilms 202 umfasst vorzugsweise den Schritt des Erwärmens des zweiten Seitenwandabschnitts 202S, um den Winkel AG des anderen Endes E2 des zweiten Seitenwandabschnitts 202S bezogen auf den ersten Seitenwandabschnitt 201S zu verringern. Dementsprechend wird eine Änderung der Dicke des Gate-Isolierfilms 200 an dem anderen Ende E2 verringert. Dieser Schritt wird vorzugsweise bei nicht weniger als 1300°C und nicht mehr als 1400°C durchgeführt. Dementsprechend kann der Winkel AG des anderen Endes E2 unter Verwenden einer zu hohen Temperatur hinreichend klein ausgebildet werden.
  • Es sollte beachtet werden, dass das Verfahren, bei dem die thermische Oxidation des Siliziumfilms verwendet wurde, in der vorliegenden Ausführungsform als ein Verfahren zur Bildung des zweiten Isolierfilms 202 beschrieben wurde; jedoch kann der zweite Isolierfilm 202 auch mittels Abscheidungsverfahren oder direkt mittels CVD-Verfahren gebildet werden. Darüber hinaus wurde angenommen, dass der ”erste Leitfähigkeitstyp” den n-Typ und der ”zweite Leitfähigkeitstyp” den p-Typ umfasst, wobei jedoch diese Leitfähigkeitstypen miteinander ausgetauscht werden können. In diesem Fall werden die Donatoren und Akzeptoren in der obigen Beschreibung ebenfalls miteinander ausgetauscht. Es sollte beachtet werden, dass zur Erzielung einer hohen Kanalbeweglichkeit der ”erste Leitfähigkeitstyp” vorzugsweise den n-Typ umfasst. Ferner ist die Siliziumkarbid-Halbleitervorrichtung nicht auf den MOSFET beschränkt und kann beispielsweise einen IGBT (Bipolartransistor mit isoliertem Gate) mit einem Graben umfassen.
  • (Zweite Ausführungsform)
  • Wie in 19 gezeigt, ist in einem MOSFET 502 (Siliziumkarbid-Halbleitervorrichtung) der vorliegenden Ausführungsform das andere Ende E2 des zweiten Seitenwandabschnitts 202S des zweiten Isolierfilms 202 an einer Grenzfläche zwischen dem ersten Gebiet 201a und dem zweiten Gebiet 201b angeordnet. Der verwendete Begriff ”an der Grenzfläche angeordnet” soll hier einen Fehler in einem solchen Ausmaß zulassen, dass sowohl die Gate-Elektrodenkapazität als auch die Kanaleigenschaften im Wesentlichen auf dem gleichen Niveau gehalten werden. Insbesondere ist ein Fehler von etwa ±0,1 μm erlaubt. Ein derartiger zweiter Seitenwandabschnitt 202S kann beispielsweise durch Fortsetzen des Rückätzprozesses (13) in der ersten Ausführungsform erhalten werden, so dass das andere Ende E2 des zweiten Seitenwandabschnitts 202S des Siliziumfilms 302 mit dem Nahbereich der zuvor erwähnten Grenzfläche übereinstimmt. Es sollte beachtet werden, dass andere Konfigurationen als die obigen im Wesentlichen jenen der ersten Ausführungsform entsprechen. Somit werden gleiche oder entsprechende Elemente mit den gleichen Bezugszeichen versehen und nicht wiederholt beschrieben.
  • Gemäß der vorliegenden Ausführungsform erstreckt sich der zweite Seitenwandabschnitt 202S höchstens in einem solchen Ausmaß, dass er das zweite Gebiet 201b, das die Kanalfläche bildet, nicht überlappt. Somit kann die Gate-Elektrodenkapazität derart wirksam verringert werden, dass die Kanaleigenschaften kaum beeinflusst werden.
  • (Dritte Ausführungsform)
  • Wie in 20 gezeigt, ist in einem MOSFET 503 (Siliziumkarbid-Halbleitervorrichtung) der vorliegenden Ausführungsform das andere Ende E2 des zweiten Seitenwandabschnitts 202S des zweiten Isolierfilms 202 von dem zweiten Gebiet 201b getrennt und auf dem ersten Gebiet 201a angeordnet. Vorzugsweise ist das andere Ende E2 durch mehr als ±0,1 μm von dem zweiten Gebiet 201b getrennt. Ein derartiger zweiter Seitenwandabschnitt 202S kann beispielsweise durch Fortsetzen des Rückätzprozesses (13) der ersten Ausführungsform erhalten werden, so dass das andere Ende E2 des zweiten Seitenwandabschnitts 202S des Siliziumfilms 302 von dem zweiten Gebiet 201b getrennt und auf dem ersten Gebiet 201a angeordnet ist. Es sollte beachtet werden, dass andere Konfigurationen als die obigen im Wesentlichen jenen der ersten Ausführungsform entsprechen. Somit werden gleiche oder entsprechende Elemente mit den gleichen Bezugszeichen versehen und nicht wiederholt beschrieben.
  • Gemäß der vorliegenden Ausführungsform erstreckt sich der zweite Seitenwandabschnitt 202S derart, dass er sich nicht in der Nähe des zweiten Gebiets 201b, das die Kanalfläche bildet, befindet. Somit kann die Gate-Elektrodenkapazität derart verringert werden, dass die Kanaleigenschaften nicht beeinträchtigt werden.
  • (Oberfläche mit der ”Spezialebene”)
  • Wie zuvor beschrieben, weist die Seitenwandfläche SW (1) des Grabens TR vorzugsweise eine vorbestimmte Kristallebene (auch als ”Spezialebene” bezeichnet) insbesondere auf der p-Körperschicht 122 auf. Eine derartige Seitenwandfläche SW umfasst eine in 21 gezeigte Ebene S1 (erste Ebene) mit einer {0-33-8}-Ebenenausrichtung. Die Ebene S1 weist vorzugsweise eine (0-33-8)-Ebenenausrichtung auf.
  • Noch bevorzugter umfasst die Seitenwandfläche SW mikroskopisch die Ebene S1, und die Seitenwandfläche SW umfasst ferner mikroskopisch eine Ebene S2 (zweite Ebene) mit einer {0-11-1}-Ebenenausrichtung. Hierin bedeutet der Begriff ”mikroskopisch” ”derart klein, dass wenigstens in etwa die zweimal so große Größe eines Zwischenatomabstands berücksichtigt wird”. Als Verfahren zur Beobachtung einer derartigen mikroskopischen Struktur wird beispielsweise ein Verfahren, wie ein TEM-(Transmissionselektronenmikroskop) Verfahren verwendet. Die Ebene S2 weist vorzugsweise eine (0-11-1)-Ebenenausrichtung auf.
  • Vorzugsweise bilden die Ebene S1 und die Ebene S2 der Seitenwandfläche SW eine kombinierte Ebene SR mit einer {0-11-2}-Ebenenausrichtung. Insbesondere ist die kombinierte Ebene SR aus den sich periodisch wiederholenden Ebenen S1 und S2 gebildet. Eine solche periodische Struktur kann beispielsweise mittels TEM oder AFM (Atomkraftmikroskop) beobachtet werden. In diesem Fall weist die kombinierte Ebene makroskopisch einen Abweichungswinkel von 62°, bezogen auf die {000-1}-Ebene, auf. Hierin bedeutet der Begriff ”makroskopisch” ”Vernachlässigen einer Feinstruktur mit einer Größe von etwa einem Zwischenatomabstand”. Für die Messung eines derartigen makroskopischen Abweichungswinkels wird beispielsweise ein Verfahren, das eine allgemeine Röntgenstrahlenbeugung verwendet, eingesetzt. Vorzugsweise weist die kombinierte Ebene SR eine (0-11-2)-Ebenenausrichtung auf. In diesem Fall weist die kombinierte Ebene SR makroskopisch einen Abweichungswinkel von 62°, bezogen auf die (000-1)-Ebene, auf.
  • Vorzugsweise fließen in der Kanaloberfläche die Ladungsträger in eine Kanalrichtung CD, in der die zuvor beschriebene periodische Wiederholung stattfindet.
  • Im Nachfolgenden wird eine detaillierte Struktur der kombinierten Ebene SR beschrieben.
  • Hinsichtlich der Si-Atome (oder C-Atome) werden, bei Betrachtung eines Siliziumkarbid-4H-Polytyp-Einkristalls von der (000-1)-Ebene, Atome in einer Schicht A (die durchgezogene Linie in der Figur), Atome in einer darunter angeordneten Schicht B (die gestrichelte Linie in der Figur) und Atome in einer darunter angeordneten Schicht C (die Kettenlinie in der Figur), sowie Atome in einer darunter angeordneten Schicht B (nicht in der Figur gezeigt) wiederholt ausgebildet, wie in 22 gezeigt. Werden, mit anderen Worten, die vier Schichten ABCB als ein Periodenstapel betrachtet, wird somit eine periodische Stapelstruktur, wie beispielsweise ABCBABCBABCB..., gebildet.
  • Wie in 23 gezeigt, sind in der (11-20)-Ebene (Querschnitt entlang einer Linie XXIII-XXIII der 22) die Atome in jeder der vier Schichten ABCB, die den zuvor beschriebenen Periodenstapel bilden, nicht vollständig entlang der (0-11-2)-Ebene ausgerichtet. In 23 ist die (0-11-2)-Ebene derart dargestellt, dass sie die Positionen der Atome in der Schicht B durchläuft. In diesem Fall zeigt sich, dass jedes der Atome in den Schichten A und C von der (0-11-2)-Ebene abweicht. Somit kann, selbst wenn die makroskopische Ebenenausrichtung der Fläche des Siliziumkarbideinkristalls, das heißt, dessen Ebenenausrichtung, bei der die Atomniveaustruktur vernachlässigt wird, auf die (0-11-2)-Ebene beschränkt ist, diese Fläche makroskopisch unterschiedliche Strukturen annehmen.
  • Wie in 24 gezeigt, wird die kombinierte Ebene SR durch abwechselndes Ausbilden der Ebenen S1 mit einer (0-33-8)-Ebenenausrichtung und der Ebenen S2, die mit den Ebenen S1 verbunden sind und eine Ebenenausrichtung aufweisen, die sich von jener der jeweiligen Ebenen S1 unterscheidet, gebildet. Jede der Ebenen S1 und S2 weist eine Länge auf, die zweimal so groß wie der Zwischenatomabstand der Si-Atome (oder C-Atome) ist. Es sollte beachtet werden, dass eine Ebene mit einer gemittelten Ebene S1 und Ebene S2 der (0-11-2)-Ebene entspricht (23).
  • Wird, wie in 25 gezeigt, die kombinierte Ebene SR von der (01-10)-Ebene betrachtet, weist die Einkristallstruktur einen Abschnitt auf, der periodisch eine Struktur (S1-Ebenenabschnitt) umfasst, die einer kubischen Struktur entspricht. Insbesondere wird die kombinierte Ebene SR durch abwechselndes Ausbilden der Ebenen S1 mit einer (001)-Ebenenausrichtung in der zuvor beschriebenen Struktur, die der kubischen Struktur entspricht, und der Ebenen S2, die mit den Ebenen S1 verbunden sind und eine Ebenenausrichtung aufweisen, die sich von der der Ebenen S1 unterscheidet, gebildet. Auch in einem anderen Polytyp als 4H, kann die Oberfläche somit aus den Ebenen (Ebenen S1 in 25) mit einer (001)-Ebenenausrichtung in der Struktur, die der kubischen Struktur entspricht, und den Ebenen (Ebenen S2 in 25), die mit den vorstehenden Ebenen verbunden sind und eine sich von den vorstehenden Ebenen unterscheidende Ebenenausrichtung aufweisen, gebildet werden. Der Polytyp kann beispielsweise ein 6H- oder 15R-Typ sein.
  • Als nächstes wird mit Bezug auf 26 eine Beziehung zwischen der Kristallebene der Seitenwandfläche SW und der Beweglichkeit MB der Kanaloberfläche beschrieben. In dem Diagramm der 26 zeigt die Horizontalachse einen Winkel D1, der durch die (000-1)-Ebene und die makroskopische Ebenenausrichtung der Seitenwandfläche SW, die die Kanaloberfläche aufweist, gebildet wird, während die Vertikalachse die Beweglichkeit MB darstellt. Eine Gruppe von Messpunkten CM entspricht dem Fall, bei dem die Seitenwandfläche SW mittels thermischen Ätzen so bearbeitet wurde, dass sie einer Spezialebene entspricht, während eine Gruppe von Messpunkten MC einem Fall entspricht, bei dem die Seitenwandfläche SW nicht thermisch geätzt wurde.
  • In der Gruppe der Messpunkte MC nimmt die Beweglichkeit MB einen Höchstwert an, wenn die Kanaloberfläche eine makroskopische (0-33-8)-Ebenenausrichtung aufweist. Der Grund dafür ist vermutlich wie folgt: in dem Fall, in dem kein thermischer Ätzschritt durchgeführt wird, das heißt in dem Fall, in dem die mikroskopische Struktur der Kanaloberfläche in keiner besonderen Weise gesteuert wird, entspricht deren makroskopische Ebenenausrichtung der (0-33-8)-Orientierung, mit dem Ergebnis, dass ein Verhältnis der mikroskopischen (0-33-8)-Ebenenausrichtung, das heißt, die (0-33-8)-Ebenenausrichtung auf Atomniveau, statistisch gesehen, hoch wird.
  • Andererseits nimmt die Beweglichkeit MB in der Gruppe der Messpunkte CM einen Höchstwert an, wenn die mikroskopische Ebenenausrichtung der Kanaloberfläche die (0-11-2)-Orientierung ist (Pfeil EX). Der Grund dafür ist vermutlich wie folgt: wie in 24 und 25 gezeigt, sind die Vielzahl der Ebenen S1, die jeweils eine (0-33-8)-Ebenenausrichtung aufweisen, dicht und gleichmäßig mit den dazwischen angeordneten Ebenen S2 ausgerichtet, wodurch sich ein Verhältnis der mikroskopischen (0-33-8)-Ebenenausrichtung in der Kanaloberfläche erhöht.
  • Es sollte beachtet werden, dass die Beweglichkeit MB eine Orientierungsabhängigkeit von der kombinierten Ebene SR aufweist. In dem Diagramm der 27 zeigt die Horizontalachse einen Winkel D2 zwischen der Kanalrichtung und der <0-11-2>-Richtung, während die Vertikalachse die Beweglichkeit MB (in einer beliebigen Einheit) in der Kanaloberfläche darstellt. Eine gestrichelte Linie wird ergänzend zur Darstellung der Kurve darin gezeigt. Aus dem Diagramm ist ersichtlich, dass zur Erhöhung der Kanalbeweglichkeit MB, die Kanalrichtung CD (21) vorzugsweise einen Winkel D2 von nicht weniger als 0° und nicht mehr als 60°, noch bevorzugter im Wesentlichen 0°, aufweist.
  • Wie in 28 gezeigt, kann die Seitenwandfläche SW zusätzlich zur kombinierten Ebene SR, ferner eine Ebene S3 (dritte Ebene) aufweisen. Genauer gesagt, kann die Seitenwandfläche SW eine kombinierte Ebene SQ aufweisen, die durch periodisches Anordnen der Ebene S3 und der kombinierten Ebene SR gebildet wird. In diesem Fall weicht der Abweichungswinkel der Seitenwandfläche SW bezogen auf die (000-1)-Ebene vom idealen Abweichungswinkel der kombinierten Ebene SR, das heißt 62°, ab. Vorzugsweise ist der Abweichungswinkel gering und liegt im Bereich von ±10°. Beispiele für eine Oberfläche, die in einem derartigen Winkelbereich liegt, umfassen eine Oberfläche mit einer makroskopischen Ebenenausrichtung der {0-33-8}-Ebene. Noch bevorzugter weicht der Abweichungswinkel der Seitenwandfläche SW, bezogen auf die (000-1)-Ebene, von dem idealen Abweichungswinkel der kombinierten Ebene SR, das heißt 62°, ab. Vorzugsweise ist diese Abweichung gering und liegt im Bereich von ±10°. Beispiele einer Oberfläche, die in einem derartigen Winkelbereich liegt, umfassen eine Oberfläche mit einer makroskopischen Ebenenausrichtung der (0-33-8)-Ebene.
  • Eine derartige periodische Struktur kann beispielsweise mittels TEM oder AFM beobachtet werden.
  • [Beispiel]
  • Zuerst wurden MOSFETs gemäß einem Beispiel und einem Vergleichsbeispiel hergestellt. Als MOSFET gemäß dem Beispiel wurde ein MOSFET mit der in 20 gezeigten Struktur hergestellt. Insbesondere umfasste ein Gate-Isolierfilm 200 des MOSFETs gemäß dem Beispiel, den ersten Isolierfilm 201 und den zweiten Isolierfilm 202, der teilweise auf dem ersten Isolierfilm 201 ausgebildet wurde. Mit anderen Worten, wies der MOSFET gemäß dem Beispiel eine derartige Struktur auf, dass der Gate-Isolierfilm 200, der der Seitenwandfläche SW des Grabens TR zugewandt ist, dick ausgebildet wurde. Das andere Ende E2 des zweiten Seitenwandabschnitts 202S des zweiten Isolierfilms 202 wurde von dem zweiten Gebiet 201b getrennt ausgebildet und auf dem ersten Gebiet 201a angeordnet. Ein Abstand von dem Bodenabschnitt des ersten Isolierfilms 201 bis zum anderen Ende E2 des zweiten Seitenwandabschnitts 202S des zweiten Isolierfilms 202 in der Normalrichtung der Bodenfläche BT des Grabens TR betrug 0,67 μm. Die Dicke des zweiten Isolierfilms 202 betrug 200 nm. Der Winkel AG (siehe 5) des anderen Endes E2 des zweiten Isolierfilms 202 betrug im Kanalabschnitt 67° und auf der geneigten Oberfläche im Durchschnitt etwa 62°. In dem MOSFET gemäß dem Beispiel wurde der Gate-Isolierfilm 200 mit dem ersten Isolierfilm 201 und dem zweiten Isolierfilm 202 durch Oxidieren des ersten Isolierfilms 301 und des Siliziumfilms 302 bei 1100°C für 95 Minuten und anschließendes Oxidieren der Filme bei 1350°C für 3 Minuten gebildet. Anschließend wurde das Siliziumkarbidsubstrat 100 mit dem Gate-Isolierfilm 200, der den ersten Isolierfilm 201 und den zweiten Isolierfilm 202 aufweist, für 28 Minuten bei einer Temperaturmessung von 1350°C in einer NO-Atmosphäre thermisch behandelt. Anschließend wurde das Siliziumkarbidsubstrat 100 mit dem Gate-Isolierfilm 200, der den ersten Isolierfilm 201 und den zweiten Isolierfilm 202 aufweist, für 40 Minuten bei einer Temperatur von 1350°C in einer Ar-Atmosphäre thermisch behandelt.
  • Der Gate-Isolierfilm 200 des MOSFETs gemäß dem Vergleichsbeispiel wurde nur mit dem ersten Isolierfilm 201 gebildet und wies keinen zweiten Isolierfilm 202 auf. Mit anderen Worten, wies der MOSFET gemäß dem Vergleichsbeispiel eine solche Struktur auf, dass der Gate-Isolierfilm 200, der der Seitenwandfläche SW des Grabens TR zugewandt ist, nicht dick ausgebildet wurde. In dem MOSFET gemäß dem Vergleichsbeispiel wurde der Gate-Isolierfilm 200 mittels Oxidieren des Siliziumkarbidsusbtrats 100 bei 1100°C für 95 Minuten und anschließenden Oxidieren desselben bei 1350°C für sechs Minuten gebildet. Anschließend wurde das Siliziumkarbidsubstrat 100 mit dem Gate-Isolierfilm 200 bei einer Temperatur von 1350°C für 10 Minuten in einer NO-Atmosphäre thermisch behandelt. Anschließend wurde das Siliziumkarbidsubstrat 100 mit dem Gate-Isolierfilm 200 bei einer Temperatur von 1350°C für 10 Minuten, in einer Ar-Atmosphäre thermisch behandelt.
  • Mit Bezug auf 29 wird im Nachfolgenden eine Beziehung zwischen einer Kapazität Cgd zwischen der Gate-Elektrode 230 und der Drain-Elektrode 211 und einer Spannung VDS zwischen der Drain-Elektrode 211 und der Source-Elektrode 221 beschrieben. In 29 wird die Kapazität des MOSFETs gemäß dem Beispiel durch eine durchgezogene Linie 101 und die Kapazität des MOSFETs gemäß dem Vergleichsbeispiel durch eine gestrichelte Linie 102 dargestellt.
  • Mit Bezug auf 29 war die Kapazität Cgd des MOSFETs gemäß dem Beispiel kleiner als die Kapazität Cgd des MOSFETs gemäß dem Vergleichsbeispiel, wenn die Spannung VDS zwischen der Drain-Elektrode 211 und der Source-Elektrode 221 im gesamten Bereich nicht weniger als 0 V und nicht mehr als 600 V betrug. Betrug die Spannung VDS zwischen der Drain-Elektrode 211 und der Source-Elektrode 221 600 Volt, betrug die Kapazität Cgd des MOSFETs gemäß dem Beispiel 32 pF und die Kapazität Cgd des MOSFETs gemäß dem Vergleichsbeispiel 27 pF. Wie zuvor beschrieben, wurde durch Ausbilden eines dicken Gate-Isolierfilms 200, der der Seitenwandfläche SW des Grabens TR zugewandt ist, (in dem, mit anderen Worten, der zweite Isolierfilm 202 auf dem ersten Isolierfilm 201 ausgebildet wurde) bestätigt, dass die Kapazität Cgd zwischen der Gate-Elektrode 230 und der Drain-Elektrode 211 wirksam verringert werden kann.
  • Bezugszeichenliste
    • 100
    Epitaxie-Substrat (Siliziumkarbid-Substrat);
    110
    Einkristall-Substrat;
    121
    n–Schicht (erste Halbleiterschicht);
    122
    p-Körperschicht (zweite Halbleiterschicht)
    123
    n-Gebiet (dritte Halbleiterschicht);
    124
    Kontaktgebiet;
    200
    Gate-Isolierfilm;
    201
    erster Isolierfilm;
    202
    zweiter Isolierfilm;
    201B
    erster Bodenabschnitt;
    201S
    erster Seitenwandabschnitt;
    201a bis 201c
    erstes bis drittes Gebiet;
    202B, 302B
    zweiter Bodenabschnitt;
    202S, 302S
    zweiter Seitenwandabschnitt;
    203
    Zwischenschicht-Isolierfilm;
    211
    Drain-Elektrode;
    212
    Schutz-Elektrode;
    221
    Source-Elektrode;
    222
    Source-Zwischenverbindung;
    230
    Gate-Elektrode;
    302
    Siliziumschicht;
    401
    Maske;
    402
    Resist-Schicht;
    501–503
    MOSFET (Siliziumkarbid-Halbleitervorrichtung);
    AG
    Neigungswinkel;
    BT
    Bodenfläche;
    CH
    Kanalfläche;
    CR
    Eckabschnitt;
    DP
    Tiefenposition;
    E1
    ein Ende;
    E2
    das andere Ende;
    SW
    Seitenwandfläche;
    SW1 bis SW3
    erste bis dritte Seitenfläche;
    TR
    Graben

Claims (14)

  1. Siliziumkarbid-Halbleitervorrichtung, umfassend: ein Siliziumkarbid-Substrat mit einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht und einer dritten Halbleiterschicht, wobei die erste Halbleiterschicht einen ersten Leitfähigkeitstyp aufweist, die zweite Halbleiterschicht auf der ersten Halbleiterschicht vorgesehen ist, die zweite Halbleiterschicht einen zweiten Leitfähigkeitstyp aufweist, die dritte Halbleiterschicht auf der zweiten Halbleiterschicht vorgesehen ist, die dritte Halbleiterschicht durch die zweite Halbleiterschicht von der ersten Halbleiterschichtgetrennt ist, die dritte Halbleiterschicht den ersten Leitfähigkeitstyp aufweist, wobei das Siliziumkarbid-Substrat mit einem Graben versehen ist, wobei der Graben eine Bodenfläche und eine Seitenwandfläche aufweist, die Bodenfläche aus der ersten Halbleiterschicht gebildet ist, und eine erste bis dritte Seitenfläche der Seitenwandfläche jeweils aus der ersten bis dritten Halbleiterschicht gebildet ist; einen Gate-Isolierfilm, der auf dem Graben vorgesehen ist, wobei der Gate-Isolierfilm einen ersten Isolierfilm und einen zweiten Isolierfilm aufweist, wobei der erste Isolierfilm sowohl die Seitenwandfläche als auch die Bodenfläche unmittelbar bedeckt, der zweite Isolierfilm auf dem ersten Isolierfilm gebildet ist, der erste Isolierfilm einen ersten Bodenabschnitt und einen ersten Seitenwandabschnitt aufweist, der erste Bodenabschnitt an der Bodenfläche angeordnet ist, der erste Seitenwandabschnitt an der Seitenwandfläche angeordnet ist, wobei ein erstes bis drittes Gebiet des ersten Seitenwandabschnitts jeweils an der ersten bis dritten Seitenfläche angeordnet ist, wobei der zweite Isolierfilm einen zweiten Bodenabschnitt und einen zweiten Seitenwandabschnitt aufweist, der zweite Bodenabschnitt auf dem ersten Bodenabschnitt angeordnet ist, der zweite Seitenwandabschnitt auf dem ersten Seitenwandabschnittangeordnet ist, wobei der zweite Seitenwandabschnitt mit einem Ende und einem anderen Ende ausgebildet ist, wobei das eine Ende mit dem zweiten Bodenabschnitt verbunden ist, das andere Ende auf dem ersten oder dem zweiten Gebiet angeordnet ist, und das andere Ende von dem dritten Gebiet getrennt ist; und eine Gate-Elektrode, die auf dem Graben mit dem Gate-Isolierfilm dazwischen vorgesehen ist.
  2. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei das andere Ende des zweiten Seitenwandabschnitts an einer Grenzfläche zwischen dem ersten Gebiet und dem zweiten Gebiet angeordnet ist.
  3. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei das andere Ende des zweiten Seitenwandabschnitts von dem zweiten Gebiet getrennt und auf dem ersten Gebiet angeordnet ist.
  4. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei das andere Ende des zweiten Seitenwandabschnitts von dem dritten Gebiet getrennt und auf dem zweiten Gebietangeordnet ist.
  5. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 4, wobei die zweite Halbleiterschicht eine Tiefenposition aufweist, an der eine Verunreinigungskonzentration einen Höchstwert aufweist, und das andere Ende des zweiten Seitenwandabschnitts tiefer als die Tiefenposition angeordnet ist.
  6. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das andere Ende des zweiten Seitenwandabschnitts einen Neigungswinkel von weniger als 70° bezogen auf den ersten Seitenwandabschnitt aufweist.
  7. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der erste und der zweite Isolierfilm jeweils eine erste und zweite Kohlenstoffatomkonzentration aufweisen, und die zweite Kohlenstoffatomkonzentration geringer als die erste Kohlenstoffatomkonzentration ist.
  8. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 7, wobei die erste Kohlenstoffatomkonzentration mehr als 1 × 1015 cm–3 und die zweite Kohlenstoffatomkonzentration weniger als 1 × 1015 cm–3 betragen.
  9. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei der zweite Isolierfilm aus Siliziumoxid und/oder Siliziumnitrid und/oder Phosphorsilikatglas gebildet ist.
  10. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis Anspruch 9, wobei der zweite Isolierfilm einen thermischen Oxidationsfilm aus einem Film, der Silizium und keinen Kohlenstoff aufweist, umfasst.
  11. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung mit den Schritten: Herstellen eines Siliziumkarbid-Substrats mit einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht und einer dritten Halbleiterschicht, wobei die erste Halbleiterschicht einen ersten Leitfähigkeitstyp aufweist, die zweite Halbleiterschicht auf der ersten Halbleiterschicht vorgesehen ist, die zweite Halbleiterschicht einen zweiten Leitfähigkeitstyp aufweist, die dritte Halbleiterschicht auf der zweiten Halbleiterschicht vorgesehen ist, die dritte Halbleiterschicht durch die zweite Halbleiterschicht von der ersten Halbleiterschichtgetrennt ist, und die dritte Halbleiterschicht den ersten Leitfähigkeitstyp aufweist, Bilden eines Grabens in dem Siliziumkarbidsubstrat, wobei der Graben eine Bodenfläche und eine Seitenwandfläche aufweist, die Bodenfläche aus der ersten Halbleiterschicht gebildet ist, und eine erste bis dritte Seitenfläche der Seitenwandfläche jeweils aus der ersten bis dritten Halbleiterschicht gebildet ist; Bilden eines ersten Isolierfilms, um sowohl die Seitenwandfläche als auch die Bodenfläche zu bedecken, wobei der erste Isolierfilm mit einem ersten Bodenabschnitt und einem ersten Seitenwandabschnitt versehen ist, wobei der erste Bodenabschnitt an der Bodenfläche angeordnet ist, der erste Seitenwandabschnitt an der Seitenwandfläche angeordnet ist, wobei ein erstes bis drittes Gebiet des ersten Seitenwandabschnitts jeweils an der ersten bis dritten Seitenfläche angeordnet ist, Bilden eines Siliziumfilms auf dem ersten Isolierfilm, wobei der Siliziumfilmeinen zweiten Bodenabschnitt und einen zweiten Seitenwandabschnitt aufweist, der zweite Bodenabschnitt auf dem ersten Bodenabschnitt angeordnet ist, der zweite Seitenwandabschnitt auf dem ersten Seitenwandabschnitt angeordnet ist, wobei der zweite Seitenwandabschnitt mit einem Ende und einem anderen Ende ausgebildet ist, wobei das eine Ende mit dem zweiten Bodenabschnitt verbunden ist, das andere Ende auf dem ersten oder dem zweiten Gebiet angeordnet ist, und das andere Ende von dem dritten Gebietgetrennt ist; Bilden eines zweiten Isolierfilm durch Oxidieren des Siliziumfilms, wobei der erste und der zweite Isolierfilm einen Gate-Isolierfilm bilden; und Bilden einer Gate-Elektrode auf dem Graben, wobei der Gate-Isolierfilm dazwischen angeordnet ist.
  12. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 11, wobei der Schritt des Bildens des zweiten Isolierfilms durch Oxidieren des Siliziumfilms bei nicht weniger als 800°C nicht mehr als 1150°C durchgeführt wird.
  13. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 11, wobei der Schritt des Bildens des zweiten Isolierfilms einen Schritt des Erhitzens des zweiten Seitenwandabschnitts umfasst, um einen Winkel des anderen Endes des zweiten Seitenwandabschnitts bezogen auf den ersten Seitenwandabschnitt zu verringern.
  14. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung nach Anspruch 13, wobei der Schritt des Erhitzens des zweiten Seitenwandabschnitts bei nicht weniger als 1300°C nicht mehr als 1400°C durchgeführt wird.
DE112014001539.3T 2013-03-19 2014-02-04 Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung Granted DE112014001539T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013056480 2013-03-19
JP2013-056480 2013-03-19
PCT/JP2014/052542 WO2014148130A1 (ja) 2013-03-19 2014-02-04 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112014001539T5 true DE112014001539T5 (de) 2015-12-03

Family

ID=51579825

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014001539.3T Granted DE112014001539T5 (de) 2013-03-19 2014-02-04 Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (2) US9666681B2 (de)
JP (2) JP6265122B2 (de)
CN (1) CN105074933B (de)
DE (1) DE112014001539T5 (de)
WO (1) WO2014148130A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6428900B1 (ja) * 2017-11-29 2018-11-28 富士電機株式会社 ダイオード素子およびダイオード素子の製造方法
JP7241704B2 (ja) * 2018-01-17 2023-03-17 ローム株式会社 半導体装置およびその製造方法
JP7061954B2 (ja) * 2018-11-07 2022-05-02 三菱電機株式会社 半導体装置
WO2021024916A1 (ja) * 2019-08-06 2021-02-11 住友電気工業株式会社 炭化珪素半導体装置
JP2022144699A (ja) * 2021-03-19 2022-10-03 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471473B2 (ja) 1994-04-06 2003-12-02 株式会社デンソー 半導体装置及びその製造方法
EP0676814B1 (de) 1994-04-06 2006-03-22 Denso Corporation Herstellungsverfahren für Halbleiterbauelement mit Graben
JP2007201343A (ja) * 2006-01-30 2007-08-09 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
JP2008109010A (ja) 2006-10-27 2008-05-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
JP5385567B2 (ja) * 2007-09-03 2014-01-08 ローム株式会社 半導体装置および半導体装置の製造方法
JP5452876B2 (ja) 2008-03-13 2014-03-26 ローム株式会社 半導体装置およびその製造方法
JP2010238738A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5246302B2 (ja) * 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
WO2012098861A1 (ja) 2011-01-17 2012-07-26 パナソニック株式会社 半導体装置およびその製造方法
JP5637916B2 (ja) * 2011-03-31 2014-12-10 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5638558B2 (ja) * 2012-03-26 2014-12-10 株式会社東芝 半導体装置及びその製造方法
JP5811973B2 (ja) * 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
CN105074933B (zh) 2018-01-23
US9666681B2 (en) 2017-05-30
JP6443531B2 (ja) 2018-12-26
JP6265122B2 (ja) 2018-01-24
US20160005826A1 (en) 2016-01-07
US20170229305A1 (en) 2017-08-10
WO2014148130A1 (ja) 2014-09-25
CN105074933A (zh) 2015-11-18
US9984879B2 (en) 2018-05-29
JPWO2014148130A1 (ja) 2017-02-16
JP2018088527A (ja) 2018-06-07

Similar Documents

Publication Publication Date Title
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015121532B4 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112013006470T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102012211221A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE102012112332A1 (de) Halbleitervorrichtung mit einer Diode
DE102015216091A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE102013200046A1 (de) Verfahren zum Herstellen eines Siliciumcarbid-Halbleiterbauelements und Siliciumcarbid-Halbleiterbauelement
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE112014001539T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112017002020T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112015002939T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112017003957T5 (de) Halbleiterelement
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019006359A1 (de) Super-junction- mosfet mit schmaler mesa

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division