DE112004000268B4

DE112004000268B4 - Auswahlschaltung für genaue Speicherleseoperationen

Info

Publication number: DE112004000268B4
Application number: DE112004000268.0T
Authority: DE
Inventors: Binh Quang Le; Michael Achter; Lee Cleveland; Pau-Ling Chen
Original assignee: Cypress Semiconductor Corp
Current assignee: Infineon Technologies LLC
Priority date: 2003-02-10
Filing date: 2004-01-08
Publication date: 2016-12-08
Anticipated expiration: 2024-01-09
Also published as: TWI348704B; KR101050521B1; GB2414583B; JP2007501490A; CN1826660A; KR20050098904A; JP5085934B2; CN100547689C; DE112004000268T5; TW200423146A; US6768679B1; WO2004072982A1; GB2414583A; GB0517771D0

Abstract

Speichereinrichtung mit einer Auswahlschaltung zum Erfassen eines Stroms in einer Zielzelle (305) während einer Speicherleseoperation, wobei die Auswahlschaltung umfasst: einen Erd-Selektor (362), der mit der Erde (365) verbunden ist, wobei der Erd-Selektor (362) eine erste Bitleitung (316) der Zielzelle (305) mit der Erde (365) verbindet, und einen Erfassungsschaltungs-Selektor (364) der mit einer Erfassungsschaltung (360) verbunden ist, wobei der Erfassungsschaltungs-Selektor (364) eine zweite Bitleitung (321) der Zielzelle (305) mit der Erfassungsschaltung (360) verbindet, wobei der Erfassungsschaltungs-Selektor (364) weiterhin eine dritte Bitleitung (341) einer ersten benachbarten Zelle (355) während der Leseoperation mit der Erfassungsschaltung (360) verbindet, wobei die erste benachbarte Zelle (355) neben der Zielzelle (305) angeordnet ist, wobei sich die erste benachbarte Zelle (355) die zweite Bitleitung (321) mit der Zielzelle (305) teilt, wobei der Erfassungsschaltungs-Selektor (364) weiterhin eine vierte Bitleitung (351) einer zweiten benachbarten Zelle (370) während der Leseoperation mit der Erfassungsschaltung (360) verbindet, wobei die zweite benachbarte Zelle (370) neben der ersten benachbarten Zelle (355) angeordnet ist, wobei sich die zweite benachbarte Zelle (370) die dritte Bitleitung (341) mit der ersten benachbarten Zelle (355) teilt und wobei die dritte Bitleitung (341) und die vierte Bitleitung (351) als zusätzliche Drain-Bitleitungen konfiguriert sind, sodass der durch die Erfassungsschaltung (360) erfasste Gesamtstrom (332) den durch die Zielzelle (305) gezogenen Speicherzellenstrom (310) genauer wiedergibt, wodurch der Lesespannenverlust reduziert wird.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft allgemein das Gebiet von Halbleiter-Bauelementen. Insbesondere betrifft die vorliegende Erfindung Halbleiter-Speicherelemente.
Aus dem Stand der Technik sind Speicherelemente zum Speichern von Daten in vielen verschiedenen elektronischen Geräten und Anwendungen bekannt. Elektronische Speicher werden zum Beispiel in einer Vielzahl von kommerziellen elektronischen Produkten verwendet. Ein typisches Speicherelement umfasst eine Vielzahl von Speicherzellen. Häufig werden Speicherzellen in einem Array-Format angeordnet, wobei eine Reihe von Speicherzellen einer Wortleitung entspricht, wobei eine Spalte von Speicherzellen einer Bitleitung entspricht und wobei jede Speicherzelle ein Binärbit, d.h. entweder ein “Nullbit" (“0") oder ein “Einsbit" (“1") definiert. Zum Beispiel kann eine Zelle entweder als “programmierte" Zelle oder als “gelöschte" Zelle definiert sein. Gemäß einer bestimmten Konvention gibt eine programmierte Zelle ein “0"-Bit wieder, während eine gelöschte Zelle ein “1"-Bit wiedergibt. In einem Typ von Speicherzelle speichert jede Zelle zwei Binärbits, ein “linkes Bit" und ein “rechtes Bit". Das linke Bit kann eine “0" oder eine “1" wiedergeben, während das rechte Bit eine “0" oder “1" unabhängig von dem linken Bit angeben kann.
Gewöhnlich wird der Zustand einer Speicherzelle während einer Leseoperation durch das Erfassen des durch die Speicherzelle gezogenen Stroms bestimmt. Um zum Beispiel den durch eine bestimmte Speicherzelle gezogenen Strom festzustellen, wird der Drain-Anschluss der Speicherzelle mit einer Erfassungsschaltung verbunden, wird der Source-Anschluss der Speicherzelle mit der Erde verbunden und wird das Gate der Speicherzelle gewählt. Die Erfassungsschaltung versucht, den durch die Speicherzelle gezogenen Strom zu erfassen, und vergleicht den erfassten Speicherzellenstrom mit einem Bezugsstrom. Wenn der erfasste Speicherzellenstrom den Bezugsstrom überschreitet, wird die Speicherzelle als eine gelöschte Zelle (in Entsprechung zu einem “1"-Bit) betrachtet. Wenn der erfasste Speicherzellenstrom dagegen unter dem Bezugsstrom liegt, wird die Speicherzelle als eine programmierte Zelle (in Entsprechung zu einem “0"-Bit) betrachtet.
In der Praxis ist es vorteilhaft, wenn der erfasste Speicherzellenstrom um eine “Lesespanne" größer oder kleiner als der Bezugsstrom ist. In der vorliegenden Anmeldung ist die Lesespanne als der absolute Wert der Differenz zwischen dem während einer Leseoperation durch eine Zielspeicherzelle gezogenen Strom und dem durch eine Bezugszelle gezogenen Strom definiert. Bei einer ausreichenden Lesespanne werden die Auswirkungen von externen Faktoren wie etwa einem Rauschen auf die Erfassung des Speicherzellenstroms stark reduziert. Es soll zum Beispiel angenommen werden, dass der für den Vergleich verwendete Bezugsstrom bei fünfzehn (15) Mikroampere (µA) in einem bestimmten Speicherelement liegt. In diesem Fall wäre es vorteilhaft, einen Speicherzellenstrom von zwanzig (20) µA oder mehr für eine gelöschte Zelle (in Entsprechung zu einem “1"-Bit) und einen Speicherzellenstrom von zehn (10) µA oder weniger für eine programmierte Zelle (in Entsprechung zu einem “0"-Bit) zu erfassen. Bei einer Lesespanne von fünf (5) µA werden die Auswirkungen von externen Faktoren wie etwa einem Rauschen wesentlich reduziert.
Herkömmliche Speicherauswahlschaltungen reduzieren jedoch die Lesespanne zum Erfassen des Speicherzellenstroms während der Leseoperationen beträchtlich (in der vorliegenden Anmeldung wird eine Reduktion der Lesespanne auch als “Lesespannenverlust" bezeichnet): Wenn die Lesespanne wesentlich reduziert wird, wird di Zuverlässigkeit beim Erfassen der Speicherzellenstroms vermindert, weil externe Faktoren wie etwa Rauschen eine größere Auswirkung haben. Die Zuverlässigkeit der Leseoperation wird also vermindert, was eine schlechte Leistung des Speicherelements zur Folge hat.
Ein System zum Erstellen einer Angabe des logischen Zustands eines Flash Memorys ist in der US 6 510 082 B1 gezeigt.
Es besteht dementsprechend im Stand der Technik ein Bedarf dafür, die Nachteile von bekannten Speicherauswahlschaltungen zu beseitigen und eine Speicherauswahlschaltung sowie eine entsprechende Technik anzugeben, die den Lesespannenverlust während Speicherleseoperationen schnell und genau reduzieren.
Zusammenfassung
Die vorliegende Erfindung betrifft eine Auswahlschaltung für genaue Speicherleseoperationen. Die Erfindung nimmt auf den Bedarf aus dem Stand der Technik nach einer Auswahlschaltung Bezug, die den Lesespannenverlust während Speicherleseoperationen schnell und genau reduzieren kann. Gemäß einer beispielhaften Ausführungsform umfasst die Auswahlschaltung zum Erfassen eines Stroms in einer Zielzelle während Speicherleseoperationen eine Erfassungsschaltungs-Selektor, der mit einer Erfassungsschaltung verbunden ist, und einen Erd-Selektor, der mit der Erde verbunden ist. In der beispielhaften Ausführungsform verbindet der Erd-Selektor eine erste Bitleitung der Zielzelle mit der Erde, während der Erfassungsschaltungs-Selektor eine zweite Bitleitung der Zielzelle mit der Erfassungsschaltung verbindet. Der Erfassungsschaltungs-Selektor verbindet auch eine dritte Bitleitung einer ersten benachbarten Zelle mit der Erfassungsschaltung. Die erste benachbarte Zelle teilt sich die zweite Bitleitung mit der Zielzelle. Die Zielzelle und die erste benachbarte Zelle umfassen jeweils einen entsprechenden Gate-Anschluss, der mit einer gemeinsamen Wortleitung verbunden ist. In einigen Ausführungsformen kann die Zielzelle auch ein erste Bit und ein zweites Bit speichern.
Gemäß einer weiteren beispielhaften Ausführungsform verbindet der Erfassungsschaltungs-Selektor eine vierte Bitleitung einer zweiten benachbarten Zelle während der Leseoperation mit der Erfassungsschaltung. In dieser bestimmten Ausführungsform ist die zweite benachbarte Zelle neben der ersten benachbarten Zelle angeordnet und teilt sich die dritte Bitleitung mit der ersten benachbarten Zelle. Gemäß einer weiteren beispielhaften Ausführungsform umfasst die Auswahlschaltung weiterhin einen Vorladeschaltungs-Selektor, der mit einer Vorladeschaltung verbunden ist. In dieser besonderen Ausführungsform verbindet der Vorladeschaltungs-Selektor eine fünfte Bitleitung einer dritten benachbarten Zelle während der Leseoperation mit der Vorladeschaltung. Die dritte benachbarte Zelle ist neben der zweiten benachbarten Zelle angeordnet und teilt sich die vierte Bitleitung mit der zweiten benachbarten Zelle.
Gemäß einer weiteren beispielhaften Ausführungsform verbindet der Vorladeschaltungs-Selektor weiterhin eine sechste Bitleitung einer vierten benachbarten Zelle während der Leseoperation mit der Vorladeschaltung. In dieser besonderen Ausführungsform ist die vierte benachbarte Zelle neben der dritten benachbarten Zelle angeordnet und teilt sich die fünfte Bitleitung mit der dritten benachbarten Zelle. Gemäß einer weiteren beispielhaften Ausführungsform verbindet der Vorladeschaltungs-Selektor eine siebte Bitleitung einer fünften benachbarten Zelle während der Leseoperation mit der Vorladeschaltung. In dieser besonderen Ausführungsform ist die fünfte benachbarte Zelle neben der vierten benachbarten Zelle angeordnet und teilt sich die sechste Bitleitung mit der vierten benachbarten Zelle.
Gemäß einer weiteren beispielhaften Ausführungsform verbindet der Erd-Selektor eine achte Bitleitung einer sechsten benachbarten Zelle während der Leseoperation mit der Erde. In dieser besonderen Ausführungsform ist die sechste benachbarte Zelle neben der Zielzelle angeordnet und teilt sich die erste Bitleitung mit der Zielzelle. Andere Merkmale und Vorteile der vorliegenden Erfindung werden für den Fachmann aus der folgenden ausführlichen Beschreibung und den beigefügten Zeichnungen verdeutlicht.
Kurzbeschreibung der Zeichnungen
1A zeigt eine Schaltungsdiagramm einer bekannten Speicherschaltungsanordnung, die durch eine bekannte Auswahlschaltung erreicht wird.
1B zeigt einen vereinfachten Y-Decoder bzw. Y-Wahlpfad, der hier als Y-Pfad bezeichnet wird.
2 zeigt ein Schaltungsdiagramm einer bekannten Speicherschaltungsanordnung, die durch eine andere bekannte Auswahlschaltung erhalten wird.
3 zeigt ein Funktionsblockdiagramm einer Auswahlschaltung gemäß einer Ausführungsform der vorliegenden Erfindung.
4 zeigt ein Schaltungsdiagramm einer Auswahlschaltung gemäß einer Ausführungsform der vorliegenden Erfindung.
Ausführliche Beschreibung der Erfindung
Die vorliegende Erfindung betrifft eine Auswahlschaltung für genaue Speicherleseoperationen. Die folgende Beschreibung enthält spezifische Informationen zu der Implementierung der vorliegenden Erfindung. Dem Fachmann sollte deutlich sein, dass die vorliegende Erfindung auch in anderer Weise als in der vorliegenden Anmeldung beschrieben implementiert werden kann. Weiterhin werden einige spezifische Details der Erfindung nicht näher erläutert, um nicht durch unnötige Details von der Erfindung abzulenken.
Die Zeichnungen in der vorliegenden Anmeldung und die begleitende ausführliche Beschreibung betreffen lediglich beispielhafte Ausführungsformen der Erfindung. Um die Darstellung kurz zu halten, werden andere Ausführungsformen der vorliegenden Erfindung in der vorliegenden Anmeldung nicht eigens beschrieben und in den Zeichnungen nicht eigens dargestellt. In der folgenden Beschreibung wird einer bestimmten Konvention gefolgt, bei der ein programmierter Zustand ein “0"-Bit wiedergibt, während ein gelöschter Zustand ein “1-Bit wiedergibt. Es ist jedoch zu beachten, dass die vorliegende Erfindung auch für andere Konventionen geeignet ist.
Um die Merkmale und Vorteile der vorliegenden Erfindung im Kontrast darstellen zu können, wird mit Bezug auf 1A, 1B und 2 kurz eine bekannte Auswahlschaltung beschrieben. Es wird zuerst auf das Schaltungsdiagramm von 1A Bezug genommen, das eine bekannte Speicherschaltungsanordnung 100 zeigt, die durch eine bekannte Auswahlschaltung 102 erreicht wird. Die bekannte Speicherschaltungsanordnung 100 entspricht einem Teil einer Speichereinrichtung. In der besonderen Anordnung von 1A sind die Bitleitungen 116 und 121 mit einem Schaltungsaufbau und/oder mit Kontakten derart durch eine Auswahlschaltung 102 verbunden, dass der durch eine Speicherzelle 105 gezogene Speicherzellenstrom 110 erfasst werden kann. Die Auswahlschaltung 102 kann diese Verbindungen zum Beispiel herstellen, wenn eine Leseoperation an der Speicherzelle 105 durchgeführt werden soll. Wie in 1A gezeigt, ist die Bitleitung 121 als eine “Drain"-Bitleitung (durch “D" in 1A angegeben) durch die Auswahlschaltung 102 konfiguriert, indem ein Verbindungsknoten 123 über einen Y-Pfad 166b mit einer Erfassungsschaltung 160 verbunden wird. Die Bitleitung 116 ist als eine “Source"-Bitleitung (durch “S" in 1A angegeben) durch die Auswahlschaltung 102 konfiguriert, indem ein Verbindungsknoten 117 über einen Y-Pfad 166a mit der Erde 165 verbunden wird. Die Y-Pfade 166a und 166b stellen jeweils Verbindungen für die Bitleitungen 116 und 121 in der Schaltungsanordnung 100 her und können der Kürze halber wie in 1B gezeigt durch einen vereinfachten Y-Pfad 166 wiedergegeben werden. 1B zeigt einen vereinfachten “Y-Decodierer" oder “Y-Wahlpfad", der einfach als “Y-Pfad" 166 bezeichnet wird. In 1B sieht der Y-Pfad 166 eine Verbindung zwischen einem Knoten 119 und einem Knoten 118 über einen Widerstand 173, einen Transistor 171, einen Widerstand 169, einen Transistor 167, einen Widerstand 168 und einen Transistor 164 vor, wenn die Transistoren 171, 167 und 164 aktiviert werden, zum Beispiel indem Aktivierungssignale zu entsprechenden Gates der Transistoren 171, 167 und 164 gegeben werden. Die Widerstände 173, 169 und 168 geben einen Widerstand aufgrund von globalen Metall-Bitleitungen und einer Diffusions-Bitleitung wieder.
Es wird mit Bezug auf 1A fortgefahren, wobei die Bitleitungen 141 und 151 “schweben" und einen Musterabhängigen Pfad zu Erde durch benachbarte Speicherzellen aufweisen können. Die Wortleitung 125 (durch “WL" in 1A angegeben) ist mit dem Gate-Anschluss einer Speicherzelle 105 verbunden und wird verwendet, um die Speicherzelle 105 zu aktivieren. Wenn die Speicherzelle 105 aktiviert ist, gibt die Menge des durch die Speicherzelle 105 gezogenen Stroms 110 den “programmierten" oder “gelöschten" Status der Speicherzelle 105 wieder. Wenn in der vorliegenden beispielhaften Ausführungsform die Speicherzelle 105 “programmiert" ist (d.h. einem “0"-Bit entspricht), wird ein niedriger Strom von zum Beispiel weniger als 10 µA durch die Speicherzelle 105 gezogen. Wenn umgekehrt die Speicherzelle 105 “gelöscht" ist (d.h. einem “1"-Bit entspricht), wird ein hoher Strom von zum Beispiel mehr als 20 µA durch die Speicherzelle 105 gezogen.
Mit den durch die Auswahlschaltung 102 wie in 1A gezeigt hergestellten Verbindungen, erfasst die Erfassungsschaltung 160 den Strom 130 in ihrem Versuch, den Speicherzellenstrom 110 durch die Speicherzelle 105 zu erfassen. Diese Konfiguration weist jedoch mehrere Nachteile auf. Wenn die Speicherzelle 105 zum Beispiel eine programmierte Zelle (in Entsprechung zu einem “0"-Bit) ist, kann ein Leckstrom 135 von dem Knoten 123 zu einem Knoten 143 gezogen werden, wenn die benachbarte Speicherzelle 155 und alle benachbarten Zellen zwischen der Speicherzelle 155 und der Erde gelöschte Zellen (in Entsprechung zu einem “1"-Bit) sind. Eine weitere Potentialquelle für den Leckstrom 135 ist ein Übergangsstrom, der zum Laden von einigen der Bitleitungen für Speicherzellen auf der rechten Seite der Speicherzelle 155 in 1A vorhanden sein kann. Daraus resultiert, dass der durch die Erfassungsschaltung 160 erfasste Strom 130 gleich der Summe aus dem Speicherzellenstrom 110 und dem Leckstrom 135 ist, wodurch der Strom 130 effektiv erhöht wird und die Lesespanne während der Leseoperation reduziert wird, wenn die Speicherzelle 105 eine programmierte Zelle ist. Wie oben beschrieben setzt eine Reduktion der Lesespanne während einer Speicherleseoperation die Zuverlässigkeit der Leseoperation herab.
Im Folgenden wird auf 2 Bezug genommen, die eine Speicherschaltungsanordnung 200 zeigt, die gemäß einer anderen bekannten Auswahlschaltung 202 erreicht wird. In 2 ist die Bitleitung 221 der Speicherzelle 205 als eine “Drain"-Bitleitung (durch “D" in 2 angegeben) durch die Auswahlschaltung 202 konfiguriert, indem ein Knoten 223 über einen Y-Pfad 266b mit einer Erfassungsschaltung 260 verbunden wird. Die Bitleitung 216 ist als eine “Source"-Bitleitung (durch “S" in 2 angegeben) durch die Auswahlschaltung 202 konfiguriert, indem ein Knoten 217 über einen Y-Pfad 266a mit der Erde 265 verbunden wird. Die Wortleitung 225 (durch “WL" in 2 angegeben) ist mit dem Gate-Anschluss der Speicherzelle 205 verbunden und wird verwendet, um die Speicherzelle 205 zu aktivieren.
Wenn die Speicherzelle 205 aktiviert ist, gibt die Menge des durch die Speicherzelle 205 gezogenen Stroms den “programmierten" oder “gelöschten" Status der Speicherzelle 205 an. In der Speicherschaltungsanordnung 200 ist die Bitleitung 241 der benachbarten Zelle 255 als eine Vorlade-Bitleitung (durch “P" in 2 angegeben) durch die Auswahlschaltung 202 konfiguriert, indem ein Knoten 243 mit einer Vorladeschaltung 280 über einen Y-Pfad 266c verbunden wird. Die Bitleitung 251 “schwebt" und kann einen Muster-abhängigen Pfad zu der Erde über benachbarte Speicherzellen aufweisen. Die Y-Pfade 266a bis 266c können wie in 1B gezeigt und oben beschrieben durch den Y-Pfad 166 wiedergegeben werden.
Zu dem mit der Bitleitung 241 verbundenen Knoten 243 wird eine Vorladespannung zugeführt, um den Leckstrom von dem Knoten 223 zu dem Knoten 243 zu reduzieren, wenn die Speicherzelle 105 eine programmierte Zelle (in Entsprechung zu einem “0"-Bit) ist und die benachbarte Zelle 255 eine gelöschte Zelle (in Entsprechung zu einem “1"-Bit) ist. Zum Beispiel kann die Vorladeschaltung 280 an einem Knoten 243 eine Spannung mit ungefähr derselben Höhe wie diejenige am Knoten 223 durch die Erfassungsschaltung 260 vorsehen. Während das Zuführen einer Vorladespannung zu dem Knoten 243 das Reduzieren eines Leckstroms von dem Knoten 223 und dem Knoten 243 unterstützen kann, wenn die Speicherzelle 205 eine programmierte Zelle (in Entsprechung zu einem “0"-Bit) ist und die benachbarte Zelle 255 eine gelöschte Zelle (in Entsprechung zu einem “1"-Bit) ist, kann ein Leckstrom 235 von dem Knoten 243 zudem Knoten 223 auftreten, wenn die Speicherzelle 205 eine gelöschte Zelle (in Entsprechung zu einem “1"-Bit) ist und die benachbarte Zelle 255 eine gelöschte Zelle (in Entsprechung zu einem “1"-Bit) ist. Der Grund hierfür ist, dass wenn die Speicherzelle 205 eine gelöschte Zelle ist, der Speicherzellenstrom 210 derart wirkt, dass die an dem Knoten 223 über den Y-Pfad 266b zugeführte Spannung vermindert wird. Daraus resultiert, das die Differenz in der Spannung zwischen dem Knoten 243 und dem Knoten 223 dazu dient, einen Leckstrom 235 von dem Knoten 243 über die gelöschte Speicherzelle 255 zu dem Knoten 223 zu ziehen. In diesem Fall erfasst die Erfassungsschaltung 260 einen Strom 230 in Entsprechung zu der Differenz zwischen dem Speicherzellenstrom 210 und dem Leckstrom 235, wobei der Strom 230 effektiv reduziert wird, wenn die Speicherzelle 205 eine gelöschte Zelle ist, wodurch die Lesespanne während einer Speicherleseoperation reduziert wird. Wie weiter oben erläutert, setzt eine Reduktion der Lesespanne während einer Speicherleseoperation die Zuverlässigkeit der Leseoperation herab. Im Folgenden wird auf 3 Bezug genommen, die ein Funktionsblockdiagramm der Auswahlschaltung 302 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Wie hier beschrieben stellt die Auswahlschaltung 302 eine Speicherschaltungsanordnung 300 als einen Teil eines Speicherelements her, wobei der Lesespannenverlust schnell und genau während Speicherleseoperationen reduziert wird. Die vorliegende Erfindung ist für die Verwendung in Speicherzellen geeignet, die zwei Binärbits, d.h. ein “linkes" Bit und ein “rechtes" Bit, wie in der vorliegenden beispielhaften Ausführungsform speichern können. Das linke Bit kann eine “0" oder eine “1" wiedergeben, während das rechte Bit eine “0" oder eine “1" unabhängig von dem linken Bit wiedergeben kann. Die vorliegende Erfindung ist jedoch auch für die Verwendung mit anderen Typen von Speicherzellen geeignet, die zum Beispiel nur ein einzelnes Bit speichern.
Die Auswahlschaltung 302 umfasst einen Erfassungsschaltungs-Selektor 364, einen Vorladeschaltungs-Selektor 367 und einen Erd-Selektor 362, um jeweils Verbindungen zu einer Erfassungsschaltung 360, einer Vorladeschaltung 380 und der Erde 365 vorzusehen. Der Erfassungsschaltungs-Selektor 364, der Vorladeschaltungs-Selektor 367 und der Erd-Selektor 362 umfassen einen Schaltungsaufbau zum Herstellen der hier beschriebenen Verbindungen und können Schalteinrichtungen wie etwa Transistoren umfassen, die zum Beispiel durch eine Spaltendecodierlogik (nicht gezeigt) gesteuert werden. Jeder Y-Pfad 366a bis 366h wie in 3 gezeigt und im Folgenden beschrieben kann durch einen Y-Pfad 166 wie in 1B gezeigt und weiter oben beschrieben wiedergegeben werden.
In der besonderen Ausführungsform von 3 stellt die Auswahlschaltung 302 Verbindungen für die Speicherschaltungsanordnung 300 her, die benachbarte Speicherzellen 301, 305, 355, 370, 372, 390 und 392 entlang derselben Wortleitung 325 (durch “WL" in 3 angegeben) umfasst. Die in 3 gezeigten und hier beschriebenen Verbindungen werden durch die Auswahlschaltung 302 hergestellt, wenn eine Leseoperation an dem linken Bit 382 der Speicherzelle 305 durchgeführt werden soll. Obwohl hier der Kürze halber nicht beschrieben, kann eine ähnliche Auswahlschaltungsanordnung (nicht gezeigt) gemäß der vorliegenden Erfindung hergestellt werden, wenn eine Leseoperation an dem rechten Bit 384 der Speicherzelle 305 durchgeführt werden soll. In der vorliegenden Anmeldung wird die Speicherzelle 305, an der eine Leseoperation durchgeführt werden soll, auch als “Zielzelle" bezeichnet, wobei jede zu der Speicherzelle 305 benachbarte Speicherzelle 301, 355, 370, 372, 390 und 392 auch als “benachbarte Zelle" bezeichnet wird.
In der Speicherschaltungsanordnung 300 konfiguriert die Auswahlschaltung 302 die Bitleitung 316 als “Source"-Bitleitung (durch “S" in 3 angegeben) der Speicherzelle 305. Der Erd-Selektor 362 verbindet einen Knoten 317 über einen Y-Pfad 366b mit der Erde 365. Entsprechend ist die Bitleitung 314 der benachbarten Speicherzelle 301 durch den Erd-Selektor 362 als eine Source-Bitleitung konfiguriert (die Speicherzelle 301 teilt sich die Bitleitung 316 mit der Speicherzelle 305). Der Erd-Selektor 362 verbindet einen Knoten 315 über den Y-Pfad 366a mit der Erde 365. Der Wahlschalter 302 konfiguriert die Bitleitung 321 als “Drain"-Bitleitung (durch “D" in 3 angegeben) der Speicherzelle 305. Dementsprechend verbindet der Erfassungsschalter-Selektor 364 einen Knoten 323 über einen Y-Pfad 366c mit einem Knoten 320, wenn die Sensorschaltung 360 an dem Knoten 320 verbunden ist. Die Wortleitung 325 ist mit dem Gate-Anschluss der Speicherzelle 305 verbunden und wird verwendet, um die Speicherzelle 305 während einer Speicherleseoperation zu aktivieren. Wenn in dem vorliegenden Beispiel die Speicherzelle 305 aktiviert wird, gibt die Menge des durch die Speicherzelle 305 gezogenen Stroms 310 den “programmierten" oder “gelöschten" Status des linken Bits 382 der Speicherzelle 305 wieder.
Die Speicherzelle 355 ist der Speicherzelle 305 benachbart und teilt sich die Bitleitung 321 mit der Speicherzelle 305 an dem Knoten 323. Gemäß der vorliegenden Erfindung ist die Bitleitung 341 der Speicherzelle 355 durch den Erfassungsschaltungs-Selektor 364 als eine Drain-Bitleitung konfiguriert. Insbesondere verbindet in der Speicherschaltungsanordnung 300 der Erfassungsschaltungs-Selektor 364 einen Knoten 343 der Bitleitung 341 mit dem Knoten 320 über einen Y-Pfad 366d. Weil die mit dem Knoten 320 verbundene Bitleitung 321 als eine Drain-Bitleitung konfiguriert ist, ist die mit dem Knoten 320 verbundene Bitleitung 341 auch als eine Drain-Bitleitung konfiguriert und so über den Y-Pfad 366d mit der Erfassungsschaltung 360 verbunden. In gleicher Weise ist die Bitleitung 351 der benachbarten Speicherzelle 370 als eine Drain-Bitleitung durch den Erfassungsschaltungs-Selektor 364 konfiguriert, indem ein Knoten 353 der Bitleitung 351 über einen Y-Pfad 366e mit dem Knoten 320 verbunden ist.
Weil die mit dem Knoten 320 verbundene Bitleitung 321 als eine Drain-Bitleitung konfiguriert ist, ist die mit dem Knoten 320 verbundene Bitleitung 351 auch als eine Drain-Bitleitung konfiguriert und so über den Y-Pfad 366e mit der Erfassungsschaltung 360 verbunden. Indem die Bitleitungen 341 und 351 als zusätzliche “Drain"-Bitleitungen in der Speicherschaltungsanordnung 300 konfiguriert sind, gibt der Gesamtstrom 332 genauer den mit dem linken Bit 382 der Speicherzelle 305 assoziierten Speicherzellenstrom 310 wieder, wodurch der Lesespannenverlust beträchtlich reduziert wird. Die folgende Beschreibung erläutert diese Merkmale der Erfindung. Wenn das linke Bit 382 der Speicherzelle 305 ein gelöschtes Bit (in Entsprechung zu einem “1"-Bit) ist und die benachbarten Speicherzellen 355 und 370 gelöschte Zellen (in Entsprechung zu “1"-Bits) sind, ist der Leckstrom 355 durch die benachbarte Speicherzelle 355 im wesentlichen gleich dem Strom 333, während der Leckstrom 337 durch die benachbarte Speicherzelle 370 im wesentlichen gleich dem Strom 338 ist. Eine Reduktion des Stroms 330 aufgrund des Leckstroms 335 und 337 ist also im wesentlichen ausgeglichen, weil der Strom 333 durch die Verbindung des Knotens 343 und des Knotens 320 zu dem Strom 330 addiert ist. Weiterhin ist der Strom 338 zu dem Strom 393 addiert, um den Strom 333 zu bilden, wodurch der Leckstrom 337 kompensiert wird. Daraus resultiert, dass der durch die Erfassungsschaltung 360 erfasste Gesamtstrom 332 dem durch die Speicherzelle 305 gezogenen Strom 310 sehr nahe ist.
Die Wiederherstellung des Leckstroms durch diese Technik hat eine beträchtliche Reduktion des Lesespannenverlusts zur Folge, wenn der Zustand des linken Bits 382 der Speicherzelle 305 erfasst wird. Bei Verwendung eines beispielhaften Bezugsstromwerts von 15 µA und bei einem Speicherzellenstrom 310 von ungefähr 21 µA, wenn die Speicherzelle 305 eine gelöschte Zelle ist, beträgt der Leckstrom 335d durch die Speicherzelle 355 ungefähr 6 µA und beträgt der Leckstrom 337 durch die Speicherzelle 370 1 µA. In diesem Fall entspricht der Strom 330 dem Speicherzellenstrom 310 minus dem Leckstrom 335 und beträgt ungefähr 15 µA. Der Strom 333 entspricht dem Strom 393 plus dem Strom 338. Der Strom 393 beträgt ungefähr 5 µA und der Strom 338 beträgt ungefähr 1 µA, sodass der Strom 333 bei ungefähr 6 µA liegt. Der durch die Erfassungsschaltung 360 erfasste Gesamtstrom 332 entspricht also dem Strom 330 (15 µA) plus dem Strom 333 µA), sodass er ungefähr 21 µA beträgt und dem durch das linke Bit 382 der Speicherzelle 305 gezogenen Strom 310 sehr nahe ist. Die Größe eines zusätzlichen Leckstroms durch benachbarte Speicherzellen wie zum Beispiel des Stroms 340 durch die Speicherzelle 372 ist im Vergleich zu dem durch die Speicherzelle 310 gezogenen Strom sehr klein, sodass ein derartiger zusätzlicher Leckstrom eine geringere Auswirkung auf den Gesamtstrom 332 hat. Aufgrund der durch die Auswahlschaltung 302 hergestellten Konfiguration ist der durch die Erfassungsschaltung 360 erfasste Gesamtstrom 332 dem durch das linke Bit 382 der Speicherzelle 305 gezogenen Strom 310 aufgrund einer Kompensation für die Leckströme 335 und 337 sehr ähnlich. Außerdem wird die gewünschte Lesespanne von ungefähr 5 µA über dem Bezugsstrom von 15 µA vorgesehen.
Im Folgenden wird weiterhin auf 3 Bezug genommen, wobei der Vorladeschaltung-Selektor 367 die Bitleitungen 375, 396 und 398 der Speicherzellen 372, 390 und 392 jeweils als “Vorlade"-Bitleitungen (durch “P" in 3 angegeben) konfiguriert. Als solche sind die Knoten 376, 395 und 397 über die Y-Pfade 366f, 366g und 366h und jeweils über den Vorladeschaltungs-Selektor 367 mit der Vorladeschaltung 380 verbunden. Zum Beispiel kann die Vorladeschaltung 380 eine Spannung zu den Knoten 376, 395 und 297 mit ungefähr demselben Pegel zuführen, wie er an dem Knoten 353 über den Y-Pfad 366e durch die Erfassungsschaltung 360 vorgesehen ist.
Bei dieser Konfiguration reduzieren die Vorladespannungen an den Knoten 376, 395 und 397 den Leckstrom 339 durch die Speicherzelle 372 (d.h. von dem Knoten 353 zu dem Knoten 376) beträchtlich, insbesondere wenn das linke Bit 382 der Speicherzelle 305 ein programmiertes Bit (in Entsprechung zu einem “0"-Bit) ist und wenn die Speicherzelle 372 und alle benachbarten Zellen zwischen der Speicherzelle 372 und der Erde gelöschte Zellen (in Entsprechung zu “1"-Bits) sind und/oder wenn der Leckstrom 339 durch die Speicherzelle 372 aufgrund eines Übergangsstroms gezogen wird, der zum Laden von einigen der Bitleitungen für die Speicherzellen auf der rechten Seite der Speicherzelle 392 in 3 vorhanden sein kann. Der Leckstrom 339 wird reduziert, weil durch das Vorsehen von zusätzlichen Vorladespannungen an der rechten Seite des Knotens 376, d.h. an den Knoten 395 und 397, der Knoten 376 wesentlich weniger durch den Erdpfad und/oder den Pfad des Übergangstroms zu der rechten Seite des Knotens 397 beeinflusst wird. Tatsächlich dienen die Spannungen an den Knoten 395 und 397 dazu, die Spannung an dem Knoten 376 von dem Erdpfad und/oder dem Übergangsstrompfad auf der rechten Seite des Knotens 397 zu puffern. Weil der Knoten 376 weniger durch den Erdpfad und/oder den Übergangspfad auf der rechten Seite des Knotens 397 beeinflusst wird, ist die Spannung an dem Knoten 376 nahe der Spannung an dem Knoten 353, wodurch der Strom 339 beträchtlich reduziert wird. Der durch die Erfassungsschaltung 360 erfasste Gesamtstrom 332 ist also sehr nahe an dem durch die Speicherzelle 305 gezogenen Speicherzellenstrom 310, weil der Leckstrom 339 stark reduziert ist. Daraus resultiert, dass der Lesespannenverlust stark reduziert wird, und zwar sowohl wenn das linke Bit 382 der Speicherzelle 305 ein programmiertes Bit als auch wenn es ein gelöschtes Bit ist und auch dann, wenn die benachbarten Speicherzellen 355, 370, 372, 390 und 392 gelöschte Zellen sind. Dementsprechend kann ein Vergleich des Stroms 332 mit einem Bezugsstrom (nicht gezeigt) mit größerer Genauigkeit und Zuverlässigkeit während einer Leseoperation an dem linken Bit 382 der Speicherzelle 305 durchgeführt werden.
Wie in der beispielhaften Ausführungsform von 3 gezeigt, reduziert die Konfiguration von zusätzlichen “Drain"-Bitleitungen wie zum Beispiel den Bitleitungen 341 und 351 für benachbarte Speicherzellen wie zum Beispiel den Speicherzellen 355 und 270 den Lesespannenverlust, wenn das linke Bit 382 der Speicherzelle 305 ein gelöschtes Bit ist und wenn die benachbarten Speicherzellen gelöschte Zellen sind. Die Konfiguration von zusätzlichen “Vorlade"-Bitleitungen wie zum Beispiel den Bitleitungen 375, 396 und 398 für die benachbarten Speicherzellen wie zum Beispiel die Speicherzellen 372, 390 und 392 reduziert den Lesespannenverlust, wenn das linke Bit 382 der Speicherzelle 305 ein programmiertes Bit ist und wenn die benachbarten Speicherzellen 372, 390, 392 gelöschte Zellen sind. In anderen Ausführungsformen der vorliegenden Erfindung kann die Anzahl der zusätzlichen “Drain"-Bitleitungen, der zusätzlichen “Vorlade"-Bitleitungen und/oder der zusätzlichen “Source"-Bitleitungen in Übereinstimmung mit einer bestimmten gewünschten Genauigkeit, dem Leistungsbudget und der Zugriffsgeschwindigkeit gewählt werden. Zum Beispiel kann in einigen Ausführungsformen der Erfassungsschaltungs-Selektor 364 nur eine zusätzliche “Drain"-Bitleitung konfigurieren und kann der Vorladeschaltungs-Selektor 367 nur zwei “Vorlade"-Bitleitungen konfigurieren. Andererseits können in anderen Ausführungsformen zusätzliche “Drain"-Bitleitungen und “Vorlade"-Bitleitungen für eine größere Genauigkeit auf Kosten eines zusätzlichen Leistungsverbrauchs und der Zugriffsgeschwindigkeit hinzugefügt werden.
Im Folgenden wird auf 4 Bezug genommen, die ein Schaltungsdiagramm für eine Auswahlschaltung 402 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Wie hier beschrieben, stellt die Auswahlschaltung 402 Verbindungen für einen Teil eines Speicherelements 400 während einer Speicherleseoperation an der Speicherzelle 405 her. Die vorliegende beispielhafte Ausführungsform ist für die Verwendung mit Speicherzellen geeignet, die zwei Binärbits, ein “linkes" Bit und ein “rechtes" Bit, wie in der vorliegenden beispielhaften Ausführungsform speichern können. Das linke Bit kann eine „0" oder eine „1" wiedergeben, während das rechte Bit eine „0" oder eine „1" unabhängig von dem linken Bit wiedergeben kann. Die vorliegende Erfindung ist jedoch auch für andere Typen von Speicherzellen geeignet, wie zum Beispiel für solche, die nur ein einzelnes Bit speichern. Das Speicherelement 400 umfasst eine Vielzahl von Speicherzellen, wobei hier der Kürze halber nur ein Teil gezeigt und beschrieben ist. Insbesondere sind die Speicherzellen 401, 405, 455, 470, 472, 490 und 492 als benachbarte Speicherzellen eines Datenblocks 409 in dem Speicherelement 400 identifiziert. In der bestimmten Ausführungsform von 4 kann der Datenblock 409 zum Beispiel zweiunddreißig (32) Speicherzellen umfassen, wobei jede Speicherzelle zwei (2) Bits speichern kann, wobei hier nur ein Teil des Datenblocks 409 gezeigt ist. Es kann also jeder Datenblock des Speicherelements 400 vierundsechzig (64) Bits speichern.
Gemäß der vorliegenden Erfindung stellt die Auswahlschaltung 402 Verbindungen für den Datenblock 409 zu einer Erfassungsschaltung über einen Knoten 460, zu einer Vorladeschaltung über einen Knoten 480 und zu der Erde 465 her.
In der besonderen Ausführungsform von 4 stellt die Auswahlschaltung 402 eine besondere Konfiguration für den Datenblock 409 her, wenn eine Leseoperation an dem linken Bit 482 der Speicherzelle 405 durchgeführt werden soll. Wie in 4 gezeigt, konfiguriert die Auswahlschaltung 402 die Bitleitung 421 der Speicherzelle 405 als eine „Drain"-Bitleitung (durch „D" in 4 angegeben) und die Bitleitung 416 der Speicherzelle 405 als eine „Source"-Bitleitung (durch „S" in 4 angegeben). Die Bitleitung 414 der Speicherzelle 410 ist auch als „Source"-Bitleitung wie in 4 gezeigt konfiguriert. Die Auswahlschaltung 402 konfiguriert weiterhin die Bitleitung 441 der Speicherzelle 455 und die Bitleitung 451 der Speicherzelle 470 als „Drain"-Bitleitungen. Die Auswahlschaltung konfiguriert auch die Bitleitung 475 der Speicherzelle 472, die Bitleitung 496 der Speicherzelle 409 und die Bitleitung 498 der Speicherzelle 492 jeweils als „Vorlade"-Bitleitung (durch „P" in 4 angegeben). Die Wortleitung 425 ist mit dem Gate-Anschluss jeder Speicherzelle des Speicherblocks 409 verbunden und wird verwendet, um die Speicherzellen des Datenblocks 409 während einer Leseoperation an einer Speicherzelle in dem Datenblock 409 wie etwa der Zielzelle 405 zu aktivieren. In der besonderen Ausführungsform von 4 gibt der durch das linke Bit 482 der Speicherzelle 405 gezogene Strom 410 den „programmierten" oder „gelöschten" Status des linken Bits 482 an, wenn die Speicherzelle 405 aktiviert ist. Wie oben in Verbindung mit 3 beschrieben, sieht das Konfigurieren der Bitleitungen 441 und 451 als zusätzliche „Drain"-Bitleitungen für eine Leseoperation an dem linken Bit 482 der Speicherzelle 405 eine Kompensation und Wiederherstellung eines Leckstroms von dem Knoten 443 zu dem Knoten 423 durch die Speicherzelle 455 und von dem Knoten 453 zu dem Knoten 443 durch die Speicherzelle 470 vor, wenn das linke Bit 482 der Speicherzelle 405 ein gelöschtes Bit (in Entsprechung zu einem „1"-Bit) ist und die Speicherzellen 455 und 470 gelöschte Zellen sind. Das Konfigurieren der Bitleitungen 475, 496 und 498 als „Vorlade"-Bitleitungen für eine Leseoperation an dem linken Bit 482 der Speicherzelle 405 reduziert einen Leckstrom von dem Knoten 453 zu dem Knoten 476 durch die Speicherzelle 472 wesentlich, wenn das linke Bit 482 der Speicherzelle 405 ein programmiertes Bit (in Entsprechung zu einem „0"-Bit) ist und die Speicherzellen 472, 490 und 492 gelöschte Zellen sind und/oder wenn ein Leckstrom durch die Speicherzelle 472 durch den Übergangsstrom gezogen wird, der für das Laden von einigen der Bitleitungen der Speicherzellen auf der rechten Seite der Speicherzelle 492 vorhanden sein kann, wie weiter oben mit Bezug auf 3 erläutert wurde. Im Folgenden werden die Details der Auswahlschaltung 402 erläutert, wobei die Verbindungen zu den Bitleitungen des Datenblocks 409 durch eine Anzahl von Selektoren gesteuert werden, die Schalteinrichtungen wie zum Beispiel Transistoren umfassen. Wie in 4 gezeigt, umfasst die Auswahlschaltung 402 Selektoren 468a bis 468m und Selektoren 469a bis 469h.
Obwohl der Einfachheit halber nicht gezeigt, können auch andere Selektoren vorgesehen sein, um andere Bitleitungen des Datenblocks 409 zu steuern. Außerdem umfasst die Auswahlschaltung 402 Erd-Selektoren, Erfassungsschaltungs-Selektoren und Vorladeschaltungs-Selektoren in acht (8) Selektorgruppen 463a bis 463h. Zum Beispiel umfasst die Selektorgruppe 463a den Erd-Selektor 462a, den Erfassungsschaltungs-Selektor 464a und den Vorladeschaltungs-Selektor 467a. Jede Selektorgruppe 463b bis 463h umfasst einen entsprechenden Erd-Selektor, einen entsprechenden Erfassungsschaltungs-Selektor und einen entsprechenden Vorladeschaltungs-Selektor. Es ist zu beachten, dass die Auswahlschaltung 402 modifiziert werden kann, indem die Selektoren 469a bis 469h entfernt werden, wobei jedoch bei dieser Modifikation die Anzahl der Selektorgruppen (z.B. der Selektorgruppe 463a) verdoppelt werden muss.
Die Aktivierung der verschiedenen Selektoren der Auswahlschaltung 402 wird durch Signale gesteuert, die durch eine Spaltendecodierlogik (nicht gezeigt) zu den Selektoren gegeben werden. Für eine bestimmte Speicherzelle in dem Datenblock 409 schalten in einer Leseoperation entsprechende Aktivierungssignale bestimmte Selektoren ein und bestimmte Selektoren aus, was zum Beispiel durch eine Spaltendecodierlogik (nicht gezeigt) definiert wird. Auf diese Weise kann die oben beschriebene Konfiguration für zum Beispiel die Speicherzelle 405 während einer Speicherleseoperation vorgesehen werden, wobei ein reduzierter Lesespannenverlust schnell und genau erzielt wird.
Um den Betrieb der Auswahlschaltung 402 zu erläutern, wird im Folgenden die beispielhafte Anordnung zum Erfassen eines Stroms 410 von 4 gemäß der vorliegenden Erfindung beschrieben. Es wird zuerst auf die mit dem Knoten 417 verbundene Bitleitung 416 Bezug genommen, wobei die Bitleitung 416 als eine „Source"-Bitleitung konfiguriert ist, indem der Knoten 417 mit der Erde 465 verbunden wird, indem die Selektoren 468b, 469b und 462b eingeschaltet werden und die Selektoren 468j, 464b und 467b ausgeschaltet werden. Andere Selektoren (nicht gezeigt) können mit dem Knoten 471b verbunden sein und werden ebenfalls ausgeschaltet. Entsprechend ist die mit dem Knoten 415 verbundene Bitleitung 414 als eine „Source"-Bitleitung konfiguriert, indem der Knoten 415 mit der Erde 465 verbunden wird. Diese Verbindung wird erreicht, indem die Selektoren 468a, 469a und 462a eingeschaltet werden und die Selektoren 468i, 464a, 467a und andere mit dem Knoten 471a verbundene Selektoren ausgeschaltet werden. Die mit dem Knoten 423 verbundene Bitleitung 421 ist als eine „Drain"-Bitleitung konfiguriert, indem der Knoten 423 mit einer Erfassungsschaltung über den Knoten 460 verbunden ist, indem die Selektoren 468c, 469c und 464c eingeschaltet werden und die Selektoren 468k, 462c, 467c und andere mit dem Knoten 471c verbundene Selektoren ausgeschaltet werden. Die verbleibenden Bitleitungen 441, 451, 475, 496, 498 sind ebenfalls konfiguriert, um die gewünschte Anordnung zu erhalten, in der die Bitleitungen 441 und 451 mit dem Knoten 460 verbunden sind und die Bitleitungen 475, 496 und 498 über den Knoten 480 mit einer Vorladeschaltung verbunden sind. Bei dieser Anordnung erzielt die Auswahlschaltung 402 bei Speicherleseoperationen schnell und genau einen reduzierten Lesespannenverlust.
4 zeigt eine besondere Ausführungsform der Auswahlschaltung 402, wobei Verbesserungen an der Auswahlschaltung 402 für spezielle Fälle vorgesehen werden können, wie zum Beispiel für Fälle, in denen die an der Leseoperation beteiligte Speicherzelle in der Nähe des Anfangs oder Endes eines Datenblocks 409 vorgesehen ist. In diesen Fällen können zusätzliche Selektoren (nicht gezeigt) vorgesehen werden, um mit Speicherzellen in dem benachbarten Datenblock assoziierte Bitleitungen zu konfigurieren. Außerdem kann die Anordnung der Selektoren in der Selektorschaltung 402 in Übereinstimmung mit der gewünschten Anzahl von „Drain"-Bitleitungen und/oder „Vorlade"-Bitleitungen Aus der vorstehenden Beschreibung von beispielhaften Ausführungsformen der Erfindung wird deutlich, dass verschiedene Techniken zur Implementierung der Konzepte der vorliegenden Erfindung verwendet werden können, ohne dass deshalb der Erfindungsumfang verlassen wird. Weiterhin wurde die Erfindung mit Bezug auf bestimmte Ausführungsformen beschrieben, wobei dem Fachmann deutlich sein sollte, dass Änderungen an der Form und den Details vorgenommen werden können, ohne dass deshalb der Erfindungsumfang verlassen wird. Zum Beispiel kann die spezifische Anzahl von “Drain"-Bitleitungen und “Vorlade"-Bitleitungen modifiziert werden, ohne dass deshalb der Erfindungsumfang verlasen wird. Die beschriebenen beispielhaften Ausführungsformen sind in jeder Hinsicht als beispielhaft und nicht einschränkend aufzufassen.

Claims

Speichereinrichtung mit einer Auswahlschaltung zum Erfassen eines Stroms in einer Zielzelle (305) während einer Speicherleseoperation, wobei die Auswahlschaltung umfasst: einen Erd-Selektor (362), der mit der Erde (365) verbunden ist, wobei der Erd-Selektor (362) eine erste Bitleitung (316) der Zielzelle (305) mit der Erde (365) verbindet, und einen Erfassungsschaltungs-Selektor (364) der mit einer Erfassungsschaltung (360) verbunden ist, wobei der Erfassungsschaltungs-Selektor (364) eine zweite Bitleitung (321) der Zielzelle (305) mit der Erfassungsschaltung (360) verbindet, wobei der Erfassungsschaltungs-Selektor (364) weiterhin eine dritte Bitleitung (341) einer ersten benachbarten Zelle (355) während der Leseoperation mit der Erfassungsschaltung (360) verbindet, wobei die erste benachbarte Zelle (355) neben der Zielzelle (305) angeordnet ist, wobei sich die erste benachbarte Zelle (355) die zweite Bitleitung (321) mit der Zielzelle (305) teilt, wobei der Erfassungsschaltungs-Selektor (364) weiterhin eine vierte Bitleitung (351) einer zweiten benachbarten Zelle (370) während der Leseoperation mit der Erfassungsschaltung (360) verbindet, wobei die zweite benachbarte Zelle (370) neben der ersten benachbarten Zelle (355) angeordnet ist, wobei sich die zweite benachbarte Zelle (370) die dritte Bitleitung (341) mit der ersten benachbarten Zelle (355) teilt und wobei die dritte Bitleitung (341) und die vierte Bitleitung (351) als zusätzliche Drain-Bitleitungen konfiguriert sind, sodass der durch die Erfassungsschaltung (360) erfasste Gesamtstrom (332) den durch die Zielzelle (305) gezogenen Speicherzellenstrom (310) genauer wiedergibt, wodurch der Lesespannenverlust reduziert wird.
Speichereinrichtung mit einer Auswahlschaltung nach Anspruch 1, wobei die Zielzelle (305) und die erste benachbarte Zelle (355) jeweils einen entsprechenden Gate-Anschluss umfassen, der mit einer gemeinsamen Wortleitung (325) verbunden ist.
Speichereinrichtung mit einer Auswahlschaltung nach Anspruch 1, wobei die Zielzelle (305) ein erstes Bit (382) und ein zweites Bit (384) speichert.
Speichereinrichtung mit einer Auswahlschaltung nach Anspruch 1, die weiterhin einen Vorladeschaltungs-Selektor (367) umfasst, der mit einer Vorladeschaltung (380) verbunden ist, wobei der Vorladeschaltungs-Selektor (367) während der Leseoperation eine fünfte Bitleitung (375) einer dritten benachbarten Zelle (372) mit der Vorladeschaltung (380) verbindet, wobei die dritte benachbarte Zelle (372) neben der zweiten benachbarten Zelle (370) angeordnet ist, wobei sich die dritte benachbarte Zelle (372) die vierte Bitleitung (351) mit der zweiten benachbarten Zelle (370) teilt.
Speichereinrichtung mit einer Auswahlschaltung nach Anspruch 4, wobei der Vorladeschaltungs-Selektor (367) während der Leseoperation eine sechste Bitleitung (396) einer vierten benachbarten Zelle (390) mit der Vorladeschaltung (380) verbindet, wobei die vierte benachbarte Zelle (390) neben der dritten benachbarten Zelle (372) angeordnet ist, wobei sich die vierte benachbarte Zelle (390) die fünfte Bitleitung (375) mit der dritten benachbarten Zelle (372) teilt.