Nothing Special   »   [go: up one dir, main page]

DE10226603A1 - Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung - Google Patents

Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung Download PDF

Info

Publication number
DE10226603A1
DE10226603A1 DE10226603A DE10226603A DE10226603A1 DE 10226603 A1 DE10226603 A1 DE 10226603A1 DE 10226603 A DE10226603 A DE 10226603A DE 10226603 A DE10226603 A DE 10226603A DE 10226603 A1 DE10226603 A1 DE 10226603A1
Authority
DE
Germany
Prior art keywords
layer
silicon layer
etching
etched
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10226603A
Other languages
English (en)
Inventor
Laura Lazar
Matthias Kroenke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10226603A priority Critical patent/DE10226603A1/de
Priority to US10/462,512 priority patent/US6933240B2/en
Publication of DE10226603A1 publication Critical patent/DE10226603A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Zum Ätzen einer zu strukturierenden Schicht (22) wird eine Hartmaske (24) aus Polysilizium verwendet. Die Hartmaske (24) wird unter Verwendung einer Lackmaske (36) strukturiert, wobei die Ätzung der Hartmaske (24) so durchgeführt wird, daß die in die Hartmaske (24) geätzten Öffnungen (45) geneigte Seitenwände aufweisen. Dadurch verringert sich der Querschnitt der Öffnungen mit der Folge, daß in die zu strukturierende Schicht (22) kleinere Öffnungen erzeugt werden können, als mit der Lackmaske vorgegeben wurde. Die Hartmaske (24) wird lediglich mit HBr geätzt. Die Neigung der in die Hartmaske (24) geätzten Öffnungen (45) kann über die TCP-Leistung und/oder die Bias-Leistung einer TCP-Ätzkammer und/oder den HBr-Fluß eingestellt werden.

Description

  • Die Erfindung liegt auf dem Gebiet der Halbleitertechnologie und betrifft ein Verfahren zum Strukturieren einer Siliziumschicht, insbesondere zum Strukturieren einer als Hartmaske verwendeten Siliziumschicht.
  • Das Strukturieren von Schichten erfolgt gewöhnlich unter Verwendung einer Maske, die auf die zu strukturierende Schicht aufgebracht wird und jene Bereiche der zu strukturierenden Schicht unbedeckt läßt, die mittels einer nachfolgenden Ätzung abgetragen werden sollen.
  • Grundsätzlich lassen sich Masken in zwei Hauptgruppen einteilen. Lackmasken, welche die erste Gruppe bilden, sind gegenüber mechanischem Abtrag relativ empfindlich. Außerdem weisen sie häufig keine hohe Temperaturstabilität auf. Dafür lassen sie sich leicht herstellen und strukturieren. Ein weiterer Vorteil der Lackmasken besteht darin, daß sie aus einem strahlungsempfindlichen Material, insbesondere einem Fotolack, bestehen können und damit unmittelbar lithografisch strukturierbar sind. Demgegenüber bestehen Hartmasken aus einem vergleichsweise temperaturstabilen und harten Material. Diese Masken weisen einen größeren Widerstand gegenüber mechanischem Abtrag auf. Insbesondere im Hinblick auf anisotrope Ätzverfahren, bei denen ein gerichteter Beschuß mit reaktiven Molekülen bzw. Atomen erfolgt, zeigen Hartmasken einen vergleichsweisen geringen Abtrag. Dadurch lassen sich die in der Hartmaske ausgebildeten Strukturen maßhaltiger auf die zu strukturierende Schicht übertragen.
  • Hartmasken müssen in der Regel zunächst mittels Lackmasken strukturiert werden, bevor sie als Maske verwendet werden können.
  • Die Verwendung einer Hartmaske aus amorphem Silizium zur Bildung von Kontaktlöchern zwischen Metallisierungsebenen (sogenannten Vias) ist z.B. aus der US 6,165,695 bekannt. Das amorphe Silizium wird zunächst selektiv zu einer Lackmaske mittels magnetisch verstärktem reaktiven Ionenätzen (MERIE) unter Verwendung von Cl2 und HBr geätzt.
  • Für die Ätzung von Silizium selektiv zu Lackschichten sind auch andere Ätzverfahren bekannt. So offenbart die US 6,235,214 B1 die einstufige Ätzung mit einem SF6/O2/CHF3 bzw. die zweistufige Ätzung mit einem SF6/O2/CHF3 und einem SF6/O2 Gemisch. Dagegen wird gemäß US 5,767,018 ein HBr/Cl2/He-O2 Gemisch verwendet. Ein HBr/Cl2/He-O2 Gemisch zum Ätzen von Polysilizium wird ebenfalls in der US 6,136,211 verwendet. Andere Ätzverfahren verwenden ein NF3/HBr-Gemisch.
  • Diese Verfahren eignen sich jedoch nur bedingt für zukünftige Strukturgrößen, die im Bereich von 140 nm und darunter liegen, da bei diesen Verfahren die Selektivität zwischen Silizium und Lackmaske oftmals gering ist.
  • Ein weiteres Problem betrifft die kleinste lithografisch erreichbare Strukturgröße. Diese bestimmt sich unter anderem durch die Wellenlänge der zur Abbildung der Masken verwendeten Strahlung. Um kleine Strukturen zu erzeugen, muß daher eine entsprechend kurzwellige Strahlung verwendet werden. Geeignete Strahlungsquellen für den großtechnologischen Einsatz, z.B. UV-Laser, stehen nur begrenzt zur Verfügung. Erwünscht sind daher Maßnahmen, die auf andere Weise eine Ausbildung von Strukturen gestattet, die unterhalb der jeweils mit der verwendeten Wellenlänge minimal erreichbaren Strukturgröße liegt.
    •
  • Daher liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren zum Strukturieren Siliziumschicht anzugeben, das eine gute Selektivität aufweist.
  • Diese Aufgabe wird gelöst mit einem Verfahren gemäß Anspruch 1.
  • Erfindungsgemäß wird ein Verfahren zum Strukturieren einer Siliziumschicht mit den Schritten bereitgestellt:
    • – eine Lackmaske wird auf die Siliziumschicht aufgebracht; und
    • – die Siliziumschicht wird selektiv zur Lackmaske mit einem Ätzgas geätzt, welches als chemisch aktive Ätzsubstanz lediglich HBr enthält.
  • Unter chemisch aktiver Ätzsubstanz wird dabei die Substanz verstanden, welche chemisch die Siliziumschicht angreift und abträgt. Demnach können ggf. inerte Gase, z.B. Argon, im Ätzgas enthalten sein. Durch Argon kann, sofern erforderlich, die Ionisierung des Ätzgases verstärkt werden.
  • Besonders bevorzugt wird jedoch ausschließlich HBr verwendet, d.h. das Ätzgas besteht zu 100% aus HBr. Dabei wird eine ausreichenden Selektivität zwischen Silizium und der Lackmaske erreicht. HBr greift im wesentlichen nur das Silizium an. Durch den Verzicht auf weitere Ätzgasbestandteile wird ein unerwünschter Abtrag der Lackmaske, beispielsweise durch mechanische Einwirkung von Argon-Ionen, ausgeschlossen. Außerdem lassen sich unerwünschte Verunreinigungen vermeiden. Darüber hinaus wird durch die Verwendung von ausschließlich HBr eine bessere Kontrolle des Ätzprozesses erreicht.
  • Zur weiteren Verbesserung der Selektivität wird bei der Ätzung der Siliziumschicht der Druck bevorzugt zwischen 5 und 15 Pa, insbesondere auf 10 Pa, eingestellt. Als förderlich hat sich weiterhin ein Fluß von HBr zwischen 170 und 210 sccm, insbesondere von 190 sccm, herausgestellt.
  • Bevorzugt wird die Ätzung der Siliziumschicht so durchgeführt, daß die in die Siliziumschicht geätzten Öffnungen geneigte Seitenwände aufweisen. Dadurch kann der Querschnitt der in die Siliziumschicht geätzten Öffnungen auf beiden Seiten der Siliziumschicht unterschiedlich sein. Insbesondere kann die Ätzung so ausgeführt werden, daß sich die Öffnungen zu der von der Lackmaske abgewandten Seite der Siliziumschicht hin verjüngen. Sofern die Siliziumschicht ihrerseits als Ätzmaske verwendet wird, können dadurch in einer unterhalb der Siliziumschicht angeordneten zu strukturierenden Schicht Öffnungen erzeugt werden, die einen kleineren Querschnitt als der durch die Lackmaske vorgegebene aufweisen.
  • Um dies zu erreichen, wird bevorzugt zum Ätzen der Siliziumschicht ein Plasmaätzverfahren mit induktiv gekoppeltem Plasma (TCP; Transmission Coupled Plasma) verwendet, bei dem neben der induktiv in das Plasma eingekoppelten elektrischen Leistung eine elektrische Bias-Leistung eingespeist wird. Es hat sich gezeigt, daß die induktiv eingekoppelte Leistung und/oder die Bias-Leistung einen Einfluß auf die Neigung der Seitenwände der in die Siliziumschicht geätzten Öffnungen hat. Auch über die während der Ätzung zugeführte Menge an HBr läßt sich die Neigung der Seitenwände einstellen. Bevorzugt wird die Neigung der Seitenwände daher durch die Höhe der induktiv eingekoppelten elektrischen Leistung und/oder der eingespeisten Bias-Leistung und/oder des HBr-Flusses eingestellt.
  • Insbesondere wird durch Erniedrigung der induktiv eingekoppelten elektrischen Leistung und/oder durch Erhöhung der eingespeisten Bias-Leistung die Neigung der Seitenwände vergrößert, so daß die in die Siliziumschicht geätzten Öffnungen an ihrem unteren Ende einen kleineren Querschnitt aufweisen als an ihrem oberen Ende.
  • Dabei kann die induktiv eingekoppelte elektrische Leistung kleiner als 500 W und/oder die eingespeiste elektrische Bias-Leistung größer als 50 W sein, wobei bevorzugt die induktiv eingekoppelte elektrische Leistung 300 W und die eingespeiste Bias-Leistung 120 W betragen. Durch Wahl der jeweiligen Leistungen kann die Selektivität ebenfalls weiter gesteigert werden.
  • Bevorzugt handelt es sich bei der Siliziumschicht um eine Polysiliziumschicht oder eine amorphe Siliziumschicht.
  • Bevorzugt wird vor dem Aufbringen der Lackmaske eine Antireflexionsschicht auf die Siliziumschicht abgeschieden und selektiv zur Lackmaske geätzt. Die Antireflexionsschicht kann dabei mittels eines Ätzgases umfassend CF4 selektiv zur Lackmaske geätzt werden, wobei der Fluß von CF4 bevorzugt zwischen 80 und 120 sccm, insbesondere auf 100 sccm, eingestellt wird. Besonders bevorzugt wird die Antireflexionsschicht lediglich mit CF4 geätzt. Der Druck liegt beim Ätzen der Antireflexionsschicht zwischen 5 und 10 Pa, insbesondere bei auf 7 Pa.
  • Gemäß einer weiteren bevorzugten Ausgestaltung der Erfindung dient die Siliziumschicht als Hartmaske beim Ätzen einer zu strukturierenden Schicht, wobei
    • – die Siliziumschicht auf die zu strukturierende Schicht aufgebracht wird;
    • – die Lackmaske auf die Siliziumschicht aufgebracht wird;
    • – aus der Siliziumschicht durch Strukturierung mittels der Lackmaske eine Hartmaske gebildet wird, deren Öffnungen geneigte Seitenwände aufweisen; und
    • – die zu strukturierende Schicht unter Verwendung der Siliziumschicht als Hartmaske geätzt wird.
  • Der Vorteil dieser Herangehensweise kann zum einen darin gesehen werden, daß eine Hartmaske aus Silizium bzw. Polysilizium widerstandsfähiger ist als eine Lackmaske und dadurch die Ätzung der zu strukturierenden Schicht mit größerer Genauigkeit durchgeführt werden kann. Selbst eine Hartmaske aus Silizium mit geneigten Seitenwänden bietet ausreichenden Widerstand bei einer nachfolgenden anisotropen Ätzung der zu strukturierenden Schicht. Ein weiterer Vorteil besteht darin, daß die in die Siliziumschicht geätzten Öffnungen geneigte Seitenwände mit einem sich in Richtung der zu strukturierenden Schicht verjüngenden Querschnitt aufweist. Die von der Siliziumschicht nicht bedeckten Bereiche der zu strukturierenden Schicht sind daher in ihrem Querschnitt ebenfalls verkleinert, so daß bei der nachfolgenden Ätzung in der zu strukturierenden Schicht Strukturen erzeugt werden, deren Querschnitt kleiner als der durch die Lackmaske ursprünglich vorgegebene ist. Wird mit F die Strukturgröße bezeichnet (definiert als kleinste durch die verwendete Lithografie erreichbare Periode; häufig auch "pitch" genannt), lassen sich in der zu strukturierenden Schicht mittels des erfindungsgemäßen Verfahrens Strukturen mit Abmessungen kleiner als F/2 und mit einem Abstand von größer als F/2 erzeugen.
  • Vorteilhaft ist die Verwendung der Siliziumschicht als Hartmaske insbesondere bei einer Strukturgröße F von 220 nm und darunter.
  • Bevorzugt werden in die aus einem isolierenden Material bestehende zu strukturierende Schicht Gräben geätzt, die mit einem leitfähigen Material aufgefüllt werden. Dabei definieren die in die Siliziumschicht geätzten Öffnungen die Lage der Gräben, wobei die Gräben aufgrund der Neigung der Seitenwände der Öffnungen einen Querschnitt aufweisen, der kleiner als der durch die Lackmaske vorgegebene Querschnitt ist.
  • Bei dem leitfähigen Material handelt es sich bevorzugt um Wolfram.
  • Die erzeugten Gräben bilden bevorzugt eine Metallisierungsebene oberhalb der Halbleiterstrukturen einer integrierten Halbleiterschaltung. Insbesondere ist die Herstellung der sogenannten M0-Ebene möglich, welche die erste Verdrahtungsebene oberhalb der Gate-Strukturen der integrierten Halbleiterschaltung darstellt. Durch das erfindungsgemäße Verfahren lassen sich die in den Gräben verlaufenden Leiterbahnstrukturen kleiner als lithografisch vorgegeben ausbilden. Gleichzeitig ist der Abstand zwischen benachbarten Strukturen vergrößert, so daß die Kapazität zwischen den Strukturen geringer wird. Somit läßt sich die kapazitive Kopplung zwischen benachbarten Leiterbahnen verkleinern. Die integrierte Halbleiterschaltung kann daher bei höheren Taktfrequenzen betrieben werden. Ein weiterer damit verbundener Vorteil kann in einer ermöglichten Reduzierung der erforderlichen Speicherkapazität einzelner Speicherkondensatoren gesehen werden. Beim Auslesen der in einem Speicherkondensator gespeicherten Ladung wird weniger Ladung zum Laden der Bit-Leitungen benötigt. Die Speicherkondensatoren können daher kleiner ausgebildet werden.
  • Bevorzugt wird daher das erfindungsgemäße Verfahren bei der Herstellung einer integrierten Halbleiterschaltung, insbesondere eines Halbleiterspeichers, z.B. ein dynamischer Halbleiterspeicher (DRAM) oder ein sogenannter embedded DRAM (eDRAM), verwendet.
    •
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels beschrieben und in Figuren dargestellt. Es zeigen:
    • 1A–1E einzelne Verfahrensschritte des erfindungsgemäßen Verfahrens;
    • 2A–2C REM-Aufnahmen von geätzten Polysiliziumschichten bei unterschiedlicher Bias- und induktiv eingekoppelter Leistung (TCP-Leistung);
    • 3A–3C REM-Aufnahmen von geätzten Polysiliziumschichten;
    • 4 eine REM-Aufnahme einer geätzten Schichtenfolge umfassend eine ARC-Schicht und eine Polysiliziumschicht; und
    • 5 eine TCP-Ätzkammer.
  • Die Erfindung wird nachfolgend anhand einer integrierten Schaltung, z.B. eines Halbleiterspeichers, beschrieben.
  • 1A zeigt einen Ausschnitt eines Halbleiterspeichers. In der linken Bildhälfte ist das sogenannte Zellenfeld dargestellt, während die rechte Bildhälfte das sogenannte Peripherie- oder Supportfeld zeigt. Auf einem Siliziumsubstrat 2 sind Gate-Strukturen 4 in beiden Feldern angeordnet. Die Gate-Strukturen 4 bestehen aus einer Gate-Elektrode 6, die beispielsweise eine Polysiliziumschicht 8 und eine Wolframsilizidschicht 10 umfassend kann. Diese Schichten sind seitlich durch Randstege 12 aus Siliziumoxid geschützt. Eine Siliziumnitridschicht 14 sowie ein Siliziumnitrid-Liner 16 bedecken die Gate-Elektroden 6. Auf dem Siliziumsubstrat 2 befinden sich weiterhin Reste des Gatedielektrikums 18, welches sich auch zwischen den Gate-Elektroden 6 und dem Siliziumsubstrat 2 befindet.
  • Auf diese Struktur wird eine erste Isolationsschicht 20 aus beispielsweise Siliziumoxid abgeschieden und bis zur Oberkante der Gate-Strukturen 4 zurück poliert. Eine zweite, ebenfalls aus Siliziumoxid bestehende Isolationsschicht 22 sowie eine Polysiliziumschicht 24 werden nachfolgend aufgebracht. Unter Verwendung einer hier nicht dargestellten Lackmaske wird die Polysiliziumschicht 24 strukturiert, wobei sämtliche für die Bildung von Kontaktlöchern erforderliche Öffnungen in der Polysiliziumschicht 24 ausgebildet werden. Diese Öffnungen definieren die Lage der sogenannten CB-Kontakte 26 (Bit-Leitungskontakte im Zellenfeld), CS-Kontakte 30 (Kontakte zu den Diffusionsgebieten im Supportfeld) und CG-Kontakte 28 (Kontakte zu den Gate-Strukturen im Supportfeld). Diese Polysiliziummaske 24 wird auch häufig als CT-Maske bezeichnet.
  • Der Vorteil dieser Herangehensweise besteht darin, das lediglich eine einzige Maske benötigt wird, die mit einer hochauflösenden Lithografie hergestellt werden muß. Bei der eigentlichen Ätzung wird noch eine Hilfsmaske verwendet, die jedoch mit einer geringer auflösenden Lithografie strukturiert werden kann. Weitergehende Informationen lassen sich der nicht vorveröffentlichten deutschen Patentanmeldung 101 27 888.8-33 derselben Anmelderin vom 08.06.2001 mit dem Titel "Verfahren zur Bildung von Kontaktlöchern zu einer Vielzahl von Kontaktregionen von in einem Substrat integrierten Bauelementen", internes Aktenzeichen INF-P10408-DE, entnehmen, deren Offenbarungsinhalt hiermit vollständig aufgenommen wird.
  • Gemäß 1C erfolgt eine erste Ätzung von Siliziumoxid selektiv zu dem Material der Hartmaske 24 aus Polysilizium sowie selektiv zu Siliziumnitrid. Dadurch wird einerseits eine Selbstjustierung der CB-Kontakte 26 erreicht. Das Siliziumnitrid der Gate-Strukturen 4 wird dabei zwar bis zu einem gewissen Grade angegriffenen, jedoch nicht völlig abgetragen, so daß eine sichere seitliche Isolation der Gate-Elektroden 6 gewährleistet ist. Der Siliziumnitrid-Liner 16 kann dabei im Bereich der Seitenwände der CB-Kontakte 26 gedünnt werden. Am Boden der CB-Kontakte 26 wird der Siliziumnitrid-Liner 16 und das Gatedielektrikum 18 dagegen entfernt. Andererseits reicht die Ätzung der CG-Kontakte 28 aufgrund der Selektivität zu Siliziumnitrid nicht bis zur Gate-Elektrode 6. Im Bereich der CS-Kontakte 30 wird der relativ dünne Siliziumnitrid-Liner 16 und das Gatedielektrikum 18 ebenfalls entfernt, so daß dort die Ätzung bis zum Siliziumsubstrat 2 reicht.
  • In einer zweiten Ätzung muß noch das Siliziumnitrid im Bereich der CG-Kontakte 28 entfernt werden. Um dabei nicht das Siliziumnitrid der Gate-Strukturen 4 im Bereich der CB-Kontakte 26 zu beschädigen wird überall dort eine lithografisch unkritische Hilfsmaske 32 aufgebracht, wo eine Ätzung unerwünscht ist. Lediglich die CG-Kontakte 28 bleiben ungedeckt. Durch die Hilfsmaske 32 werden die CG-Kontakte 28 gleichsam ausgewählt. Nach der zweiten Ätzung, die Siliziumnitrid selektiv zu Polysilizium und Oxid ätzt, sind sämtliche Kontaktlöcher fertiggestellt.
  • In den nachfolgenden Verfahrensschritten kommt das erfindungsgemäße Verfahren zur Anwendung. Die Polysiliziumschicht 24, die als Hartmaske bei der Ätzung der Kontaktlöcher diente, verbleibt bevorzugt auf der zweiten Isolationsschicht und wird nachfolgend unter Verwendung einer Lackmaske erneut strukturiert, wobei nun in der zweiten Isolationsschicht Gräben erzeugt werden, in denen die Leiterbahnen der sogenannten M0-Ebene verlaufen. Dazu wird gemäß 1E zunächst eine organische Antireflexionsschicht (ARC) 34 planarisierend aufgebracht. Das Material der Antireflexionsschicht 34 wird aufgeschleudert und füllt dabei die Kontaktlöcher vollständig auf. Auf die so geschaffene planare Oberfläche wird eine Lackschicht 36 aufgebracht, die nachfolgend lithografisch strukturiert wird. Die zu schaffenden Leiterbahnen verlaufen dabei zumindest im Zellenfeld senkrecht zu den Wort-Leitungen, die hier senkrecht zu der Bildebene in den 1A bis 1E verlaufen und von den Gate-Elektroden 6 gebildet werden. Zur besseren Übersicht wird auf die 1F verwiesen, die eine Draufsicht auf einen Ausschnitt aus dem Zellenfeld zeigt. Die zu bildenden Leiterbahnen sind mit 40 bezeichnet, wobei sie mehrere CB-Kontakte 26 verbinden. Stellvertretend ist bei einem CB-Kontakt die Lage der Gate-Strukturen 4 angedeutet. Die CB-Kontakte weisen einen im wesentlichen elliptischen Querschnitt auf, wobei im Falle einer Strukturgröße F von 220 nm die große Halbachse eine Ausdehnung von etwa 170 und die kleine Halbachse eine Ausdehnung von etwa 140 nm aufweist. Ziel des nachfolgend beschriebenen erfindungsgemäßen Ätzverfahrens ist es, die laterale Ausdehnung der Leiterbahnen 40 zu reduzieren, damit der Abstand zwischen diesen vergrößert wird.
  • In 1F bezeichnet 42 den in 1G dargestellten Querschnitt, während 44 den in den übrigen Figuren gezeigten Querschnitt des Zellenfeldes andeutet.
  • Die Definition der Strukturgröße F ist zum besseren Verständnis in der 1G ebenfalls zeichnerisch dargestellt. Die Definition von F läßt sich am deutlichsten an periodischen Strukturen erläutern. Demnach wird mit F die kleinste Periode von Strukturen bezeichnet, die mittels der verwendeten Lithografie erreichbar ist. In 1G deutet F den kleinsten Abstand beispielsweise zwischen den rechten Kanten benachbarter Strukturen an. Im Falle der kleinsten lithografisch herstellbaren periodischen Strukturen beträgt deren Breite und deren Abstand aufgrund der Abbildungsbedingungen etwa F/2. Lithografisch ist bei gleichbleibender Strukturgröße eine Verkleinerung der Breite bei gleichzeitiger Vergrößerung des Abstandes nicht möglich.
  • Bei dem erfindungsgemäßen Verfahren wird zunächst die Antireflexionsschicht 34 mittels CF4 geätzt. Danach erfolgt die Ätzung der Polysiliziumschicht 24 unter Bildung von geneigten Seitenflanken ausschließlich mit HBr. Dadurch verjüngen sich die in die Polysiliziumschicht 24 geätzten Öffnungen 45 in Richtung der zweiten Isolationsschicht 22. Der Querschnitt der in die Polysiliziumschicht 24 geätzten Öffnung 45 nimmt daher in Richtung der zweiten Isolationsschicht 24 ab. Aufgrund der geneigten Seitenwände werden in der zweiten Isolationsschicht 22 bei der nachfolgenden Ätzung Gräben 46 eingebracht, deren Breite kleiner als F/2 und deren Abstand größer als F/2 ist. Ohne die Bildung von geneigten Seitenwänden würden Gräben entstehen, deren Breite und deren Abstand etwa F/2 wäre.
  • Die Situation nach der Ätzung der zweiten Isolationsschicht 22 zeigt die 1H. Im Bereich des Zellenfeldes verläuft entlang dieses Schnitts ein Graben 46. Im Bereich des Supportfeldes werden Gräben 46 für die Leiterbahnen dort ge schaffen, wo Kontaktlöcher miteinander verbunden werden sollen. Deutlich erkennbar ist, daß die Ätzung der Antireflexionsschicht 34 bis zur Freilegung des oberen Bereichs der Kontaktlöcher 26, 28 und 30 erfolgte.
  • Nach Ätzen der zweiten Isolationsschicht 22 zur Bildung der Gräben 46 wird die Lackmaske 36 und die Antireflexionsschicht 34 durch Veraschen entfernt. Die Kontaktlöcher 26, 28 und 30 werden dabei freigelegt. Anschließend folgt eine konforme Abscheidung eines Ti/TiN-Liners. Während eines nachfolgenden Anneals (Wärmebehandlung) bildet sich am Boden der Kontaktlöcher 26, 28 und 30 aus dem abgeschiedenen Titan und dem dort freiliegenden Siliziumsubstrat 2 Titansilizid, welches zur Verringerung des Übergangswiderstandes beiträgt. Gleichzeitig wandelt sich die noch vorhandene Polysiliziumschicht 24 durch Reaktion mit dem dort abgeschiedenen Titan ebenfalls in Titansilizid um. Nach dem Anneal folgt die Abscheidung eines leitfähigen Materials 48, insbesondere Wolfram, zum Auffüllen der Kontaktlöcher 26, 28, 30 und der Gräben 46. Überschüssiges Wolfram 48 wird mittels eines CMP-Schritts entfernt, bei dem gleichzeitig das TiN entfernt wird, da es ähnliche Poliereigenschaften wie Wolfram aufweist. Das noch auf der zweiten Isolationsschicht 22 befindliche Titansilizid wird nachfolgend mit einem zweiten Polierschritt (sogenannter "Touch up") entfernt. Diese Art der Bildung von Leiterbahnen und Kontaktlöcher wird auch als Dual-Damascene Prozeß bezeichnet. Die fertige Struktur zeigt 1I.
  • Die Ätzung der Antireflexionsschicht 34 und der Polysiliziumschicht 24 erfolgt unter Verwendung einer beispielsweise in 5 dargestellten TCP-Ätzkammer. Als Ätzgas wird im Falle der Antireflexionsschicht 34 lediglich CF4 und im Falle der Polysiliziumschicht 24 ausschließlich HBr verwendet. Durch Einstellung der eingespeisten Bias-Leistung und/oder der induktiv eingekoppelten Leistung (TCP-Leistung) und/oder des Flusses von HBr läßt sich die Neigung der Seitenwände der in die Polysiliumschicht geätzten Öffnungen 45 einstellen. Kon krete Ergebnisse dazu sind beispielsweise in den 2A bis 2C dargestellt, welche rasterelektronenmikroskopische Aufnahmen (REM-Aufnahmen) von geätzten Polysilizium- und Antireflexionsschichten zeigen. Die untere strukturierte Schicht stellt dabei die Polysiliziumschicht dar. Bei der Ätzung der in 2A gezeigten Polysiliziumschicht wurde eine induktiv eingekoppelte Leistung (TCP-Leistung) von 500 W eingestellt. Die Bias-Leistung betrug 120 W. Damit lassen sich relativ steile Seitenwände ätzen. Im Gegensatz dazu erfolgte die Ätzung bei der in 2B gezeigten Polysiliziumschicht mit einer auf 210 W erhöhten Bias-Leistung bei einer TCP-Leistung von 300 W. Deutlich erkennbar ist die vergleichsweise starke Neigung der Seitenwände. In der 2C wurde dagegen zur Ätzung der dort gezeigten Polysiliziumschicht die Bias-Leistung bei einer TCP-Leistung von 300 W auf 50 W reduziert. Die Seitenwände sind wieder nahezu senkrecht. Die drei 2A–2C enthalten weiterhin Angaben zur Dicke der Lackmaske, der Antireflexions- und der Polysiliziumschicht. Aus den gezeigten Ergebnissen läßt sich verallgemeinern, daß die Neigung der Seitenwände durch Erhöhung der Bias-Leistung und/oder Erniedrigung der TCP-Leistung erhöht werden kann. Die unter diesen Bedingungen geätzten Öffnungen der Polysiliziumschicht weisen daher an ihrem zur zweiten Isolationsschicht gewandten Ende einen kleineren Querschnitt als an ihrem zur Lackmaske gewandten Ende auf. Durch entsprechend modifizierte Wahl der TCP- und Bias-Leistung lassen sich natürlich auch nahezu senkrechte Seitenwände ätzen.
  • Die relevanten Parameter bei der Ätzung der in den 2A bis 2C dargestellten Polysiliziumschichten sind in der nachfolgenden Tabelle zusammengefaßt.
    Figure 00130001
  • Bei periodischen Strukturen, wie sie insbesondere im Zellenfeld eines Halbleiterspeichers vorkommen, wird der Abstand der Strukturen durch die Lithografie bestimmt. Eine Vergrößerung des Abstandes ist nur bei gleichzeitiger Vergrößerung der Strukturgröße F möglich. Dies ist jedoch nicht erwünscht. Dieses Problem läßt sich mit dem erfindungsgemäßen Verfahren lösen, in dem die Polysiliziummaske nicht wie üblich möglichst anisotrop geätzt wird. Vielmehr wird eine Ätzung angestrebt, die zu sich verjüngenden Öffnungen führt. Eine solche Ätzung ist üblicherweise unerwünscht.
  • Durch die Verwendung einer derartigen Polysiliziumschicht als Hartmaske zur Strukturierung der zweiten Isolationsschicht lassen sich in dieser Öffnungen bzw. Gräben erzeugen, die kleiner sind als lithografisch vorgegeben. Gleichzeitig weisen sie einen im Vergleich zur Lackmaske größeren Abstand voneinander auf. Es lassen sich somit bei gleichbleibender Strukturgröße Strukturen unterhalb der lithografisch erreichbaren Auflösung und mit größerem Abstand zueinander erzeugen.
  • Der damit verbundene Vorteil kann insbesondere in einer verringerten elektrischen Kopplung der erzeugten Strukturen gesehen werden. Im Falle von Bit-Leitungen, die in der M0-Ebene verlaufen, wird dadurch die Kapazität zwischen den Bit-Leitungen und somit deren gegenseitige Beeinflussung verringert. Beispielsweise kann bei starker Kopplung eine auf einem höheren Potential liegende Bit-Leitung eine auf einem niedrigeren Potential liegende Bit-Leitung fälschlicherweise auf eine höheres Potential ziehen. Diese gegenseitige Beeinflussung wird erfindungsgemäß verringert.
  • Ein weiterer Vorteil liegt in einer möglichen Verringerung der erforderlichen Speicherkapazität von Speicherkondensatoren.
  • 3A–3C zeigen geätzte Polysiliziumschichten im Zentrum und am Rand eines Halbleiterwafers, wobei zur Struktu rierung eine Lithografie mit einer kleinsten Strukturgröße F von 220 nm verwendet wurde. Aufnahmen vom Zellenfeld aus dem Waferzentrum zeigt die 3A, vom Waferrand dagegen die 3B. 3C stellt dagegen periphere Strukturen (Support-Strukturen) im Waferzentrum dar.
  • 4 zeigt ebenfalls eine REM-Aufnahme. Die Polysiliziumschicht weist eine Dicke von ca. 39 nm auf. Wie erkennbar, ist der Querschnitt der in die Polysiliziumschicht geätzten Öffnung an ihrem unteren Ende um etwa 6 nm kleiner als ihrem oberen Ende.
  • Eine Prinzipdarstellung einer TCP-Ätzkammer zeigt 5. Das Gehäuse 70 der Ätzkammer ist mit Masse verbunden. Innerhalb des Gehäuses 70 befindet sich der Substratträger 72, auf dem das zu prozessierende Halbleitersubstrat 74 ruht. Der Substratträger 72, der mit einer nicht dargestellten integrierten He-Kühlung versehen ist und gleichzeitig als untere Elektrode dient, ist mit einer Hochfrequenzquelle 76 verbunden, die eine elektrische Bias-Leistung einspeist. Oberhalb des Gehäuses 70 befindet sich die Einkoppelspule 78, welche von einer Hochfrequenzquelle 80 stammende elektrische Leistung in das Plasma 82 einkoppelt. Durch Wahl der eingespeisten Bias-Leistung und der induktiv eingekoppelten Leistung läßt sich die Steilheit der Seitenwände einstellen. Die Einkoppelspule 78 dient gleichzeitig als obere Elektrode.
  • Die nachfolgende Tabelle zeigt ein konkretes Beispiel hinsichtlich der Ätzung von Antireflexions- und Polysiliziumschicht. Die Ätzung wurde in einer Ätzkammer vom Typ LAM TCP 9400 mit einem unteren Abschattungsring (bottom shadow ring – BSR) durchgeführt. Der Abschattungsring deckt den Waferrand ab.
    Figure 00160001
  • Sowohl die ARC- als auch die Polysiliziumschicht wurden auf Endpunkt mit anschließender definierter Überätzung geätzt.
    • 2
    Siliziumsubstrat
    4
    Gate-Strukturen
    6
    Gate-Elektroden
    8
    Polysiliziumschicht
    10
    Wolframsilizidschicht
    12
    Randstege
    14
    Siliziumnitrid
    16
    Siliziumnitrid-Liner
    18
    Gatedielektrikum
    20
    erste Isolationsschicht
    22
    zweite Isolationsschicht
    24
    Polysiliziumschicht/Polysiliziumhartmaske
    26
    CB-Kontakte
    28
    CG-Kontakte
    30
    CS-Kontakte
    32
    Hilfsmaske
    34
    Antireflexionsschicht
    36
    Lackmaske
    40
    Leiterbahn
    42, 44
    Schnitt
    45
    Öffnungen
    46
    Gräben
    48
    leitfähiges Material/Wolfram
    70
    Gehäuse
    72
    Substratträger mit integrierter He-Kühlung
    74
    Halbleitersubstrat
    76, 80
    Hochfrequenzquelle
    78
    Einkoppelspule/obere Elektrode
    82
    Plasma

Claims (21)

  1. Verfahren zum Strukturieren einer Siliziumschicht mit den Schritten: – eine Lackmaske (36) wird auf die Siliziumschicht (24) aufgebracht; und – die Siliziumschicht (24) wird selektiv zur Lackmaske (36) mit einem Ätzgas geätzt, welches als chemisch aktive Ätzsubstanz lediglich HBr enthält.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ätzgas ausschließlich HBr enthält.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ätzung der Siliziumschicht (24) so durchgeführt wird, daß die in die Siliziumschicht (24) geätzten Öffnungen (45) geneigte Seitenwände aufweisen.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Plasmaätzverfahren mit induktiv gekoppeltem Plasma zum Ätzen der Siliziumschicht (24) verwendet wird, bei dem neben der induktiv in das Plasma eingekoppelten elektrischen Leistung eine elektrische Bias-Leistung eingespeist wird.
  5. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Neigung der Seitenwände durch die Höhe der induktiv eingekoppelten elektrischen Leistung und/oder der eingespeisten Bias-Leistung und/oder des HBr-Flusses eingestellt wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß durch Erniedrigung der induktiv eingekoppelten elektrischen Leistung und/oder durch Erhöhung der eingespeisten Bias- Leistung die Neigung der Seitenwände vergrößert wird, so daß die in die Siliziumschicht (24) geätzten Öffnungen (45) an ihrem unteren Ende einen kleineren Querschnitt aufweisen als an ihrem oberen Ende.
  7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die induktiv eingekoppelte elektrische Leistung kleiner als 500 W und/oder die eingespeiste elektrische Bias-Leistung größer als 50 W ist, wobei insbesondere die induktiv eingekoppelte elektrische Leistung 300 und die eingespeiste Bias-Leistung 120 W betragen.
  8. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß es sich bei der Siliziumschicht (24) um eine Polysiliziumschicht oder eine amorphe Siliziumschicht handelt.
  9. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß beim Ätzen der Siliziumschicht (24) der Fluß von HBr zwischen 170 und 210 sccm, insbesondere auf 190 sccm, eingestellt wird.
  10. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß beim Ätzen der Siliziumschicht (24) der Druck zwischen 5 und 15 Pa, insbesondere auf 10 Pa, eingestellt wird.
  11. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Siliziumschicht als Hartmaske zum Strukturieren einer Schicht verwendet wird, wobei – die Siliziumschicht (24) auf die zu strukturierende Schicht (20, 22) aufgebracht wird; – die Lackmaske (36) auf die Siliziumschicht (24) aufgebracht wird; – aus der Siliziumschicht (24) durch Strukturierung mittels der Lackmaske (36) eine Hartmaske (24) gebildet wird, deren Öffnungen (45) geneigte Seitenwände aufweisen; und – die zu strukturierende Schicht (22) unter Verwendung der Siliziumschicht (24) als Hartmaske geätzt wird.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß in die aus einem isolierenden Material bestehende zu strukturierende Schicht (22) Gräben (46) geätzt werden, die mit einem leitfähigen Material (48) aufgefüllt werden.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß es sich bei dem leitfähigen Material (48) um Wolfram handelt.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die in die Siliziumschicht (24) geätzten Öffnungen (45) die Lage der Gräben (46) definieren, wobei die Gräben (46) aufgrund der Neigung der Seitenwände der Öffnungen (45) einen Querschnitt aufweisen, der kleiner als der durch die Lackmaske (36) vorgegebene Querschnitt ist.
  15. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß vor dem Aufbringen der Lackmaske (36) eine Antireflexionsschicht (34) auf die Siliziumschicht (24) aufgebracht und selektiv zur Lackmaske (36) geätzt wird.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Antireflexionsschicht (34) mittels eines Ätzgases umfassend CF4 selektiv zur Lackmaske (36) geätzt wird.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß beim Ätzen der Antireflexionsschicht (34) der Fluß von CF4 zwischen 80 und 120 sccm, insbesondere auf 100 sccm, eingestellt wird.
  18. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Antireflexionsschicht (34) lediglich mit CF4 geätzt wird.
  19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß beim Ätzen der Antireflexionsschicht (34) der Druck zwischen 5 und 10 Pa, insbesondere auf 7 Pa, eingestellt wird.
  20. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 19 zur Herstellung einer integrierten Halbleiterschaltung.
  21. Verwendung nach Anspruch 20, dadurch gekennzeichnet, daß es sich bei der integrierten Halbleiterschaltung um einen Halbleiterspeicher handelt.
DE10226603A 2002-06-14 2002-06-14 Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung Ceased DE10226603A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10226603A DE10226603A1 (de) 2002-06-14 2002-06-14 Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
US10/462,512 US6933240B2 (en) 2002-06-14 2003-06-16 Method for patterning a layer of silicon, and method for fabricating an integrated semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10226603A DE10226603A1 (de) 2002-06-14 2002-06-14 Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung

Publications (1)

Publication Number Publication Date
DE10226603A1 true DE10226603A1 (de) 2004-01-08

Family

ID=29719081

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10226603A Ceased DE10226603A1 (de) 2002-06-14 2002-06-14 Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung

Country Status (2)

Country Link
US (1) US6933240B2 (de)
DE (1) DE10226603A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004007167A1 (de) * 2004-02-09 2005-09-08 Infineon Technologies Ag Verfahren zum Herstellen geätzter Strukturen
DE102004021457A1 (de) * 2004-04-29 2005-11-24 Infineon Technologies Ag Verfahren und Substrat zur Herstellung von Halbleiterbauelementen
DE102005042071A1 (de) * 2005-08-31 2007-03-08 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037792B2 (en) * 2004-06-25 2006-05-02 Promos Technologies, Inc. Formation of removable shroud by anisotropic plasma etch
US7192880B2 (en) * 2004-09-28 2007-03-20 Texas Instruments Incorporated Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
US7202178B2 (en) * 2004-12-01 2007-04-10 Lexmark International, Inc. Micro-fluid ejection head containing reentrant fluid feed slots
US20060168794A1 (en) * 2005-01-28 2006-08-03 Hitachi Global Storage Technologies Method to control mask profile for read sensor definition
US7354856B2 (en) * 2005-03-04 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene structures with tapered via portions and improved performance
US7989357B2 (en) * 2007-12-05 2011-08-02 International Business Machines Corporation Method of patterning semiconductor structure and structure thereof
US7754518B2 (en) * 2008-02-15 2010-07-13 Applied Materials, Inc. Millisecond annealing (DSA) edge protection
CN106783583B (zh) * 2016-11-30 2019-06-21 上海华力微电子有限公司 一种优化低功耗产品漏电流的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
JPH03141640A (ja) * 1989-10-26 1991-06-17 Sony Corp 半導体装置の製造方法
JPH04196315A (ja) * 1990-11-28 1992-07-16 Oki Electric Ind Co Ltd 半導体装置の微細コンタクトホール形成方法
JPH09134862A (ja) * 1995-11-09 1997-05-20 Nec Corp レジストパターンの形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US5895273A (en) * 1997-06-27 1999-04-20 International Business Machines Corporation Silicon sidewall etching
JPH1167890A (ja) * 1997-08-22 1999-03-09 Sharp Corp 半導体装置の製造方法
US6379575B1 (en) * 1997-10-21 2002-04-30 Applied Materials, Inc. Treatment of etching chambers using activated cleaning gas
US6136211A (en) 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
US6165695A (en) 1998-12-01 2000-12-26 Advanced Micro Devices, Inc. Thin resist with amorphous silicon hard mask for via etch application
US6235214B1 (en) 1998-12-03 2001-05-22 Applied Materials, Inc. Plasma etching of silicon using fluorinated gas mixtures
US6527968B1 (en) * 2000-03-27 2003-03-04 Applied Materials Inc. Two-stage self-cleaning silicon etch process
US6303413B1 (en) * 2000-05-03 2001-10-16 Maxim Integrated Products, Inc. Method of forming a shallow and deep trench isolation (SDTI) suitable for silicon on insulator (SOI) substrates
JP2002319571A (ja) * 2001-04-20 2002-10-31 Kawasaki Microelectronics Kk エッチング槽の前処理方法及び半導体装置の製造方法
DE10127888A1 (de) 2001-06-08 2002-12-19 Infineon Technologies Ag Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen
JP2003023000A (ja) * 2001-07-11 2003-01-24 Hitachi Ltd 半導体装置の製造方法
US6759339B1 (en) * 2002-12-13 2004-07-06 Silicon Magnetic Systems Method for plasma etching a microelectronic topography using a pulse bias power

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
JPH03141640A (ja) * 1989-10-26 1991-06-17 Sony Corp 半導体装置の製造方法
JPH04196315A (ja) * 1990-11-28 1992-07-16 Oki Electric Ind Co Ltd 半導体装置の微細コンタクトホール形成方法
JPH09134862A (ja) * 1995-11-09 1997-05-20 Nec Corp レジストパターンの形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MAHOROWALA, A.P. et al.: Etching of polysilicon in inductively coupled Cl¶2¶ and HBr discharges, I. Experimental characterization of polysilicon profiles, in: J. Vac. Sci. Technol. B 20 (3), May/Jun 2002, pp. 1055-63 *
MAHOROWALA, A.P. et al.: Etching of polysilicon in inductively coupled Cl2 and HBr discharges, I. Experimental characterization of polysilicon profiles, in: J. Vac. Sci. Technol. B 20 (3), May/Jun 2002, pp. 1055-63

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004007167A1 (de) * 2004-02-09 2005-09-08 Infineon Technologies Ag Verfahren zum Herstellen geätzter Strukturen
DE102004021457A1 (de) * 2004-04-29 2005-11-24 Infineon Technologies Ag Verfahren und Substrat zur Herstellung von Halbleiterbauelementen
DE102005042071A1 (de) * 2005-08-31 2007-03-08 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur
DE102005042071B4 (de) * 2005-08-31 2007-11-08 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur

Also Published As

Publication number Publication date
US20030232505A1 (en) 2003-12-18
US6933240B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE3841588C2 (de)
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102009023251B4 (de) Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
DE102010003452B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
DE69626562T2 (de) Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
EP1444724A2 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE102019124340B4 (de) Mehrfach-abstandhalter-unterstütztes physikalisches ätzverfahren von sub-60-nm-mram-vorrichtungen
DE69623598T2 (de) Halbleiterverfahren zur herstellung eines elektrisch leitenden kontaktanschlusses
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69819023T2 (de) Methode, eine leitende schicht zu ätzen
DE102006037751A1 (de) Verfahren zur Ausbildung eines dotierten Abschnitts und eines Transistors
DE10054109A1 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
EP1504471A1 (de) Schichtanordnung sowie speicheranordnung
DE10162905A1 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE10131709B4 (de) Verfahren zur Herstellung einseitiger Buried-Straps
DE10226604B4 (de) Verfahren zum Strukturieren einer Schicht
DE102008045036B4 (de) Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
DE3219284C2 (de)
DE10320944A1 (de) Verfahren zum Steigern der Ätzrate und der Ätztiefe in Strukturen mit hohem Aspektverhältnis
DE19531773A1 (de) Halbleiter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einer äußeren Schicht und einer inneren Schicht, und integrierter Schaltkreis

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection