DE102023135605A1

DE102023135605A1 - Photonische integrierte Schaltung, die Gräben darin definiert

Info

Publication number: DE102023135605A1
Application number: DE102023135605.4A
Authority: DE
Inventors: Xiaoqian Li; Omkar G. Karhade; Nitin A. Deshpande; Julia Chiu; Chia-Pin Chiu; Kaveh Hosseini; Madhubanti CHATTERJEE
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2023-03-24
Filing date: 2023-12-18
Publication date: 2024-09-26
Also published as: US20240319437A1

Abstract

Eine photonische integrierte Schaltung (PIC), eine Halbleiteranordnung, umfassend die PIC, ein Multi-Chip-Package, umfassend die PIC, und ein Verfahren zum Bilden der PIC. Die PIC umfasst ein PIC-Substrat und eine Halbleiterschicht auf einer oberen Oberfläche des PIC-Substrats und umfassend ein Halbleitermaterial und eine optische Komponente. Das PIC-Substrat definiert einen Lufthohlraum darin, der sich in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit der optischen Komponente erstreckt. Die Halbleiterschicht ist frei von irgendeiner Öffnung durch dieselbe in Kommunikation mit dem Lufthohlraum.

Description

Technisches Gebiet
Diese Offenbarung bezieht sich im Allgemeinen auf mikroelektronische Bauelemente, die Licht zum Übertragen oder Verarbeiten von Informationen verwenden.
Erklärung zum Interesse der Regierung
Ausführungsbeispiele wurden mit staatlicher Unterstützung im Rahmen der Vereinbarung Nr. HR00111830002-0126 des Verteidigungsministeriums der Vereinigten Staaten gemacht. Der Staat hat bestimmte Rechte an Ausführungsbeispielen.
Hintergrund
Silizium-Photonik kombiniert integrierte Schaltungen und photonische Halbleiterbauelemente oder photonische integrierte Schaltungen (PICs; photonics integrated circuits). Eine PIC umfasst ein Halbleiterbauelement, das mehrere photonische Komponenten auf einem einzelnen Chip integriert, ähnlich wie elektronische Schaltungen mehrere elektronische Komponenten auf einem einzelnen Chip integrieren. Diese photonischen Komponenten können unter anderem Mikro-Ring-Resonatoren (MRR; micro-ring resonators), Wellenleiter, Laser und Detektoren umfassen. PICs können für eine Vielzahl von Anwendungen wie beispielsweise optische Kommunikation, Erfassung und biomedizinische Bildgebung eingesetzt werden.
Ein MRR ist eine Art von optischem Resonator, der in der Photonik und der integrierten Optik eingesetzt wird. Er umfasst eine winzige ringförmige Struktur (Ringstruktur) von üblicherweise einigen Mikrometern Durchmesser, die aus einem Material mit hohem Brechungsindex wie beispielsweise Silizium hergestellt ist. Wenn Licht in den Ring eingekoppelt wird, zirkuliert es mehrfach um den Ring und interagiert mit dem Material, wodurch das Licht veranlasst wird, bei bestimmten Wellenlängen zu schwingen. Diese schwingenden Wellenlängen können für eine Vielzahl von Anwendungen wie beispielsweise Filterung, Schaltung und Erfassung genutzt werden.
Ein MRR kann manchmal ein integriertes Heizelement umfassen, z. B. ein resistives oder anderes Heizelement, um die Wellenlängenresonanz und den Brechungsindex eines oder mehrerer Abschnitte davon, wie beispielsweise eines oder mehrerer Abschnitte seiner Ringstruktur, zu trimmen (nach der Herstellung und üblicherweise auf Wafer-Ebene) oder abzustimmen (üblicherweise nach der Vereinzelung (singulation) aus einem Wafer und während einer Lebensdauer des MRR). Bei MRRs werden häufig Wärmemanagementstrategien eingesetzt, um eine Wärmeableitung davon zu vermeiden.
Kurze Beschreibung der Zeichnungen
Die Ausführungsbeispiele dieser Offenbarung werden anhand der unten gegebenen detaillierten Beschreibung und anhand der beigelegten Zeichnungen von verschiedenen Ausführungsbeispielen der Offenbarung besser verstanden werden, doch diese sollen die Offenbarung jedoch nicht auf die bestimmten Ausführungsbeispiele beschränken, sondern dienen nur zu Erklärungs- und Verständniszwecken.

1 ist eine Querschnittsansicht eines Abschnitts einer photonischen integrierten Schaltung (PIC) gemäß dem Stand der Technik.
2A ist eine Querschnittsansicht einer Halbleiteranordnung gemäß einem Ausführungsbeispiel.
2B ist eine Querschnittsansicht durch die in 2A gezeigte photonische integrierte Schaltung (PIC) entlang der Linien B-B.
2C ist eine Querschnittsansicht in schematischer und übertriebener Form eines Grabens aus 2A.
3A-3C sind Querschnittsansichten jeweiliger temporärer Waferebene-Halbleiteranordnungen in Fertigungsstufen zur Fertigung einer Halbleiteranordnung wie der in 2A gezeigten.
4A ist eine Querschnittsansicht von zwei Halbleiteranordnungen, die aus einer Vereinzelung der temporären Halbleiteranordnung aus 3C gebildet sind.
4B ist eine Explosionsdarstellung eines oberen Abschnitts eines Grabens innerhalb einer PIC aus 4A.
5 ist ein Flussdiagramm eines Prozesses gemäß einigen Ausführungsbeispielen.
6 ist eine Draufsicht eines Wafers und von Dies, die in einer Halbleiteranordnung umfasst sein können, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
7 ist eine vereinfachte Querschnitt-Seitenansicht, die eine Implementierung einer integrierten Schaltung auf einem Die zeigt, die in verschiedenen Ausführungsbeispielen umfasst sein kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
8 ist eine Querschnitt-Seitenansicht einer Halbleiteranordnung, die irgendwelche der hierin offenbarten Ausführungsbeispiele umfassen kann.
9 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung, die irgendwelche der hierin offenbarten Ausführungsbeispiele umfassen kann.

Detaillierte Beschreibung
Einige Ausführungsbeispiele stellen eine photonische integrierte Schaltung (PIC), eine Halbleiteranordnung, die die PIC umfasst, ein Multi-Chip-Package, das die PIC umfasst, und ein Verfahren zum Bilden der PIC bereit. Die PIC umfasst ein PIC-Substrat und eine Halbleiterschicht auf einer oberen Oberfläche des PIC-Substrats und umfassend ein Halbleitermaterial und eine optische Komponente. Das PIC-Substrat definiert einen Lufthohlraum darin, der sich in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit der optischen Komponente erstreckt. Die Halbleiterschicht ist frei von irgendeiner Öffnung durch dieselbe in Kommunikation mit dem Lufthohlraum.
Vorteilhafterweise stellen einige Ausführungsbeispiele einen Prozess zur Herstellung eines Wärmemanagement-Hohlraums für eine optische Komponente in einer PIC in einer Weise bereit, die leichter zu steuern ist als durch Nassätz-Prozesse aus dem Stand der Technik, zum Teil weil . Ein Prozess gemäß einigen Ausführungsbeispielen kann daher zu einer verbesserten Fähigkeit führen, eine Konfiguration des bereitgestellten Wärmemanagement-Hohlraums zu steuern und somit einen Wärmemanagement-Effekt eines solchen Hohlraums im Hinblick auf die optische Komponente zu steuern. Darüber hinaus wird vorteilhafterweise aufgrund des Fehlens von Öffnungen in dem OCS der PIC bei einigen Ausführungsbeispielen vermieden, dass Plattierungsmetall und/oder Formmaterial, wie z. B. Epoxid, in irgendwelche Öffnungen in dem OCS der PIC eindringt, zur Kopplung einer IC-Komponente mit derselben.
Die folgende Beschreibung und die Zeichnungen stellen spezifische Ausführungsbeispiele ausreichend dar, um dem Fachmann deren Ausführung in der Praxis zu ermöglichen. Andere Ausführungsbeispiele können strukturelle, logische, elektrische, prozessuale und andere Änderungen umfassen. Abschnitte und Merkmale mancher Ausführungsbeispiele können bei anderen Ausführungsbeispielen umfasst sein oder gegen solche aus anderen Ausführungsbeispielen ausgetauscht werden. Die in den Ansprüchen dargelegten Ausführungsbeispiele umfassen alle verfügbaren Entsprechungen dieser Ansprüche. In der nachfolgenden Beschreibung werden verschiedene Aspekte der darstellenden Implementierungen unter Verwendung von Begriffen beschrieben, die gemeinhin von Fachleuten auf dem Gebiet verwendet werden, um die Substanz ihrer Arbeit anderen Fachleuten auf dem Gebiet zu vermitteln. Für Fachleute ist es jedoch offensichtlich, dass Ausführungsbeispiele der vorliegenden Offenbarung mit nur einigen der beschriebenen Aspekte in der Praxis ausgeführt werden können. Zu Erklärungszwecken werden bestimmte Zahlen, Materialien und Konfigurationen dargelegt, um ein tiefgreifendes Verständnis der darstellenden Implementierungen bereitzustellen. Für einen Fachmann ist es jedoch offensichtlich, dass Ausführungsbeispiele der vorliegenden Offenbarung ohne die bestimmten Details in der Praxis ausgeführt werden können. In anderen Fällen werden bekannte Merkmale weggelassen oder vereinfacht, um die darstellenden Implementierungen nicht zu verunklaren.
In der nachfolgenden detaillierten Beschreibung wird Bezug auf die beiliegenden Zeichnungen genommen, die einen Teil derselben bilden, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen, und in denen auf darstellende Weise Ausführungsbeispiele gezeigt sind, bei denen der Gegenstand der vorliegenden Offenbarung in der Praxis ausgeführt werden kann. Es wird darauf hingewiesen, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Veränderungen ausgeführt werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Daher soll die folgende, detaillierte Beschreibung nicht in einem einschränkenden Sinne genommen werden und der Schutzbereich der Ausführungsbeispiele ist durch die beigefügten Patentansprüche und ihre Entsprechungen definiert.
Die hierin beschriebenen Technologien können in einem oder mehreren elektronischen Vorrichtungen implementiert sein. Nicht einschränkende Beispiele für elektronische Vorrichtungen, die die hierin beschriebenen Technologien nutzen können, umfassen irgendeine Art von mobiler Vorrichtung und/oder stationärer Vorrichtung, wie beispielsweise Mikroelektromechanisches-System- (MEMS; microelectromechanical systems) basierte elektrische Systeme, Gyroskope, fortschrittliche Fahrassistenzsysteme (ADAS; advanced driving assistance systems) 5G-Kommunikationssysteme, Kameras, Mobiltelefone, Computer-Endgeräte, Desktop-Computer, elektronische Lesegeräte, Faxgeräte, Kioske, Netbook-Computer, Notebook-Computer, Internetvorrichtungen, Zahlungsterminals, Personaldigitalassistenten, Medienabspielgeräte und/oder Recorder, Server (z. B. Blade-Server, Rack-befestigter Server (Rack-Mount-Server), Kombinationen derselben usw.), Set-Top-Boxen, Smartphones, Tablet-Personal-Computer, ultramobile Personal-Computer, drahtgebundene Telefone, Kombinationen derselben und Ähnliches. Solche Vorrichtungen können tragbar oder stationär sein. Bei einigen Ausführungsbeispielen können die hierin beschriebenen Technologien in einem Desktop-Computer, Laptop-Computer, Smartphone, Tablet-Computer, Netbook-Computer, Notebook-Computer, Personaldigitalassistenten, Server, Kombinationen derselben und Ähnlichem verwendet werden. Allgemeiner können die hierin beschriebenen Technologien in irgendeiner von einer Vielzahl von elektronischen Vorrichtungen, umfassend Halbleiter-Packages mit passiven Wärmeverteilern, Schnittstellenschichten, TIMs, oberen Dies, Seiten-Dies, Substraten und Package-Substraten eingesetzt werden.
Gemäß hiesiger Verwendung sollen die Begriffe „oben“, „unten“, „obere,r,s“, „untere,r,s“, „unterste,r,s“ und „oberste,r,s“ bei Verwendung im Verhältnis zu einem oder mehreren Elementen eine relative und nicht absolute physische Konfiguration vermitteln. Somit kann ein Element, das in einer Vorrichtung als „oberstes Element“ oder „oberes Element“ beschrieben wird, stattdessen das „unterste Element“ oder „untere Element“ in der Vorrichtung bilden, wenn die Vorrichtung umgekehrt wird. Ähnlich kann ein Element, das in der Vorrichtung als „unterstes Element“ oder „unteres Element“ beschrieben wird, stattdessen das „oberste Element“ oder „obere Element“ in der Vorrichtung bilden, wenn die Vorrichtung umgekehrt wird.
Nach hiesigem Gebrauch soll sich eine Bezugnahme auf einen „Die“ im weitesten Sinne auf einen Die, ein Chiplet, einen Chip-Komplex, einen Chiplet-Komplex oder irgendeine andere Integrierte-Schaltung-Struktur, umfassend eine auf ein Substrat gestützte Schaltungsanordnung darin, beziehen. Während die Begriffe Die, Chip und Chiplet austauschbar verwendet werden können, wird der Begriff Chiplet wird manchmal verwendet, um sich auf einen Integrierte-Schaltung-Die zu beziehen, der einen Teilsatz der Funktionalität einer größeren Integrierte-Schaltung-Komponente implementiert, wobei die größere Integrierte-Schaltung-Komponente unter Verwendung eines oder mehrerer Chiplets gebildet wird, die durch Zwischen-Die-Verbindungen (z. B. Interposer, Brücken, lokale Verbindungskomponenten, lokale Siliziumverbindungen) verbunden sind. Die Verwendung von Chiplets in Integrierte-Schaltung-Komponenten ist attraktiv geworden, da sich die Merkmalgrößen verringert haben und die Nachfrage nach größeren Hochperformance-Integrierte-Schaltung-Komponenten gestiegen ist. Der Ansatz, mehrere „Known-Good-Dies“ (bekanntermaßen gute Dies) (Chiplets) anzuordnen, um eine größere Integrierte-Schaltung-Komponente zu bilden, führt zu verbesserten Fertigungseffizienzen, da die Gesamtausbeute einer Integrierte-Schaltung-Komponente, die aus mehreren kleinen Chiplets angeordnet ist, besser ist als die einer Integrierte-Schaltung-Komponente, bei der die Funktionalität der Chiplets auf einem einzelnen großen Integrierte-Schaltung-Die implementiert ist. Irgendein Integrierte-Schaltung-Die, Chip oder Chiplet kann irgendeinen Abschnitt der Funktionalität irgendeiner hierin beschriebenen oder referenzierten Prozessoreinheit implementieren.
Nach hiesigem Gebrauch kann sich der Begriff „das Material“ von Komponente A auf ein oder mehrere konstituierende Materialien von Komponente A beziehen. Umfasst Komponente A beispielsweise 3 Teilschichten, die aus drei jeweiligen Materialien X, Y und Z hergestellt sind, so kann sich die Offenbarung hierin auf „das Material von Komponente A“ beziehen, um sich auf eines oder mehrere der Materialien X, Y und Z zu beziehen, aus denen Komponente A besteht.
Nach hiesigem Gebrauch kann sich der Begriff „elektronische Komponente“ auf eine aktive elektronische Schaltung/eine aktive elektronische Komponente (z. B. Verarbeitungs-einheit, Die, Chiplet, Speicher, Hohe-Bandbreite-Speicher (HBM; High Bandwidth Memory), Speicherungsvorrichtung, FET etc.) oder eine passive elektronische Schaltung/eine passive elektronische Komponente (z. B. Widerstand, Induktivität, Kondensator etc.) beziehen.
Nach hiesigem Gebrauch kann sich der Begriff „Elektronische-Integrierte-Schaltung-Komponente“ (oder EIC oder IC-Komponente) auf eine elektronische Komponente beziehen, die in eine Halbleiteranordnung integriert werden kann und ausgebildet sein kann, eine Funktion unter Verwendung von Elektrizität zum Kommunizieren von Signalen auszuführen. Eine Integrierte-Schaltung- (IC) Komponente kann eine oder mehrere von irgendwelchen elektronischen Komponenten, wie z. B. irgendwelche hierin beschriebenen oder referenzierten elektronischen Komponenten, oder irgendeine andere Rechensystem-Komponente, wie z. B. eine Prozessoreinheit (z. B., System-auf-einem-Chip (SoC; system-on-a-chip), Prozessorkern, Grafikprozessoreinheit (GPU; graphics processor unit), Beschleuniger, Chipsatzprozessor), I/O-Steuerung, Speicher oder Netzwerkschnittstellensteuerung, umfassen und kann ein oder mehrere zusätzliche aktive oder passive Bauelemente wie beispielsweise Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, ESD-Bauelemente (ESD = elektrostatische Entladung; electrostatic discharge) und Speicherbauelemente umfassen.
Ein nicht einschränkendes Beispiel für eine ungepackagete IC-Komponente umfasst einen einzelnen monolithischen IC-Die (hierin abgekürzt zu „Die“); der Die kann Löthöcker umfassen, die an Kontakten auf dem Die angebracht sind. Wenn sie auf dem Die vorhanden sind, können die Löthöcker es ermöglichen, den Die direkt an einer gedruckten Schaltungsplatine (PCB; printed circuit board) anzubringen.
Nach hiesigem Gebrauch kann sich der Begriff „optische Komponente“ auf eine optische Vorrichtung beziehen, die in eine Halbleiteranordnung integriert werden kann und ausgebildet sein kann, eine Funktion unter Verwendung von Licht zum Kommunizieren von Signalen auszuführen. Eine optische Komponente kann beispielsweise eines oder mehrere umfassen von: einem MRR, einem optischen Modulator (z. B. verwendet zum Modulieren der Amplitude oder Phase von Licht in optisch basierten optischen Schaltungen, wie beispielsweise einem MRR oder einem Mach-Zehnder-Interferometer (MZI)), einem optischen Photodetektor (z. B. verwendet zum Umwandeln optischer Signale in elektrische Signale in optisch basierten optischen Schaltungen), einem optischen Filter (z. B. verwendet zum selektiven Herausfiltern bestimmter Wellenlängen von Licht in optisch basierten optischen Schaltungen), einem optischen Koppler (z. B. verwendet zum Ein- und Auskoppeln von Licht in und aus optischen Wellenleitern in optisch basierten optischen Schaltungen), einem optischen Spiegel (z. B. verwendet zum Reflektieren von Licht in optisch basierten optischen Schaltungen), einem optischen Splitter (z. B. verwendet zum Aufteilen eines eingehenden optischen Signals in mehrere Ausgangssignale in optisch basierten optischen Schaltungen), einem optischen Schalter (z. B. verwendet zum Routen optischer Signale zwischen verschiedenen Wellenleitern oder Kanälen in optisch basierten optischen Schaltungen), einem optischen Verstärker (z. B. verwendet zum Verstärken optischer Signale in optisch basierten optischen Schaltungen) oder einem optischen Laser (z. B. verwendet zum Erzeugen kohärenten Lichts in optisch basierten optischen Schaltungen).
Bei verschiedenen Ausführungsbeispielen kann eine optische Komponente, wie z. B. ein MRR, auf einem Silizium-auf-Isolator- (SOI) Wafer positioniert sein, wobei das Substrat Silizium umfassen kann.
Nach hiesigem Gebrauch bezieht sich eine „PIC“ auf ein Bauelement, das eine oder mehrere photonische Komponenten auf einem einzelnen Chip oder Substrat integriert, ähnlich wie integrierte Schaltungen eine oder mehrere elektronische Komponenten auf einem einzelnen Chip integrieren. PICs werden in Optische-Kommunikation-, Erfassungs- und Rechenanwendungen eingesetzt und sind entworfen, um die Miniaturisierung und Integration komplexer optischer Systeme zu ermöglichen. Eine photonische integrierte Schaltung umfasst üblicherweise eine Reihe photonischer Komponenten wie beispielsweise Laser, Modulatoren, Detektoren, Filter und Wellenleiter, die auf einem gemeinsamen Substrat wie beispielsweise Silizium oder Indiumphosphid integriert sind. Die optischen Komponenten sind durch Wellenleiter miteinander verbunden, die den Fluss von Lichtsignalen leiten und lenken. Die optischen Komponenten werden üblicherweise unter Verwendung von lithografischen Techniken hergestellt, die die genaue Steuerung ihrer Abmessungen und ihrer Platzierung ermöglichen.
PICs können mehrere Vorteile gegenüber herkömmlichen optischen Systemen bieten, umfassend reduzierte Größe, Gewicht und Leistungsverbrauch. Sie können auch eine verbesserte Performance und Zuverlässigkeit bieten, da durch die Integration mehrerer Komponenten die Anzahl von optischen Verbindungen und potenziellen Quellen für Signalverlust oder Interferenz reduziert werden.
PICs können in einer Vielzahl von Anwendungen verwendet werden, umfassend in der Telekommunikation, in Rechenzentren, in der medizinischen Bildgebung und in der Umwelterfassung. Sie werden auch für den Einsatz in aufstrebenden Bereichen wie beispielsweise der Quanten-Datenverarbeitung und Erfassung untersucht, wobei ihre Fähigkeit, mehrere optische Funktionen auf einem einzelnen Chip zu integrieren, erhebliche Vorteile bietet.
Nach hiesigem Gebrauch bezieht sich eine „Halbleiterkomponente“ auf ein Halbleiterbauelement, z. B. eine elektronische oder photonische oder MEMs-Komponente, die aus Halbleitermaterial hergestellt ist, das ein spezifisches Verhalten aufweist und/oder eine oder mehrere spezifische Funktionen ausführt. Der Betrieb eines Halbleiterbauelements basiert zum Teil auf den Eigenschaften von Halbleitermaterialien, die eine Leitfähigkeit (z. B. für Elektrizität und/oder Licht) zwischen der von Leitern und Isolatoren aufweisen. Die elektrische Leitfähigkeit eines Halbleiters kann durch das Einbringen von Verunreinigungen, einem Prozess, der als Dotierung bekannt ist, gesteuert und modifiziert werden. Dotierung erzeugt Bereiche mit überschüssigen Elektronen oder Löchern innerhalb des Materials, die einen kontrollierten Fluss von Strom durch das Bauelement ermöglichen. Die optische Leitfähigkeit innerhalb einer optischen Komponente kann durch Steuern der Brechungsindizes von Wellenleitern darin gesteuert werden. Beispiele für Halbleiterkomponenten oder Halbleiterbauelemente umfassen ICs und/oder PICs.
Nach hiesigem Gebrauch kann sich ein „Heizelement“, das in eine optische Komponente integriert ist, auf irgendeine Struktur beziehen, die den Effekt hat, eine Temperatur von zumindest einem Abschnitt der optischen Komponenten in kontrollierter Weise zu erhöhen. Heizelemente werden in photonischen Komponenten für verschiedene Zwecke eingesetzt, z. B. zur Temperatursteuerung, Abstimmung und Stabilisierung. Einige Beispiele für Heizelemente, die in photonischen Komponenten verwendet werden, sind resistive Heizer, thermoelektrische Heizer, Optische-Absorption-Heizer, Mikroheizer und Mikroelektromechanische-Systeme- (MEMS; micro-electro-mechanical systems) Heizer. Resistive Heizer sind die am häufigsten verwendeten Heizelemente in photonischen Komponenten. Sie sind hergestellt aus Materialien mit hohem elektrischem Widerstand, wie beispielsweise Platin, Wolfram und Nickel-Chrom-Legierungen. Diese Materialien sind auf einem Substrat abgeschieden oder in das Bauelement eingebettet und wenn ein Strom durch sie geleitet wird, erwärmen sie sich und erhöhen die Temperatur des umgebenden Bereichs. Thermoelektrische Heizer basieren auf dem Prinzip des Peltier-Effekts, bei dem ein Temperaturgradient erzeugt wird, indem ein Strom durch einen Übergang ungleicher Materialien geleitet wird. Sie werden zur präzisen Temperatursteuerung und -stabilisierung verwendet und werden häufig in Kombination mit resistiven Heizern verwendet. Optische-Absorption-Heizer nutzen die Absorption von Licht zur Erzeugung von Wärme. Sie werden häufig in optischen Wellenleitern und Fasern verwendet, wo eine lokalisierte Temperaturerhöhung erforderlich ist, um den Brechungsindex anzupassen oder eine thermische Linse zu erzeugen. Mikroheizer sind winzige resisitive Heizer, die in photonische Bauelemente wie beispielsweise Laser, Modulatoren und Sensoren integriert werden. Sie werden zur präzisen Temperatursteuerung und Abstimmung dieser Bauelemente verwendet. MEMS-Heizer sind miniaturisierte Heizelemente, die in photonische Bauelemente integriert werden können. Sie werden häufig zur thermischen Abstimmung und Betätigung verwendet und können durch Anlegen einer elektrischen Spannung oder eines Magnetfeldes betrieben werden. Insgesamt hängt die Wahl des Heizelements von der spezifischen Anwendung und den Anforderungen an Temperatursteuerung, Abstimmung und Stabilität ab.
Nach hiesigem Gebrauch bezieht sich „Halbleiteranordnung“ auf eine Struktur, die einer Anordnung einzelner Halbleiterkomponenten, wie beispielsweise integrierter Schaltungen (ICs) und/oder PICs, auf einem Substrat oder Package entspricht. Der Anordnungsprozess kann mehrere Schritte umfassen, umfassend Komponenten-Anbringen, Drahtbonden oder Flip-Chip-Bonden, Kapselung und Testen. Bei dem Komponenten-Anbringen-Prozess wird die Halbleiterkomponente unter Verwendung eines Klebemittels oder Lötmittels an einem Substrat oder Leitungsrahmen angebracht. Bei dem Drahtbonden-Prozess werden dünne Drähte verwendet, um die Bond-Anschlussflächen auf der Komponente mit den entsprechenden Anschlussflächen auf dem Substrat oder Leitungsrahmen zu verbinden. Bei dem Flip-Chip-Bonden wird die Komponente umgedreht und direkt mit dem Substrat oder Package gebondet, was Verbindungen mit höherer Dichte und kürzere Drahtlängen ermöglicht. Nach dem Halbleiterkomponenten-Anbringen- und Verbinden-Prozess kann die Anordnung mit einem Schutzmaterial, z. B. Epoxid oder Kunststoff, eingekapselt werden, um mechanischen Schutz und Umweltstabilität bereitzustellen. Schließlich kann die Anordnung getestet werden, um sicherzustellen, dass sie den Entwurfsspezifikationen und Performance-Anforderungen entspricht.
Nach hiesigem Gebrauch kann „Abstand“ von Mitte-zu-Mitte zwischen zwei Elementen (z. B. von einer Mitte eines Grabens zu einer Mitte eines benachbarten Grabens) gemessen werden.
Nach hiesigem Gebrauch kann sich „Kontakte“ auf elektrisch leitfähige Strukturen von oder auf einer ersten mikroelektronischen Komponente (z. B. einer elektronischen Komponente, einem Substrat, einer Panel-Schicht etc.) beziehen, die mit Kontakten einer zweiten mikroelektronischen Komponente elektrisch gekoppelt sein können. Kontakte können zum Beispiel Lötkugeln, Anschlussflächen oder Pins umfassen.
„Elektrisch leitfähige Strukturen“ nach hiesigem Gebrauch können ein elektrisch leitfähiges Material wie beispielsweise ein Metall (z. B. Kupfer, Aluminium, Nickel, Kobalt, Eisen, Zinn, Gold, Silber oder Kombinationen davon) umfassen. Beispiele für elektrisch leitfähige Strukturen können Leiterbahnen, die sich horizontal erstrecken, und Vias, die sich vertikal erstrecken, umfassen.
Mit „A ist in B eingebettet“ ist hierin gemeint, dass B Seitenoberflächen von A zumindest teilweise bedeckt und höchstens alle Oberflächen von A bedeckt.
Ein bestehendes Beispiel einer gepackagten Halbleiteranordnung umfasst einen oder mehrere Integrierte-Schaltung-Dies, die auf einem Package-Substrat befestigt sind, wobei die Integrierte-Schaltung-Dies und das Package-Substrat in einem Gehäusematerial, wie beispielsweise einem Metall, Kunststoff, Glas oder Keramik, eingekapselt sind. Oft umfasst die Einfassung einen integrierten Wärmeverteiler (IHS; integrated heat spreader); die gepackagte Integrierte-Schaltung-Komponente weist oft Höcker, Anschlussleitungen (leads) oder Pins auf, die an dem Package-Substrat angebracht sind (entweder direkt oder durch Drähte, die die Höcker, Anschlussleitungen oder Pins an dem Package-Substrat anbringen), um die gepackagte Integrierte-Schaltung-Komponente an einer gedruckten Schaltungsplatine (oder Hauptplatine oder Basisplatine) oder einer anderen Komponente anzubringen.
Die folgende detaillierte Beschreibung soll die Anwendung und Verwendung der offenbarten Technologien nicht einschränken. Es kann offensichtlich sein, dass die neuen Ausführungsbeispiele ohne jedes hierin beschriebene Detail ausgeführt werden können. Der Kürze halber können bekannte Strukturen und Bauelemente in Form eines Blockdiagramms gezeigt sein, um eine Beschreibung derselben zu erleichtern.
Der Einfachheit halber kann ein Ausdruck, der sich auf ein Element „X“ bezieht, wobei X ein Bezugszeichen ist, verwendet werden, um sich auf irgendeines der Elemente XA-XB zu beziehen, wenn die Elemente als solche offenbart und in den beiliegenden Zeichnungen als solche gekennzeichnet sind.
Halbleiteranordnungen und zugehörige Bauelemente und Verfahren werden hierin offenbart.
1 zeigt einen Abschnitt 100 einer PIC gemäß dem Stand der Technik. Der Abschnitt 100 der PIC umfasst ein Substrat 102, z. B. ein Siliziumsubstrat, und eine Halbleiterschicht in Form von Optische-Komponente-Strata (OCS; optical component strata) 104. Bei dem gezeigten Beispiel umfasst das OCS 104 eine Optische-Komponente-Schicht (OCL; optical component layer) 106, die zwischen zwei Oxidschichten 108 und 110 sandwichartig angeordnet ist. Die OCL 106 kann ein Halbleitermaterial umfassen, z. B. ein kristallines Halbleitermaterial, wie beispielsweise kristallines Silizium. Die OCL 106 umfasst ferner eine optische Komponente 112. Die Oxidschicht 108 entspricht einer Mantelschicht (cladding layer) und kann z. B. Siliziumdioxid umfassen. Die Oxidschicht 110 entspricht einer Vergrabenes-Oxid- (BOX; buried oxide) Schicht und kann auch Siliziumdioxid umfassen. Die BOX-Schicht 110 kann das Siliziumsubstrat 102 überdecken und kann die OCL 106 von demselben trennen.
Um das Wärmemanagement der optischen Komponente 112 zu gewährleisten, wird nach dem Stand der Technik ein Ätzprozess verwendet, um zunächst Öffnungen 113, die sich durch das OCS 104 erstrecken, bereitzustellen, und um anschließend einen Lufthohlraum 114, der sich unterhalb der optischen Komponente 112 erstreckt, bereitzustellen. Der dem Stand der Technik entsprechende Hohlraum 114 definiert Unterschnittregionen 116, die sich unter dem OCS 114 auf gegenüberliegenden Seiten der Öffnungen 113 erstrecken. Die Konfiguration des Lufthohlraums 114 wird üblicherweise aufgrund des Verwendens von Nassätzprozessen herbeigeführt, um durch das OCS 104 und das Siliziumsubstrat 102 zu ätzen. Der Hohlraum 114 gewährleistet ein Wärmemanagement, insbesondere wo die optische Komponente 112 ein oder mehrere Heizelemente umfasst. Die Temperatur um optische Komponenten herum, die Wärme erzeugen, wie z. B. ein MRR mit einem integrierten Heizelement, sollte gut kontrolliert werden. Zu diesem Zweck stellt der Stand der Technik Leerräume (voids) oder Hohlräume (cavities) unter der optischen Komponente bereit, um die optische Komponente von dem Bulk-Si-Substrat zu isolieren, das die optische Komponente trägt, um eine Wärmeableitung von derselben zu vermeiden. Normalerweise wird auf der Oberfläche der Schicht, die die optische Komponente umfasst, ein Luftgraben erzeugt und ein Volumen von Si darunter, das herausgeätzt werden wird, um während des PIC-Herstellungsprozesses eine Lufttasche zu erzeugen.
Ausführungsbeispiele betrachten jedoch, dass Ätzprozesse zum Bereitstellen von unter optischen Komponenten liegenden Hohlräumen gemäß dem Stand der Technik schwer zu steuern sind. Infolgedessen können die Auswirkungen solcher Ätzprozesse auf die betroffenen Zonen zu unvorhersehbaren Ergebnissen führen, z. B. zu Hohlräumen, die erheblichen Unterschnittregionen und beträchtliche Breiten aufweisen. Darüber hinaus können solche Ätzprozesse aufgrund des Vorhandenseins von Öffnungen 113 innerhalb des OCS 104 zu unvorhersehbaren Ergebnissen während des Bumping- (Höckerbildungs) Prozesses führen, wobei Plattierungsmetall und/oder Formmaterial, wie z. B. Epoxid, in solche Öffnungen eindringen könnte.
Es wird nun auf die 2A und 2B Bezug genommen, die jeweils eine Halbleiteranordnung 200, umfassend eine PIC 220 gemäß einem Ausführungsbeispiel, und eine Querschnittsansicht durch die PIC 220 von 2A entlang der Linien B-B zeigen.
Bezug nehmend zuerst auf 2A umfasst die Halbleiteranordnung 200 eine Halbleiterstruktur in Form der PIC 220 gemäß einem Ausführungsbeispiel.
Die PIC 220 umfasst ein Substrat 202, z. B. ein Siliziumsubstrat, und Optische-Komponente-Strata (OCS) 204 an einer oberen Oberfläche des Substrats 202. Bei dem gezeigten Beispiel umfasst das OCS 204 eine Optische-Komponente-Schicht (OCL; optical component layer) 206, die zwischen zwei Oxidschichten 208 und 210 sandwichartig angeordnet ist. Die OCL 206 kann ein kristallines Material umfassen, z. B. kristallines Silizium. Die OCL 206 umfasst ferner ein Array von optischen Komponenten wie beispielsweise den optischen Komponenten 212a, 212b und 212c. Die Oxidschicht 208 entspricht einer Mantelschicht (cladding layer) und kann z. B. Siliziumdioxid umfassen. Die Oxidschicht 210 entspricht einer Vergrabenes-Oxid- (BOX) Schicht 210 und kann auch Siliziumdioxid umfassen. Die BOX-Schicht 210 kann das Siliziumsubstrat 202 überdecken und kann die OCL 206 von demselben trennen.
Gemäß einigen Ausführungsbeispielen umfasst das Wärmemanagement der optischen Komponenten innerhalb der OCL 206 das Bereitstellen von Gräben 214, wie z. B. den Gräben 214a, 214b und 214c, wie in 2A sichtbar. Die Gräben 214 erstrecken sich in einer Richtung von einer unteren Oberfläche 201 des Substrats 202 in Richtung der OCL 206. Gemäß einigen Ausführungsbeispielen erstrecken sich die Gräben von der unteren Oberfläche des Substrats 202 an ihrem ersten Ende und enden an der OCL 206 an ihrem zweiten Ende. Gemäß einigen Ausführungsbeispielen erstrecken sich einzelne der Gräben im Wesentlichen senkrecht im Hinblick auf die untere Oberfläche des Substrats. Gemäß einigen Ausführungsbeispielen sind einzelne der Gräben in Deckung mit jeweiligen der optischen Komponenten 212a, 212b und 212c. Die Gräben stoppen an der BOX-Schicht 210, und das OCS 204 weist keine Öffnungen darin auf, die mit den Gräben 214 verbunden sind, im Gegensatz zu den Öffnungen 113 von 1, die für die Bereitstellung des Hohlraums 114 für das Wärmemanagement der optischen Komponente 112 im Stand der Technik, wie in 1 gezeigt, erforderlich und mit demselben verbunden waren.
Bei einigen Ausführungsbeispielen kann die BOX-Schicht 210 ungefähr 2 bis 3 Mikrometer dick sein (gemessen in einer Richtung von ihrer oberen Oberfläche zu ihrer unteren Oberfläche); das Substrat 202 kann in einem Bereich von ungefähr 50 bis ungefähr 200 Mikrometer dick sein (wobei „ungefähr“ plus oder minus 2 % bedeutet); die Mantelschicht 208 kann eine Dicke von ungefähr 20 Mikrometern aufweisen, und die OCL 206 kann eine Dicke von ungefähr 200 nm aufweisen. Bei einigen Ausführungsbeispielen sind die Mantelschicht 208 und die BOX-Schicht 210 in Bereichen, die keine optische Komponente umfassen, möglicherweise nicht voneinander unterscheidbar.
Die optischen Komponenten 212 von 2 können irgendwelche optischen Komponenten umfassen und können einander ähnlich oder voneinander verschieden sein. Eine oder mehrere der optischem Komponenten 212 können ein oder mehrere Heizelemente umfassen. Das Bereitstellen eines Grabens 214 in der PIC 220 kann einer optischen Komponente 212 entsprechen, die ein Heizelement in derselben integriert. Im letzteren Fall kann der Graben 214 sogar noch nützlicher sein, um das Wärmemanagement der optischen Komponente 212 zu erleichtern. Gemäß einem Ausführungsbeispiel kann ein Graben 214 mit einer optischen Komponente 212 „in Deckung“ sein, indem sein geschlossener Endabschnitt 234 vollständig oder teilweise an eine Grundfläche der optischen Komponente 212 angrenzt. Gemäß einigen Ausführungsbeispielen kann ein Graben 214 mit einer oder mehreren optischen Komponenten 212 in Deckung sein.
Eine oder mehrere optische Komponenten 212 können z. B. einen MRR umfassen. Der MRR kann eine Silizium-Wellenleiter-Struktur umfassen, die eine leicht dotierte P-Region, eine leicht dotierte N-Region, eine hochdotierte P+-Region, eine hochdotierte N+-Region, intrinsisches Silizium und Siliziumdioxid (als Teiler zwischen verschiedenen Si-Dotierungsbereichen) umfassen kann. Eine nicht einschränkende Möglichkeit zur Identifizierung eines MRR ist eine visuelle Prüfung der in einer Querschnittsansicht vorhandenen Materialien und der Struktur und Form der Materialien, um zu bestimmen, dass der Silizium-Wellenleiter implementiert wurde. Obwohl ein MRR bei verschiedenen Ausführungsbeispielen die gleichen Materialien wie eine CMOS-Komponente umfassen kann, setzen die Struktur eines MRR und seine Form andere Dotierungsprofile ein als eine CMOS-Komponente. Ausführungsbeispiele eines MRR, bei denen er als optische Komponente verwendet wird, können eine Dicke von ungefähr 220 Nanometern aufweisen.
Die Halbleiteranordnung 200 umfasst ferner eine IC-Komponente 230, wie z. B. einen Die, wobei die IC-Komponente 230 durch elektrisch leitfähige Strukturen in Form von Höckern 232 elektrisch mit einem Package-Substrat 222 gekoppelt ist. Das gezeigte Ausführungsbeispiel der Halbleiteranordnung 200 zeigt eine Flip-Chip-Anbringung der IC-Komponente 230 an der PIC 220. Da einige Ausführungsbeispiele die Notwendigkeit der Bereitstellung irgendwelcher Öffnungen in dem OCS 204 beseitigen, um die Bereitstellung von Wärmemanagement-Hohlräumen, wie z. B. Gräben 214, zu ermöglichen, würde eine Kopplung einer IC-Komponente mit der PIC vorteilhafterweise das Eindringen von Metallplattierungs-Material in die Hohlräume während eines Bumping-Prozesses vermeiden und das Eindringen von irgendeinem Formmaterial, wie z. B. Epoxid, in die Hohlräume vermeiden, wie es bei Konfigurationen des Standes der Technik, auftreten kann, wie in 1 gezeigt.
Die Kombination von allem in der Halbleiteranordnung 200 von 2A abzüglich des Package-Substrats 222 wird im Folgenden als eine IC-PIC-FAU-Anordnung 224 bezeichnet, die weiter unten im Zusammenhang mit 8 erwähnt wird.
Das Package-Substrat 222 kann beispielhalber eine Kernschicht und Aufbauschichten auf einer Seite oder auf beiden Seiten der Kernschicht (nicht dargestellt) umfassen, wobei die Kernschicht ein nicht leitfähiges Material wie Glas, Silizium oder ein organisches Material (z. B. Epoxid) umfasst. Die Aufbauschichten können aufeinanderfolgende nicht leitfähige Schichten und aufeinanderfolgende Metallschichten (oder Redistributionsschichten (RDLs; redistribution layers) (z. B. M1, M2, ... Mn) zwischen den dielektrischen Schichten umfassen.
Die PIC 220 ist so dargestellt, dass sie innerhalb einer durch das Package-Substrat definierten Leistenregion 221 an einer Seite desselben bereitgestellt wurde und durch eine Adhäsionschicht 228, wie z. B. einen doppelseitigen Klebefilm (DAF; double-sided adhesive film), mechanisch an dem Package-Substrat befestigt wurde. Die IC-Komponente 230 kann durch eine Anzahl der Höcker 232 elektrisch mit der PIC 220 gekoppelt sein, wie gezeigt ist. Elektrische Signale von der IC-Komponente 230 können durch einen oder mehrere elektro-optische Modulatoren der PIC 220 in entsprechende optische Signale innerhalb der PIC 220 umgewandelt werden und umgekehrt. Elektro-optische Modulatoren sind eine Form von optischen Komponenten und können u.a. Mach-Zehnder-Interferometer (MZI), Elektro-Absorptionsmodulatoren und Phasenmodulatoren umfassen.
Licht kann in die PIC 220 ein- und ausgekoppelt werden zur Signalkommunikation mit derselben unter Verwendung des optischen Pfades 229. Der optische Pfad 229 kann irgendeine geeignete Form annehmen, z. B. einen oder mehrere optische Koppler oder Wellenleiter der PIC. Der spezifische optische Pfad, der verwendet wird, hängt von dem Entwurf der PIC und den Anwendungsanforderungen ab. Eine gängige Methode zur Einkopplung von Licht in eine PIC ist die Verwendung eines Gitterkopplers als ein Ausführungsbeispiel des optischen Pfades 229. Ein Gitterkoppler ist eine periodische Struktur, die entworfen ist, um Licht aus einer optischen Faser oder einem Wellenleiter effizient in eine PIC ein- oder auszukoppeln. Der Gitterkoppler kann unter Verwendung von Lithographie- und Ätztechniken direkt auf der Oberfläche der PIC hergestellt werden, was eine effiziente und kompakte Kopplung von Licht ermöglicht. Ein anderes Verfahren zum Einkoppeln von Licht in eine PIC ist durch die Verwendung eines Kantenkopplers. Ein Kantenkoppler ist eine Struktur, die Licht von einem Wellenleiter am Rand der PIC in eine externe optische Faser einkoppelt oder umgekehrt. Kantenkoppler können unter Verwendung einer Vielzahl von Techniken hergestellt werden, umfassend Faserausrichtung, Lithografie und Ätzen.
Der optische Pfad 229 ist mit einer Faser-Array-Einheit (FAU; fiber array unit) 226 gekoppelt; wie gezeigt ist. Gemäß einem Beispiel kann die FAU 226 ein Array von optischen Fasern umfassen, die präzise ausgerichtet und an beiden Enden abgeschlossen sind. Die Fasern sind üblicherweise in einem linearen Array oder einem zweidimensionalen Gitter angeordnet und werden zum Senden oder Empfangen von Lichtsignalen verwendet. Die FAU 226 kann in optischen Schalt- und Routing-Anwendungen verwendet werden, bei denen mehrere Fasern verbunden und zu verschiedenen Orten geroutet werden müssen.
Wiederum Bezug nehmend auf die PIC 220 können Gräben 214 gemäß einigen Ausführungsbeispielen unter Verwendung eines Plasmaätzprozesses bereitgestellt werden, umfassend einen Trockenätzprozess unter Verwendung eines oder mehrerer geeigneter Gase, wie z. B. Gase, die üblicherweise während der Plasmavereinzelung (plasma dicing) von PICs auf Wafer-Ebene verwendet werden. Gemäß einigen Ausführungsbeispielen weisen die vorhandenen Gräben im Wesentlichen gerade Seitenwände auf, die sich von einer unteren Oberfläche des Substrats 202 nach oben zu dem OCS 204 erstrecken. Im Vergleich zu Hohlräumen des Standes der Technik, wie sie beispielsweise im Zusammenhang mit 1 gezeigt sind, weisen Gräben einiger Ausführungsbeispiele nur vernachlässigbare Unterschnitte auf/sind im Wesentlichen frei von Unterschnitten, wie z. B. Unterschnitten 116, die in Regionen benachbart zu ihren entsprechenden optischen Komponenten auftreten. Auf einen beispielhaften Prozess wird im Zusammenhang mit den 3A-3C unten noch näher eingegangen.
Bezug nehmend nun auf 2B ist eine Querschnittsansicht 200B durch das Substrat 202 der PIC 220 von 2A dargestellt. Das Substrat 202 definiert ein Array 215 von Gräben 214, umfassend die Gräben 214a, 214b und 214c von 2A. Obwohl das Array 215 von Gräben in 2B ein geordnetes Array von Gräben ist, die ähnliche Querschnittsabmessungen und kreisförmige Querschnittsprofile zeigen, sind Ausführungsbeispiele nicht derart beschränkt. Ausführungsbeispiele umfassen innerhalb ihres Schutzbereichs die Bereitstellung eines oder mehrerer Gräben in einer PIC mit irgendeinem Querschnittsprofil, wie z. B. einem Quadrat, einem Rechteck, einem Dreieck, einer Ellipse oder irgendeiner anderen Form. Ausführungsbeispiele umfassen ferner innerhalb ihres Schutzbereichs die Bereitstellung mehrerer Gräben nicht in einem geordneten Array und/oder mehrerer Gräben mit Abmessungen oder Profilen, die sich voneinander unterscheiden.
Immer noch Bezug nehmend auf 2B zeigt die Figur in gestrichelten Linien und nicht notwendigerweise maßstabsgetreu die laterale Erstreckung möglicher Hohlräume 114B, ähnlich den Hohlräumen 114 in 1, die hätten entstehen können, wenn Lufthohlräume gemäß einer Wärmemanagementlösung des Standes der Technik verwendet worden wären. Die möglichen Hohlräume 114B in 2B legen unter anderem einen der vielen technischen Vorteile der Ausführungsbeispiele nahe, insofern, dass Gräben gemäß einigen Ausführungsbeispielen eine weitere Skalierung und Miniaturisierung von PICs ermöglichen, indem sie es erlauben, dass optische Komponenten innerhalb einer gegebenen PIC wie beispielsweise näher aneinander platziert werden, als dies nach dem Stand der Technik möglich gewesen wäre, und zwar teilweise deshalb, weil Gräben gemäß einigen Ausführungsbeispielen zu minimalen oder keinen Unterschnittregionen führen, sondern eher zu Hohlräumen, die durch im Wesentlichen gerade Seitenwände definiert sind. Letzteres ermöglicht es, optische Komponenten auf einer PIC näher beieinander zu platzieren und gleichzeitig die Vorteile einer Wärmemanagementlösung zu nutzen, die die Bereitstellung von Lufthohlräumen oder -taschen unter derselben umfasst.
Es wird nun auf 2C Bezug genommen, die in schematischer Form und nicht maßstabsgetreu einen Abschnitt 200C einer Grabenregion der PIC 220 von 2A zeigt. Abschnitt 200C umfasst einen Abschnitt des Substrats 202, des OCS 204, der OCL 206, der Abdeckschicht 208, der BOX-Schicht 210, der optischen Komponente 212 zusammen mit dem Graben 214 mit seiner Öffnung auf der Adhäsionsschicht 228. Die Seitenwandprofile des Grabens 214 gemäß dem Ausführungsbeispiel von 2C können gewellte Profile 252, eine schalenförmige oder konkave Endregion 254 aufweisen und können insgesamt einen Winkel theta θ im Hinblick auf die in 2C mit gestrichelten Linien dargestellten vertikalen Ideallinien 250 aufweisen, zum Beispiel wurde ein solcher Graben 214 unter Verwendung von Trockenätzen, z. B. reaktivem Ionentiefenätzen (DRIE; deep reactive ion etching), gebildet. Der Winkel θ, das gewellte Profil und/oder das Vorhandensein einer schalenförmigen (oder konkaven) Endregion eines Grabens sind in 2C schematisch und in übertriebener Form dargestellt, und das Vorhandensein eines oder mehrerer dieser Merkmale in einem unter einer optischen Komponente bereitgestellten soll die Verwendung von Plasmaätzen gemäß einigen Ausführungsbeispielen nahelegen. Die Seitenwände können gemäß einigen Ausführungsbeispielen aufgrund des Wellungs-Effekts rau sein, und die Unterseite der Ätzgrube ist aufgrund des zyklischen Charakters eines Trockenätzprozesses schalenförmig. Der Winkel θ ist üblicherweise geringer als/kleiner als 90◦ und kann bei einem Beispiel ungefähr gleich tan-1 [2h/(Wp - Wm)] sein, wobei Wp die Strukturbreite ist, Wm die zur Erzeugung des Grabens verwendete Breite der Maskenöffnung ist und h die Ätztiefe ist. Bei bestimmten Ausführungsbeispielen können Seitenwände eines Grabens poliert oder anderweitig verarbeitet werden, um die Rauheit desselben zu verringern.
Es wird nun auf die 3A-3C und 4 Bezug genommen, die verschiedene Stufen für die Herstellung einer PIC ähnlich der PIC 220 von 2A zeigen.
Bei 3A umfasst eine temporäre mikroelektronische Struktur 300A einen Wafer 301A, umfassend ein PIC-Substrat-Stratum 302A und ein Halbleiterschicht-Stratum 304A mit einer Vielzahl von optischen Komponenten 312 in demselben. Der Wafer 301A kann zum Beispiel Silizium umfassen. Das Halbleiterschicht-Stratum 304A umfasst eine Mantellage 308A, eine BOX-Lage 310A und ein Optische-Komponente-Stratum 306A zwischen der Mantellage 308A und der BOX-Lage 310A. Die Mantellage 308A und die BOX-Lage 310A können im Hinblick auf jeweilige Materialien und Funktionen ähnlich sein wie die Mantellage 208 und die BOX-Lage 210 von 2A. Das Optische-Komponente-Stratum 306A kann eine Vielzahl von optischen Komponenten in demselben umfassen, ähnlich wie die OCL 206 von 2A. Es kann eine Straße 311 durch das Halbleiter-Stratum 304A und durch einen Teil des Wafers 301A definiert werden, um eine Stelle für das spätere Vereinzeln zu markieren. Die Straße kann bereitgestellt sein, um im Wesentlichen gerade und im Wesentlichen vertikale Seitenwände aufzuweisen, um die optische Kopplung der optischen Komponenten innerhalb des Optische-Komponente-Stratums 306A zu erleichtern. Der Wafer 301A wird wie gezeigt auf einem Vereinzelungs-Band 360 gestützt. Eine Dicke des Wafers 301A kann ungefähr 700 Mikrometer sein, eine Dicke der Mantellage 308A kann ungefähr 20 Mikrometer sein, eine Dicke der BOX-Lage 310A kann ungefähr 2 Mikrometer sein und eine Gesamtdicke des Optische-Komponente-Stratums kann ungefähr 200 Mikrometer sein.
Bezug nehmend nun auf 3B ist die temporäre Halbleiterstruktur von 3A als auf einen Träger 370 übertragen dargestellt, wobei eine „freie“ Oberfläche der Mantellage 308A (in Bezug auf 3A) den Träger 370 kontaktiert und wobei die Dicke des Wafers 301A von 3A auf ungefähr 55 Mikrometer reduziert wurde, um eine temporäre Halbleiteranordnung 300B mit Wafer 301B zu erhalten.
Bezug nehmend nun auf 3C ist die temporäre Halbleiterstruktur von 3B als in einzelne PIC-Strukturen 320' und 320" vereinzelt gezeigt, wobei jede solche PIC-Struktur einer PIC entspricht, ähnlich beispielsweise zu der PIC 220 von 2A. In 3C wurde gemäß einem Ausführungsbeispiel ein Plasmaätzprozess verwendet, um sowohl den Wafer 301B bis zu der Straße 311 zu vereinzeln, als auch ferner, beispielsweise gleichzeitig mit dem Vereinzeln, von der freiliegenden unteren Oberfläche der PICs 301 Gräben 314 in jeder PIC-Struktur 320' und 320" zu bereitzustellen, wie gezeigt ist. Die Gräben können ähnlich zu den Gräben 214 sein, die im Zusammenhang mit 2A-2C ausführlicher beschrieben sind. Vorzugsweise ist in jeder PIC-Struktur 320' und 320" ein Graben pro optischer Vorrichtung bereitgestellt, um die Grabenmerkmale so klein wie möglich zu halten und eine größere mechanische Stabilität für jede resultierende PIC bereitzustellen, als beim Bereitstellen größerer Gräben bereitgestellt worden wäre. Das Bereitstellen von Gräben 314 kann mit Hilfe einer PIC-Grabenmaske (nicht gezeigt) erfolgen, die Öffnungen in derselben aufweist, die dem Ort von bereitzustellenden Gräben entsprechen. Beispielsweise kann eine PIC-Grabenmaske gemäß einigen Ausführungsbeispielen ein Array von Hohlraumöffnungen in derselben umfassen, um mit einem Array von entsprechenden Gräben übereinzustimmen, die ausgebildet sind, in ein Substrat einer PIC trockengeätzt zu werden. Einige Ausführungsbeispiele betrachten die Verwendung von Standard-Trockenätzprozessen, die die Verwendung von Plasma in Trockenätzkammern umfassen, wobei das Plasma ausgebildet ist, mit dem Material (z. B. Silizium) des Substrats einer zu bildenden PIC zu reagieren und mit demselben zu reagieren, um ein Gas aus diesem Material zu bilden, das aus der Kammer weggepumpt werden kann.
Es wird nun auf die 4A und 4B Bezug genommen, die jeweils die PIC-Strukturen 320' und 320" von 3C, wie sie auf ein Vereinzelungs-Band und entsprechende DAFs bewegt wurden (4A), und eine Explosionsansicht eines Grabens und einer Optische-Komponente-Region einer PIC-Struktur von 4A (4B) zeigen.
Wie in 4A zu sehen ist, zeigt, dass eine temporäre Halbleiteranordnung 400, umfassend PIC-Strukturen oder PICs 320' und 320" auf einem Vereinzelungs-Band 460 und entsprechenden DAFs 464' und 464" platziert wurden, bevor die PICs in eine Halbleiteranordnung ähnlich der Halbleiteranordnung 200 von 2A gepackagt wurden. Jede PIC-Struktur 320' und 320" kann einer PIC entsprechen, die mit der PIC 220 von 2 vergleichbar ist. Die DAFs 464' und 464" ermöglichen es, jede PIC 320' und 320" innerhalb einer Halbleiteranordnung zu befestigen, ähnlich zu dem DAF 228 der Halbleiteranordnung 200 von 2A.
Wie in 4B zu sehen ist, zeigt eine Explosionsansicht eines Abschnitts der PIC 320" einen oberen Abschnitt des Grabens 314 innerhalb des Substrats 302, wobei der Graben 314 an der BOX-Schicht 308 des OCS 304 endet. Das OCS 304 umfasst ferner eine Mantelschicht 310 und die OCL 306, die eine optische Komponente 312 umfasst.
Obwohl in der vorliegenden Beschreibung die Gräben gemäß einigen Ausführungsbeispielen als sich zu einer BOX-Schicht erstreckend beschrieben sind, sind Ausführungsbeispiele nicht derart beschränkt und umfassen innerhalb ihres Schutzbereichs die Bereitstellung eines Grabens, der eine Länge aufweist, die sich von einer unteren Oberfläche eines Substrats einer PIC in einer Richtung in Richtung einer oder mehrerer optischer Komponenten der PIC erstreckt und beispielsweise an einer BOX-Schicht endet, an einer OCL endet, die die eine oder die mehreren optischen Komponenten umfasst oder innerhalb des Substrats einer PIC in einer Region benachbart zu einer oder mehreren optischen Komponenten der PIC endet, in einer Weise, um ein Wärmemanagement der einen oder der mehreren optischen Komponenten bereitzustellen.
Einige Ausführungsbeispiele stellen eine PIC-Konfiguration bereit, bei der in dem PIC-Substrat Hohlräume für das Wärmemanagement der optischen Komponenten der PIC von einer unteren Oberfläche des PIC-Substrats aus bereitgestellt sind, ohne dass Öffnungen in einem OCS der PIC zur Bildung solcher Hohlräume bereitgestellt sind. Bei einigen Ausführungsbeispielen entsprechen die Hohlräume Gräben. Bei einigen Ausführungsbeispielen werden die Gräben durch Plasmaätzen bereitgestellt. Bei einigen Ausführungsbeispielen werden die Gräben während der Vereinzelung der PIC auf Waferebene erzeugt.
Vorteilhafterweise stellen einige Ausführungsbeispiele einen Prozess zur Herstellung eines Wärmemanagement-Hohlraums für eine optische Komponente in einer PIC in einer Weise bereit, die leichter zu steuern ist als durch Nassätz-Prozesse aus dem Stand der Technik, zum Teil weil . Ein Prozess gemäß einigen Ausführungsbeispielen kann daher zu einer verbesserten Fähigkeit führen, eine Konfiguration des bereitgestellten Wärmemanagement-Hohlraums zu steuern und somit einen Wärmemanagement-Effekt eines solchen Hohlraums im Hinblick auf die optische Komponente zu steuern. Darüber hinaus wird vorteilhafterweise aufgrund des Fehlens von Öffnungen in dem OCS der PIC bei einigen Ausführungsbeispielen vermieden, dass Plattierungsmetall und/oder Formmaterial, wie z. B. Epoxid, in irgendwelche Öffnungen in dem OCS der PIC eindringt, zur Kopplung einer IC-Komponente mit derselben. Darüber hinaus führen einige Ausführungsbeispiele zu einer Lufthohlraum-Konfiguration, bei der die erheblichen Unterschnitte, die durch Prozesse des Standes der Technik verursacht werden, vermieden werden, was zu Hohlräumen führt, deren Konfigurationen leichter und vorhersehbarer zu steuern sind.
5 ist ein Flussdiagramm eines Prozesses 500 gemäß einigen Ausführungsbeispielen. Bei Operation 502 umfasst der Prozess ein Bereitstellen eines Photonische-Integrierte-Schaltung- (PIC) Substrats. Bei Operation 504 umfasst der Prozess 500 ein Bereitstellen einer Halbleiterschicht auf einer oberen Oberfläche des PIC-Substrats und umfassend ein Halbleitermaterial und eine optische Komponente. Bei Operation 506 umfasst der Prozess 500 ein Bilden eines Lufthohlraums von einer unteren Oberfläche des PIC-Substrats aus und sich in Richtung und in Deckung mit der optischen Komponente erstreckend, ohne irgendeine Öffnung durch die Halbleiterschicht in Kommunikation mit dem Lufthohlraum bereitzustellen.
6 ist eine Draufsicht eines Wafers 600 und von Dies 602, die in irgendeinem der hierin offenbarten Ausführungsbeispiele umfasst sein können. Der Wafer 600 kann aus einem Halbleitermaterial zusammengesetzt sein und kann einen oder mehrere Dies 602, die auf einer Oberfläche des Wafers 600 gebildet sind, umfassen. Nachdem die Herstellung der Integrierte-Schaltung-Komponenten auf dem Wafer 600 abgeschlossen ist, kann der Wafer 600 einem Vereinzelungsprozess unterzogen werden, bei dem die Dies 602 voneinander getrennt werden, um diskrete „Chips“ bereitzustellen, oder für eine gepackagte Integrierte-Schaltung-Komponente bestimmt sind. Die einzelnen Dies 602, umfassend eine Integrierte-Schaltung-Komponente, können einen oder mehrere Transistoren (z. B. einige der Transistoren 740 von 7, wie nachfolgend erörtert), eine unterstützende Schaltungsanordnung, um elektrische Signale zu den Transistoren zu routen, passive Komponenten (z. B. Signal-Leiterbahnen, Widerstände, Kondensatoren oder Induktivitäten) und/oder irgendwelche anderen Integrierte-Schaltungs-Komponenten umfassen. Bei einigen Ausführungsbeispielen kann der Wafer 600 oder der Die 602 ein Speicherbauelement (z. B. ein Direktzugriffsspeicher- (RAM; Random Access Memory) Bauelement, wie beispielsweise ein statisches RAM- (SRAM; static RAM) Bauelement, ein magnetisches RAM- (MRAM; magnetic RAM) Bauelement, ein resistives RAM- (RRAM; resistive RAM) Bauelement, ein Leitfähige-Überbrückung-RAM- (CBRAM; conductivebridging RAM) Bauelement etc.), ein logisches Bauelement (z. B. ein AND-, OR-, NAND- oder NOR-Gate) oder irgendein anderes geeignetes Schaltungselement umfassen. Zusätzlich dazu können mehrere Bauelemente auf einem einzelnen Die 602 kombiniert sein. Zum Beispiel kann ein Speicher-Array, das durch mehrere Speicherbauelemente gebildet ist, auf einem gleichen Die 602 wie eine Prozessoreinheit (z. B. die Prozessoreinheit 902 von 9) oder andere Logik gebildet sein, die ausgebildet ist zum Speichern von Informationen in den Speicherbauelementen oder Ausführen von Anweisungen, die in dem Speicher-Array gespeichert sind. Bei einigen Ausführungsbeispielen kann ein Die 602 an einem Wafer 600 angebracht werden, der einen anderen Die umfasst, und der Wafer 600 wird anschließend vereinzelt, diese Herstellungsprozedur wird als Die-zu-Wafer-Anordnungstechnik bezeichnet.
7 ist eine Querschnitt-Seitenansicht einer integrierten Schaltung 700, die in irgendwelchen der hierin offenbarten Ausführungsbeispiele umfasst sein kann. Eine oder mehrere der integrierten Schaltungen 700 können in einem oder mehreren Dies 602 (6) umfasst sein. Die integrierte Schaltung 700 kann auf einem Die-Substrat 702 (z. B. dem Wafer 600 von 6) gebildet sein und kann in einem Die (z. B. dem Die 602 von 6) umfasst sein.
Das Die-Substrat 702 kann ein Halbleitersubstrat sein, zusammengesetzt aus Halbleitermaterialsystemen, umfassend zum Beispiel N-Typ- oder P-Typ-Materialsysteme (oder eine Kombination aus beiden). Das Die-Substrat 702 kann zum Beispiel ein kristallines Substrat umfassen, gebildet unter Verwendung von Bulk-Silizium oder einer Silizium-auf-Isolator- (SOI-; silicon-on-insulator) Teilstruktur. Bei einigen Ausführungsbeispielen kann das Die-Substrat 702 unter Verwendung alternativer Materialien gebildet sein, die mit Silizium kombiniert sein können oder nicht, die umfassen, aber nicht beschränkt sind auf Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid. Weitere Materialien, klassifiziert als Gruppe II-VI, III-V oder IV, können auch verwendet werden, um das Die-Substrat 702 zu bilden. Obwohl einige Beispiele von Materialien, aus denen das Die-Substrat 702 gebildet sein kann, hier beschrieben sind, kann irgendein Material, das als Grundlage für eine integrierte Schaltung 700 dienen kann, verwendet werden. Das Die-Substrat 702 kann Teil eines vereinzelten Dies (z. B. der Dies 602 von 6) oder eines Wafers (z. B. des Wafers 600 von 6) sein.
Die integrierte Schaltung 700 kann eine oder mehrere Bauelementschichten 704 umfassen, die auf dem Die-Substrat 702 angeordnet sind. Die Bauelementschicht 704 kann Merkmale von einem oder mehreren Transistoren 740 (z. B. Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs; metal oxide semiconductor field-effect transistors)) umfassen, die auf dem Die-Substrat 702 gebildet sind. Die Transistoren 740 können beispielsweise eine oder mehrere Source- und/oder Drain- (S/D) Regionen 720, ein Gate 722 zur Steuerung des Stromflusses zwischen den S/D-Regionen 720 und einen oder mehrere S/D-Kontakte 724 zum Routen elektrischer Signale zu/von den S/D-Regionen 720 umfassen.
Das Gate 722 kann aus zumindest zwei Schichten, einem Gate-Dielektrikum und einer Gate-Elektrode gebildet sein. Das Gate-Dielektrikum kann eine Schicht oder einen Stapel aus Schichten umfassen. Die eine oder die mehreren Schichten können Siliziumoxid, Siliziumdioxid, Siliziumcarbid und/oder ein High-k-Dielektrikumsmaterial umfassen. Das High-k-Dielektrikumsmaterial kann Elemente umfassen, wie beispielsweise Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirkonium, Barium, Strontium, Yttrium, Blei, Scandium, Niobium und Zink. Beispiele von High-k-Materialien, die in dem Gate-Dielektrikum verwendet werden können, umfassen, sind aber nicht beschränkt auf Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Barium-Strontium-Titanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Blei-Scandium-TantalOxid und Blei-Zink-Niobat. Bei einigen Ausführungsbeispielen kann ein Temperprozess auf dem Gate-Dielektrikum ausgeführt werden, um dessen Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
Die Gate-Elektrode kann auf dem Gate-Dielektrikum gebildet sein und kann zumindest ein P-Typ-Arbeitsfunktions-Metall oder N-Typ-Arbeitsfunktions-Metall umfassen, abhängig davon, ob der Transistor 740 ein P-Typ-Metalloxid-Halbleiter-(PMOS-; p-type metal oxide semiconductor) oder N-Typ-Metalloxid-Halbleiter-(NMOS-; n-type metal oxide semiconductor) Transistor sein soll. Bei einigen Implementierungen kann die Gate-Elektrode aus einem Stapel aus zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Arbeitsfunktions-Metallschichten sind und zumindest eine Metallschicht eine Füll-Metallschicht ist. Weitere Metallschichten können zu anderen Zwecken umfasst sein, wie beispielsweise als eine Barriereschicht.
Für einen PMOS-Transistor umfassen Metalle, die für die Gate-Elektrode verwendet werden können, Ruthenium, Palladium, Platin, Kobalt, Nickel und leitfähige Metall-Oxide (z. B. Rutheniumoxid), und irgendwelche der nachfolgend unter Bezugnahme auf einen NMOS-Transistor erörterten Metalle (z. B. zur Arbeitsfunktions-Abstimmung), sind aber nicht darauf beschränkt. Für einen NMOS-Transistor umfassen Metalle, die für die Gate-Elektrode verwendet werden können, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z. B. Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid), sind aber nicht darauf beschränkt, und irgendwelche der vorangehend Bezug nehmend auf einen PMOS-Transistor erörterten Metalle (z. B. zur Arbeitsfunktions-Abstimmung), sind aber nicht darauf beschränkt.
Bei einigen Ausführungsbeispielen, wenn sie als Querschnitt des Transistors 740 entlang der Source-Kanal-Drain-Richtung betrachtet werden, kann die Gate-Elektrode aus einer U-förmigen Struktur bestehen, die einen unteren Abschnitt im Wesentlichen parallel zu der Oberfläche des Die-Substrats 702 und zwei Seitenwandabschnitte umfasst, die im Wesentlichen senkrecht zu der oberen Oberfläche des Die-Substrats 702 sind. Bei anderen Ausführungsbeispielen kann zumindest eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Die-Substrats 702 ist und keine Seitenwandabschnitte im Wesentlichen senkrecht zu der oberen Oberfläche des Die-Substrats 702 umfasst. Bei anderen Ausführungsbeispielen kann die Gate-Elektrode aus einer Kombination aus U-förmigen Strukturen und planaren, nicht U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die auf einer oder mehreren, planaren, nicht U-förmigen Schichten gebildet sind.
Bei einigen Ausführungsbeispielen kann ein Paar aus Seitenwand-Abstandhaltern auf gegenüberliegenden Seiten des Gatestapels gebildet sein, um den Gatestapel zu umklammern. Die Seitenwand-Abstandhalter können aus Materialien wie beispielsweise Siliziumnitrid, Siliziumoxid, Siliziumcarbid, Siliziumnitrid dotiert mit Kohlenstoff und Silizium-Oxinitrid gebildet sein. Prozesse zum Bilden von Seitenwand-Abstandhaltern sind im Stand der Technik bekannt und umfassen im Allgemeinen Abscheidungs- und Ätz-Prozessschritte. Bei einigen Ausführungsbeispielen kann eine Vielzahl von Abstandhalterpaaren verwendet werden, beispielsweise können zwei Paare, drei Paare oder vier Paare von Seitenwand-Abstandhaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein.
Die S/D-Regionen 720 können innerhalb des Die-Substrats 702 benachbart zu dem Gate 722 individueller Transistoren 740 gebildet sein. Die S/D-Regionen 720 können beispielsweise unter Verwendung eines Implantations-/Diffusions-Prozesses oder eines Ätz-/Abscheidungs-Prozesses gebildet werden. Bei dem ersteren Prozess können Dotierstoffe wie beispielsweise Bor, Aluminium, Antimon, Phosphor oder Arsen in das Die-Substrat 702 Ionen-implantiert werden, um die S/D-Regionen 720 zu bilden. Ein Temperprozess, der die Dotierstoffe aktiviert und sie zum Diffundieren weiter in das Die-Substrat 702 veranlasst, kann dem Ionen-Implantationsprozess folgen. Bei dem letzteren Prozess kann das Die-Substrat 702 zuerst geätzt werden, um Vertiefungen an den Orten der S/D-Regionen 720 zu bilden. Ein epitaktischer Abscheidungsprozess kann dann ausgeführt werden, um die Vertiefungen mit Material zu füllen, das verwendet wird, um die S/D-Regionen 720 herzustellen. Bei einigen Implementierungen können die S/D-Regionen 720 unter Verwendung einer Siliziumlegierung hergestellt werden, wie beispielsweise Silizium-Germanium oder Siliziumcarbid. Bei einigen Ausführungsbeispielen kann die epitaktisch abgeschiedene Siliziumlegierung in situ mit Dotierstoffen, wie beispielsweise Bor, Arsen oder Phosphor, dotiert werden. Bei einigen Ausführungsbeispielen können die S/D-Regionen 720 unter Verwendung von einem oder mehreren alternativen Halbleitermaterialien, wie beispielsweise Germanium oder einem/r Gruppe-III-V-Material oder - Legierung, gebildet werden. Bei weiteren Ausführungsbeispielen können eine oder mehrere Schichten aus Metall und/oder Metall-Legierungen verwendet werden, um die S/D-Regionen 720 zu bilden.
Elektrische Signale, wie beispielsweise Leistungs- und/oder Eingangs/Ausgang- (I/O-) Signale, können zu und/oder von den Bauelementen (z. B. Transistoren 740) der Bauelementschicht 704 durch eine oder mehrere Verbindungsschichten, die auf der Bauelementschicht 704 (dargestellt in 7 als Verbindungsschichten 706-710) angeordnet sind, geroutet werden. Zum Beispiel können elektrisch leitfähige Merkmale der Bauelementschicht 704 (z. B. das Gate 722 und die S/D-Kontakte 724) mit den Verbindungsstrukturen 728 der Verbindungsschichten 706-710 elektrisch gekoppelt sein. Die eine oder die mehreren Verbindungsschichten 706-710 können einen Metallisierungsstapel (auch bezeichnet als „ILD-Stapel") 719 der integrierten Schaltung 700 bilden.
Die Verbindungstrukturen 728 können innerhalb der Verbindungsschichten 706-710 angeordnet sein, um elektrische Signale gemäß einer breiten Vielzahl von Entwürfen zu routen; genauer gesagt ist die Anordnung nicht auf die bestimmte Konfiguration von Verbindungstrukturen 728 beschränkt, die in 7 gezeigt ist. Obwohl eine bestimmte Anzahl von Verbindungsschichten 706-710 in 7 abgebildet ist, umfassen Ausführungsbeispiele der vorliegenden Offenbarung integrierte Schaltungen, die mehr oder weniger Verbindungsschichten als abgebildet aufweisen.
Bei einigen Ausführungsbeispielen können die Verbindungsstrukturen 728 Leitungen 728a und/oder Vias 728b umfassen, die mit einem elektrisch leitfähigen Material gefüllt sind, wie beispielsweise einem Metall. Die Leitungen 728a können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu routen, die im Wesentlichen parallel zu einer Oberfläche des Die-Substrats 702 ist, auf dem die Bauelementschicht 704 gebildet ist. Zum Beispiel können die Leitungen 728a elektrische Signale in einer Richtung in die und aus der Seite und/oder in einer Richtung über die Seite routen. Die Vias 728b können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu routen, die im Wesentlichen senkrecht zu der Oberfläche des Die-Substrats 702 ist, auf dem die Bauelementschicht 704 gebildet ist. Bei einigen Ausführungsbeispielen können die Vias 728b die Leitungen 728a von unterschiedlichen Verbindungsschichten 706-710 miteinander elektrisch koppeln.
Die Verbindungsschichten 706-710 können ein dielektrisches Material 726 umfassen, das zwischen den Verbindungsstrukturen 728 angeordnet ist, wie in 7 gezeigt. Bei einigen Ausführungsbeispielen kann das dielektrische Material 726, das zwischen den Verbindungsstrukturen 728 in unterschiedlichen der Verbindungsschichten 706-710 angeordnet ist, unterschiedliche Zusammensetzungen aufweisen; bei anderen Ausführungsbeispielen kann die Zusammensetzung des dielektrischen Materials 726 zwischen unterschiedlichen Verbindungsschichten 706-710 die gleiche sein. Die Bauelementschicht 704 kann ein dielektrisches Material 726 umfassen, das auch zwischen den Transistoren 740 und einer unteren Schicht des Metallisierungsstapels angeordnet ist. Das dielektrische Material 726, das in der Bauelementschicht 704 umfasst ist, kann eine andere Zusammensetzung aufweisen als das dielektrische Material 726, das in den Verbindungsschichten 706-710 umfasst ist; bei anderen Ausführungsbeispielen kann die Zusammensetzung des dielektrischen Materials 726 in der Bauelementschicht 704 die gleiche sein wie bei einem dielektrischen Material 726, das in irgendeiner der Verbindungsschichten 706-710 umfasst ist.
Eine erste Verbindungsschicht 706 (bezeichnet als Metall 1 oder „M1“) kann direkt auf der Bauelementschicht 704 gebildet sein. Bei einigen Ausführungsbeispielen kann die erste Verbindungsschicht 706 Leitungen 728a und/oder Vias 728b umfassen, wie gezeigt ist. Die Leitungen 728a der ersten Verbindungsschicht 706 können mit Kontakten (z. B. den S/D-Kontakten 724) der Bauelementschicht 704 gekoppelt sein. Die Vias 728b der ersten Verbindungsschicht 706 können mit den Leitungen 728a einer zweiten Verbindungsschicht 708 gekoppelt sein.
Die zweite Verbindungsschicht 708 (bezeichnet als Metall 2 oder „M2“) kann direkt auf der ersten Verbindungsschicht 706 gebildet sein. Bei einigen Ausführungsbeispielen kann die zweite Verbindungsschicht 708 ein Via 728b umfassen, um die Leitungen 728 der zweiten Verbindungsschicht 708 mit den Leitungen 728a einer dritten Verbindungsschicht 710 zu koppeln. Obwohl die Leitungen 728a und die Vias 728b der Übersichtlichkeit halber mit einer Linie innerhalb individueller Verbindungsschichten strukturell abgegrenzt sind, können die Leitungen 728a und die Vias 728b bei einigen Ausführungsbeispielen strukturell und/oder materiell durchgehend sein (z. B. während eines Dual-Damascene-Prozesses gleichzeitig gefüllt werden).
Die dritte Verbindungsschicht 710 (bezeichnet als Metall 3 oder „M3“) (und zusätzliche Verbindungsschichten, nach Wunsch) kann in Folge auf der zweiten Verbindungsschicht 708 gemäß ähnlichen Techniken und Konfigurationen gebildet werden, die in Verbindung mit der zweiten Verbindungsschicht 708 oder der ersten Verbindungsschicht 706 beschrieben sind. Bei einigen Ausführungsbeispielen können die Verbindungsschichten, die im Metallisierungsstapel 719 in der integrierten Schaltung 700 „weiter oben“ (d. h. weiter entfernt von der Bauelementschicht 704) liegen, dicker sein als die Verbindungsschichten, die tiefer im Metallisierungsstapel 719 liegen, wobei Leitungen 728a und Vias 728b in den höheren Verbindungsschichten dicker sind als die in den unteren Verbindungsschichten.
Die integrierte Schaltung 700 kann ein Lötresistmaterial 734 (z. B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 736 umfassen, die auf den Verbindungsschichten 706-710 gebildet sind. In 7 werden die leitfähigen Kontakte 736 als die Form von Bondanschlussflächen annehmend dargestellt. Die leitfähigen Kontakte 736 können mit den Verbindungstrukturen 728 elektrisch gekoppelt sein und ausgebildet sein, um die elektrischen Signale des oder der Transistoren 740 zu externen Bauelementen zu routen. Zum Beispiel können Lötmittel-Bonds auf dem einen oder den mehreren leitfähigen Kontakten 736 gebildet sein, um einen Integrierte-Schaltung-Die, umfassend die Integrierte Schaltung 700, mechanisch und/oder elektrisch mit einer anderen Komponente (z. B. einer gedruckten Schaltungsplatine) zu koppeln. Die integrierte Schaltung 700 kann zusätzliche oder alternative Strukturen umfassen, um die elektrischen Signale von den Verbindungsschichten 706-710 zu routen; zum Beispiel können die leitfähigen Kontakte 736 andere analoge Merkmale (z. B. Säulen) umfassen, die die elektrischen Signale zu externen Komponenten routen.
Bei einigen Ausführungsbeispielen, bei denen die integrierte Schaltung 700 ein doppelseitiger Die ist, kann die integrierte Schaltung 700 einen anderen Metallisierungsstapel (nicht gezeigt) auf der gegenüberliegenden Seite der Bauelementschicht(en) 704 umfassen. Dieser Metallisierungsstapel kann mehrere Verbindungsschichten, wie vorstehend Bezug nehmend auf die Verbindungsschichten 706-710 erörtert, umfassen, um leitfähige Pfade (z. B. umfassend leitfähige Leitungen und Vias) zwischen der/den Bauelementschicht(en) 704 und zusätzliche leitfähige Kontakte (nicht gezeigt) auf der gegenüberliegenden Seite der integrierten Schaltung 700 von den leitfähigen Kontakten 736 bereitzustellen.
Bei anderen Ausführungsbeispielen, bei denen die integrierte Schaltung 700 ein doppelseitiger Die ist, kann die integrierte Schaltung 700 eine oder mehrere Silizium-Durchkontaktierungen (TSVs; through silicon vias) durch das Die-Substrat 702 umfassen; diese TSVs können einen Kontakt mit der/den Bauelementschicht(en) 704 herstellen und können leitfähige Pfade zwischen der/den Bauelementschicht(en) 704 und zusätzlichen leitfähigen Kontakten (nicht gezeigt) auf der gegenüberliegenden Seite der integrierten Schaltung 700 von den leitfähigen Kontakten 736 bereitstellen. Bei einigen Ausführungsbeispielen können TSVs, die sich durch das Substrat erstrecken, verwendet werden, um Leistungs- und Massesignale von leitfähigen Kontakten auf der gegenüberliegenden Seite der integrierten Schaltung 700 von den leitfähigen Kontakten 736 zu den Transistoren 740 und irgendwelchen anderen Komponenten, die in den Die 700 integriert sind, zu routen, und der Metallisierungsstapel 719 kann verwendet werden, um I/O-Signale von den leitfähigen Kontakten 736 zu den Transistoren 740 und irgendwelchen anderen Komponenten, die in den Die 700 integriert sind, zu routen.
Mehrere integrierte Schaltungen 700 können gestapelt sein, wobei ein oder mehrere TSVs in den einzelnen gestapelten Bauelementen eine Verbindung zwischen einem der Bauelemente zu irgendeinem der anderen Bauelemente in dem Stapel bereitstellen. So können beispielsweise ein oder mehrere Hohe-Bandbreite-Speicher- (HBM; high-bandwidth memory) Integrierte-Schaltung-Dies auf einen Basis-Integrierte-Schaltung-Die gestapelt werden, und TSVs in den HBM-Dies können eine Verbindung zwischen dem einzelnen HBM und dem Basis-integrierte-Schaltung-Die bereitstellen. Leitfähige Kontakte können zusätzliche Verbindungen zwischen benachbarten Integrierte-Schaltung-Dies im Stapel bereitstellen. Bei einigen Ausführungsbeispielen können die leitfähigen Kontakte Fine-Pitch- (Feinabstand) Löthöcker (Mikrohöcker) sein.
8 ist eine Querschnitt-Seitenansicht eines Halbleiter-Multi-Chip-Packages 800, das irgendwelche der hierin offenbarten Ausführungsbeispiele umfassen kann. Das Multi-Chip-Package 800 umfasst mehrere Halbleiterkomponenten, die auf einem Package-Substrat oder einer Schaltungsplatine 802 (die eine Hauptplatine (mother board), Systemplatine, Mainboard usw. sein kann) angeordnet sind. Das Multi-Chip-Package 800 stellt ein anderes Ausführungsbeispiel der Halbleiteranordnung 200 von 2A dar, und die Schaltungsplatine 802 kann beispielsweise einem Package-Substrat ähnlich dem Package-Substrat 222 von 2A entsprechen.
Das Multi-Chip-Package kann gemäß einem Beispiel eine IC-PIC-FAU-Anordnung 224 umfassen, die der vorangehend Bezug nehmend auf 2A detailliert beschriebenen ähnelt.
Das Multi-Chip-Package 800 kann Komponenten umfassen, die auf einer ersten Fläche 840 der Schaltungsplatine 802 und einer gegenüberliegenden zweiten Fläche 842 der Schaltungsplatine 802 angeordnet sind; im Allgemeinen können Komponenten auf einer oder beiden Flächen 840 und 842 angeordnet sein.
Bei einigen Ausführungsbeispielen kann die Schaltungsplatine 802 eine gedruckte Schaltungsplatine (printed circuit board, PCB) sein, die mehrere Metall- (oder Verbindungs-) Schichten umfasst, die voneinander durch Schichten aus dielektrischem Material getrennt und durch elektrisch leitfähige Vias verbunden sind. Die einzelnen Metallschichten umfassen leitfähige Leiterbahnen. Irgendeine oder mehrere der Metallschichten können in einer erwünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den Komponenten, die mit der Schaltungsplatine 802 gekoppelt sind, zu routen. Bei anderen Ausführungsbeispielen kann die Schaltungsplatine 802 ein Nicht-PCB-Substrat sein. Das Multi-Chip-Package 800, das in 8 dargestellt ist, umfasst eine Package-auf-Interposer-Struktur 836, die mit der ersten Fläche 840 der Schaltungsplatine 802 durch Kopplungskomponenten 816 gekoppelt ist. Die Kopplungskomponenten 816 können die Package-auf-Interposer-Struktur 836 elektrisch und mechanisch mit der Schaltungsplatine 802 koppeln und können Lötkugeln (wie in 8 gezeigt), Stifte (z. B. als Teil eines Pin-Gitter-Arrays (PGA; pin grid array), Kontakte (z. B. als Teil eines Anschlussbereichs-Gitterarrays (LGA; land grid array)), Stecker und Buchse, ein Klebemittel, ein Unterfüllmaterial und/oder irgendeine andere geeignete elektrische und/oder mechanische Kopplungsstruktur umfassen.
Die Package-auf-Interposer-Struktur 836 kann eine Integrierte-Schaltung-Komponente 820 umfassen, die mit einem Interposer 804 durch Kopplungskomponenten 818 gekoppelt ist. Die Kopplungskomponenten 818 können irgendeine geeignete Form für die Anwendung annehmen, wie z. B. die Formen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 816 erörtert wurden. Obwohl in 8 eine einzelne Integrierte-Schaltung-Komponente 820 gezeigt ist, können mehrere Integrierte-Schaltung-Komponenten mit dem Interposer 804 gekoppelt werden; in der Tat können zusätzliche Interposer mit dem Interposer 804 gekoppelt werden. Der Interposer 804 kann ein dazwischenliegendes Substrat bereitstellen, das verwendet wird, um die Schaltungsplatine 802 und die Integrierte-Schaltung-Komponente 820 zu überbrücken.
Die Integrierte-Schaltung-Komponente 820 kann eine gepackagte oder eine ungepackagte Integrierte-Schaltung-Komponente sein, die einen oder mehrere Integrierte-Schaltung-Dies (z. B. den Die 602 von 6, die integrierte Schaltung 700 von 7) und/oder eine oder mehrere andere geeignete Komponenten umfasst.
Die ungepackagte Integrierte-Schaltung-Komponente 820 umfasst Löthöcker, die an Kontakten auf dem Die angebracht sind. Die Löthöcker ermöglichen es, den Die direkt auf dem Interposer 804 anzubringen. Bei Ausführungsbeispielen, bei denen die Integrierte-Schaltung-Komponente 820 mehrere Integrierte-Schaltung-Dies aufweist, können diese Dies vom gleichen Typ (eine homogene Multi-Die-Integrierte-Schaltung-Komponente) oder von zwei oder mehr verschiedenen Typen (eine heterogene Multi-Die-Integrierte-Schaltung-Komponente) sein. Zusätzlich zum Umfassen einer oder mehrerer Prozessoreinheiten kann die Integrierte-Schaltung-Komponente 820 zusätzliche Komponenten umfassen, wie beispielsweise einen eingebetteten DRAM, einen gestapelten Speicher mit hoher Bandbreite (high bandwidth memory, HBM), gemeinschaftlich verwendete Cache-Speicher, Eingabe-/Ausgabe- (input/output, I/O-) Steuerungen oder Speichersteuerungen. Irgendwelche dieser zusätzlichen Komponenten können sich auf demselben Integrierte-Schaltung-Die wie eine Prozessoreinheit oder auf einem oder mehreren Integrierte-Schaltung-Dies, die von den Integrierte-Schaltung-Dies, die die Prozessoreinheiten umfassen, getrennt sind, befinden. Diese separaten Integrierte-Schaltung-Dies können als „Chiplets“ bezeichnet werden. Bei Ausführungsbeispielen, bei denen eine Integrierte-Schaltung-Komponente mehrere Integrierte-Schaltung-Dies umfasst, können Verbindungen zwischen Dies durch das Package-Substrat, einen oder mehrere Silizium-Interposer, eine oder mehrere in das Package-Substrat eingebettete Siliziumbrücken (wie beispielsweise Intel® Embedded Multi-Die Interconnect Bridges (EMIBs)) oder Kombinationen davon bereitgestellt werden. Eine gepackagte Multi-Die-Integrierte-Schaltung-Komponente kann als Multi-Chip-Package (MCP) oder Multi-Chip-Modul (MCM) bezeichnet werden.
Im Allgemeinen kann der Interposer 804 Verbindungen zu einem weiteren Abstand ausbreiten oder eine Verbindung zu einer unterschiedlichen Verbindung umleiten. Zum Beispiel kann der Interposer 804 die Integrierte-Schaltung-Komponente 820 mit einem Satz von leitfähigen Kugelgitterarray- (BGA; ball grid array) Kontakten der Kopplungskomponenten 816 koppeln, um sie mit der Schaltungsplatine 802 zu koppeln. Bei dem in 8 dargestellten Ausführungsbeispiel sind die Integrierte-Schaltung-Komponente 820 und die Schaltungsplatine 802 an gegenüberliegenden Seiten des Interposers 804 angebracht; bei anderen Ausführungsbeispielen können die Integrierte-Schaltung-Komponente 820 und die Schaltungsplatine 802 an einer selben Seite des Interposers 804 angebracht sein.
Bei einigen Ausführungsbeispielen können drei oder mehr Komponenten mithilfe des Interposers 804 verbunden sein.
Bei einigen Ausführungsbeispielen kann der Interposer 804 als eine PCB gebildet sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus dielektrischem Material getrennt und durch elektrisch leitfähige Vias verbunden sind. Bei einigen Ausführungsbeispielen kann der Interposer 804 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem Keramikmaterial oder einem Polymermaterial, wie beispielsweise Polyimid, gebildet sein. Bei einigen Ausführungsbeispielen kann der Interposer 804 aus wechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien umfassen können, die vorangehend zur Verwendung in einem Halbleitersubstrat beschrieben wurden, wie beispielsweise Silizium, Germanium und andere Gruppe III-V- und Gruppe IV-Materialien. Der Interposer 804 kann Metallverbindungen 808 und Vias 810-1 und 810-2 umfassen, umfassend, aber nicht beschränkt auf Durchgangsloch-Vias 810-1 (die sich von einer ersten Fläche 850 des Interposers 804 zu einer zweiten Fläche 854 des Interposers 804 erstrecken), Blind-Vias 810-2 (die sich von der ersten oder zweiten Fläche 850 oder 854 des Interposers 804 zu einer internen Metallschicht erstrecken) und vergrabene Vias 810-3 (die interne Metallschichten verbinden).
Bei einigen Ausführungsbeispielen kann der Interposer 804 einen Silizium-Interposer umfassen. Silizium-Durchkontaktierungen (TSV), die sich durch den Silizium-Interposer erstrecken, können Verbindungen auf einer ersten Fläche eines Silizium-Interposers mit einer gegenüberliegenden zweiten Fläche des Silizium-Interposers verbinden. Bei einigen Ausführungsbeispielen kann ein Interposer 804, der einen Silizium-Interposer umfasst, ferner eine oder mehrere Routing-Schichten umfassen, um Verbindungen auf einer ersten Fläche des Interposers 804 zu einer gegenüberliegenden zweiten Fläche des Interposers 804 zu routen.
Der Interposer 804 kann ferner eingebettete Bauelemente 814 umfassen, umfassend sowohl passive als auch aktive Bauelemente. Solche Bauelemente können umfassen, sind aber nicht beschränkt auf, Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, ESD-Bauelemente (ESD = elektrostatische Entladung; electrostatic discharge) und Speicherbauelemente. Komplexere Bauelemente, wie beispielsweise Radiofrequenz-Bauelemente, Leistungsverstärker, Leistungsmanagement-Bauelemente, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System- (MEMS-; microelectromechanical systems) Bauelemente können ebenfalls auf dem Interposer 804 gebildet sein. Die Package-auf-Interposer-Struktur 836 kann die Form irgendeiner der Package-auf-Interposer-Strukturen annehmen, die im Stand der Technik bekannt sind. Bei Ausführungsbeispielen, bei denen der Interposer eine nichtgedruckte Schaltungsplatine ist
Das Multi-Chip-Package 800, das in 8 dargestellt ist, umfasst eine Package-auf-Package-Struktur 834, die mit der zweiten Fläche 842 der Schaltungsplatine 802 durch Kopplungskomponenten 828 gekoppelt ist. Die Package-auf-Package-Struktur 834 kann eine Integrierte-Schaltung-Komponente 826 und eine Integrierte-Schaltung-Komponente 832 umfassen, die durch Kopplungskomponenten 830 miteinander gekoppelt sind, derart, dass die Integrierte-Schaltung-Komponente 826 zwischen der Schaltungsplatine 802 und der Integrierte-Schaltung-Komponente 832 angeordnet ist. Die Kupplungskomponenten 828 und 830 können die Form von irgendeinem der oben erörterten Ausführungsbeispiele der Kopplungskomponenten 816 annehmen, und die Integrierte-Schaltung-Komponenten 826 und 832 können die Form von irgendeinem der oben erörterten Ausführungsbeispiele der Integrierte-Schaltung-Komponente 820 annehmen. Die Package-auf-Package-Struktur 834 kann gemäß irgendeiner der im Stand der Technik bekannten Package-auf-Package-Strukturen ausgebildet sein.
9 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 900, die ein oder mehrere der hierin offenbarten Ausführungsbeispiele umfassen kann. Beispielsweise kann irgendeine geeignete elektrische Vorrichtung 900 eines oder mehrere der hierin offenbarten Multi-Chip-Packages 800, Integrierte-Schaltung-Komponenten 820, integrierten Schaltungen 700, Integrierte-Schaltung-Dies 602 oder PICs 220, 320' oder 320" umfassen. Obwohl die elektrische Vorrichtung 900 in 9 als eine Anzahl von Komponenten umfassend dargestellt ist, kann irgendeine oder mehrere dieser Komponenten weggelassen oder dupliziert werden, wie es für die Anwendung geeignet ist. Bei einigen Ausführungsbeispielen können einige oder alle der Komponenten, die in der elektrischen Vorrichtung 900 umfasst sind, an einer oder mehreren Hauptplatinen (motherboards), Mainboards, gedruckten Schaltungsplatinen oder Systemplatinen angebracht sein. Bei einigen Ausführungsbeispielen sind eine oder mehrere dieser Komponenten auf einen einzelnen System-auf-einem-Chip- (SoC-) Die gefertigt.
Zusätzlich weist die elektrische Vorrichtung 900 bei verschiedenen Ausführungsbeispielen möglicherweise nicht eine oder mehrere der Komponenten auf, die in 9 dargestellt sind, aber die elektrische Vorrichtung 900 weist möglicherweise eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten auf. Zum Beispiel umfasst die elektrische Vorrichtung 900 möglicherweise keine Anzeigevorrichtung 906, sondern umfasst möglicherweise eine Anzeigevorrichtungs-Schnittstellenschaltungsanordnung (z. B. einen Verbinder und eine Treiber-Schaltungsanordnung), mit der eine Anzeigevorrichtung 906 gekoppelt sein kann. Bei einem anderen Satz von Beispielen umfasst die elektrische Vorrichtung 900 möglicherweise keine Audio-Eingabevorrichtung 924 oder Audio-Ausgabevorrichtung 908, sondern kann eine Audio-Eingabe- oder Audio-Ausgabe-Vorrichtungs-Schnittstellenschaltungsanordnung (z. B. Verbinder und unterstützende Schaltungsanordnung) umfassen, mit der eine Audio-Eingabevorrichtung 924 oder Audio-Ausgabevorrichtung 908 gekoppelt sein kann.
Die elektrische Vorrichtung 900 kann innerhalb eines Gehäuses 901 eine oder mehrere Prozessoreinheiten 902 umfassen (z. B. eine oder mehrere Prozessoreinheiten). Nach hiesigem Gebrauch können sich die Begriffe „Prozessor-Einheit“, „Verarbeitungs-Einheit“ oder „Prozessor“ auf irgendein Bauelement oder irgendeinen Abschnitt eines Bauelements beziehen, das/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speicher gespeichert werden können. Die Prozessoreinheit 902 kann einen oder mehrere digitale Signalprozessoren (DSPs; digital signal processors), anwendungsspezifische integrierte Schaltungen (ASICs; application-specific integrated circuits), zentrale Verarbeitungseinheiten (CPUs; central processing units), Grafikverarbeitungseinheiten (GPUs; graphics processing units), Allzweck-GPUs (GPGPUs; general-purpose GPUs), beschleunigte Verarbeitungseinheiten (APUs; accelerated processing units), feldprogrammierbare Gate-Arrays (FPGAs; field-programmable gate arrays), Neuronales-Netzwerk-Verarbeitungseinheiten (NPUs; neural network processing units), Datenprozessoreinheiten (DPUs; data processor units), Beschleuniger (z. B. Grafikbeschleuniger, Kompressionsbeschleuniger, Künstliche-Intelligenz-Beschleuniger), Steuerungs- Kryptoprozessoren (spezialisierte Prozessoren, die kryptographische Algorithmen innerhalb von Hardware ausführen), Server-Prozessoren, Steuerungen, oder irgendeinen anderen geeigneten Typ von Prozessoreinheiten umfassen. Daher kann die Prozessoreinheit auch als XPU (oder xPU) bezeichnet werden.
Die elektrische Vorrichtung 900 kann einen Speicher 904 umfassen, der selbst ein oder mehrere Speicherbauelemente umfassen kann, wie beispielsweise flüchtigen Speicher (z. B. dynamischen Direktzugriffsspeicher (DRAM; dynamic random access memory), statischen Direktzugriffsspeicher (SRAM; static random-access memory)), nichtflüchtigen Speicher (z. B. Nur-Lese-Speicher (ROM; read-only memory), Flash-Speicher, spannungsfreie Phasenwechselspeicher auf Chalkogenidbasis), Solid-State-Speicher und/oder eine Festplatte. Bei einigen Ausführungsbeispielen kann der Speicher 904 einen Speicher umfassen, der sich auf demselben Integrierte-Schaltungs-Die wie die Prozessoreinheit 902 befindet. Dieser Speicher kann als Cache-Speicher verwendet werden (z. B. Level 1 (L1), Level 2 (L2), Level 3 (L3), Level 4 (L4), Last-Level-Cache (LLC)) und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM; embedded dynamic random-access memory) oder einen Spin-Transfer-Torque-MRAM (STT-MRAM; Spin Transfer Torque Magnetic Random-Access Memory) umfassen.
Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 900 eine oder mehrere Prozessoreinheiten 902 umfassen, die heterogen oder asymmetrisch zu einer anderen Prozessoreinheit 902 in der elektrischen Vorrichtung 900 sind. Es kann eine Vielzahl von Unterschieden zwischen den Verarbeitungseinheiten 902 in einem System in Bezug auf ein Spektrum von Metriken von Gütefaktoren geben, umfassend architektonische, mikroarchitektonische, thermische, Leistungsverbrauch-Charakteristiken und Ähnliches. Diese Unterschiede können sich effektiv als Asymmetrie und Heterogenität zwischen den Prozessoreinheiten 902 in der elektrischen Vorrichtung 900 manifestieren.
Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 900 eine Kommunikationskomponente 912 (z. B. eine oder mehrere Kommunikationskomponenten) umfassen. Zum Beispiel kann die Kommunikationskomponente 912 drahtlose Kommunikationen für die Übertragung von Daten zu und von der elektrischen Vorrichtung 900 managen.
Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff „drahtlos“ impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun.
Die Kommunikationskomponente 912 kann irgendeine einer Anzahl von drahtlosen Standards oder Protokollen implementieren, umfassend, aber nicht beschränkt auf Standards des Institute for Electrical and Electronic Engineers (IEEE), umfassend Wi-Fi (IEEE 802.11 Familie), IEEE 802.16 Standards (z. B. IEEE 802.16-2005 Amendment), das Long-Term Evolution (LTE) Projekt zusammen mit jeglichen Ergänzungen, Aktualisierungen und/oder Revisionen (z. B. Advanced LTE Projekt, Ultra Mobile Broadband (UMB) Projekt (auch als „3GPP2“ bezeichnet), etc.). Mit IEEE 802.16 kompatible drahtlose Breitbandzugriffs- (BWA-; Broadband Wireless Access) Netzwerke werden allgemein bezeichnet als WiMAX-Netzwerke, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen ist für Produkte, die Konformitäts- und Kompatibilitäts-Tests für die IEEE 802.16 Standards bestehen. Die Kommunikationskomponente 912 kann gemäß einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA) oder LTE -Netzwerk arbeiten. Der Kommunikationschip 912 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN), oder Evolved UTRAN (E-UTRAN) arbeiten. Die Kommunikationskomponente 912 kann gemäß Codemultiplexzugriff (CDMA; Code Division Multiple Access), Zeitmultiplexzugriff (TDMA; Time Division Multiple Access), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Ableitungen davon, sowie irgendwelchen anderen drahtlosen Protokollen, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus, arbeiten. Die Kommunikationskomponente 912 kann bei anderen Ausführungsbeispielen gemäß anderen drahtlosen Protokollen arbeiten. Die elektrische Vorrichtung 900 kann eine Antenne 922 zum Ermöglichen drahtloser Kommunikationen und/oder zum Empfangen anderer drahtloser Kommunikationen (wie beispielsweise AM- oder FM-Funkübertragungen) umfassen.
Bei einigen Ausführungsbeispielen kann die Kommunikationskomponente 912 verdrahtete Kommunikationen managen, wie beispielsweise elektrische, optische oder irgendwelche anderen geeigneten Kommunikationsprotokolle (z. B. IEEE 802.3 Ethernet-Standards). Wie vorangehend erwähnt wurde, kann die Kommunikationskomponente 912 mehrere Kommunikationskomponenten umfassen. Beispielsweise kann eine erste Kommunikationskomponente 912 zweckgebunden sein für drahtlose Kommunikationen mit kürzerem Bereich, wie beispielsweise Wi-Fi oder Bluetooth, und eine zweite Kommunikationskomponente 912 kann zweckgebunden sein für drahtlose Kommunikationen mit längerem Bereich, wie beispielsweise GPS (global positioning system), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO, oder andere. Bei einigen Ausführungsbeispielen kann eine erste Kommunikationskomponente 912 zweckgebunden sein für drahtlose Kommunikationen, und eine zweite Kommunikationskomponente 912 kann zweckgebunden sein für verdrahtete Kommunikationen.
Die elektrische Vorrichtung 900 kann eine Batterie/Leistungsschaltungsanordnung 914 umfassen. Die Batterie/Leistungsschaltungsanordnung 914 kann eine oder mehrere Energiespeichervorrichtungen (z. B. Batterien oder Kondensatoren) und/oder Schaltungsanordnungen für Kopplungskomponenten der elektrischen Vorrichtung 900 umfassen, zu einer Energiequelle, getrennt von der elektrischen Vorrichtung 900 (z. B. Wechselstrom-Leitungs-Leistung).
Die elektrische Vorrichtung 900 kann eine Anzeigevorrichtung 906 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Anzeigevorrichtung 906 kann einen oder mehrere eingebettete oder verdrahtete oder drahtlos verbundene visuelle Indikatoren umfassen, wie beispielsweise ein Head-up-Display, einen Computermonitor, einen Projektor, eine Touchscreen-Anzeige, eine Flüssigkristallanzeige (LCD; liquid crystal display), eine lichtemittierende Dioden-Anzeige oder eine Flachbildschirmanzeige.
Die elektrische Vorrichtung 900 kann eine Audio-Ausgabevorrichtung 908 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Ausgabevorrichtung 908 kann irgendeine eingebettete oder verdrahtete oder drahtlos verbundene externe Vorrichtung umfassen, die einen hörbaren Indikator erzeugt, wie Lautsprecher, Headsets oder Ohrhörer.
Die elektrische Vorrichtung 900 kann eine Audio-Eingabevorrichtung 924 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Eingabevorrichtung 924 kann irgendeine eingebettete oder verdrahtete oder drahtlos verbundene externe Vorrichtung umfassen, die ein Signal erzeugt, das einen Klang repräsentiert, wie beispielsweise Mikrofone, Mikrofon-Arrays oder digitale Instrumente (z. B. Instrumente mit einem MIDI- (musical instrument digital interface) Ausgang). Die elektrische Vorrichtung 900 kann ein Globales-Navigationssatellitensystem (GNSS; Global Navigation Satellite System) -Bauelement 918 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen, wie beispielsweise ein GPS (Global Positioning System) -Bauelement. Das GNSS-Bauelement 918 kann in Kommunikation mit einem Satelliten-basierten System sein und kann eine Geolokalisierung der elektrischen Vorrichtung 900 basierend auf von einem oder mehreren GNSS-Satelliten empfangenen Informationen bestimmen, wie es im Stand der Technik bekannt ist.
Die elektrische Vorrichtung 900 kann eine andere Ausgabevorrichtung 910 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Ausgabevorrichtung 910 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen verdrahteten oder drahtlosen Sender zum Bereitstellen von Informationen an andere Vorrichtungen oder ein zusätzliches Speicherungsbauelement umfassen.
Die elektrische Vorrichtung 900 kann eine andere Eingabevorrichtung 920 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele für die andere Eingabevorrichtung 920 können einen Beschleunigungssensor, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung (z. B. eine monoskopische oder stereoskopische Kamera), einen Trackball, ein Trackpad, ein Touchpad, eine Tastatur, eine Cursor-Steuervorrichtung, wie beispielsweise eine Maus, einen Stift, einen Touchscreen, einen Näherungssensor, ein Mikrofon, einen Strichcodeleser, einen Codeleser für Quick Response (QR), einen Elektrokardiogramm- (EKG-) Sensor, einen PPG (Photoplethysmogramm) -Sensor, einen Galvanische-Hautreaktions-Sensor, irgendeinen anderen Sensor oder einen Leser für Radiofrequenz-Identifikation (RFID; radio frequency identification) umfassen.
Die elektrische Vorrichtung 900 kann irgendeinen gewünschten Formfaktor aufweisen, wie beispielsweise eine handgehaltene oder mobile elektrische Vorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, ein Musikspieler, ein Tablet-Computer, ein Laptop-Computer, ein konvertibler 2-in-1-Computer, ein tragbarer All-in-One-Computer, ein Netbook-Computer, ein Ultrabook-Computer, ein persönlicher digitaler Assistent (PDA; personal digital assistant), ein ultramobiler Personal-Computer, eine tragbare Spielkonsole etc.), eine elektrische Desktop-Vorrichtung, einen Server, eine Rechenlösung auf Rack-Ebene (z. B. Blade, Tray oder Schlitten-Rechensysteme), eine Workstation oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit, eine stationäre Spielkonsole, ein intelligentes Fernsehgerät, eine Fahrzeug-Steuerungseinheit, eine digitale Kamera, einen digitalen Videorecorder, eine tragbare elektrische Vorrichtung oder ein eingebettetes Rechensystem (z. B. Rechensysteme, die Teil eines Fahrzeugs, eines intelligenten Haushaltsgeräts, eines Unterhaltungselektronikprodukts oder -geräts oder einer Herstellungs-Ausrüstung sind). Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 900 irgendeine andere elektronische Vorrichtung sein, die Daten verarbeitet. Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 900 mehrere diskrete physische Komponenten umfassen. In Anbetracht des Spektrums von Vorrichtungen, als die die elektrische Vorrichtung 900 bei verschiedenen Ausführungsbeispielen dargestellt werden kann, kann die elektrische Vorrichtung 900 bei einigen Ausführungsbeispielen als eine Rechenvorrichtung oder ein Rechensystem bezeichnet werden.
Durchgehend in dieser Beschreibung können Pluralbeispiele Komponenten, Operationen oder Strukturen implementieren, die als ein Singularbeispiel beschrieben sind. Obwohl individuelle Operationen von einem oder mehreren Verfahren als separate Operationen dargestellt und beschrieben sind, können eine oder mehrere der individuellen Operationen gleichzeitig ausgeführt werden, und nichts erfordert, dass die Operationen in der dargestellten Reihenfolge auszuführen sind. Strukturen und Funktionalität, die bei beispielhaften Konfigurationen als separate Komponenten gezeigt sind, können als eine kombinierte Struktur oder Komponente implementiert sein. Ähnlich können Strukturen und Funktionalität, die als eine einzelne Komponente gezeigt sind, als separate Komponenten implementiert sein. Diese und andere Variationen, Modifikationen, Zufügungen und Verbesserungen fallen innerhalb des Schutzbereichs des hiesigen Gegenstands.
Obwohl ein Überblick über Ausführungsbeispiele mit Bezugnahme auf spezifische beispielhafte Ausführungsbeispiele beschrieben worden ist, können verschiedene Modifikationen und Änderungen an diesen Ausführungsbeispielen vorgenommen werden, ohne von dem breiteren Schutzbereich von Ausführungsbeispielen der vorliegenden Offenbarung abzuweichen. Solche Ausführungsbeispiele des erfinderischen Gegenstands können hierin, einzeln oder zusammen, durch den Begriff „Erfindung“ bezeichnet werden, nur der Einfachheit halber und ohne die Absicht, den Schutzbereich dieser Anmeldung freiwillig auf irgendeine einzelne Offenbarung oder irgendein einzelnes erfinderisches Konzept zu begrenzen, sollte tatsächlich mehr als eines offenbart sein.
Die hierin dargestellten Ausführungsbeispiele sind ausreichend detailliert beschrieben, um dem Fachmann die praktische Ausführung der offenbarten Lehren zu ermöglichen. Andere Ausführungsbeispiele können verwendet und davon hergeleitet werden, derart, dass strukturelle und logische Ersetzungen und Änderungen vorgenommen werden können, ohne von dem Schutzbereich dieser Offenbarung abzuweichen. Die Detaillierte Beschreibung soll daher nicht in einem einschränkenden Sinne aufgefasst werden, und der Schutzbereich verschiedener Ausführungsbeispiele ist nur durch die beigefügten Ansprüche, zusammen mit der vollständigen Palette von Entsprechungen, auf welche solche Ansprüche Anrecht haben, definiert.
Es versteht sich auch, dass, obwohl die Begriffe „erste,r,s“, „zweite,r,s“ usw. hier verwendet werden können, um verschiedene Elemente zu beschrieben, diese Elemente nicht durch diese Begriffe eingeschränkt sein sollen. Diese Begriffe werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Zum Beispiel könnte ein erster Kontakt als zweiter Kontakt bezeichnet und auf ähnliche Weise ein zweiter Kontakt als erster Kontakt bezeichnet werden, ohne von dem Schutzbereich der vorliegenden Ausführungsbeispiele abzuweichen. Der erste Kontakt und der zweite Kontakt sind beides Kontakte, aber sie sind nicht der gleiche Kontakt.
Gemäß der Verwendung in der Beschreibung der Ausführungsbeispiele und den beigefügten Beispielen sollen die Singularformen „ein, eine“ und „der, die, das“ auch die Pluralformen umfassen, sofern aus dem Zusammenhang nicht eindeutig etwas anderes hervorgeht. Es wird auch darauf hingewiesen, dass der Ausdruck „und/oder“ nach hiesigem Gebrauch sich auf alle möglichen Kombinationen von einem oder mehreren der zugeordneten, aufgeführten Elemente bezieht, und diese umfasst. Es versteht sich ferner, dass die Begriffe „umfasst“ und/oder „umfassend“ bei Verwendung in dieser Beschreibung das Vorhandensein von angegebenen Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen und/oder Komponenten angeben, aber das Vorhandensein oder Hinzufügen von einem oder mehreren anderen Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen, Komponenten und/oder Gruppen derselben nicht ausschließen.
Für die Zwecke der vorliegenden Offenbarung bezeichnet der Ausdruck „A und/oder B“ (A), (B) oder (A und B). Zum Zweck der vorliegenden Offenbarung bezeichnet die Phrase „A, B, und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
Bei Ausführungsbeispielen bedeutet der Ausdruck „A ist auf B positioniert“, dass zumindest ein Teil von A in direktem physischem Kontakt oder indirektem physischem Kontakt (ein oder mehrere andere Merkmale zwischen A und B aufweisend) mit zumindest einem Teil von B ist.
In der vorliegenden Beschreibung bedeutet „A ist benachbart zu B“, dass zumindest ein Teil von A in direktem physischem Kontakt mit zumindest einem Teil von B ist.
In der vorliegenden Beschreibung bedeutet „B ist zwischen A und C“, dass zumindest ein Teil von B in oder entlang eines Raums ist, der A und C trennt, und dass der zumindest eine Teil von B in direktem oder indirektem physischem Kontakt mit A und C ist.
In der vorliegenden Beschreibung bedeutet „A ist an B angebracht“, dass zumindest ein Teil von A an zumindest einen Teil von B mechanisch angebracht ist, entweder direkt oder indirekt (ein oder mehrere andere Merkmale zwischen A und B aufweisend).
In der vorliegenden Beschreibung bedeutet „die As sind mit den Bs gekoppelt“, dass zumindest einige der As mit zumindest einigen der Bs gekoppelt sind, und nicht notwendigerweise, dass alle As mit zumindest einem B und alle Bs mit zumindest einem A gekoppelt sind.
In der vorliegenden Beschreibung bedeutet „A ist innerhalb von B“, dass zumindest ein Teil von A innerhalb der physischen Grenzen von B umfasst ist.
Die Verwendung von durch ein „/“ getrennten Bezugszeichen, wie z. B. „102/104“, soll sich auf 102 oder 104 beziehen, wie es geeignet ist. Ansonsten bedeutet der Schrägstrich („/“) nach hiesigem Gebrauch „und/oder“.
Bei Verwendung zum Beschreiben eines Bereichs von Abmessungen stellt der Ausdruck „zwischen X und Y“ einen Bereich dar, der X und Y umfasst. Der Einfachheit halber kann der Ausdruck „2“ verwendet werden, um sich auf die Sammlung von Zeichnungen von 2A-2C zu beziehen, der Ausdruck „5“ kann verwendet werden, um sich auf die Sammlung von Zeichnungen von 5A-5I zu beziehen, etc. Obwohl sich auf bestimmte Elemente hierin im Singular bezogen werden kann, können solche Elemente mehrere Teilelemente umfassen. Beispielsweise kann „ein Isoliermaterial“ ein oder mehrere Isoliermaterialien umfassen. Nach hiesigem Gebrauch, kann sich ein „leitfähiger Kontakt“ auf einen Abschnitt eines leitfähigen Materials (z. B. Metall) beziehen, der als eine elektrische Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können in einer Oberfläche einer Komponente ausgespart, mit dieser bündig sein oder sich von dieser weg erstrecken, und können irgendeine geeignete Form (z. B. eine leitfähige Anschlussfläche oder Buchse, oder Abschnitt einer leitfähigen Leitung oder eines Vias) annehmen.
Die Verwendung der hierin bereitgestellten Techniken und Strukturen kann detektiert werden unter Verwendung von Werkzeugen, wie beispielsweise: Elektronenmikroskopie, umfassend Raster-/Transmissionselektronenmikroskopie (SEM/TEM; scanning electron microscopy/transmission electron microscopy), Rastertransmissionselektronenmikroskopie (STEM; scanning transmission electron microscopy), Nanostrahl-Eletronenbeugung (NBD oder NBED; nano-beam electron diffraction) und Reflexionselektronenmikroskopie (REM; reflection electron microscopy); Zusammensetzungsabbildung; Röntgenkristallstrukturanalyse oder Röntgenbeugung (XRD; x-ray crystallography or diffraction); energiedispersive Röntgenspektroskopie (EDX; energy-dispersive x-ray spectroscopy); Sekundärionen-Massenspektrometrie (SIMS; secondary ion mass spectrometry); Laufzeit-SIMS (ToF-SIMS; time-of-flight SIMS); Atomsonden-Bildgebung oder Tomographie; Lokalelektroden-Atomsonden- (LEAP-; local electrode atom probe) Techniken; 3D-Tomographie; oder hochauflösende physikalische oder chemische Analyse, um ein paar geeignete Beispiele analytischer Werkzeuge zu nennen. Solche Werkzeuge können insbesondere eine integrierte Schaltung, umfassend zumindest ein Halbleiter-Package, umfassend eine eingebettete magnetische Induktivität, anzeigen.
Bei einigen Ausführungsbeispielen können die hierin beschriebenen Techniken, Prozesse und/oder Verfahren basierend auf den aus denselben gebildeten Strukturen detektiert werden. Zusätzlich können die hierin beschriebenen Techniken und Strukturen bei einigen Ausführungsbeispielen basierend auf den aus denselben hergeleiteten Vorteilen detektiert werden. Zahlreiche Konfigurationen und Variationen sind angesichts dieser Offenbarung ersichtlich.
Die Beschreibung kann auf Perspektive basierende Beschreibungen verwenden, wie beispielsweise oben/unten, ein/aus, über/unter und Ähnliches. Solche Beschreibungen werden nur verwendet, um die Erörterung zu erleichtern und sollen nicht die Anwendung von hierin beschriebenen Ausführungsbeispielen auf irgendeine bestimmte Ausrichtung einschränken.
Die Beschreibung kann die Ausdrücke „bei einem Ausführungsbeispiel“, „gemäß einigen Ausführungsbeispielen“, „gemäß Ausführungsbeispielen“ oder „bei Ausführungsbeispielen“ verwenden, die sich jeweils auf ein oder mehrere desselben oder unterschiedlicher Ausführungsbeispiele beziehen können. Ferner sind die Ausdrücke „aufweisen“, „umfassen“, „haben“ und Ähnliches, wie sie hierin im Hinblick auf Ausführungsbeispiele der vorliegenden Offenbarung verwendet werden, synonym.
„Gekoppelt“ bedeutet nach hiesigem Gebrauch, dass zwei oder mehr Elemente in direktem physischem Kontakt sind oder dass zwei oder mehr Elemente einander indirekt physisch kontaktieren, jedoch weiter miteinander zusammenarbeiten oder interagieren (d. h., dass ein oder mehr andere Elemente zwischen die Elemente gekoppelt oder verbunden sind, die als miteinander gekoppelt gelten). Der Ausdruck „direkt gekoppelt“ bedeutet, dass zwei oder mehr Elemente in direktem Kontakt sind.
Nach hiesigem Gebrauch bezieht sich der Ausdruck „Modul“ darauf, Teil einer ASIC, einer elektronischen Schaltung, eines Systems auf einem Chip, eines Prozessors (gemeinschaftlich verwendet, dediziert oder Gruppe), einer Solid-State-Vorrichtung, eines Speichers (gemeinschaftlich verwendet, dediziert oder Gruppe), die ein oder mehrere Software- oder Firmware-Programme ausführen, eine kombinatorische Logikschaltung und/oder andere geeignete Komponenten, die die beschriebene Funktionalität bereitstellen, zu sein oder ein(e) solche(sn) umfassen.
Nach hiesigem Gebrauch kann sich „elektrisch leitfähig“ bei einigen Beispielen auf eine Eigenschaft eines Materials beziehen, das eine elektrische Leitfähigkeit von mehr als oder gleich 10⁷Siemens pro Meter (S/m) bei 20 Grad Celsius aufweist. Beispiele für solche Materialien umfassen Cu, Ag, Al, Au, W, Zn und Ni.
In den entsprechenden Zeichnungen der Ausführungsbeispiele können Signale, Ströme, elektrische Vorspannungen oder magnetische oder elektrische Polaritäten durch Linien dargestellt werden. Einige Linien können dicker sein, um konstituierendere Signalpfade anzuzeigen, und/oder Pfeile an einem oder mehreren Enden aufweisen, um eine primäre Richtung des Informationsflusses anzuzeigen. Solche Angaben sollen nicht einschränkend sein. Vielmehr werden die Linien in Verbindung mit einem oder mehreren beispielhaften Ausführungsbeispielen verwendet, um ein leichteres Verständnis einer Schaltung oder einer logischen Einheit zu ermöglichen. Irgendein(e) dargestellte(s/r) Signal, Polarität, Strom, Spannung etc., wie durch Entwurfsanforderungen oder -präferenzen vorgegeben, kann tatsächlich ein oder mehrere Signale umfassen, die sich in beide Richtungen bewegen können und mit irgendeiner geeigneten Art von Signalschema implementiert werden können.
Durch die Beschreibung hindurch und in den Ansprüchen bedeutet das Wort „verbunden“ eine direkte Verbindung, wie beispielsweise eine elektrische, mechanische oder magnetische Verbindung zwischen den Elementen, die verbunden sind, ohne irgendwelche Zwischenbauelemente. Das Wort „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie beispielsweise eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Elementen, die verbunden sind, oder eine indirekte Verbindung durch ein oder mehrere passive oder aktive dazwischenliegende Bauelemente. Das Wort „Signal“ kann sich auf zumindest ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten/Taktsignal beziehen. Die Bedeutung von „ein“, „einer“, „eine“, „eines“, „der“, „die“ und „das“ schließt Pluralformen mit ein. Die Bedeutung von „in“ schließt „in“ und „auf“ mit ein.
Die Wörter „im Wesentlichen“, „wesentlich“, „nahe“, „ungefähr“, „nah“ und „etwa“ beziehen sich im Allgemeinen auf ein Befinden innerhalb +/- 10 % eines Zielwertes (ausgenommen anderweitige Angabe). Ausgenommen es ist anderweitig angegeben, zeigt die Verwendung der Ordinaladjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. bei der Beschreibung eines gewöhnlichen Objektes nur an, dass unterschiedliche Instanzen ähnlicher Objekte beschrieben werden, und es ist nicht vorgesehen, dass impliziert ist, dass die auf diese Weise beschriebenen Objekte in einer gegebenen Reihenfolge sein müssen, die entweder temporär, räumlich, nach Rang oder in irgendeiner anderen Art und Weise geordnet ist, und es ist nicht vorgesehen, dass impliziert ist, dass die auf diese Weise beschriebenen Objekte notwendigerweise aus unterschiedlichen Materialien hergestellt sind oder unterschiedliche Abmessungen aufweisen.
Für Zwecke der Ausführungsbeispiele sind irgendwelche Transistoren in verschiedenen Schaltungen und Logikblöcken, die hier beschrieben sind, Metall-Oxid-Halbleiter- (MOS; metal oxide semiconductor) Transistoren oder deren Ableitungen, wobei die MOS-Transistoren Drain-, Source-, Gate- und Bulkanschlüsse umfassen. Die Transistoren und/oder die MOS-Transistor-Ableitungen umfassen auch Tri-Gate- und FinFET-Transistoren, zylinderförmige Gate All Around (Gate-Ringsum-) Transistoren (Gate All Around Cylindrical Transistors), tunnelnde FET (TFET; Tunneling FET), quadratischer-Draht- (Square Wire) oder rechteckiges-Band (Rectangular Ribbon) Transistoren, ferroelektrische FET (FeFETs) oder andere Vorrichtungen, die Transistorfunktionalitäten implementieren, wie Kohlenstoff-Nanoröhren oder Spintronikvorrichtungen. D. h. Symmetrische Source- und Drain-Anschlüsse von MOSFETs, sind identische Anschlüsse und werden hier austauschbar verwendet. Eine TFET-Vorrichtung hingegen weist asymmetrische Source- und Drain-Anschlüsse auf. Fachleute auf dem Gebiet werden erkennen, dass andere Transistoren, zum Beispiel bipolare Sperrschicht-Transistoren (bi-polar junction transistors)--BJT PNP/NPN, BiCMOS, CMOS, eFET etc., verwendet werden können, ohne von dem Schutzbereich der Offenbarung abzuweichen. Der Begriff „MN“ zeigt einen n-Typ-Transistor (z. B. nMOS, NPN BJT etc.) an und der Begriff „MP“ zeigt einen p-Typ-Transistor (z. B. pMOS, PNP BJT etc.) an.
Die vorstehende Beschreibung wurde zum Zweck der Erläuterung Bezug nehmend auf spezifische Ausführungsbeispiele dargestellt. Allerdings sollen die obigen, illustrativen Erörterungen nicht als vollständig betrachtet werden oder die möglichen Ausführungsbeispiele auf die offenbarten präzisen Formen begrenzen. Angesichts der obigen Lehren sind viele Modifikationen und Variationen möglich. Die Ausführungsbeispiele wurden ausgewählt und beschrieben, um die beteiligten Prinzipien und ihre praktischen Anwendungen bestmöglich zu beschrieben, um es damit anderen Fachleuten zu ermöglichen, die verschiedenen Ausführungsbeispiele mit verschiedenen Modifikationen, wie sie für die bestimmte, in Betracht gezogene Verwendung geeignet sind, bestmöglich zu nutzen.
Beispiele
Im Folgenden werden einige nicht einschränkende beispielhafte Ausführungsbeispiele ausgeführt.
Beispiel 1 umfasst eine Halbleiterstruktur, umfassend: ein Substrat; und eine Halbleiterschicht auf einer oberen Oberfläche des Substrats und umfassend ein Halbleitermaterial und eine optische Komponente, wobei: das Substrat einen Lufthohlraum darin definiert, der sich in einer Richtung von einer unteren Oberfläche des Substrats in Richtung und in Deckung mit der optischen Komponente erstreckt; und die Halbleiterschicht frei von irgendeiner Öffnung durch dieselbe in Kommunikation mit dem Lufthohlraum ist.
Beispiel 2 umfasst den Gegenstand von Beispiel 1, wobei die optische Komponente ein Heizelement umfasst.
Beispiel 3 umfasst den Gegenstand von Beispiel 1, wobei der Lufthohlraum einem Graben entspricht, der sich im Wesentlichen senkrecht im Hinblick auf die untere Oberfläche des Substrats erstreckt.
Beispiel 4 umfasst den Gegenstand von Beispiel 3, wobei der Graben Seitenwände aufweist, die ein gewelltes Profil aufweisen.
Beispiel 5 umfasst den Gegenstand von Beispiel 4, wobei die Seitenwände einen Winkel kleiner als 90 Grad im Hinblick auf die untere Oberfläche des Substrats definieren.
Beispiel 6 umfasst den Gegenstand von einem der Beispiele 1-5, wobei der Graben eine konkave Endoberfläche nächstgelegen zu der optischen Komponente aufweist.
Beispiel 7 umfasst den Gegenstand von einem der Beispiele 1-6, wobei sich der Lufthohlraum zu einer unteren Oberfläche der Halbleiterschicht erstreckt.
Beispiel 8 umfasst den Gegenstand von einem der Beispiele 1-7, wobei sich der Lufthohlraum zu einer unteren Oberfläche des Substrats erstreckt.
Beispiel 9 umfasst den Gegenstand von einem der Beispiele 1-8, wobei die Halbleiterschicht eine Vielzahl von optischen Komponenten in dem Halbleitermaterial umfasst und wobei sich der Lufthohlraum in einer Richtung von einer unteren Oberfläche des Substrats in Richtung und in Deckung mit der Vielzahl von optischen Komponenten erstreckt.
Beispiel 10 umfasst den Gegenstand von einem der Beispiele 1-8, wobei: die Halbleiterschicht eine Vielzahl von optischen Komponenten in dem Halbleitermaterial umfasst; und das Substrat eine Vielzahl von Hohlräumen definiert, die sich in einer Richtung von einer unteren Oberfläche des Substrats in Richtung und in Deckung mit jeweiligen der Vielzahl von optischen Komponenten erstrecken.
Beispiel 11 umfasst den Gegenstand von Beispiel 10, wobei die Vielzahl von Hohlräumen ein Array von Hohlraumöffnungen an einer unteren Oberfläche des Substrats definiert.
Beispiel 12 umfasst den Gegenstand von einem der Beispiele 1-11, wobei das Substrat Silizium umfasst.
Beispiel 13 umfasst den Gegenstand von einem der Beispiele 1-12, wobei das Substrat ein kristallines Material umfasst.
Beispiel 14 umfasst den Gegenstand von einem der Beispiele 1-13, wobei die Halbleiterschicht eine erste Schicht benachbart zu dem Substrat und umfassend Sauerstoff, eine zweite Schicht, umfassend das Halbleitermaterial und die optische Komponente, und eine dritte Schicht auf der zweiten Schicht und umfassend Sauerstoff, umfasst, wobei die zweite Schicht zwischen der ersten Schicht und der dritten Schicht ist.
Beispiel 15 umfasst den Gegenstand von Beispiel 14, wobei sich der Lufthohlraum zu einer unteren Oberfläche der ersten Schicht erstreckt.
Beispiel 16 umfasst den Gegenstand von einem der Beispiele 1-15, wobei die optische Komponente einen Mikro-Ring-Resonator (MRR) oder ein Mach-Zehnder-Interferometer (MZI) umfasst.
Beispiel 17 umfasst eine Halbleiteranordnung, umfassend: ein Package-Substrat; eine photonische integrierte Schaltung (PIC) auf dem Package-Substrat, die PIC umfassend: ein PIC-Substrat; und eine Halbleiterschicht auf einer oberen Oberfläche des PIC-Substrats und umfassend ein Halbleitermaterial und eine optische Komponente, wobei: das PIC-Substrat einen Lufthohlraum darin definiert, der sich in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit der optischen Komponente erstreckt; und die Halbleiterschicht frei von irgendeiner Öffnung durch dieselbe in Kommunikation mit dem Lufthohlraum ist; und eine elektronische integrierte Schaltung (EIC) auf dem Package-Substrat, wobei die EIC elektrisch leitfähige Strukturen an einer unteren Oberfläche aufweist, wobei die elektrisch leitfähigen Strukturen mit zumindest einem von der PIC und dem Package-Substrat elektrisch gekoppelt sind.
Beispiel 18 umfasst den Gegenstand von Beispiel 17, wobei die optische Komponente ein Heizelement umfasst.
Beispiel 19 umfasst den Gegenstand von Beispiel 17, wobei der Lufthohlraum einem Graben entspricht, der sich im Wesentlichen senkrecht im Hinblick auf die untere Oberfläche des PIC-Substrats erstreckt.
Beispiel 20 umfasst den Gegenstand von Beispiel 19, wobei der Graben Seitenwände aufweist, die ein gewelltes Profil aufweisen.
Beispiel 21 umfasst den Gegenstand von Beispiel 20, wobei die Seitenwände einen Winkel kleiner als 90 Grad im Hinblick auf die untere Oberfläche des PIC-Substrats definieren.
Beispiel 22 umfasst den Gegenstand von einem der Beispiele 17-21, wobei der Graben eine konkave Endoberfläche nächstgelegen zu der optischen Komponente aufweist.
Beispiel 23 umfasst den Gegenstand von einem der Beispiele 17-22, wobei sich der Lufthohlraum zu einer unteren Oberfläche der Halbleiterschicht erstreckt.
Beispiel 24 umfasst den Gegenstand von einem der Beispiele 17-23, wobei sich der Lufthohlraum zu einer unteren Oberfläche des PIC-Substrats erstreckt.
Beispiel 25 umfasst den Gegenstand von einem der Beispiele 17-24, wobei die Halbleiterschicht eine Vielzahl von optischen Komponenten in dem Halbleitermaterial umfasst und wobei sich der Lufthohlraum in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit der Vielzahl von optischen Komponenten erstreckt.
Beispiel 26 umfasst den Gegenstand von einem der Beispiele 17-24, wobei: die Halbleiterschicht eine Vielzahl von optischen Komponenten in dem Halbleitermaterial umfasst; und das PIC-Substrat eine Vielzahl von Hohlräumen definiert, die sich in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit jeweiligen der Vielzahl von optischen Komponenten erstrecken.
Beispiel 27 umfasst den Gegenstand von Beispiel 26, wobei die Vielzahl von Hohlräumen ein Array von Hohlraumöffnungen an einer unteren Oberfläche des PIC-Substrats definiert.
Beispiel 28 umfasst den Gegenstand von einem der Beispiele 17-27, wobei das PIC-Substrat Silizium umfasst.
Beispiel 29 umfasst den Gegenstand von einem der Beispiele 17-28, wobei das PIC-Substrat ein kristallines Material umfasst.
Beispiel 30 umfasst den Gegenstand von einem der Beispiele 17-29, wobei die Halbleiterschicht eine erste Schicht benachbart zu dem PIC-Substrat und umfassend Sauerstoff, eine zweite Schicht, umfassend das Halbleitermaterial und die optische Komponente, und eine dritte Schicht auf der zweiten Schicht und umfassend Sauerstoff, umfasst, wobei die zweite Schicht zwischen der ersten Schicht und der dritten Schicht ist.
Beispiel 31 umfasst den Gegenstand von Beispiel 30, wobei sich der Lufthohlraum zu einer unteren Oberfläche der ersten Schicht erstreckt.
Beispiel 32 umfasst den Gegenstand von einem der Beispiele 17-31, wobei die optische Komponente einen Mikro-Ring-Resonator (MRR) oder ein Mach-Zehnder-Interferometer (MZI) umfasst.
Beispiel 33 umfasst ein Multi-Chip-Package, umfassend: ein Package-Substrat; eine photonische integrierte Schaltung (PIC) auf dem Package-Substrat, die PIC umfassend: ein PIC-Substrat; und eine erste Halbleiterschicht auf einer oberen Oberfläche des PIC-Substrats und umfassend ein Halbleitermaterial und eine optische Komponente, wobei: das PIC-Substrat einen Lufthohlraum darin definiert, der sich in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit der optischen Komponente erstreckt; und die erste Halbleiterschicht frei von irgendeiner Öffnung durch dieselbe in Kommunikation mit dem Lufthohlraum ist; eine Faser-Array-Einheit (FAU), die mit der PIC gekoppelt ist; eine erste Elektronische-Integrierte-Schaltung- (EIC) Komponente auf dem Package-Substrat, wobei die erste EIC an einer unteren Oberfläche elektrisch leitfähige Strukturen aufweist, wobei die elektrisch leitfähigen Strukturen elektrisch mit der PIC gekoppelt sind und elektrisch mit dem Package-Substrat gekoppelt sind; und eine Halbleiterstruktur, die elektrisch mit dem Package-Substrat gekoppelt ist und eine zweite Halbleiterschicht umfasst, die elektrisch leitfähige Strukturen darin aufweist, und eine zweite EIC, die elektrisch mit der zweiten Halbleiterschicht gekoppelt ist.
Beispiel 34 umfasst den Gegenstand von Beispiel 33, wobei die optische Komponente ein Heizelement umfasst.
Beispiel 35 umfasst den Gegenstand von Beispiel 33, wobei der Lufthohlraum einem Graben entspricht, der sich im Wesentlichen senkrecht im Hinblick auf die untere Oberfläche des PIC-Substrats erstreckt.
Beispiel 36 umfasst den Gegenstand von Beispiel 35, wobei der Graben Seitenwände aufweist, die ein gewelltes Profil aufweisen.
Beispiel 37 umfasst den Gegenstand von Beispiel 20, wobei die Seitenwände einen Winkel kleiner als 90 Grad im Hinblick auf die untere Oberfläche des PIC-Substrats definieren.
Beispiel 38 umfasst den Gegenstand von einem der Beispiele 33-37, wobei der Graben eine konkave Endoberfläche nächstgelegen zu der optischen Komponente aufweist.
Beispiel 39 umfasst den Gegenstand von einem der Beispiele 33-38, wobei sich der Lufthohlraum zu einer unteren Oberfläche der Halbleiterschicht erstreckt.
Beispiel 40 umfasst den Gegenstand von einem der Beispiele 33-39, wobei sich der Lufthohlraum zu einer unteren Oberfläche des PIC-Substrats erstreckt.
Beispiel 41 umfasst den Gegenstand von einem der Beispiele 33-40, wobei die Halbleiterschicht eine Vielzahl von optischen Komponenten in dem Halbleitermaterial umfasst und wobei sich der Lufthohlraum in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit der Vielzahl von optischen Komponenten erstreckt.
Beispiel 42 umfasst den Gegenstand von einem der Beispiele 33-40, wobei: die Halbleiterschicht eine Vielzahl von optischen Komponenten in dem Halbleitermaterial umfasst; und das PIC-Substrat eine Vielzahl von Hohlräumen definiert, die sich in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit jeweiligen der Vielzahl von optischen Komponenten erstrecken.
Beispiel 43 umfasst den Gegenstand von Beispiel 42, wobei die Vielzahl von Hohlräumen ein Array von Hohlraumöffnungen an einer unteren Oberfläche des PIC-Substrats definiert.
Beispiel 44 umfasst den Gegenstand von einem der Beispiele 33-43, wobei das PIC-Substrat Silizium umfasst.
Beispiel 45 umfasst den Gegenstand von einem der Beispiele 33-44, wobei das PIC-Substrat ein kristallines Material umfasst.
Beispiel 46 umfasst den Gegenstand von einem der Beispiele 33-45, wobei die Halbleiterschicht eine erste Schicht benachbart zu dem PIC-Substrat und umfassend Sauerstoff, eine zweite Schicht, umfassend das Halbleitermaterial und die optische Komponente, und eine dritte Schicht auf der zweiten Schicht und umfassend Sauerstoff, umfasst, wobei die zweite Schicht zwischen der ersten Schicht und der dritten Schicht ist.
Beispiel 47 umfasst den Gegenstand von Beispiel 46, wobei sich der Lufthohlraum zu einer unteren Oberfläche der ersten Schicht erstreckt.
Beispiel 48 umfasst den Gegenstand von einem der Beispiele 33-47, wobei die optische Komponente einen Mikro-Ring-Resonator (MRR) oder ein Mach-Zehnder-Interferometer (MZI) umfasst.
Beispiel 49 Verfahren zum Herstellen einer photonischen integrierten Schaltung (PIC), umfassend: Bereitstellen eines PIC-Substrats; und Bereitstellen einer Halbleiterschicht auf einer oberen Oberfläche des PIC-Substrats und umfassend ein Halbleitermaterial und eine optische Komponente; und Bilden eines Hohlraums von einer unteren Oberfläche des PIC-Substrats und sich in einer Richtung in Richtung und in Deckung mit der optischen Komponente erstreckend, ohne irgendeine Öffnung durch die Halbleiterschicht in Kommunikation mit dem Lufthohlraum bereitzustellen.
Beispiel 50 umfasst den Gegenstand von einem der Beispiele 49-50, umfassend: Bereitstellen eines Wafers, umfassend ein PIC-Substrat-Stratum und ein Halbleiterschicht-Stratum auf dem PIC-Substrat-Stratum, wobei das Halbleiterschicht-Stratum eine Vielzahl von optischen Komponenten umfasst, von denen eine die optische Komponente ist; von einer freiliegenden unteren Oberfläche des PIC-Substrat-Stratums, Bilden einer Vielzahl von Hohlräumen, von denen einer der Lufthohlraum ist, wobei sich einzelne der Hohlräume in einer Richtung in Richtung und in Deckung mit einer oder mehreren entsprechenden der optischen Komponenten erstrecken; und Vereinzeln einer Vielzahl von PICs von dem Wafer, wobei die Vielzahl von PICs die PIC umfasst.
Beispiel 51 umfasst den Gegenstand von Beispiel 50, wobei zumindest eines von dem Bilden des Lufthohlraums und dem Vereinzeln Plasmaätzen umfasst.
Beispiel 52 umfasst den Gegenstand von einem der Beispiele 50 und 51, wobei sich das Bilden der Vielzahl von Hohlräumen und das Vereinzeln zumindest teilweise zeitlich überlappen.
Beispiel 53 umfasst den Gegenstand von einem der Beispiele 49-52, wobei die optische Komponente ein Heizelement umfasst.
Beispiel 54 umfasst den Gegenstand von einem der Beispiele 49-52, wobei der Lufthohlraum einem Graben entspricht, der sich im Wesentlichen senkrecht im Hinblick auf die untere Oberfläche des PIC-Substrats erstreckt.
Beispiel 55 umfasst den Gegenstand von einem der Beispiele 49-54, wobei der Graben Seitenwände aufweist, die ein gewelltes Profil aufweisen.
Beispiel 56 umfasst den Gegenstand von Beispiel 55, wobei die Seitenwände einen Winkel kleiner als 90 Grad im Hinblick auf die untere Oberfläche des PIC-Substrats definieren.
Beispiel 57 umfasst den Gegenstand von einem der Beispiele 51-56, wobei der Graben eine konkave Endoberfläche nächstgelegen zu der optischen Komponente aufweist.
Beispiel 58 umfasst den Gegenstand von einem der Beispiele 49-57, wobei sich der Lufthohlraum zu einer unteren Oberfläche der Halbleiterschicht erstreckt.
Beispiel 59 umfasst den Gegenstand von einem der Beispiele 49-58, wobei sich der Lufthohlraum zu einer unteren Oberfläche des PIC-Substrats erstreckt.
Beispiel 60 umfasst den Gegenstand von Beispiel 49, wobei die Halbleiterschicht eine Vielzahl von optischen Komponenten in dem Halbleitermaterial umfasst und wobei sich der Lufthohlraum in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit der Vielzahl von optischen Komponenten erstreckt.
Beispiel 61 umfasst den Gegenstand von Beispiel 49, wobei: die Halbleiterschicht eine Vielzahl von optischen Komponenten in dem Halbleitermaterial umfasst; und das PIC-Substrat eine Vielzahl von Hohlräumen definiert, die sich in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit jeweiligen der Vielzahl von optischen Komponenten erstrecken.
Beispiel 62 umfasst den Gegenstand von Beispiel 61, wobei die Vielzahl von Hohlräumen ein Array von Hohlraumöffnungen an einer unteren Oberfläche des PIC-Substrats definiert.
Beispiel 63 umfasst den Gegenstand von einem der Beispiele 49-62, wobei das PIC-Substrat Silizium umfasst.
Beispiel 64 umfasst den Gegenstand von einem der Beispiele 49-63, wobei das PIC-Substrat ein kristallines Material umfasst.
Beispiel 65 umfasst den Gegenstand von einem der Beispiele 49-64, wobei die Halbleiterschicht eine erste Schicht benachbart zu dem PIC-Substrat und umfassend Sauerstoff, eine zweite Schicht, umfassend das Halbleitermaterial und die optische Komponente, und eine dritte Schicht auf der zweiten Schicht und umfassend Sauerstoff, umfasst, wobei die zweite Schicht zwischen der ersten Schicht und der dritten Schicht ist.
Beispiel 66 umfasst den Gegenstand von Beispiel 65, wobei sich der Lufthohlraum zu einer unteren Oberfläche der ersten Schicht erstreckt.
Beispiel 67 umfasst den Gegenstand von einem der Beispiele 49-66, wobei die optische Komponente einen Mikro-Ring-Resonator (MRR) oder ein Mach-Zehnder-Interferometer (MZI) umfasst.

Claims

Eine Halbleiterstruktur, umfassend: ein Substrat; und eine Halbleiterschicht auf einer oberen Oberfläche des Substrats und umfassend ein Halbleitermaterial und eine optische Komponente, wobei: das Substrat einen Lufthohlraum darin definiert, der sich in einer Richtung von einer unteren Oberfläche des Substrats in Richtung und in Deckung mit der optischen Komponente erstreckt; und die Halbleiterschicht frei von irgendeiner Öffnung durch dieselbe in Kommunikation mit dem Lufthohlraum ist.
Die Halbleiterstruktur gemäß Anspruch 1, wobei die optische Komponente ein Heizelement umfasst.
Die Halbleiterstruktur gemäß Anspruch 1 oder 2, wobei der Lufthohlraum einem Graben entspricht, der sich im Wesentlichen senkrecht im Hinblick auf die untere Oberfläche des Substrats erstreckt.
Die Halbleiterstruktur gemäß Anspruch 3, wobei der Graben Seitenwände aufweist, die ein gewelltes Profil aufweisen.
Die Halbleiterstruktur gemäß Anspruch 4, wobei die Seitenwände einen Winkel kleiner als 90 Grad im Hinblick auf die untere Oberfläche des Substrats definieren.
Die Halbleiterstruktur gemäß einem der Ansprüche 3-5, wobei der Graben eine konkave Endoberfläche nächstgelegen zu der optischen Komponente aufweist.
Die Halbleiterstruktur gemäß einem der Ansprüche 1-6, wobei sich der Lufthohlraum zu einer unteren Oberfläche der Halbleiterschicht erstreckt.
Die Halbleiterstruktur gemäß einem der Ansprüche 1-7, wobei sich der Lufthohlraum zu einer unteren Oberfläche des Substrats erstreckt.
Die Halbleiterstruktur gemäß einem der Ansprüche 1-8, wobei die Halbleiterschicht eine Vielzahl von optischen Komponenten in dem Halbleitermaterial umfasst und wobei sich der Lufthohlraum in einer Richtung von einer unteren Oberfläche des Substrats in Richtung und in Deckung mit der Vielzahl von optischen Komponenten erstreckt.
Die Halbleiterstruktur gemäß einem der Ansprüche 1-9, wobei: die Halbleiterschicht eine Vielzahl von optischen Komponenten in dem Halbleitermaterial umfasst; und das Substrat eine Vielzahl von Hohlräumen definiert, die sich in einer Richtung von einer unteren Oberfläche des Substrats in Richtung und in Deckung mit jeweiligen der Vielzahl von optischen Komponenten erstrecken.
Die Halbleiterstruktur gemäß Anspruch 10, wobei die Vielzahl von Hohlräumen ein Array von Hohlraumöffnungen an einer unteren Oberfläche des Substrats definiert.
Eine Halbleiteranordnung, umfassend: ein Package-Substrat; eine photonische integrierte Schaltung (PIC) auf dem Package-Substrat, die PIC umfassend: ein PIC-Substrat; und eine Halbleiterschicht auf einer oberen Oberfläche des PIC-Substrats und umfassend ein Halbleitermaterial und eine optische Komponente, wobei: das PIC-Substrat einen Lufthohlraum darin definiert, der sich in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit der optischen Komponente erstreckt; und die Halbleiterschicht frei von irgendeiner Öffnung durch dieselbe in Kommunikation mit dem Lufthohlraum ist; und eine Elektronische-Integrierte-Schaltung- (EIC) Komponente auf dem Package-Substrat, wobei die EIC elektrisch leitfähige Strukturen an einer unteren Oberfläche davon aufweist, wobei die elektrisch leitfähigen Strukturen mit zumindest einem von der PIC und dem Package-Substrat elektrisch gekoppelt sind.
Die Halbleiteranordnung gemäß Anspruch 12, wobei das PIC-Substrat Silizium umfasst.
Die Halbleiteranordnung gemäß Anspruch 12 oder 13, wobei sich der Lufthohlraum zu einer unteren Oberfläche der Halbleiterschicht erstreckt.
Ein Multi-Chip-Package, umfassend: ein Package-Substrat; eine photonische integrierte Schaltung (PIC) auf dem Package-Substrat, die PIC umfassend: ein PIC-Substrat; und eine erste Halbleiterschicht auf einer oberen Oberfläche des PIC-Substrats und umfassend ein Halbleitermaterial und eine optische Komponente, wobei: das PIC-Substrat einen Lufthohlraum darin definiert, der sich in einer Richtung von einer unteren Oberfläche des PIC-Substrats in Richtung und in Deckung mit der optischen Komponente erstreckt; und die erste Halbleiterschicht frei von irgendeiner Öffnung durch dieselbe in Kommunikation mit dem Lufthohlraum ist; eine Faser-Array-Einheit (FAU), die mit der PIC gekoppelt ist; eine erste Elektronische-Integrierte-Schaltung- (EIC) Komponente auf dem Package-Substrat, wobei die erste EIC an einer unteren Oberfläche davon elektrisch leitfähige Strukturen aufweist, wobei die elektrisch leitfähigen Strukturen elektrisch mit der PIC gekoppelt sind und elektrisch mit dem Package-Substrat gekoppelt sind; und eine Halbleiterstruktur, die elektrisch mit dem Package-Substrat gekoppelt ist und eine zweite Halbleiterschicht umfasst, die elektrisch leitfähige Strukturen darin aufweist, und eine zweite EIC, die elektrisch mit der zweiten Halbleiterschicht gekoppelt ist.
Das Multi-Chip-Package gemäß Anspruch 15, wobei das PIC-Substrat ein kristallines Material umfasst.
Das Multi-Chip-Package gemäß einem der Ansprüche 15-16, wobei die optische Komponente einen Mikro-Ring-Resonator (MRR) oder ein Mach-Zehnder-Interferometer (MZI) umfasst.
Ein Verfahren zum Herstellen einer photonischen integrierten Schaltung (PIC), umfassend: Bereitstellen eines PIC-Substrats; und Bereitstellen einer Halbleiterschicht auf einer oberen Oberfläche des PIC-Substrats und umfassend ein Halbleitermaterial und eine optische Komponente; und Bilden eines Lufthohlraums von einer unteren Oberfläche des PIC-Substrats und sich in einer Richtung in Richtung und in Deckung mit der optischen Komponente erstreckend, ohne irgendeine Öffnung durch die Halbleiterschicht in Kommunikation mit dem Lufthohlraum bereitzustellen.
Das Verfahren gemäß Anspruch 18, ferner umfassend: Bereitstellen eines Wafers, umfassend ein PIC-Substrat-Stratum und ein Halbleiterschicht-Stratum auf dem PIC-Substrat-Stratum, wobei das Halbleiterschicht-Stratum eine Vielzahl von optischen Komponenten umfasst, von denen eine die optische Komponente ist; von einer freiliegenden unteren Oberfläche des PIC-Substrat-Stratums, Bilden einer Vielzahl von Hohlräumen, von denen einer der Lufthohlraum ist, wobei sich einzelne der Hohlräume in einer Richtung in Richtung und in Deckung mit einer oder mehreren entsprechenden der optischen Komponenten erstrecken; und Vereinzeln einer Vielzahl von PICs von dem Wafer, wobei die Vielzahl von PICs die PIC umfasst.
Das Verfahren gemäß Anspruch 19, wobei zumindest eines von dem Bilden des Lufthohlraums und dem Vereinzeln Plasmaätzen umfasst.
Das Verfahren gemäß einem der Ansprüche 18-20, ferner umfassend: Bereitstellen eines Wafers, umfassend ein PIC-Substrat-Stratum und ein Halbleiterschicht-Stratum auf dem PIC-Substrat-Stratum, wobei das Halbleiterschicht-Stratum eine Vielzahl von optischen Komponenten umfasst, von denen eine die optische Komponente ist; von einer freiliegenden unteren Oberfläche des PIC-Substrat-Stratums, Bilden einer Vielzahl von Hohlräumen, von denen einer der Lufthohlraum ist, wobei sich einzelne der Hohlräume in einer Richtung in Richtung und in Deckung mit einer oder mehreren entsprechenden der optischen Komponenten erstrecken; und Vereinzeln einer Vielzahl von PICs von dem Wafer, wobei die Vielzahl von PICs die PIC umfasst.
Das Verfahren gemäß Anspruch 21, wobei zumindest eines von dem Bilden des Lufthohlraums und dem Vereinzeln Plasmaätzen umfasst.
Das Verfahren gemäß einem der Ansprüche 21 oder 22, wobei sich das Bilden der Vielzahl von Hohlräumen und das Vereinzeln zumindest teilweise zeitlich überlappen.
Das Verfahren gemäß einem der Ansprüche 18-23, wobei die optische Komponente ein Heizelement umfasst.
Das Verfahren gemäß einem der Ansprüche 18-24, wobei der Lufthohlraum einem Graben entspricht, der sich im Wesentlichen senkrecht im Hinblick auf die untere Oberfläche des PIC-Substrats erstreckt.