Nothing Special   »   [go: up one dir, main page]

DE102020108439A1 - Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial - Google Patents

Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial Download PDF

Info

Publication number
DE102020108439A1
DE102020108439A1 DE102020108439.0A DE102020108439A DE102020108439A1 DE 102020108439 A1 DE102020108439 A1 DE 102020108439A1 DE 102020108439 A DE102020108439 A DE 102020108439A DE 102020108439 A1 DE102020108439 A1 DE 102020108439A1
Authority
DE
Germany
Prior art keywords
die
package
stim
lid
subject matter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020108439.0A
Other languages
English (en)
Inventor
Manish Dubey
Sergio CHAN ARGUEDAS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020108439A1 publication Critical patent/DE102020108439A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1631—Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

[203] Hierin offenbart sind Packages für integrierte Schaltungen (ICs, Integrated Circuits) mit Löt-Thermoschnittstellenmaterialien (STIMs, Solder Thermal Interface Materials) sowie verwandte Verfahren und Vorrichtungen. Beispielsweise kann ein IC-Package in einigen Ausführungsformen ein Package-Substrat, einen Deckel, einen Die zwischen dem Package-Substrat und dem Deckel und ein STIM zwischen dem Die und dem Deckel einschließen. Das STIM kann eine Dicke von weniger als 200 Mikrometern aufweisen.

Description

  • Hintergrund
  • Viele elektronische Vorrichtungen generieren während des Betriebs erhebliche Wärmemengen. Einige dieser Vorrichtungen schließen Kühlkörper oder andere Komponenten ein, um die Wärmeübertragung weg von wärmeempfindlichen Elementen in diesen Vorrichtungen zu ermöglichen.
  • Figurenliste
  • Ausführungsformen lassen sich ohne Weiteres anhand der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Um diese Beschreibung zu erleichtern, bezeichnen gleiche Bezugszeichen gleiche strukturelle Elemente. Ausführungsformen sind beispielhaft und nicht einschränkend in den Figuren der beigefügten Zeichnungen veranschaulicht.
    • 1-3 sind seitliche Querschnittsansichten von beispielhaften Packages für integrierte Schaltungen (ICs, Integrated Circuits) mit Löt-Thermoschnittstellenmaterialien (STIMs, Solder Thermal Interface Materials) gemäß verschiedenen Ausführungsformen.
    • 4A-4B veranschaulichen verschiedene Stufen bei der Herstellung eines IC-Packages mit einem STIM gemäß verschiedenen Ausführungsformen.
    • 5A-5B sind seitliche Querschnittsansichten einer IC-Baugruppe, die ein STIM einschließen kann, gemäß verschiedenen Ausführungsformen.
    • 6 ist eine Draufsicht auf einen Wafer und Dies, die in einem IC-Package mit einem STIM eingeschlossen sein können, gemäß verschiedenen Ausführungsformen.
    • 7 ist eine seitliche Querschnittsansicht einer IC-Vorrichtung, die in einem IC-Package mit einem STIM eingeschlossen sein kann, gemäß verschiedenen Ausführungsformen.
    • 8 ist eine seitliche Querschnittsansicht einer IC-Baugruppe, die ein IC-Package mit einem STIM einschließen kann, gemäß verschiedenen Ausführungsformen.
    • 9 ist ein Blockschaltbild einer beispielhaften elektrischen Vorrichtung, die ein IC-Package mit einem STIM einschließen kann, gemäß verschiedenen Ausführungsformen.
  • Detaillierte Beschreibung
  • Hierin offenbart sind Packages für integrierte Schaltungen (ICs, Integrated Circuits) mit Löt-Thermoschnittstellenmaterialien (STIMs, Solder Thermal Interface Materials) sowie verwandte Verfahren und Vorrichtungen. Beispielsweise kann ein IC-Package in einigen Ausführungsformen ein Package-Substrat, einen Deckel, einen Die zwischen dem Package-Substrat und dem Deckel und ein STIM zwischen dem Die und dem Deckel einschließen. Das STIM kann eine Dicke von weniger als 200 Mikrometern aufweisen.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden, wobei gleiche Bezugszeichen durchweg gleiche Teile bezeichnen, und in denen als Veranschaulichung Ausführungsformen gezeigt sind, die umgesetzt werden können. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Offenbarung abzuweichen. Daher soll die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinn aufgefasst werden.
  • Verschiedene Operationen können als mehrere diskrete Aktionen oder Operationen der Reihe nach in einer Weise beschrieben sein, die für das Verständnis des beanspruchten Gegenstands äußerst hilfreich ist. Die Reihenfolge der Beschreibung darf jedoch nicht so ausgelegt werden, als impliziere sie, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Insbesondere können diese Operationen möglicherweise nicht in der Reihenfolge der Präsentation durchgeführt werden. Beschriebene Operationen können in einer anderen Reihenfolge als die beschriebene Ausführungsform durchgeführt werden. Verschiedene zusätzliche Operationen können durchgeführt werden und/oder beschriebene Operationen können in zusätzlichen Ausführungsformen weggelassen werden.
  • Für die Zwecke der vorliegenden Offenbarung hat der Ausdruck „A und/oder B“ die Bedeutung (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung hat der Ausdruck „A, B und/oder C“ die Bedeutung (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Obwohl viele der Zeichnungen geradlinige Strukturen mit flachen Wänden und rechtwinkligen Ecken veranschaulichen, dient dies lediglich der Veranschaulichung, und tatsächliche Vorrichtungen, die unter Verwendung dieser Techniken hergestellt werden, weisen abgerundete Ecken, Oberflächenrauheit und andere Merkmale auf.
  • In der Beschreibung werden die Ausdrücke „in einer Ausführungsform“ oder „in Ausführungsformen“ verwendet, die sich jeweils entweder auf eine oder mehrere der gleichen oder verschiedene Ausführungsformen beziehen können. Femer sind die Begriffe „umfassend“, „einschließend“, „aufweisend“ und dergleichen, wie in Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet, bedeutungsgleich. Wie hierin verwendet, sind ein „Package“ und ein „IC-Package“ bedeutungsgleich. Bei der Beschreibung eines Bereichs von Abmessungen repräsentiert der Ausdruck „zwischen X und Y“ einen Bereich, der X und Y einschließt. Der Einfachheit halber kann der Ausdruck „4“ verwendet werden, um sich auf die Sammlung von Zeichnungen der 4A-4B zu beziehen, der Ausdruck „5“ kann verwendet werden, um sich auf die Sammlung von Zeichnungen der 5A-5B zu beziehen, usw.
  • 1 ist eine seitliche Querschnittsansicht eines beispielhaften IC-Packages 100 mit einem STIM 104. Das IC-Package 100 aus 1 schließt bestimmte Komponenten ein, die auf eine bestimmte Weise angeordnet sind, dies ist jedoch lediglich veranschaulichend, und ein IC-Package 100 gemäß der vorliegenden Offenbarung kann eine beliebige Anzahl von Formen annehmen. Die weiter unten erörterten 2-5 veranschaulichen andere Beispiele von IC-Packages 100 gemäß der vorliegenden Offenbarung; jedes der hierin unter Bezugnahme auf 1 erörterten Elemente kann jede der Formen der Elemente annehmen, die hierin unter Bezugnahme auf 2-5 erörtert werden, und umgekehrt.
  • Das IC-Package 100 aus 1 schließt ein Package-Substrat 102 ein, mit dem ein Die 106 über Interconnects 122 (die beispielsweise Interconnects der ersten Ebene sein können) gekoppelt ist. Ein STIM 104 steht in thermischem Kontakt mit dem Die 106 und mit einem Deckel 110; während des Betriebs des Dies 106 kann das STIM 104 die vom Die 106 generierte Wärme auf den Deckel 110 übertragen Der Deckel 110 kann auch als ein „Wärmeverteiler“ oder ein „integrierter Wärmeverteiler“ bezeichnet werden, wenn er im IC-Package 100 eingeschlossen ist.
  • Das STIM 104 kann ein beliebiges geeignetes Lötmaterial einschließen. Beispielsweise kann das STIM 104 ein reines Indium-Lot oder ein Lot aus einer Indium-Legierung (z. B. ein Indium-Zinn-Lot, ein Indium-Silber-Lot, ein Indium-Gold-Lot oder ein Indium-Aluminium-Lot) einschließen. In derartigen Ausführungsformen kann eine obere Oberfläche des Dies 106, um die Kopplung zwischen dem STIM 104 und dem Die 106 zu ermöglichen, einen Adhäsionsmaterialbereich 146 einschließen, an dem das STIM 104 haften kann; in ähnlicher Weise kann eine innere Oberfläche 110D des Deckels 110 einen Adhäsionsmaterialbereich 140 einschließen, an dem das STIM 104 haften kann. Der Adhäsionsmaterialbereich 140 an der Unterseite des Deckels 110 kann ein beliebiges geeignetes Material zum Benetzen des STIM 104 einschließen. In einigen Ausführungsformen kann der Adhäsionsmaterialbereich 140 Gold, Silber oder Indium einschließen. Die Dicke des Adhäsionsmaterialbereichs 140 kann einen beliebigen geeigneten Wert annehmen (z. B. zwischen 0,1 Mikrometern und 1 Mikrometer oder zwischen 70 Nanometern und 400 Nanometern). Der Adhäsionsmaterialbereich 140 kann auf der Unterseite des Deckels 110 strukturiert sein, um die Position des STIM 104 zu steuern. Der Adhäsionsmaterialbereich 146 kann wie der Adhäsionsmaterialbereich 140 ein beliebiges geeignetes Material zum Benetzen des STIM 104 einschließen und kann eine beliebige der oben erörterten Formen des Adhäsionsmaterialbereichs 140 annehmen. Der Adhäsionsmaterialbereich 146 kann auf einem darunter liegenden dielektrischen Material angeordnet sein; in einigen Ausführungsformen kann der Adhäsionsmaterialbereich 146 als „Rückseitenmetallisierung (BSM, Back Side Metallization)“ bezeichnet sein. In einigen Ausführungsformen kann eine Dicke 138 eines Teils des STIM 104 weniger als 200 Mikrometer betragen (z. B. zwischen 50 Mikrometern und 200 Mikrometern).
  • Obwohl verschiedene der 1-5 eine deutliche Grenze zwischen dem Adhäsionsmaterialbereich 140 und dem STIM 104 (und auch zwischen dem Adhäsionsmaterialbereich 146 und dem STIM 104) veranschaulichen, können in der Praxis der Adhäsionsmaterialbereich 140 und das STIM 104 (und der Adhäsionsmaterialbereich 146 und das STIM 104) reagieren und eine intermetallische Verbindung (IMC, Intermetallic Compound) ausbilden. Wenn beispielsweise der Adhäsionsmaterialbereich 140 (Adhäsionsmaterialbereich 146) Gold einschließt und das STIM 104 Indium einschließt, kann die resultierende IMC eine Gold-Indium-IMC sein. In einem IC-Package 100 sind die Adhäsionsmaterialbereiche 140/146 möglicherweise nicht deutlich sichtbar; stattdessen kann die IMC, die aus der Reaktion zwischen diesen Adhäsionsmaterialbereichen 140/146 und dem STIM 104 resultiert, an diesen Schnittstellen vorhanden sein. Wie weiter unten erörtert, sind der Adhäsionsmaterialbereich 140 und/oder der Adhäsionsmaterialbereich 146 in einigen Ausführungsformen möglicherweise nicht in einem IC-Package 100 vorhanden.
  • Der Deckel 110 kann beliebige geeignete Materialien einschließen. In einigen Ausführungsformen kann der Deckel 110 ein Kernmaterial und ein Außenmaterial einschließen (auf dem der Adhäsionsmaterialbereich 140 angeordnet ist). Beispielsweise kann das Kernmaterial in einigen Ausführungsformen Kupfer sein und das Außenmaterial kann Nickel sein (z. B. kann das Kupfer mit einer Nickelschicht mit einer Dicke zwischen 5 Mikrometern und 10 Mikrometern plattiert sein). In einem anderen Beispiel kann das Kernmaterial Aluminium sein und das Außenmaterial kann Nickel sein (z. B. kann das Aluminium mit einer Nickelschicht mit einer Dicke zwischen 5 Mikrometern und 10 Mikrometern plattiert sein). In einigen Ausführungsformen kann der Deckel 110 im Wesentlichen aus einem einzelnen Material (z. B. Aluminium) ausgebildet sein.
  • Der Deckel 110 kann eine innere Oberfläche 110D und eine äußere Oberfläche 110E einschließen. Ein Teil der inneren Oberfläche 110D (z. B. der Adhäsionsmaterialbereich 140 an der inneren Oberfläche 110D, falls vorhanden) kann mit dem STIM 104 in Kontakt stehen. Der Deckel 110 kann ein oder mehrere Abgabelöcher 151 zwischen der inneren Oberfläche 110D und der äußeren Oberfläche 110E einschließen, durch die flüssiges STIM 104 auf eine obere Oberfläche des Dies 106 abgegeben werden kann (z. B. wie nachstehend unter Bezugnahme auf 4 erörtert). Der Mindestdurchmesser 147 eines Abgabelochs 151 kann einen beliebigen geeigneten Wert annehmen; beispielsweise kann der Mindestdurchmesser 147 eines Abgabelochs 151 in einigen Ausführungsformen zwischen 0,5 Millimetern und 5 Millimetern (z. B. zwischen 1 Millimeter und 2 Millimetem) liegen. Das in 1 veranschaulichte Abgabeloch 151 ist verjüngt und verengt sich in Richtung des Dies 106, aber ein Abgabeloch 151 kann eine beliebige gewünschte Form aufweisen. Obwohl in vielen der beigefügten Zeichnungen ein einzelnes Abgabeloch 151 dargestellt ist, dient dies lediglich der Veranschaulichung, und ein Deckel 110 kann eine beliebige geeignete Anzahl von Abgabelöchern 151 einschließen. Femer zeigen die beigefügten Zeichnungen, dass das Abgabeloch 151 im Wesentlichen mit dem STIM 104 gefüllt ist, dies dient jedoch lediglich der Veranschaulichung, und ein Abgabeloch 151 kann teilweise mit dem STIM 104 gefüllt sein oder kein STIM 104 darin aufweisen.
  • Der Deckel 110 kann einen Fußteil 110A einschließen, der sich in Richtung des Package-Substrats 102 erstreckt, und ein Dichtmittel 120 (z. B. ein Klebstoff auf Polymerbasis) kann den Fußteil 110A des Deckels 110 an der oberen Oberfläche des Package-Substrats 102 befestigen. Der Fußteil 110A kann einen verengten Teil 110F in der Nähe des Package-Substrats 102 einschließen, und das Dichtmittel 120 kann wenigstens teilweise an Seitenflächen des verengten Teils 110F angeordnet sein. In einigen Ausführungsformen kann der verengte Teil 110F mit dem Package-Substrat 102 in Kontakt stehen und somit zur Steuerung der Höhe der inneren Oberfläche 110D des Deckels 110 oberhalb des Package-Substrats102 beitragen; eine derartige Höhensteuerung kann besonders nützlich sein, wenn das STIM 104 anfänglich als ein flüssiges STIM abgeschieden wird, wie nachstehend erörtert.
  • In einigen Ausführungsformen kann die innere Oberfläche 110D des Deckels 110 im Wesentlichen parallel zur oberen Oberfläche des Dies 106 sein (mit Ausnahme des Vorhandenseins des Abgabelochs 151), wie dies in vielen der beigefügten Zeichnungen dargestellt ist, jedoch ist dies lediglich veranschaulichend, und die innere Oberfläche 110D eines Deckels 110 kann eine beliebige gewünschte Kontur aufweisen. Beispielsweise kann die innere Oberfläche 110D des Deckels 110 in einigen Ausführungsformen konvex sein, wobei der Abstand zwischen der oberen Oberfläche des Dies 106 und der inneren Oberfläche 110D des Deckels 110 näher an der Mitte des Dies 106 kleiner ist als zu den Kanten des Dies 106. Das IC-Package 100 kann auch Interconnects 118 einschließen, die verwendet werden können, um das IC-Package 100 mit einer anderen Komponente zu koppeln, wie beispielsweise einer Leiterplatte (z. B. einem Motherboard), einem Interposer oder einem anderen IC-Package, wie in der Technik bekannt ist und wie nachstehend unter Bezugnahme auf 8 erörtert. Die Interconnects 118 können in einigen Ausführungsformen beliebige geeignete Interconnects der zweiten Ebene sein, die in der Technik bekannt sind.
  • Das Package-Substrat 102 kann ein dielektrisches Material (z. B. eine Keramik, einen Aufbaufilm, einen Epoxidfilm mit Füllstoffpartikeln darin, Glas, ein organisches Material, ein anorganisches Material, Kombinationen von organischen und anorganischen Materialien, eingebettete Teile, die aus verschiedenen Materialien ausgebildet sind, usw.) einschließen und kann leitfähige Pfade aufweisen, die sich durch das dielektrische Material zwischen der oberen und der unteren Oberfläche oder zwischen verschiedenen Stellen auf der oberen Oberfläche und/oder zwischen verschiedenen Stellen auf der unteren Oberfläche erstrecken. Diese leitfähigen Pfade können die Form eines der Interconnects 1628 annehmen, die nachstehend unter Bezugnahme auf 7 erörtert werden (z. B. einschließlich Leitungen und Vias). Das Package-Substrat 102 kann durch Interconnects 122 mit dem Die 106 gekoppelt sein, die leitfähige Kontakte einschließen können, die mit leitfähigen Pfaden (nicht gezeigt) durch das Package-Substrat 102 gekoppelt sind, wodurch ermöglicht wird, dass Schaltungen innerhalb des Dies 106 elektrisch mit den Interconnects 118 (oder mit anderen Vorrichtungen, die im Package-Substrat 102 eingeschlossen sind, nicht gezeigt) gekoppelt sind. Wie hierin verwendet, kann sich ein „leitfähiger Kontakt“ auf einen Teil eines leitfähigen Materials (z. B. Metall) beziehen, der als Schnittstelle zwischen verschiedenen Komponenten dient; leitfähige Kontakte können in eine Oberfläche einer Komponente eingelassen sein, mit dieser bündig sein oder sich von dieser weg erstrecken und können eine beliebige geeignete Form annehmen (z. B. ein leitfähiges Pad oder einen leitfähigen Socket). Die in 1 veranschaulichten Interconnects 122 schließen Löt-Bumps ein, aber die Interconnects 122 können eine beliebige geeignete Form annehmen (z. B. Drahtbonds, Wellenleiter usw.). In ähnlicher Weise schließen die in 1 veranschaulichten Interconnects 118 Lötkugeln ein (z. B. für eine Anordnung mit Ball Grid Array (BGA)), es können jedoch beliebige geeignete Interconnects 118 verwendet werden (z. B. Pins in einer Anordnung mit Pin Grid Array (PGA) oder Anschlussflächen in einer Anordnung mit Land Grid Array (LGA)). Obwohl das IC-Package 100 aus 1 einen Die 106 einschließt, der direkt mit einem Package-Substrat 102 gekoppelt ist, kann ferner in anderen Ausführungsformen (z. B. wie nachstehend unter Bezugnahme auf 5 erörtert) eine Zwischenkomponente zwischen dem Die 106 und dem Package-Substrat 102 angeordnet sein (z. B. ein Interposer 108, wie in 5 veranschaulicht, eine Siliziumbrücke, eine organische Brücke usw.).
  • Der Die 106 kann die Form einer der Ausführungsformen des Dies 1502 annehmen, der nachstehend unter Bezugnahme auf 6 erörtert wird (z. B. eine der Ausführungsformen der IC-Vorrichtung 1600 aus 7 einschließen kann). Der Die 106 kann Schaltungen einschließen, um eine beliebige gewünschte Funktionalität durchzuführen. Beispielsweise kann der Die 106 ein Logikdie (z. B. siliziumbasierte Dies) sein, ein Speicherdie (z. B. Speicher mit hoher Bandbreite) sein oder eine Kombination aus Logik und Speicher einschließen. In einigen Ausführungsformen kann das IC-Package 100 ein Server-Package sein. In Ausführungsformen, in denen das IC-Package 100 mehrere Dies 106 einschließt (z. B. wie nachstehend unter Bezugnahme auf 5 erörtert), kann das IC-Package 100 als ein Multi-Chip-Package (MCP) bezeichnet werden. Ein IC-Package 100 kann zur leichteren Veranschaulichung passive Komponenten einschließen, die in verschiedenen der beigefügten Figuren nicht gezeigt sind, wie beispielsweise oberflächenmontierte Widerstände, Kondensatoren und Induktoren (z. B. gekoppelt mit der oberen oder der unteren Oberfläche des Package-Substrats 102). Allgemeiner kann ein IC-Package 100 beliebige andere in der Technik bekannte aktive oder passive Komponenten einschließen.
  • Die hierin offenbarten IC-Packages 100 können unter Verwendung eines flüssigen STIM hergestellt werden, das sich dann zum STIM 104 verfestigen kann. Herkömmliche Ansätze zur Verwendung von STIMs in IC-Packages beruhten auf Lötvorformlingen, vorportionierten und geformten Folien aus festem Lot. Während der Herstellung wird einer dieser Lötvorformlinge oben auf einem Die positioniert, ein Deckel wird oberhalb des Lötvorformlings platziert, die gesamte Baugruppe wird erhitzt, um den Lötvorformling zu schmelzen und ihn auf dem Die und dem Deckel nass werden zu lassen, und dann wird die Baugruppe abgekühlt, um das Lot zu verfestigen. Dieser herkömmliche Ansatz geht mit einer Reihe unerwünschter Merkmale einher. Zunächst sind üblicherweise Metallschichten auf der Oberseite des Dies und der Unterseite des Deckels erforderlich, damit sich das Lot am Die und Deckel befestigen kann, und das Ausbilden einer guten Verbindung zwischen den Metallschichten und dem Lot hat herkömmlicherweise die Verwendung eines Flussmittelmaterials erforderlich gemacht (z. B. ein flüssiges Flussmittel, das auf die Metallschichten aufgebracht wird, bevor der Lötvorformling positioniert wird). Rückstände dieses Flussmittelmaterials (zusammen mit Luft) werden typischerweise an der Schnittstelle zwischen dem Die und dem STIM und an der Schnittstelle zwischen dem Deckel und dem STIM während der Verfestigung des Lots eingeschlossen. Während nachfolgender Reflow-Prozesse gast der Flussmittelrückstand aus, was zu eingeschlossenen Hohlräumen führt (z. B. an der Schnittstelle zwischen STIM und Deckel), wodurch die Kontaktfläche zwischen dem STIM und dem Deckel reduziert wird und dadurch die effektive Wärmeleitfähigkeit des STIM reduziert wird. In herkömmlichen IC-Packages kann die Menge an Hohlräumen ausreichen, um die Wärmeleistung wesentlich zu beeinträchtigen, wodurch die verwendeten Materialien eingeschränkt sein können, und wie klein die Packages sein können. Beispielsweise können die Hohlräume, die in herkömmlichen IC-Packages auftreten können, wenn ein flüssiges Flussmittel verwendet wird, um das Anbringen vom STIM am Die und am Deckel zu ermöglichen, so sein, dass die thermischen Anforderungen an das IC-Package nicht erfüllt werden können.
  • Die hierin offenbarten IC-Packages 100 können unter Verwendung von flüssigen STIMs anstelle von Lötvorformlingen hergestellt werden, wodurch die IC-Packages 100 ohne Flussmittelmaterial hergestellt werden können und dadurch ausgasungsbedingte Hohlräume im STIM 104 reduziert oder eliminiert werden. Ferner können der Adhäsionsmaterialbereich 140 und/oder der Adhäsionsmaterialbereich 146 in einigen Ausführungsformen weggelassen werden (z. B. wie nachstehend unter Bezugnahme auf 2-3 erörtert), wodurch die Komplexität und die Kosten der Herstellung der IC-Packages 100 relativ zu herkömmlichen IC-Packages reduziert werden können. Zusätzlich kann das STIM 104 in den hierin offenbarten IC-Packages 100 eine geringere Dicke 138 aufweisen, als dies unter Verwendung herkömmlicher Techniken erreichbar ist. Beispielsweise erfordern herkömmliche Lötvorformlinge typischerweise eine STIM-Dicke von mehr als 200 Mikrometern (z. B. mehr als 300 oder 400 Mikrometer); das hierin offenbarte STIM 104 kann eine Dicke 138 aufweisen, die weniger als 200 Mikrometer beträgt.
  • 2-3 sind seitliche Querschnittsansichten anderer beispielhafter Ausführungsformen von IC-Packages 100. Wie oben erwähnt, können viele der Elemente der IC-Packages 100 aus 2-3 mit dem IC-Package 100 aus 1 geteilt werden, und eine Erörterung dieser Elemente wird nicht wiederholt; diese Elemente können beispielsweise die Form einer der oben unter Bezugnahme auf 1 erörterten Ausführungsformen annehmen. Ferner kann jedes der in 1-3 (und 5) veranschaulichten Merkmale mit einem beliebigen der anderen in 1-3 (und 5) veranschaulichten Merkmale kombiniert werden. Beispielsweise veranschaulicht 2 eine Ausführungsform, in der sich kein Adhäsionsmaterialbereich 146 an der oberen Oberfläche des Dies 106 befindet, und 3 veranschaulicht eine Ausführungsform, in der der Deckel 110 einen Lippenteil 110G einschließt; die Ausführungsformen aus 2 und 3 können so kombiniert werden, dass ein IC-Package 100 gemäß der vorliegenden Offenbarung keinen Adhäsionsmaterialbereich 146 an der oberen Oberfläche des Dies 106 aufweist und der Deckel 110 einen Lippenteil 110G einschließt.
  • Wie oben erwähnt, stellt 2 eine Ausführungsform dar, in der sich kein Adhäsionsmaterialbereich 146 an der oberen Oberfläche (z. B. der „Rückseite“) des Dies 106 befindet. Stattdessen kann das STIM 104 direkt mit einem dielektrischen Material (z. B. einem Formmaterial) in Kontakt stehen, das die obere Oberfläche des Dies 106 bereitstellt. Eine Ausführungsform, wie die aus 2, kann unter Verwendung eines anfänglich flüssigen STIM 104 gefertigt werden, das ohne einen Adhäsionsmaterialbereich 146 ausreichend am dielektrischen Material des Dies 106 haften kann. In einigen Ausführungsformen kann das dielektrische Material des Dies 106 mit flüssigem Flussmittel oder Ameisensäure gereinigt werden, bevor das anfänglich flüssige STIM 104 bereitgestellt wird. Ein Adhäsionsmaterialbereich 140 kann Teil des Deckels 110 sein, wie oben unter Bezugnahme auf 1 erörtert.
  • 3 stellt eine Ausführungsform dar, in der kein Adhäsionsmaterialbereich 140 auf dem Deckel 110 vorhanden ist, und stattdessen schließt der Deckel 110 einen Lippenteil 110G ein, der als eine Barriere wirken kann, um die Position des STIM 104 einzuschränken. In einigen Ausführungsformen, wie in 3 gezeigt, kann die vom Lippenteil 110G umgebene Fläche größer als die Oberfläche des Dies 106 sein. Die Höhe 145 des Lippenteils 110G kann einen beliebigen geeigneten Wert annehmen; beispielsweise kann die Höhe 145 in einigen Ausführungsformen zwischen 100 Mikrometern und 500 Mikrometern liegen. Die Höhe 145 des Lippenteils 110G kann geringer als die Dicke 138 des STIM 104 sein, wie gezeigt. In einigen Ausführungsformen kann der Lippenteil 110G invertiert sein, so dass der Lippenteil 110G nicht vom Rest des Deckels 110 wegragt, sondern stattdessen einen Kanal im Deckel 110 ausbildet; ein derartiger Lippenteil 110G kann auch dazu dienen, das STIM 104 mechanisch einzugrenzen.
  • Wie oben erwähnt, kann das STIM 104 in einigen Ausführungsformen ausgebildet werden, indem das STIM 104 zunächst als eine Flüssigkeit durch ein oder mehrere Abgabelöcher 151 auf die obere Oberfläche des Dies 106 abgegeben wird und dann dem flüssigen STIM 104 ermöglicht wird, sich zu verfestigen. 4A-4B veranschaulichen Stufen eines Beispiels eines derartigen Herstellungsprozesses. Insbesondere veranschaulichen 4A-4B einen beispielhaften Prozess zum Herstellen des IC-Packages 100 aus 2, aber ein analoger Prozess kann verwendet werden, um geeignete der hierin offenbarten IC-Packages 100 zu fertigen.
  • 4A ist eine seitliche Querschnittsansicht einer Baugruppe 400, in der ein Deckel 110 über dem Die 106 und dem Package-Substrat 102 (wie oben erörtert) angeordnet ist und ein Lotabgabe-Tool 160 in der Nähe des Abgabelochs 151 positioniert ist. Das Lotabgabe-Tool 160 kann konfiguriert sein, um flüssiges STIM bei einer geeigneten Temperatur (z. B. zwischen 150 Grad Celsius und 180 Grad Celsius für einige STIMs) abzugeben. Ein beliebiges geeignetes Abgabe-Tool kann als Lotabgabe-Tool 160 verwendet werden; beispielsweise können vorhandene Abgabe-Tools für organisches Material verwendet werden, die das organische Material in einem Temperaturbereich abgeben, der mit den für den Reflow von STIM geeigneten Temperaturbereichen kompatibel ist. Der Abstand zwischen der oberen Oberfläche des Dies 106 und der Unterseite des Deckels 110 kann durch den Fußteil 110A des Deckels 110 (einschließlich des Kontakts zwischen den verengten Teilen 110F des Fußteils 110A und dem Package-Substrat 102) gesteuert werden.
  • 4B ist eine seitliche Querschnittsansicht einer Baugruppe 402 nach dem Abgeben von flüssigem STIM vom Lotabgabe-Tool 160 auf die obere Oberfläche des Dies 106 über das Abgabeloch 151 der Baugruppe 400 ( 4A), dann Verfestigenlassen des flüssigen STIM in das STIM 104. Der Adhäsionsmaterialbereich 140 kann dabei helfen, die Position des STIM 104 (zusätzlich zu oder anstelle eines Lippenteils 110G) zu steuem, und das STIM 104 kann sich in das Abgabeloch 151 erstrecken oder nicht. In einigen Ausführungsformen kann, falls das Abgabeloch 151 nicht durch das STIM 104 gefüllt ist, eine Wärmeleitpaste oder ein anderes Material (nicht gezeigt) verwendet werden, um den Rest des Abgabelochs 151 zu füllen. Die resultierende Baugruppe 402 kann die Form des IC-Packages 100 annehmen.
  • 5 zeigt verschiedene Ansichten der beispielhaften IC-Baugruppe 150, einschließlich eines beispielhaften IC-Packages 100 mit einem Deckel 110; insbesondere ist 5B eine seitliche Querschnittsansicht durch den Abschnitt B-B aus 5A, und 5A ist eine seitliche Querschnittsansicht durch den Abschnitt A-A aus 5B. Obwohl eine bestimmte Anordnung von Abgabelöchern 151 und STIM 104 in 5 dargestellt ist, muss nicht jedes STIM 104 mit einem Abgabeloch 151 assoziiert sein; stattdessen kann der Deckel 110 Abgabelöcher 151 (z. B. für flüssiges STIM) oberhalb eines oder mehrerer der Dies 106 einschließen, und das STIM 104, das mit anderen der Dies 106 assoziiert ist, kann aus Lötvorformlingen ausgebildet sein. Allgemeiner kann der Deckel 110 aus 5 Merkmale oder Kombinationen von Merkmalen einschließen, die die Form einer beliebigen der Ausführungsformen annehmen, die oben unter Bezugnahme auf 1-4 erörtert werden (z. B. Anordnung der Adhäsionsmaterialbereiche 140/146, Verwendung von Lippenteilen 110G anstelle oder zusätzlich zur Verwendung von Adhäsionsmaterialbereichen 140, Querschnittsformen für die Abgabelöcher 151 usw.). Ferner kann ein beliebiges der Elemente aus 5 die Form von entsprechenden Elementen in 1 annehmen; die Erörterung dieser Elemente wird nicht wiederholt. In ähnlicher Weise kann ein IC-Package 100 oder eine IC-Baugruppe 150 eine beliebige Kombination oder Teilmenge der Elemente aus 1-5 einschließen; beispielsweise kann das IC-Package 100 aus 1 ein oder mehrere Entlüftungslöcher 124 und/oder einen oder mehrere Sockel 110C einschließen, das IC-Package 100 aus 5 kann weniger oder keine Rippenteile 110B einschließen usw.
  • Die IC-Baugruppe 150 schließt ein IC-Package 100, einen Kühlkörper 116 und ein TIM 114 dazwischen ein. Das TIM 114 kann bei der Übertragung von Wärme vom Deckel 110 zum Kühlkörper 116 helfen, und der Kühlkörper 116 kann so ausgelegt sein, dass er Wärme leicht an die Umgebung abführt, wie in der Technik bekannt. In einigen Ausführungsformen kann das TIM 114 ein TIM aus Polymer oder eine Wärmeleitpaste sein und kann sich wenigstens teilweise in Öffnungen der Abgabelöcher 151 an der oberen Oberfläche des Deckels 110 erstrecken (nicht gezeigt).
  • Das IC-Package 100 aus 5 ist ein MCP und schließt vier Dies 106-1, 106-2, 106-3 und 106-4 ein. Die spezielle Anzahl und Anordnung der Dies in 5 ist lediglich veranschaulichend, und eine beliebige Anzahl und Anordnung kann in einem IC-Package 100 eingeschlossen sein. Die Dies 106-1 und 106-2 sind durch Interconnects 122 mit einem Interposer 108 gekoppelt, und der Interposer 108 ist durch Interconnects 126 (die die Form eines beliebigen der hierin offenbarten Interconnects 122 annehmen können, wie beispielsweise Interconnects der ersten Ebene) mit dem Package-Substrat 102 gekoppelt. Der Interposer 108 kann ein Silizium-Interposer sein (der leitfähige Pfade zwischen dem Die 106-1 und dem Die 106-2 bereitstellt) und kann aktive Vorrichtungen (z. B. Transistoren) und/oder passive Vorrichtungen (z. B. Kondensatoren, Induktoren, Widerstände usw.) einschließen oder nicht. Die Dies 106-3 und 106-4 sind direkt mit dem Package-Substrat 102 gekoppelt. Jeder der hierin offenbarten Dies 106 kann beliebige geeignete Abmessungen aufweisen; beispielsweise kann ein Die 106 in einigen Ausführungsformen eine Seitenlänge 144 zwischen 5 Millimetern und 50 Millimetern aufweisen.
  • Alle Dies 106 aus 5 schließen einen Adhäsionsmaterialbereich 146 auf der oberen Oberfläche ein, und der Deckel 110 schließt entsprechende Adhäsionsmaterialbereiche 140 auf seiner Unterseite ein; verschiedene Teile des STIM 104 befinden sich zwischen den entsprechenden Adhäsionsmaterialbereichen 140/146; wie oben erwähnt, können in verschiedenen Ausführungsformen einige oder alle der Adhäsionsmaterialbereiche 140 und 146 weggelassen werden. In einigen Ausführungsformen kann der Adhäsionsmaterialbereich 140 eine Dicke 142 zwischen 0,1 Mikrometern und 1 Mikrometer aufweisen; die Dicke des Adhäsionsmaterialbereichs 146 kann im gleichen Bereich liegen. Wie oben erörtert, kann die Dicke des STIM 104 aus 5 in der Praxis Teile von IMC (nicht gezeigt) in der Nähe oder anstelle der Adhäsionsmaterialbereiche 140/146 einschließen; in einigen Ausführungsformen kann ein Teil von IMC eine Dicke zwischen 10 mil und 20 mil aufweisen.
  • Der Deckel 110 aus 5 schließt einen Fußteil 110A ein, wie oben unter Bezugnahme auf 1 erörtert, und schließt auch Rippenteile 110B und Sockel 110C ein. In einigen Ausführungsformen kann eine Höhe 136 des Fußteils 110A zwischen 600 Mikrometern und 1 Millimeter liegen. Die Rippenteile 110B können den Deckel 110 mechanisch unterstützen und den Abstand zwischen verschiedenen Elementen des IC-Packages 100 und des Deckels 110 steuern. 5 veranschaulicht einen einzelnen Rippenteil 110B, derdurch ein Dichtmittel 120 mit dem Package-Substrat 102 gekoppelt ist, und veranschaulicht auch zwei Rippenteile 110B, die durch das Dichtmittel 120 mit einer oberen Oberfläche des Interposers 108 gekoppelt sind. Die Sockel 110C können Vorsprünge „nach unten“ im oberen Teil des Deckels 110 sein, die das Material des Deckels 110 näher an einen entsprechenden Die 106 bringen; beispielsweise veranschaulicht 5 die Sockel 110C, die mit jedem der Dies 106-3 und 106-4 assoziiert sind. Die Sockel 110C können Adhäsionsmaterialbereiche 140 darauf aufweisen, wie gezeigt, und Teile des STIM 104 können zwischen den Sockeln 110C und den assoziierten Dies 106-3/106-4 angeordnet sein, wie gezeigt. In einigen Ausführungsformen kann eine minimale Dicke 134 des oberen Teils des Deckels 110 zwischen 0,5 Millimetern und 4 Millimetern liegen (z. B. zwischen 0,5 Millimetern und 3 Millimetern oder zwischen 0,7 Millimetern und 3,5 Millimetern).
  • In einigen Ausführungsformen kann der Deckel 110 ein oder mehrere Entlüftungslöcher 124 an Stellen einschließen, die nicht oberhalb eines Dies 106 liegen (z. B. in der Nähe des Fußteils 110A, wie gezeigt). Diese Entlüftungslöcher 124 können ermöglichen, dass während der Herstellung generiertes Gas (z. B. durch erhitztes Flussmittel auf einem STIM 104 während der BGA-Verarbeitung generiertes Gas) in die Umgebung entweicht und dass der Druck unter und außerhalb des Deckels 110 ausgeglichen wird. In einigen Ausführungsformen können Aussparungen 132 im Dichtmittel 120 zwischen dem Fußteil 110A und dem Package-Substrat 102 das Entweichen von Gas (anstelle oder zusätzlich zur Verwendung der Entlüftungslöcher 124) und das Ausgleichen des Drucks unter und außerhalb des Deckels 110 ermöglichen; ein Beispiel für derartige Aussparungen 132 ist in 5B veranschaulicht.
  • In einigen Ausführungsformen kann ein Underfill-Material 128 um die Interconnects herum angeordnet sein, die ein Element mit dem Package-Substrat 102 koppeln (z. B. um die Interconnects 126 zwischen dem Interposer 108 und dem Package-Substrat 102 herum und/oder um die Interconnects 122 zwischen den Dies 106-3/106-4 und dem Package-Substrat 102 herum). Das Underfill-Material 128 kann diese Interconnects mechanisch unterstützen, wodurch das Risiko von Rissen oder Delamination aufgrund der unterschiedlichen Wärmeausdehnung zwischen dem Package-Substrat 102 und den Dies 106/Interposer 108 verringert wird. Ein einzelner Teil des Underfill-Materials 128 ist in 5 zur leichteren Veranschaulichung dargestellt, es können jedoch Teile des Underfill-Materials 128 an beliebigen gewünschten Stellen verwendet werden. Beispielhafte Materialien, die für das Underfill-Material 128 verwendet werden können, schließen Epoxidmaterialien ein. In einigen Ausführungsformen wird das Underfill-Material 128 durch Abscheiden eines flüssigen Underfill-Materials 128 an einer Stelle auf dem Package-Substrat 102, die sich neben dem Die 106 (oder einem anderen Element) befindet, und Ermöglichen einer Kapillarwirkung, um das flüssige Underfill-Material 128 in den Bereich zwischen dem Die 106 und dem Package-Substrat 102 zu ziehen, erzeugt. Eine derartige Technik kann zu einer asymmetrischen Verteilung des Underfill-Materials 128 relativ zur Grundfläche des Dies 106 (oder eines anderen Elements) führen; insbesondere kann sich eine Zunge 130 aus Underfill-Material 128 auf der Seite, auf der das Underfill-Material 128 ursprünglich abgeschieden wurde, weiter vom Die 106 weg erstrecken als auf anderen Seiten des Dies 106. Ein Beispiel hierfür ist in 5A gezeigt.
  • Die hierin offenbarten IC-Packages 100 können eine beliebige geeignete elektronische Komponente einschließen oder darin eingeschlossen sein. 6-9 veranschaulichen verschiedene Beispiele von Vorrichtungen, die in einem der hierin offenbarten IC-Packages 100 eingeschlossen sein können oder ein beliebiges der hierin offenbarten IC-Packages 100 einschließen.
  • 6 ist eine Draufsicht auf einen Wafer 1500 und Dies 1502, die in einem IC-Package 100 eingeschlossen sein können, gemäß verschiedenen Ausführungsformen. Beispielsweise kann ein Die 1502 ein Die 106 sein. Der Wafer 1500 kann aus Halbleitermaterial bestehen und einen oder mehrere Dies 1502 mit IC-Strukturen einschließen, die auf einer Oberfläche des Wafers 1500 ausgebildet sind. Jeder der Dies 1502 kann eine Wiederholungseinheit eines Halbleiterprodukts sein, das einen beliebigen geeigneten IC einschließt. Nach der Fertigung des Halbleiterprodukts kann der Wafer 1500 einem Vereinzelungsprozess unterzogen werden, bei dem die Dies 1502 voneinander getrennt werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Der Die 1502 kann einen oder mehrere Transistoren (z. B. einige der nachstehend erörterten Transistoren 1640 aus 7) und/oder unterstützende Schaltungen zum Routen elektrischer Signale zu den Transistoren sowie beliebige andere IC-Komponenten einschließen. In einigen Ausführungsformen kann der Wafer 1500 oder der Die 1502 eine Speichervorrichtung (z. B. eine Direktzugriffsspeichervorrichtung (RAM, Random Access Memory) wie eine Static-RAM(SRAM)-Vorrichtung, eine Magnetic-RAM(MRAM)-Vorrichtung, eine Resistive-RAM(RRAM)-Vorrichtung, eine Conductive-Bridging-RAM(CBRAM)-Vorrichtung usw., eine Logikvorrichtung (z. B. ein AND-, OR-, NAND- oder NOR-Gate) oder ein anderes geeignetes Schaltungselement einschließen. Mehrere dieser Vorrichtungen können auf einem einzelnen Die 1502 kombiniert werden. Beispielsweise kann ein Speicher-Array, das von mehreren Speichervorrichtungen ausgebildet wird, auf demselben Die 1502 wie eine Verarbeitungsvorrichtung (z. B. die Verarbeitungsvorrichtung 1802 aus 9) oder eine andere Logik ausgebildet werden, die konfiguriert ist, um Informationen in den Speichervorrichtumngen zu speichern oder Anweisungen ausführen, die im Speicher-Array gespeichert sind.
  • 7 ist eine seitliche Querschnittsansicht einer IC-Vorrichtung 1600, die in einem IC-Package 100 eingeschlossen sein kann, gemäß verschiedenen Ausführungsformen. Beispielsweise kann die IC-Vorrichtung 1600 ein Die 106 sein. Eine oder mehrere der IC-Vorrichtungen 1600 können in einem oder mehreren Dies 1502 eingeschlossen sein (6). Die IC-Vorrichtung 1600 kann auf einem Substrat 1602 (z. B. dem Wafer 1500 aus 6) ausgebildet sein und kann in einem Die (z. B. dem Die 1502 aus 6) eingeschlossen sein. Das Substrat 1602 kann ein Halbleitersubstrat sein, das aus Halbleitermaterialsystemen besteht, die beispielsweise Materialsysteme vom n-Typ oder p-Typ (oder eine Kombination von beiden) einschließen. Das Substrat 1602 kann beispielsweise ein kristallines Substrat einschließen, das unter Verwendung einer Bulk-Silizium- oder einer Silizium-auf-lsolator(SOI, Silicon-on-Insulator)-Substruktur ausgebildet ist. In einigen Ausführungsformen kann das Substrat 1602 unter Verwendung von alternativen Materialien ausgebildet sein, die mit Silizium kombiniert sein können oder nicht, die Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid einschließen, ohne jedoch darauf beschränkt zu sein. Weitere Materialien, die als Gruppe II-VI, III-V oder IV klassifiziert werden, können ebenfalls zur Ausbildung des Substrats 1602 verwendet werden. Obwohl hierin einige Beispiele für Materialien beschrieben sind, aus denen das Substrat 1602 ausgebildet werden kann, kann ein beliebiges Material verwendet werden, das als Grundlage für eine IC-Vorrichtung 1600 dienen kann. Das Substrat 1602 kann Teil eines vereinzelten Dies (z. B. des Dies 1502 aus 6) oder eines Wafers (z. B. des Wafers 1500 aus 6) sein.
  • Die IC-Vorrichtung 1600 kann eine oder mehrere Vorrichtungsschichten 1604 einschließen, die auf dem Substrat 1602 angeordnet sind. Die Vorrichtungsschicht 1604 kann Merkmale eines oder mehrerer Transistoren 1640 (z. B. Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs, Metal Oxide Semiconductor Field-Effect Transistors)) einschließen, die auf dem Substrat 1602 ausgebildet sind. Die Vorrichtungsschicht 1604 kann beispielsweise einen oder mehrere Source- und/oder Drain-Bereiche (S/D-Bereiche) 1620, ein Gate 1622 zum Steuern des Stromflusses in den Transistoren 1640 zwischen den S/D-Bereichen 1620 und einen oder mehr S/D-Kontakte 1624 einschließen, um elektrische Signale zu/von den S/D-Bereichen 1620 zu leiten. Die Transistoren 1640 können zusätzliche Merkmale einschließen, die der Klarheit halber nicht dargestellt sind, wie beispielsweise Vorrichtungsisolationsbereiche, Gate-Kontakte und dergleichen. Die Transistoren 1640 sind nicht auf den in 7 dargestellten Typ und die dargestellte Konfiguration beschränkt und können eine große Vielzahl anderer Typen und Konfigurationen einschließen, wie beispielsweise planare Transistoren, nicht-planare Transistoren oder eine Kombination von beiden. Planare Transistoren können Bipolartransistoren (BJT, Bipolar Junction Transistor), Bipolartransistoren mit Heteroübergang (HBT, Heterojunction Bipolar Transistor) oder Transistoren mit hoher Elektronenbeweglichkeit (HEMT, High-Electron-Mobility Transistor) einschließen. Nicht-planare Transistoren können FinFET-Transistoren, wie beispielsweise Double-Gate-Transistoren und Tri-Gate-Transistoren, und Wrap-around-oder AII-around-Gate-Transistoren, wie beispielsweise Nanoribbon- und Nanodraht-Transistoren, einschließen.
  • Jeder Transistor 1640 kann ein Gate 1622 einschließen, das aus wenigstens zwei Schichten ausgebildet ist, einem Gate-Dielektrikum und einer Gate-Elektrode. Das Gate-Dielektrikum kann eine Schicht oder einen Stapel von Schichten einschließen. Die eine oder mehreren Schichten können Siliziumoxid, Siliziumdioxid, Siliziumcarbid und/oder ein High-k-Dielektrikumsmaterial einschließen. Das High-k-Dielektrikumsmaterial kann Elemente wie Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirkonium, Barium, Strontium, Yttrium, Blei, Scandium, Niob und Zink einschließen. Beispiele von High-k-Materialien, die im Gate-Dielektrikum verwendet werden können, schließen Hafniumoxid, Hafnium-Siliziumoxid, Lanthanoxid, Lanthan-Aluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantaloxid und Blei-Zink-Niobat ein, ohne jedoch darauf beschränkt zu sein. In einigen Ausführungsformen kann ein Glühprozess am Gate-Dielektrikum ausgeführt werden, um seine Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Die Gate-Elektrode kann auf dem Gate-Dielektrikum ausgebildet sein und kann wenigstens ein p-Typ-Austrittsarbeitsmetall oder ein n-Typ Austrittsarbeitsmetall einschließen, abhängig davon, ob der Transistor 1640 ein p-Typ-Metalloxid-Halbleiter- (PMOS, p-Type Metal Oxide Semiconductor) oder ein n-Typ-Metalloxid-Halbleiter-(NMOS, n-Type Metal Oxide Semiconductor) Transistor sein soll. In einigen Implementierungen kann die Gate-Elektrode aus einem Stapel von zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind und wenigstens eine Metallschicht eine Füllmetallschicht ist. Weitere Metallschichten können für andere Zwecke eingeschlossen sein, wie beispielsweise eine Barriereschicht. Bei einem PMOS-Transistor schließen Metalle, die für die Gate-Elektrode verwendet werden können, Ruthenium, Palladium, Platin, Kobalt, Nickel und leitfähige Metalloxide (z. B. Rutheniumoxid) und ein beliebiges der Metalle ein, die unten unter Bezugnahme auf einen NMOS-Transistor erörtert werden (z. B. zur Abstimmung der Austrittsarbeit), ohne jedoch darauf beschränkt zu sein. Bei einem NMOS-Transistor schließen Metalle, die für die Gate-Elektrode verwendet werden können, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle und Carbide dieser Metalle (z. B. Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und ein beliebiges der Metalle ein, die oben unter Bezugnahme auf einen PMOS-Transistor erörtert werden (z. B. zur Abstimmung der Austrittsarbeit), ohne jedoch darauf beschränkt zu sein.
  • In einigen Ausführungsformen, wenn man sie als Querschnitt des Transistors 1640 entlang der Source-Kanal-Drain-Richtung betrachtet, kann die Gate-Elektrode aus einer U-förmigen Struktur bestehen, die einen unteren Teil, der im Wesentlichen parallel zur Oberfläche des Substrats ist, und zwei Seitenwandteile, die im Wesentlichen senkrecht zur oberen Oberfläche des Substrats sind, einschließt. In anderen Ausführungsformen kann wenigstens eine der Metallschichten, die die Gate-Elektrode ausbilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zur oberen Oberfläche des Substrats ist und keine Seitenwandteile aufweist, die im Wesentlichen senkrecht zur oberen Oberfläche des Substrats sind. In anderen Ausführungsformen kann die Gate-Elektrode aus einer Kombination von U-förmigen Strukturen und planaren, nicht U-förmigen Strukturen bestehen. Beispielsweise kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die auf einer oder mehreren planaren, nicht U-förmigen Schichten ausgebildet sind.
  • In einigen Ausführungsformen kann ein Paar von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels ausgebildet sein, die den Gate-Stapel abstützen. Die Seitenwandabstandshalter können aus Materialien wie Siliziumnitrid, Siliziumoxid, Siliziumcarbid, kohlenstoffdotiertes Siliziumnitrid und Siliziumoxinitrid ausgebildet sein. Prozesse zum Ausbilden von Seitenwandabstandshaltern sind in der Technik wohlbekannt und schließen im Allgemeinen Abscheidungs- und Ätzprozessschritte ein. In einigen Ausführungsformen kann eine Mehrzahl von Abstandshalterpaaren verwendet werden; beispielsweise können zwei Paare, drei Paare oder vier Paare von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels ausgebildet werden.
  • Die S/D-Bereiche 1620 können innerhalb des Substrats 1602 neben dem Gate 1622 jedes Transistors 1640 ausgebildet sein. Die S/D-Bereiche 1620 können beispielsweise unter Verwendung eines Implantations-/Diffusionsprozesses oder eines Ätz-/Abscheidungsprozesses ausgebildet sein. Im ersteren Prozess können Dotierstoffe, wie beispielsweise Bor, Aluminium, Antimon, Phosphor oder Arsen, in das Substrat 1602 ionen implantiert werden, um die S/D-Bereiche auszubilden. Ein Glühprozess, der die Dotierstoffe aktiviert und bewirkt, dass sie weiter in das Substrat 1602 diffundieren, kann typischerweise dem Ionenimplantationsprozess folgen. Im letzteren Prozess kann das Substrat 1602 zuerst geätzt werden, um Vertiefungen an den Stellen der S/D-Bereiche 1620 auszubilden. Ein epitaktischer Abscheidungsprozess kann dann ausgeführt werden, um die Vertiefungen mit Material zu füllen, das zum Fertigen der S/D-Bereiche 1620 verwendet wird. In einigen Implementierungen können die S/D-Bereiche 1620 unter Verwendung einer Siliziumlegierung, wie beispielsweise Silizium-Germanium oder Siliziumcarbid, gefertigt sein. In einigen Ausführungsformen kann die epitaktisch abgeschiedene Siliziumlegierung in situ mit Dotierstoffen wie Bor, Arsen oder Phosphor dotiert sein. In einigen Ausführungsformen können die S/D-Bereiche 1620 unter Verwendung von einem oder mehreren alternativen Halbleitermaterialien, wie beispielsweise Germanium oder einem Material oder einer Legierung der Gruppe-III-V, ausgebildet sein. In weiteren Ausführungsformen können eine oder mehrere Schichten aus Metall und/oder Metalllegierungen verwendet werden, um die S/D-Bereiche 1620 auszubilden.
  • Elektrische Signale, wie beispielsweise Strom- und/oder Eingabe-/Ausgabesignale (E/A-Signale), können zu und/oder von den Vorrichtungen (z. B. den Transistoren 1640) der Vorrichtungsschicht 1604 über eine oder mehrere Interconnect-Schichten, die auf der Vorrichtungsschicht 1604 angeordnet sind (in 7 als Interconnect-Schichten 1606-1610 veranschaulicht), geleitet werden. Beispielsweise können elektrisch leitfähige Merkmale der Vorrichtungsschicht 1604 (z. B. das Gate 1622 und die S/D-Kontakte 1624) elektrisch mit den Interconnect-Strukturen 1628 der Interconnect-Schichten 1606-1610 gekoppelt sein. Die eine oder mehreren Interconnect-Schichten 1606-1610 können einen Metallisierungsstapel (auch als „ILD-Stapel“ bezeichnet) 1619 der IC-Vorrichtung 1600 ausbilden.
  • Die Interconnect-Strukturen 1628 können innerhalb der Interconnect-Schichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer Vielzahl von Konstruktionen zu leiten (insbesondere ist die Anordnung nicht auf die spezielle Konfiguration der in 7 dargestellten Interconnect-Strukturen 1628 beschränkt). Obwohl eine bestimmte Anzahl von Interconnect-Schichten 1606-1610 in 7 dargestellt ist, schließen Ausführungsformen der vorliegenden Offenbarung IC-Vorrichtungen mit mehr oder weniger Interconnect-Schichten als dargestellt ein.
  • In einigen Ausführungsformen können die Interconnect-Strukturen 1628 Leitungen 1628a und/oder Vias 1628b einschließen, die mit einem elektrisch leitfähigen Material, wie beispielsweise einem Metall, gefüllt sind. Die Leitungen 1628a können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu leiten, die im Wesentlichen parallel zu einer Oberfläche des Substrats 1602 ist, auf der die Vorrichtungsschicht 1604 ausgebildet ist. Beispielsweise können die Leitungen 1628a elektrische Signale aus der Perspektive von 7 in einer Richtung innerhalb und außerhalb der Seite leiten. Die Vias 1628b können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu leiten, die im Wesentlichen senkrecht zur Oberfläche des Substrats 1602 ist, auf der die Vorrichtungsschicht 1604 ausgebildet ist. In einigen Ausführungsformen können die Vias 1628b die Leitungen 1628a verschiedener Interconnect-Schichten 1606-1610 elektrisch miteinander koppeln.
  • Die Interconnect-Schichten 1606-1610 können ein dielektrisches Material 1626 einschließen, das zwischen den Interconnect-Strukturen 1628 angeordnet ist, wie in 7 gezeigt. In einigen Ausführungsformen kann das dielektrische Material 1626, das zwischen den Interconnect-Strukturen 1628 in verschiedenen der Interconnect-Schichten 1606-1610 angeordnet ist, unterschiedliche Zusammensetzungen aufweisen, in anderen Ausführungsformen kann die Zusammensetzung des dielektrischen Materials 1626 zwischen verschiedenen Interconnect-Schichten 1606-1610 gleich sein.
  • Eine erste Interconnect-Schicht 1606 kann oberhalb der Vorrichtungsschicht 1604 ausgebildet sein. In einigen Ausführungsformen kann die erste Interconnect-Schicht 1606 Leitungen 1628a und/oder Vias 1628b einschließen, wie gezeigt. Die Leitungen 1628a der ersten Interconnect-Schicht 1606 können mit Kontakten (z. B. den S/D-Kontakten 1624) der Vorrichtungsschicht 1604 gekoppelt sein.
  • Oberhalb der ersten Interconnect-Schicht 1606 kann eine zweite Interconnect-Schicht 1608 ausgebildet sein. In einigen Ausführungsformen kann die zweite Interconnect-Schicht 1608 Vias 1628b einschließen, um die Leitungen 1628a der zweiten Interconnect-Schicht 1608 mit den Leitungen 1628a der ersten Interconnect-Schicht 1606 zu koppeln. Obwohl die Leitungen 1628a und die Vias 1628b der Klarheit halber strukturell mit einer Leitung innerhalb jeder Interconnect-Schicht (z. B. innerhalb der zweiten Interconnect-Schicht 1608) dargestellt sind, können die Leitungen 1628a und die Vias 1628b in einigen Ausführungsformen strukturell und/oder materiell zusammenhängend sein (z. B. gleichzeitig während eines Dual-Damascene-Prozesses gefüllt sein).
  • Eine dritte Interconnect-Schicht 1610 (und zusätzliche Interconnect-Schichten, falls gewünscht) kann in Folge auf der zweiten Interconnect-Schicht 1608 gemäß ähnlichen Techniken und Konfigurationen ausgebildet sein, die in Verbindung mit der zweiten Interconnect-Schicht 1608 oder der ersten Interconnect-Schicht 1606 beschrieben sind. In einigen Ausführungsformen können die Interconnect-Schichten, die im Metallisierungsstapel 1619 in der IC-Vorrichtung 1600 „höher“ (d. h. weiter von der Vorrichtungsschicht 1604 entfernt) sind, dicker sein.
  • Die IC-Vorrichtung 1600 kann ein Lötresistmaterial 1634 (z. B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 einschließen, die auf den Interconnect-Schichten 1606-1610 ausgebildet sind. In 7 sind die leitfähigen Kontakte 1636 in Form von Bondpads veranschaulicht. Die leitfähigen Kontakte 1636 können elektrisch mit den Interconnect-Strukturen 1628 gekoppelt und konfiguriert sein, um die elektrischen Signale des Transistors (der Transistoren) 1640 zu anderen externen Vorrichtungen zu leiten. Beispielsweise können Lötbonds an dem einen oder den mehreren leitfähigen Kontakten 1636 ausgebildet werden, um einen Chip einschließlich der IC-Vorrichtung 1600 mechanisch und/oder elektrisch mit einer anderen Komponente (z. B. einer Leiterplatte) zu koppeln. Die IC-Vorrichtung 1600 kann zusätzliche oder alternative Strukturen einschließen, um die elektrischen Signale von den Interconnect-Schichten 1606-1610 zu leiten; beispielsweise können die leitfähigen Kontakte 1636 andere analoge Merkmale (z. B. Pfosten) einschließen, die die elektrischen Signale zu externen Komponenten routen.
  • 8 ist eine seitliche Querschnittsansicht einer IC-Baugruppe 1700, die ein oder mehrere IC-Package 100 einschließen kann, gemäß verschiedenen Ausführungsformen. Beispielsweise kann jedes der in der IC-Baugruppe 1700 eingeschlossenen IC-Packages ein IC-Package 100 sein (kann z. B. einen Deckel 110 einschließen). Die IC-Baugruppe 1700 schließt eine Anzahl von Komponenten ein, die auf einer Leiterplatte 1702 (die beispielsweise ein Motherboard sein kann) angeordnet sind. Die IC-Baugruppe 1700 schließt Komponenten ein, die auf einer ersten Seite 1740 der Leiterplatte 1702 und einer gegenüberliegenden zweiten Seite 1742 der Leiterplatte 1702 angeordnet sind; im Allgemeinen können Komponenten auf einer oder beiden Seiten 1740 und 1742 angeordnet sein.
  • In einigen Ausführungsformen kann die Leiterplatte 1702 eine gedruckte Leiterplatte (PCB, Printed Circuit Board) sein, die mehrere Metallschichten einschließt, die durch Schichten aus dielektrischem Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Eine oder mehrere der Metallschichten können in einem gewünschten Schaltungsmuster ausgebildet sein, um elektrische Signale (gegebenenfalls in Verbindung mit anderen Metallschichten) zwischen den mit der Leiterplatte 1702 gekoppelten Komponenten zu leiten. In anderen Ausführungsformen kann die Leiterplatte 1702 ein Nicht-PCB-Substrat sein.
  • Die IC-Baugruppe 1700, die in 8 veranschaulicht ist, schließt eine Package-on-Interposer-Struktur 1736 ein, die durch Kopplungskomponenten 1716 mit der ersten Seite 1740 der Leiterplatte 1702 gekoppelt sind. Die Kopplungskomponenten 1716 können die Package-on-Interposer-Struktur 1736 elektrisch und mechanisch mit der Leiterplatte 1702 koppeln und können Lötkugeln (wie in 8 gezeigt), männliche und weibliche Teile eines Sockets, einen Klebstoff, ein Underfill-Material und/oder eine beliebige andere geeignete elektrische und/oder mechanische Kupplungsstruktur einschließen.
  • Die Package-on-Interposer-Struktur 1736 kann ein IC-Package 1720 einschließen, das durch Koppeln von Komponenten 1718 mit einem Package-Interposer 1704 gekoppelt ist. Die Kopplungskomponenten 1718 können eine beliebige geeignete Form der Anwendung annehmen, wie die oben unter Bezugnahme auf die Kopplungskomponenten 1716 erörterten Formen. Obwohl ein einzelnes IC-Package 1720 in 8 gezeigt ist, können mehrere IC-Packages mit dem Package-Interposer 1704 gekoppelt sein; in der Tat können zusätzliche Interposer mit dem Package-Interposer 1704 gekoppelt sein. Der Package-Interposer 1704 kann ein dazwischenliegendes Substrat bereitstellen, das zum Überbrücken der Leiterplatte 1702 und des IC-Packages 1720 verwendet wird. Das IC-Package 1720 kann beispielsweise ein Die (der Die 1502 aus 6), eine IC-Vorrichtung (z. B. die IC-Vorrichtung 1600 aus 7) oder eine beliebige andere geeignete Komponente sein oder diese(n) einschließen. Im Allgemeinen kann der Package-Interposer 1704 eine Verbindung zu einem breiteren Pitch verteilen oder eine Verbindung zu einer anderen Verbindung neu umleiten. Beispielsweise kann der Package-Interposer 1704 das IC-Package 1720 (z. B. einen Die) mit einem Satz von BGA-leitfähigen Kontakten der Kopplungskomponenten 1716 zum Koppeln mit der Leiterplatte 1702 koppeln. In der in 8 veranschaulichten Ausführungsform sind das IC-Package 1720 und die Leiterplatte 1702 an gegenüberliegenden Seiten des Package-Interposers 1704 angebracht; in anderen Ausführungsformen können das IC-Package 1720 und die Leiterplatte 1702 an derselben Seite des Package-Interposers 1704 angebracht sein. In einigen Ausführungsformen können drei oder mehr Komponenten über den Package-Interposer 1704 miteinander verbunden sein.
  • In einigen Ausführungsformen kann der Package-Interposer 1704 als eine PCB ausgebildet sein sein, die mehrere Metallschichten einschließt, die durch Schichten aus dielektrischem Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. In einigen Ausführungsformen kann der Package-Interposer 1704 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem Keramikmaterial oder einem Polymermaterial, wie beispielsweise Polyimid, ausgebildet sein. In einigen Implementierungen kann der Package-Interposer 1704 aus alternativen starren oder flexiblen Materialien ausgebildet sein, die die gleichen oben beschriebenen Materialien zur Verwendung in einem Halbleitersubstrat, wie beispielsweise Silizium, Germanium und andere Materialien der Gruppe III-V und Gruppe IV, einschließen können. Der Package-Interposer 1704 kann Metallleitungen 1710 und Vias 1708 aufweisen, einschließlich Silizium-Durchkontaktierungen (TSVs, Through-Silicon Vias) 1706, ohne jedoch darauf beschränkt zu sein. Der Package-Interposer 1704 kann ferner die eingebetteten Vorrichtungen 1714 aufweisen, einschließlich sowohl passiver als auch aktiver Vorrichtungen. Derartige Vorrichtungen können Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktoren, Sicherungen, Dioden, Transformatoren, Sensoren, Vorrichtungen zur elektrostatischen Entladung (ESD, Electrostatic Discharge) und Speichervorrichtungen einschließen, ohne jedoch darauf beschränkt zu sein. Komplexere Vorrichtungen, wie beispielsweise Hochfrequenzvorrichtungen, Leistungsverstärker, Power-Management-Vorrichtungen, Antennen, Arrays, Sensoren und Vorrichtungen für mikroelektromechanische Systeme (MEMS, Microelectromechanical Systems), können ebenfalls auf dem Package-Interposer 1704 ausgebildet werden. Die Package-on-Interposer-Struktur 1736 kann die Form einer der in der Technik bekannten Package-on-Interposer-Strukturen annehmen.
  • Die IC-Baugruppe 1700 kann ein IC-Package 1724 einschließen, das durch Kopplungskomponenten 1722 mit der ersten Seite 1740 der Leiterplatte 1702 gekopppelt ist. Die Kopplungskomponenten 1722 können die Form einer der oben unter Bezugnahme auf die Kopplungskomponenten 1716 erörterten Ausführungsformen annehmen, und das IC-Package 1724 kann die Form einer der oben unter Bezugnahme auf das IC-Package 1720 erörterten Ausführungsformen annehmen.
  • Die IC-Baugruppe 1700, die in 8 veranschaulicht ist, schließt eine Package-on-Package-Struktur 1734 ein, die durch Kopplungskomponenten 1728 mit der zweiten Seite 1742 der Leiterplatte 1702 gekoppelt sind. Die Package-on-Package-Struktur 1734 kann ein IC-Package 1726 und ein IC-Package 1732 einschließen, die durch Kopplungskomponenten 1730 miteinander gekoppelt sind, so dass das IC-Package 1726 zwischen der Leiterplatte 1702 und dem IC-Package 1732 angeordnet ist. Die Kopplungskomponenten 1728 und 1730 können die Form einer der oben unter Bezugnahme auf die Kopplungskomponenten 1716 erörterten Ausführungsformen annehmen, und die IC-Packages 1726 und 1732 können die Form einer beliebigen der oben erörterten Ausführungsformen des IC-Packages 1720 annehmen. Die Package-on-Package-Struktur 1734 kann gemäß einer der in der Technik bekannten Package-on-Package-Strukturen konfiguriert sein.
  • 9 ist ein Blockschaltbild einer beispielhaften elektrischen Vorrichtung 1800, die ein oder mehrere IC-Packages 100 einschließen kann, gemäß verschiedenen Ausführungsformen. Beispielsweise können alle geeigneten Komponenten der elektrischen Vorrichtung 1800 eines oder mehrere der hierin offenbarten IC-Baugruppen 150/1700, IC-Packages 100, IC-Vorrichtungen 1600 oder Dies 1502 einschließen. Eine Anzahl von Komponenten ist in 9 veranschaulicht, wie in der elektrischen Vorrichtung 1800 eingeschlossen, aber eine oder mehrere dieser Komponenten können weggelassen oder dupliziert werden, je nach der Anwendung. In einigen Ausführungsformen können einige oder alle der in der elektrischen Vorrichtung 1800 eingeschlossenen Komponenten an einem oder mehreren Motherboards angebracht sein. In einigen Ausführungsformen werden einige oder alle dieser Komponenten auf einem einzelnen System-on-a-Chip(SoC)-Die gefertigt.
  • Zusätzlich kann die elektrische Vorrichtung 1800 in verschiedenen Ausführungsformen eine oder mehrere der in 9 veranschaulichten Komponenten nicht einschließen, aberdie elektrische Vorrichtung 1800 kann Schnittstellenschaltungen zum Koppeln mit der einen oder den mehreren Komponenten einschließen. Beispielsweise kann die elektrische Vorrichtung 1800 keine Anzeigevorrichtung 1806 einschließen, kann jedoch Anzeigevorrichtungsschnittstellenschaltungen (z. B. Verbinder- und Treiberschaltungen) einschließen, mit der eine Anzeigevorrichtung 1806 gekoppelt sein kann. In einem anderen Satz von Beispielen kann die elektrische Vorrichtung 1800 keine Audioeingabevorrichtung 1824 oder keine Audioausgabevorrichtung 1808 einschließen, sondern kann Audioeingabe- oder -ausgabevorrichtungsschnittstellenschaltungen (z. B. Verbinder und unterstützende Schaltungen) einschließen, mit der eine Audioeingabevorrichtung 1824 oder eine Audioausgabevorrichtung 1808 gekoppelt sein kann.
  • Die elektrische Vorrichtung 1800 kann eine Verarbeitungsvorrichtung 1802 (z. B. eine oder mehrere Verarbeitungsvorrichtungen) einschließen. Der Begriff „Verarbeitungsvorrichtung“ oder „Prozessor“ kann sich, wie hierin verwendet, auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die elektronische Daten von Registern und/oder dem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder dem Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 1802 kann eine(n) oder mehrere digitale Signalprozessoren (DSPs), anwendungsspezifische integrierte Schaltungen (ASICs, Application-Specific Integrated Circuits), Zentralverarbeitungseinheiten (CPUs, Central Processing Units), Grafikverarbeitungseinheiten (GPUs, Graphics Processing Units), Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen innerhalb der Hardware ausführen), Serverprozessoren oder andere geeignete Verarbeitungsvorrichtungen einschließen. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 einschließen, der selbst eine oder mehrere Speichervorrichtungen einschließen kann, wie beispielsweise flüchtigen Speicher (z. B. dynamischen Direktzugriffsspeicher (DRAM, Dynamic Random Access Memory)), nichtflüchtigen Speicher (z. B. Nur-LeseSpeicher (ROM, Read-Only Memory)), Flash-Speicher, Solid-State-Speicher und/oder eine Festplatte. In einigen Ausführungsformen kann der Speicher 1804 einen Speicher einschließen, der einen Die mit der Verarbeitungsvorrichtung 1802 teilt. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM, Embedded Dynamic Random Access Memory) oder einen magnetischen Spin-Transfer-Drehmoment-Direktzugriffsspeicher (STT-MRAM, Spin Transfer Torque Magnetic Random Access Memory) einschließen.
  • In einigen Ausführungsformen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z. B. einen oder mehrere Kommunikationschips) einschließen. Beispielsweise kann der Kommunikationschip 1812 zum Verwalten der drahtlosen Kommunikation für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 konfiguriert sein. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten unter Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keine Drähte enthalten, obwohl sie dies in einigen Ausführungsformen möglicherweise nicht tun.
  • Der Kommunikationschip 1812 kann eine beliebige Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich der Standards des Institute for Electrical and Electronic Engineers (IEEE), einschließlich der Standards Wi-Fi (IEEE-802.11-Familie), IEEE 802.16 (z. B. Änderung IEEE 802.16-2005), Long-Term-Evolution(LTE)-Projekt zusammen mit jeglichen Änderungen, Updates und/oder Revisionen (z. B. Advanced-LTE-Projekt, Ultra-Mobile-Breitband(UMB)-Projekt (das auch als „3GPP2“ bezeichnet wird) usw.), ohne jedoch darauf beschränkt sein. IEEE-802.16-kompatible Broadband-Wireless-Access(BWA)-Netze werden im Allgemeinen als WiMAX-Netze bezeichnet, ein Akronym, das für „Worldwide Interoperability for Microwave Access“ steht, was ein Gütezeichen für Produkte ist, die die Konformitäts- und Interoperabilitätsprüfungen für die IEEE-802.16-Standards bestehen. Der Kommunikationschip 1812 kann gemäß einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA) oder LTE-Netz arbeiten. Der Kommunikationschip 1812 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1812 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Ableitungen hiervon sowie anderen drahtlosen Protokollen, die als 3G, 4G, 5G und höher bezeichnet werden, arbeiten. Der Kommunikationschip 1812 kann in anderen Ausführungsformen gemäß anderen drahtlosen Protokollen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 einschließen, um eine drahtlose Kommunikation zu ermöglichen und/oder eine andere drahtlose Kommunikation (wie AM- oder FM-Radioübertragungen) zu empfangen.
  • In einigen Ausführungsformen kann der Kommunikationschip 1812 eine drahtgebundene Kommunikation verwalten, wie beispielsweise elektrische, optische oder andere geeignete Kommunikationsprotokolle (z. B. das Ethernet). Wie oben erwähnt, kann der Kommunikationschip 1812 mehrere Kommunikationschips einschließen. Zum Beispiel kann ein erster Kommunikationschip 1812 einer drahtlosen Kommunikation mit kürzerer Reichweite, wie beispielsweise Wi-Fi und Bluetooth, dediziert sein, und ein zweiter Kommunikationschip 1812 kann einer drahtlosen Kommunikation mit größerer Reichweite, wie beispielsweise GPS (Globales Positionierungssystem), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere, dediziert sein. In einigen Ausführungsformen kann ein erster Kommunikationschip 1812 der drahtlosen Kommunikation dediziert sein, und ein zweiter Kommunikationschip 1812 kann der drahtgebundenen Kommunikation dediziert sein.
  • Eine elektrische Vorrichtung 1800 kann Batterie-/Stromschaltungen 1814 einschließen. Die Batterie-/Stromschaltungen 1814 können eine oder mehrere Energiespeicherungsvorrichtungen (z. B. Batterien oder Kondensatoren) und/oder Schaltungen für Kopplungskomponenten der elektrischen Vorrichtung 1800 mit einer Energiequelle, die von der elektrischen Vorrichtung 1800 getrennt ist (z. B. Wechselstromversorgung), einschließen.
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder entsprechende Schnittstellenschaltungen, wie oben erörtert) einschließen. Die Anzeigevorrichtung 1806 kann beliebige visuelle Anzeigen einschließen, wie beispielsweise eine Heads-up-Anzeige, einen Computermonitor, einen Projektor, eine Berührungsbildschirmanzeige, eine Flüssigkristallanzeige (LCD, Liquid Crystal Display), eine Leuchtdiodenanzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audioausgabevorrichtung 1808 (oder entsprechende Schnittstellenschaltungen, wie oben erörtert) einschließen. Die Audioausgabevorrichtung 1808 kann eine beliebige Vorrichtung einschließen, die eine akustische Anzeige generiert, wie beispielsweise Lautsprecher, Headsets oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audioeingabevorrichtung 1824 (oder entsprechende Schnittstellenschaltungen, wie oben erörtert) einschließen. Die Audioeingabevorrichtung 1824 kann eine beliebige Vorrichtung einschließen, die ein für einen Ton repräsentatives Signal generiert, wie beispielsweise Mikrofone, Mikrofonanordnungen oder digitale Instrumente (z. B. Instrumente mit einer Musical-Instrument-Digital-Interface(MIDI)-Ausgabe).
  • Die elektrische Vorrichtung 1800 kann eine GPS-Vorrichtung 1818 (oder entsprechende Schnittstellenschaltungen, wie oben erörtert) einschließen. Die GPS-Vorrichtung 1818 kann mit einem satellitengestützten System in Verbindung stehen und kann einen Standort der elektrischen Vorrichtung 1800 empfangen, wie in der Technik bekannt ist.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabevorrichtung 1810 (oder entsprechende Schnittstellenschaltungen, wie oben erörtert) einschließen. Beispiele der anderen Ausgabevorrichtung 1810 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Bereitstellen von Informationen für andere Vorrichtungen oder eine zusätzliche Speicherungsvorrichtung einschließen.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder entsprechende Schnittstellenschaltungen, wie oben erörtert) einschließen. Beispiele der anderen Eingabevorrichtung 1820 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursorsteuervorrichtung wie eine Maus, einen Stift, ein Touchpad, einen Strichcodeleser, einen Quick-Response(QR)-Codeleser, einen beliebigen Sensor oder ein Radio-Frequency-Identification(RFID)-Lesegerät einschließen.
  • Die elektrische Vorrichtung 1800 kann einen beliebigen Formfaktor aufweisen, wie beispielsweise eine Handheld- oder mobile elektrische Vorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internet-Vorrichtung, ein Musikplayer, ein Tablet-Computer, ein Laptop-Computer, ein Netbook-Computer, ein Ultrabook-Computer, ein persönlicher digitaler Assistent (PDA), ein ultra mobiler Personal Computer usw.), eine elektrische Desktop-Vorrichtung, eine Servervorrichtung oder eine andere vernetzte Rechenkomponente, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Fahrzeugsteuereinheit, eine Digitalkamera, ein digitaler Videorecorder oder eine tragbare elektrische Vorrichtung. In einigen Implementierungen kann die elektrische Vorrichtung 1800 eine beliebige andere Elektronikvorrichtung sein, die Daten verarbeitet.
  • Die folgenden Absätze stellen verschiedene Beispiele der hierin offenbarten Ausführungsformen bereit.
  • Beispiel 1 ist ein Package für eine integrierte Schaltung (IC, Integrated Circuit), einschließend: ein Package-Substrat; einen Die mit einem dielektrischen Material an einer oberen Oberfläche; einen Deckel, wobei sich der Die zwischen dem Package-Substrat und dem Deckel befindet; und ein Löt-Thermoschnittstellenmaterial (STIM, Solder Thermal Interface Material) zwischen dem Die und dem Deckel, wobei das STIM mit dem dielektrischen Material an der oberen Oberfläche des Dies in Kontakt steht.
  • Beispiel 2 schließt den Gegenstand von Beispiel 1 ein und spezifiziert ferner, dass der Deckel ein Loch einschließt und sich wenigstens ein Teil des STIM im Loch befindet.
  • Beispiel 3 schließt den Gegenstand von Beispiel 2 ein und spezifiziert ferner, dass sich das Loch verjüngt.
  • Beispiel 4 schließt den Gegenstand eines der Beispiele 2-3 ein und spezifiziert ferner, dass sich das Loch in Richtung des Dies verengt.
  • Beispiel 5 schließt den Gegenstand eines der Beispiele 1-4 ein und spezifiziert ferner, dass das STIM eine Dicke von weniger als 200 Mikrometern aufweist.
  • Beispiel 6 schließt den Gegenstand von Beispiel 5 ein und spezifiziert ferner, dass die Dicke des STIM größer als 50 Mikrometer ist.
  • Beispiel 7 schließt den Gegenstand eines der Beispiele 1 -6 ein und spezifiziert ferner, dass der Deckel einen Fußteil einschließt und der Fußteil einen verengten Teil in der Nähe des Package-Substrats einschließt.
  • Beispiel 8 schließt den Gegenstand von Beispiel 7 ein und spezifiziert ferner, dass der verengte Teil mit dem Package-Substrat in Kontakt steht.
  • Beispiel 9 schließt den Gegenstand eines der Beispiele 7-8 ein und schließt ferner ein: ein Dichtmittel in Kontakt mit dem verengten Teil.
  • Beispiel 10 schließt den Gegenstand von Beispiel 9 ein und schließt ferner ein: Aussparungen im Dichtmittel.
  • Beispiel 11 schließt den Gegenstand eines der Beispiele 1-10 ein und spezifiziert ferner, dass der Deckel eine Metallschicht einschließt und das STIM mit der Metallschicht in Kontakt steht.
  • Beispiel 12 schließt den Gegenstand von Beispiel 11 ein und spezifiziert ferner, dass die Metallschicht Gold oder Silber einschließt.
  • Beispiel 13 schließt den Gegenstand eines der Beispiele 11-12 ein und spezifiziert ferner, dass die Metallschicht eine Dicke zwischen beispielsweise 0,1 Mikrometern und 1 Mikrometer aufweist.
  • Beispiel 14 schließt den Gegenstand eines der Beispiele 11-13 ein und spezifiziert ferner, dass die Metallschicht eine Grundfläche aufweist, die größer als die Grundfläche des Dies ist.
  • Beispiel 15 schließt den Gegenstand eines der Beispiele 1-14 ein und spezifiziert ferner, dass der Deckel einen Lippenteil an einer Unterseite des Deckels einschließt.
  • Beispiel 16 schließt den Gegenstand von Beispiel 15 ein und spezifiziert ferner, dass das STIM mit dem Lippenteil in Kontakt steht.
  • Beispiel 17 schließt den Gegenstand eines der Beispiele 15-16 ein und spezifiziert ferner, dass der Lippenteil eine Dicke zwischen 100 Mikrometern und 500 Mikrometern aufweist.
  • Beispiel 18 schließt den Gegenstand eines der Beispiele 1-17 ein und spezifiziert ferner, dass das STIM Indium einschließt.
  • Beispiel 19 schließt den Gegenstand eines der Beispiele 1-18 ein und spezifiziert ferner, dass das STIM Zinn, Silber, Gold, Aluminium oder Nickel einschließt.
  • Beispiel 20 schließt den Gegenstand eines der Beispiele 1-19 ein und spezifiziert ferner, dass das STIM Gallium einschließt.
  • Beispiel 21 schließt den Gegenstand eines der Beispiele 1-20 ein und spezifiziert ferner, dass der Deckel Kupfer oder Aluminium einschließt.
  • Beispiel 22 schließt den Gegenstand von Beispiel 21 ein und spezifiziert ferner, dass der Deckel Nickel einschließt.
  • Beispiel 23 schließt den Gegenstand eines der Beispiele 1-22 ein und spezifiziert ferner, dass das IC-Package ein Kugelgitter-Array-Package ist.
  • Beispiel 24 schließt den Gegenstand eines der Beispiele 1-23 ein und spezifiziert ferner, dass der Deckel einen Sockel einschließt und sich der Die zwischen dem Sockel und dem Package-Substrat befindet.
  • Beispiel 25 schließt den Gegenstand eines der Beispiele 1-24 ein und schließt ferner ein: einen Interposer, wobei sich der Interposer zwischen dem Die und dem Package-Substrat befindet.
  • Beispiel 26 ist ein Package für eine integrierte Schaltung (IC, Integrated Circuit), einschließend: ein Package-Substrat; einen Die; einen Deckel, wobei sich der Die zwischen dem Package-Substrat und dem Deckel befindet, der Deckel einen Fußteil einschließt und der Fußteil einen verengten Teil in der Nähe des Package-Substrats einschließt; und ein Löt-Thermoschnittstellenmaterial (STIM, Solder Thermal Interface Material) zwischen dem Die und dem Deckel.
  • Beispiel 27 schließt den Gegenstand von Beispiel 26 ein und spezifiziert ferner, dass der Die ein dielektrisches Material an einer oberen Oberfläche des Dies aufweist und das STIM mit dem dielektrischen Material an der oberen Oberfläche des Dies in Kontakt steht.
  • Beispiel 28 schließt den Gegenstand von Beispiel 26 ein und spezifiziert ferner, dass der Die eine Metallschicht einschließt und das STIM mit der Metallschicht in Kontakt steht.
  • Beispiel 29 schließt den Gegenstand von Beispiel 28 ein und spezifiziert ferner, dass die Metallschicht Gold oder Silber einschließt.
  • Beispiel 30 schließt den Gegenstand eines der Beispiele 28-29 ein und spezifiziert ferner, dass die Metallschicht eine Dicke zwischen beispielsweise 0,1 Mikrometern und 1 Mikrometer aufweist.
  • Beispiel 31 schließt den Gegenstand eines der Beispiele 26-30 ein und spezifiziert ferner, dass der Deckel ein Loch einschließt und sich wenigstens ein Teil des STIM im Loch befindet.
  • Beispiel 32 schließt den Gegenstand von Beispiel 31 ein und spezifiziert ferner, dass sich das Loch verjüngt.
  • Beispiel 33 schließt den Gegenstand eines der Beispiele 31-32 ein und spezifiziert ferner, dass sich das Loch in Richtung des Dies verengt.
  • Beispiel 34 schließt den Gegenstand eines der Beispiele 26-33 ein und spezifiziert ferner, dass das STIM eine Dicke von weniger als 200 Mikrometern aufweist.
  • Beispiel 35 schließt den Gegenstand von Beispiel 34 ein und spezifiziert ferner, dass die Dicke des STIM größer als 50 Mikrometer ist.
  • Beispiel 36 schließt den Gegenstand eines der Beispiele 26-35 ein und spezifiziert ferner, dass der verengte Teil mit dem Package-Substrat in Kontakt steht.
  • Beispiel 37 schließt den Gegenstand eines der Beispiele 26-36 ein und schließt ferner ein: ein Dichtmittel in Kontakt mit dem verengten Teil.
  • Beispiel 38 schließt den Gegenstand von Beispiel 37 ein und schließt ferner ein: Aussparungen im Dichtmittel.
  • Beispiel 39 schließt den Gegenstand eines der Beispiele 26-38 ein und spezifiziert ferner, dass der Deckel eine Metallschicht einschließt und das STIM mit der Metallschicht in Kontakt steht.
  • Beispiel 40 schließt den Gegenstand von Beispiel 39 ein und spezifiziert ferner, dass die Metallschicht Gold oder Silber einschließt.
  • Beispiel 41 schließt den Gegenstand eines der Beispiele 39-40 ein und spezifiziert ferner, dass die Metallschicht eine Dicke zwischen beispielsweise 0,1 Mikrometern und 1 Mikrometer aufweist.
  • Beispiel 42 schließt den Gegenstand eines der Beispiele 39-41 ein und spezifiziert ferner, dass die Metallschicht eine Grundfläche aufweist, die größer als die Grundfläche des Dies ist.
  • Beispiel 43 schließt den Gegenstand eines der Beispiele 26-42 ein und spezifiziert ferner, dass der Deckel einen Lippenteil an einer Unterseite des Deckels einschließt.
  • Beispiel 44 schließt den Gegenstand von Beispiel 43 ein und spezifiziert ferner, dass das STIM mit dem Lippenteil in Kontakt steht.
  • Beispiel 45 schließt den Gegenstand eines der Beispiele 43-44 ein und spezifiziert ferner, dass der Lippenteil eine Dicke zwischen 100 Mikrometern und 500 Mikrometern aufweist.
  • Beispiel 46 schließt den Gegenstand eines der Beispiele 26-45 ein und spezifiziert ferner, dass das STIM Indium einschließt.
  • Beispiel 47 schließt den Gegenstand eines der Beispiele 26-46 ein und spezifiziert ferner, dass das STIM Zinn, Silber, Gold, Aluminium oder Nickel einschließt.
  • Beispiel 48 schließt den Gegenstand eines der Beispiele 26-47 ein und spezifiziert ferner, dass das STIM Gallium einschließt.
  • Beispiel 49 schließt den Gegenstand eines der Beispiele 26-48 ein und spezifiziert ferner, dass der Deckel Kupfer oder Aluminium einschließt.
  • Beispiel 50 schließt den Gegenstand von Beispiel 49 ein und spezifiziert ferner, dass der Deckel Nickel einschließt.
  • Beispiel 51 schließt den Gegenstand eines der Beispiele 26-50 ein und spezifiziert ferner, dass das IC-Package ein Kugelgitter-Array-Package ist.
  • Beispiel 52 schließt den Gegenstand eines der Beispiele 26-51 ein und spezifiziert ferner, dass der Deckel einen Sockel einschließt und sich der Die zwischen dem Sockel und dem Package-Substrat befindet.
  • Beispiel 53 schließt den Gegenstand eines der Beispiele 26-52 ein und schließt ferner ein: einen Interposer, wobei sich der Interposer zwischen dem Die und dem Package-Substrat befindet.
  • Beispiel 54 ist ein Package für eine integrierte Schaltung (IC, Integrated Circuit), einschließend: ein Package-Substrat; einen Die; einen Deckel, wobei sich der Die zwischen dem Package-Substrat und dem Deckel befindet, wobei der Deckel einen Lippenteil an einer Unterseite des Deckels einschließt; und ein Löt-Thermoschnittstellenmaterial (STIM, Solder Thermal Interface Material) zwischen dem Die und dem Deckel.
  • Beispiel 55 schließt den Gegenstand von Beispiel 54 ein und spezifiziert ferner, dass der Die ein dielektrisches Material an einer oberen Oberfläche des Dies aufweist und das STIM mit dem dielektrischen Material an der oberen Oberfläche des Dies in Kontakt steht.
  • Beispiel 56 schließt den Gegenstand von Beispiel 54 ein und spezifiziert ferner, dass der Die eine Metallschicht einschließt und das STIM mit der Metallschicht in Kontakt steht.
  • Beispiel 57 schließt den Gegenstand von Beispiel 56 ein und spezifiziert ferner, dass die Metallschicht Gold oder Silber einschließt.
  • Beispiel 58 schließt den Gegenstand eines der Beispiele 56-57 ein und spezifiziert ferner, dass die Metallschicht eine Dicke zwischen beispielsweise 0,1 Mikrometern und 1 Mikrometer aufweist.
  • Beispiel 59 schließt den Gegenstand eines der Beispiele 54-58 ein und spezifiziert ferner, dass der Deckel ein Loch einschließt und sich wenigstens ein Teil des STIM im Loch befindet.
  • Beispiel 60 schließt den Gegenstand von Beispiel 59 ein und spezifiziert ferner, dass sich das Loch verjüngt.
  • Beispiel 61 schließt den Gegenstand eines der Beispiele 59-60 ein und spezifiziert ferner, dass sich das Loch in Richtung des Dies verengt.
  • Beispiel 62 schließt den Gegenstand eines der Beispiele 54-61 ein und spezifiziert ferner, dass das STIM eine Dicke von weniger als 200 Mikrometern aufweist.
  • Beispiel 63 schließt den Gegenstand von Beispiel 62 ein und spezifiziert ferner, dass die Dicke des STIM größer als 50 Mikrometer ist.
  • Beispiel 64 schließt den Gegenstand eines der Beispiele 54-63 ein und spezifiziert ferner, dass der Deckel einen Fußteil einschließt und der Fußteil einen verengten Teil in der Nähe des Package-Substrats einschließt.
  • Beispiel 65 schließt den Gegenstand von Beispiel 64 ein und spezifiziert ferner, dass der verengte Teil mit dem Package-Substrat in Kontakt steht.
  • Beispiel 66 schließt den Gegenstand eines der Beispiele 64-65 ein und schließt ferner ein: ein Dichtmittel in Kontakt mit dem verengten Teil.
  • Beispiel 67 schließt den Gegenstand von Beispiel 66 ein und schließt ferner ein: Aussparungen im Dichtmittel.
  • Beispiel 68 schließt den Gegenstand eines der Beispiele 54-67 ein und spezifiziert ferner, dass der Deckel eine Metallschicht einschließt und das STIM mit der Metallschicht in Kontakt steht.
  • Beispiel 69 schließt den Gegenstand von Beispiel 68 ein und spezifiziert ferner, dass die Metallschicht Gold oder Silber einschließt.
  • Beispiel 70 schließt den Gegenstand eines der Beispiele 68-69 ein und spezifiziert ferner, dass die Metallschicht eine Dicke zwischen beispielsweise 0,1 Mikrometern und 1 Mikrometer aufweist.
  • Beispiel 71 schließt den Gegenstand eines der Beispiele 68-70 ein und spezifiziert ferner, dass die Metallschicht eine Grundfläche aufweist, die größer als die Grundfläche des Dies ist.
  • Beispiel 72 schließt den Gegenstand eines der Beispiele 54-71 ein und spezifiziert ferner, dass das STIM mit dem Lippenteil in Kontakt steht.
  • Beispiel 73 schließt den Gegenstand eines der Beispiele 54-72 ein und spezifiziert ferner, dass der Lippenteil eine Dicke zwischen 100 Mikrometern und 500 Mikrometern aufweist.
  • Beispiel 74 schließt den Gegenstand eines der Beispiele 54-73 ein und spezifiziert ferner, dass das STIM Indium einschließt.
  • Beispiel 75 schließt den Gegenstand eines der Beispiele 54-74 ein und spezifiziert ferner, dass das STIM Zinn, Silber, Gold, Aluminium oder Nickel einschließt.
  • Beispiel 76 schließt den Gegenstand eines der Beispiele 54-75 ein und spezifiziert ferner, dass das STIM Gallium einschließt.
  • Beispiel 77 schließt den Gegenstand eines der Beispiele 54-76 ein und spezifiziert ferner, dass der Deckel Kupfer oder Aluminium einschließt.
  • Beispiel 78 schließt den Gegenstand von Beispiel 77 ein und spezifiziert ferner, dass der Deckel Nickel einschließt.
  • Beispiel 79 schließt den Gegenstand eines der Beispiele 54-78 ein und spezifiziert ferner, dass das IC-Package ein Kugelgitter-Array-Package ist.
  • Beispiel 80 schließt den Gegenstand eines der Beispiele 54-79 ein und spezifiziert ferner, dass der Deckel einen Sockel einschließt und sich der Die zwischen dem Sockel und dem Package-Substrat befindet.
  • Beispiel 81 schließt den Gegenstand eines der Beispiele 54-80 ein und schließt ferner ein: einen Interposer, wobei sich der Interposer zwischen dem Die und dem Package-Substrat befindet.
  • Beispiel 82 ist ein Package für eine integrierte Schaltung (IC, Integrated Circuit), einschließend: ein Package-Substrat; einen Die; einen Deckel, wobei sich der Die zwischen dem Package-Substrat und dem Deckel befindet; und ein Löt-Thermoschnittstellenmaterial (STIM, Solder Thermal Interface Material) zwischen dem Die und dem Deckel, wobei das STIM eine Dicke von weniger als 200 Mikrometern aufweist.
  • Beispiel 83 schließt den Gegenstand von Beispiel 82 ein und spezifiziert ferner, dass der Die ein dielektrisches Material an einer oberen Oberfläche des Dies aufweist und das STIM mit dem dielektrischen Material an der oberen Oberfläche des Dies in Kontakt steht.
  • Beispiel 84 schließt den Gegenstand von Beispiel 82 ein und spezifiziert ferner, dass der Die eine Metallschicht einschließt und das STIM mit der Metallschicht in Kontakt steht.
  • Beispiel 85 schließt den Gegenstand von Beispiel 84 ein und spezifiziert ferner, dass die Metallschicht Gold oder Silber einschließt.
  • Beispiel 86 schließt den Gegenstand eines der Beispiele 84-85 ein und spezifiziert ferner, dass die Metallschicht eine Dicke zwischen beispielsweise 0,1 Mikrometern und 1 Mikrometer aufweist.
  • Beispiel 87 schließt den Gegenstand eines der Beispiele 82-86 ein und spezifiziert ferner, dass der Deckel ein Loch einschließt und sich wenigstens ein Teil des STIM im Loch befindet.
  • Beispiel 88 schließt den Gegenstand von Beispiel 87 ein und spezifiziert ferner, dass sich das Loch verjüngt.
  • Beispiel 89 schließt den Gegenstand eines der Beispiele 87-88 ein und spezifiziert ferner, dass sich das Loch in Richtung des Dies verengt.
  • Beispiel 90 schließt den Gegenstand eines der Beispiele 82-89 ein und spezifiziert ferner, dass die Dicke des STIM größer als 50 Mikrometer ist.
  • Beispiel 91 schließt den Gegenstand eines der Beispiele 82-90 ein und spezifiziert ferner, dass der Deckel einen Fußteil einschließt und der Fußteil einen verengten Teil in der Nähe des Package-Substrats einschließt.
  • Beispiel 92 schließt den Gegenstand von Beispiel 91 ein und spezifiziert ferner, dass der verengte Teil mit dem Package-Substrat in Kontakt steht.
  • Beispiel 93 schließt den Gegenstand eines der Beispiele 91-92 ein und schließt ferner ein: ein Dichtmittel in Kontakt mit dem verengten Teil.
  • Beispiel 94 schließt den Gegenstand von Beispiel 93 ein und schließt ferner ein: Aussparungen im Dichtmittel.
  • Beispiel 95 schließt den Gegenstand eines der Beispiele 82-94 ein und spezifiziert ferner, dass der Deckel eine Metallschicht einschließt und das STIM mit der Metallschicht in Kontakt steht.
  • Beispiel 96 schließt den Gegenstand von Beispiel 95 ein und spezifiziert ferner, dass die Metallschicht Gold oder Silber einschließt.
  • Beispiel 97 schließt den Gegenstand eines der Beispiele 95-96 ein und spezifiziert ferner, dass die Metallschicht eine Dicke zwischen beispielsweise 0,1 Mikrometern und 1 Mikrometer aufweist.
  • Beispiel 98 schließt den Gegenstand eines der Beispiele 95-97 ein und spezifiziert ferner, dass die Metallschicht eine Grundfläche aufweist, die größer als die Grundfläche des Dies ist.
  • Beispiel 99 schließt den Gegenstand eines der Beispiele 82-98 ein und spezifiziert ferner, dass der Deckel einen Lippenteil an einer Unterseite des Deckels einschließt.
  • Beispiel 100 schließt den Gegenstand von Beispiel 99 ein und spezifiziert ferner, dass das STIM mit dem Lippenteil in Kontakt steht.
  • Beispiel 101 schließt den Gegenstand eines der Beispiele 99-100 ein und spezifiziert ferner, dass der Lippenteil eine Dicke zwischen 100 Mikrometern und 500 Mikrometern aufweist.
  • Beispiel 102 schließt den Gegenstand eines der Beispiele 82-101 ein und spezifiziert ferner, dass das STIM Indium einschließt.
  • Beispiel 103 schließt den Gegenstand eines der Beispiele 82-102 ein und spezifiziert ferner, dass das STIM Zinn, Silber, Gold, Aluminium oder Nickel einschließt.
  • Beispiel 104 schließt den Gegenstand eines der Beispiele 82-103 ein und spezifiziert ferner, dass das STIM Gallium einschließt.
  • Beispiel 105 schließt den Gegenstand eines der Beispiele 82-104 ein und spezifiziert ferner, dass der Deckel Kupfer oder Aluminium einschließt.
  • Beispiel 106 schließt den Gegenstand von Beispiel 105 ein und spezifiziert ferner, dass der Deckel Nickel einschließt.
  • Beispiel 107 schließt den Gegenstand eines der Beispiele 82-106 ein und spezifiziert ferner, dass das IC-Package ein Kugelgitter-Array-Package ist.
  • Beispiel 108 schließt den Gegenstand eines der Beispiele 82-107 ein und spezifiziert ferner, dass der Deckel einen Sockel einschließt und sich der Die zwischen dem Sockel und dem Package-Substrat befindet.
  • Beispiel 109 schließt den Gegenstand eines der Beispiele 82-108 ein und schließt ferner ein: einen Interposer, wobei sich der Interposer zwischen dem Die und dem Package-Substrat befindet.
  • Beispiel 110 ist eine Baugruppe für eine integrierte Schaltung (IC, Integrated Circuit), einschließend: ein IC-Package gemäß einem der Beispiele 1-109; und eine mit dem IC-Package gekoppelte Leiterplatte.
  • Beispiel 111 schließt den Gegenstand von Beispiel 110 ein und spezifiziert ferner, dass die Leiterplatte ein Motherboard ist.
  • Beispiel 112 schließt den Gegenstand eines der Beispiele 110-111 ein und schließt ferner ein: einen Kühlkörper, wobei sich der Deckel zwischen dem Kühlkörper und der Leiterplatte befindet.
  • Beispiel 113 schließt den Gegenstand von Beispiel 112 ein und schließt ferner ein: ein TIM aus Polymer zwischen dem Deckel und dem Kühlkörper.
  • Beispiel 114 schließt den Gegenstand eines der Beispiele 110-113 ein und schließt ferner ein: ein Gehäuse um das IC-Package und die Leiterplatte herum.
  • Beispiel 115 schließt den Gegenstand eines der Beispiele 110-114 ein und schließt ferner ein: drahtlose Kommunikationsschaltungen, die kommunikativ mit der Leiterplatte gekoppelt sind.
  • Beispiel 116 schließt den Gegenstand eines der Beispiele 110-115 ein und schließt ferner ein: eine Anzeige, die kommunikativ mit der Leiterplatte gekoppelt ist.
  • Beispiel 117 schließt den Gegenstand eines der Beispiele 110-116 ein und spezifiziert ferner, dass die IC-Baugruppe eine mobile Rechenvorrichtung ist.
  • Beispiel 118 schließt den Gegenstand eines der Beispiele 110-116 ein und spezifiziert ferner, dass die IC-Baugruppe eine Server-Rechenvorrichtung ist.
  • Beispiel 119 schließt den Gegenstand eines der Beispiele 110-116 ein und spezifiziert ferner, dass die IC-Baugruppe eine tragbare Rechenvorrichtung ist.
  • Beispiel 120 schließt den Gegenstand eines der Beispiele 110-119 ein und spezifiziert ferner, dass das IC-Package mittels Kugelgitter-Array-Interconnects mit der Leiterplatte gekoppelt ist.
  • Beispiel 121 schließt den Gegenstand eines der Beispiele 110-120 ein und spezifiziert ferner, dass der Deckel eine konkave innere Oberfläche aufweist.
  • Beispiel 122 ist ein Verfahren zum Herstellen eines Packages für eine integrierte Schaltung (IC, Integrated Circuit), einschließend: Positionieren eines Deckels über einem Die, wobei der Deckel ein Loch oberhalb des Dies einschließt; und Abgeben von flüssigem Löt-Thermoschnittstellenmaterial (STIM, Solder Thermal Interface Material) durch das Loch und auf den Die.
  • Beispiel 123 schließt den Gegenstand von Beispiel 122 ein und schließt ferner ein: Verfestigenlassen des flüssigen STIM.
  • Beispiel 124 schließt den Gegenstand eines der Beispiele 122-123 ein und schließt ferner ein: vor dem Abgeben des flüssigen STIM Reinigen einer oberen Oberfläche des Dies und einer unteren Oberfläche des Deckels.

Claims (20)

  1. Package für eine integrierte Schaltung (IC, Integrated Circuit), umfassend: ein Package-Substrat; einen Die mit einem dielektrischen Material an einer oberen Oberfläche; einen Deckel, wobei sich der Die zwischen dem Package-Substrat und dem Deckel befindet; und ein Löt-Thermoschnittstellenmaterial (STIM, Solder Thermal Interface Material) zwischen dem Die und dem Deckel, wobei das STIM mit dem dielektrischen Material an der oberen Oberfläche des Dies in Kontakt steht.
  2. IC-Package nach Anspruch 1, wobei der Deckel ein Loch einschließt und sich wenigstens ein Teil des STIM im Loch befindet.
  3. IC-Package nach Anspruch 2, wobei sich das Loch verjüngt.
  4. IC-Package nach Anspruch 2, wobei sich das Loch in Richtung des Dies verengt.
  5. IC-Package nach einem der Ansprüche 1-4, wobei der Deckel eine Metallschicht einschließt und das STIM mit der Metallschicht in Kontakt steht.
  6. IC-Package nach Anspruch 5, wobei die Metallschicht Gold oder Silber einschließt.
  7. Package für eine integrierte Schaltung (IC, Integrated Circuit), umfassend: ein Package-Substrat; einen Die; einen Deckel, wobei sich der Die zwischen dem Package-Substrat und dem Deckel befindet, der Deckel einen Fußteil einschließt und der Fußteil einen verengten Teil in der Nähe des Package-Substrats einschließt; und ein Löt-Thermoschnittstellenmaterial (STIM, Solder Thermal Interface Material) zwischen dem Die und dem Deckel.
  8. IC-Package nach Anspruch 7, wobei der Die ein dielektrisches Material an einer oberen Oberfläche des Dies aufweist und das STIM mit dem dielektrischen Material an der oberen Oberfläche des Dies in Kontakt steht.
  9. IC-Package nach Anspruch 7, wobei der Deckel ein Loch einschließt und sich wenigstens ein Teil des STIM im Loch befindet.
  10. IC-Package nach einem der Ansprüche 7-9, wobei der verengte Teil mit dem Package-Substrat in Kontakt steht.
  11. IC-Package nach einem der Ansprüche 7-9, ferner umfassend: ein Dichtmittel in Kontakt mit dem verengten Teil.
  12. IC-Package nach Anspruch 11, ferner umfassend: Aussparungen im Dichtmittel.
  13. Package für eine integrierte Schaltung (IC, Integrated Circuit), umfassend: ein Package-Substrat; einen Die; einen Deckel, wobei sich der Die zwischen dem Package-Substrat und dem Deckel befindet; und ein Löt-Thermoschnittstellenmaterial (STIM, Solder Thermal Interface Material) zwischen dem Die und dem Deckel, wobei das STIM eine Dicke von weniger als 200 Mikrometern aufweist.
  14. IC-Package nach Anspruch 13, wobei der Die ein dielektrisches Material an einer oberen Oberfläche des Dies aufweist und das STIM mit dem dielektrischen Material an der oberen Oberfläche des Dies in Kontakt steht.
  15. IC-Package nach Anspruch 13, wobei der Die eine Metallschicht einschließt und das STIM mit der Metallschicht in Kontakt steht.
  16. IC-Package nach Anspruch 13, wobei der Deckel einen Lippenteil an einer Unterseite des Deckels einschließt.
  17. IC-Package nach Anspruch 16, wobei das STIM mit dem Lippenteil in Kontakt steht.
  18. IC-Package nach Anspruch 16, wobei der Lippenteil eine Dicke zwischen 100 Mikrometern und 500 Mikrometern aufweist.
  19. IC-Package nach einem der Ansprüche 13-18, wobei das STIM Indium einschließt.
  20. IC-Package nach einem der Ansprüche 13-18, wobei der Deckel Kupfer oder Aluminium einschließt.
DE102020108439.0A 2019-06-26 2020-03-26 Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial Pending DE102020108439A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/453,378 US20200411407A1 (en) 2019-06-26 2019-06-26 Integrated circuit packages with solder thermal interface material
US16/453,378 2019-06-26

Publications (1)

Publication Number Publication Date
DE102020108439A1 true DE102020108439A1 (de) 2020-12-31

Family

ID=73747713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020108439.0A Pending DE102020108439A1 (de) 2019-06-26 2020-03-26 Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial

Country Status (3)

Country Link
US (1) US20200411407A1 (de)
CN (1) CN112151475A (de)
DE (1) DE102020108439A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710672B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Microelectronic package with underfilled sealant
US11569172B2 (en) * 2019-08-08 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11791239B2 (en) * 2021-03-16 2023-10-17 Google Llc Cooling heatshield for clamshell BGA rework
US20220359465A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method for forming the same
US12094792B2 (en) * 2021-08-30 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having lid with protrusion and manufacturing method thereof
WO2024089817A1 (ja) * 2022-10-26 2024-05-02 三菱電機株式会社 半導体装置及びその製造方法
TWI841311B (zh) * 2023-03-22 2024-05-01 致伸科技股份有限公司 觸控板模組

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
US8508943B2 (en) * 2009-10-16 2013-08-13 Raytheon Company Cooling active circuits
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
KR102427092B1 (ko) * 2015-10-16 2022-08-01 삼성전자주식회사 열 정보 표지를 갖는 반도체 장치

Also Published As

Publication number Publication date
US20200411407A1 (en) 2020-12-31
CN112151475A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112016006809B4 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen und verfahren zur herstellung einer integrierten-schaltungs-anordnung
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102018120665A1 (de) Abschirmen in elektronischen baugruppen
DE102020103518A1 (de) Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata
DE102020102331A1 (de) Gestapelte transistoren mit unterschiedlichen gate-längen in unterschiedlichen bauelementstrata
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
DE112017008326T5 (de) Mikroelektronische Anordnungen
US11670569B2 (en) Channeled lids for integrated circuit packages
US11682605B2 (en) Integrated circuit packages with asymmetric adhesion material regions
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
US11894282B2 (en) Vented lids for integrated circuit packages
DE102020102948A1 (de) Gestapelte transistoren mit unterschiedlichen kristallorientierungen in unterschiedlichen bauelement-strata
DE102021121681A1 (de) Vereinzelung mikroelektronischer komponenten mit direktbondgrenzflächen
DE102021132253A1 (de) Hybride Herstellung für integrierte Schaltkreisvorrichtungen und -baugruppen
DE102021121935A1 (de) Gate-beabstandung in integrierte-schaltung-strukturen
DE102020127728A1 (de) Strukturen integrierter schaltungen mit rückseitigen durchkontaktierungen
DE112016006900T5 (de) Gehäusesubstrate mit integralen Bauelementen
DE112022003165T5 (de) Quasi-monolithische hierarchische integrationsarchitektur
DE102021121330A1 (de) Erweiterung von nanokammtransistoranordnungen zur implementierung eines rundum verlaufenden gates
DE102020130463A1 (de) Finnenformung und daraus resultierende integrierte schaltungsstrukturen