Nothing Special   »   [go: up one dir, main page]

DE102022213179A1 - Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102022213179A1
DE102022213179A1 DE102022213179.7A DE102022213179A DE102022213179A1 DE 102022213179 A1 DE102022213179 A1 DE 102022213179A1 DE 102022213179 A DE102022213179 A DE 102022213179A DE 102022213179 A1 DE102022213179 A1 DE 102022213179A1
Authority
DE
Germany
Prior art keywords
region
junction
semiconductor device
power semiconductor
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102022213179.7A
Other languages
English (en)
Other versions
DE102022213179B4 (de
Inventor
Thorsten Arnold
Hans-Jürgen Thees
Erich Griebl
Antonio Vellei
Ilaria Imperiale
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022213179.7A priority Critical patent/DE102022213179B4/de
Publication of DE102022213179A1 publication Critical patent/DE102022213179A1/de
Application granted granted Critical
Publication of DE102022213179B4 publication Critical patent/DE102022213179B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Leistungshalbleitervorrichtung (1) umfasst einen aktiven Bereich mit einer Mehrzahl von Leistungszellen (1-1), die jeweils konfiguriert sind, um einen Laststromabschnitt zwischen einem ersten Lastanschluss (11) und einem zweiten Lastanschluss zu leiten. Jede Leistungszelle (1-1) umfasst, räumlich getrennt von einer aktiven Mesa (18) in der Leistungszelle (1-1), eine Punch-Through-, PT-, Struktur (15), aufweisend: (i) einen ersten Bereich (151) des ersten Leitfähigkeitstyps, der zwischen einem ersten pn-Übergang (J1) und einem zweiten pn-Übergang (J2) angeordnet ist, wobei der erste pn-Übergang (J1) und der zweite pn-Übergang (J2) entlang einer ersten lateralen Richtung (X) voneinander beabstandet sind; (ii) einen zweiten Bereich (152) des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang (J2) und der aktiven Mesa (18) angeordnet ist und mit dem ersten Bereich (151) den zweiten Übergang (J2) bildet, wobei der zweite Übergang (J2) zumindest über den zweiten Bereich (152) mit der aktiven Mesa (18) verbunden ist; (iii) einen dritten Bereich (153) des zweiten Leitfähigkeitstyps, wobei der dritte Bereich (153) mit dem ersten Bereich (151) den ersten Übergang (J1) bildet, wobei der erste Übergang (J1) zumindest über den dritten Bereich (153) mit dem ersten Lastanschluss (11) verbunden ist.

Description

  • TECHNISCHE BESCHREIBUNG
  • Diese Beschreibung bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung und auf Ausführungsformen eines Verfahrens zum Herstellen einer Leistungshalbleitervorrichtung. Insbesondere bezieht sich diese Beschreibung auf eine Leistungshalbleitervorrichtung mit einem verbesserten Sättigungsstrom, Isat, einem einschränkenden Konzept und verwandten Verfahren.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine, beruhen auf Leistungshalbleiterschaltern. Beispielsweise wurden Bipolartransistoren mit isoliertem Gate (IGBTs), Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet, einschließlich, aber nicht beschränkt auf Schalter in Leistungsversorgungen und Leistungswandlern.
  • Eine Leistungshalbleitervorrichtung umfasst üblicherweise einen Halbleiterkörper, der konfiguriert ist, um einen Vorwärtslaststrom entlang eines Laststrompfads zwischen zwei Lastanschlüssen der Vorrichtung zu leiten.
  • Ferner kann im Fall einer steuerbaren Leistungshalbleitervorrichtung, z. B. eines Transistors, der Laststrompfad mittels einer isolierten Elektrode, die gemeinhin als Gate-Elektrode bezeichnet wird, gesteuert werden. Beispielsweise kann die Steuerelektrode bei Empfang eines entsprechenden Steuersignals von z. B. einer Treibereinheit die Leistungshalbleitervorrichtung in einen von einem vorwärtsleitenden Zustand und einem sperrenden Zustand versetzen.
  • Der Laststrom wird typischerweise mittels eines aktiven Bereichs der Leistungshalbleitervorrichtung geleitet. Der aktive Bereich ist typischerweise von einem Randabschlussbereich umgeben, der durch einen Rand des Chips abgeschlossen ist.
  • Es ist ein typisches Designziel, eine Leistungshalbleitervorrichtung mit hoher Leistung, z. B. hoher Laststromfähigkeit und Kurzschlussrobustheit, zu konfigurieren.
  • ZUSAMMENFASSUNG
  • Der Gegenstand der unabhängigen Ansprüche wird vorgestellt. Merkmale beispielhafter Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung einen aktiven Bereich mit einer Mehrzahl von Leistungszellen, die j eweils konfiguriert sind, um einen Laststromabschnitt zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss zu leiten. Jede Leistungszelle umfasst i) eine Mehrzahl von Gräben, die lateral benachbart zueinander entlang einer ersten lateralen Richtung angeordnet sind und sich in Richtung des zweiten Lastanschlusses entlang einer vertikalen Richtung erstrecken; ii) eine Anzahl von Mesas, die lateral durch die Gräben begrenzt sind und in der vertikalen Richtung an einen Driftbereich der Leistungshalbleitervorrichtung angrenzen, wobei die Anzahl von Mesas eine aktive Mesa umfasst, die einen Sourcebereich eines ersten Leitfähigkeitstyps und einen Bodybereich eines zweiten Leitfähigkeitstyps aufweist, der den Sourcebereich vom Driftbereich trennt, wobei sowohl der Sourcebereich als auch der Bodybereich elektrisch mit dem ersten Lastanschluss verbunden sind, und wobei mindestens einer der Gräben benachbart zur aktiven Mesa konfiguriert ist, um einen leitfähigen Kanal in der aktiven Mesa zu induzieren; und iii) räumlich getrennt von der aktiven Mesa, eine Punch-Through-, PT-, Struktur. Die PT-Struktur weist auf: a) einen ersten Bereich des ersten Leitfähigkeitstyps, der zwischen einem ersten pn-Übergang und einem zweiten pn-Übergang angeordnet ist, wobei der erste pn-Übergang und der zweite pn-Übergang entlang der ersten lateralen Richtung voneinander beabstandet sind; b) einen zweiten Bereich des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist und mit dem ersten Bereich den zweiten Übergang bildet, wobei der zweite Übergang zumindest durch den zweiten Bereich mit der aktiven Mesa verbunden ist; und c) einen dritten Bereich des zweiten Leitfähigkeitstyps, wobei der dritte Bereich mit dem ersten Bereich den ersten Übergang bildet, wobei der erste Übergang zumindest durch den dritten Bereich mit dem ersten Lastanschluss verbunden ist.
  • Gemäß einer weiteren Ausführungsform umfasst eine Leistungshalbleitervorrichtung einen aktiven Bereich mit einer Mehrzahl von Leistungszellen, die jeweils konfiguriert sind, um einen Laststromabschnitt zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss zu leiten. Jede Leistungszelle umfasst i) eine Mehrzahl von Gräben; ii) eine Anzahl von Mesas, die lateral durch die Gräben begrenzt sind und in einer vertikalen Richtung an einen Driftbereich der Leistungshalbleitervorrichtung angrenzen, wobei die Anzahl von Mesas eine aktive Mesa umfasst, die einen Sourcebereich eines ersten Leitfähigkeitstyps und einen Bodybereich eines zweiten Leitfähigkeitstyps aufweist, der den Sourcebereich vom Driftbereich trennt, wobei sowohl der Sourcebereich als auch der Bodybereich elektrisch mit dem ersten Lastanschluss verbunden sind, und wobei mindestens einer der Gräben benachbart zur aktiven Mesa konfiguriert ist, um einen leitfähigen Kanal in der aktiven Mesa zu induzieren; und iii) elektrisch getrennt von der aktiven Mesa durch mindestens einen Trennstapel, eine Punch-Through-, PT-, Struktur. Die PT-Struktur weist a) einen ersten Bereich des ersten Leitfähigkeitstyps auf, der zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; b) einen zweiten Bereich des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist ein pn-Übergang zwischen dem ersten Bereich und einem dritten Bereich des zweiten Leitfähigkeitstyps, und der dritte Bereich verbindet den ersten Übergang mit dem ersten Lastanschluss. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Bereich und dem zweiten Bereich, wobei der zweite Übergang über den zweiten Bereich mit der aktiven Mesa verbunden ist. Zumindest der dritte Bereich ist in Polysilizium und/oder als eine Polyschicht ausgebildet. Der erste Übergang ist vertikal über dem Halbleiterkörper angeordnet.
  • Gemäß einer weiteren Ausführungsform wird ein Verfahren zum Herstellen einer Leistungshalbleitervorrichtung vorgestellt, wobei das Verfahren das Herstellen eines aktiven Bereichs mit einer Mehrzahl von Leistungszellen umfasst, indem für jede Leistungszelle das Folgende hergestellt wird: i) eine Mehrzahl von Gräben, die lateral benachbart zueinander entlang einer ersten lateralen Richtung angeordnet sind und sich in Richtung des zweiten Lastanschlusses entlang einer vertikalen Richtung erstrecken; ii) eine Anzahl von Mesas, die lateral durch die Gräben begrenzt sind und in der vertikalen Richtung an einen Driftbereich der Leistungshalbleitervorrichtung angrenzen, wobei die Anzahl von Mesas eine aktive Mesa umfasst, die einen Sourcebereich eines ersten Leitfähigkeitstyps und einen Bodybereich eines zweiten Leitfähigkeitstyps aufweist, der den Sourcebereich vom Driftbereich trennt, wobei sowohl der Sourcebereich als auch der Bodybereich elektrisch mit dem ersten Lastanschluss verbunden sind, und wobei mindestens einer der Gräben benachbart zur aktiven Mesa konfiguriert ist, um einen leitfähigen Kanal in der aktiven Mesa zu induzieren; und iii) räumlich getrennt von der aktiven Mesa, eine Punch-Through-, PT-, Struktur. Die PT-Struktur weist auf: a) einen ersten Bereich des ersten Leitfähigkeitstyps, der zwischen einem ersten pn-Übergang und einem zweiten pn-Übergang angeordnet ist, wobei der erste pn-Übergang und der zweite pn-Übergang entlang der ersten lateralen Richtung voneinander beabstandet sind; b) einen zweiten Bereich des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist und mit dem ersten Bereich den zweiten Übergang bildet, wobei der zweite Übergang zumindest durch den zweiten Bereich mit der aktiven Mesa verbunden ist; und c) einen dritten Bereich des zweiten Leitfähigkeitstyps, wobei der dritte Bereich mit dem ersten Bereich den ersten Übergang bildet, wobei der erste Übergang zumindest durch den dritten Bereich mit dem ersten Lastanschluss verbunden ist.
  • Gemäß noch einer weiteren Ausführungsform wird ein Verfahren zum Herstellen einer Leistungshalbleitervorrichtung vorgestellt, wobei das Verfahren das Herstellen eines aktiven Bereichs mit einer Mehrzahl von Leistungszellen durch Herstellen für jede Leistungszelle des Folgenden beinhaltet: i) eine Mehrzahl von Gräben; ii) eine Anzahl von Mesas, die lateral durch die Gräben begrenzt sind und in einer vertikalen Richtung an einen Driftbereich der Leistungshalbleitervorrichtung angrenzen, wobei die Anzahl von Mesas eine aktive Mesa umfasst, die einen Sourcebereich eines ersten Leitfähigkeitstyps und einen Bodybereich eines zweiten Leitfähigkeitstyps aufweist, der den Sourcebereich vom Driftbereich trennt, wobei sowohl der Sourcebereich als auch der Bodybereich elektrisch mit dem ersten Lastanschluss verbunden sind, und wobei mindestens einer der Gräben benachbart zur aktiven Mesa konfiguriert ist, um einen leitfähigen Kanal in der aktiven Mesa zu induzieren; und iii) elektrisch getrennt von der aktiven Mesa durch mindestens einen Trennstapel, eine Punch-Through-, PT-, Struktur. Die PT-Struktur weist a) einen ersten Bereich des ersten Leitfähigkeitstyps auf, der zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; b) einen zweiten Bereich des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist ein pn-Übergang zwischen dem ersten Bereich und einem dritten Bereich des zweiten Leitfähigkeitstyps, und der dritte Bereich verbindet den ersten Übergang mit dem ersten Lastanschluss. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Bereich und dem zweiten Bereich, wobei der zweite Übergang über den zweiten Bereich mit der aktiven Mesa verbunden ist. Zumindest der dritte Bereich ist in Polysilizium und/oder als eine Polyschicht ausgebildet. Der erste Übergang ist vertikal über dem Halbleiterkörper angeordnet.
  • Fachleute werden zusätzliche Merkmale und Vorteile erkennen, wenn sie die folgende ausführliche Beschreibung lesen und die beigefügten Zeichnungen betrachten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert darauf gelegt, Prinzipien der Erfindung zu veranschaulichen. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen gilt:
    • 1 veranschaulicht schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 2 veranschaulicht schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 3 veranschaulicht schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 4 veranschaulicht schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen; und
    • 5-7 veranschaulichen jeweils schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß weiteren Beispielen, die zum Verständnis der Erfindung nützlich sind.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht kann Richtungsterminologie, wie etwa „oben“, „unten“, „unter“, „vorne“, „hinter“, „hinten“, „führend“, „nachlaufend“, „oberhalb“ usw., unter Bezugnahme auf die Ausrichtung der gerade beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in einer Anzahl verschiedener Ausrichtungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung ist durch die beigefügten Ansprüche definiert.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird zur Erläuterung bereitgestellt und soll die Erfindung nicht einschränken. Beispielsweise können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Variationen beinhaltet. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzumfang der beigefügten Ansprüche einschränkend ausgelegt werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen nur zu Veranschaulichungszwecken. Der Klarheit halber wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungen mit den gleichen Bezugszeichen bezeichnet, falls nicht etwas anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Dies oder eines Chips sein. Beispielsweise können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die unten erwähnt werden, horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche angeordnet ist, d. h. parallel zu der Normalenrichtung der Oberfläche des Halbleiterwafers/Chips/Dies. Beispielsweise kann die unten erwähnte Erstreckungsrichtung Z eine Erstreckungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht ist. Die Erstreckungsrichtung Z wird hier auch als „vertikale Richtung Z“ bezeichnet.
  • In dieser Beschreibung wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können entgegengesetzte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Kontext der vorliegenden Beschreibung sollen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass es eine niederohmige elektrische Verbindung oder einen niederohmigen Strompfad zwischen zwei Regionen, Abschnitten, Zonen, Abschnitten oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Abschnitt oder Teil einer Halbleitervorrichtung gibt, wobei „niederohmig“ bedeuten kann, dass die Eigenschaften des jeweiligen Kontakts im Wesentlichen nicht durch den ohmschen Widerstand beeinflusst werden. Ferner soll im Kontext der vorliegenden Beschreibung der Begriff „in Kontakt“ beschreiben, dass es eine direkte physikalische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung gibt; z. B. kann ein Übergang zwischen zwei Elementen, die miteinander in Kontakt sind, kein weiteres Zwischenelement oder dergleichen beinhalten.
  • Zusätzlich wird im Kontext der vorliegenden Beschreibung der Begriff „elektrische Isolierung“, wenn nicht anders angegeben, im Kontext seines allgemeinen gültigen Verständnisses verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten getrennt voneinander positioniert sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Komponenten, die elektrisch voneinander isoliert sind, können jedoch dennoch miteinander gekoppelt sein, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt und/oder elektrostatisch gekoppelt (beispielsweise im Fall eines Übergangs). Um ein Beispiel zu geben, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert und gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, z. B. mittels einer Isolierung, z. B. eines Dielektrikums.
  • Spezifische Ausführungsformen, die in dieser Beschreibung beschrieben sind, betreffen, ohne darauf beschränkt zu sein, eine Leistungshalbleitervorrichtung, z. B. eine Leistungshalbleitervorrichtung, die innerhalb eines Leistungswandlers oder einer Leistungsversorgung verwendet werden kann. Somit kann in einer Ausführungsform eine solche Vorrichtung konfiguriert sein, um einen Laststrom zu führen, der einer Last zuzuführen ist bzw. der von einer Leistungsquelle bereitgestellt wird. Beispielsweise kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Leistungshalbleitereinheitszellen umfassen, wie etwa eine monolithisch integrierte Diodenzelle, eine Ableitung einer monolithisch integrierten Diodenzelle (z. B. eine monolithisch integrierte Zelle von zwei antiseriell verbundenen Dioden), eine monolithisch integrierte Transistorzelle, z. B. eine monolithisch integrierte MOSFET- oder IGBT-Zelle und/oder Ableitungen davon. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Eine Mehrzahl solcher Zellen kann ein Zellenfeld bilden, das innerhalb eines aktiven Bereichs der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Begriff „Sperrzustand“ der Leistungshalbleitervorrichtung kann sich auf Bedingungen beziehen, wenn sich die Halbleitervorrichtung in einem Zustand befindet, der zum Sperren eines Stromflusses durch die Halbleitervorrichtung konfiguriert ist, während eine externe Spannung angelegt wird. Insbesondere kann die Halbleitervorrichtung zum Sperren eines Vorwärtsstroms durch die Halbleitervorrichtung konfiguriert sein, während eine Vorwärtsspannungsvorspannung angelegt wird. Im Vergleich dazu kann der Halbleiter zum Leiten eines Vorwärtsstroms in einem „leitenden Zustand“ der Halbleitervorrichtung konfiguriert sein, wenn eine Vorwärtsspannungsvorspannung angelegt wird. Ein Übergang zwischen dem Sperrzustand und dem leitenden Zustand kann durch eine Steuerelektrode oder insbesondere ein Potential der Steuerelektrode gesteuert werden. Die elektrischen Eigenschaften können natürlich nur innerhalb eines vorbestimmten Arbeitsbereichs der externen Spannung und der Stromdichte innerhalb der Vorrichtung gelten. Der Begriff „vorwärts vorgespannter Sperrzustand“ kann sich daher auf Bedingungen beziehen, bei denen sich die Halbleitervorrichtung in dem Sperrzustand befindet, während eine Vorwärtsspannungsvorspannung angelegt wird.
  • Der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Beschreibung verwendet wird, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit hohen Spannungssperr- und/oder hohen Stromführungsfähigkeiten beschreiben. Mit anderen Worten ist eine solche Leistungshalbleitervorrichtung für hohen Strom, typischerweise im Amperbereich, z. B. bis zu einigen zehn oder hundert Ampere, und/oder hohe Spannungen, typischerweise über 15 V, typischer 100 V und darüber, z. B. bis zu mindestens 400 V oder sogar mehr, z. B. bis zu mindestens 3 kV oder sogar bis zu 10 kV oder mehr, je nach der jeweiligen Anwendung vorgesehen.
  • Beispielsweise ist der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Beschreibung verwendet wird, nicht auf logische Halbleitervorrichtungen gerichtet, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder anderen Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • Die vorliegende Beschreibung bezieht sich insbesondere auf eine Leistungshalbleitervorrichtung, die als eine Diode, ein MOSFET oder IGBT, d. h. ein unipolarer oder bipolarer Leistungshalbleitertransistor oder eine Diode oder ein Derivat davon, ausgeführt ist.
  • Beispielsweise kann die nachstehend beschriebene Leistungshalbleitervorrichtung ein einzelner Halbleiterchip sein, der z. B. eine Streifenzellenkonfiguration (oder eine zelluläre/Nadelzellenkonfiguration) aufweist und konfiguriert sein kann, um als eine Leistungskomponente in einer Nieder-, Mittel- und/oder Hochspannungsanwendung verwendet zu werden.
  • Unter Bezugnahme auf 1 und 4 umfasst gemäß einer Ausführungsform eine Leistungshalbleitervorrichtung 1 einen aktiven Bereich 1-2 mit einer Mehrzahl von Leistungszellen 1-1. Eine dieser Leistungszellen 1-1 ist schematisch und teilweise in 1 veranschaulicht. Der aktive Bereich 1-2, der die Leistungszellen 1-1 beinhaltet, kann von einem Randabschlussbereich 1-3 umgeben sein, wobei die Konfiguration des Randabschlussbereichs 1-3 nicht der Fokus der vorliegenden Beschreibung ist.
  • Jede Leistungszelle 1-1 ist konfiguriert, um einen Laststromabschnitt zwischen einem ersten Lastanschluss 11 und einem zweiten Lastanschluss zu leiten. Der zweite Lastanschluss ist nicht veranschaulicht. Zum Beispiel kann der zweite Lastanschluss an derselben Seite der Vorrichtung 1 wie der erste Lastanschluss 11 oder an einer gegenüberliegenden Seite (z. B. einer Rückseite der Vorrichtung 1), z. B. unter dem Driftbereich 100, angeordnet sein.
  • Die Leistungshalbleitervorrichtung 1 kann eine bipolare Halbleitervorrichtung, z. B. ein IGBT (wobei der IGBT, ohne darauf beschränkt zu sein, ein npnp-IGBT mit einem n-Inversionskanal oder ein pnpn-IGBT mit einem p-Inversionskanal sein kann) oder ein RC-IGBT sein. Somit kann der Driftbereich 100 vom ersten Leitfähigkeitstyp sein und sich zum Beispiel entlang der vertikalen Richtung Z erstrecken, bis er entweder direkt oder über eine Feldstoppschicht an einen Kollektorbereich (nicht veranschaulicht) vom zweiten Leitfähigkeitstyp angrenzt, wobei der Kollektorbereich elektrisch mit dem zweiten Lastanschluss verbunden sein kann. Wenn die Vorrichtung 1 zum Beispiel als ein RC-IGBT konfiguriert ist, kann sie ferner einen oder mehrere zweite Emitterbereiche (nicht veranschaulicht) vom ersten Leitfähigkeitstyp umfassen, wobei der/die zweite(n) Emitterbereich(e) elektrisch mit dem zweiten Lastanschluss verbunden sein kann/können.
  • Jede Leistungszelle 1-1 umfasst eine Mehrzahl von Gräben 14, 16 und eine Anzahl von Mesa 17, 18, die seitlich durch die Gräben 14, 16 begrenzt sind und in der vertikalen Richtung Z an den Driftbereich 100 der Leistungshalbleitervorrichtung 1 angrenzen.
  • 1 veranschaulicht eine beispielhafte Konfiguration, bei der zum Beispiel mindestens einer der Gräben ein Steuergraben 14 ist, der zum Steuern der Leistungszelle 1-1 konfiguriert ist. Die anderen Gräben in der Leistungszelle 1-1 können auch Steuergräben 14 oder Gräben eines anderen Typs sein, z. B. Sourcegräben 16, deren Grabenelektroden 161 elektrisch mit dem Potential des ersten Lastanschlusses 11 verbunden sind, oder schwebende Gräben, deren Grabenelektroden elektrisch schwebend sind, oder Steuergräben eines zweiten Typs, deren Grabenelektroden elektrisch mit einem anderen Steuerpotential verbunden sind, verglichen mit den Grabenelektroden 141 der Steuergräben 14.
  • Die Grabenelektroden 141, 161 sind von dem Halbleiterkörper der Vorrichtung 1, z. B. von dem Driftbereich 100, basierend auf jeweiligen Grabenisolatoren 142, 162 isoliert.
  • Die Anzahl von Mesa 17, 18 ist seitlich durch die Gräben 14, 16 (und/oder durch den im Folgenden weiter beschriebenen offenen Boden aufweisenden Graben 13) begrenzt und in der vertikalen Richtung Z an den Driftbereich 100 der Leistungshalbleitervorrichtung 1 angrenzend. Ferner umfasst die Anzahl von Mesa 17, 18 eine aktive Mesa 18 mit einem Sourcebereich 101 eines ersten Leitfähigkeitstyps und einem Bodybereich 102 eines zweiten Leitfähigkeitstyps. Beispielsweise trennt der Bodybereich 102 den Sourcebereich 101 von dem Driftbereich 100. Sowohl der Sourcebereich 101 als auch der Bodybereich 102 können elektrisch mit dem ersten Lastanschluss 11 verbunden sein. Beispielsweise erstreckt sich ein erster Kontaktstecker 111 von dem ersten Lastanschluss 11 zu oder in die aktive Mesa 18 zum Kontaktieren des Sourcebereichs 101 und des Bodybereichs 102. Ein Graben, der der aktiven Mesa 18 benachbart ist, der als Steuergraben 14 bezeichnet werden kann, kann zum Induzieren eines Inversionskanals in dem Bodybereich 102 konfiguriert sein, z. B. bei Empfang eines entsprechenden Steuersignals. Der Steuergraben 14, insbesondere seine Grabenelektrode 141, kann mit einem Steueranschluss (nicht veranschaulicht) der Leistungshalbleitervorrichtung 1 verbunden sein, z. B. mit einem sogenannten Gate-Anschluss. Beispielsweise kann die Vorrichtung 1 abhängig vom Potential des Steueranschlusses und dementsprechend vom Potential der Steuergrabenelektrode 141 gesteuert werden, z. B. eingeschaltet (d. h. in einen leitenden Zustand versetzt, in dem ein Vorwärtslaststrom zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss fließen kann, und ausgeschaltet (d. h. in einen sperrenden Zustand versetzt, in dem der Fluss des Vorwärtslaststroms verhindert wird, selbst wenn die Spannung zwischen dem zweiten Lastanschluss (typischerweise der hohen Seite) und dem ersten Lastanschluss 11 (typischerweise der niedrigen/Masseseite) größer als die Einschaltspannung der Vorrichtung 1 ist), d. h. selbst wenn die Vorrichtung 1 vorwärts vorgespannt ist.
  • Die Anzahl von Mesa kann auch eine oder mehrere Mesa 17 umfassen, die sich von der aktiven Mesa 18 unterscheiden, was weiter unten beschrieben wird.
  • Jede Leistungszelle 1-1 umfasst ferner, räumlich getrennt von der aktiven Mesa 18, z. B. durch mindestens einen der Grabenisolatoren 142, 162, eine Punch-Through-, PT, Struktur 15. 1 veranschaulicht ein gestricheltes Rechteck, in dem die PT-Struktur 15 gemäß einer Ausführungsform teilweise oder vollständig angeordnet sein kann. 2 veranschaulicht die in dieser Hinsicht relevanten Abschnitte der Leistungszelle 1-1 von 1 ausführlicher. Im Folgenden wird sowohl auf 1 als auch auf 2 Bezug genommen.
  • Die PT-Struktur beinhaltet drei Bereiche 151, 152, 153:
  • Ein erster Bereich 151 des ersten Leitfähigkeitstyps ist zwischen einem ersten pn-Übergang J1 und einem zweiten pn-Übergang J2 angeordnet. Der erste pn-Übergang J1 und der zweite pn-Übergang J2 sind entlang der ersten lateralen Richtung X voneinander beabstandet.
  • Ein zweiter Bereich 152 des zweiten Leitfähigkeitstyps ist zwischen dem zweiten Übergang J2 und der aktiven Mesa 18 angeordnet und bildet mit dem ersten Bereich 151 den zweiten Übergang J2. Der zweite Übergang J2 ist zumindest über den zweiten Bereich 152 mit der aktiven Mesa 18 verbunden, vgl. 1.
  • Ein dritter Bereich 153 des zweiten Leitfähigkeitstyps bildet mit dem ersten Bereich 151 den ersten Übergang 11. Der erste Übergang J1 ist zumindest über den dritten Bereich 153 mit dem ersten Lastanschluss 11 verbunden. Es versteht sich jedoch, dass ein direkter Kontakt zwischen dem dritten Bereich 153 und dem ersten Lastanschluss 11 möglich, aber nicht notwendig ist. Beispielsweise können zusätzlich zu dem dritten Bereich 153 weitere Komponenten zwischen dem ersten Übergang J1 und dem ersten Lastanschluss 11 angeordnet sein, z. B. Komponenten zum Bilden einer Diode oder einer zusätzlichen PT-Struktur.
  • Beispielsweise kann die Leistungshalbleitervorrichtung 1 ein IGBT (oder eine Ableitung davon, wie etwa ein RC-IGBT oder dergleichen) sein, der an seiner Seite mit dem ersten Lastanschluss 11 (z. B. dem Sourceanschluss) ein bestimmtes sich wiederholendes Graben-Mesa-Muster umfasst, das die Leistungszellen 1-1 des aktiven Bereichs 1-2 des IGBT bildet. In einigen oder allen der Leistungszellen 1-1 sind eine oder mehrere oder jede der darin enthaltenen aktiven Mesas 18 auf zwei Weisen mit dem ersten Lastanschluss 11 verbunden: a) auf „herkömmliche Weise“, z. B. basierend auf dem ersten Kontaktstecker 111, dem Sourcebereich 101 und dem Bodybereich 102, und b) über die PT-Struktur 15, die die zwei pn-Übergänge J1 und J2 beinhaltet, die lateral voneinander beabstandet sind, z. B. entlang derselben Richtung, entlang der die Gräben und Mesas voneinander beabstandet sind.
  • Verschiedene Implementierungen einer solchen allgemeinen Konfiguration der PT-Struktur 15 sind möglich, die nun beschrieben werden, wobei auf 1 bis 3 Bezug genommen wird:
  • In einer Ausführungsform erstrecken sich sowohl der erste pn-Übergang J1 als auch der zweite pn-Übergang J2 entlang der vertikalen Richtung Z. Z. B. erstrecken sich beide pn-Übergänge J1 und J2 im Wesentlichen parallel zu einer Ebene, die durch die zweite laterale Richtung Y und die vertikale Richtung Z definiert ist, wobei die pn-Übergänge J1 und J2 entlang der ersten lateralen Richtung X voneinander beabstandet sind, z. B. um einen Abstand, der der gesamten lateralen Ausdehnung des ersten Bereichs 151 entlang der ersten lateralen Richtung X entspricht.
  • Ferner weisen in einer Ausführungsform der erste pn-Übergang J1 und der zweite pn-Übergang J2 eine gemeinsame Überlappung entlang der vertikalen Richtung Z auf, die mindestens 50 % des Durchschnitts der gesamten vertikalen Ausdehnung des ersten pn-Übergangs J1 und der gesamten vertikalen Ausdehnung des zweiten pn-Übergangs J2 beträgt. Die gesamte vertikale Ausdehnung des ersten pn-Übergangs J1 kann im Wesentlichen identisch mit der gesamten vertikalen Ausdehnung des zweiten pn-Übergangs J2 sein. Der erste pn-Übergang J1 und der zweite pn-Übergang J2 können auf der gleichen vertikalen Ebene angeordnet sein, so dass die gemeinsame Überlappung 100 % beträgt, wenn die gesamte vertikale Ausdehnung des ersten pn-Übergangs J1 im Wesentlichen identisch mit der gesamten vertikalen Ausdehnung des zweiten pn-Übergangs J2 sein kann.
  • Das Leistungshalbleiterbauelement 1 kann ferner eine Isolationsschicht 19 umfassen. Die Isolationsschicht 19 kann zwischen dem Halbleiterkörper 10 und dem ersten Lastanschluss 11 angeordnet sein. Beispielsweise sind sowohl der erste Bereich 151 als auch der zweite Bereich 152 in Kontakt mit einer unteren Oberfläche 191 der Isolationsschicht 19 angeordnet. Ferner kann auch der dritte Bereich 153 in Kontakt mit der unteren Oberfläche 191 der Isolationsschicht 19 angeordnet sein. Das heißt, die Isolationsschicht 19 kann sowohl den ersten Bereich 151 als auch den zweiten Bereich 152 von dem ersten Lastanschluss 11 trennen; d. h. weder der erste Bereich 151 noch der zweite Bereich 152 ist in direktem elektrischen Kontakt mit dem ersten Lastanschluss 11 angeordnet.
  • Ferner können die Kontakte zwischen der unteren Oberfläche 191 der Isolationsschicht 19 und sowohl dem ersten Bereich 151 als auch dem zweiten Bereich 152 und optional auch dem dritten Bereich 153 auf derselben vertikalen Ebene gebildet sein.
  • Beispielsweise sind sowohl der erste pn-Übergang J1 als auch der zweite pn-Übergang J2 in Kontakt mit der Isolationsschicht 19 angeordnet, wie in 2 und 3 veranschaulicht. Beispielsweise erstrecken sich sowohl der erste pn-Übergang J1 als auch der zweite pn-Übergang J2 von der Isolationsschicht 19 entlang der vertikalen Richtung Z, bis sie an die (isolierenden) Grabenseitenwände 132 und 162 angrenzen. Der Abstand zwischen dem ersten pn-Übergang J1 und dem zweiten pn-Übergang J2 entlang der lateralen Richtung X beträgt im Wesentlichen die gesamte Ausdehnung des ersten Bereichs 151 entlang der ersten lateralen Richtung X. Beispielsweise weicht die gesamte Ausdehnung des ersten Bereichs 151 von einem Wert, der auf einer bestimmten vertikalen Ebene genommen wird, des Abstands zwischen dem ersten pn-Übergang J1 und dem zweiten pn-Übergang J2 entlang der lateralen Richtung X um höchstens 50 % oder um höchstens 20 % entlang ihrer vertikalen Ausdehnung ab.
  • In einer Ausführungsform weisen jeder von einem Abschnitt des ersten Bereichs 151, einem Abschnitt des zweiten Bereichs 152, einem Abschnitt des dritten Bereichs 153, dem ersten pn-Übergang J1 und dem zweiten pn-Übergang J2 eine gemeinsame Überlappung entlang der vertikalen Richtung Z auf, die mindestens 50 % des Durchschnitts der gesamten vertikalen Ausdehnung des ersten pn-Übergangs J1 und der gesamten vertikalen Ausdehnung des zweiten pn-Übergangs J2 beträgt. Das heißt, Abschnitte des ersten Bereichs 151, eines Abschnitts des zweiten Bereichs 152, eines Abschnitts des dritten Bereichs 153, des ersten pn-Übergangs J1 und des zweiten pn-Übergangs J2 können auf derselben vertikalen Ebene angeordnet und entlang der ersten lateralen Richtung X räumlich voneinander getrennt sein.
  • In einer Ausführungsform umfasst der erste Bereich 151 an dem ersten pn-Übergang J1 und/oder dem zweiten pn-Übergang J2 eine Grenzflächenschicht 1511, die z. B. Nitrid, Ni, umfasst. Zum Beispiel ist die Grenzflächenschicht 1511 konfiguriert, um die Diffusion von Material zwischen i) dem ersten Bereich 151 und dem zweiten Bereich 152 und/oder ii) zwischen dem ersten Bereich 151 und dem dritten Bereich 153 einzuschränken. Z. B. ist aufgrund einer hohen Dotierstoffkonzentration in dem zweiten Bereich 152 eine Diffusion an dem zweiten pn-Übergang J2 nicht unwahrscheinlich. Daher kann es angemessen sein, die Grenzflächenschicht 1511 zumindest an dem zweiten pn-Übergang J2 bereitzustellen. Zum Beispiel ist/sind die Grenzflächenschicht(en) 1511 dünn, z. B. dünn genug, um die Leitfähigkeit der PT-Struktur 15 nicht zu reduzieren.
  • In einer weiteren Ausführungsform (vgl. 3) umfasst der zweite Bereich 152 an dem zweiten pn-Übergang J2 einen Unterabschnitt 1521, der eine individuelle Dotierstoffkonzentration aufweist, die sich von der Dotierstoffkonzentration des verbleibenden Abschnitts des zweiten Bereichs 152 unterscheidet. Zusätzlich oder alternativ kann der dritte Bereich 153 an dem ersten pn-Übergang J1 einen Unterabschnitt 1531 umfassen, der eine individuelle Dotierstoffkonzentration aufweist, die sich von der Dotierstoffkonzentration des verbleibenden Abschnitts des dritten Bereichs 153 unterscheidet. Basierend auf dem/den Unterabschnitt(en) 1521 und/oder 1531 kann die Eigenschaft der PT-Struktur 15 individuell gestaltet werden.
  • Die Leistungszelle 1-1 kann ferner einen einen offenen Boden aufweisenden Graben 13 umfassen, der einen Teil des zweiten Bereichs 152 der PT-Struktur 15 teilweise beinhaltet. Zum Beispiel füllt der Teil des zweiten Bereichs 152 den einen offenen Boden aufweisenden Graben 13 vollständig, wie in 1 veranschaulicht. Der einen offenen Boden aufweisende Graben 13 kann Teil des Graben-Mesa-Musters der Leistungszelle 1-1 sein.
  • In einer Ausführungsform beinhaltet der einen offenen Boden aufweisende Graben 13 eine erste Grabenseitenwand 131, z. B. auf einer gegenüberliegenden Seite des einen offenen Boden aufweisenden Grabens 13 wie die PT-Struktur 15, und eine zweite Grabenseitenwand 132, z. B. auf einer gleichen Seite des einen offenen Boden aufweisenden Grabens 13 wie die PT-Struktur 15. Zum Beispiel ist die erste Grabenseitenwand 131 benachbart zu einer der Mesas 17 des zweiten Typs angeordnet. Auch kann die zweite Grabenseitenwand 132 benachbart zu einer anderen der Mesas 17 des zweiten Typs angeordnet sein (vgl. 1). In einer Ausführungsform ist die erste Grabenseitenwand 131 näher an der aktiven Mesa 18 als die zweite Grabenseitenwand 132. Ferner kann die zweite Grabenseitenwand 132 näher an dem ersten Bereich 151 als die erste Grabenseitenwand 131 sein. Die zweite Grabenseitenwand 132 kann sogar in Kontakt mit dem ersten Bereich 151 und/oder mit dem zweiten pn-Übergang J2 angeordnet sein.
  • Beide Grabenseitenwände 131 und 132 begrenzen den zweiten Bereich 152 seitlich, wobei die erste Grabenseitenwand 131 an die Isolationsschicht 19 angrenzen kann und wobei die zweite Grabenseitenwand 132 vertikal von der unteren Oberfläche 191 der Isolationsschicht 19 versetzt sein kann. Zum Beispiel ist der Raum zwischen einem oberen Ende der zweiten Grabenseitenwand 132 und der unteren Oberfläche 191 der Isolationsschicht 19 durch den zweiten Bereich 152, z. B. durch seinen Unterabschnitt 1521, belegt.
  • Zum Beispiel ist der zweite Bereich 152 nicht elektrisch mit dem ersten Lastanschluss 11 verbunden; z. B. gibt es keinen Kontaktstecker 111, der sich von dem ersten Lastanschluss 11 durch die Isolationsschicht 19 erstreckt, um den zweiten Bereich 152 innerhalb des einen offenen Bodens aufweisenden Grabens 13 zu kontaktieren. Außerdem ist der erste Bereich 151 zum Beispiel nicht elektrisch mit dem ersten Lastanschluss 11 verbunden; z. B. gibt es keinen Kontaktstecker 111, der sich von dem ersten Lastanschluss 11 durch die Isolationsschicht 19 erstreckt, um den ersten Bereich 151 zu kontaktieren.
  • In einer Ausführungsform erstreckt sich der zweite Bereich 152 aus dem offenen Boden 133 des einen offenen Bodens aufweisenden Grabens 13 seitlich in Richtung der aktiven Mesa 18, z. B. um die aktive Mesa 18 seitlich zu überlappen. Dadurch kann die aktive Mesa 18 mit der PT-Struktur 15 verbunden werden. Zum Beispiel erstreckt sich der zweite Bereich 152 seitlich in Richtung der aktiven Mesa 18, um zumindest eine teilweise seitliche Überlappung mit dem Boden des Grabens 14 zu bilden, der der aktiven Mesa 18 benachbart ist und zum Induzieren eines leitenden Kanals in der aktiven Mesa 18 konfiguriert ist.
  • In einer Ausführungsform ist der zweite Bereich 152 in Kontakt mit dem Boden des (Steuer-)Grabens 14 angeordnet.
  • Zwischen dem (Steuer-)Graben 14 und dem einen offenen Boden aufweisenden Graben 13 kann eine Mesa 17 angeordnet sein, die eine Mesa (17) eines zweiten Typs sein kann, wo kein leitender Kanal über den Graben 14 induziert wird.
  • Jede Leistungszelle 1-1 kann null, eine oder mehr als eine Mesa 17 eines zweiten Typs umfassen. Ferner versteht es sich, dass die Breiten der Mesa 17 eines zweiten Typs voneinander abweichen können. Z. B. kann die Mesa 17 eines zweiten Typs zwischen der aktiven Mesa 18 und dem einen offenen Boden aufweisenden Graben 13 so breit wie die aktive Mesa 18 sein, wohingegen die Mesa eines zweiten Typs auf der anderen Seite des einen offenen Bodens aufweisenden Grabens 13 in der Breite signifikant kleiner sein kann. Zum Beispiel ist der erste Bereich 151 in einer solchen Mesa 17 eines zweiten Typs mit kleiner Breite angeordnet, wie in 2 und 3 veranschaulicht. Zum Beispiel kann der erste Bereich 151 daher mit dem Driftbereich 100 über den Abschnitt der Mesa 17 eines zweiten Typs mit kleiner Breite darunter und über den zweiten Bereich 152 gekoppelt sein, wenn sich der zweite Bereich 152 nicht nur seitlich in Richtung der aktiven Mesa 18, sondern auch in Richtung und unter der Mesa 17 eines zweiten Typs mit kleiner Breite erstreckt. Zum Beispiel kann ein elektrostatisches Potential in der Mesa 17 eines zweiten Typs mit kleiner Breite unter dem ersten Bereich 151 weniger als 1,5 V betragen. Ferner kann eine gesamte vertikale Ausdehnung der Mesa 17 eines zweiten Typs mit kleiner Breite weniger als 4,5 µm oder weniger als 4 µm betragen.
  • Die Mesas 17 eines zweiten Typs können elektrisch mit dem ersten Lastanschluss 11 verbunden sein, z. B. basierend auf einem der Kontaktstecker 111. Oder die Mesa 17 eines zweiten Typs ist nicht elektrisch mit dem ersten Lastanschluss 11 verbunden. Oder nur die Mesas 17 eines zweiten Typs mit kleiner Breite oder nur die anderen Mesas eines zweiten Typs sind mit dem ersten Lastanschluss 11 verbunden.
  • Der erste Bereich 151 kann entlang der vertikalen Richtung Z an eine der Mesas 17 eines zweiten Typs angrenzen.
  • Der dritte Bereich 153 der PT-Struktur 15 kann in einem der Sourcegräben 16 angeordnet sein. Z. B. ist der dritte Bereich 153 elektrisch mit dem ersten Lastanschluss 11 verbunden, so dass der Graben 16, der den dritten Bereich 153 aufnimmt, den Sourcegraben 16 bildet. Ein solcher Sourcegraben 16 kann eine Breite aufweisen, die weniger als 80 % oder sogar weniger als 50 % der Breite des (Steuer-)Grabens 14 zum Induzieren des leitenden Kanals beträgt.
  • In einer Ausführungsform isoliert der Sourcegraben 16, z. B. der Sourcegrabenisolator 162, den dritten Bereich 153 von dem Driftbereich 100. Beispielsweise ist der dritte Bereich 153 stattdessen nur über den ersten Bereich 151 und den zweiten Bereich 152 mit dem Driftbereich 100 gekoppelt. Ferner versteht es sich, dass in einer Ausführungsform der dritte Bereich 153 ein Abschnitt der Sourcegrabenelektrode 161 sein kann.
  • Wie in 4 veranschaulicht, kann der Sourcegraben 16, der zumindest teilweise den dritten Bereich 153 der PT-Struktur 15 beinhaltet, zumindest teilweise innerhalb des Randabschlussbereichs 1-3 angeordnet sein, der den aktiven Bereich 1-2 umgibt. Mit anderen Worten kann sich die PT-Struktur 15, die in der Leistungszelle 1-1 beinhaltet ist, zumindest teilweise in den Randabschlussbereich 1-3 erstrecken. Beispielsweise kann der einen offenen Boden aufweisende Graben 13 zumindest teilweise innerhalb des Randabschlussbereichs 1-3 angeordnet sein. Ferner kann der Sourcegraben 16 von dem einen offenen Boden aufweisenden Graben 13 umgeben sein, wie in 4 veranschaulicht.
  • Die PT-Struktur 15 kann konfiguriert sein, um einen Stromfluss zu ermöglichen, der einen unipolaren Abschnitt aufweist, der mindestens 85 % oder mindestens 99 % der Gesamtmenge des Stromflusses in der PT-Struktur 15 beträgt, beispielsweise den Stromfluss in dem zweiten Bereich 152 (z. B. in einem Abschnitt des zweiten Bereichs 152, der auf einer vertikalen Ebene vorhanden ist, die dem unteren Teil des einen offenen Boden aufweisenden Grabens 13 entspricht). Dies kann z. B. durch entsprechende Dotierstoffkonzentrationen in dem ersten Bereich 151, dem zweiten Bereich 152 und in dem dritten Bereich 153 sichergestellt werden. Beispielsweise wird/werden für ein gegebenes Dotierstoffkonzentrationsniveau des ersten Bereichs 151 (in 3 auch als „N-Bereich“ bezeichnet) die räumliche Ausdehnung des ersten Bereichs 151 und/oder die räumliche Ausdehnung und die Dotierstoffkonzentration des zweiten Bereichs 152 so gewählt, dass der erste Bereich 151 vollständig verarmt wird, z. B. bei einer niedrigen Spannungsdifferenz über die PT-Struktur 15. Das heißt, der Raumladungsbereich des rückwärts vorgespannten Übergangs J1 kann den Raumladungsbereich des vorwärts vorgespannten Übergangs J2 bei einer gewünschten Punch-Through-Spannung, VPT, erreichen. Die PT-Struktur 15 ist dann konfiguriert, um Löcher zu extrahieren, ohne Elektronen zu injizieren, die durch den zweiten Bereich 152 (z. B. einen hoch dotierten p-Bereich) unterdrückt werden, z. B. wenn die Spannung an einer imaginären Elektrode an der PT-Struktur 15, z. B. in dem zweiten Bereich 152, die VPT erreicht. In einem anderen Beispiel kann der dritte Bereich 153 an dem Übergang J1 so dimensioniert und/oder mit einem niedrigeren Dotierstoffkonzentrationsniveau oder beiden versehen sein, dass er vollständig verarmt ist, wenn die PT-Struktur 15 nicht vorgespannt ist oder bei einer anderen Vorspannung, beispielsweise bei VPT/2.
  • In einer Ausführungsform trennt der zweite Bereich 152 zumindest Teile der verbleibenden Abschnitte der PT-Struktur 15 von dem Driftbereich 100, wobei, wie oben erläutert, der erste Bereich 151 über den Abschnitt der Mesa 17 eines zweiten Typs mit kleiner Breite darunter mit dem Driftbereich gekoppelt sein kann. Beispielsweise sind der dritte Bereich 153, der erste Übergang 11, der erste Bereich 151 und der zweite Übergang J2 in der Nähe einer Oberfläche des Halbleiterkörpers der Vorrichtung 1 angeordnet und grenzen nicht direkt an den Driftbereich 100 an; vielmehr ist zwischen den Komponenten der PT-Struktur 15 und dem Driftbereich 100 der zweite Bereich 152 angeordnet.
  • In einer Ausführungsform kann sich der zweite Bereich 152 weiter entlang der vertikalen Richtung Z erstrecken als der Boden des Grabens 14, der die aktive Mesa 18 seitlich begrenzt, z. B. um die aktive Mesa 18 seitlich zu überlappen, wie oben erläutert.
  • Beispielsweise bildet der zweite Bereich 152 einen Abschnitt einer JFET-Struktur (Junction Field Effect Transistor).
  • Ferner kann der zweite Bereich 152 auf der vertikalen Ebene, die dem Boden des Grabens 14 entspricht, eine Dotierstoffkonzentration von mindestens 1*1019cm-3 oder von mindestens 1*1018cm-3 oder von sogar mehr als 1*1020cm-3 aufweisen. Die minimale Dotierstoffkonzentration des zweiten Bereichs 152 kann innerhalb von 90 % der vertikalen Ausdehnung des zweiten Bereichs 152 innerhalb des einen offenen Bodens aufweisenden Grabens 13 vorhanden sein.
  • Die PT-Struktur 15 kann die Punch-Trough-Spannung, d. h. Schwellenspannung, VPT, im Bereich von 0,5 V bis 3 V oder im Bereich von 0,6 bis 2 V oder im Bereich von 0,7 V bis 1,5 V aufweisen.
  • Wenn zum Beispiel die relevante Spannung, die an die PT-Struktur 15 angelegt wird, diese Schwellenspannung überschreitet, wird die PT-Struktur leitend und ermöglicht den unipolaren Stromfluss. Zum Beispiel ist die Leistungshalbleitervorrichtung 1 konfiguriert, um während eines Kurzschlussereignisses die Ein-Zustand-Spannung der aktiven Mesa 18 an die Schwellenspannung der PT-Struktur 15 zu klemmen. Zum Beispiel überschreitet während des Kurzschlussereignisses der (Vorwärts-)Laststrom den Nennlaststrom, für den die Vorrichtung 1 gestaltet wurde. Um Leistungsverluste in der Vorrichtung 1 zu begrenzen und somit eine Überhitzung der Vorrichtung 1 zu vermeiden, wird die Ein-Zustand-Spannung der aktiven Mesa 18 an die Schwellenspannung der PT-Struktur 15 geklemmt (und überschreitet sie insbesondere nicht).
  • In einer Ausführungsform ist die PT-Struktur 15 konfiguriert, um die Trägerbegrenzung bzw. die gespeicherte Ladung im Driftbereich 100 unter normalem Vorwärtsbetrieb (Ein-Zustand) der Leistungshalbleitervorrichtung 1 um nicht mehr als 10 % zu reduzieren.
  • Der erste Bereich 151 kann eine gesamte laterale Ausdehnung von weniger als 1 µm, von weniger als 0,5 µm oder von weniger als 0,3 µm aufweisen. Ferner kann mindestens ein Abschnitt des ersten Bereichs 151 eine Dotierstoffkonzentration von weniger als 1*1019cm-3 aufweisen oder die Dotierstoffkonzentration mal die horizontale Ausdehnung des ersten Bereichs 151 entlang der X-Richtung im Quadrat kann mindestens in einem Abschnitt des ersten Bereichs 151 weniger als 1*1018cm-3µm2 betragen.
  • Der erste Bereich 151 kann eine gesamte vertikale Ausdehnung von mehr als 1 µm oder von mehr als 2 µm aufweisen. Die optionalen Unterabschnitte 1521 und 1531 des zweiten Bereichs 152 und des dritten Bereichs 153 können die gleiche gesamte vertikale Ausdehnung wie der erste Bereich 151 aufweisen.Ferner kann der erste pn-Übergang J1 die gleiche gesamte vertikale Ausdehnung wie der zweite pn-Übergang J2 aufweisen.
  • Außerdem kann jeder des ersten Bereichs 151, des zweiten Bereichs 152 und des dritten Bereichs 153 auf einer vertikalen Ebene innerhalb des Bereichs der vertikalen Ausdehnung des Bodybereichs 102 angeordnet sein, wobei sich der zweite Bereich 152 weiter entlang der vertikalen Richtung Z erstrecken kann als der Bodybereich 102, wie oben beschrieben. In einer Ausführungsform kann sich der Bodybereich 102 weniger in der vertikalen Richtung Z erstrecken als der erste Bereich 151 und/oder der dritte Bereich 153, z. B. um einen Kurzkanal zu ermöglichen, der aufgrund des Klemmens möglich sein kann. Beispielsweise kann sich der erste Bereich 151 und/oder der dritte Bereich 153 tiefer in den Halbleiterkörper entlang der vertikalen Richtung Z erstrecken als der Bodybereich 102.
  • Beispielsweise ist ein lateraler Abstand zwischen der aktiven Mesa 18 und dem einen offenen Boden aufweisenden Graben 13 kleiner als das Fünffache der Breite der aktiven Mesa 18 oder sogar kleiner als das Doppelte der Breite der aktiven Mesa 18. Der laterale Abstand zwischen der aktiven Mesa 18 und dem einen offenen Boden aufweisenden Graben 13 kann sogar null oder zumindest nahe null sein.
  • Neben der aktiven Mesa 18 und der Mesa 17 eines zweiten Typs kann die Leistungszelle 1-1 eine oder mehrere Mesa eines dritten Typs beinhalten, z. B. Dummy-Mesa, die nicht konfiguriert sind, um einen Laststrom zu leiten. Z. B. gibt es in einer Dummy-Mesa keinen leitenden Pfad entlang der vertikalen Richtung zwischen dem ersten Lastanschluss 11 und dem Halbleiterabschnitt der Dummy-Mesa. Ferner kann es Mesa eines dritten Typs geben, in denen kein leitender Kanal aufgrund eines fehlenden Sourcebereichs 101 induziert werden kann. Die Mesas eines dritten Typs können mit dem ersten Lastanschluss 11 kontaktiert oder von dem ersten Lastanschluss 11 getrennt sein.
  • Die Gräben 14, 16 können ferner basierend auf der Isolationsschicht 19 von dem ersten Lastanschluss getrennt sein, vgl. sowohl 1 als auch 2.
  • In einer Ausführungsform beinhaltet die Mesa 17 eines zweiten Typs einen Bereich 103 des ersten Leitfähigkeitstyps. Der Bereich 103 kann elektrisch mit dem ersten Lastanschluss 11 verbunden sein, z. B. basierend auf einem der Kontaktstecker 111. In anderen Ausführungsformen ist die Mesa 17 eines zweiten Typs jedoch nicht elektrisch mit dem ersten Lastanschluss 11 verbunden, z. B. um einen n-Kanal darin zu vermeiden. Ferner kann der Bereich 103 eine größere Dotierstoffkonzentration als der Driftbereich 100 aufweisen. Z. B. beinhaltet die Mesa 17 eines zweiten Typs keinen Bereich des zweiten Leitfähigkeitstyps. Wenn die Mesa 17 eines zweiten Typs jedoch nicht elektrisch mit dem ersten Lastanschluss 11 verbunden ist (z. B. basierend auf einem Kontaktstecker 111), kann die Mesa 17 eines zweiten Typs auch einen Bereich des ersten Leitfähigkeitstyps beinhalten.
  • Nun wird auf 5-7 Bezug genommen. Gemäß diesen Beispielen weist die PT-Struktur 15 eine vertikale Konfiguration anstelle einer lateralen Konfiguration auf, wie in 1-3 gezeigt.
  • Beispielsweise weist gemäß den Beispielen von 5-7 die PT-Struktur 15 a) den ersten Bereich 151 des ersten Leitfähigkeitstyps auf, der zwischen einem ersten Übergang J1 und einem zweiten Übergang J2 angeordnet ist; b) den zweiten Bereich 152 des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang J2 und der aktiven Mesa 18 angeordnet ist. Der erste Übergang J1 ist ein pn-Übergang zwischen dem ersten Bereich 151 und dem dritten Bereich 153 des zweiten Leitfähigkeitstyps, und der dritte Bereich 153 verbindet den ersten Übergang J1 mit dem ersten Lastanschluss 11. Der zweite Übergang J2 ist ein pn-Übergang zwischen dem ersten Bereich 151 und dem zweiten Bereich 152, wobei der zweite Übergang J2 über den zweiten Bereich 152 mit der aktiven Mesa 18 verbunden ist. Zumindest der dritte Bereich 153 ist in Polysilizium (polykristallines Silizium) und/oder als eine Polyschicht (polykristalline Siliziumschicht) ausgebildet. Der erste Übergang ist vertikal über dem Halbleiterkörper 10 angeordnet. Ferner kann auch der erste Bereich 151 in Polysilizium und/oder als eine Polyschicht ausgebildet sein.
  • Daher kann gemäß den Beispielen von 5-7 die Anordnung des zweiten Bereichs 152 der Anordnung des zweiten Bereichs gemäß den in 1-4 veranschaulichten Ausführungsformen ähnlich sein. Der zweite Bereich 152 kann teilweise in dem einen offenen Boden aufweisenden Graben 13 angeordnet sein und sich aus dem offenen Boden und von dort seitlich in Richtung der aktiven Mesa erstrecken, z. B. auf eine Weise, wie in 1 veranschaulicht. Jedoch sind der erste Bereich 151 und der dritte Bereich 153 nicht seitlich, sondern vertikal von dem zweiten Bereich 152 beabstandet.
  • Gemäß dem Beispiel von 5 ist der dritte Bereich 153 über einen vierten Bereich 154 des ersten Leitfähigkeitstyps mit dem ersten Lastanschluss 11 gekoppelt. Der vierte Bereich ist über dem dritten Bereich 153 und zwischen dem ersten Lastanschluss 11 und dem dritten Bereich 153 angeordnet. Ferner ist eine Kopplungsschicht 151153 zwischen dem ersten Bereich 151 und dem dritten Bereich 153 angeordnet. Beispielsweise ist die Kopplungsschicht 151153 eine Metallschicht, z. B. basierend auf Titannitrid, TiN. Z. B. kann j eder des ersten Bereichs 151, der Kopplungsschicht 151153, des dritten Bereichs 153 und des vierten Bereichs 154 eine gemeinsame vertikale Überlappung mit der Isolationsschicht 19 aufweisen. Es versteht sich, dass die Dotierungskonzentration und die Dicke des ersten Bereichs 151 nicht wie oben beschrieben begrenzt sind. Hier ist es nicht notwendigerweise der zentrale Bereich einer PT-Struktur, sondern Teil einer Diode. Das heißt, die Bereiche 154 und 153 können eine erste Diode bilden und die Bereiche 151 und 152 können eine zweite Diode bilden.
  • Gemäß dem Beispiel von 6 ist der vierte Bereich 154 weggelassen und der dritte Bereich 153 ist in direktem Kontakt mit dem ersten Lastanschluss 11 angeordnet. Außerdem ist die Kopplungsschicht 151153 weggelassen. Vielmehr kann der erste Bereich 151 an dem ersten pn-Übergang J1 und/oder dem zweiten pn-Übergang J2 eine Grenzflächenschicht 1511 umfassen, die z. B. Nitrid, Ni, umfasst. Zum Beispiel ist die Grenzflächenschicht 1511 konfiguriert, um die Diffusion von Material zwischen i) dem ersten Bereich 151 und dem zweiten Bereich 152 und/oder ii) zwischen dem ersten Bereich 151 und dem dritten Bereich 153 einzuschränken.
  • Das Beispiel von 7 entspricht dem Beispiel von 6, wobei die Grenzfläche zwischen dem ersten Bereich 151 und dem zweiten Bereich 152 wie folgt modifiziert ist: Die Grenzflächenschicht 1511, die den ersten Bereich 151 in der vertikalen Richtung Z abschließt, grenzt an einen Unterabschnitt 152151 des zweiten Bereichs 152 an, wobei der Unterabschnitt 152151 auch vom zweiten Leitfähigkeitstyp ist. Dieser Unterabschnitt 152151 grenzt an eine weitere Grenzflächenschicht 152152 an, wobei die weitere Grenzflächenschicht 152152 auf einem Metall, z. B. Titannitrid, TiN, basieren kann. Die weitere Grenzflächenschicht 152152 grenzt an den verbleibenden Abschnitt des zweiten Bereichs 152 an, der in dem einen offenen Boden aufweisenden Graben 13 aufgenommen ist. Z. B. kann jede der weiteren Grenzflächenschicht 152152, des Unterabschnitts 152151, des ersten Bereichs 151 und des dritten Bereichs 153 eine gemeinsame vertikale Überlappung mit der Isolationsschicht 19 aufweisen.
  • Hier werden auch Verfahren zum Bilden einer Leistungshalbleitervorrichtung vorgestellt.
  • Gemäß einer weiteren Ausführungsform wird ein Verfahren zum Herstellen einer Leistungshalbleitervorrichtung vorgestellt, wobei das Verfahren das Herstellen eines aktiven Bereichs mit einer Mehrzahl von Leistungszellen durch Herstellen, für jede Leistungszelle, von Folgendem umfasst: i) einer Mehrzahl von Gräben, die lateral benachbart zueinander entlang einer ersten lateralen Richtung angeordnet sind und sich in Richtung des zweiten Lastanschlusses entlang einer vertikalen Richtung erstrecken; ii) einer Anzahl von Mesas, die lateral durch die Gräben begrenzt sind und in der vertikalen Richtung an einen Driftbereich der Leistungshalbleitervorrichtung angrenzen, wobei die Anzahl von Mesas eine aktive Mesa mit einem Sourcebereich eines ersten Leitfähigkeitstyps und einem Bodybereich eines zweiten Leitfähigkeitstyps, der den Sourcebereich von dem Driftbereich trennt, umfasst, wobei sowohl der Sourcebereich als auch der Bodybereich elektrisch mit dem ersten Lastanschluss verbunden sind, und wobei wenigstens einer der Gräben benachbart zu der aktiven Mesa zum Induzieren eines leitfähigen Kanals in der aktiven Mesa konfiguriert ist; und iii) räumlich getrennt von der aktiven Mesa, einer Punch-Through- bzw. PT-Struktur. Die PT-Struktur weist auf: a) einen ersten Bereich des ersten Leitfähigkeitstyps, der zwischen einem ersten pn-Übergang und einem zweiten pn-Übergang angeordnet ist, wobei der erste pn-Übergang und der zweite pn-Übergang entlang der ersten lateralen Richtung voneinander beabstandet sind; b) einen zweiten Bereich des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist und mit dem ersten Bereich den zweiten Übergang bildet, wobei der zweite Übergang zumindest durch den zweiten Bereich mit der aktiven Mesa verbunden ist; und c) einen dritten Bereich des zweiten Leitfähigkeitstyps, wobei der dritte Bereich mit dem ersten Bereich den ersten Übergang bildet, wobei der erste Übergang zumindest durch den dritten Bereich mit dem ersten Lastanschluss verbunden ist.
  • Weitere Ausführungsformen des Verfahrens entsprechen den oben beschriebenen Ausführungsformen der Vorrichtung 1. Zum Beispiel werden in dem oben beschriebenen Verfahren der Sourcegrabenisolator 162 und die zweite Grabenseitenwand 132 (vgl. zum Beispiel 2) basierend auf Oxidationsverarbeitungsschritten gebildet, die in Bezug auf den zuvor gebildeten ersten Bereich 151 ausgeführt werden, und nachdem ein entsprechender Ätzverarbeitungsschritt zum Bilden der Aussparungen der Gräben 13 und 16 benachbart zu dem ersten Bereich 151 ausgeführt wurde. Dadurch kann auch sichergestellt werden, dass der Sourcegraben 16 eine kleinere gesamte vertikale Ausdehnung als der einen offenen Boden aufweisende Graben 13 aufweist. Um dann zu einer Struktur zu gelangen, die beispielhaft in 2 veranschaulicht ist (wo die zweite Grabenseitenwand 132 und der Sourcegrabenisolator vertikal von der Isolationsschicht 19 basierend auf dem dritten Bereich 153 bzw. dem zweiten Bereich 152 verschoben sind), kann das Verfahren ferner einen oder mehrere der folgenden Verarbeitungsschritte umfassen: einen Kohlenstoffabscheidungsverarbeitungsschritt (z. B. um eine obere Kohlenstoffschicht zu erzeugen), einen SiON HM (Silizium-Oxynitrid-Hartmaske) Abscheidungsverarbeitungsschritt (z. B. um eine SiON-Schicht auf der Kohlenstoffschicht zu erzeugen), nachfolgende Ätzverarbeitungsschritte, um a) eine Aussparung zu erzeugen, die einen oberen Abschnitt einer Oxidschicht freilegt, die den ersten Bereich 151 bedeckt und obere Abschnitte sowohl der zweiten Grabenseitenwand 132 als auch des Sourcegrabenisolators 162 bildet, und um b) den oberen Abschnitt einer Oxidschicht zu entfernen. Dann können die vorstehend beschriebenen Hilfsschichten (Kohlenstoffschicht und Schichten darauf) entfernt werden und die Grenzflächenschicht 1511 kann an dem ersten Bereich 151 erzeugt werden. Danach kann ein p+ - Polyabscheidungsverarbeitungsschritt ausgeführt werden, um den zweiten Bereich 152 und den dritten Bereich 153 links und rechts des ersten Bereichs 151 zu bilden. Dann kann ein Dickoxidabscheidungsverarbeitungsschritt ausgeführt werden, um die Isolationsschicht 19 zu bilden, und der erste Lastanschluss 11 kann anschließend erzeugt werden.
  • Gemäß noch einer weiteren Ausführungsform wird ein Verfahren zum Herstellen einer Leistungshalbleitervorrichtung vorgestellt, wobei das Verfahren das Herstellen eines aktiven Bereichs mit einer Mehrzahl von Leistungszellen umfasst, indem für jede Leistungszelle das Folgende hergestellt wird: i) eine Mehrzahl von Gräben; ii) eine Anzahl von Mesas, die lateral durch die Gräben begrenzt sind und in einer vertikalen Richtung an einen Driftbereich der Leistungshalbleitervorrichtung angrenzen, wobei die Anzahl von Mesas eine aktive Mesa umfasst, die einen Sourcebereich eines ersten Leitfähigkeitstyps und einen Bodybereich eines zweiten Leitfähigkeitstyps aufweist, der den Sourcebereich vom Driftbereich trennt, wobei sowohl der Sourcebereich als auch der Bodybereich elektrisch mit dem ersten Lastanschluss verbunden sind, und wobei mindestens einer der Gräben benachbart zur aktiven Mesa konfiguriert ist, um einen leitfähigen Kanal in der aktiven Mesa zu induzieren; und iii) elektrisch getrennt von der aktiven Mesa durch mindestens einen Trennstapel, eine Punch-Through-, PT-, Struktur. Die PT-Struktur weist a) einen ersten Bereich des ersten Leitfähigkeitstyps auf, der zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; b) einen zweiten Bereich des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist ein pn-Übergang zwischen dem ersten Bereich und einem dritten Bereich des zweiten Leitfähigkeitstyps, und der dritte Bereich verbindet den ersten Übergang mit dem ersten Lastanschluss. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Bereich und dem zweiten Bereich, wobei der zweite Übergang über den zweiten Bereich mit der aktiven Mesa verbunden ist. Zumindest der dritte Bereich ist in Polysilizium und/oder als eine Polyschicht ausgebildet. Auch der erste Bereich 151 kann eine Polyschicht sein. Der erste Übergang J1 ist vertikal über dem Halbleiterkörper angeordnet.
  • Weitere Ausführungsformen des Verfahrens entsprechen den oben beschriebenen Ausführungsformen der Vorrichtung 1. Insofern wird auf das Vorgenannte Bezug genommen.
  • Weitere hier vorgestellte Ausführungsformen können insbesondere das Gestalten eines IGBT mit verbesserter Begrenzung des Sättigungsstroms (Isat) ermöglichen. Die vorgeschlagene PT-Struktur 15 kann beispielsweise eine abstimmbare Lochextraktion ermöglichen, z. B. durch entsprechendes Definieren ihrer Schwellenspannung VPT basierend auf der Konfiguration der Komponenten der PT-Struktur 15.
  • Vorstehend wurden Ausführungsformen, die Leistungshalbleitervorrichtungen betreffen, wie etwa MOSFETs, IGBTs, RC-IGBTs und Ableitungen davon, und entsprechende Verarbeitungsverfahren erläutert. Beispielsweise basieren diese Leistungshalbleitervorrichtungen auf Silizium (Si). Dementsprechend kann ein monokristalliner Halbleiterbereich oder eine monokristalline Halbleiterschicht, z. B. der Halbleiterkörper und seine Bereiche/Zonen, z. B. Bereiche usw., ein monokristalliner Si-Bereich oder eine monokristalline Si-Schicht sein. In anderen Ausführungsformen kann polykristallines oder amorphes Silizium verwendet werden.
  • Es versteht sich jedoch, dass der Halbleiterkörper und seine Bereiche/Zonen aus einem beliebigen Halbleitermaterial hergestellt sein können, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele für derartige Materialien beinhalten, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien, wie etwa Silizium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien, wie etwa Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die vorgenannten Halbleitermaterialien werden auch als „Homoübergangs-Halbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele für Heteroübergangs-Halbleitermaterialien beinhalten, ohne darauf beschränkt zu sein, Aluminiumgalliumnitrid (AlGaN)-Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid (InGaN)-Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid (InGaN)-Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid (InGaN)-Aluminiumgalliumnitrid (AlGaN), Silizium-Siliziumcarbid (SixC1-x) und Silizium-SiGe-Heteroübergangs-Halbleitermaterialien. Für Leistungshalbleiterschalter-Anwendungen werden derzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich relative Begriffe, wie etwa „unter“, „unterhalb“, „untere“, „über“, „obere“ und dergleichen, werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen verschiedene Ausrichtungen der jeweiligen Vorrichtung zusätzlich zu anderen Ausrichtungen als den in den Figuren dargestellten umfassen. Ferner werden Begriffe, wie etwa „erster“, „zweiter“ und dergleichen, auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sollen auch nicht einschränkend sein. Gleiche Begriffe können sich in der gesamten Beschreibung auf gleiche Elemente beziehen.
  • Im hier verwendeten Sinne sind die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „aufweisend“ und dergleichen offene Begriffe, die das Vorhandensein angegebener Elemente oder Merkmale angeben, aber zusätzliche Elemente oder Merkmale nicht ausschließen.
  • In Anbetracht des obigen Bereichs von Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung nicht durch die vorstehende Beschreibung begrenzt ist, noch durch die beigefügten Zeichnungen begrenzt ist. Stattdessen ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Äquivalente begrenzt.

Claims (31)

  1. Leistungshalbleitervorrichtung (1), umfassend einen aktiven Bereich (1-2) mit einer Mehrzahl von Leistungszellen (1-1), die jeweils konfiguriert sind, um einen Laststromabschnitt zwischen einem ersten Lastanschluss (11) und einem zweiten Lastanschluss zu leiten, wobei jede Leistungszelle (1-1) umfasst - eine Mehrzahl von Gräben (14, 16), die lateral benachbart zueinander entlang einer ersten lateralen Richtung (X) angeordnet sind und sich in Richtung des zweiten Lastanschlusses entlang einer vertikalen Richtung (Z) erstrecken; - eine Anzahl von Mesas (17, 18), die lateral durch die Gräben (14, 16) begrenzt sind und in der vertikalen Richtung (Z) an einen Driftbereich (100) der Leistungshalbleitervorrichtung (1) angrenzen, wobei die Anzahl von Mesas (17, 18) eine aktive Mesa (18) umfasst, die einen Sourcebereich (101) eines ersten Leitfähigkeitstyps und einen Bodybereich (102) eines zweiten Leitfähigkeitstyps aufweist, der den Sourcebereich (101) vom Driftbereich (100) trennt, wobei sowohl der Sourcebereich (101) als auch der Bodybereich (102) elektrisch mit dem ersten Lastanschluss (11) verbunden sind, und wobei mindestens einer der Gräben (14) benachbart zur aktiven Mesa (18) konfiguriert ist, um einen leitfähigen Kanal in der aktiven Mesa (18) zu induzieren; - räumlich getrennt von der aktiven Mesa (18), eine Punch-Through-, PT-, Struktur (15), aufweisend o einen ersten Bereich (151) des ersten Leitfähigkeitstyps, der zwischen einem ersten pn-Übergang (J1) und einem zweiten pn-Übergang (J2) angeordnet ist, wobei der erste pn-Übergang (J1) und der zweite pn-Übergang (J2) entlang der ersten lateralen Richtung (X) voneinander beabstandet sind; o einen zweiten Bereich (152) des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang (J2) und der aktiven Mesa (18) angeordnet ist und mit dem ersten Bereich (151) den zweiten Übergang (J2) bildet, wobei der zweite Übergang (J2) zumindest über den zweiten Bereich (152) mit der aktiven Mesa (18) verbunden ist; o einen dritten Bereich (153) des zweiten Leitfähigkeitstyps, wobei der dritte Bereich (153) mit dem ersten Bereich (151) den ersten Übergang (J1) bildet, wobei der erste Übergang (J1) zumindest über den dritten Bereich (153) mit dem ersten Lastanschluss (11) verbunden ist.
  2. Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei sich sowohl der erste pn-Übergang (J1) als auch der zweite pn-Übergang (J2) entlang der vertikalen Richtung (Z) erstrecken.
  3. Leistungshalbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei der erste pn-Übergang (J1) und der zweite pn-Übergang (J2) eine gemeinsame Überlappung entlang der vertikalen Richtung (Z) aufweisen, die mindestens 50 % des Durchschnitts der gesamten vertikalen Ausdehnung des ersten pn-Übergangs (J1) und der gesamten vertikalen Ausdehnung des zweiten pn-Übergangs (J2) beträgt.
  4. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend eine Isolationsschicht (19) zwischen dem Halbleiterkörper (10) und dem ersten Lastanschluss (11), wobei sowohl der erste Bereich (151) als auch der zweite Bereich (152) in Kontakt mit einer unteren Oberfläche (191) der Isolationsschicht (19) angeordnet sind.
  5. Leistungshalbleitervorrichtung (1) nach Anspruch 4, wobei die Kontakte zwischen der unteren Oberfläche (191) der Isolationsschicht (19) und sowohl der erste Bereich (151) und der zweite Bereich (152) auf derselben vertikalen Ebene gebildet sind.
  6. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der erste Bereich (151) an dem ersten pn-Übergang (J1) und/oder dem zweiten pn-Übergang (J2) eine Grenzflächenschicht (1511) umfasst, die Nitrid, Ni, umfasst.
  7. Leistungshalbleitervorrichtung (1) nach Anspruch 6, wobei die Grenzflächenschicht (1511) konfiguriert ist, um die Diffusion von Material zwischen i) dem ersten Bereich (151) und dem zweiten Bereich (152) und/oder ii) zwischen dem ersten Bereich (151) und dem dritten Bereich (153) einzuschränken.
  8. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der zweite Bereich (152) an dem zweiten pn-Übergang (J2) einen Unterabschnitt (1521) umfasst, der eine individuelle Dotierstoffkonzentration aufweist, die sich von der Dotierstoffkonzentration des verbleibenden Abschnitts des zweiten Bereichs (152) unterscheidet.
  9. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der dritte Bereich (153) an dem ersten pn-Übergang (J1) einen Unterabschnitt (1531) umfasst, der eine individuelle Dotierstoffkonzentration aufweist, die sich von der Dotierstoffkonzentration des verbleibenden Abschnitts des dritten Bereichs (153) unterscheidet.
  10. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend in jeder Leistungszelle 1-1 einen einen offenen Boden aufweisenden Graben (13), der einen Teil des zweiten Bereichs (152) der PT-Struktur (15) beinhaltet.
  11. Leistungshalbleitervorrichtung (1) nach Anspruch 4 und 10, wobei der einen offenen Boden aufweisende Graben (13) eine erste Grabenseitenwand (131) und eine zweite Grabenseitenwand (132) beinhaltet, wobei beide Grabenseitenwände (131, 132) den zweiten Bereich (152) seitlich begrenzen und wobei die zweite Grabenseitenwand (132) vertikal von der unteren Oberfläche (191) der Isolationsschicht (19) versetzt ist und wobei der Raum zwischen einem oberen Ende der zweiten Grabenseitenwand (132) und der unteren Oberfläche (191) der Isolationsschicht (19) durch den zweiten Bereich (152), z. B. durch seinen Unterabschnitt (1521), belegt ist.
  12. Leistungshalbleitervorrichtung (1) nach Anspruch 11, wobei der zweite Übergang (J2) an der zweiten Grabenseitenwand (132) gebildet ist.
  13. Leistungshalbleitervorrichtung (1) nach Anspruch 10, 11 oder 12, wobei sich der zweite Bereich (152) aus dem offenen Boden (133) des einen offenen Bodens aufweisenden Grabens (13) seitlich in Richtung der aktiven Mesa (18) erstreckt, z. B. um die aktive Mesa (18) seitlich zu überlappen.
  14. Leistungshalbleitervorrichtung (1) nach Anspruch 13, wobei sich der zweite Bereich (152) seitlich in Richtung der aktiven Mesa (18) erstreckt, um zumindest eine teilweise seitliche Überlappung mit dem Boden des Grabens (14) zu bilden, der der aktiven Mesa (18) benachbart ist und zum Induzieren eines leitenden Kanals in der aktiven Mesa (18) konfiguriert ist.
  15. Leistungshalbleitervorrichtung (1) nach Anspruch 14, wobei zwischen dem Graben (14) und dem einen offenen Boden aufweisenden Graben (13) eine Mesa (17) angeordnet ist, wobei diese Mesa (17) eine Mesa (17) eines zweiten Typs ist, wo kein leitender Kanal über den Graben (14) induziert wird.
  16. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der erste Bereich (151) entlang der vertikalen Richtung (Z) an eine der Mesa (17) des zweiten Typs angrenzt.
  17. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der dritte Bereich (153) in einem der Gräben (16) angeordnet ist.
  18. Leistungshalbleitervorrichtung (1) nach Anspruch 17, wobei der dritte Bereich (153) elektrisch mit dem ersten Lastanschluss (11) verbunden ist, so dass der Graben (16), der den dritten Bereich (153) aufnimmt, einen Sourcegraben bildet.
  19. Leistungshalbleitervorrichtung (1) nach Anspruch 18, wobei der Sourcegraben (16) eine Breite aufweist, die weniger als 80 % der Breite des Grabens (14) zum Induzieren des leitenden Kanals beträgt.
  20. Leistungshalbleitervorrichtung (1) nach Anspruch 18 oder 19, wobei der Sourcegraben (16) und optional der einen offenen Boden aufweisende Graben (13) zumindest teilweise innerhalb eines Randabschlussbereichs (1-3) angeordnet ist/sind, der den aktiven Bereich (1-2) umgibt.
  21. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die PT-Struktur (15) konfiguriert ist, um einen Stromfluss zu ermöglichen, der einen unipolaren Abschnitt aufweist, der mindestens 85 % der Gesamtmenge des Stromflusses in der PT-Struktur (15) beträgt.
  22. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der zweite Bereich (152) zumindest Teile der verbleibenden Abschnitte der PT-Struktur (15) von dem Driftbereich (100) trennt und/oder wobei der zweite Bereich (152) zumindest basierend auf dem ersten Bereich (151) räumlich von dem dritten Bereich (153) getrennt ist.
  23. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der zweite Bereich (152) einen Abschnitt einer JFET-Struktur bildet.
  24. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der zweite Bereich (152) auf der vertikalen Ebene, die dem Boden des Grabens (14) entspricht, eine Dotierstoffkonzentration von mindestens 1*1019cm-3 aufweist.
  25. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die PT-Struktur (15) eine Schwellenspannung, VPT, im Bereich von 0,5 V bis 3 V aufweist.
  26. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitervorrichtung (1) konfiguriert ist, um während eines Kurzschlussereignisses die Ein-Zustand-Spannung der aktiven Mesa (18) an die Schwellenspannung der PT-Struktur (15) zu klemmen.
  27. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der erste Bereich (151) eine gesamte laterale Ausdehnung von weniger als 1 µm aufweist und/oder wobei ein Abschnitt des ersten Bereichs (151) eine Dotierstoffkonzentration von weniger als 1 * 1 019cm-3 aufweist.
  28. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei ein lateraler Abstand zwischen der aktiven Mesa (18) und der PT-Struktur (15) kleiner als das Fünffache der Breite der aktiven Mesa (18) ist.
  29. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitervorrichtung ein IGBT oder ein RC-IGBT ist.
  30. Leistungshalbleitervorrichtung (1), umfassend einen aktiven Bereich mit einer Mehrzahl von Leistungszellen (1-1), die jeweils konfiguriert sind, um einen Laststromabschnitt zwischen einem ersten Lastanschluss (11) und einem zweiten Lastanschluss zu leiten, wobei jede Leistungszelle (1-1) umfasst - eine Mehrzahl von Gräben (14, 16); - eine Anzahl von Mesas (17, 18), die lateral durch die Gräben (14, 16) begrenzt sind und in einer vertikalen Richtung (Z) an einen Driftbereich (100) der Leistungshalbleitervorrichtung (1) angrenzen, wobei die Anzahl von Mesas (17, 18) eine aktive Mesa (18) umfasst, die einen Sourcebereich (101) eines ersten Leitfähigkeitstyps und einen Bodybereich (102) eines zweiten Leitfähigkeitstyps aufweist, der den Sourcebereich (101) vom Driftbereich (100) trennt, wobei sowohl der Sourcebereich (101) als auch der Bodybereich (102) elektrisch mit dem ersten Lastanschluss (11) verbunden sind, und wobei mindestens einer der Gräben (14) benachbart zur aktiven Mesa (18) konfiguriert ist, um einen leitfähigen Kanal in der aktiven Mesa (18) zu induzieren; - elektrisch getrennt von der aktiven Mesa (18) durch mindestens einen Trennstapel, eine Punch-Through-, PT-, Struktur (15), aufweisend o einen ersten Bereich (151) des ersten Leitfähigkeitstyps, der zwischen einem ersten Übergang (J1) und einem zweiten Übergang (J2) angeordnet ist; und o einen zweiten Bereich (152) des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang (J2) und der aktiven Mesa (18) angeordnet ist; o wobei der erste Übergang (J1) ein pn-Übergang zwischen dem ersten Bereich (151) und einem dritten Bereich (153) des zweiten Leitfähigkeitstyps ist, wobei der dritte Bereich (153) den ersten Übergang (J1) mit dem ersten Lastanschluss (11) verbindet; o wobei der zweite Übergang (J2) ein pn-Übergang zwischen dem ersten Bereich (151) und dem zweiten Bereich (152) ist, wobei der zweite Übergang (J2) über den zweiten Bereich (152) mit der aktiven Mesa (18) verbunden ist; o wobei zumindest der dritte Bereich (153) in Polysilizium und/oder als eine Polyschicht ausgebildet ist; und o wobei der erste Übergang (J1) vertikal über dem Halbleiterkörper (10) angeordnet ist.
  31. Verfahren zum Herstellen einer Leistungshalbleitervorrichtung (1), wobei das Verfahren das Herstellen eines aktiven Bereichs mit einer Mehrzahl von Leistungszellen (1-1) durch Herstellen für jede Leistungszelle (1-1) des Folgenden beinhaltet: - eine Mehrzahl von Gräben (14, 16), die lateral benachbart zueinander entlang einer ersten lateralen Richtung (X) angeordnet sind und sich in Richtung des zweiten Lastanschlusses entlang einer vertikalen Richtung (Z) erstrecken; - eine Anzahl von Mesas (17, 18), die lateral durch die Gräben (14, 16) begrenzt sind und in der vertikalen Richtung (Z) an einen Driftbereich (100) der Leistungshalbleitervorrichtung (1) angrenzen, wobei die Anzahl von Mesas (17, 18) eine aktive Mesa (18) umfasst, die einen Sourcebereich (101) eines ersten Leitfähigkeitstyps und einen Bodybereich (102) eines zweiten Leitfähigkeitstyps aufweist, der den Sourcebereich (101) vom Driftbereich (100) trennt, wobei sowohl der Sourcebereich (101) als auch der Bodybereich (102) elektrisch mit dem ersten Lastanschluss (11) verbunden sind, und wobei mindestens einer der Gräben (14) benachbart zur aktiven Mesa (18) konfiguriert ist, um einen leitfähigen Kanal in der aktiven Mesa (18) zu induzieren; - räumlich getrennt von der aktiven Mesa (18), eine Punch-Through-, PT-, Struktur (15), aufweisend o einen ersten Bereich (151) des ersten Leitfähigkeitstyps, der zwischen einem ersten pn-Übergang (J1) und einem zweiten pn-Übergang (J2) angeordnet ist, wobei der erste pn-Übergang (J1) und der zweite pn-Übergang (J2) entlang der ersten lateralen Richtung (X) voneinander beabstandet sind; o einen zweiten Bereich (152) des zweiten Leitfähigkeitstyps, der zwischen dem zweiten Übergang (J2) und der aktiven Mesa (18) angeordnet ist und mit dem ersten Bereich (151) den zweiten Übergang (J2) bildet, wobei der zweite Übergang (J2) zumindest über den zweiten Bereich (152) mit der aktiven Mesa (18) verbunden ist; o einen dritten Bereich (153) des zweiten Leitfähigkeitstyps, wobei der dritte Bereich (153) mit dem ersten Bereich (151) den ersten Übergang (J1) bildet, wobei der erste Übergang (J1) zumindest über den dritten Bereich (153) mit dem ersten Lastanschluss (11) verbunden ist.
DE102022213179.7A 2022-12-07 2022-12-07 Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung Active DE102022213179B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102022213179.7A DE102022213179B4 (de) 2022-12-07 2022-12-07 Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022213179.7A DE102022213179B4 (de) 2022-12-07 2022-12-07 Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102022213179A1 true DE102022213179A1 (de) 2024-06-13
DE102022213179B4 DE102022213179B4 (de) 2024-07-18

Family

ID=91186384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022213179.7A Active DE102022213179B4 (de) 2022-12-07 2022-12-07 Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Country Status (1)

Country Link
DE (1) DE102022213179B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011052731A1 (de) 2010-08-30 2012-03-01 Infineon Technologies Austria Ag Verfahren zum Bilden einer Halbleitervorrichtung und Halbleitervorrichtung mit einer integrierten Polydiode
CN115084229A (zh) 2022-06-29 2022-09-20 电子科技大学 P+屏蔽层自钳位沟槽型碳化硅igbt器件及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011052731A1 (de) 2010-08-30 2012-03-01 Infineon Technologies Austria Ag Verfahren zum Bilden einer Halbleitervorrichtung und Halbleitervorrichtung mit einer integrierten Polydiode
CN115084229A (zh) 2022-06-29 2022-09-20 电子科技大学 P+屏蔽层自钳位沟槽型碳化硅igbt器件及其制备方法

Also Published As

Publication number Publication date
DE102022213179B4 (de) 2024-07-18

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102019125007B4 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102018120433B4 (de) Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren
DE102016107714A1 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102018120432B4 (de) Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE102016120301A1 (de) Leistungshalbleitervorrichtungs-Abschlussstruktur
DE102019101304B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung
DE102017123285B4 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102021114434B4 (de) RC-IGBT und Verfahren zur Herstellung eines RC-IGBTs
DE102021125271A1 (de) LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102020122264B4 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung und Herstellungsverfahren
DE102022213179B4 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102019103899A1 (de) Leistungshalbleiterbauelement und Verfahren zur Verarbeitung eines Leistungshalbleiterbauelements
DE102022118545B4 (de) Leistungshalbleitervorrichtung und Verfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102019115503B4 (de) IGBT mit strukturiertem Rückseitenemitter
DE102022214248A1 (de) Leistungshalbleitervorrichtung und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division