Nothing Special   »   [go: up one dir, main page]

DE102011052731A1 - Verfahren zum Bilden einer Halbleitervorrichtung und Halbleitervorrichtung mit einer integrierten Polydiode - Google Patents

Verfahren zum Bilden einer Halbleitervorrichtung und Halbleitervorrichtung mit einer integrierten Polydiode Download PDF

Info

Publication number
DE102011052731A1
DE102011052731A1 DE102011052731A DE102011052731A DE102011052731A1 DE 102011052731 A1 DE102011052731 A1 DE 102011052731A1 DE 102011052731 A DE102011052731 A DE 102011052731A DE 102011052731 A DE102011052731 A DE 102011052731A DE 102011052731 A1 DE102011052731 A1 DE 102011052731A1
Authority
DE
Germany
Prior art keywords
semiconductor
zone
forming
trench
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011052731A
Other languages
English (en)
Other versions
DE102011052731B4 (de
Inventor
Franz Hirler
Anton Mauder
Frank Pfirsch
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102011052731A1 publication Critical patent/DE102011052731A1/de
Application granted granted Critical
Publication of DE102011052731B4 publication Critical patent/DE102011052731B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung geschaffen. Das Verfahren umfasst das Bereitstellen eines Halbleiterkörpers (20), einer nahe einer Hauptfläche (15) des Halbleiterkörpers (15) angeordneten leitenden Zone (12) und einer auf der horizontalen Hauptfläche (15) angeordneten Isolierschicht (81). Ein schmaler Graben (20) wird durch die Isolierschicht (81) geätzt, um die leitende Zone (12) freizulegen. Eine polykristalline Halbleiterschicht wird aufgebracht, und eine vertikale Polydiodenstruktur wird gebildet. Die polykristalline Halbleiterschicht besitzt eine minimale vertikale Dicke von wenigstens der halben maximalen horizontalen Erstreckung des schmalen Grabens (20). Eine polykristalline Zone (20, 21), die wenigstens einen Teil einer vertikalen Polydiodenstruktur bildet, wird in dem schmalen Graben durch maskenloses Rückätzen der polykristallinen Halbleiterschicht gebildet. Ferner wird eine Halbleitervorrichtung mit einer Graben-Polydiode (14) geschaffen.

Description

  • GEBIET DER ERFINDUNG
  • Diese Patentbeschreibung bezieht sich auf Ausführungsformen von Verfahren zum Bilden einer Halbleitervorrichtung mit einer integrierten Polydiodenstruktur. Außerdem bezieht sich diese Patentbeschreibung auf Ausführungsformen von Halbleitervorrichtungen mit einer integrierten Polydiode, insbesondere einer Graben-Gate-Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Kraftfahrzeug-, Konsum- und Industrieanwendungen wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine beruhen auf Halbleitervorrichtungen. Es ist oft wünschenswert, dass die Halbleitervorrichtungen zuverlässig mit hoher Anstiegsrate, bei geringem Verlust und mit Begrenzung des Kurzschlussstroms, z. B. bei Ausfall der Last, arbeiten. Um die Vorrichtungsleistung hinsichtlich der Kurzschlussbegrenzung und des Schaltverhaltens zu optimieren, sind schwebende (floating) Gates bzw. Gattern und schwebende Halbleiterzonen als nützlich bei vielen Anwendungen befunden worden. Beispielsweise besitzt ein sogenannter Leistungs-IGBT (Bipolartransistor mit isolierter Gate-Elektrode) mit beabstandetem Kanal sowohl eine niedrige Durchschalt- bzw. Durchlassspannung als auch einen geringen Schaltverlust, so dass der Gesamtverlust gering ist. Bei einem Leistungs-IGBT mit beabstandetem Kanal (engl.: spaced-channel power IGBT) sind die Kanalzonen (Körperzonen) durch ladungsträgerspeichernde schwebende Zonen voneinander getrennt. Wenigstens aus Gründen brauchbarer Pegel des Kurzschlussstroms wird oft gewünscht, in solchen Vorrichtungen die Spannungsschwankungen der schwebenden Zone zu klemmen. Für Gate-Elektroden und Floating-Gate-Elektroden ist z. B. zum Schützen des Gate-Dielektrikums und zum Begrenzen des Kurzschlussstroms eine Begrenzung der Spannung oft wünschenswert. Beispielsweise kann eine Leistungshalbleitervorrichtung wie etwa ein Leistungs-IGBT, der in einem Leistungswandler oder als Treiber oder Schalter eines Elektromotors arbeitet, während des Schaltens oder eines Arbeitszyklus hohen Rückwärts- bzw. Sperrströmen und/oder -spannungen ausgesetzt sein. Dies kann starke Spannungsoszillationen der Floating-Gate-Elektrode und daher hohe Belastungen für das Gate-Dielektrikum verursachen. Demgemäß werden Klemmschaltungen verwendet, um Spannungsschwankungen zu begrenzen. Beispielsweise kann eine zwischen dem Source- oder dem Gate-Treiber und der schwebenden Halbleiterzone geschaltete pn-Diode und/oder das schwebende Gate dazu verwendet werden, die Spannungsschwankungen auf die Schwellenspannung der Diode zu begrenzen. Integrierte Dioden sind oft wünschenswert, um die Handhabungsanforderungen zu reduzieren und zusätzliche Induktivitäten zu vermeiden. Die Integration zusätzlicher Dioden ist jedoch oft mit höheren Verarbeitungsanforderungen und Kosten verbunden.
  • Aus diesen und weiteren Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform eines Verfahrens zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung umfasst das Verfahren das Bereitstellen eines Halbleiterkörpers, der eine horizontale Hauptfläche und eine nahe der Hauptfläche angeordnete leitende Zone aufweist, das Bilden einer Isolierschicht auf der horizontalen Hauptfläche und das Ätzen eines schmalen Grabens durch die Isolierschicht, derart, dass ein Abschnitt der leitenden Zone freigelegt ist. Der schmale Graben weist, in einem vertikalen Querschnitt, eine maximale horizontale Erstreckung auf. Das Verfahren umfasst ferner das Bilden einer vertikalen Polydiodenstruktur mit einem sich horizontal erstreckenden pn-Übergang. Die vertikale Polydiodenstruktur wird gebildet durch Aufbringen einer polykristallinen Halbleiterschicht, die eine minimale vertikale Dicke von wenigstens der halben maximalen horizontalen Erstreckung aufweist, und maskenloses Rückätzen der polykristallinen Halbleiterschicht, um eine polykristalline Zone in dem schmalen Graben zu bilden.
  • Gemäß einer Ausführungsform eines Verfahrens zum Bilden einer Graben-Gate-Feldeffekt-Halbleitervorrichtung umfasst das Verfahren das Bereitstellen eines Halbleiterkörpers, der eine horizontale Hauptfläche und eine Gate-Elektrodenstruktur mit einer leitenden Zone, die in einem in dem Halbleiterkörper angeordneten tiefen Graben angeordnet ist, aufweist. Der tiefe Graben weist, in einem vertikalen Querschnitt, eine horizontale Erstreckung auf. Das Verfahren umfasst ferner das Bilden einer Isolierschicht auf der horizontalen Hauptfläche, derart, dass die Isolierschicht die leitende Zone bedeckt, und das Ätzen eines schmalen Grabens durch die Isolierschicht, derart, dass ein Abschnitt der leitenden Zone freigelegt ist. Der schmale Graben weist, im vertikalen Querschnitt, eine maximale horizontale Erstreckung auf, die kleiner ist als die horizontale Erstreckung des tiefen Grabens. Das Verfahren umfasst außerdem das Bilden einer integrierten vertikalen Polydiodenstruktur mit einem sich horizontal erstreckenden pn-Übergang. Die integrierte vertikale Polydiodenstruktur wird gebildet durch Aufbringen einer polykristallinen Halbleiterschicht, derart, dass der schmale Graben vollständig aufgefüllt ist, und maskenloses Rückätzen der polykristallinen Halbleiterschicht, um eine polykristalline Zone in dem schmalen Graben zu bilden.
  • Gemäß einer Ausführungsform eines Verfahrens zum Bilden einer Halbleitervorrichtung umfasst das Verfahren das Vorsehen eines Halbleiterkörpers, der eine horizontale Hauptfläche und eine sich zu der horizontalen Hauptfläche erstreckende erste Halbleiterzone eines ersten Leitfähigkeitstyps aufweist, das Bilden einer zweiten Halbleiterzone eines zweiten Leitfähigkeitstyps, derart, dass zwischen der ersten Halbleiterzone und der zweiten Halbleiterzone ein pn-Übergang gebildet ist, und das Bilden eines tiefen Grabens, der sich von der horizontalen Hauptfläche in den Halbleiterkörper erstreckt. Das Verfahren umfasst ferner das Bilden einer dünnen Isolierschicht wenigstens auf Seitenwänden des tiefen Grabens, das Bilden einer leitenden Zone in dem tiefen Graben, das Bilden einer Isolierschicht auf der horizontalen Hauptfläche, das Ätzen eines schmalen Grabens durch die Isolierschicht wenigstens bis zu der leitenden Zone, das Aufbringen einer polykristallinen Halbleiterschicht, derart, dass der schmale Graben vollständig aufgefüllt ist, und das Bilden einer ersten Metallauflage auf der Isolierschicht. Der tiefe Graben erstreckt sich vertikal unterhalb des pn-Übergangs. Ein Strompfad umfasst einen gleichrichtenden Übergang, der durch die polykristalline Halbleiterschicht in dem schmalen Graben zwischen der ersten Metallauflage und der leitenden Zone gebildet ist.
  • Gemäß einer weiteren Ausführungsform eines Verfahrens zum Bilden einer Halbleitervorrichtung umfasst das Verfahren das Bereitstellen eines Halbleiterkörpers, der eine horizontale Hauptfläche und eine sich zu der horizontalen Hauptfläche erstreckende erste Halbleiterzone eines ersten Leitfähigkeitstyps aufweist, das Bilden einer zweiten Halbleiterzone eines zweiten Leitfähigkeitstyps, derart, dass zwischen der ersten Halbleiterzone und der zweiten Halbleiterzone ein pn-Übergang gebildet ist, und das Bilden einer weiteren Halbleiterzone eines zweiten Leitfähigkeitstyps, derart, dass zwischen der ersten Halbleiterzone und der weiteren Halbleiterzone ein weiterer pn-Übergang gebildet ist. Das Verfahren umfasst ferner das Bilden eines tiefen Grabens, der sich von der horizontalen Hauptfläche in den Halbleiterkörper erstreckt, vertikal unterhalb des pn-Übergangs, das Bilden einer dünnen Isolierschicht wenigstens an Seitenwänden des tiefen Grabens, das Bilden einer leitenden Zone in dem tiefen Graben und das Bilden einer Isolierschicht auf der horizontalen Hauptfläche, derart, dass die Isolierschicht wenigstens die weitere Halbleiterzone und die leitende Zone bedeckt. Das Verfahren umfasst außerdem das Ätzen eines schmalen Grabens durch die Isolierschicht, derart, dass die weitere Halbleiterzone freigelegt wird, das Aufbringen einer polykristallinen Halbleiterschicht, derart, dass der schmale Graben wenigstens vollständig aufgefüllt ist, das maskenlose Rückätzen der polykristallinen Halbleiterschicht, um eine erste polykristalline Zone in dem schmalen Graben zu bilden, und das Bilden einer ersten Metallauflage auf der Isolierschicht, derart, dass ein Strompfad, der einen gleichrichtenden Übergang umfasst, durch den schmalen Graben und zwischen der ersten Metallauflage und der weiteren Halbleiterzone gebildet ist.
  • Gemäß einer Ausführungsform einer Feldeffekt-Halbleitervorrichtung umfasst die Vorrichtung einen Halbleiterkörper, der eine horizontale Hauptfläche und eine erste Halbleiterzone eines ersten Leitfähigkeitstyps umfasst. Eine zweite Halbleiterzone eines zweiten Leitfähigkeitstyps ist zwischen der ersten Halbleiterzone und der horizontalen Hauptfläche angeordnet. Die erste Halbleiterzone und die zweite Halbleiterzone bilden einen pn-Übergang. Eine Isolierschicht ist auf der horizontalen Hauptfläche angeordnet, eine erste Metallauflage ist auf der Isolierschicht angeordnet, und ein tiefer Graben erstreckt sich von der horizontalen Hauptfläche vertikal bis unterhalb des pn-Übergangs. Der tiefe Graben weist eine leitende Zone auf, die von der ersten Halbleiterzone und der zweiten Halbleiterzone isoliert ist. Ein schmaler Graben weist eine polykristalline Halbleiterzone auf, die sich von der ersten Metallauflage durch die Isolierschicht und wenigstens bis zu der leitenden Zone erstreckt. Eine vertikale Polydiodenstruktur umfasst einen sich horizontal erstreckenden pn-Übergang. Die vertikale Polydiodenstruktur ist wenigstens teilweise in dem schmalen Graben angeordnet.
  • Fachleute auf dem Gebiet werden beim Lesen der folgenden genauen Beschreibung und Betrachten der begleitenden Zeichnungen weitere Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind enthalten, um für ein weiteres Verständnis der Ausführungsformen zu sorgen, in diese Patentbeschreibung aufgenommen und Teil davon. Die Zeichnungen zeigen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Ausführungsformen. Weitere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden sogleich deutlich, wenn sie durch Bezugnahme auf die folgende genaue Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind in Bezug zueinander nicht unbedingt maßstabsgetreu. Gleiche oder ähnliche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt schematisch einen vertikalen Querschnitt einer vertikalen Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • 2 zeigt schematisch einen vertikalen Querschnitt einer vertikalen Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • 3 zeigt schematisch einen vertikalen Querschnitt einer vertikalen Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • 4 zeigt schematisch einen vertikalen Querschnitt einer vertikalen Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • 5 zeigt schematisch einen vertikalen Querschnitt einer vertikalen Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • 6 zeigt schematisch einen vertikalen Querschnitt einer vertikalen Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • 7 zeigt schematisch einen vertikalen Querschnitt einer vertikalen Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • 8 zeigt schematisch einen vertikalen Querschnitt einer vertikalen Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • 9 zeigt schematisch Schaltungen, die in Ausführungsformen vertikaler Halbleitervorrichtungen verwenden werden können.
  • 10 zeigt schematisch Schaltungen, die in Ausführungsformen vertikaler Halbleitervorrichtungen verwenden werden können.
  • Die 12–21 zeigen Fertigungsprozesse gemäß einer oder mehreren Ausführungsformen.
  • Die 22 und 23 zeigen Fertigungsprozesse gemäß einer oder mehreren Ausführungsformen.
  • Die 24–28 zeigen Fertigungsprozesse gemäß einer oder mehreren Ausführungsformen.
  • 29 und 30 zeigen Fertigungsprozesse gemäß einer oder mehreren Ausführungsformen.
  • GENAUE BESCHREIBUNG
  • In der folgenden genauen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die Teil hiervon sind und in denen zur Veranschaulichung spezifische Ausführungsformen, in denen die Erfindung praktisch umgesetzt sein kann, gezeigt sind. In dieser Hinsicht wird eine richtungsbezogene Terminologie wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”voreilend”, ”nacheilend” usw. in Bezug auf die Orientierung der Figur(en), die beschrieben werden, verwendet. Weil Komponenten von Ausführungsformen in mehreren verschiedenen Orientierungen angeordnet sein können, wird zur Erläuterung die richtungsbezogene Terminologie, die jedoch keineswegs einschränkend ist, verwendet. Wohlgemerkt können andere Ausführungsformen verwendet werden und können konstruktive oder logische Veränderungen vorgenommen werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende genaue Beschreibung ist daher nicht in einschränkendem Sinne auszulegen, wobei der Umfang der vorliegenden Erfindung durch die angehängten Ansprüche definiert ist.
  • Im Folgenden wird ausführlich auf verschiedene Ausführungsformen Bezug genommen, wovon ein oder mehrere Beispiele in den Figuren gezeigt sind. Jedes Beispiel ist zur Erläuterung angegeben und soll keine Beschränkung der Erfindung bedeuten. Beispielweise können gezeigte oder beschriebene Merkmale als Teil einer Ausführungsform oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung solche Abänderungen und Abwandlungen umfasst. Die Beispiele sind unter Verwendung einer spezifischen Sprache beschrieben, was nicht als Begrenzung des Umfangs der beiliegenden Ansprüche aufzufassen ist. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zur Erläuterung. Der Klarheit halber sind in den verschiedenen Zeichnungen dieselben Elemente oder Fertigungsschritte, falls nicht anders angegeben, mit denselben Bezugszeichen bezeichnet.
  • Der Begriff ”horizontal”, wie er in dieser Patentbeschreibung benutzt wird, soll eine Orientierung beschreiben, die im Wesentlichen parallel zu einer horizontalen ersten oder Hauptfläche eines Halbleitersubstrats oder -körpers ist. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Chips sein.
  • Der Begriff ”vertikal”, wie er in dieser Patentbeschreibung benutzt wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zur ersten Oberfläche, d. h. parallel zur Normalenrichtung der ersten Oberfläche, des Halbleitersubstrats oder -körpers ist.
  • In dieser Patentbeschreibung wird ”n-dotiert” als erster Leitfähigkeitstyp bezeichnet, während ”p-dotiert” als zweiter Leitfähigkeitstyp bezeichnet wird. Die Halbleitervorrichtungen können mit umgekehrten Dotierverhältnissen gebildet sein, so dass der erste Leitfähigkeitstyp ”p-dotiert” sein kann und der zweite Leitfähigkeitstyp ”n-dotiert” sein kann. Des Weiteren stellen manche Figuren relative Dotierkonzentrationen durch Angabe von ”–” oder ”+” neben dem Dotiertyp dar. Beispielsweise bedeutet ”n–” eine Dotierkonzentration, die kleiner als die Dotierkonzentration einer ”n”-Dotierzone ist, während eine ”n+”-Dotierzone eine größere Dotierkonzentration als die ”n”-Dotierzone besitzt. Jedoch bedeutet die Angabe der relativen Dotierkonzentration nicht, dass Dotierzonen mit derselben relativen Dotierkonzentration dieselbe absolute Dotierkonzentration haben müssen, sofern nichts anderes ausgesagt ist. Beispielsweise können zwei verschiedene n+-Zonen verschiedene absolute Dotierkonzentrationen besitzen. Das Gleiche gilt beispielsweise für eine n+- und eine p+-Zone.
  • Spezifische Ausführungsformen, die in dieser Patentbeschreibung beschrieben werden, beziehen sich, ohne darauf beschränkt zu sein, auf Feldeffekttransistoren, insbesondere auf Leistungs-Feldeffekttransistoren. Der Ausdruck ”Feldeffekt”, wie er in dieser Patentbeschreibung benutzt wird, soll die durch elektrisches Feld vermittelte Bildung eines leitenden ”Kanals” eines ersten Leitfähigkeitstyps und/oder die Steuerung der Leitfähigkeit und/oder Gestalt des Kanals in einer Halbleiterzone eines zweiten Leitfähigkeitstyps, typischerweise einer Körperzone des zweiten Leitfähigkeitstyps, beschreiben. Aufgrund des Feldeffekts wird zwischen einer Source-Zone oder Emitter-Zone des ersten Leitfähigkeitstyps und einer Driftzone des ersten Leitfähigkeitstyps ein unipolarer Strompfad durch die Kanalzone gebildet und/oder gesteuert. Die Driftzone kann mit einer Drain-Zone bzw. einer Kollektor-Zone in Kontakt stehen. Die Drain-Zone oder die Kollektor-Zone steht mit einer Drain- oder einer Kollektor-Elektrode in ohmschem Kontakt. Die Source-Zone oder Emitter-Zone steht mit einer Source- oder Emitter-Elektrode in ohmschem Kontakt. Ohne Anlegen einer äußeren Spannung zwischen der Gate-Elektrode und der Source- oder Emitter-Elektrode ist der ohmsche Strompfad zwischen der Source- oder Emitter-Elektrode und der Drain- oder Kollektor-Elektrode durch die Halbleitervorrichtung unterbrochen oder bei normal sperrenden Feldeffektvorrichtungen wenigstens hochohmig. Bei normal durchschaltenden Feldeffektvorrichtungen wie etwa HEMTs (Transistoren mit hoher Elektronenbeweglichkeit, engl.: „High Electron Mobility Transistors”) ist der Strompfad zwischen der Source-Elektrode und der Drain-Elektrode durch die Halbleitervorrichtung ohne Anlegen einer äußeren Spannung zwischen der Gate-Elektrode und der Source- oder Emitter-Elektrode typischerweise niederohmig.
  • Im Kontext der vorliegenden Patentbeschreibung soll der Begriff ”Feldeffektstruktur” eine in einem Halbleitersubstrat oder einer Halbleitervorrichtung gebildete Struktur mit einer Gate-Elektrode zum Bilden oder Gestalten eines leitenden Kanals in der Kanalzone beschreiben. Die Gate-Elektrode ist wenigstens von der Kanalzone durch eine dielektrische Zone oder dielektrische Schicht isoliert.
  • Im Kontext der vorliegenden Patentbeschreibung sollen die Begriffe ”Feldplatte” und ”Feldelektrode” eine Elektrode beschreiben, die nahe einer Halbleiterzone, typischerweise einer Driftzone angeordnet, von der Halbleiterzone isoliert und konfiguriert ist, um einen verarmten Abschnitt in der Halbleiterzone durch Anlegen einer geeigneten Spannung, typischerweise einer negativen Spannung für eine Driftzone des n-Typs, zu erweitern.
  • Die Begriffe ”verarmt” und ”vollständig verarmt” sollen beschreiben, dass eine Halbleiterzone im Wesentlichen keine freien Ladungsträger aufweist. Typischerweise sind isolierte Feldplatten nahe bei pn-Übergangen angeordnet, die z. B. zwischen einer Driftzone und einer Körperzone gebildet sind. Demgemäß kann die Sperrspannung des pn-Übergangs bzw. der Halbleitervorrichtung erhöht werden. Die dielektrische Schicht oder Zone, die die Feldplatte von der Driftzone isoliert, wird im Folgenden auch als dielektrische Feldschicht oder dielektrische Feldzone bezeichnet. Die Gate-Elektrode und die Feldplatte können auf demselben elektrischen Potential oder auf unterschiedlichem elektrischem Potential sein. Die Feldplatte kann auf Source- oder Emitter-Potential sein. Außerdem kann ein Abschnitt der Gate-Elektrode als Feldelektrode betrieben sein.
  • Beispiele dielektrischer Materialien zum Bilden einer dielektrischen Zone oder dielektrischen Schicht zwischen der Gate-Elektrode oder einer Feldplatte und der Driftzone umfassen, ohne darauf beschränkt zu sein, SiO2, Si3N4, SiOxNv, Al2O3, ZrO2, Ta2O5, TiO2 und HfO2.
  • Die Begriffe ”Leistungs-Feldeffekttransistor” und ”Leistungshalbleitervorrichtung”, wie sie in dieser Patenbeschreibung benutzt werden, sollen einen Feldeffekttransistor auf einem Einzel-Chip mit hohen Spannungs- und/oder Stromschaltfähigkeiten beschreiben. Mit anderen Worten, Feldeffekttransistoren sind gedacht für hohen Strom, typischerweise im Amperebereich, und/oder hohe Spannungen, typischerweise von über 20 V, noch typischer von über 400 V.
  • Gemäß einer Ausführungsform wird ein Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung geschaffen. Das Verfahren umfasst das Bereitstellen eines Halbleiterkörpers, der eine horizontale Hauptfläche und eine nahe der Hauptfläche angeordnete leitende Zone aufweist. Auf der horizontalen Hauptfläche wird eine Isolierschicht gebildet. Durch die Isolierschicht wird ein schmaler Graben gebildet, derart, dass ein Abschnitt der leitenden Zone freigelegt ist. Der schmale Graben weist, in einem gegebenen vertikalen Querschnitt, eine maximale horizontale Erstreckung auf. Eine vertikale Polydiodenstruktur mit einem sich horizontal erstreckenden pn-Übergang wird gebildet. Das Bilden der vertikalen Polydiodenstruktur umfasst das Aufbringen einer polykristallinen Halbleiterschicht, die eine minimale vertikale Dicke von wenigstens der halben maximalen horizontalen Erstreckung aufweist. Das Bilden der vertikalen Polydiodenstruktur umfasst ferner das maskenlose Rückätzen der polykristallinen Halbleiterschicht, um eine polykristalline Zone in dem schmalen Graben zu bilden.
  • Gemäß einer Ausführungsform wird ein Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung geschaffen. Das Verfahren umfasst das Bereitstellen eines Halbleiterkörpers, der eine horizontale Hauptfläche, eine nahe der Hauptfläche angeordnete leitende Zone und eine auf der horizontalen Hauptfläche angeordnete Isolierschicht aufweist. Durch die Isolierschicht wird ein schmaler Graben geätzt, derart, dass ein Abschnitt der leitenden Zone teilweise freigelegt ist. Eine polykristalline Halbleiterschicht wird aufgebracht, und eine vertikale Polydiodenstruktur wird gebildet. Die polykristalline Halbleiterschicht besitzt eine minimale vertikale Dicke, die, in einem vertikalen Querschnitt, gleich oder größer als die halbe maximale horizontale Erstreckung des schmalen Grabens ist. Das Bilden der Polydiodenstruktur umfasst das maskenlose Rückätzen der polykristallinen Halbleiterschicht, um eine polykristalline Zone in dem schmalen Graben zu bilden. Der schmale Graben kann sich in den Halbleiterkörper erstrecken.
  • Gemäß einer Ausführungsform wird eine Feldeffekt-Halbleitervorrichtung geschaffen, die einen Halbleiterkörper mit einer horizontalen Hauptfläche besitzt. Der Halbleiterkörper weist eine erste Halbleiterzone eines ersten Leitfähigkeitstyps, eine zweite Halbleiterzone eines zweiten Leitfähigkeitstyps, die zwischen der ersten Halbleiterzone und der horizontalen Hauptfläche angeordnet ist, eine Isolierschicht, die auf der horizontalen Hauptfläche angeordnet ist, und eine erste Metallauflage, die auf der Isolierschicht angeordnet ist, auf. Die erste Halbleiterzone und die zweite Halbleiterzone bilden einen pn-Übergang. Ein tiefer Graben erstreckt sich von der horizontalen Hauptfläche vertikal unterhalb des pn-Übergangs. Der tiefe Graben weist eine leitende Zone auf, die von der ersten Halbleiterzone und der zweiten Halbleiterzone isoliert ist. Ein schmaler Graben erstreckt sich von der ersten Metallauflage durch die Isolierschicht und wenigstens zu der leitenden Zone. Der schmale Graben weist eine polykristalline Halbleiterzone auf. Die Feldeffekt-Halbleitervorrichtung umfasst ferner eine vertikale Polydiodenstruktur, die wenigstens teilweise in dem schmalen Graben angeordnet ist und einen pn-Übergang umfasst.
  • 1 zeigt in einem Teilabschnitt eines vertikalen Querschnitts eine Ausführungsform einer Halbleitervorrichtung 100. Typischerweise ist die Halbleitervorrichtung 100 eine Leistungshalbleitervorrichtung. In diesem Fall entspricht der gezeigte Teilabschnitt einer von mehreren Einheitszellen in einem aktiven Bereich der Leistungshalbleitervorrichtung 100. Die Halbleitervorrichtung 100 umfasst einen Halbleiterkörper 40, der eine horizontale erste Oberfläche oder Hauptfläche 15 und eine entgegengesetzt zur ersten Oberfläche 15 angeordnete zweite Oberfläche 16 oder Rückfläche 16 besitzt. Die Normalenrichtung en der ersten Oberfläche 15 ist im Wesentlichen parallel zur vertikalen Richtung, d. h. definiert diese.
  • Im Folgenden werden Ausführungsformen, die sich auf Halbleitervorrichtungen bzw. Fertigungsverfahren dafür beziehen, hauptsächlich mit Bezug auf Silicium-(Si)-Halbleitervorrichtungen erläutert. Demgemäß ist eine monokristalline Halbleiterzone oder -schicht typischerweise eine monokristalline Si-Zone oder Si-Schicht. Jedoch kann wohlgemerkt der Halbleiterkörper 40 aus jedem Halbleitermaterial, das zum Fertigen einer Halbleitervorrichtung geeignet ist, gefertigt sein. Beispiele solcher Materialien umfassen, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien wie etwa Silicium (Si) oder Germanium (Ge), Verbindungshalbleitermaterialien der Gruppe IV wie etwa Siliciumcarbid (SiC) oder Silicium-Germanium (SiGe), binäre, ternäre oder quartäre III–V-Halbleitermaterialien wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indium-Galliumphosphid (InGaPa) oder Indium-Galliumarsenidphosphid (InGaAsP) und binäre oder ternäre II–VI-Halbleitermaterialien wie etwa Cadmium-Tellurid (CdTe) und Blei-Cadmium-Tellurid (HgCdTe), um einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Beim Kombinieren zweier verschiedener Halbleitermaterialien wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen, ohne darauf beschränkt zu sein, Aluminium-Galliumnitrid (AlGaN) und Galliumnitrid (GaN) oder Silicium-Siliciumcarbid (SixC1-x) und SiGe-Heteroübergangs-Halbleitermaterial. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si, SiC und GaN-Materialien verwendet. Wenn der Halbleiterkörper ein Material mit großem Bandabstand wie etwa SiC oder GaN, das eine hohe Durchbruchspannung bzw. eine hohe kritische Lawinenfeldstärke besitzt, umfasst, kann das Dotieren der betreffenden Halbleiterzonen höher gewählt werden, was den Durchlasswiderstand Ron reduziert. Es sei ferner angemerkt, dass ein Halbleiterkörper auch polykristalline Halbleiterzonen enthalten kann. Beispielsweise kann durch hoch dotierte polykristalline Halbleiterzonen des n-Typs oder p-Typs wie etwa Polysilicium eine Graben-Gate-Elektrode oder eine Feldelektrode, die in einem isolierten Graben angeordnet ist, gebildet werden. Demgemäß soll der Ausdruck ”Freilegen eines Halbleiterkörpers”, wie er in dieser Patentbeschreibung benutzt wird, das Freilegen einer monokristallinen Halbleiterzone des Halbleiterkörpers und/oder das Freilegen einer polykristallinen Halbleiterzone, die in dem Halbleiterkörper angeordnet sind, beschreiben.
  • Der Halbleiterkörper 40 umfasst eine erste Halbleiterzone 1 des n-Typs und eine zwischen der ersten Halbleiterzone 1 und der horizontalen Hauptfläche 15 angeordnet zweite Halbleiterzone 2 des p-Typs. Die erste Halbleiterzone 1 und die zweite Halbleiterzone 2 bilden einen pn-Übergang. Eine sich zu der Hauptfläche 15 erstreckende vierte Halbleiterzone 4 des n+-Typs bildet mit der zweiten Halbleiterzone 2 einen zusätzlichen pn-Übergang. Die zweite, die dritte und die vierte Halbleiterzone 2, 3, 4 können als Stäbe ausgebildet sein, die sich aus der Zeichenebene heraus erstrecken. In diesem Fall entspricht jedes der gezeigten getrennten Paare aus zweiten, dritten und vierten Halbleiterzonen 2, 3, 4 zwei getrennten Zonen. Die zweite, die dritte und die vierte Halbleiterzone 2, 3, 4 können jedoch auch ringförmig sein. In diesem Fall entspricht jedes der gezeigten getrennten Paare aus zweiten, dritten und vierten Halbleiterzonen 2, 3, 4 einer einzelnen einfach verbundenen Halbleiterzone.
  • Auf der horizontalen Hauptfläche 15 ist eine Isolierschicht 81 angeordnet, die im Folgenden auch als dielektrische Zwischenschicht 81 bezeichnet wird. Auf der Isolierschicht 81 ist eine erste Metallauflage 10 angeordnet. Auf der Rückfläche 16 ist eine zweite Metallauflage 11 angeordnet. Im Folgenden werden die Begriffe Metallschicht und Metallauflage synonym verwendet. Die Halbleitervorrichtung 100 umfasst Gate-Elektrodenstrukturen, die in tiefen Gräben 30, 30a angeordnet sind. Demgemäß kann die Halbleitervorrichtung 100 als vertikale Feldeffekt-Halbleitervorrichtung betrieben werden, die einen Laststrom zwischen den zwei Metallauflagen 10, 11 schaltet und/oder steuert. Typischerweise bilden die erste Halbleiterzone 1, die zweite Halbleiterzone 2 und die dritte Halbleiterzone 3 eine Driftzone 1, eine Körperzone 2 bzw. eine Source- oder Emitter-Zone 4.
  • Die Halbleitervorrichtung 100 kann einen MOSFET bilden. In diesem Fall steht die Driftzone 1 über eine durch eine sechste Halbleiterzone 6 gebildete Drain-Kontaktzone 6 des n+-Typs mit der zweiten Metallauflage 11, die eine Drain-Elektrode 11 bildet, in ohmscher Verbindung. Ferner bildet die erste Metallauflage 10 eine Source-Elektrode 10, die mit der Source-Zone 2 und über eine Körperkontaktzone 3 des p+-Typs mit der Körperzone 2 in ohmscher Verbindung steht. Die Dotierkonzentrationen der Source-Zone 3 und der Körperkontaktzone 3 sind typischerweise höher als die Dotierkonzentration der Driftzone 1.
  • Im Kontext der vorliegenden Patentbeschreibung sollen die Ausdrücke ”in ohmschem Kontakt”, in elektrischem Kontakt”, ”in Kontakt”, in ohmscher Verbindung” und ”elektrisch verbunden” beschreiben, dass zwischen zwei Zonen, einem Abschnitt oder Teilen einer Halbleitervorrichtung, auch dann, wenn keine Spannungen an die Halbleitervorrichtung angelegt sind, eine ohmsche elektrische Verbindung oder ein ohmscher Strompfad, insbesondere eine Verbindung mit niederohmigem Widerstand, besteht.
  • Die Halbleitervorrichtung 100 kann auch einen IGBT bilden. In diesem Fall ist eine sechste Halbleiterzone 6 des p+-Typs, die eine Kollektor-Zone 6 bildet, zwischen der Driftzone 1 und der zweiten Metallauflage 11, die eine Kollektor-Elektrode 11 bildet, angeordnet. Ferner bildet die erste Metallauflage 10 eine Emitter-Elektrode 10, die mit der Emitter-Zone 2 und über eine Körperkontaktzone 3 des p+-Typs mit der Körperzone 2 in ohmscher Verbindung steht. Die sechste Halbleiterzone 6 kann ebenfalls Abschnitte des n-Typs und p-Typs umfassen, so dass die Halbleitervorrichtung 100 in einem IGBT mit integrierter Freilaufdiode betrieben werden kann.
  • Die Dotierverhältnisse der Halbleiterzonen können auch umgekehrt sein. Außerdem können zwischen der ersten Halbleiterzone 1 und der sechsten Halbleiterzone 6 weitere Halbleiterzonen angeordnet sein. Beispielsweise kann zwischen der ersten Halbleiterzone 1 und der sechsten Halbleiterzone 6 eine Feldstoppschicht oder -zone angeordnet sein.
  • Zum Schalten und/oder Steuern eines Laststroms zwischen den zwei Metallauflagen 10, 11 wird wenigstens eine Graben-Gate-Elektrode geschaffen. In der in 1 gezeigten beispielhaften Ausführungsform erstrecken sich zwei tiefe Gräben 30, 30a von der horizontalen Hauptfläche 15 durch die zweite Halbleiterzone 2, die vierte Halbleiterzone 4 und teilweise in die erste Halbleiterzone 1. Mit anderen Worten, die tiefen Gräben 30, 30a erstrecken sich vertikal unterhalb des zwischen der Driftzone 1 und der Körperzone 2 gebildeten pn-Übergangs. Die tiefen Gräben 30, 30a sind von dem Halbleiterkörper 40 durch eine dünne dielektrische Schicht 8 isoliert und umfassen jeweilige leitende Zonen 12, 12a. Die dünne dielektrische Schicht 8 wird im Folgenden auch als dielektrische Gate-Schicht 8 bezeichnet. Bei einer ausreichend hohen Spannungsdifferenz zwischen der Körperzone 2 und den jeweiligen benachbarten leitenden Zonen 12, 12a wird in der Körperzone 2 längs der dielektrischen Gate-Schicht 8 zwischen der Driftzone 1 und der Source- oder Emitter-Zone 4 ein Inversionskanal gebildet. Demgemäß kann ein Laststrom geschaltet und/oder gesteuert werden. Typischerweise bildet die leitende Zone 12a eine Gate-Elektrode, die mit einer Gate-Metallauflage (nicht gezeigt) elektrisch verbunden ist. Untere Abschnitte der leitenden Zone 12a und/oder 12 können auch eine Feldelektrode bilden. In diesem Fall ist die dünne dielektrische Schicht 8 in dem jeweiligen unteren Grabenabschnitt typischerweise verdickt, um ein Feldoxid zu bilden.
  • Ein schmaler Graben 20 erstreckt sich von der ersten Metallauflage 10 durch die Isolierschicht 71 zu der oder in die leitende Zone 12. Die maximale horizontale Erstreckung des schmalen Grabens 20 liegt in dem gezeigten Querschnitt typischerweise im Bereich von etwa 0,2 µm bis etwa 4 µm, noch typischer im Bereich von etwa 0,5 µm bis etwa 2 µm. In manchen Ausführungsformen wird die maximale horizontale Erstreckung des schmalen Grabens 20 als zweite horizontale Erstreckung bezeichnet.
  • Der schmale Graben 20 ist aufgefüllt mit einer polykristallinen Halbleiterzone 21. Gemäß einer Ausführungsform ist die leitende Zone 12 ein polykristalliner Halbleiter 12 eines ersten Leitfähigkeitstyps, beispielsweise eine polykristalline Halbleiterzone 12 des n-Typs, während die polykristalline Halbleiterzone 21 von einem zweiten Leitfähigkeitstyp, beispielsweise vom p-Typ, ist. Demgemäß ist zwischen der ersten Metallauflage 10 und der leitenden Zone 12 eine vertikale Polydiode 14 gebildet, die teilweise in dem schmalen Graben 20 angeordnet ist. Dadurch wird die Spannungsdifferenz zwischen der leitenden Zone 12 und der ersten Metallauflage 10 in Vorwärtsrichtung der Polydiode 14 auf ihre Schwellenspannung und in Rückwärtsrichtung der Polydiode 14 auf ihre Durchbruchspannung begrenzt. Im Folgenden wird die leitende Zone 12 auch als geklemmte Gate-Elektrode 12 bezeichnet. Verglichen mit einer ähnlichen Halbleiterstruktur, jedoch mit einer frei schwebenden Gate-Elektrode, kann der Anstieg des Potentials der geklemmten Gate-Elektrode 12 auf einen Wert begrenzt werden, der eine niedrige Kurzschlussdichte bewirkt oder die dielektrische Isolierfähigkeit des Gate-Dielektrikums nicht gefährdet. Demnach sind die Kurzschlusseigenschaften und/oder die Unversehrtheit des Gate-Dielektrikums der Halbleitervorrichtung 100 typischerweise verbessert.
  • Im Kontext der vorliegenden Patentbeschreibung soll der Begriff ”Polydiode” eine pn-Diode, die zwischen einer polykristallinen Halbleiterzone eines ersten Leitfähigkeitstyps und einer Halbleiterzone eines zweiten Leitfähigkeitstyps gebildet ist, beschreiben. Die Halbleiterzone des zweiten Leitfähigkeitstyps kann eine monokristalline Halbleiterzone oder eine polykristalline Halbleiterzone sein.
  • Gemäß einer Ausführungsform ist die Polydiode 14 eine Zenerdiode, die im Vergleich zu normalen pn-Dioden eine wesentlich kleinere Durchbruchspannung besitzt. Demgemäß werden die Spannungsschwankungen der geklemmten Gate-Elektrode 12 weiter reduziert. Der Begriff ”Zenerdiode”, wie er in dieser Patentbeschreibung benutzt wird, soll eine Diode, die bei in Sperrrichtung vorgespanntem pn-Übergang Strom erlaubt, beschreiben. Mit anderen Worten, der Begriff ”Zenerdiode” wird wie in der Schaltungstechnik für Dioden verwendet, die dazu vorgesehen sind, bei in Rückwärtsrichtung vorgespanntem pn-Übergang Strom zu liefern. Der Begriff ”Zenerdiode” soll Dioden umfassen, die den Zenereffekt oder Tunneleffekt ausnutzen, z. B. Tunneldioden, sowie Dioden, die den Lawineneffekt ausnutzen, um während des Betreibens in Sperrrichtung einen Stromtransport zu bewirken. In Sperrrichtung betriebene Dioden, die den Zenereffekt ausnutzen, weisen einen gesteuerten Durchbruch auf und ermöglichen, dass der Strom die Spannung über der Diode auf der Zenerspannung hält. Bei Zenerdioden können sowohl der Zenereffekt als auch der Lawineneffekt eintreten. Typischerweise herrscht bei Sperrspannungen unter etwa 5 V der Zenereffekt vor, wohingegen bei Sperrspannungen über etwa 7 V der Lawineneffekt vorherrscht. Je nach Anwendung kann eine Reihenschaltung von Zenerdioden, z. B. eine Reihenschaltung von Tunneldioden und/oder eine Reihenschaltung von Avalange-Dioden, verwendet werden.
  • Gemäß einer Ausführungsform wird eine Reihenschaltung aus einem nicht gezeigten Widerstand und einer Polydiode 14, typischerweise einer Zenerdiode, durch den schmalen Graben 20 geschaffen.
  • In der Querschnittsansicht von 1 ist die maximale horizontale Erstreckung h2 des schmalen Grabens 20 kleiner als die erste maximale horizontale Erstreckung h1 des tiefen vertikalen Grabens 30. Demgemäß ist nur die geklemmte Gate-Elektrode 12 über den schmalen Graben 20 kontaktiert. Ferner erstreckt sich der schmale Graben 20 typischerweise nur zu der horizontalen Hauptfläche 15 oder geringfügig unter diese, während sich der tiefe Graben 30 von der horizontalen Hauptfläche vertikal in den Halbleiterkörper 40 erstreckt. Mit anderen Worten, der schmale Graben 20 ist wenigstens teilweise oberhalb des tiefen Grabens 30 angeordnet.
  • Gemäß einer Ausführungsform umfasst die Halbleitervorrichtung 100 ferner weitere schmale Gräben 28, die sich von der ersten Metallauflage 10 wenigstens zu dem Halbleiterkörper 40 erstrecken, um Körperkontaktzonen 3 und Source- oder Emitter-Zonen 2 durch leitende Pfropfen 29 zu kontaktieren. Der schmale Graben 20 und die schmalen Gräben 28 können in einem gemeinsamen Prozess gebildet werden. Dies erleichtert das Verarbeiten der Halbleitervorrichtung 100. Außerdem können die weiteren Gräben 28 mit demselben polykristallinen Halbleitermaterial wie der schmale Graben 20 aufgefüllt werden. Um eine ohmsche Verbindung zu bilden, wird eine Silicidschicht 31, beispielsweise eine auf Wolfram oder Titan oder Tantal oder Kobalt basierende Silicidschicht zwischen dem polykristallinen leitenden Pfropfen 29 und der Körperkontaktzone 3 und zwischen dem polykristallinen leitenden Pfropfen 29 und der Source- oder Emitter-Zone 2 gebildet.
  • Gemäß einer Ausführungsform werden die zwei tiefen Gräben 30 und 30a in einem gemeinsamen Ätzprozess gebildet und mit demselben polykristallinen Halbleitermaterial aufgefüllt. Dies erleichtert ebenfalls das Fertigen der Halbleitervorrichtung 100.
  • Gemäß einer Ausführungsform ist die Gate-Elektrode 12a außerdem durch einen weiteren schmalen Graben mit einer nicht gezeigten Metallauflage verbunden, so dass zwischen der Gate-Elektrode 12a und der Gate-Metallauflage eine weitere Polydiodenstruktur gebildet ist. Dieser schmale Graben ist nur in einem anderen vertikalen Querschnitt der Halbleitervorrichtung 100 sichtbar.
  • 2 zeigt in einem Teilabschnitt eines vertikalen Querschnitts eine Ausführungsform einer Halbleitervorrichtung 101. Die Halbleitervorrichtung 101 gleicht der Halbleitervorrichtung 100. Jedoch weist der schmale Graben 20 zusätzlich eine weitere polykristalline Halbleiterzone 22 auf, die zwischen der polykristallinen Halbleiterzone 21 und der ersten Metallauflage 10 angeordnet ist. Der Leitfähigkeitstyp der weiteren polykristallinen Halbleiterzone 22 ist entgegengesetzt (p-Typ) zum Leitfähigkeitstyp der polykristallinen Halbleiterzone 21 (n-Typ). Wie in 2 gezeigt ist, ist zwischen den polykristallinen Halbleiterzonen 21 und 22 ein sich im Wesentlichen horizontal erstreckender pn-Übergang gebildet. Mit anderen Worten, der schmale Graben 20 umfasst eine vertikale Polydiode 14.
  • In der in 2 gezeigten beispielhaften Ausführungsform ist außerdem eine Silicidschicht 31 zwischen den polykristallinen Halbleiterzonen 21 und der leitenden Zone 12 angeordnet, um einen ohmschen Kontakt zwischen der in dem schmalen Graben 20 angeordneten Polydiode 14 und der leitenden Zone 21 herzustellen. Demgemäß können die Materialeigenschaften der leitenden Zone 12 unabhängig von den Materialeigenschaften der Polydiode 14 gewählt werden. Die Silicidschicht 31 zwischen der leitenden Zone 12 und der polykristallinen Halbleiterzone 21 ist jedoch lediglich optional.
  • In einer Ausführungsform sind die leitende Zone 12 und die polykristalline Halbleiterzone 21 beide polykristalline Halbleiterzonen des selben Leitfähigkeitstyps, jedoch können sie verschiedene Dotierkonzentrationen und/oder vertikale Dotierprofile besitzen. In dieser Ausführungsform kann eine Silicidschicht zwischen der leitenden Zone 12 und der polykristallinen Halbleiterzone 21 entfallen. In einer anderen Ausführungsform sind die leitende Zone 12 und die polykristalline Halbleiterzone 21 beide polykristalline Halbleiterzonen, jedoch vom entgegengesetzten Leitfähigkeitstyp. Beispielsweise ist die weitere polykristalline Halbleiterzone 22 vom p-Typ, während die polykristalline Halbleiterzone 21 eine Halbleiterzone des n-Typs ist. In einer solchen Vorrichtung ohne die Silicidschicht 31 zwischen der leitenden Zone 12 und der polykristallinen Halbleiterzone 21 ist zwischen der ersten Metallauflage 1 und der leitenden Zone 12 eine Polydiodenkette oder ein Polydiodenstapel aus zwei Polydioden gebildet.
  • Je nach Dotiertyp der sechsten Halbleiterzone 6 kann die Halbleitervorrichtung 101 als MOSFET oder als IGBT betrieben werden.
  • Das Klemmen einer Gate-Elektrode über einen oder mehrere schmale Gräben, wie es hier beschrieben wird, kann auch zum Klemmen einer Gate-Elektrode eines MOS-gesteuerten Thyristors angewandt werden.
  • 3 zeigt in einem Teilabschnitt eines vertikalen Querschnitts eine Ausführungsform einer Halbleitervorrichtung 102. Die Halbleitervorrichtung 102 gleicht der Halbleitervorrichtung 101. Jedoch umfasst die Halbleitervorrichtung 102 ferner eine Halbleiterzone 5 des zweiten Leitfähigkeitstyps, die ebenfalls über einen schmalen Graben 20 geklemmt ist. Demgemäß werden die Spannungsschwankungen zwischen der Halbleiterzone 5 und der ersten Metallauflage 10 in Vorwärtsrichtung der Polydiode 14 auf ihre Schwellenspannung und in Rückwärtsrichtung der Polydiode 14 auf ihre Durchbruchspannung begrenzt. Mit anderen Worten, es ist ein weiterer Klemmstrompfad mit einem gleichrichtenden Übergang durch den schmalen Graben 20 und zwischen der ersten Metallauflage 10 und der Halbleiterzone 5 gebildet. Demnach sind die Kurzschlusseigenschaften der Halbleitervorrichtung 102 im Vergleich zu einer ähnlichen Feldeffektvorrichtung mit beabstandetem Kanal, jedoch ohne Klemmen des schwebenden Körpers zwischen benachbarten tiefen Gräben, typischerweise verbessert. Die Halbleiterzone 5 wird im Folgenden auch als leitende Zone 5, geklemmte leitende Zone 5 bzw. geklemmte Körperzone 5 bezeichnet. Die geklemmte Körperzone 5 ist in dem gezeigten vertikalen Querschnitt durch die tiefen Gräben 30, 30a von den Körperzonen 2 beabstandet. In der in 3 gezeigten beispielhaften Ausführungsform erstreckt sich die geklemmte Körperzone 5 vertikal unterhalb der tiefen Gräben 30, 30a. In einer anderen Ausführungsform erstrecken sich die tiefen Gräben 30, 30a vertikal unterhalb der geklemmten Körperzone 5. Beispielsweise können sich die geklemmte Körperzone 5 und die Körperzonen 2 in dieselbe vertikale Tiefe erstrecken.
  • Die Halbleitervorrichtung 102 ist typischerweise ebenfalls eine Leistungshalbleitervorrichtung. Demgemäß kann die Isolierschicht 8 an der Hauptfläche 15 zwischen den zwei Gräben 30, 30a in vertikaler Richtung verdickt sein, um Einheitszellen der Leistungshalbleitervorrichtung besser zu entkoppeln. Beispielsweise kann oberhalb der geklemmten Körperzone 5 eine zusätzliche LOCOS-(LOCal Oxidation of Silicon)-Zone 82 gebildet sein. Der Graben 20 der Halbleitervorrichtung 102 erstreckt sich von der ersten Metallauflage 10 durch die dielektrische Zwischenschicht 81, durch die LOCOS-Zone 82 und durch Abschnitte der dünnen dielektrischen Schicht 8, die auf der horizontalen Hauptfläche 15 angeordnet sind. In der beispielhaften Ausführungsform nach 3 kann die leitende Zone 12 in dem tiefen Graben 30 als Feldelektrode 12 betrieben werden. Während des Betriebs wird die Feldelektrode 12 über eine in dem schmalen Graben 20 angeordnete Polydiode 14 auf Source-Potential VS bzw. Emitter-Potential VE geklemmt. Anders als beispielsweise bei den Halbleitervorrichtungen 100 und 101 ist nahe dem tiefen Graben 30 bzw. der leitenden Zone 12 der Halbleitervorrichtung 102 keine vierte Halbleiterzone 4 vorgesehen. Demgemäß wird das Bilden einer strombefördernden Kanalzone nahe der Feldelektrode 12 typischerweise vermieden. Durch geeignetes Vorspannen der leitenden Zone 12a, die in dem Graben 30a angeordnet ist und eine Gate-Elektrode 12a bildet, kann während des Betriebs der Halbleitervorrichtung 102 eine strombefördernde Kanalzone in der Körperzone 2 nahe dem tiefen Graben 30a gebildet werden.
  • 4 zeigt in einem Teilabschnitt eines vertikalen Querschnitts eine Ausführungsform einer Halbleitervorrichtung 103. Die Halbleitervorrichtung 103 gleicht der Halbleitervorrichtung 102. Jedoch wird während des Betriebs durch den schmalen Graben 20 nur die Halbleiterzone 5 der Halbleitervorrichtung 103 auf an die erste Metallauflage 10 angelegtes Source-Potential VS bzw. Emitter-Potential VE geklemmt. Ferner ist außerdem nahe dem tiefen Graben 30 und der leitenden Zone 12 eine vierte Halbleiterzone 4 vorgesehen. Demgemäß können die leitenden Zonen 12, 12a schwebende Gate-Elektroden, durch eine nicht gezeigte Gate-Metallauflage gekoppelte Gate-Elektroden oder geklemmte Gate-Elektroden, die durch nicht gezeigte zusätzliche schmale Gräben geklemmt werden, bilden. Aufgrund der Klemm-Halbleiterzone 5 sind die Kurzschlusseigenschaften der Halbleitervorrichtung 102 im Vergleich zu einer ähnlichen Feldeffektvorrichtung mit beabstandetem Kanal, jedoch ohne Klemmen des schwebenden Körpers zwischen benachbarten Gräben, typischerweise verbessert.
  • Der schmale Graben 20 umfasst typischerweise eine polykristalline Halbleiterzone 21, die mit der geklemmten Halbleiterzone 5 eine Polydiode 14 bildet. In dieser Ausführungsform ist die Polydiode 14 zwischen der polykristallinen Halbleiterzone 21 und der monokristallinen Halbleiterzone 5 gebildet.
  • 5 zeigt in einem Teilabschnitt eines vertikalen Querschnitts eine Ausführungsform einer Halbleitervorrichtung 104. Die Halbleitervorrichtung 104 gleicht der Halbleitervorrichtung 103. Jedoch besitzt die Halbleitervorrichtung 104 keine LOCOS-Zone 82. Demgemäß erstreckt sich ein schmaler Graben 21 durch die dielektrische Zwischenschicht 81, durch Abschnitte der auf der horizontalen Hauptfläche 15 angeordneten dünnen dielektrischen Schicht 8 zu der horizontalen Hauptfläche 15 oder geringfügig unter die horizontale Hauptfläche 15, um zwischen der polykristallinen Halbleiterzone 21 und der monokristallinen geklemmten Körperzone 5 eine Polydiode 14 zu bilden.
  • 6 zeigt in einem Teilabschnitt eines vertikalen Querschnitts eine Ausführungsform einer Halbleitervorrichtung 105. Die Halbleitervorrichtung 105 gleicht der Halbleitervorrichtung 103. Jedoch ist die Polydiode 14 in dem schmalen Graben 20 zwischen den zwei gegensätzlich dotierten polykristallinen Halbleiterzonen 21 und 22 gebildet. Da der pn-Übergang zwischen den zwei polykristallinen Halbleiterzonen 21 und 22 in dem schmalen Graben 20 angeordnet ist, der horizontal von isolierendem Material umgeben ist, beeinflusst die elektrische Feldstärke, die während des Betriebs in der Nähe dieses pn-Übergangs entstehen kann, typischerweise die geklemmte Körperzone 5 nicht. Demgemäß können die Langzeitstabilität und/oder die Zuverlässigkeit der Halbleitervorrichtung 105 verbessert sein. Ferner kann eine Silicidschicht oder Salicidschicht (selbstausrichtende Silicidschicht) 31 zwischen der geklemmten Halbleiterzone 5 und der polykristallinen Halbleiterzone 21 angeordnet sein. Die LOCOS-Zone 82 der Halbleitervorrichtung 105 ist lediglich optional.
  • 7 zeigt in einem Teilabschnitt eines vertikalen Querschnitts eine Ausführungsform einer Halbleitervorrichtung 106. Die Halbleitervorrichtung 106 gleicht der Halbleitervorrichtung 105. Jedoch umfasst der schmale Graben 20 einen polykristallinen Halbleiterzonenstapel 21 bis 24. Der Leitfähigkeitstyp der polykristallinen Halbleiterzone 21 bis 24 wechselt sich typischerweise ab. Demgemäß ist eine Kette von Polydioden in dem schmalen Graben 20 verwirklicht. Dadurch kann die Klemmspannung in beiden Stromrichtungen so konfektioniert werden, wie es für die Anwendung erforderlich ist. Beispielsweise kann die Halbleiterzone 5 auf gleiche positive und negative Spannungsschwankungen in Bezug auf die erste Metallauflage 10 geklemmt werden. Zwei benachbarte polykristalline Halbleiterzonen, beispielsweise die polykristallinen Halbleiterzonen 23 und 24, können jedoch auch vom selben Leitfähigkeitstyp sein, jedoch bei unterschiedlicher Dotierkonzentration, um den spezifischen elektrischen Widerstand durch den schmalen Graben 20 einzustellen. Demgemäß wird eine Reihenschaltung aus einem Widerstand und einer Polydiode oder einem Stapel von Polydioden durch den schmalen Graben 20 geschaffen.
  • Die Silicidschicht 31 zwischen der geklemmten Halbleiterzone 5 und der polykristallinen Halbleiterzone 21 ist lediglich optional. Beispielsweise kann zwischen der geklemmten Halbleiterzone 5 und der polykristallinen Halbleiterzone 2 als Teil der Polydiodenkette ein weiterer pn-Übergang gebildet sein. In einem anderen Beispiel sind die geklemmte Halbleiterzone 5 und die polykristalline Halbleiterzone 21 vom selben Leitfähigkeitstyp, ohne eine Silicidschicht dazwischen. Die LOCOS-Zone 82 der Halbleitervorrichtung 106 ist optional.
  • 8 zeigt in einem Teilabschnitt eines vertikalen Querschnitts eine Ausführungsform einer Halbleitervorrichtung 107. Die Halbleitervorrichtung 107 gleicht der Halbleitervorrichtung 104. Jedoch ist die Halbleiterzone 5 über mehrere schmale Gräben 20, wobei in diesem Fall zwei schmale Gräben 20, 20a gezeigt sind, an die erste Metallauflage 10 geklemmt. Dies erlaubt typischerweise eine bessere Kopplung zwischen der geklemmten Halbleiterzone 5 und der ersten Metallauflage 10. Zum Klemmen einer Gate-Elektrode an die erste Metallauflage 10 oder eine Gate-Metallauflage können zwei oder mehr Gräben verwendet werden. Im Vergleich zu einem schmalen Graben, jedoch mit einer doppelten horizontalen Erstreckung, ist weniger Material erforderlich, womit Kosten während des Bildens der polykristallinen Halbleiterzone 21 gespart werden können. Ferner erlauben zwei Gräben 20, 20a eine größere Freiheit beim Konfektionieren der elektronischen Eigenschaften der Kopplung zwischen der Halbleiterzone 5 und der ersten Metallauflage 10, da gleiche oder verschiedene elektronische Komponenten durch die Gräben 20, 20a geschaffen werden können. Dies ist in den folgenden 9 und 10 gezeigt.
  • Wie in 9 gezeigt ist, können eine Reihenschaltung aus zwei (oder mehr) Dioden und eine Reihenschaltung aus einem Widerstand und einer (oder mehreren) Diode(n) durch einen schmalen Graben und zwischen der ersten Metallauflage 10 und der Halbleiterzone 5 und/oder der leitenden Zone 12 verwirklicht sein.
  • Wie in 10 gezeigt ist, können Parallelschaltungen aus elementaren Dioden (oder Diodenketten) und Widerständen R sowie Parallelschaltungen aus einer Reihenschaltung aus zwei (oder mehr) Dioden und einer Reihenschaltung aus einem Widerstand und einer (oder mehreren) Diode(n) durch zwei schmale Gräben und zwischen der ersten Metallauflage 10 und der Halbleiterzone 5 und/oder leitenden Zone 12 verwirklicht sein. Die Schaltungen von 10 repräsentieren nur einige wenige Beispiele der möglichen Schaltungen.
  • In den 11 bis 21 sind in Teilabschnitten vertikaler Querschnitte Prozesse zum Bilden einer Halbleitervorrichtung 101 gemäß mehreren Ausführungsformen gezeigt. In einem ersten Prozess wird ein Wafer oder Substrat 40 mit einer horizontalen Hauptfläche 15 und einer Halbleiterschicht 1 eines ersten Leitfähigkeitstyps (n-Typs) geschaffen. Wie in 11 gezeigt ist, erstreckt sich die Halbleiterschicht 1 zu der horizontalen Hauptfläche 15. Typischerweise wird später aus den unteren Teilen der Halbleiterschicht 1 eine Driftzone 1 geschaffen. Eine stark dotierte Kontaktschicht 6 oder sechste Halbleiterzone 6 des n+-Typs oder p+-Typs kann sich von der Halbleiterschicht 1 zu einer zu der horizontalen Hauptfläche 15 entgegengesetzt angeordneten Rückfläche 16 erstrecken, um später eine ohmsche Verbindung zu einer Drain-Metallauflage bzw. einer Kollektor-Metallauflage zu bilden. Die Normalenrichtung en der horizontalen Hauptfläche 15 definiert die vertikale Richtung. Das Substrat 40 kann aus irgendeinem passenden Halbleitermaterial wie etwa Si, Ge, GaN oder SiC hergestellt sein. Das Halbleitersubstrat 40 kann ein einziges monokristallines Grundmaterial sein. Es ist auch möglich, dass das Halbleitersubstrat 40 ein monokristallines Grundmaterial 41 und wenigstens eine darauf gebildete Epitaxialschicht 42 umfasst. Das Verwenden von Epitaxialschichten 42 verschafft eine größere Freiheit beim Konfektionieren der Hintergrunddotierung des Materials, da die Dotierkonzentration während der Aufbringung der Epitaxialschicht oder Epitaxialschichten 42 eingestellt werden kann. Die sechste Halbleiterzone 6 kann während der Fertigung als Substrat verwendet werden. Wenn ein einziges monokristallines Grundmaterial 42 verwendet wird, kann die sechste Halbleiterzone 6 auch später, d. h. nach dem Ausdünnen des Grundmaterials, auf die geeignete Dicke für den Vorrichtungsbetrieb implementiert werden.
  • Anschließend werden eine strukturierte Schicht 2 des p-Typs, dritte Halbleiterzonen 3 des p+-Typs und vierte Halbleiterzonen 4 des n+-Typs in dem Halbleiterkörper 40 gebildet, derart, dass jeweils zwischen den zwei zweiten Halbleiterzonen 2 und der ersten Halbleiterzone 1 und jeweils zwischen den zwei zweiten Halbleiterzonen 2 der strukturierten Schicht 2 des p-Typs und entsprechenden dritten Halbleiterzonen 3 pn-Übergänge gebildet sind. Wenigstens Teile der strukturierten Schicht 2 des p-Typs bilden später Körperzonen 2. Demgemäß bilden die pn-Übergange zwischen der Halbleiterzone 1 und der Halbleiterzone 2 typischerweise gleichrichtende Übergänge jeweiliger Körperdioden. Die dritten Halbleiterzonen 3 grenzen an jeweilige Körperzonen 2 an und bilden typischerweise Körperkontaktzonen 3. Wenigstens Teile der vierten Halbleiterzonen 4 bilden später Source-Zonen 4 oder Emitter-Zonen 4. Die strukturierte Schicht 2 des p-Typs, die dritten Halbleiterzonen 3 und die vierten Halbleiterzonen 4 werden typischerweise durch Implantation geeigneter Mengen von Dotierstoffen an der horizontalen Hauptfläche 15 und anschließende Eintreibprozesse gebildet. Die sich ergebende Struktur 101 ist in 12 gezeigt.
  • Alternativ kann anstelle der strukturierten Schicht 2 eine unstrukturierte Schicht 2a des p-Typs gebildet sein. Dies ist durch die gestrichelte Linie in 12 gezeigt. Die Schicht 2a kann als Epitaxialschicht 2a oder durch Implantation und einen anschließenden Eintreibschritt ausgebildet sein.
  • Die dritten Halbleiterzonen 3 der Halbleitervorrichtung 101 sind von der horizontalen Hauptfläche 15 beabstandet und werden später über flache Gräben kontaktiert. In anderen Ausführungsformen erstrecken sich die dritten Halbleiterzonen 3 zu der horizontalen Hauptfläche 15. Demgemäß können die dritten Halbleiterzonen 3 und die vierten Halbleiterzonen 4 durch ebene Kontakte kontaktiert werden.
  • Nach dem Bilden der strukturierten Schicht 2 des p-Typs, dritter Halbleiterzonen 3 des p+-Typs und vierter Halbleiterzonen 4 des n+-Typs werden tiefe Gräben 30, 30a von der horizontalen Hauptfläche 15 aus in den Halbleiterkörper 40 geätzt, derart, dass jeder der tiefen Gräben 30, 30a an die erste Halbleiterzone 1, eine jeweilige zweite Halbleiterzone 2 und eine jeweilige vierte Halbleiterzone 4 anschließt, und derart, dass sich die tiefen Gräben 30, 30a vertikal unterhalb des pn-Übergangs der Körperdiode erstrecken. Die sich ergebende Struktur 101 ist in 13 gezeigt. Die tiefen Gräben 30, 30a können auch vor dem Bilden der Schicht 2a und/oder vor dem Bilden dritter Halbleiterzonen 3 und/oder vor dem Bilden vierter Halbleiterzonen 4 gebildet werden.
  • Wenn anstelle der strukturierten Schicht 2 eine unstrukturierte Schicht 2a des p-Typs gebildet worden ist, wird zusätzlich eine fünfte Halbleiterzone 5 durch Ätzen tiefer Gräben 30, 30a gebildet. Typischerweise bildet die fünfte Halbleiterzone 5 später eine schwebende oder geklemmte Körperzone 5. Die Datierkonzentration und/oder die vertikale Erstreckung der fünften Halbleiterzone 5 kann durch weitere Implantation und Eintreibprozesse eingestellt werden. Die fünfte Halbleiterzone 5 und die erste Halbleiterzone 1 bilden außerdem einen pn-Übergang. Die fünfte Halbleiterzone kann früher im Prozess, z. B. durch Anwendung von Ionenimplantations- und Diffusionstechniken, z. B. noch vor dem Bilden von Gräben 30, 30a, gebildet werden.
  • Anschließend wird wenigstens auf den Wänden der tiefen Gräben 30, 30a eine dünne dielektrische Schicht 8 gebildet. Typischerweise bildet die dünne dielektrische Schicht 8 später eine dielektrische Gate-Schicht 8. Wie in 14 gezeigt ist, bedeckt die dünne dielektrische Schicht typischerweise auch die horizontale Hauptfläche 15. Die dünne dielektrische Schicht 8 kann in einem CVD-Prozess (durch chemische Gasphasenabscheidung) oder als thermisches Oxid oder eine Kombination aus beidem gebildet werden. Der tiefe Graben 30 besitzt, in dem gezeigten vertikalen Querschnitt, eine erste maximale horizontale Erstreckung h1, die im Folgenden auch als weitere horizontale Erstreckung h1 bezeichnet wird. Die erste maximale horizontale Erstreckung h1 liegt typischerweise im Bereich von etwa 0,2 µm bis etwa 5 µm, noch typischer im Bereich von etwa 0,7 µm bis etwa 3 µm. Der tiefe Graben 30a besitzt typischerweise, wenigstens in dem gezeigten Querschnitt, dieselbe Geometrie wie der tiefe Graben 30.
  • Anschließend wird eine leitende Schicht 12c, beispielsweise eine hoch dotierte Poly-Si-Schicht 12c, im Wesentlichen konform auf die horizontale Hauptfläche 15 aufgebracht. Je nach Prozessbedingungen während der Aufbringung können sich über jedem der tiefen Gräben 30, 30a kleine Senkungen 50 bilden und sich in jedem der tiefen Gräben 30, 30a kleine Leerstellen oder eine Perlenkette kleiner Leerstellen 51 bilden. Die sich ergebende Struktur 101 ist in 15 gezeigt. Bei eingestellten Abscheidungsbedingungen bildet sich gegebenenfalls anstelle der Perlenkette 51 nur eine Nahtlinie 51. Unter weiter optimierten Bedingungen, z. B. einer Berücksichtigung der Winkel der Grabenwände, kann das Bilden von Nahtlinien vermieden werden.
  • Anschließend wird die leitende Schicht 12c zurückgeätzt, um isolierte leitende Zonen 12 bzw. 12a in den Gräben 30 und 30a zu bilden. Die sich ergebende Struktur 101 ist in 16 gezeigt. Der Klarheit halber sind jegliche Senkungen, Perlenketten oder Nahtlinien in 16 und den folgenden Figuren nicht gezeigt. Alternativ oder zusätzlich werden die isolierten leitenden Zonen 12 und 12a in einem CMP-Prozess (durch chemisch-mechanisches Planarisieren oder chemisch-mechanisches Polieren), der jegliche während der Aufbringung der leitenden Schicht 12c gebildete Senkungen entfernt, gebildet. Das Rückätzen kann unter Verwendung einer Maske und Belassen der elektrischen Verbindungen zwischen den leitenden Zonen 12, 12a und/oder einer Außenverbindung der leitenden Zonen 12 und/oder 12a ausgeführt werden. Dies ist in 16 nicht gezeigt.
  • Der mit Bezug auf die 11 bis 16 erläuterte Prozess kann auch als Prozess des Schaffens eines Halbleiterkörpers 40, der eine horizontale Hauptfläche 15 und eine in einem tiefen Graben 30 angeordnete Gate-Elektrodenstruktur besitzt, beschrieben werden. Der tiefe Graben 30 weist, in einem vertikalen Querschnitt, eine erste horizontale Erstreckung h1 auf. Die Gate-Elektrodenstruktur besitzt eine Gate-Elektrode 12, die von dem Halbleiterkörper 40 isoliert ist. Eine obere Oberfläche der Gate-Elektrode 12 ist freigelegt.
  • Anschließend wird auf der horizontalen Hauptfläche 15 eine Isolierschicht 81 oder dielektrische Zwischenschicht 81 gebildet, derart, dass die Isolierschicht die leitenden Zonen 12, 12a bedeckt. Die sich ergebende Halbleitervorrichtung 101 ist in 17 gezeigt. Die Isolierschicht 81 wird typischerweise in einem CVD-Prozess gebildet und besitzt eine Dicke von etwa 0,2 µm bis etwa 3 µm.
  • Anschließend wird ein schmaler Graben 20 durch die Isolierschicht 81 wenigstens zu dem Halbleiterkörper 40 bzw. der horizontalen Hauptfläche 15 geätzt. In der in 18 gezeigten beispielhaften Ausführungsform wird die leitende Zone 12 durch Ätzen des schmalen Grabens 20 freigelegt.
  • Gemäß einer Ausführungsform besitzt der schmale Graben 20, in dem gezeigten vertikalen Querschnitt, eine zweite horizontale Erstreckung h2, die kleiner ist als die erste horizontale Erstreckung h1. Typischerweise liegt die zweite horizontale Erstreckung h2 im Bereich von etwa 0,1 µm bis etwa 2,5 µm, noch typischer im Bereich von etwa 0,3 µm bis etwa 1,5 µm.
  • Gemäß einer Ausführungsform erstreckt sich der tiefe Graben 30 unterhalb der horizontalen Hauptfläche 15 in eine erste vertikale Tiefe d1, die typischerweise von etwa 0,5 µm bis etwa 10 µm reicht, während sich der schmale Graben 20 in eine zweite vertikale Tiefe d2 erstreckt, die kleiner ist als die erste vertikale Tiefe d1. Typischerweise ist die zweite vertikale Tiefe d2 kleiner als etwa 500 nm, noch typischer kleiner als 300 nm. Der schmale Graben 20 wird typischerweise gebildet durch Trockenätzen unter Verwendung z. B. eines Fluorionen enthaltenden Plasmas. Die Geschwindigkeit des Trockenätzens hängt von dem zu ätzenden Material ab. Ein geringfügiges Ätzen in die leitende Zone 12 ist unkritisch. Demgemäß wird ein weites Verarbeitungsfenster geschaffen.
  • Gemäß einer Ausführungsform werden während des Ätzens schmaler Gräben 20 weitere schmale Gräben 28 gebildet, derart, dass sich die weiteren schmalen Gräben 28 wenigstens zu dem Halbleiterkörper 40 erstrecken. In der in 18 gezeigten beispielhaften Ausführungsform werden dritte Halbleiterzone 3 durch Bilden schmaler Gräben 28 freigelegt. Ferner können durch Bilden schmaler Gräben 28 vierte Halbleiterzonen 4 gebildet werden. Demgemäß können später zweite Halbleiterzonen 2, dritte Halbleiterzonen 3 und vierte Halbleiterzonen 4 durch weitere schmale Gräben 28 kontaktiert werden. In einer weiteren Ausführungsform kann ein Kontakt mit der dritten Halbleiterzone 3 und der vierten Halbleiterzone 4 durch eine seitliche Begrenzung der dritten Halbleiterzone 3 und der vierten Halbleiterzone 4 hergestellt werden, ohne schmale Gräben 28 in den Halbleiterkörper 40 zu verlängern.
  • Gemäß einer Ausführungsform wird durch Aufbringen einer Übergangsmetallschicht, beispielsweise einer Wolframschicht oder einer Titanschicht oder einer Tantalschicht oder einer Kobaltschicht, ohne eine zusätzliche Maske und einen thermischen Prozess eine Silicidschicht 31 als Silicid 31 gebildet. Dadurch wird ein niederohmiger Kontakt mit der Körperzone 2 und der Source- oder Emitter-Zone 4 sowie der leitenden Zone 12 vorbereitet.
  • Anschließend wird in einem ähnlichen CVD-Prozess, wie er mit Bezug auf 15 erläutert worden ist, eine polykristalline Halbleiterschicht aufgebracht. Das Aufbringen wird typischerweise so ausgeführt, dass die aufgebrachte polykristalline Halbleiterschicht eine minimale vertikale Dicke von wenigstens der halben zweiten horizontalen Erstreckung h2 besitzt. Dies bedeutet, dass im vertikalen Querschnitt die minimale vertikale Dicke der aufgebrachten polykristallinen Halbleiterschicht gleich oder größer als 50% der horizontalen Erstreckung h2 des schmalen Grabens 20 ist. Mit anderen Worten, die aufgebrachte polykristalline Halbleiterschicht wird typischerweise als eine konforme Schicht gebildet, derart, dass der schmale Graben 20 und die weiteren schmalen Gräben 28 wenigsten vollständig aufgefüllt sind. Je nach Prozessbedingungen können sich während des Aufbringens der konformen Schicht ähnlich, wie mit Bezug auf 15 erläutert worden ist, zum Auffüllen der tiefen Gräben mit polykristallinem Silicium kleine Senkungen, kleine Leerstellen oder Perlenketten kleiner Leerstellen oder Nahtlinien bilden. Diese Strukturen können in der endgültig gebildeten Vorrichtung erfassbar sein. Der Klarheit halber sind diese Strukturen jedoch nicht gezeigt. Anschließend wird die aufgebrachte polykristalline Halbleiterschicht maskenlos rückgeätzt und/oder ein CMP-Prozess ausgeführt, um eine polykristalline Halbleiterzone 21 in dem schmalen Graben 20 und eine polykristalline Halbleiterzone 29 in jedem der optionalen weiteren schmalen Gräben 28 zu bilden. Die sich ergebende Struktur 101 ist in 19 gezeigt. Die polykristallinen Halbleiterzonen 21 und 29 können als dotierte polykristalline Halbleiterzonen aufgebracht werden. Alternativ oder zusätzlich kann das Dotieren der polykristallinen Halbleiterzonen 21 und 29 durch Implantation geeigneter Dotierstoffmengen und anschließende Eintreibprozesse erreicht werden.
  • Der letztere Prozess ist in 20 bezüglich des Bildens einer Polydiode 14 in dem schmalen Graben 20 gezeigt. In der in 20 gezeigten beispielhaften Ausführungsform sind die polykristallinen Halbleiterzonen 21 und 29 vom n-Typ. Durch eine Maske 7 werden Phosphorionen oder Arsenionen in einen oberen Abschnitt des schmalen Grabens 20 implantiert. Dies ist durch die gestrichelten Pfeile gezeigt. Nach einem anschließenden thermischen Prozess ist zwischen einer unteren polykristallinen Halbleiterzone 21 und einer oberen polykristallinen Halbleiterzone 22 ein sich horizontal erstreckender pn-Übergang gebildet. Demgemäß ist in dem schmalen Graben 20 eine vertikale Polydiode 14 ausgebildet. Diese Struktur kann auch durch anschließendes Aufbringen und Rückätzen eines polykristallinen Halbleitermaterials des p-Typs und/oder des n-Typs erreicht werden. Typischerweise sind die polykristallinen Halbleiterzonen 21, 22 und 29 als polykristalline Silicium-Halbleiterzonen ausgebildet.
  • Gemäß einer Ausführungsform sind die Dotierkonzentrationen der polykristallinen Halbleiterzone 21 des n-Typs und der polykristallinen Halbleiterzone 22 des p-Typs so gewählt, dass die Polydiode 14 als Zenerdiode ausgebildet ist.
  • Anschließend wird auf die Isolierschicht 81 eine erste Metallauflage 10 aufgebracht und auf der Rückseite 16 eine zweite Metallauflage 11 gebildet. Die sich ergebende Struktur 101 ist in 21 gezeigt und kann je nach Leitfähigkeitstyp der sechsten Halbleiterzone 6 als MOSFET mit geklemmter Gate-Elektrode 12 oder als IGBT mit geklemmter Gate-Elektrode 12 betrieben werden.
  • In den 22 und 23 sind in Teilabschnitten vertikaler Querschnitte weitere Prozesse zum Bilden einer Halbleitervorrichtung 100 gemäß mehreren Ausführungsformen gezeigt. Die ersten Prozesse zum Bilden der Halbleitervorrichtung 100 gleichen jenen, die für die Halbleitervorrichtung 101 mit Bezug auf die 11 bis 18 erläutert wurden. Anschließend wird der schmale Graben 20 mit einer dielektrischen Schicht 7a, beispielsweise einer Siliciumoxidschicht 7a, maskiert oder mit einer Maske 7b aufgefüllt, wie durch die gestrichelte Linie 7b angegeben ist. Beispielsweise kann eine Siliciumoxidschicht 7a durch thermische Oxidation in einem Temperaturbereich von etwa 800°C bis etwa 1000°C und anschließendes Rückätzen gebildet werden. Der Grund dafür ist, dass die Wachstumsgeschwindigkeit von Siliciumoxid auf Polysilicium der leitenden Zone 12 verglichen mit der Wachstumsgeschwindigkeit von Siliciumoxid auf monokristallinem Silicium der dritten Halbleiterzone 3 etwa zwei- bis dreimal höher ist. Die sich ergebende Halbleitervorrichtung 100 ist in 22 gezeigt.
  • Anschließend werden in den weiteren Gräben Silicidschichten 31 gebildet und die dielektrische Schicht 7a bzw. die Maske 7b entfernt. Anschließend werden, ähnlich wie mit Bezug auf 19 erläutert worden ist, die polykristallinen Halbleiterzonen 21 und 29 in dem schmalen Graben 20 bzw. den weiteren schmalen Gräben 28 gebildet. Demgemäß wird zwischen der polykristallinen Halbleiterzone 21 und der leitenden Zone 12 eine Polydiode 14 gebildet.
  • Anschließend werden eine erste Metallauflage 10 in Kontakt mit den dritten Halbleiterzonen 3 und den vierten Halbleiterzonen 4 sowie eine zweite Metallauflage 11 in Kontakt mit der sechsten Halbleiterzone 6 gebildet. Die sich ergebende Halbleitervorrichtung 101 ist in 23 gezeigt. Die Halbleitervorrichtung 100 kann als MOSFET mit geklemmter Gate-Elektrode 12 bzw. als IGBT mit geklemmter Gate-Elektrode 12 betrieben werden.
  • Mit anderen Worten, die Halbleitervorrichtungen 100 und 101 werden so gebildet, dass ein Strompfad mit einem gleichrichtenden Übergang durch einen jeweiligen schmalen Graben 20 und zwischen der ersten Metallauflage 10 und der leitenden Zone 12 ausgebildet ist. Demgemäß bildet die leitende Zone 12 eine geklemmte Gate-Elektrode 12.
  • In den 24 bis 28 ist in Teilabschnitten vertikaler Querschnitte ein weiteres Verfahren zum Bilden einer Halbleitervorrichtung 102 gemäß mehreren Ausführungsformen gezeigt. Die ersten Prozesse zum Bilden der Halbleitervorrichtung 102 gleichen jenen, die für die Halbleitervorrichtung 101 mit Bezug auf die 11 bis 16 erläutert worden sind. Jedoch ist, anstatt dritte und vierte Halbleiterzonen 3, 4 zu bilden, eine fünfte Halbleiterzone 5 in diesen Prozessen gebildet worden, beispielsweise durch Implantation und Diffusion. Die fünfte Halbleiterzone 5 erstreckt sich typischerweise vertikal unterhalb der tiefen Gräben 30, 30a. Die sich ergebende Halbleitervorrichtung 102 ist in 24 gezeigt.
  • Anschließend wird horizontal zwischen den zwei tiefen Gräben 30, 30a eine LOCOS-Zone 82 gebildet. Anschließend werden in den zweiten Halbleiterzonen 2 dritte Halbleiterzonen 3 des p+-Typs und in der zweiten Halbleiterzone 2 nahe dem tiefen Graben 30 eine vierte Halbleiterzone 4 des n+-Typs gebildet, beispielsweise durch Implantation und Diffusion. Die sich ergebende Halbleitervorrichtung 102 ist in 25 gezeigt. Die LOCOS-Zone 82 erstreckt sich vertikal von oberhalb der dünnen dielektrischen Schicht 8 in den Halbleiterkörper 40. Während der Bildung der LOCOS-Zone 82 werden thermische Prozesse ausgeführt. Demgemäß können die zweite und die fünfte Halbleiterzone 2 und 5 durch Ausdiffundieren von Dotierstoffen weiter wachsen. Dem wird typischerweise Rechnung getragen, jedoch ist es in den 24 und 25 nicht gezeigt. In anderen Ausführungsformen wird die LOCOS-Zone 82 vor dem Bilden zweiter und/oder dritter und/oder vierter und/oder fünfter Halbleiterzonen 2, 3, 4 und 5 gebildet. Demgemäß wird ein weiteres Wachstum der betreffenden Zonen vermieden. Die LOCOS-Zone 82 kann auch vor dem Bilden der tiefen Gräben 30, 30a gebildet werden.
  • Anschließend wird auf der horizontalen Hauptfläche 15, beispielsweise in einem CVD-Prozess, eine dielektrische Zwischenschicht 81 gebildet. Durch die dielektrische Zwischenschicht 81 werden ein dünner Graben 20 und optional weitere dünne Gräben 28 geätzt, um den Halbleiterkörper 40 freizulegen. Diese Prozesse gleichen jenen, die für die Halbleitervorrichtung 101 mit Bezug auf die 17 und 18 erläutert worden sind. Jedoch wird der dünne Graben 20 auch durch die LOCOS-Zone 82 geätzt und die fünfte Halbleiterzone 5 ebenfalls freigelegt.
  • Anschließend wird am Boden des dünnen Grabens 21 und der weiteren dünnen Gräben 29 ein Silicid 31 als Salicid gebildet. Ferner werden in dem dünnen Graben 21 und den weiteren dünnen Gräben 28 ähnlich, wie mit Bezug auf 19 erläutert worden ist, die polykristalline Halbleiterzone 21 und polykristalline Halbleiterzonen 29 gebildet. Anschließend wird auf der dielektrischen Zwischenschicht 81 eine strukturierte Maske 7 gebildet, derart, dass der dünne Graben 20 freigelegt ist. Die sich ergebende Struktur 102 ist in 26 gezeigt.
  • Durch die Maske 7 werden in einem oberen Abschnitt des dünnen Grabens 20 Phosphorionen oder Arsenionen implantiert. Dies ist durch gestrichelte Pfeile in 27 gezeigt. Nach einem anschließenden thermischen Prozess ist zwischen einer untern polykristallinen Halbleiterzone 21 und einer oberen polykristallinen Halbleiterzone 22 ein sich horizontal erstreckender pn-Übergang gebildet.
  • Anschließend werden eine erste Metallauflage 10 in Kontakt mit den dritten Halbleiterzonen 3 und den vierten Halbleiterzonen 4 sowie eine zweite Metallauflage 11 in Kontakt mit der sechsten Halbleiterzone 6 gebildet. Die sich ergebende Halbleiterstruktur 102 ist in 28 gezeigt und kann ebenfalls als Feldeffektvorrichtung mit geklemmter Feldelektrode 12 und geklemmter Körperzone 5 betrieben werden. Mit anderen Worten, die Halbleitervorrichtung 102 wird so gebildet, dass ein Strompfad mit einem gleichrichtenden Übergang durch den dünnen Graben 20 und zwischen der ersten Metallauflage 10 und der leitenden Zone 12 ausgebildet ist, um eine geklemmte Feldelektrode zu schaffen, und dass ein weiterer Strompfad mit dem gleichrichtenden Übergang durch den dünnen Graben 20 und zwischen der ersten Metallauflage 10 und der fünften Halbleiterzone 5 ausgebildet ist, um eine geklemmte Körperzone 5 zu schaffen.
  • In den 29 und 30 sind in Teilabschnitten vertikaler Querschnitte weitere Prozesse zum Bilden einer Halbleitervorrichtung 107 gemäß mehreren Ausführungsformen gezeigt. Die ersten Prozesse zum Bilden der Halbleitervorrichtung 107 gleichen jenen, die für die Halbleitervorrichtung 101 mit Bezug auf die 11 bis 16 erläutert worden sind. Ferner ist die fünfte Halbleiterzone 5 durch Implantation gebildet worden, derart, dass sie sich vertikal unterhalb der tiefen Gräben 30, 30a erstreckt.
  • Anschließend wird auf der horizontalen Hauptfläche 15 eine dielektrische Zwischenschicht 81 gebildet. In der in 29 gezeigten beispielhaften Ausführungsform werden zwei schmale Gräben 20, 20a und zwei optionale weitere schmale Gräben 29 durch die dielektrische Zwischenschicht 81 und die dünne dielektrische Schicht 8 geätzt, um den Halbleiterkörper 40 freizulegen. Diese Prozesse gleichen jenen, die für die Halbleitervorrichtung 101 mit Bezug auf die 17 und 18 erläutert worden sind. Jedoch legt das Ätzen der schmalen Gräben 20, 20a die fünfte Halbleiterzone 5 frei, anstatt die leitenden Zonen 12 und 12a in den tiefen Gräben 30 bzw. 30a freizulegen. Dies ist in 29 gezeigt.
  • Anschließend werden, ähnlich wie mit Bezug auf 19 erläutert worden ist, die polykristallinen Halbleiterzonen 21 und 29 des n-Typs in dem schmalen Graben 21 und den weiteren schmalen Gräben 28 gebildet. Demgemäß ist zwischen der fünften Halbleiterzone 5 und jeder der polykristallinen Halbleiterzonen 21 eine Polydiode 14 ausgebildet.
  • Anschließend werden eine erste Metallauflage 10 in Kontakt mit den dritten Halbleiterzonen 3 und den vierten Halbleiterzonen 4 sowie eine zweite Metallauflage 11 in Kontakt mit der sechsten Halbleiterzone 6 gebildet. Die sich ergebende Halbleiterstruktur 102 ist in 28 gezeigt und kann als Feldeffektvorrichtung mit geklemmter Körperzone 5 betrieben werden.
  • Um in der Halbleitervorrichtung 107 eine oder zwei Polydioden mit entgegengesetzter Vorwärtsstromrichtung zu bilden, werden typischerweise zwei polykristalline Halbleiterzonen in einem oder beiden der zwei schmalen Gräben 20, 20a gebildet. Ferner wird, wie mit Bezug auf 28 erläutert worden ist, eine Silicidschicht zwischen der unteren der gebildeten zwei polykristallinen Halbleiterzonen und der fünften Halbleiterzone 5 gebildet.
  • Die schmalen Gräben 20, 20a können auch eine Polydiodenkette umfassen, die als polykristalliner Halbleiterzonenstapel mit abwechselndem Dotiertyp ausgebildet ist. Ein solcher Stapel kann durch mehrfache Implantations- oder Abscheidungsprozesse gebildet werden. Es sei angemerkt, dass die Diffusion von Dotierstoffen in polykristallinem Silicium, verglichen mit monokristallinem Silicium, etwa zehnmal schneller ist. Demgemäß ist das Bilden einer Polydiodenkette durch Implantation vergleichsweise einfach und schnell. Typischerweise werden Polydioden nach Prozessen gebildet, die bei höheren Temperaturen ausgeführt werden, um eine Diffusion von Dotierstoffen von polykristallinen Halbleiterzonen in monokristalline Halbleiterzonen zu vermeiden oder wenigstens zu minimieren. Mit anderen Worten, Polydioden werden typischerweise als eine der letzten Strukturen, jedoch vor dem Bilden der Metallauflagen 10, 11, ausgeführt.
  • Die elektronischen Eigenschaften der durch die schmalen Gräben 20, 20a geschaffenen Strompfade können sich unterscheiden. Beispielsweise kann die durch den Graben 20a geschaffene Diode 14 antiparallel zu der durch den Graben 20a der Halbleitervorrichtung 107 geschaffene Diode 14 geschaltet sein. In einem weiteren Beispiel wird nur ein Widerstand durch einen der schmalen Gräben 20, 20a geschaffen.
  • Die geklemmte Körperzone und/oder die geklemmte Gate-Elektrode und/oder die geklemmte Feldelektrode können mit einer Metallauflage durch einen oder mehrere schmale Gräben verbunden sein.
  • Den hier erläuterten Verfahren ist gemeinsam, dass ein schmaler Graben wenigstens durch eine auf einer horizontalen Hauptfläche des Halbleiterkörpers angeordnete dielektrische Zwischenschicht geätzt wird. Der schmale Graben wird wenigstens zu dem Halbleiterkörper bzw. der horizontalen Hauptfläche geätzt. Dadurch werden eine monokristalline Halbleiterzone des Halbleiterkörpers und/oder eine Gate-Elektrode und/oder eine Feldelektrode, die in einem Graben angeordnet sind, freigelegt. Eine polykristalline Halbleiterschicht wird so aufgebracht, dass der schmale Graben wenigstens vollständig aufgefüllt ist, und eine polykristalline Halbleiterzone wird in dem schmalen Graben durch maskenloses Rückätzen der polykristallinen Halbleiterzone oder chemisch-mechanisches Polieren gebildet. Ferner wird eine erste Metallauflage auf die dielektrische Zwischenschicht aufgebracht. Die Prozesse werden so ausgeführt, dass eine Polydiode, die wenigstens teilweise in dem schmalen Graben angeordnet ist, zwischen der ersten Metallauflage und der monokristallinen Halbleiterzone des Halbleiterkörpers und/oder der Gate-Elektrode ausgebildet ist. Dadurch wird ein einfaches Verfahren zum Bilden einer Halbleitervorrichtung mit einer geklemmten monokristallinen Halbleiterzone und/oder einer geklemmten Gate-Elektrode geschaffen. Die horizontale Erstreckung des schmalen Grabens ist typischerweise kleiner als die horizontale Erstreckung des tiefen Grabens. Aufgrund der Bildung einer polykristallinen Halbleiterzone in dem schmalen Graben durch konforme Aufbringung wird bei geringem Materialverbrauch eine integrierte Polydiode geschaffen.
  • Die obige Beschreibung verwendet spezifische Ausführungsformen, um die Erfindung zu offenbaren, einschließlich der besten Art und Weise, und um jedem Fachmann auf dem Gebiet zu ermöglichen, die Erfindung auszuführen und zu verwenden. Obwohl die Erfindung hinsichtlich verschiedener spezifischer Ausführungsformen beschrieben worden ist, werden Fachleute auf dem Gebiet erkennen, dass die Erfindung mit Abänderung im Rahmen des Leitgedankens und Umfangs der Ansprüche praktiziert werden kann. Insbesondere können sich gegenseitig nicht ausschließende Merkmale der oben beschriebenen Ausführungsformen miteinander kombiniert werden.
  • In Anbetracht des obigen Spielraums von Abwandlungen und Anwendungen ist die vorliegende Erfindung selbstverständlich weder durch die vorangehende Beschreibung noch durch die begleitenden Zeichnungen begrenzt. Vielmehr ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre zulässigen Äquivalente begrenzt.

Claims (25)

  1. Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung, das Folgendes umfasst: Bereitstellen eines Halbleiterkörpers (40), der eine horizontale Hauptfläche (15) und eine nahe der Hauptfläche angeordnete leitende Zone (12) aufweist; Bilden einer Isolierschicht (81) auf der horizontalen Hauptfläche (15); Ätzen eines schmalen Grabens (20) durch die Isolierschicht (81), derart, dass ein Abschnitt der leitenden Zone (5, 12) freigelegt ist, wobei der schmale Graben (20) in einem vertikalen Querschnitt eine maximale horizontale Erstreckung aufweist; und Bilden einer vertikalen Polydiodenstruktur mit einem sich horizontal erstreckenden pn-Übergang, wobei das Bilden der vertikalen Polydiodenstruktur Folgendes umfasst : Aufbringen einer polykristallinen Halbleiterschicht, die eine minimale vertikale Dicke von wenigstens der halben maximalen horizontalen Erstreckung aufweist; und maskenloses Rückätzen der polykristallinen Halbleiterschicht, um eine polykristalline Zone (21, 22) in dem schmalen Graben (20) zu bilden.
  2. Verfahren nach Anspruch 1, wobei der sich horizontal erstreckende pn-Übergang zwischen der polykristallinen Zone und der leitenden Zone gebildet ist.
  3. Verfahren nach Anspruch 1, wobei der sich horizontal erstreckende pn-Übergang in der in dem schmalen Graben (20) angeordneten polykristallinen Zone (21, 22) gebildet ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden der Polydiodenstruktur das Bilden einer Zenerdiode umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei sich die leitende Zone (12) bis zu der horizontalen Hauptfläche (15) erstreckt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die leitende Zone (5) eine monokristalline Halbleiterzone des Halbleiterkörpers (40) ist und wobei die leitende Zone (5) benachbart zu einem in dem Halbleiterkörper (40) angeordneten isolierten tiefen Graben (30) angeordnet ist, wobei der isolierte tiefe Graben (30) im vertikalen Querschnitt eine horizontale Erstreckung aufweist, die größer als die maximale horizontale Erstreckung des schmalen Grabens (20) ist.
  7. Verfahren nach Anspruch 6, wobei der Halbleiterkörper (40) eine erste Halbleiterzone (1), eine zweite Halbleiterzone (2) und einen zwischen der ersten Halbleiterzone und der zweiten Halbleiterzone gebildeten pn-Übergang umfasst, wobei sich der isolierte tiefe Graben (30) vertikal bis unterhalb des pn-Übergangs in die erste Halbleiterzone (1) erstreckt und wobei der tiefe Graben (30) zwischen der zweiten Halbleiterzone (2) und der leitenden Zone (5) angeordnet ist, wobei das Verfahren ferner Folgendes umfasst: Bilden einer ersten Metallauflage (10) auf der Isolierschicht (81); Bilden eines weiteren schmalen Grabens (28) zusammen mit dem Bilden des schmalen Grabens (20); und Bilden einer weiteren polykristallinen Zone (29) in dem weiteren schmalen Graben während des Aufbringens der polykristallinen Halbleiterschicht und maskenlosen Ätzens der polykristallinen Halbleiterschicht; derart, dass zwischen der ersten Metallauflage (10) und der leitenden Zone (5) ein Strompfad, der einen gleichrichtenden Übergang umfasst, gebildet ist und zwischen der ersten Metallauflage und der zweiten Halbleiterzone (2) ein ohmscher Strompfad gebildet ist.
  8. Verfahren nach einem der Ansprüche 1 bis 5, wobei die leitende Zone (12) in einem in dem Halbleiterkörper (40) angeordneten isolierten tiefen Graben (30) angeordnet ist, wobei der isolierte tiefe Graben (30) im vertikalen Querschnitt eine horizontale Erstreckung aufweist, die größer ist als die maximale horizontale Erstreckung des schmalen Grabens.
  9. Verfahren nach Anspruch 8, wobei der Halbleiterkörper (40) eine erste Halbleiterzone (1), eine zweite Halbleiterzone (2) und einen zwischen der ersten Halbleiterzone und der zweiten Halbleiterzone gebildeten pn-Übergang umfasst, wobei sich der isolierte tiefe Graben (30) vertikal unterhalb des pn-Übergangs in die erste Halbleiterzone (1) erstreckt, wobei das Verfahren ferner Folgendes umfasst: Bilden einer ersten Metallauflage (10) auf der Isolierschicht (81); Bilden eines weiteren schmalen Grabens (28) zusammen mit dem Bilden des schmalen Grabens (20); und Bilden einer weiteren polykristallinen Zone (29) in dem weiteren schmalen Graben (28) während des Aufbringens der polykristallinen Halbleiterschicht und maskenlosen Ätzens der polykristallinen Halbleiterschicht; derart, dass zwischen der ersten Metallauflage (10) und der leitenden Zone (12) ein Strompfad, der einen gleichrichtenden Übergang umfasst, gebildet ist und zwischen der ersten Metallauflage (10) und der zweiten Halbleiterzone (2) ein ohmscher Strompfad gebildet ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, das ferner das Bilden eines Salicids auf dem freigelegten Abschnitt der leitenden Zone vor dem Bilden der vertikalen Polydiodenstruktur umfasst.
  11. Verfahren zum Bilden einer Graben-Gate-Feldeffekt-Halbleitervorrichtung, das Folgendes umfasst: Bereitstellen eines Halbleiterkörpers (40), der eine horizontale Hauptfläche (15) und eine Gate-Elektrodenstruktur mit einer leitenden Zone (12), die in einem in dem Halbleiterkörper angeordneten tiefen Graben (30) angeordnet ist, aufweist, wobei der tiefe Graben (30) in einem vertikalen Querschnitt eine horizontale Erstreckung aufweist; Bilden einer Isolierschicht (81) auf der horizontalen Hauptfläche (15), derart, dass die Isolierschicht (81) die leitende Zone (12) bedeckt; Ätzen eines schmalen Grabens (20) durch die Isolierschicht (81), derart, dass ein Abschnitt der leitenden Zone (12) freigelegt wird, wobei der schmale Graben (20) im vertikalen Querschnitt eine maximale horizontale Erstreckung aufweist, die kleiner ist als die horizontale Erstreckung des tiefen Grabens (30); und Bilden einer integrierten vertikalen Polydiodenstruktur mit einem sich horizontal erstreckenden pn-Übergang, wobei das Bilden der integrierten vertikalen Polydiodenstruktur Folgendes umfasst: Aufbringen einer polykristallinen Halbleiterschicht, derart, dass der schmale Graben (20) vollständig aufgefüllt ist; und maskenloses Rückätzen der polykristallinen Halbleiterschicht, um eine polykristalline Zone (21, 22) in dem schmalen Graben (20) zu bilden.
  12. Verfahren nach Anspruch 11, das ferner das Bilden einer ersten Metallauflage (10) auf der Isolierschicht (81) umfasst, derart, dass ein Strompfad, der einen gleichrichtenden Übergang umfasst, durch die polykristalline Zone (21, 22) in dem schmalen Graben gebildet ist, wobei der Strompfad zwischen der ersten Metallauflage (10) und der leitenden Zone (12) und/oder einer monokristallinen Halbleiterzone (5) des Halbleiterkörpers gebildet wird, wobei die monokristalline Halbleiterzone (5) an den tiefen Graben angrenzt.
  13. Verfahren nach Anspruch 11 oder 12, wobei, im vertikalen Querschnitt, sich der tiefe Graben (30) in eine erste vertikale Tiefe erstreckt und sich der schmale Graben (20) in eine zweite vertikale Tiefe erstreckt, die kleiner als die erste vertikale Tiefe ist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, das ferner das maskenlose Aufbringen eines Übergangsmetalls auf die freiliegende leitende Zone (12) vor dem Aufbringen der polykristallinen Halbleiterschicht umfasst.
  15. Verfahren zum Bilden einer Halbleitervorrichtung, das Folgendes umfasst: Bereitstellen eines Halbleiterkörpers (40), der eine horizontale Hauptfläche (15) und eine sich zu der horizontalen Hauptfläche (15) erstreckende erste Halbleiterzone (1) eines ersten Leitfähigkeitstyps aufweist; Bilden einer zweiten Halbleiterzone (2) eines zweiten Leitfähigkeitstyps, derart, dass zwischen der ersten Halbleiterzone und der zweiten Halbleiterzone ein pn-Übergang gebildet wird; Bilden eines tiefen Grabens (30), der sich von der horizontalen Hauptfläche (15) in den Halbleiterkörper (40) erstreckt; Bilden einer dünnen Isolierschicht (8) wenigstens auf Seitenwänden des tiefen Grabens (30); Bilden einer leitenden Zone (12) in dem tiefen Graben (30); Bilden einer Isolierschicht (81) auf der horizontalen Hauptfläche (15); Ätzen eines schmalen Grabens (20) durch die Isolierschicht (81) wenigstens bis zu der leitenden Zone; Aufbringen einer polykristallinen Halbleiterschicht, derart, dass der schmale Graben (20) vollständig aufgefüllt ist; und Bilden einer ersten Metallauflage (10) auf der Isolierschicht (81); wobei sich der tiefe Graben (30) vertikal bis unterhalb des pn-Übergangs erstreckt und wobei ein Strompfad, der einen gleichrichtenden Übergang umfasst, durch die polykristalline Halbleiterschicht in dem schmalen Graben (20) zwischen der ersten Metallauflage (10) und der leitenden Zone (12) gebildet wird.
  16. Verfahren nach Anspruch 15, wobei, in einem vertikalen Querschnitt, der tiefe Graben (30) eine horizontale Erstreckung aufweist und der schmale Graben (20) eine horizontale Erstreckung aufweist, die kleiner ist als die horizontale Erstreckung des tiefen Grabens (20).
  17. Verfahren nach Anspruch 15 oder 16, das ferner das Bilden einer weiteren Halbleiterzone (5) eines zweiten Leitfähigkeitstyps in der ersten Halbleiterzone (1) umfasst, derart, dass ein weiterer Strompfad, der einen gleichrichtenden Übergang umfasst, durch den schmalen Graben und zwischen der ersten Metallauflage und der weiteren Halbleiterzone gebildet wird.
  18. Verfahren zum Bilden einer Halbleitervorrichtung, das Folgendes umfasst: Bereitstellen eines Halbleiterkörpers (40), der eine horizontale Hauptfläche (15) und eine sich zu der horizontalen Hauptfläche (15) erstreckende erste Halbleiterzone (1) eines ersten Leitfähigkeitstyps aufweist; Bilden einer zweiten Halbleiterzone (2) eines zweiten Leitfähigkeitstyps, derart, dass zwischen der ersten Halbleiterzone (1) und der zweiten Halbleiterzone (2) ein pn-Übergang gebildet ist; Bilden einer weiteren Halbleiterzone (5) eines zweiten Leitfähigkeitstyps, derart, dass zwischen der ersten Halbleiterzone (1) und der weiteren Halbleiterzone (5) ein pn-Übergang gebildet ist; Bilden eines tiefen Grabens (30), der sich von der horizontalen Hauptfläche (15) in den Halbleiterkörper (40) vertikal bis unterhalb des pn-Übergangs erstreckt; Bilden einer dünnen Isolierschicht (8) wenigstens auf Seitenwänden des tiefen Grabens (30); Bilden einer leitenden Zone (12) in dem tiefen Graben (30); Bilden einer Isolierschicht (81) auf der horizontalen Hauptfläche (15), derart, dass die Isolierschicht (81) wenigstens die weitere Halbleiterzone (5) und die leitende Zone (12) bedeckt; Ätzen eines schmalen Grabens (20) durch die Isolierschicht (81), derart, dass die weitere Halbleiterzone (5) freigelegt wird; Aufbringen einer polykristallinen Halbleiterschicht, derart, dass der schmale Graben (20) wenigstens vollständig aufgefüllt ist; maskenloses Rückätzen der polykristallinen Halbleiterschicht, um eine erste polykristalline Zone (21, 22) in dem schmalen Graben (20) zu bilden; und Bilden einer ersten Metallauflage (10) auf der Isolierschicht (81); derart, dass ein Strompfad, der einen gleichrichtenden Übergang umfasst, durch den schmalen Graben (20) und zwischen der ersten Metallauflage (10) und der weiteren Halbleiterzone (5) gebildet wird.
  19. Verfahren nach Anspruch 18, wobei während des Ätzens des schmalen Grabens (20) ein weiterer schmaler Graben (28) gebildet wird, derart, dass sich der weitere schmale Graben (28) wenigstens zu der zweiten Halbleiterzone (2) erstreckt, wobei während des Aufbringens und maskenlosen Ätzens der polykristallinen Halbleiterschicht eine weitere polykristalline Zone (29) in dem weiteren schmalen Graben (28) gebildet wird, derart, dass ein ohmscher Strompfad durch den weiteren schmalen Graben (28) zwischen der ersten Metallauflage (10) und der zweiten Halbleiterzone (2) gebildet ist.
  20. Feldeffekt-Halbleitervorrichtung, die Folgendes umfasst: einen Halbleiterkörper (40), der Folgendes umfasst: eine horizontale Hauptfläche (15) und eine erste Halbleiterzone (1) eines ersten Leitfähigkeitstyps; eine zweite Halbleiterzone (2) eines zweiten Leitfähigkeitstyps, die zwischen der ersten Halbleiterzone (1) und der horizontalen Hauptfläche (15) angeordnet ist, wobei die erste Halbleiterzone (1) und die zweite Halbleiterzone (2) einen pn-Übergang bilden; eine Isolierschicht (81), die auf der horizontalen Hauptfläche (15) angeordnet ist; eine erste Metallauflage (10), die auf der Isolierschicht (81) angeordnet ist; einen tiefen Graben (30), der sich von der horizontalen Hauptfläche (15) vertikal unterhalb des pn-Übergangs erstreckt, wobei der tiefe Graben (30) eine leitende Zone (12) aufweist, die von der ersten Halbleiterzone (1) und der zweiten Halbleiterzone (2) isoliert ist; einen schmalen Graben (20), der eine polykristalline Halbleiterzone (21, 22) aufweist, die sich von der ersten Metallauflage (10) durch die Isolierschicht (81) und wenigstens zu der leitenden Zone (12) erstreckt; und eine vertikale Polydiodenstruktur, die einen sich horizontal erstreckenden pn-Übergang umfasst, wobei die vertikale Polydiodenstruktur wenigstens teilweise in dem schmalen Graben (20) angeordnet ist.
  21. Feldeffekt-Halbleitervorrichtung nach Anspruch 20, wobei die Polydiodenstruktur eine Zenerdiode umfasst.
  22. Feldeffekt-Halbleitervorrichtung nach Anspruch 20 oder 21, wobei der sich horizontal erstreckende pn-Übergang zwischen der polykristallinen Halbleiterzone (21) und der leitenden Zone (12) gebildet ist.
  23. Feldeffekt-Halbleitervorrichtung nach Anspruch 20 oder 21, wobei der schmale Graben (20) den sich horizontal erstreckenden pn-Übergang umfasst.
  24. Feldeffekt-Halbleitervorrichtung nach einem der Ansprüche 20 bis 23, wobei, in einem vertikalen Querschnitt, der tiefe vertikale Graben (30) eine horizontale Erstreckung aufweist und der schmale Graben (20) eine horizontale Erstreckung aufweist, die kleiner ist als die horizontale Erstreckung des tiefen Grabens (30).
  25. Feldeffekt-Halbleitervorrichtung nach einem der Ansprüche 20 bis 24, die ferner eine weitere Halbleiterzone (5) eines zweiten Leitfähigkeitstyps aufweist, die, in einem vertikalen Querschnitt, durch den tiefen Graben (30) von der zweiten Halbleiterzone (2) beabstandet ist, wobei ein weiterer Strompfad, der einen gleichrichtenden Übergang umfasst, durch den schmalen Graben (20) und zwischen der ersten Metallauflage (10) und der weiteren Halbleiterzone (5) gebildet ist.
DE102011052731A 2010-08-30 2011-08-16 Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode Active DE102011052731B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/871,038 2010-08-30
US12/871,038 US8435853B2 (en) 2010-08-30 2010-08-30 Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode

Publications (2)

Publication Number Publication Date
DE102011052731A1 true DE102011052731A1 (de) 2012-03-01
DE102011052731B4 DE102011052731B4 (de) 2013-06-13

Family

ID=45566331

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011052731A Active DE102011052731B4 (de) 2010-08-30 2011-08-16 Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode

Country Status (3)

Country Link
US (3) US8435853B2 (de)
CN (2) CN102386099B (de)
DE (1) DE102011052731B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015117994A1 (de) * 2015-10-22 2017-04-27 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
US10229990B2 (en) 2013-01-17 2019-03-12 Infineon Technologies Ag Semiconductor device having a desaturation channel structure for desaturating a charge carrier concentration in an IGBT cell
DE102015017270B3 (de) 2015-10-22 2022-12-15 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102021125271A1 (de) 2021-09-29 2023-03-30 Infineon Technologies Ag LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102022213179A1 (de) 2022-12-07 2024-06-13 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884360B2 (en) * 2012-02-24 2014-11-11 Infineon Technologies Austria Ag Semiconductor device with improved robustness
US9276097B2 (en) 2012-03-30 2016-03-01 Infineon Technologies Austria Ag Gate overvoltage protection for compound semiconductor transistors
US10411111B2 (en) * 2012-05-30 2019-09-10 Kyushu Institute Of Technology Method for fabricating high-voltage insulated gate type bipolar semiconductor device
US20150123165A1 (en) * 2012-05-30 2015-05-07 Kyushu Institute Of Technology High-voltage insulated gate type power semiconductor device and method of manufacturing the same
US9012997B2 (en) * 2012-10-26 2015-04-21 International Business Machines Corporation Semiconductor device including ESD protection device
US9437440B2 (en) * 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US9054123B2 (en) 2012-11-21 2015-06-09 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
KR102065114B1 (ko) * 2013-03-14 2020-01-10 삼성전자주식회사 파워 소자의 전류 붕괴를 감소시키는 구동방법
CN104600126B (zh) * 2013-10-31 2017-10-24 无锡华润华晶微电子有限公司 一种超势垒自偏置整流二极管
DE102014107325B4 (de) * 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
CN105206668A (zh) * 2014-06-27 2015-12-30 比亚迪股份有限公司 垂直mos功率器件及其形成方法
DE102014113189B4 (de) * 2014-09-12 2023-04-20 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
JP6514519B2 (ja) 2015-02-16 2019-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6493372B2 (ja) * 2016-12-07 2019-04-03 トヨタ自動車株式会社 半導体装置
EP3435420B1 (de) * 2017-07-26 2023-05-17 Infineon Technologies Austria AG Transistorvorrichtung mit gleichrichterelement zwischen einer feldelektrode und einer sourceelektrode
JP6964461B2 (ja) * 2017-08-04 2021-11-10 エイブリック株式会社 半導体装置
CN107634009A (zh) * 2017-08-10 2018-01-26 北京大学深圳研究生院 一种GaN MOS‑HEMT器件及其制备方法
CN108122964B (zh) * 2017-12-22 2020-06-16 中国科学院微电子研究所 一种绝缘栅双极晶体管
KR102542624B1 (ko) * 2018-07-17 2023-06-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN111816693A (zh) * 2019-04-10 2020-10-23 台湾茂矽电子股份有限公司 二极管结构及其制造方法
IT202000018733A1 (it) * 2020-07-31 2022-01-31 St Microelectronics Srl Transistore mos integrato con disabilitazione selettiva delle sue celle
EP3979331A1 (de) * 2020-09-30 2022-04-06 Infineon Technologies AG Siliciumcarbidvorrichtung mit transistorzelle und klemmbereich
CN113193039A (zh) * 2021-04-09 2021-07-30 深圳深爱半导体股份有限公司 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US6750091B1 (en) * 1996-03-01 2004-06-15 Micron Technology Diode formation method
DE10001865B4 (de) 2000-01-18 2004-09-23 Infineon Technologies Ag Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements
JP4581179B2 (ja) 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
GB0028031D0 (en) * 2000-11-17 2001-01-03 Koninkl Philips Electronics Nv Trench-gate field-effect transistors and their manufacture
JP4136778B2 (ja) 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
JP4727964B2 (ja) * 2004-09-24 2011-07-20 株式会社日立製作所 半導体装置
WO2006127914A2 (en) 2005-05-26 2006-11-30 Fairchild Semiconductor Corporation Trench-gate field effect transistors and methods of forming the same
DE102005056426B4 (de) 2005-11-28 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7544545B2 (en) * 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
US8067797B2 (en) 2007-10-17 2011-11-29 International Rectifier Corporation Variable threshold trench IGBT with offset emitter contacts
TWI387094B (zh) * 2009-10-08 2013-02-21 Anpec Electronics Corp 具備汲極電壓保護之功率半導體元件及其製作方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229990B2 (en) 2013-01-17 2019-03-12 Infineon Technologies Ag Semiconductor device having a desaturation channel structure for desaturating a charge carrier concentration in an IGBT cell
US11121242B2 (en) 2013-01-17 2021-09-14 Infineon Technologies Ag Method of operating a semiconductor device having a desaturation channel structure
US10734507B2 (en) 2013-01-17 2020-08-04 Infineon Technologies Ag Method of operating a semiconductor device having a desaturation channel structure and related methods of manufacture
US10665706B2 (en) 2015-10-22 2020-05-26 Infineon Technologies Ag Power semiconductor transistor
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
US10326009B2 (en) 2015-10-22 2019-06-18 Infineon Technologies Ag Power semiconductor transistor having fully depleted channel region
DE102015117994A1 (de) * 2015-10-22 2017-04-27 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102015117994B4 (de) 2015-10-22 2018-07-12 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
US9859408B2 (en) 2015-10-22 2018-01-02 Infineon Technologies Ag Power semiconductor transistor having fully depleted channel region
US11276772B2 (en) 2015-10-22 2022-03-15 Infineon Technologies Ag Power semiconductor device
DE102015017270B3 (de) 2015-10-22 2022-12-15 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102021125271A1 (de) 2021-09-29 2023-03-30 Infineon Technologies Ag LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102022213179A1 (de) 2022-12-07 2024-06-13 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102022213179B4 (de) 2022-12-07 2024-07-18 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Also Published As

Publication number Publication date
US9373692B2 (en) 2016-06-21
CN102386099B (zh) 2015-04-29
US20130299835A1 (en) 2013-11-14
US20150056794A1 (en) 2015-02-26
DE102011052731B4 (de) 2013-06-13
US8435853B2 (en) 2013-05-07
CN102386099A (zh) 2012-03-21
US20120049270A1 (en) 2012-03-01
US8878343B2 (en) 2014-11-04
CN202384342U (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
DE102011052731B4 (de) Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode
DE102010036818B4 (de) Bipolarhalbleiterbauelement und Herstellungsverfahren
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102012105162B4 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102012205742B4 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102011051670A1 (de) Ein Verfahren zum Schützen eines Halbleiterbauelements gegenüber Degradierung, ein vor heissen Ladungsträgern geschütztes Halbleiterbauelement und ein Herstellungsverfahren dafür
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102012103369A1 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102012110133A1 (de) Ein Halbleiterbauelement mit einem Durchkontakt und ein Herstellungsverfahren dafür
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102015210923A1 (de) Halbleitervorrichtung mit reduzierter Emitter-Effizienz
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102014119384A1 (de) Ladungkompensationsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20130914