Nothing Special   »   [go: up one dir, main page]

DE102020131140A1 - Gateisolierungsstruktur - Google Patents

Gateisolierungsstruktur Download PDF

Info

Publication number
DE102020131140A1
DE102020131140A1 DE102020131140.0A DE102020131140A DE102020131140A1 DE 102020131140 A1 DE102020131140 A1 DE 102020131140A1 DE 102020131140 A DE102020131140 A DE 102020131140A DE 102020131140 A1 DE102020131140 A1 DE 102020131140A1
Authority
DE
Germany
Prior art keywords
gate
layer
metal layer
dielectric
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020131140.0A
Other languages
English (en)
Inventor
Jia-Chuan You
Chia-Hao Chang
Kuo-Cheng Chiang
Kuan-Lun Cheng
Chih-Hao Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/952,812 external-priority patent/US11450662B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020131140A1 publication Critical patent/DE102020131140A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung nach dieser Offenbarung umfasst eine erste Gatestruktur und eine zweite Gatestruktur, die entlang einer Richtung ausgerichtet sind, eine erste Metallschicht, die über der ersten Gatestruktur angeordnet ist, eine zweite Metallschicht, die über der zweiten Gatestruktur angeordnet ist, und eine Gateisolierungsstruktur, die sich zwischen der ersten Gatestruktur und der zweiten Gatestruktur sowie zwischen der ersten Metallschicht und der zweiten Metallschicht erstreckt.

Description

  • PRIORITÄTSDATEN
  • Diese Anmeldung beansprucht die Priorität der provisorischen US-Patentanmeldung Nr. 63/063,654 , eingereicht am 10. August 2020, mit dem Titel „Gate Isolation Structure“ (Attorney Docket Nr. 2020-3599 / 24061.4283PV01), deren vollständige Offenbarung hiermit durch Verweis in diese Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Die Industrie für integrierte Schaltungen (IC) mit Halbleitern ist exponentiell gewachsen. Technische Fortschritte in IC-Materialien und Design haben Generationen von ICs hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen aufweist als die vorherige Generation. Im Verlauf der IC-Entwicklung wurde die Funktionsdichte (d. h. die Anzahl verbundener Vorrichtungen pro Chipfläche) allgemein größer, während die Geometriegröße (d. h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Herstellungsprozesses erzeugt werden kann) gesunken ist. Dieser Abskalierungsprozess bietet allgemein Vorteile durch Erhöhung der Produktionseffizienz und Verringerung der assoziierten Kosten. Diese Abskalierung hat auch die Komplexität der Verarbeitung und Herstellung von ICs erhöht.
  • Während sich beispielsweise integrierte Schaltungstechnologien (IC-Technologien) zu immer kleineren Technologieknoten entwickeln, wurden Mehrfachgatevorrichtungen eingeführt, um die Gatesteuerung durch Erhöhen der Gatekanalkoppelung zu verbessern, den Auszustandsstrom zu verringern und Kurzkanaleffekte (SCEs) zu verringern. Eine Mehrfachgatevorrichtung bezieht sich allgemein auf eine Vorrichtung, die eine Gatestruktur aufweist, oder einen Abschnitt davon, der über mehr als einer Seite einer Kanalregion angeordnet ist. Finnenähnliche Feldeffekttransistoren (FinFETs) und Mehrfachbrückenkanaltransistoren (MBC-Transistoren) sind Beispiele von Mehrfachgatevorrichtungen, die beliebte und vielversprechende Kandidaten für Anwendungen mit hoher Leistung und geringen Lecks werden können. Ein FinFET weist einen erhöhten Kanal auf, der auf mehr als einer Seite durch ein Gate umwickelt ist (beispielsweise wickelt sich das Gate um obere und Seitenwände einer „Finne“ von Halbleitermaterial, das sich von einem Substrat aus erstreckt). Ein MBC-Transistor weist eine Gatestruktur auf, die sich teilweise oder vollständig um eine Kanalregion herum erstrecken kann, um auf zwei oder mehr Seiten Zugriff auf die Kanalregion zu gewähren. Da seine Gatestruktur die Kanalregionen umgibt, wird ein MBC-Transistor auch als Surround-Gate-Transistor (SGT) oder als Gate-All-Around-Transistor (GAA) bezeichnet. Die Kanalregion eines MBC-Transistors kann aus Nanodrähten, Nanoblättern oder anderen Nanostrukturen gebildet sein. Daher wird ein MBC-Transistor auch als Nanodraht- oder Nanoblatt-Transistor bezeichnet.
  • Gateschnittmerkmale oder Dielektrikumfinnen von Multi-Gate-Transistoren definieren das Füllfenster für die Gatestrukturen. Wenn die Breite eines Gateschnittmerkmals oder einer Dielektrikumfinne vergrößert wird, um die parasitäre Kapazität zwischen benachbarten Gatestrukturen zu verringern, kann das Gatefüllfenster verringert werden, was es schwierig macht, zufriedenstellende Gatestrukturen zu bilden. Gewöhnliche Gateschnittmerkmale oder Dielektrikumfinnen sind zwar im Allgemeinen für die beabsichtigten Zwecke zufriedenstellend, jedoch nicht in allen Aspekten zufriedenstellend.
  • Figurenliste
  • Die folgende ausführliche Beschreibung lässt sich am besten anhand der beiliegenden Zeichnungen verstehen. Es wird betont, dass nach den Standardverfahren in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet werden und rein illustrativen Zwecken dienen. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A und 1B illustrieren gemeinsam ein Ablaufdiagramm eines Verfahrens zum Bilden einer Halbleitervorrichtung nach einem oder mehreren Aspekten dieser Offenbarung.
    • 2 bis 31 illustrieren fragmentarische perspektivische Ansichten oder Querschnittsansichten eines Werkstücks während verschiedener Fertigungsschritte in dem Verfahren aus 1A und 1B nach einem oder mehreren Aspekten dieser Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen des dargelegten Inhalts bereit. Spezifische Beispiele von Bauteilen und Anordnungen sind nachfolgend beschrieben, um diese Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele, die nicht als einschränkend zu verstehen sind. Beispielsweise kann das Bilden eines ersten Elements oder eines zweiten Elements in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt gebildet sind, und es kann außerdem Ausführungsformen umfassen, in denen weitere Elemente zwischen dem ersten und dem zweiten Element gebildet werden können, sodass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. Weiterhin kann diese Offenbarung Referenzziffern und/oder -buchstaben der verschiedenen Beispiele wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen erklärten Ausführungsformen und/oder Konfigurationen.
  • Räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen können hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in der Verwendung oder im Betrieb umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Bezeichnungen, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden.
  • Wenn eine Zahl oder ein Bereich von Zahlen mit „ungefähr“, „etwa“ und dergleichen beschrieben ist, soll der Begriff Zahlen umfassen, die unter Beachtung der Variationen, die inhärent während der Herstellung wie von einem gewöhnlichen Fachmann auf dem Gebiet verstanden auftreten, innerhalb eines angemessenen Bereichs liegen. Beispielsweise umfasst die Anzahl oder der Bereich von Zahlen basierend auf bekannten Fertigungstoleranzen, die mit der Herstellung eines Merkmals verbunden sind, das ein mit der Zahl verbundenes Merkmal aufweist, einen angemessenen Bereich, der die beschriebene Zahl umfasst, z. B. innerhalb von +/-10 % um die beschriebene Zahl. Beispielsweise kann eine Materialschicht mit einer Dicke von „etwa 5 nm“ einen Abmessungsbereich von 4,25 nm bis 5,75 nm umfassen, wobei die Fertigungstoleranzen im Zusammenhang mit der Abscheidung der Materialschicht +/-15 % betragen, wie einem gewöhnlichen Fachmann auf dem Gebiet bekannt ist. Außerdem kann diese Offenbarung Referenzziffern und/oder -buchstaben der verschiedenen Beispiele wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen erklärten Ausführungsformen und/oder Konfigurationen.
  • Diese Offenbarung bezieht sich im Allgemeinen auf Isolierungsstrukturen zur Verringerung der parasitären Kapazität und im Besonderen auf Isolierungsstrukturen, die zwischen Gatestrukturen angeordnet sind.
  • Bei Multi-Gate-Transistoren wie FinFETs oder MBC-Transistoren werden Gateschnittmerkmale (oder Dielektrikumfinnen) verwendet, um isolierte Gatestrukturen zu bilden. Da eine Dielektrikumfinne über die aktiven Regionen ragt, teilt die Dielektrikumfinne nach dem Abscheiden und Planarisieren von Gatestrukturschichten die Gatestrukturschichten in zwei Gatestrukturen auf. Da die Vorrichtungsabmessungen weiter schrumpfen, führt die parasitäre Kapazität zwischen benachbarten Vorrichtungsmerkmalen zu einer Verringerung der Vorrichtungsleistung. Beispielsweise können benachbarte Gatestrukturen eine parasitäre Kapazität aufweisen, die die Schaltgeschwindigkeit verlangsamt. Während Dielektrikumfinnen breiter gemacht werden können, um den Abstand zwischen benachbarten Gatestrukturen zu vergrößern, läuft eine solche Vergrößerung der Abmessungen dem allgemeinen Trend zuwider und das Füllfenster für die Gatestrukturen muss möglicherweise verkleinert werden, um die breitere Dielektrikumfinne auszugleichen. Das kleinere Füllfenster kann zu einem verringerten Prozessfenster bei der Bildung von Gatestrukturen und zu einer geringeren Ausbeute führen.
  • Diese Offenbarung stellt Verfahren zum Bilden einer Gateisolierungsstruktur bereit, die die parasitäre Kapazität von Gate zu Gate verringert, ohne die Fenster für die Gatebildung und die Ausbeute zu opfern. Die Verfahren dieser Offenbarung umfassen das Bilden einer Dielektrikumfinne, das Abscheiden von Gatestrukturschichten über der Dielektrikumfinne, das Planarisieren der Gatestrukturschichten zum Bilden von Gatestrukturen, das selektive Abscheiden einer Metallschicht auf den Gatestrukturen, das Entfernen der Dielektrikumfinne zum Bilden eines Isolierungsgrabens und das Bilden einer Gateisolierungsstruktur im Isolierungsgraben. Durch das Entfernen der Dielektrikumfinne wird auch ein Abschnitt der Gatedielektrikumschichten in den Gatestrukturen entfernt, sodass die Gateisolierungsstrukturen in direktem Kontakt mit den Gateelektrodenschichten der Gatestrukturen stehen. Die Gateisolierung umfasst einen unteren Abschnitt zwischen den Gatestrukturen und einen oberen Abschnitt, der zwischen Abschnitten der Metallschicht angeordnet ist. In einigen Fällen ist eine Breite des unteren Abschnitts entlang einer Richtung zwischen den Gatestrukturen größer als eine Breite des oberen Abschnitts. Im Vergleich zur Dielektrikumfinne ist die Gateisolierungsstruktur dieser Offenbarung breiter und verringert die parasitäre Gate-zu-Gate-Kapazität, während das Gatefüllfenster gleich bleibt.
  • Die verschiedenen Aspekte dieser Offenbarung werden nun mit Verweis auf die Figuren ausführlicher beschrieben. 1A und 1B illustrieren gemeinsam ein Ablaufdiagramm eines Verfahrens 100 zum Bilden einer Halbleitervorrichtung. Verfahren 100 ist rein beispielhaft und soll diese Offenbarung nicht auf das beschränken, was in Verfahren 100 explizit illustriert ist. Zusätzliche Schritte können vor, während und nach dem Verfahren 100 vorgesehen sein, und einige der beschriebenen Schritte können ersetzt, eliminiert oder verschoben werden, um zusätzliche Ausführungsformen des Verfahrens zu erhalten. Um der Einfachheit Willen werden hierin nicht alle Schritte ausführlich beschrieben. Verfahren 100 wird nachstehend in Verbindung mit 2 bis 31 beschrieben, die fragmentarische perspektivische oder Querschnittsansichten eines Werkstücks 200 in verschiedenen Stufen der Herstellung nach Ausführungsformen des Verfahrens 100 illustrieren. Da eine Halbleitervorrichtung aus dem Werkstück 200 gebildet wird, kann das Werkstück 200 als Halbleitervorrichtung 200 bezeichnet werden, wenn der Kontext dies verlangt. Obwohl Ausführungsformen, die MBC-Transistoren umfassen, in den Abbildungen illustriert werden, ist diese Offenbarung nicht darauf begrenzt und kann auf andere Multi-Gate-Vorrichtungen, wie z. B. FinFETs, anwendbar sein. In 2 bis 31, stehen die X-Richtung, die Y-Richtung und die Z-Richtung überall senkrecht zueinander und werden einheitlich verwendet. Beispielsweise ist die X-Richtung in einer Figur parallel zur X-Richtung in einer anderen Figur. Außerdem werden in dieser gesamten Offenbarung gleiche Merkmale durchweg mit gleichen Ziffern bezeichnet.
  • Mit Verweis auf 1A und 2 umfasst Verfahren 100 einen Block 102, in dem ein Werkstück 200 erhalten wird. Wie in 2 gezeigt ist, umfasst das Werkstück 200 ein Substrat 202 und einen Stapel 204, der auf dem Substrat 202 angeordnet ist. In einer Ausführungsform kann das Substrat 202 ein Siliziumsubstrat (Si-Substrat) sein. In einigen anderen Ausführungsformen kann das Substrat 202 andere Halbleitermaterialien wie Germanium (Ge), Siliziumgermanium (SiGe) oder ein III-V-Halbleitermaterial umfassen. Beispiele für III-V-Halbleitermaterialien können Galliumarsenid (GaAs), Indiumphosphid (InP), Galliumphosphid (GaP), Galliumnitrid (GaN), Galliumarsenidphosphid (GaAsP), Aluminiumindiumarsenid (AlInAs), Aluminiumgalliumarsenid (AlGaAs), Galliumindiumohosphid (GaInP) und Indiumgalliumarsenid (InGaAs) sein. Das Substrat 202 kann auch eine isolierende Schicht, wie z. B. eine Siliziumoxidschicht, umfassen, um eine Silizium-auf-Isolator (SOI)-Struktur oder eine Germanium-auf-Isolator (GeOI)-Struktur zu erhalten. In einigen Ausführungsformen kann das Substrat 202 eine oder mehrere Well-Regionen umfassen, wie z. B. n-Well-Regionen, die mit einem n-Dotiermittel (d. h. Phosphor (P) oder Arsen (As)) dotiert sind, oder p-Well-Regionen, die mit einem p-Dotiermittel (d. h. Bor (B)) dotiert sind, um verschiedene Arten von Vorrichtungen zu bilden. Die Dotierung der n-Wells und der p-Wells kann durch Ionenimplantation oder thermische Diffusion erfolgen.
  • Mit Verweis auf 2 kann der Stapel 204 mehrere Kanalschichten 208 umfassen, die durch mehrere Opferschichten 206 verschachtelt sind. Die Kanalschichten 208 und die Opferschichten 206 können unterschiedliche Halbleiterzusammensetzungen aufweisen. In einigen Umsetzungen werden die Kanalschichten 208 aus Silizium (Si) und die Opferschichten 206 aus Silizium-Germanium (SiGe) gebildet. In diesen Umsetzungen ermöglicht der zusätzliche Germaniumgehalt in den Opferschichten 206 eine selektive Entfernung oder ein Ausschneiden der Opferschichten 206 ohne wesentliche Schäden an den Kanalschichten 208. In einigen Ausführungsformen können die Opferschichten 206 und Kanalschichten 208 durch eines Epitaxieverfahrens abgeschieden werden. Der Stapel 204 kann durch CVD-Abscheidungstechniken (z. B. Gasphasenepitaxie (VPE) und/oder Ultrahochvakuum-CVD (UHV-CVD)), Molekularstrahlepitaxie (MBE) und/oder andere geeignete Verfahren epitaktisch abgeschieden werden. Die Opferschichten 206 und die Kanalschichten 208 werden abwechselnd, eine nach der anderen, abgeschieden, um den Stapel 204 zu bilden. Es wird darauf hingewiesen, dass fünf (5) Schichten der Opferschichten 206 und vier (4) Schichten der Kanalschichten 208 abwechselnd und vertikal angeordnet sind, wie in 2 illustriert ist, die nur zu illustrativen Zwecken dient und nicht über das hinausgehen soll, was in den Ansprüchen ausdrücklich genannt wird. Die Anzahl der Schichten ist von der gewünschten Anzahl der Kanalelemente für die Halbleitervorrichtung 200 abhängig. In einigen Ausführungsformen liegt die Anzahl der Kanalschichten 208 zwischen 2 und 10.
  • Mit Verweis auf 1A und 2 umfasst Verfahren 100 einen Block 104, in dem eine erste Hartmaskenschicht 210 über dem Stapel 204 abgeschieden wird. Die erste Hartmaskenschicht 210 dient als Ätzmaske zum Strukturieren des Stapels 204 und eines Abschnitts des Substrats 202. In einigen Ausführungsformen kann die erste Hartmaskenschicht 210 durch CVD, plasmaunterstützte CVD (PECVD, Atomlagenabscheidung (ALD), plasmaunterstützte ALD (PEALD) oder ein geeignetes Abscheidungsverfahren abgeschieden werden. Die erste Hartmaskenschicht 210 kann eine einzelne Schicht oder eine Mehrfachschicht sein. Wenn die erste Hartmaskenschicht 210 eine Mehrfachschicht ist, umfasst die erste Hartmaskenschicht 210 eine erste Schicht und eine zweite Schicht, die über der ersten Schicht angeordnet ist. In einer Ausführungsform kann die erste Schicht ein Pad-Oxid und die zweite Schicht eine Pad-Nitridschicht sein. In einer alternativen Ausführungsform ist die erste Schicht aus Silizium-Germanium (SiGe) und die zweite Schicht aus Silizium (Si) gebildet.
  • Mit Verweis auf 1A, 3 und 4 umfasst Verfahren 100 einen Block 106, in dem die finnenförmige Struktur 212 gebildet wird. In einigen Ausführungsformen werden der Stapel 204 und ein Abschnitt des Substrats 202 in Block 104 so strukturiert, dass die finnenförmigen Strukturen 212 entstehen. Wie in 3 gezeigt ist, umfasst jede der finnenförmigen Strukturen 212 einen Basisabschnitt 212B, der aus einem Abschnitt des Substrats 202 gebildet wird, und einen oberen Abschnitt 212T, der aus dem Stapel 204 gebildet wird. Der obere Abschnitt 212T ist über dem unteren Abschnitt 212B angeordnet. Die finnenförmigen Strukturen 212 erstrecken sich in Längsrichtung entlang der X-Richtung und erstrecken sich vom Substrat 202 aus vertikal entlang der Z-Richtung. Die finnenförmigen Strukturen 212 können mit geeigneten Verfahren strukturiert werden, darunter Doppel- oder Mehrfach-Strukturierungsverfahren. Allgemein kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Photolithographie und selbstausgerichtete Prozesse, was die Erstellung von Strukturen erlaubt, die beispielsweise Abstände aufweisen, die kleiner sind als es sonst unter Verwendung eines einzelnen direkten Photolithographieprozesses möglich wäre. Beispielsweise wird in einer Ausführungsform eine Materialschicht über einem Substrat gebildet und mit Hilfe eines Photolithographieprozesses strukturiert. Abstandhalter werden entlang der strukturierten Materialschicht in einem selbstausrichtenden Verfahren gebildet. Die Materialschicht wird dann entfernt, und die verbleibenden Abstandhalter oder Dorne können dann zur Strukturierung der ersten Hartmaskenschicht 210 und dann die strukturierte erste Hartmaskenschicht 210 zur Strukturierung der finnenförmigen Strukturen 212 durch Ätzen des Stapels 204 und des Substrats 202 verwendet werden. Der Ätzprozess kann Trockenätzen, Nassätzen, reaktives Ionenätzen (RIE) und/oder andere geeignete Verfahren umfassen.
  • In einigen Ausführungsformen kann eine Halbleiterauskleidung 214 über der finnenförmigen Struktur 212 abgeschieden werden, wie in 4 gezeigt ist. Die Halbleiterauskleidung 214 kann Silizium (Si) oder siliziumreiches Siliziumgermanium (SiGe) umfassen. In einigen Umsetzungen kann die Halbleiterauskleidung 214 durch ALD, PEALD, VPE, MBE oder einem geeigneten Verfahren abgeschieden werden. In einigen Umsetzungen, bei denen VPE oder MBE verwendet werden, werden die Prozessbedingungen so gewählt, dass die Abscheidung der Halbleiterauskleidung 214 nicht selektiv an Flächen des Stapels 204 und des Substrats 202 erfolgt. Bei diesen Umsetzungen wird die Halbleiterauskleidung 214 auch über die oberen Flächen und Seitenwände der ersten Hartmaskenschicht 210 abgeschieden. In einigen anderen Umsetzungen, bei denen die erste Hartmaskenschicht 210 Halbleitermaterialien umfasst, können die Prozessbedingungen für die VPE- oder MBE-Prozesse so gewählt werden, dass die Abscheidung der Halbleiterauskleidung 214 selektiv zur Fläche von Halbleitermaterialien erfolgt.
  • Mit Verweis auf 1A und 5 umfasst Verfahren 100 einen Block 108, in dem Isolierungsmerkmal 216 gebildet wird. Nachdem die finnenförmigen Strukturen 212 gebildet sind, wird das in 5 gezeigte Isolierungsmerkmal 216 zwischen benachbarten finnenförmigen Strukturen 212 gebildet. Das Isolierungsmerkmal 216 kann auch als STI-Merkmal 216 (Shallow-Trench-Isolierungsmerkmal) bezeichnet werden. In einem beispielhaften Prozess wird zunächst ein Dielektrikum für das Isolierungsmerkmal 216 über der Halbleiterauskleidung 214 über dem Werkstück 200 abgeschieden, wobei die Gräben zwischen den finnenförmigen Strukturen 212 mit dem Dielektrikum gefüllt werden. In einigen Ausführungsformen kann das Dielektrikum Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, fluordotiertes Silikatglas (FSG), ein Dielektrikum mit niedrigem k-Wert, Kombinationen davon und/oder andere geeignete Materialien umfassen. In verschiedenen Beispielen kann das Dielektrikum durch ein CVD-Verfahren, ein subatmosphärisches CVD-Verfahren (SACVD), ein fließfähiges CVD-Verfahren (FCVD), ein ALD-Verfahren, eine Spin-on-Coating und/oder ein anderes geeignetes Verfahren abgeschieden werden. Das abgeschiedene Dielektrikum wird dann z. B. durch ein chemisch-mechanisches Polierverfahren (CMP) ausgedünnt und planarisiert, bis mindestens ein Abschnitt der Halbleiterauskleidung 214 freigelegt ist. Das planarisierte Dielektrikum wird durch einen Trockenätzprozess, einen Nassätzprozess und/oder eine Kombination davon weiter ausgeschnitten, um das Isolierungsmerkmal 216 zu bilden. Wie in 5 gezeigt ist, ragen die oberen Abschnitte 212T der finnenförmigen Strukturen 212 über das Isolierungsmerkmal 216 hinaus, während die unteren Abschnitte 212B von dem Isolierungsmerkmal 216 umgeben sind.
  • Mit Verweis auf 1A und 6 umfasst Verfahren 100 einen Block 110, in dem eine Verkleidungsschicht 218 über der finnenförmigen Struktur 212 abgeschieden wird. In einigen Ausführungsformen kann die Verkleidungsschicht 218 eine ähnliche Zusammensetzung wie die Opferschichten 206 aufweisen. In einem Beispiel kann die Verkleidungsschicht 218 aus Siliziumgermanium (SiGe) gebildet werden. Diese übliche Zusammensetzung erlaubt in einem nachfolgenden Prozess die selektive Entfernung der Opferschichten 206 und der Verkleidungsschicht 218. In einigen Ausführungsformen kann die Verkleidungsschicht 218 konform und epitaktisch durch Dampfphasenepitaxie (VPE) oder Molekularstrahlepitaxie (MBE) aufgebaut werden. Wie in 6 gezeigt ist, ist die Verkleidungsschicht 218 selektiv auf freiliegenden Flächen der Halbleiterauskleidung 214 angeordnet. In einigen Fällen kann die Verkleidungsschicht 218 eine Dicke zwischen etwa 5 nm und etwa 10 nm aufweisen. Nach der Abscheidung der Verkleidungsschicht 218 können benachbarte Seitenwände der Verkleidungsschicht 218 einen Graben 221 definieren. Ein Abschnitt des Substrats 202 wird im Graben 221 freigelegt.
  • Mit Verweis auf 1A, 7 und 8 umfasst Verfahren 100 einen Block 112, in dem eine erste Dielektrikumfinne 225-1, eine zweite Dielektrikumfinne 225-2 und eine dritte Dielektrikumfinne 225-3 gebildet werden. In Block 112 werden die erste Dielektrikumfinne 225-1, die zweite Dielektrikumfinne 225-2 und die dritte Dielektrikumfinne 225-3 in die Gräben 221 (siehe 6) eingebracht. In den abgebildeten Ausführungsformen umfasst jede aus der ersten Dielektrikumfinne 225-1, der zweiten Dielektrikumfinne 225-2 und der dritten Dielektrikumfinne 225-3 mehrere Schichten. In einem beispielhaften Prozess wird eine Auskleidung 220 konform über das Werkstück 200, auch in den Gräben 221, wie in 7 gezeigt ist, abgeschieden. Die Auskleidung 220 kann durch PECVD, ALD oder einem geeigneten Verfahren abgeschieden werden. Die Auskleidung 220 kleidet die Seitenwände und die Bodenflächen der Gräben 221 aus. Eine Füllschicht 222 wird dann über der Auskleidung 220 durch CVD, SACVD, FCVD, ALD, Spin-on-Coating und/oder einem anderen geeigneten Verfahren auf dem Werkstück 200 abgeschieden. In einigen Fällen ist die Dielektrizitätskonstante der Auskleidung 220 kleiner als die der Füllschicht 222. Die Auskleidung 220 kann Silizium, Siliziumnitrid, Siliziumcarbid, Siliziumcarbonitrid, Siliziumoxycarbonitrid, Aluminiumoxid, Aluminiumnitrid, Aluminiumoxynitrid, Zirkoniumoxid, Zirkoniumnitrid, Zirkoniumaluminiumoxid, Hafniumoxid oder ein geeignetes Dielektrikum umfassen. Die Füllschicht 222 kann Siliziumoxid, Siliziumcarbid, Siliziumoxynitrid, Siliziumoxycarbonitrid oder ein geeignetes Dielektrikum umfassen. Nach Abscheidung der Auskleidung 220 und der Füllschicht 222 wird das Werkstück 200 durch ein Planarisierungsverfahren, wie z. B. ein chemisch-mechanisches Polierverfahren (CMP), geglättet, bis ein Abschnitt der Auskleidung 220 und der Füllschicht 222 über der Verkleidungsschicht 218 entfernt sind, wie in 7 gezeigt ist. Wie in 8 gezeigt ist, wird die Füllschicht 222 nach der Planarisierung selektiv und teilweise ausgeschnitten, um einen durch die Auskleidung 220 definierten Ausschnitt zu bilden. Über dem Werkstück 200 wird dann eine obere Auskleidung 223 und eine Helmschicht 224 abgeschieden. Die obere Auskleidung 223 kann eine ähnliche Zusammensetzung wie die Auskleidung 220 aufweisen. Die Helmschicht 224 kann Siliziumnitrid, Siliziumcarbid, Siliziumcarbonitrid, Siliziumoxycarbonitrid, Aluminiumoxid, Aluminiumnitrid, Aluminiumoxynitrid, Zirkoniumoxid, Zirkoniumnitrid, Zirkoniumaluminiumoxid, Hafniumoxid oder ein geeignetes Dielektrikum umfassen. Das Werkstück 200 wird dann mit einem CMP-Verfahren planarisiert, um die überschüssige Helmschicht 224 auf der Verkleidungsschicht 218 zu entfernen. hier werden im Wesentlichen die erste Dielektrikumfinne 225-1, die zweite Dielektrikumfinne 225-2 und die dritte Dielektrikumfinne 225-3 gebildet. Die erste Dielektrikumfinne 225-1, die zweite Dielektrikumfinne 225-2 und die dritte Dielektrikumfinne 225-3 umfassen jeweils eine Helmschicht 224, die über einer oberen Auskleidung 223 angeordnet ist, und die obere Auskleidung 223 ist über einer Füllschicht 222 angeordnet. Die Helmschicht 224, die obere Auskleidung und die Füllschicht 222 sind durch die Auskleidung 220 von der Verkleidungsschicht 218 und dem Substrat 202 beabstandet. In einer Ausführungsform umfassen die Auskleidung 220 und die obere Auskleidung 223 Siliziumnitrid, die Füllschicht 222 umfasst Siliziumoxid und die Helmschicht 224 umfasst Aluminiumoxid, Aluminiumnitrid, Aluminiumoxynitrid, Zirkoniumoxid, Zirkoniumnitrid, Zirkoniumaluminiumoxid oder Hafniumoxid.
  • Mit Verweis auf 1A und 9 umfasst Verfahren 100 einen Block 114, in dem eine erste Hartmaskenschicht 210 entfernt wird. In einigen Ausführungsformen wird das Werkstück 200 anisotrop geätzt, um selektiv einen Abschnitt der Verkleidungsschicht 218, einen Abschnitt der Halbleiterauskleidung 214, die erste Hartmaskenschicht 210, einen Abschnitt der oberen Auskleidung 223 und einen Abschnitt der Auskleidung 220 zu entfernen, um die oberste Opferschicht 206 freizulegen, ohne die Helmschicht 224 wesentlich zu beschädigen. Der anisotrope Ätzprozess in Block 114 kann ein einstufiger Ätzprozess oder ein mehrstufiger Ätzprozess sein. Wenn der anisotrope Ätzprozess einstufig ist, ist er selektiv für Halbleitermaterialien (z. B. Silizium und Siliziumgermanium) und Siliziumnitrid. Wenn der anisotrope Ätzprozess mehrstufig ist, kann die erste Stufe selektiv für Halbleitermaterialien (z. B. Silizium und Siliziumgermanium) und die zweite Stufe selektiv für Siliziumnitrid sein. In einigen Umsetzungen kann der anisotrope Ätzprozess in Block 114 Wasserstoff, ein fluorhaltiges Gas (z. B. CF4, SF6, CH2F2, CHF3 und/oder C2F6), ein chlorhaltiges Gas (z. B. Cl2, CHCl3, CCl4 und/oder BCl3), ein bromhaltiges Gas (z. B. HBr und/oder CHBR3), ein jodhaltiges Gas, andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon umfassen.
  • Mit Verweis auf 1A und 10 umfasst Verfahren 100 einen Block 116, in dem ein Dummygatestapel 240 über der finnenförmigen Struktur 212 gebildet wird. In einigen Ausführungsformen wird ein Gateersatzprozess (oder Gate-Zuletzt-Prozess) angewendet, bei dem der Dummygatestapel 240 als Platzhalter für eine funktionale Gatestruktur dient. Andere Prozesse und Konfigurationen sind möglich. Wie in 10 gezeigt ist, umfasst der Dummygatestapel 240 eine Dummydielektrikumschicht 228, eine Dummyelektrode 230, die über der Dummydielektrikumschicht 228 angeordnet ist. Zur Strukturierung wird eine Gate-Top-Hartmaske 236 über dem Dummygatestapel 240 abgeschieden. Die Gate-Top-Hartmaske 236 kann eine Mehrfachschicht sein und eine Siliziumnitrid-Maskenschicht 232 und eine Siliziumoxid-Maskenschicht 234 über der Siliziumnitrid-Maskenschicht 232 umfassen. Die Regionen der finnenförmigen Strukturen 212, die unter dem Dummygatestapel 240 liegen, können als Kanalregionen bezeichnet werden. Jede der Kanalregionen in einer finnenförmigen Struktur 212 liegt zwischen zwei Source-/Drainregionen zur Source-/Drain-Bildung. In einem beispielhaften Prozess wird die Dummydielektrikumschicht 228 durch CVD über dem Werkstück 200 flächig abgeschieden. Eine Materialschicht für die Dummyelektrode 230 wird dann flächig auf der Dummydielektrikumschicht 228 abgeschieden. Die Dummydielektrikumschicht 228 und die Materialschicht für die Dummyelektrode 230 werden dann mit Hilfe von Photolithographieprozessen strukturiert, um den Dummygatestapel 240 zu bilden. In einigen Ausführungsformen kann die Dummydielektrikumschicht 228 Siliziumoxid und die Dummyelektrode 230 polykristallines Silizium (Polysilizium) umfassen.
  • Mit Verweis auf 1A und 11 umfasst Verfahren 100 einen Block 118, in dem mindestens ein Gateabstandhalter 242 entlang von Seitenwänden der Dummygatestapel 240 gebildet wird. Der mindestens eine Gateabstandhalter 242 kann zwei oder mehr Gateabstandhalterschichten umfassen. Dielektrika für den mindestens einen Gateabstandhalter 242 können ausgewählt werden, um eine selektive Entfernung des Dummygatestapels 240 zu erlauben. Geeignete Dielektrika können Siliziumnitrid, Siliziumoxycarbonitrid, Siliziumcarbonitrid, Siliziumoxid, Siliziumoxycarbid, Siliziumcarbid, Siliziumoxynitrid und/oder Kombinationen davon sein. In einem beispielhaften Prozess kann der mindestens eine Gateabstandhalter 242 durch CVD, subatmosphärischer CVD (SACVD) oder ALD konform über dem Werkstück 200 abgeschieden werden.
  • Mit Verweis auf 1A und 11 umfasst Verfahren 100 einen Block 120, in dem die Source-/Drainregionen der finnenförmigen Strukturen 212 ausgeschnitten werden, um Source-/Draingräben 244 zu bilden. Mit dem Dummygatestapel 240 und dem mindestens einen Gateabstandhalter 242, der als Ätzmaske dient, wird das Werkstück 200 anisotrop geätzt, um die Source/Draingräben 244 über den Source/Drainregionen der finnenförmigen Strukturen 212 zu bilden. In einigen Ausführungsformen, wie in 11 illustriert, können Operationen in Block 120 die oberen Abschnitte 212T der finnenförmigen Strukturen 212 in den Source-/Drainregionen im Wesentlichen entfernen. In einigen anderen alternativen Ausführungsformen können sich die Source/Draingräben 244 in die Basisabschnitte 212B erstrecken, die aus dem Substrat 202 gebildet werden. Die anisotrope Ätzung in Block 120 kann ein Trockenätzverfahren oder ein geeignetes Ätzverfahren umfassen. Das Trockenätzverfahren kann z. B. ein sauerstoffhaltiges Gas, Wasserstoff, ein fluorhaltiges Gas (z. B. CF4, SF6, CH2F2, CHF3 und/oder C2F6), ein chlorhaltiges Gas (z. B. Cl2, CHCl3, CCl4 und/oder BCl3), ein bromhaltiges Gas (z. B. HBr und/oder CHBR3), ein jodhaltiges Gas, andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon umsetzen. Wie in 11 gezeigt ist, kann der Trockenätzprozess in Block 120 den mindestens einen Gateabstandhalter 242 und die Auskleidung 220 langsamer ätzen und sie an den Seitenwänden der Füllschicht 222 und des Dummygatestapels 240 zurücklassen. Die Seitenwände der mehreren Kanalschichten 208, der mehreren Opferschichten 206 und der Verkleidungsschicht 218 sind in den Source-/Draingräben 244 freigelegt.
  • Mit Verweis auf 1A, 11 und 12 umfasst Verfahren 100 einen Block 122, in dem innere Abstandhaltermerkmale 246 gebildet wird. Mit Verweis auf 11 werden in Block 122 die Opferschichten 206, die in den Source/Draingräben 244 freigelegt sind, zunächst selektiv und teilweise ausgeschnitten, um innere Abstandsausschnitte zu bilden, während die freigelegten Kanalschichten 208 im Wesentlichen ungeätzt sind. Da die Verkleidungsschicht 218 und die Opferschichten 206 eine ähnliche Zusammensetzung aufweisen, kann die Verkleidungsschicht 218 in Block 122 geätzt werden. In einer Ausführungsform, bei der die Kanalschichten 208 im Wesentlichen aus Silizium (Si) bestehen, die Opferschichten 206 im Wesentlichen aus Siliziumgermanium (SiGe) bestehen und die Verkleidungsschicht 218 im Wesentlichen aus Siliziumgermanium (SiGe) bestehen, kann das selektive und teilweise Ausschneiden der Opferschichten 206 und der Verkleidungsschicht 218 einen SiGe-Oxidationsprozess mit anschließender SiGe-Oxidentfernung umfassen. In diesen Ausführungsformen kann der SiGe-Oxidationsprozess die Verwendung von Ozon einschließen. In einigen anderen Ausführungsformen kann das selektive Ausschneiden einen selektiven isotropen Ätzprozess umfassen (z. B. einen selektiven Trockenätzprozess oder einen selektiven Nassätzprozess), und das Ausmaß, in dem die Opferschichten 206 und die Verkleidungsschicht 218 ausgeschnitten werden, wird durch die Dauer des Ätzprozesses gesteuert. Das selektive Trockenätzverfahren kann die Verwendung eines oder mehrerer Ätzmittel auf Fluorbasis, wie Fluorgas oder Fluorkohlenwasserstoffe, umfassen. Der selektive Nassätzprozess kann APM-Ätzen (z. B. Ammoniakhydroxid-Wasserstoffperoxid-Wasser-Gemisch) umfassen. Nach dem Bilden der inneren Abstandhalterausschnitte wird dann eine innere Abstandhaltermaterialschicht durch CVD oder ALD über dem Werkstück 200 konform abgeschieden, unter anderem über und in den inneren Abstandhalterausschnitten und dem Raum, der durch den entfernten Abschnitt der Verkleidungsschicht 218 zurückbleibt. Das innere Abstandhaltermaterial kann Siliziumnitrid, Siliziumoxycarbonitrid, Siliziumcarbonitrid, Siliziumoxid, Siliziumoxycarbid, Siliziumcarbid oder Siliziumoxynitrid umfassen. Nach dem Abscheiden der inneren Abstandhaltermaterialschicht wird die innere Abstandhaltermaterialschicht zurück geätzt, um innere Abstandhaltermerkmale 246 zu bilden, wie in 12 illustriert ist.
  • Mit Verweis auf 1A und 13 umfasst Verfahren 100 einen Block 124, in dem Source-Drainmerkmale 248 in den Source-/Draingräben 244 gebildet wird. Die Source/Drainmerkmale 248 werden selektiv und epitaktisch auf den freiliegenden Halbleiterflächen der Kanalschichten 208 und des Substrats 202 abgeschieden. Die Source/Drainmerkmale 248 können mit einem Epitaxieverfahren wie Dampfphasenepitaxie (VPE), Ultrahochvakuum-CVD (UHV-CVD), Molekularstrahlepitaxie (MBE) und/oder anderen geeigneten Verfahren abgeschieden werden. Die Source/Drainmerkmale 248 können entweder n- oder p-Merkmale sein. Wenn die Source/Drainmerkmale 248 n-Merkmale sind, kann sie Silizium (Si) umfassen und mit einem n-Dotiermittel wie Phosphor (P) oder Arsen (As) dotiert sein. Wenn die Source/Drainmerkmale 248 p-Merkmale sind, können sie Silizium-Germanium (SiGe) oder Germanium (Ge) umfassen und mit einem p-Dotiermittel wie Bor (B) oder Gallium (Ga) dotiert sein. Die Dotierung der Source/Drainmerkmale 248 kann entweder in situ mit ihrer Abscheidung oder ex situ mit einem Implantationsverfahren, wie z. B. einem Junction-Implantationsverfahren, ausgeführt werden. Auch, wenn dies in den Abbildungen nicht explizit gezeigt ist, können die Source/Drainmerkmale 248 eine erste Epitaxieschicht und eine zweite Epitaxieschicht, die auf der ersten Epitaxieschicht angeordnet ist, umfassen. In einigen Fällen können die erste Epitaxieschicht und die zweite Epitaxieschicht mit der gleichen Dotiermittelspezies dotiert sein. In einigen alternativen Umsetzungen können die erste und die zweite Epitaxieschicht mit unterschiedlichen Dotiermittelspezies dotiert sein. Die zweite Epitaxieschicht kann eine höhere Dotierungskonzentration als die erste Epitaxieschicht umfassen, um den Kontaktwiderstand zu verringern. Während die Source/Drainmerkmale 248 nicht epitaktisch aus Flächen der inneren Abstandhaltermerkmale 246 und der Auskleidung 220 aufgebaut sind, kann der übermäßige Aufbau der Source/Drainmerkmale 248 die Flächen der inneren Abstandhaltermerkmale 246 und der Auskleidung 220 bedecken und mit ihnen in Kontakt kommen. Die Source/Drainmerkmale 248 sind in Source/Drainregionen neben der Kanalregion unterhalb des Dummygatestapels 240 angeordnet.
  • Mit Verweis auf 1A und 14 umfasst Verfahren 100 einen Block 126, in dem eine Kontaktätzstoppschicht (CESL) 252 und eine Zwischenschichtdielektrikumschicht (ILD-Schicht) 254 abgeschieden werden. In einem beispielhaften Prozess wird zunächst der CESL 252 konform über dem Werkstück 200 und dann die ILD-Schicht 254 über dem CESL 252 flächig abgeschieden. Die CESL 252 kann Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid und/oder andere in der Technik bekannte Materialien umfassen. Die CESL 252 kann durch ALD, plasmagestützte chemische Gasphasenabscheidung (PECVD) und/oder andere geeignete Abscheidungs- oder Oxidationsverfahren abgeschieden werden. In einigen Ausführungsformen umfasst die ILD-Schicht 254 Materialien wie Tetraethylorthosilikat- (TEOS) Oxid, undotiertes Silikatglas oder dotiertes Siliziumoxid wie Borphosphorsilikatglas (BPSG), Quarzglas (FSG), Phosphosilikatglas (PSG), bordotiertes Siliziumglas (BSG) und/oder andere geeignete Dielektrika. Die ILD-Schicht 254 kann durch Spin-on-Coating, einen FCVD-Prozess oder eine andere geeignete Abscheidungstechnik abgeschieden werden. In einigen Ausführungsformen kann das Werkstück 200 nach der Bildung der ILD-Schicht 254 geglüht werden, um die Integrität der ILD-Schicht 254 zu verbessern. Um überschüssiges Material zu entfernen und die oberen Flächen der Dummyelektrode 230 der Dummygatestapel 240 freizulegen, kann ein Planarisierungsprozess (wie z. B. ein chemisch-mechanisches Polierverfahren (CMP)) auf dem Werkstück 200 ausgeführt werden, um eine ebene obere Fläche zu erhalten. Die oberen Flächen der Dummyelektroden 230 sind auf der planaren oberen Fläche freigelegt.
  • Mit Verweis auf 1A und 14 umfasst Verfahren 100 einen Block 128, in dem ein erster Dummygatestapel 240 entfernt wird. In Block 128 wird der Dummygatestapel 240, der im Abschluss von Block 126 freigelegt wurde, durch einen selektiven Ätzprozess vom Werkstück 200 entfernt, wie in 14 gezeigt ist. Das selektive Ätzverfahren kann ein selektives Nassätzverfahren, ein selektives Trockenätzverfahren oder eine Kombination davon sein. Bei den abgebildeten Ausführungsformen werden durch das selektive Ätzverfahren selektiv die Dummydielektrikumschicht 228 und die Dummyelektrode 230 entfernt, ohne die Helmschicht 224 und die Füllschicht wesentlich zu beschädigen. Die Entfernung des Dummygatestapels 240 führt zu einem Gategraben 250 über den Kanalregionen.
  • Mit Verweis auf 1A und 15 umfasst Verfahren 100 einen Block 130, in dem die Opferschichten 206 in der Kanalregion entfernt werden, um die Kanalelemente 2080 freizugeben. Nach dem Entfernen des Dummygatestapels 240 werden in den Gategräben 250 die Kanalschichten 208, die Opferschichten 206 und die Verkleidungsschicht 218 in der Kanalregion freigelegt. Aufgrund ihrer ähnlichen Zusammensetzung können die freiliegenden Opferschichten 206 zwischen den Kanalschichten 208 und der Verkleidungsschicht 218 selektiv entfernt werden, um die Kanalschichten 208 zum Bilden von Kanalelementen 2080 freizugeben, wie in 15 gezeigt ist. Die Kanalelemente 2080 sind vertikal in Z-Richtung gestapelt. Die selektive Entfernung der Opferschichten 206 und der Verkleidungsschicht 218 kann durch selektives Trockenätzen, selektives Nassätzen oder andere selektive Ätzverfahren ausgeführt werden. In einigen Ausführungsformen umfasst das selektive Nassätzen eine APM-Ätzung (z. B. Ammoniakhydroxid-Wasserstoffperoxid-Wasser-Gemisch). In einigen alternativen Ausführungsformen umfasst die selektive Entfernung eine Silizium-Germanium-Oxidation, gefolgt von einer Silizium-Germaniumoxid-Entfernung. Die Oxidation kann zum Beispiel durch Ozonreinigung und anschließende Entfernung von Siliziumgermaniumoxid durch ein Ätzmittel wie NH4OH erfolgen. Mit der Entfernung der Opferschichten 206 und der Verkleidungsschicht 218 in der Kanalregion werden die Auskleidung 220, die Kanalelemente 2080, die obere Fläche des Basisabschnitts 212B, die Halbleiterauskleidung 214 und das Isolierungsmerkmal 216 im Gategraben 250 freigelegt.
  • Mit Verweis auf 1B und 16 umfasst Verfahren 100 einen Block 132, in dem sich Gatestrukturschichten um jedes der Kanalelemente 2080 wickeln. Die Gatestrukturschichten können eine Grenzflächenschicht 262 auf den Kanalelementen 2080 und dem Substrat 202, eine Gatedielektrikumschicht 264 über der Grenzflächenschicht 262 und eine Gateelektrodenschicht 266 über der Gatedielektrikumschicht 264 umfassen. In einigen Ausführungsformen umfasst die Grenzflächenschicht 262 Siliziumoxid und kann als Ergebnis eines Vorreinigungsprozesses gebildet werden. Ein Beispiel für ein Vorreinigungsverfahren kann die Verwendung von RCA SC-1 (Ammoniak, Wasserstoffperoxid und Wasser) und/oder RCA SC-2 (Salzsäure, Wasserstoffperoxid und Wasser) sein. Der Vorreinigungsprozess oxidiert die freiliegenden Flächen der Kanalelemente 2080 und des Substrats 202, um die Grenzflächenschicht 262 zu bilden. Die Gatedielektrikumschicht 264 wird dann mit ALD, CVD und/oder anderen geeigneten Verfahren über der Grenzflächenschicht 262 abgeschieden. Die Gatedielektrikumschicht 264 kann Dielektrika mit hohem K-Wert umfassen. Wie hier verwendet, umfassen Dielektrika mit hohem K-Wert Dielektrika mit einer hohen Dielektrizitätskonstante, die z. B. größer ist als die von thermischem Siliziumoxid (-3,9). In einer Ausführung kann die Gatedielektrikumschicht 264 Hafniumoxid umfassen. Alternativ kann die Gatedielektrikumschicht 264 andere Dielektrika mit hohem k-Wert umfassen, wie z. B. Titanoxid (TiO2), Hafnium-Zirkoniumoxid (HfZrO), Tantaloxid (Ta2O5), Hafnium-Siliziumoxid (HfSiO4), Zirkoniumoxid (ZrO2), Zirkonium-Siliziumoxid (ZrSiO2), Lanthanoxid (La2O3), Aluminiumoxid (Al2O3), Zirkoniumoxid (ZrO), Yttriumoxid (Y2O3), SrTiO3 (STO), BaTiO3 (BTO), BaZrO, Hafnium-Lanthanoxid (HfLaO), Lanthan-Siliziumoxid (LaSiO), Aluminium-Siliziumoxid (AlSiO), Hafniumtantaloxid (HfTaO), Hafniumtitanoxid (HfTiO), (Ba,Sr)TiO3 (BST), Siliziumnitrid (SiN), Siliziumoxynitrid (SiON), Kombinationen davon oder ein anderes geeignetes Material. Nach dem Bilden oder Abscheiden der Grenzflächenschicht 262 und der Gatedielektrikumschicht 264 wird eine Gateelektrodenschicht 266 über der Gatedielektrikumschicht 264 abgeschieden. Die Gateelektrodenschicht 266 kann eine Mehrschichtenstruktur sein, die mindestens eine Austrittsarbeitsschicht und eine Metallfüllschicht umfasst. Beispielsweise kann die mindestens eine Austrittsarbeitsschicht Titannitrid (TiN), Titanaluminium (TiAl), Titanaluminiumnitrid (TiAlN), Tantalnitrid (TaN), Tantalaluminium (TaAl), Tantalaluminiumnitrid (TaAlN), Tantalaluminiumcarbid (TaAlC), Tantalcarbonitrid (TaCN) oder Tantalcarbid (TaC) umfassen. Die Metallfüllschicht kann Aluminium (Al), Wolfram (W), Nickel (Ni), Titan (Ti), Ruthenium (Ru), Kobalt (Co), Platin (Pt), Tantal-Siliziumnitrid (TaSiN), Kupfer (Cu), andere hochschmelzende Metalle oder andere geeignete Metallwerkstoffe oder eine Kombination davon umfassen. In verschiedenen Ausführungsformen kann die Gateelektrodenschicht 266 durch ALD, PVD, CVD, Elektronenstrahlverdampfung oder andere geeignete Verfahren gebildet sein. In verschiedenen Ausführungsformen kann ein Planarisierungsprozess, wie z. B. ein CMP-Prozess, ausgeführt werden, um überschüssiges Material zu entfernen und eine im Wesentlichen ebene obere Fläche der Gatestrukturen zu erhalten. Mit Verweis auf 16 wickeln sich die abgeschiedenen Gatestrukturschichten um jedes der Kanalelemente 2080 und werden durch die erste Dielektrikumfinne 225-1, die zweite Dielektrikumfinne 225-2 und die dritte Dielektrikumfinne 225-3 geteilt.
  • Mit Verweis auf 1B und 17 umfasst Verfahren 100 einen Block 134, in dem das Werkstück 200 planarisiert wird, um eine erste Gatestruktur 269-1 und eine zweite Gatestruktur 269-2 zu bilden, die durch die zweite Dielektrikumfinne 225-2 geteilt wird. Wie in 17 gezeigt ist, wird in Block 134 der Abschnitt der Gateelektrodenschicht 266, der über der ersten Dielektrikumfinne 225-1, der zweiten Dielektrikumfinne 225-2 und der dritten Dielektrikumfinne 225-3 liegt, so entfernt, dass die erste Gatestruktur 269-1 zwischen der dritten Dielektrikumfinne 225-3 und der zweiten Dielektrikumfinne 225-2 und die zweite Gatestruktur 269-2 zwischen der zweiten Dielektrikumfinne 225-2 und der ersten Dielektrikumfinne 225-1 angeordnet ist. Es ist anzumerken, dass die Helmschicht 224, die obere Auskleidung 223 und ein Abschnitt der Füllschicht 222 in der ersten Dielektrikumfinne 225-1, der zweiten Dielektrikumfinne 225-2 und der dritten Dielektrikumfinne 225-3 ebenfalls in Block 134 entfernt werden. Die erste Gatestruktur 269-1 und die zweite Gatestruktur 269-2 werden durch die zweite Dielektrikumfinne 225-2 geteilt. Die Planarisierung in Block 134 kann mit einem CMP-Verfahren ausgeführt werden. Die erste Gatestruktur 269-1 und die zweite Gatestruktur 269-2 wickeln sich jeweils um Kanalelemente 2080, die aus einer der finnenförmigen Strukturen 212 gebildet werden.
  • Mit Verweis auf 1B und 17 umfasst Verfahren 100 einen Block 136, in dem eine erste Metallschicht 268 selektiv auf der ersten Gatestruktur 269-1 und der zweiten Gatestruktur 269-2 abgeschieden wird. In Block 136 wird die erste Metallschicht 268 selektiv auf der freiliegenden Gateelektrodenschicht der ersten Gatestruktur 269-1 und der zweiten Gatestruktur 269-2 abgeschieden, jedoch nicht auf Flächen der ersten Dielektrikumfinne 225-1, der zweiten Dielektrikumfinne 225-2 und der dritten Dielektrikumfinne 225-3. Infolgedessen umfasst die erste Metallschicht 268 zwei separate Abschnitte, von denen einer über der ersten Gatestruktur 269-1 und der andere über der zweiten Gatestruktur 269-2 angeordnet ist. In einigen Ausführungsformen kann die erste Metallschicht 268 durch metallorganischer chemischer Gasphasenabscheidung (MOCVD) unter Verwendung von metallorganischen Vorläufern wie Tetrakis(ethylmethylamido)titan (TEMAT) oder anderen Vorläufern, die Metallatome und organische Liganden umfassen, abgeschieden werden. In einigen Umsetzungen kann die erste Metallschicht 268 Titan, Titannitrid, Tantalnitrid, Wolfram, Ruthenium, Aluminium, Kobalt oder Nickel umfassen. Die erste Metallschicht 268 kann bis zu einer Dicke zwischen etwa 2 nm und etwa 20 nm gebildet werden. Wie nachfolgend beschrieben ist, dient die erste Metallschicht 268 als Metallhartmaskenschicht, die mit der zweiten Hartmaskenschicht 270 zusammenwirkt. In einigen alternativen Ausführungsformen, bei denen die zweite Hartmaskenschicht 270 ausreichend ätzresistent ist, kann die erste Metallschicht 268 weggelassen werden.
  • Mit Verweis auf 1B, 18 und 19 umfasst Verfahren 100 einen Block 138, in dem die zweite Dielektrikumfinne 225-2 selektiv entfernt wird, um einen Isolierungsgraben 274 unter Verwendung einer zweiten Hartmaskenschicht 270 zu bilden. Zur selektiven Entfernung der zweiten Dielektrikumfinne 225-2 werden photolithographische Techniken verwendet. In einem beispielhaften Prozess wird eine zweite Hartmaskenschicht 270 über dem Werkstück 200, einschließlich über der ersten Dielektrikumfinne 225-1, der zweiten Dielektrikumfinne 225-2, der dritten Dielektrikumfinne 225-3 und der ersten Metallschicht 268, deckend abgeschieden. In einigen Umsetzungen kann die zweite Hartmaskenschicht 270 durch CVD, PECVD oder einem geeigneten Abscheidungsverfahren abgeschieden werden. Die zweite Hartmaskenschicht 270 kann Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumcarbonitrid, Siliziumoxynitrid, Siliziumoxycarbonitrid, Aluminiumoxid, Aluminiumnitrid, Aluminiumoxynitrid, Zirkoniumoxid, Zirkoniumnitrid, Zirkoniumaluminiumoxid, Hafniumoxid oder ein geeignetes Dielektrikum umfassen. Die zweite Hartmaskenschicht 270 ist so strukturiert, dass sie eine Öffnung 272 bildet, um die zweite Dielektrikumfinne 225-2 freizulegen. Über der zweiten Hartmaskenschicht 270 wird eine Photolackschicht durch FCVD oder Spin-on-Coating flächig abgeschieden und durch Photolithographieverfahren strukturiert. Die strukturierte Photolackschicht wird als Ätzmaske aufgebracht, wenn die zweite Hartmaskenschicht 270 geätzt wird, um die Öffnung 272 zu bilden, wie in 18 gezeigt ist.
  • Nun wird auf 19 verwiesen. Nachdem die zweite Dielektrikumfinne 225-2 in der Öffnung 272 freigelegt wurde, wird das Werkstück 200 einem isotropen Ätzprozess unterzogen, um den Isolierungsgraben 274 zu bilden. Ein Beispiel für einen isotropen Ätzprozess in Block 138 kann ein Nassätzprozess sein, der selektiv für Dielektrika ist und Metall mit einer langsameren Rate ätzt. Ein Beispiel für ein Nassätzverfahren kann Flusssäure, verdünnte Flusssäure (DHF) sein. Wie in 19 gezeigt ist, entfernt die isotrope und selektive Ätzung in Block 138 nicht nur die zweite Dielektrikumfinne 225-2, sondern auch die im Isolierungsgraben 274 freigelegte Gatedielektrikumschicht 264. Die Seitenwände der ersten Gatestruktur 269-1 und der zweiten Gatestruktur 269-2 sind also im Isolierungsgraben 274 freigelegt. In einigen Umsetzungen wird das selektive Nassätzverfahren in Block 138 erlaubt, um die erste Metallschicht 268 zu unterschneiden. Bei diesen Umsetzungen ist ein Abschnitt des Isolierungsgrabens 274 unterhalb der ersten Metallschicht 268 in Y-Richtung breiter als ein Abschnitt des Isolierungsgrabens 274 oberhalb der ersten Metallschicht 268. Anders ausgedrückt überragt die erste Metallschicht 268 die erste Gatestruktur 269-1 und die zweite Gatestruktur 269-2. Wenn die erste Metallschicht 268 nicht in Block 136 gebildet wird, kann die selektive Nassätzung in Block 138 die zweite Hartmaskenschicht 270 unterschneiden.
  • Mit Verweis auf 1B und 20 umfasst Verfahren 100 einen Block 140, in dem eine Isolierungsstruktur 280 in dem Isolierungsgraben 274 gebildet wird. In einigen Ausführungsformen wird ein Dielektrikum für die Isolierungsstruktur 280 mit einer Abscheidungstechnik, die ein gutes Lochfüllvermögen besitzt, in dem Isolierungsgraben 274 abgeschieden. In einigen Fällen wird das Dielektrikum für die Isolierungsstruktur 280 durch ALD oder PEALD abgeschieden. Nach der Abscheidung des Dielektrikums für die Isolierungsstruktur 280 wird ein Planarisierungsprozess, wie z. B. ein CMP-Prozess, ausgeführt, um das überschüssige Material über der zweiten Hartmaskenschicht 270 zu entfernen. Die Isolierungsstruktur 280 kann Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumcarbonitrid, Siliziumoxynitrid, Siliziumoxycarbonitrid, Aluminiumoxid, Aluminiumnitrid, Aluminiumoxynitrid, Zirkoniumoxid, Zirkoniumnitrid, Zirkoniumaluminiumoxid, Hafniumoxid oder ein geeignetes Dielektrikum umfassen. Die Form und das Profil der Isolierungsstruktur 280 folgen denen des Isolierungsgrabens 274.
  • Mit Verweis auf 1B und 21 umfasst Verfahren 100 einen Block 142, in dem die zweite Hartmaskenschicht 270 selektiv entfernt wird. Da sich die Zusammensetzung der zweiten Hartmaskenschicht 270 von der der Isolierungsstruktur 280 unterscheidet, kann die zweite Hartmaskenschicht 270 in einigen Ausführungsformen selektiv entfernt werden, ohne die Isolierungsstruktur 280 wesentlich zu beschädigen. In einer Ausführungsform ist die zweite Hartmaskenschicht 270 aus Siliziumnitrid und die Isolierungsstruktur 280 aus Siliziumoxid gebildet. In dieser Ausführung kann die selektive Entfernung der zweiten Hartmaskenschicht 270 mit einem Ätzprozess ausgeführt werden, der selektiv für Siliziumnitrid ist. Nach der selektiven Entfernung der zweiten Hartmaskenschicht 270 ragt sich ein Abschnitt der Isolierungsstruktur 280 über die erste Metallschicht 268 vor.
  • Mit Verweis auf 1B, 21, 22 und 24 bis 27 umfasst Verfahren 100 einen Block 144, in dem eine zweite Metallschicht 284 über der ersten Metallschicht 268 gebildet wird. Diese Offenbarung stellt mehr als ein Beispiel für einen Prozess zum Bilden der zweiten Metallschicht 284 bereit. Verwiesen wird zunächst auf 21 und 22. In einigen Ausführungsformen wird die zweite Metallschicht 284 über dem Werkstück 200 durch physische Gasphasenabscheidung (PVD) oder einem geeigneten Abscheidungsverfahren abgeschieden, wie in 21 gezeigt ist. Nachdem die zweite Metallschicht 284 abgeschieden ist, wird die zweite Metallschicht 284 zurückgeätzt, bis die Isolierungsstruktur 280 die zweite Metallschicht 284 in ein erstes Segment 284-1 über der ersten Gatestruktur 269-1 und ein zweites Segment 284-2 über der zweiten Gatestruktur 269-2 trennt. Das heißt, der Abschnitt der zweiten Metallschicht 284, der auf Seitenwänden und der oberen Fläche der Isolierungsstruktur 280 angeordnet ist, wird entfernt, um das erste Segment 284-1 und das zweite Segment 284-2 physikalisch und elektrisch zu isolieren. In einigen in 24 dargestellten Ausführungsformen hinterlässt das Zurückätzen der zweiten Metallschicht 284 Eckabschnitte 2840, wobei ein Abschnitt des ersten Segments 284-1 und ein Abschnitt des zweiten Segments 284-2 sich vertikal entlang der Seitenwände der Isolierungsstruktur 280 erstrecken. Wenn die Eckabschnitte 2840 vorhanden sind, können sie eine Höhe zwischen etwa 1 nm und etwa 3 nm aufweisen. Die zweite Metallschicht 284 kann Titan, Titannitrid, Tantalnitrid, Wolfram, Ruthenium, Aluminium, Kobalt oder Nickel umfassen. Das erste Segment 284-1 und das zweite Segment 284-2 können eine Dicke zwischen etwa 2 nm und etwa 20 nm aufweisen. Wie in 22 gezeigt ist, erstreckt sich im Gegensatz zur ersten Metallschicht 268 das erste Segment 284-1 über die dritte Dielektrikumfinne 225-3 und das zweite Segment 284-2 über die erste Dielektrikumfinne 225-1. Das erste Segment 284-1 steht in direktem Kontakt mit der dritten Dielektrikumfinne 225-3 und das zweite Segment 284-2 steht in Kontakt mit der ersten Dielektrikumfinne 225-1. Das erste Segment 284-1 und das zweite Segment 284-2 sind zwar nicht explizit gezeigt, können sich aber weiter über eine benachbarte Gatestruktur erstrecken und als lokales Interconnect dienen.
  • Dann wird auf 25, 26 und 27 verwiesen. In einigen alternativen Ausführungsformen umfasst das Bilden der zweiten Metallschicht 284 die Verwendung einer Seed-Schicht 282. Mit Verweis auf 25 wird nach der selektiven Entfernung der zweiten Hartmaskenschicht 270 eine Seed-Schicht 282 über dem Werkstück 200, einschließlich der ersten Metallschicht 268 und der Isolierungsstruktur 280, flächig abgeschieden. Die Seed-Schicht 282 kann Titan, Titannitrid, Tantalnitrid, Wolfram, Ruthenium, Aluminium, Kobalt oder Nickel umfassen und kann eine Dicke zwischen etwa 1 nm und etwa 5 nm haben. Mit Verweis auf 26 wird ein Zurückätzen ausgeführt, um die Seed-Schicht 282 physikalisch und elektrisch in einen ersten Abschnitt 282-1 über der ersten Gatestruktur 269-1 und einen zweiten Abschnitt 282-2 über der zweiten Gatestruktur 269-2 zu trennen. Nach dem Zurückätzprozess werden der erste Abschnitt 282-1 und der zweite Abschnitt 282-2 durch die Isolierungsstruktur 280 getrennt. Mit Verweis auf 27 werden dann das erste Segment 284-1 und das zweite Segment 284-2 selektiv auf dem ersten Abschnitt 282-1 bzw. dem zweiten Abschnitt 282-2 abgeschieden. In einigen Ausführungsformen können das erste Segment 284-1 und das zweite Segment 284-2 der zweiten Metallschicht 284 durch MOCVD oder stromloser Abscheidung abgeschieden werden. Da der erste Abschnitt 282-1 und der zweite Abschnitt 282-2 bereits getrennt sind und die Abscheidung selektiv ist, erfordert die Bildung des ersten Segments 284-1 und des zweiten Segments 284-2 keinen Zurückätzprozess der zweiten Metallschicht 284. Das heißt, der erste Abschnitt 282-1 und der zweite Abschnitt 282-2 der Seed-Schicht 282 ermöglicht die selbstausrichtende Abscheidung der zweiten Metallschicht 284.
  • Mit Verweis auf 1B, 23, 24 und 27 umfasst Verfahren 100 einen Block 146, in dem eine Dielektrikumschicht mit einem an einem Gate selbstausgerichtete Kontakt (Gate-SAC-Dielektrikumschicht) 288 über der zweiten Metallschicht 284 gebildet wird. In einigen Ausführungsformen umfasst die Gate-SAC-Dielektrikumschicht 288 Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumcarbonitrid, Siliziumoxynitrid, Siliziumoxycarbonitrid, Aluminiumoxid, Aluminiumnitrid, Aluminiumoxynitrid, Zirkoniumoxid, Zirkoniumnitrid, Zirkoniumaluminiumoxid, Hafniumoxid oder ein geeignetes Dielektrikum. Die Gate-SAC-Dielektrikumschicht 288 kann durch CVD, ALD, PEALD oder einem geeigneten Verfahren abgeschieden werden.
  • Es wird auf 23 und 27 verwiesen. In einigen Ausführungsformen umfasst die Isolierungsstruktur 280 einen unteren Abschnitt 280L und einen oberen Abschnitt 280U, der über dem unteren Abschnitt 280L angeordnet ist. Der untere Abschnitt 280L bezieht sich auf den Abschnitt der Isolierungsstruktur 280 unterhalb der ersten Metallschicht 268 und der obere Abschnitt 280U bezieht sich auf den Abschnitt der Isolierungsstruktur 280 oberhalb der ersten Metallschicht 268. In den in 23 dargestellten Ausführungsformen ist der untere Abschnitt 280L zwischen der ersten Gatestruktur 269-1 und der zweiten Gatestruktur 269-2 angeordnet oder dazwischen eingesetzt. Der obere Abschnitt 280U ist zwischen den beiden getrennten Abschnitten der ersten Metallschicht 268 sowie zwischen dem ersten Segment 284-1 und dem zweiten Segment 284-2 angeordnet. Der obere Abschnitt 280U ist ebenfalls zwischen der Gate-SAC-Dielektrikumschicht 288 angeordnet. Entlang der Y-Richtung weist der obere Abschnitt 280U eine erste Breite W1 auf und der untere Abschnitt 280L weist eine zweite Breite W2 auf. Aufgrund der Unterschneidung beim Bilden des Isolierungsgrabens 274 ist die zweite Breite W2 größer als die erste Breite Wi. In einigen Fällen liegt die erste Breite W1 zwischen etwa 5 nm und etwa 50 nm und die zweite Breite W2 zwischen etwa 10 nm und etwa 60 nm. Ein Unterschied zwischen der ersten Breite W1 und der zweiten Breite W2 stellt ein Ausmaß der Unterschneidung dar. In einigen Fällen kann der Unterschied zwischen der ersten Breite W1 und der zweiten Breite W2 zwischen etwa 2 nm und etwa 20 nm liegen. Anders ausgedrückt, überragen die erste Metallschicht 268, die zweite Metallschicht 284 (einschließlich des ersten Segments 284-1 und des zweiten Segments 284-2) und die Seed-Schicht 282 (einschließlich des ersten Abschnitts 282-1 und des zweiten Abschnitts 282-2, wenn gebildet) die erste Gatestruktur 269-1 und die zweite Gatestruktur 269-2. In den in 27 dargestellten Ausführungsformen ist der obere Abschnitt 280U ferner zwischen dem ersten Abschnitt 282-1 und dem zweiten Abschnitt 282-2 der Seed-Schicht 282 angeordnet oder eingesetzt.
  • Aufgrund von Prozessvariationen stellt diese Offenbarung alternative Ausführungsformen bereit, die in 28 bis 31 illustriert sind. Mit Verweis auf 28 kann das Entfernen der zweiten Dielektrikumfinne 225-2, wenn die Öffnung 272 (in 18) nicht perfekt mit der zweiten Dielektrikumfinne 225-2 entlang der Z-Richtung ausgerichtet ist, zum Bilden einer gekrümmten Isolierungsstruktur 290 führen. Die gekrümmte Isolierungsstruktur 290 umfasst einen unteren Abschnitt 290L und einen oberen Abschnitt 290U über dem unteren Abschnitt 290L. Wie in 28 gezeigt ist, ist der obere Abschnitt 290U nicht vertikal an dem unteren Abschnitt 290L entlang der Z-Richtung ausgerichtet. Der untere Abschnitt 290L ist im Wesentlichen zwischen der ersten Gatestruktur 269-1 und der zweiten Gatestruktur 269-2 angeordnet. Der obere Abschnitt 290U ist im Wesentlichen zwischen dem ersten Segment 284-1 und dem zweiten Segment 284-2 angeordnet. In einigen Fällen schneidet die gekrümmte Isolierungsstruktur 290 in die Gateelektrodenschicht 266 von einer der ersten Gatestruktur 269-1 und der zweiten Gatestruktur 269-2.
  • Mit Verweis auf 29 kann das Entfernen der zweiten Dielektrikumfinne 225-2, wenn die Öffnung 272 (in 18 gezeigt) in Y-Richtung breiter als die zweite Dielektrikumfinne 225-2 ist, zum Bilden einer bolzenartigen Isolierungsstruktur 292 führen. Die bolzenartige Isolierungsstruktur 292 umfasst einen unteren Abschnitt 292L und einen oberen Abschnitt 292U über dem unteren Abschnitt 292L. Wie in 29 gezeigt ist, hat der obere Abschnitt 292U eine dritte Breite W3 und der untere Abschnitt 292L eine vierte Breite W4, die kleiner als die dritte Breite W3 ist. In einigen Fällen kann die vierte Breite W4 zwischen etwa 10 nm und etwa 60 nm und die dritte Breite W3 zwischen etwa 20 nm und etwa 75 nm liegen. Der untere Abschnitt 292L ist im Wesentlichen zwischen der ersten Gatestruktur 269-1 und der zweiten Gatestruktur 269-2 angeordnet. Der obere Abschnitt 292U ist im Wesentlichen zwischen dem ersten Segment 284-1 und dem zweiten Segment 284-2 angeordnet. In einigen Fällen schneidet der obere Abschnitt 292U der bolzenartigen Isolierungsstruktur 292 in die Gateelektrodenschichten 266 der ersten Gatestruktur 269-1 und der zweiten Gatestruktur 269-2 ein.
  • Mit Verweis auf 30 kann eine Isolierungsstruktur mit rundem Boden 294 gebildet werden, wenn das Entfernen er zweiten Dielektrikumfinne 225-2 in das Isolierungsmerkmal 216 ätzt. Die Rundboden-Isolierungsstruktur 294 umfasst einen Bodenabschnitt 295, der sich in das Isolierungsmerkmal 216 erstreckt. Der untere Abschnitt 295 kann sich etwa 1 nm und etwa 20 nm in das Isolierungsmerkmal 216 erstrecken.
  • Mit Verweis auf 31 kann sich, wenn der Abscheidungsprozess für die Isolierungsstruktur 280 keine ausreichende Lochfüllungsfähigkeit aufweist, in der Isolierungsstruktur 280 ein Leerraum 297 bilden. Nach dem Bilden kann der Leerraum 297 eine Breite zwischen etwa 1 nm und etwa 5 nm in Y-Richtung und eine Höhe zwischen etwa 2 nm und etwa 20 nm in Z-Richtung aufweisen.
  • Die obige Beschreibung zeigt, dass diese Offenbarung Vorteile gegenüber herkömmlichen Verfahren bereitstellt. Es versteht sich jedoch, dass andere Ausführungsformen weitere Vorteile bieten können, und dass nicht alle Vorteile notwendigerweise hierin offenbart sind, und dass kein bestimmter Vorteil für alle Ausführungsformen verlangt wird. Beispielsweise scheiden die in dieser Offenbarung offengelegten Prozesse Gatestrukturschichten über einer Dielektrikumfinne ab, und die Dielektrikumfinne wird anschließend entfernt, um einen Isolierungsgraben zwischen den Gatestrukturen zu bilden. Ein Dielektrikum wird dann in den Isolierungsgraben abgeschieden, um eine Isolierungsstruktur zu bilden. Im Vergleich zur Dielektrikumfinne ist die Isolierungsstruktur in Richtung zwischen den Gatestrukturen breiter, um die Gate-zu-Gate-Trennung zu erhöhen. Die Gate-zu-Gate-Trennung führt zu einer verringerten Gate-zu-Gate-Kapazität, was vorteilhaft ist.
  • In einem beispielhaften Aspekt ist diese Offenbarung auf eine Halbleitervorrichtung gerichtet. Die Halbleitervorrichtung umfasst eine erste Gatestruktur und eine zweite Gatestruktur, die entlang einer Richtung ausgerichtet sind, eine erste Metallschicht, die über der ersten Gatestruktur angeordnet ist, eine zweite Metallschicht, die über der zweiten Gatestruktur angeordnet ist, und eine Gateisolierungsstruktur, die sich zwischen der ersten Gatestruktur und der zweiten Gatestruktur sowie zwischen der ersten Metallschicht und der zweiten Metallschicht erstreckt.
  • In einigen Ausführungsformen umfasst die Gateisolierungsstruktur einen Leerraum. In einigen Umsetzungen umfasst die Gateisolierungsstruktur einen unteren Abschnitt, der zwischen der ersten Gatestruktur und der zweiten Gatestruktur angeordnet ist, und einen oberen Abschnitt, der zwischen der ersten Metallschicht und der zweiten Metallschicht angeordnet ist, und eine Breite des unteren Abschnitts entlang der Richtung ist größer als eine Breite des oberen Abschnitts entlang der Richtung. In einigen Fällen kann die Halbleitervorrichtung außerdem eine erste dielektrische Schicht mit selbst ausgerichtetem Kontakt (SAC-Schicht) über der ersten Metallschicht und eine zweite dielektrische SAC-Schicht über der zweiten Metallschicht umfassen. Der obere Abschnitt ist weiterhin zwischen der ersten SAC-Dielektrikumschicht und der zweiten SAC-Dielektrikumschicht angeordnet. In einigen Ausführungsformen ist die erste Gatestruktur zwischen der Gateisolierungsstruktur und einer Dielektrikumfinne angeordnet, und die erste Metallschicht erstreckt sich über die Dielektrikumfinne. In einigen Ausführungsformen ist die Gateisolierungsstruktur eine einzige Schicht, und die Dielektrikumfinne umfasst eine Auskleidung und eine Füllschicht über der Auskleidung. In einigen Umsetzungen kann die Halbleitervorrichtung außerdem eine dritte Metallschicht umfassen, die zwischen der ersten Gatestruktur und der ersten Metallschicht angeordnet ist, und die Dielektrikumfinne steht direkt mit der ersten Metallschicht in Kontakt. In einigen Fällen kann die Halbleitervorrichtung außerdem eine Seed-Schicht umfassen, die zwischen der ersten Metallschicht und der dritten Metallschicht liegt.
  • In einem anderen beispielhaften Aspekt ist diese Offenbarung auf eine Halbleitervorrichtung gerichtet. Die Halbleitervorrichtung kann eine erste Mehrzahl von vertikal gestapelten Kanalelementen, eine zweite Mehrzahl von vertikal gestapelten Kanalelementen, eine erste Gatestruktur, die über jedem aus der ersten Mehrzahl von Kanalelementen angeordnet ist und um jedes der ersten Mehrzahl von Kanalelementen gewickelt ist, wobei die erste Gatestruktur eine erste dielektrische Gateschicht und eine erste Elektrodenschicht über der ersten dielektrischen Gateschicht aufweist, und eine zweite Gatestruktur, die über jedem aus der zweiten Mehrzahl von Kanalelementen angeordnet ist und um jedes der zweiten Mehrzahl von Kanalelementen gewickelt ist, umfassen, wobei die zweite Gatestruktur eine zweite Gatedielektrikumschicht und eine zweite Elektrodenschicht über der zweiten Gatedielektrikumschicht, eine erste Metallschicht, die über der ersten Gatestruktur angeordnet ist, eine zweite Metallschicht, die über der zweiten Gatestruktur angeordnet ist, und eine Gateisolierungsstruktur aufweist, die sich zwischen der ersten Gatestruktur und der zweiten Gatestruktur sowie zwischen der ersten Metallschicht und der zweiten Metallschicht erstreckt. Die Gateisolierungsstruktur steht direkt mit der ersten Elektrodenschicht und der zweiten Elektrodenschicht in Kontakt.
  • In einigen Ausführungsformen ragt ein Abschnitt der ersten Metallschicht über die erste Gatestruktur und ein Abschnitt der zweiten Metallschicht über die zweite Gatestruktur. In einigen Umsetzungen umfasst die Gateisolierungsstruktur einen unteren Abschnitt, der zwischen der ersten Gatestruktur und der zweiten Gatestruktur angeordnet ist, und der untere Abschnitt unterschneidet mindestens eine aus der ersten Metallschicht und der zweiten Metallschicht. In einigen Umsetzungen ist die erste Mehrzahl von Kanalelementen über einem ersten Basisabschnitt angeordnet, der aus einem Substrat entsteht, die zweite Mehrzahl von Kanalelementen ist über einem zweiten Basisabschnitt angeordnet, der aus dem Substrat entsteht, und ein Abschnitt der Gateisolierungsstruktur erstreckt sich in ein Isolierungsmerkmal, das zwischen dem ersten Basisabschnitt und dem zweiten Basisabschnitt angeordnet ist. In einigen Fällen ist die erste Gatestruktur zwischen der Gateisolierungsstruktur und einer Dielektrikumfinne angeordnet, und die erste Metallschicht erstreckt sich über die Dielektrikumfinne. In einigen Ausführungsformen kann die Halbleitervorrichtung darüber hinaus eine Seed-Schicht umfassen, die zwischen der ersten Metallschicht und der ersten Gatestruktur angeordnet ist, und die Seed-Schicht erstreckt sich über die Dielektrikumfinne.
  • In noch einem anderen beispielhaften Aspekt ist diese Offenbarung auf ein Verfahren gerichtet. Das Verfahren umfasst das Aufnehmen eines Werkstücks mit einer ersten Dielektrikumfinne, einer zweiten Dielektrikumfinne und einer dritten Dielektrikumfinne, einer ersten Gatestruktur, die zwischen der ersten Dielektrikumfinne und der zweiten Dielektrikumfinne angeordnet ist, und einer zweiten Gatestruktur, die zwischen der zweiten Dielektrikumfinne und der dritten Dielektrikumfinne angeordnet ist, das selektive Abscheiden einer ersten Metallschicht auf der ersten Gatestruktur und der zweiten Gatestruktur, das selektive Entfernen der zweiten Dielektrikumfinne, um einen Isolierungsgraben zu bilden, und das Abscheiden eines Dielektrikums in dem Isolierungsgraben, um eine Gateisolierungsstruktur zu bilden.
  • In einigen Ausführungsformen umfasst das selektive Entfernen der zweiten Dielektrikumfinne das Abscheiden einer Hartmaskenschicht über dem Werkstück, die Strukturierung der Hartmaskenschicht zum Bilden einer Öffnung, die die zweite Dielektrikumfinne freilegt, und das Ätzen der zweiten Dielektrikumfinne durch die Öffnung zum Bilden des Isolierungsgrabens. In einigen Umsetzungen kann das Verfahren nach dem Abscheiden des Dielektrikums auch das selektive Entfernen der strukturierten Hartmaskenschicht umfassen, um die erste Metallschicht auf der ersten Gatestruktur und der zweiten Gatestruktur freizulegen, und das Abscheiden einer zweiten Metallschicht über der ersten Metallschicht, der ersten Dielektrikumfinne und der zweiten Dielektrikumfinne. In einigen Fällen umfasst die Abscheidung der zweiten Metallschicht die Abscheidung der zweiten Metallschicht über der ersten Metallschicht, der ersten Dielektrikumfinne, der zweiten Dielektrikumfinne und der Gateisolierungsstruktur und das Zurückätzen der zweiten Metallschicht, um die zweite Metallschicht auf der Gateisolierungsstruktur zu entfernen. In einigen Umsetzungen umfasst das Abscheiden der zweiten Metallschicht das Abscheiden einer Seed-Schicht über der ersten Metallschicht, der ersten Dielektrikumfinne, der zweiten Dielektrikumfinne und der Gateisolierungsstruktur, das Zurückätzen der Seed-Schicht, um die zweite Metallschicht auf der Gateisolierungsstruktur zu entfernen, und nach dem Zurückätzen das selektive Abscheiden der zweiten Metallschicht auf der Seed-Schicht. In einigen Fällen umfasst die erste Gatestruktur eine erste Gatedielektrikumschicht. Die zweite Gatestruktur umfasst eine zweite dielektrische Gateschicht, und durch das selektive Entfernen der zweiten Dielektrikumfinne wird auch ein Abschnitt der ersten Gatedielektrikumschicht und ein Abschnitt der zweiten Gatedielektrikumschicht entfernt.
  • Obiges beschreibt Merkmale mehrerer Ausführungsformen, mit denen Fachleute auf dem Gebiet die Aspekte dieser Offenbarung besser verstehen. Gewöhnliche Fachleute auf dem Gebiet sollten verstehen, dass sie diese Offenbarung leicht als Grundlage für das Design oder die Änderung anderer Prozesse und Strukturen verwenden können, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der hierin eingeführten Ausführungsformen zu erreichen. Fachleute auf dem Gebiet sollten außerdem verstehen, dass solche entsprechenden Konstruktionen nicht vom Geist und Umfang dieser Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hieran vornehmen können, ohne vom Geist und Umfang dieser Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/063654 [0001]

Claims (20)

  1. Halbleitervorrichtung, aufweisend: eine erste Gatestruktur und eine zweite Gatestruktur, die entlang einer Richtung ausgerichtet sind; eine erste Metallschicht, die über der ersten Gatestruktur angeordnet ist; eine zweite Metallschicht, die über der zweiten Gatestruktur angeordnet ist; und eine Gateisolierungsstruktur, die sich zwischen der ersten Gatestruktur und der zweiten Gatestruktur sowie zwischen der ersten Metallschicht und der zweiten Metallschicht erstreckt.
  2. Halbleitervorrichtung aus Anspruch 1, wobei die Gateisolierungsstruktur einen Leerraum aufweist.
  3. Halbleitervorrichtung aus Anspruch 1 oder 2, wobei die Gateisolierungsstruktur einen unteren Abschnitt aufweist, der zwischen der ersten Gatestruktur und der zweiten Gatestruktur angeordnet ist, und der obere Abschnitt zwischen der ersten Metallschicht und der zweiten Metallschicht angeordnet ist, wobei eine Breite des unteren Abschnitts entlang der Richtung größer als eine Breite des oberen Abschnitts entlang der Richtung ist.
  4. Halbleitervorrichtung aus Anspruch 3, ferner aufweisend: eine erste Dielektrikumschicht mit selbstausgerichtetem Kontakt (SAC-Dielektrikumschicht) über der ersten Metallschicht; und eine zweite SAC-Dielektrikumschicht über der zweiten Metallschicht, wobei der obere Abschnitt weiterhin zwischen der ersten SAC-Dielektrikumschicht und der zweiten SAC-Dielektrikumschicht angeordnet ist.
  5. Halbleitervorrichtung aus einem der vorhergehenden Ansprüche, wobei die erste Gatestruktur zwischen der Gateisolierungsstruktur und einer Dielektrikumfinne angeordnet ist, wobei sich die erste Metallschicht über die Dielektrikumfinne erstreckt.
  6. Halbleitervorrichtung aus Anspruch 5, wobei die Gateisolierungsstruktur eine einzige Schicht ist, wobei die Dielektrikumfinne eine Auskleidung und eine Füllschicht über der Auskleidung aufweist.
  7. Halbleitervorrichtung aus Anspruch 5 oder 6, ferner aufweisend: eine dritte Metallschicht, die zwischen der ersten Gatestruktur und der ersten Metallschicht angeordnet ist, wobei die Dielektrikumfinne in direktem Kontakt mit dem ersten Metallschicht steht.
  8. Halbleitervorrichtung aus Anspruch 7, ferner aufweisend: eine Seed-Schicht, die zwischen der ersten Metallschicht und der dritten Metallschicht eingesetzt ist.
  9. Halbleitervorrichtung, aufweisend: eine erste Mehrzahl vertikal gestapelter Kanalelemente; eine zweite Mehrzahl vertikal gestapelter Kanalelemente; eine erste Gatestruktur, die über jedem aus der ersten Mehrzahl von Kanalelementen angeordnet und um diese herumgewickelt ist, wobei die erste Gatestruktur aufweist: eine erste Gatedielektrikumschicht und eine erste Elektrodenschicht über der ersten Gatedielektrikumschicht; eine zweite Gatestruktur, die über jedem aus der zweiten Mehrzahl von Kanalelementen angeordnet und um diese herumgewickelt ist, wobei die zweite Gatestruktur aufweist: eine zweite Gatedielektrikumschicht, und eine zweite Elektrodenschicht über der zweiten Gatedielektrikumschicht; eine erste Metallschicht, die über der ersten Gatestruktur angeordnet ist; eine zweite Metallschicht, die über der zweiten Gatestruktur angeordnet ist; und eine Gateisolierungsstruktur, die sich zwischen der ersten Gatestruktur und der zweiten Gatestruktur sowie zwischen der ersten Metallschicht und der zweiten Metallschicht erstreckt, wobei die Gateisolierungsstruktur direkt mit der ersten Elektrodenschicht und der zweiten Elektrodenschicht in Kontakt steht.
  10. Halbleitervorrichtung aus Anspruch 9, wobei ein Abschnitt der ersten Metallschicht über die erste Gatestruktur hinausragt, wobei ein Abschnitt der zweiten Metallschicht über die zweite Gatestruktur hinausragt.
  11. Halbleitervorrichtung aus Anspruch 9 oder 10, wobei die Gateisolierungsstruktur einen unteren Abschnitt aufweist, der zwischen der ersten Gatestruktur und der zweiten Gatestruktur angeordnet ist, wobei der untere Abschnitt mindestens eine aus der ersten Metallschicht und der zweiten Metallschicht unterschneidet.
  12. Halbleitervorrichtung aus einem der Ansprüche 9 bis 11, wobei die erste Mehrzahl von Kanalelementen über einem ersten Basisabschnitt angeordnet ist, der aus einem Substrat entsteht, wobei die zweite Mehrzahl von Kanalelementen über einem zweiten Basisabschnitt angeordnet ist, der aus einem Substrat entsteht, wobei sich ein Abschnitt der Gateisolierungsstruktur in ein Isolierungsmerkmal erstreckt, das zwischen dem ersten Basisabschnitt und dem zweiten Basisabschnitt angeordnet ist.
  13. Halbleitervorrichtung aus einem der Ansprüche 9 bis 12, wobei die erste Gatestruktur zwischen der Gateisolierungsstruktur und einer Dielektrikumfinne angeordnet ist, wobei sich die erste Metallschicht über die Dielektrikumfinne erstreckt.
  14. Halbleitervorrichtung aus Anspruch 13, ferner aufweisend: eine Seed-Schicht, die zwischen der ersten Metallschicht und der ersten Gatestruktur angeordnet ist, wobei sich die Seed-Schicht über die Dielektrikumfinne erstreckt.
  15. Verfahren, umfassend: Aufnehmen eines Werkstücks, umfassend: eine erste Dielektrikumfinne, eine zweite Dielektrikumfinne und eine dritte Dielektrikumfinne, eine erste Gatestruktur, die zwischen der ersten Dielektrikumfinne und der zweiten Dielektrikumfinne angeordnet ist, und eine zweite Gatestruktur, die zwischen der zweiten Dielektrikumfinne und der dritten Dielektrikumfinne angeordnet ist; selektives Abscheiden einer ersten Metallschicht auf der ersten Gatestruktur und der zweiten Gatestruktur; selektives Entfernen der zweiten Dielektrikumfinne zum Bilden eines Isolierungsgrabens; und Abscheiden eines Dielektrikums im Isolierungsgraben zum Bilden einer Gateisolierungsstruktur.
  16. Verfahren aus Anspruch 15, wobei das selektive Entfernen der zweiten Dielektrikumfinne umfasst: Abscheiden einer Hartmaskenschicht über dem Werkstück; Strukturieren der Hartmaskenschicht zum Bilden einer Öffnung, die die zweite Dielektrikumfinne freilegt; und Ätzen der zweiten Dielektrikumfinne durch die Öffnung, um den Isolierungsgraben zu bilden.
  17. Verfahren aus Anspruch 15 oder 16, ferner umfassend: nach dem Abscheiden des Dielektrikums selektives Entfernen der strukturierten Hartmaskenschicht, um die erste Metallschicht auf der ersten Gatestruktur und der zweiten Gatestruktur freizulegen; und Abscheiden einer zweiten Metallschicht über der ersten Metallschicht, der ersten Dielektrikumfinne und der zweiten Dielektrikumfinne.
  18. Verfahren aus Anspruch 17, wobei das Abscheiden der zweiten Metallschicht umfasst: Abscheiden der zweiten Metallschicht über der ersten Metallschicht, der ersten Dielektrikumfinne, der zweiten Dielektrikumfinne und der Gateisolierungsstruktur; und Zurückätzen der zweiten Metallschicht, um die zweite Metallschicht auf der Gateisolierungsstruktur zu entfernen.
  19. Verfahren aus Anspruch 17 oder 18, wobei das Abscheiden der zweiten Metallschicht umfasst: Abscheiden einer Seed-Schicht über der ersten Metallschicht, der ersten Dielektrikumfinne, der zweiten Dielektrikumfinne und der Gateisolierungsstruktur; Zurückätzen der Seed-Schicht, um die zweite Metallschicht auf der Gateisolierungsstruktur zu entfernen; und nach dem Zurückätzen selektives Abscheiden der zweiten Metallschicht auf der Seed-Schicht.
  20. Verfahren aus einem der Ansprüche 15 bis 19, wobei die erste Gatestruktur eine erste Gatedielektrikumschicht umfasst, wobei die zweite Gatestruktur eine zweite Gatedielektrikumschicht umfasst, wobei das selektive Entfernen der zweiten Dielektrikumfinne auch einen Abschnitt der ersten Gatedielektrikumschicht und einen Abschnitt der zweiten Gatedielektrikumschicht entfernt.
DE102020131140.0A 2020-08-10 2020-11-25 Gateisolierungsstruktur Pending DE102020131140A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063063654P 2020-08-10 2020-08-10
US63/063,654 2020-08-10
US16/952,812 US11450662B2 (en) 2020-08-10 2020-11-19 Gate isolation structure
US16/952,812 2020-11-19

Publications (1)

Publication Number Publication Date
DE102020131140A1 true DE102020131140A1 (de) 2022-02-10

Family

ID=78672510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020131140.0A Pending DE102020131140A1 (de) 2020-08-10 2020-11-25 Gateisolierungsstruktur

Country Status (5)

Country Link
US (2) US11916072B2 (de)
KR (1) KR102458020B1 (de)
CN (1) CN113725275B (de)
DE (1) DE102020131140A1 (de)
TW (1) TWI793675B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4336549A1 (de) * 2022-09-06 2024-03-13 Samsung Electronics Co., Ltd. Halbleiterbauelement mit gate-strukturen und gate-isolierungsstruktur

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289579B2 (en) 2019-09-29 2022-03-29 Applied Materials, Inc. P-type dipole for p-FET
DE102020131140A1 (de) * 2020-08-10 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gateisolierungsstruktur
US20230197816A1 (en) * 2021-12-21 2023-06-22 Mohammad Hasan Integrated circuit structures having metal gate plug landed on dielectric anchor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266645A1 (en) 2004-05-25 2005-12-01 Jin-Jun Park Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels
US20170141210A1 (en) 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Cutting Metal Gate
DE102018101016A1 (de) 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
US20190252268A1 (en) 2018-02-15 2019-08-15 Globalfoundries Inc. Gate cut in replacement metal gate process
US20190305111A1 (en) 2018-04-02 2019-10-03 Intel Corporation Self-aligned gate endcap (sage) architecture having endcap plugs
US20200066718A1 (en) 2018-08-27 2020-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US20200098878A1 (en) 2018-09-24 2020-03-26 Leonard P. GULER Self-aligned gate endcap (sage) architectures with gate-all-around devices having epitaxial source or drain structures
US20200105613A1 (en) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor Devices and Methods of Forming the Same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199502B2 (en) 2014-08-15 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of S/D contact and method of making same
US9818872B2 (en) 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9899387B2 (en) 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9754840B2 (en) 2015-11-16 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal gate-all-around device having wrapped-around source and drain
US10032627B2 (en) 2015-11-16 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming stacked nanowire transistors
US9887269B2 (en) 2015-11-30 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9899269B2 (en) 2015-12-30 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd Multi-gate device and method of fabrication thereof
US9601514B1 (en) * 2016-01-26 2017-03-21 International Business Machines Corporation Method and structure for forming dielectric isolated FinFET with improved source/drain epitaxy
US9899398B1 (en) 2016-07-26 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile memory device having nanocrystal floating gate and method of fabricating same
US10290546B2 (en) 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Threshold voltage adjustment for a gate-all-around semiconductor structure
US10134604B1 (en) * 2017-04-28 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10475902B2 (en) 2017-05-26 2019-11-12 Taiwan Semiconductor Manufacturing Co. Ltd. Spacers for nanowire-based integrated circuit device and method of fabricating same
US10269787B2 (en) * 2017-06-29 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure cutting process
US10529860B2 (en) * 2018-05-31 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for FinFET device with contact over dielectric gate
KR102636464B1 (ko) 2018-06-12 2024-02-14 삼성전자주식회사 게이트 분리층을 갖는 반도체 소자 및 그 제조 방법
US10756087B2 (en) * 2018-06-15 2020-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11233152B2 (en) * 2018-06-25 2022-01-25 Intel Corporation Self-aligned gate endcap (SAGE) architectures with gate-all-around devices
US10861750B2 (en) * 2018-07-02 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10566248B1 (en) * 2018-07-27 2020-02-18 Globalfoundries Inc. Work function metal patterning for N-P spaces between active nanostructures using unitary isolation pillar
US10510620B1 (en) * 2018-07-27 2019-12-17 GlobalFoundries, Inc. Work function metal patterning for N-P space between active nanostructures
KR102491089B1 (ko) * 2018-07-27 2023-01-26 삼성전자주식회사 반도체 소자
US10944009B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating a FinFET device with wrap-around silicide source/drain structure
US10825918B2 (en) * 2019-01-29 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US11450662B2 (en) * 2020-08-10 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate isolation structure
DE102020131140A1 (de) * 2020-08-10 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gateisolierungsstruktur

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266645A1 (en) 2004-05-25 2005-12-01 Jin-Jun Park Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels
US20170141210A1 (en) 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Cutting Metal Gate
DE102018101016A1 (de) 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
US20190252268A1 (en) 2018-02-15 2019-08-15 Globalfoundries Inc. Gate cut in replacement metal gate process
US20190305111A1 (en) 2018-04-02 2019-10-03 Intel Corporation Self-aligned gate endcap (sage) architecture having endcap plugs
US20200066718A1 (en) 2018-08-27 2020-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US20200098878A1 (en) 2018-09-24 2020-03-26 Leonard P. GULER Self-aligned gate endcap (sage) architectures with gate-all-around devices having epitaxial source or drain structures
US20200105613A1 (en) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor Devices and Methods of Forming the Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4336549A1 (de) * 2022-09-06 2024-03-13 Samsung Electronics Co., Ltd. Halbleiterbauelement mit gate-strukturen und gate-isolierungsstruktur

Also Published As

Publication number Publication date
TW202221793A (zh) 2022-06-01
CN113725275B (zh) 2024-08-27
KR102458020B1 (ko) 2022-10-21
CN113725275A (zh) 2021-11-30
TWI793675B (zh) 2023-02-21
KR20220019606A (ko) 2022-02-17
US20220367457A1 (en) 2022-11-17
US11916072B2 (en) 2024-02-27
US20240194676A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
DE102019126565B4 (de) Mehrfachgatevorrichtung und zugehörige verfahren
DE102018104654B4 (de) Doppelte metalldurchkontaktierung für übergangswiderstand
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102015112267B4 (de) Verfahren und struktur für finfet
DE102021113387A1 (de) Epitaktische merkmale
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE102020130964A1 (de) Vertikal ausgerichteter komplementärer transistor
DE102019116606A1 (de) Multi-gate-vorrichtung und zugehörige verfahren
DE102017123334A1 (de) Gatestapel für i/o-vorrichtungen mit gestapeltem finnenkanal und nanodrahtkanal-kernvorrichtungen
DE102020134644B4 (de) Rückseitenkontakt und verfahren zu seiner herstellung
DE102020106234A1 (de) Transistoren mit verschiedenen schwellenspannungen
DE102020131140A1 (de) Gateisolierungsstruktur
DE102021100333A1 (de) Halbleitervorrichtungsstruktur
DE102020106231A1 (de) Vorrichtung mit niedrigem leckstrom
DE102021108885A1 (de) Bilden von esd-bauelementen unter verwendung von multigatekompatiblen prozessen
DE102020124625A1 (de) Transistoren mit nanostrukturen
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102021115012A1 (de) Nanostrukturen und verfahren zu deren herstellung
DE102020110870A1 (de) Metall-source-/drainmerkmale
DE102021115968A1 (de) Halbleitervorrichtung mit rückseitenstromschiene und deren herstellungsverfahren
DE102021117896A1 (de) Halbleitungsvorrichtung mit gateisolationsstruktur und ausbildungsverfahren
DE102020119940A1 (de) Mehrfachgatetransistorstruktur
DE102020131030A1 (de) Siliziumkanal-anlassen
DE102021100729A1 (de) Kontaktstecker
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027088000

Ipc: H10D0084830000