Nothing Special   »   [go: up one dir, main page]

DE102020118404A1 - Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren - Google Patents

Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren Download PDF

Info

Publication number
DE102020118404A1
DE102020118404A1 DE102020118404.2A DE102020118404A DE102020118404A1 DE 102020118404 A1 DE102020118404 A1 DE 102020118404A1 DE 102020118404 A DE102020118404 A DE 102020118404A DE 102020118404 A1 DE102020118404 A1 DE 102020118404A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
vertical
semiconductor
semiconductor device
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020118404.2A
Other languages
English (en)
Inventor
Hans-Joachim Schulze
Thomas Laska
Philipp Kohler-Redlich
Vera van Treek
Franz-Josef Niedernostheide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020118404.2A priority Critical patent/DE102020118404A1/de
Priority to US17/370,179 priority patent/US20220013625A1/en
Priority to CN202110789572.2A priority patent/CN113937160A/zh
Publication of DE102020118404A1 publication Critical patent/DE102020118404A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Vorgeschlagen wird eine vertikale Leistungs-Halbleitervorrichtung (100). Die vertikale Leistungs-Halbleitervorrichtung (100) weist einen Halbleiterkörper (102) auf, der ein Halbleitersubstrat (104) und eine Halbleiterschicht (106) auf dem Halbleitersubstrat (104) umfasst. Der Halbleiterkörper (102) weist eine erste Hauptoberfläche (1081) und eine entlang einer vertikalen Richtung (y) der ersten Hauptoberfläche (1081) entgegengesetzt der zweiten Hauptoberfläche (1082) auf. Die vertikale Leistungs-Halbleitervorrichtung (100) enthält ferner ein Driftgebiet (110) im Halbleiterkörper (102). Ein erster Teil (1101) des Driftgebiets (110) ist im Halbleitersubstrat (104) angeordnet. Ein zweiter Teil (1102) des Driftgebiets (110) ist in der Halbleiterschicht (106) angeordnet. Die vertikale Leistungs-Halbleitervorrichtung (100) enthält überdies ein im Halbleitersubstrat (104) angeordnetes Feldstoppgebiet (112), wobei eine entlang der vertikalen Richtung (y) gemittelte Dotierungskonzentration des Feldstoppgebiets (112) größer ist als eine entlang der vertikalen Richtung (y) gemittelte Dotierungskonzentration des Driftgebiets (106).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen, insbesondere auf vertikale Leistungs-Halbleitervorrichtungen, die ein Halbleitersubstrat enthalten.
  • HINTERGRUND
  • In Halbleiter-Schaltvorrichtungen wie IGBTs (bipolaren Transistoren mit isoliertem Gate) oder Dioden fluten mobile Ladungsträger ein niedrigdotiertes Driftgebiet und bilden ein Ladungsträgerplasma, das einen niedrigen Einschalt- bzw. Durchlasswiderstand liefert. Ein Ziel der Technologie von Halbleitervorrichtungen liegt im Entwurf von Halbleiter-Schaltvorrichtungen mit spezifizierten Schalt- und Spannungssperrcharakteristiken. Durch Verunreinigungen bzw. Störstellen im Material des Halbleitersubstrats kann eine Beeinflussung der Halbleiterschalt- und Spannungssperrcharakteristiken verursacht werden. Folglich stellt die Entwicklung der Technologie von Halbleitervorrichtungen, um Zielanforderungen an die Halbleiterschalt- und Spannungssperrcharakteristiken zu erfüllen, eine Herausforderung dar.
  • Es besteht ein Bedarf daran, Halbleiterschalt- und Spannungssperrcharakteristiken vertikaler Leistungs-Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Ein Beispiel der vorliegenden Offenbarung bezieht sich auf eine vertikale Leistungs-Halbleitervorrichtung. Die vertikale Leistungs-Halbleitervorrichtung weist einen Halbleiterkörper auf, der ein Halbleitersubstrat und eine Halbleiterschicht auf dem Halbleitersubstrat umfasst. Der Halbleiterkörper weist eine erste Hauptoberfläche und eine entlang einer vertikalen Richtung der ersten Hauptoberfläche entgegengesetzte zweite Hauptoberfläche auf. Die vertikale Leistungs-Halbleitervorrichtung weist ferner ein Driftgebiet im Halbleiterkörper auf. Ein erster Teil des Driftgebiets ist im Halbleitersubstrat angeordnet. Ein zweiter Teil des Driftgebiets ist in der Halbleiterschicht angeordnet. Die vertikale Leistungs-Halbleitervorrichtung enthält überdies ein im Halbleitersubstrat angeordnetes Feldstoppgebiet. Eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des Feldstoppgebiets ist größer als eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des Driftgebiets.
  • Ein anderes Beispiel der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer vertikalen Leistungs-Halbleitervorrichtung. Das Verfahren beinhaltet ein Bereitstellen eines Halbleiterkörpers, indem eine Halbleiterschicht auf einem Halbleitersubstrat ausgebildet wird. Der Halbleiterkörper weist eine erste Hauptoberfläche und eine entlang einer vertikalen Richtung der ersten Hauptoberfläche entgegengesetzte zweite Hauptoberfläche auf. Ferner beinhaltet das Verfahren ein Ausbilden einer Driftschicht im Halbleiterkörper. Ein erster Teil des Driftgebiets ist im Halbleitersubstrat angeordnet. Ein zweiter Teil des Driftgebiets ist in der Halbleiterschicht angeordnet. Das Verfahren beinhaltet überdies ein Ausbilden eines im Halbleitersubstrat angeordneten Feldstoppgebiets. Eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des Feldstoppgebiets ist größer als eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des Driftgebiets.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsformen zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen einer vertikalen Leistungs-Halbleitervorrichtung und eines Verfahrens zum Herstellen einer vertikalen Leistungs-Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Andere Ausführungsformen werden in der folgenden Beschreibung und den Ansprüchen beschrieben.
    • 1 ist eine schematische Querschnittsansicht, um ein Beispiel einer vertikalen Leistungs-Halbleitervorrichtung zu veranschaulichen.
    • 2A und 2B sind schematische Querschnittsansichten, um Beispiele einer vertikalen Leistungs-Halbleiterdiode und eines vertikalen Leistungs-IGBT zu veranschaulichen.
    • 3 ist eine schematische grafische Darstellung, um beispielhafte Dotierungskonzentrationsprofile in der vertikalen Leistungs-Halbleitervorrichtung von 1 zu veranschaulichen.
    • 4 ist eine schematische grafische Darstellung, um ein beispielhaftes vertikales Sauerstoffkonzentrationsprofil in der vertikalen Leistungs-Halbleitervorrichtung von 1 zu veranschaulichen.
    • 5 ist eine schematische grafische Darstellung, um ein beispielhaftes laterales Sauerstoffkonzentrationsprofil in der vertikalen Leistungs-Halbleitervorrichtung von 1 zu veranschaulichen.
    • 6A bis 6C und 7 sind Querschnittsansichten, um ein Verfahren zum Herstellen einer vertikalen Leistungs-Halbleitervorrichtung zu veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung in die Praxis umgesetzt werden kann. Es ist zu verstehen, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder in Verbindung mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Ansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Der Klarheit halber sind die gleichen Elemente sind in den verschiedenen Zeichnungen mit den entsprechenden Bezugszeichen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein zusätzlicher Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen verbunden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand bereitzustellen. Ein ohmscher Kontakt ist ein nicht gleichrichtender elektrischer Übergang mit einer linearen oder nahezu linearen Strom-Spannung-Charakteristik.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration aufweist als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration.
  • Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen aufweisen.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter mit einem Wert von höchstens d liest sich als y ≤ d.
  • Der Begriff „auf“ ist nicht dahingehend aufzufassen, dass er nur „direkt auf“ bedeutet. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z. B. eine Schicht „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z. B. eine weitere Schicht) zwischen den zwei Elementen positioniert sein (z. B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat, falls die Schicht „auf“ dem Substrat ist, positioniert sein).
  • Ein Beispiel einer vertikalen Leistungs-Halbleitervorrichtung kann einen Halbleiterkörper aufweisen, der ein Halbleitersubstrat und eine Halbleiterschicht auf dem Halbleitersubstrat umfasst. Der Halbleiterkörper weist eine erste Hauptoberfläche und eine entlang einer vertikalen Richtung der ersten Hauptoberfläche entgegengesetzte zweite Hauptoberfläche auf. Die Halbleiterschicht kann durch zumindest einen Prozess zur Ausbildung einer epitaktischen Schicht, z. B. einen Prozess zur Abscheidung einer epitaktischen Schicht wie etwa eine chemische Gasphasenabscheidung (CVD), gebildet werden. Die Halbleiterschicht kann von einer oder mehr als einer Teilschicht gebildet werden, wobei sich die Teilschichten in Bezug auf Dicke und/oder Dotierung, z. B. Dotierungskonzentration und/oder Dotierungskonzentrationsprofil und/oder Dotierungsart, unterscheiden können. Verschiedene Dotierungsprozesse können zum Dotieren der Halbleiterschicht verwendet werden, z. B. eine Neutronendotierung, eine Dotierung mit Dotierstoffen mit flachen oder tiefen Energieniveaus in der Halbleiter-Bandlücke wie etwa Phosphor, Arsen, Antimon, Selen oder Schwefel oder eine Dotierung mit wasserstoffverwandten Donatoren mittels Protonenimplantation und Ausheilen.
  • Die vertikale Leistungs-Halbleitervorrichtung kann ferner ein Driftgebiet im Halbleiterkörper enthalten. Ein erster Teil des Driftgebiets kann im Halbleitersubstrat angeordnet sein, und ein zweiter Teil des Driftgebiets kann in der Halbleiterschicht angeordnet sein.
  • Die vertikale Leistungs-Halbleitervorrichtung kann überdies ein zumindest teilweise im Halbleitersubstrat angeordnetes Feldstoppgebiet enthalten. Eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des Feldstoppgebiets, z. B. eine mittlere Dotierungskonzentration des Feldstoppgebiets, ist größer als eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des Driftgebiets, z. B. eine mittlere Dotierungskonzentration des Driftgebiets. Beispielsweise kann eine Ausdehnung eines n-dotierten Driftgebiets entlang der vertikalen Richtung in Richtung der zweiten Hauptoberfläche an einer Grenzfläche oder an einem Übergang zwischen dem Driftgebiet und dem Feldstoppgebiet enden. Dieses Feldstoppgebiet kann mittels einer In-Situ-Dotierung während des Schritts einer epitaktischen Abscheidung oder mittels Implantation von Protonen oder donatorartigen Atomen mit einem geeigneten anschließenden Ausheilschritt realisiert werden.
  • Beispielsweise kann eine Dotierungskonzentration im Driftgebiet mit zunehmendem Abstand zur ersten Hauptoberfläche zumindest in Bereichen von dessen vertikaler Ausdehnung graduell oder in Stufen zunehmen oder abnehmen. Gemäß anderen Beispielen kann die Dotierungskonzentration im Driftgebiet annähernd gleichmäßig sein. Für auf Silizium basierende IGBTs kann eine mittlere Dotierungskonzentration im Driftgebiet zwischen 5 × 1012 cm-3 und 1 × 1015 cm-3, zum Beispiel in einem Bereich von 1 × 1013 cm-3 bis 2 × 1014 cm-3, liegen. Eine vertikale Ausdehnung des Driftgebiets kann von Spannungssperranforderungen, z. B. einer spezifizierten Spannungsklasse, der vertikalen Leistungs-Halbleitervorrichtung abhängen. Wenn die vertikale Leistungs-Halbleitervorrichtung in einem Spannungssperrmodus betrieben wird, kann sich je nach der an die vertikale Leistungs-Halbleitervorrichtung angelegten Sperrspannung ein Raumladungsgebiet teilweise oder ganz vertikal durch das Driftgebiet erstrecken. Wenn die vertikale Leistungs-Halbleitervorrichtung bei oder nahe der spezifizierten maximalen Sperrspannung betrieben wird, kann das Raumladungsgebiet das Feldstoppgebiet erreichen oder darin eindringen. Das Feldstoppgebiet ist dafür konfiguriert, beispielsweise zu verhindern, dass das Raumladungsgebiet weiter bis zur Kathode oder zum Kollektor an der zweiten Hauptoberfläche des Halbleiterkörpers reicht. Auf diese Weise kann das Driftgebiet unter Verwendung gewünschter niedriger Dotierungspegel und mit einer gewünschten Dicke ausgebildet werden, während ein sanftes Schalten für die so gebildete Halbleitervorrichtung erreicht wird.
  • Die vertikale Leistungs-Halbleitervorrichtung kann ein vertikaler Leistungs-Halbleiter-IGBT oder ein vertikaler, rückwärts leitender (RC) Leistungs-Halbleiter-IGBT oder eine vertikale Leistungs-Halbleiterdiode mit einem ersten Lastanschluss an der ersten Hauptoberfläche und einem zweiten Lastanschluss an der zweiten Hauptoberfläche sein. Wenn die vertikale Leistungs-Halbleitervorrichtung betrieben wird, fließt ein Laststrom zwischen den ersten und zweiten Lastanschlüssen vorwiegend entlang der vertikalen Richtung. Die vertikale Leistungs-Halbleitervorrichtung kann dafür konfiguriert sein, Lastströme von mehr als 1 A oder mehr als 10 A oder gar mehr als 30 A zu leiten.
  • Die Verteilung des Driftgebiets und dessen Dotierungspegels über die Halbleiterschicht und das Halbleitersubstrat sowie die Ausbildung des Feldstoppgebiets im Halbleitersubstrat können eine Verbesserung der Robustheit gegen kosmische Strahlung, der Schaltcharakteristik und Stabilität und Reproduzierbarkeit einer Sperrspannung der Vorrichtung ermöglichen. Dies kann beispielsweise aufgrund der niedrigen oder vernachlässigbaren Konzentration sauerstoffverwandter thermischer Donatoren in der epitaktischen Schicht der Fall sein.
  • Eine vertikale Ausdehnung des ersten Teils kann beispielsweise von 10 % bis 90 % oder von 20 % bis 80 % oder von 30 % bis 70 % einer vertikalen Ausdehnung des Driftgebiets reichen. Das Driftgebiet erstreckt sich somit vertikal von innerhalb der Halbleiterschicht in das Halbleitersubstrat. Beispielsweise kann eine Ausdehnung eines n-dotierten Driftgebiets entlang der vertikalen Richtung in Richtung der ersten Hauptoberfläche an einem zwischen dem n-dotierten Driftgebiet und einem Anodengebiet ausgebildeten pn-Übergang, z. B. einer Unterseite des Anodengebiets, einer vertikalen Leistungs-Halbleitervorrichtung enden oder kann an einem zwischen dem n-dotierten Driftgebiet und einem Bodygebiet, z. B. einer Unterseite des Bodygebiets, eines vertikalen Leistungs-Halbleiter-IGBT enden.
  • Die vertikale Ausdehnung des Driftgebiets kann beispielsweise dafür konfiguriert sein, Spannungen zu sperren, die von 1,5 kV bis 10 kV oder von 2 kV bis 8 kV oder von 3 kV bis 7 kV reichen. Sperrspannungen zwischen Lastanschlüssen, z. B. zwischen Emitter und Kollektor eines IGBT oder zwischen Anode und Kathode einer Diode, können beispielsweise 1,7 kV, 3,3 kV, 4,5 kV, 5,5 kV, 6 kV, 6,5 kV sein. Die Sperrspannung kann beispielsweise einer in einem Datenblatt der Leistungs-Halbleitervorrichtung spezifizierten Spannungsklasse entsprechen.
  • Beispielsweise kann das Halbleitersubstrat ein Czochralski-, CZ-, Halbleitersubstrat sein. In einigen Beispielen kann das CZ-Halbleitersubstrat ein magnetisches Czochralski-, MCZ-, Halbleitersubstrat sein. In einigen anderen Beispielen kann das Halbleitersubstrat ein Float-Zone- (FZ-) bzw. Zonenschmelz-Halbleitersubstrat sein. Das MCZ-Verfahren ist das Gleiche wie das CZ-Verfahren, außer dass es innerhalb eines starken horizontalen (HMCZ) oder vertikalen (VMCZ) Magnetfeldes ausgeführt wird. Dies dient dazu, den Konvektionsfluidstrom zu steuern, was z. B. mit dem HMCZ-Verfahren ermöglicht, die Mischung zwischen der Flüssigkeit in der Mitte des Bades mit jener am Rand zu minimieren. Dies erzeugt effektiv einen Flüssigsiliziumtiegel um das zentrale Siliziumbad herum, der einen Großteil des Sauerstoffs einfangen und dessen Migration in den Kristall verlangsamen kann. Verglichen mit dem Standard-CZ kann eine niedrigere Sauerstoffkonzentration erhalten werden und ist die Störstellenverteilung homogener. Die Halbleiterschicht auf dem MCZ-Halbleitersubstrat kann eine epitaktische Halbleiterschicht, z. B. eine kristalline Silizium-Halbleiterschicht, sein.
  • Eine vertikale Ausdehnung der Halbleiterschicht auf dem Halbleitersubstrat kann beispielsweise von 50 µm bis 300 µm oder von 100 µm bis 200 µm reichen. In einem oberen Bereich der Halbleiterschicht, z. B. einem Bereich der Halbleiterschicht, der an die erste Hauptoberfläche grenzt, können beispielsweise dotierte Halbleitergebiete, z. B. ein Anodengebiet einer Diode oder ein Body- und Sourcegebiet eines IGBT, ausgebildet werden. Ein überwiegender Teil der vertikalen Ausdehnung der Halbleiterschicht kann beispielsweise einen Teil des Driftgebiets der vertikalen Leistungs-Halbleitervorrichtung bilden.
  • Zum Beispiel kann eine vertikale Ausdehnung des Feldstoppgebiets von 3 µm bis 40 µm oder von 5 µm bis 30 µm reichen. Das Feldstoppgebiet kann eine oder mehr Dotierungsspitzen enthalten. Beispielsweise kann mit abnehmendem vertikalem Abstand von der zweiten Hauptoberfläche eine Spitzenkonzentration einiger oder all der Dotierungsspitzen zunehmen oder abnehmen. Beispielsweise können sich einige Dotierungsspitzen in Bezug auf eine Dotierungsart voneinander unterschieden. Beispiele von Dotierungsarten vom n-Typ sind unter anderem wasserstoffverwandte Donatoren, die durch eine Protonenimplantation oder eine Heliumimplantation in Kombination mit einer Wasserstoffimplantation oder Wasserstoff-Eindiffusion, z. B. TDDs (thermische Doppeldonatoren), Phosphor, Arsen, Antimon, Selen oder Schwefel realisiert werden.
  • Beispielsweise ist eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des ersten Teils des Driftgebiets größer als eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des zweiten Teils. Die Dotierungskonzentration kann beispielsweise entlang der vertikalen Richtung durch die erste Halbleitervorrichtung und zumindest teilweise in das Halbleitersubstrat durch ein Verfahren zur Dotierstoffprofilanalyse (engl.: dopant profiling), zum Beispiel eine Tiefenprofilanalyse von Dotierstoffen unter Verwendung einer Sekundärionen-Massenspektrometrie (SIMS) wie etwa einer klassischen dynamischen SIMS und TOF- (Time-of-Flight- bzw. Flugzeit-) SIMS oder eine Spreading-Resistance-Profilanalyse (SRP) bestimmt werden. Die Rastersonden-Techniken für eine 2D-Profilanalyse SIMS und SRP sind hochempfindlich und können einander auch ergänzen. Beispielsweise kann eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des zweiten Teils von 1 × 1012 cm-3 bis 1 × 1013 cm-3 reichen. Eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des ersten Teils kann von 1 × 1013 cm-3 bis 2 × 1014 cm-3 oder von 2 × 1013 cm-3 bis 1 × 1014 cm-3 reichen.
  • Ein vertikaler Abstand zwischen dem Feldstoppgebiet und der zweiten Hauptoberfläche entlang der vertikalen Richtung kann zum Beispiel von 0 µm bis 30 µm oder von 100 nm bis 20 µm oder von 200 nm bis 10 µm reichen. In Dioden kann beispielsweise eine gemittelte Dotierungskonzentration des Feldstoppgebiets in Richtung der zweiten Hauptoberfläche bis zu Dotierungskonzentrationen zunehmen, die zum Einrichten eines ohmschen Kontakts mit einem Kontaktmaterial, z. B. einem Metallkontakt, auf der zweiten Hauptoberfläche geeignet sind. Beispielsweise kann ein hochdotiertes Kontaktgebiet auch zwischen dem Feldstoppgebiet und dem Kontaktmaterial auf der zweiten Hauptoberfläche angeordnet werden. In IGBTs kann beispielsweise ein Kollektorgebiet mit einem vom Feldstoppgebiet verschiedenen Leitfähigkeitstyp zwischen dem Feldstoppgebiet und der zweiten Hauptoberfläche angeordnet werden.
  • Eine Sauerstoffkonzentration in zumindest einem Teil des Halbleitersubstrats kann beispielsweise kleiner als 2,5 × 1017 cm-3 sein. Dies kann ermöglichen, einer Ausbildung thermischer Donatoren entgegenzuwirken oder diese zu vermeiden. Thermische Donatoren, die auf Sauerstoff basieren, können unerwünschte, elektrisch aktive Donatoren sein, die zu einer problematischen Zunahme der Dotierungskonzentration in einer Driftzone führen können, die beispielsweise einen negativen Einfluss auf das Spannungssperrvermögen und die Schaltcharakteristik der Vorrichtung haben kann.
  • Eine Sauerstoffkonzentration in zumindest einem Teil des Halbleitersubstrats kann beispielsweise entlang der vertikalen Richtung in Richtung der zweiten Hauptoberfläche zunehmen. Beispielsweise kann eine Sauerstoffkonzentration im Halbleitersubstrat verringert werden, indem man Sauerstoff mittels eines oder mehrerer thermischer Prozesse, z. B. Erhitzen in einem Ofen, aus dem Halbleitersubstrat ausdiffundieren lässt. Sauerstoff kann man beispielsweise vor Ausbilden der Halbleiterschicht auf dem Halbleitersubstrat aus dem Halbleitersubstrat ausdiffundieren lassen. Eine Ausdiffusion von Sauerstoff kann beispielsweise in einem Temperaturbereich von 1000 °C bis 1250 °C oder von 1050 °C bis 1200 °C während einer von 30 Minuten bis 20 Stunden oder von 1 Stunde bis 10 Stunden reichenden Zeitspanne ausgeführt werden. Sauerstoff kann man durch die erste und/oder zweite Oberfläche des Halbleitersubstrats aus dem Halbleitersubstrat ausdiffundieren lassen. Beispielsweise kann eine Sauerstoffdiffusionsbarriere auf der ersten und/oder zweiten Oberfläche des Halbleitersubstrats oder Teilen davon z. B. mittels einer strukturierten Sauerstoffdiffusionsbarriere angeordnet sein, um die Gebiete, wo man Sauerstoff durch thermische Prozessierung aus dem Halbleitersubstrat ausdiffundieren lassen kann, zu definieren.
  • Eine Sauerstoffkonzentration in zumindest einem Teil des Halbleitersubstrats kann beispielsweise entlang einer zur vertikalen Richtung senkrechten lateralen Richtung abnehmen. Eine Sauerstoffdiffusion aus dem Halbleitersubstrat kann beispielsweise gesteigert werden, indem Gräben in das Halbleitersubstrat ausgebildet werden, um einen Flächeninhalt bzw. Oberflächenbereich zu vergrößern, wo Sauerstoff aus dem Halbleitersubstrat ausdiffundieren, d. h. es verlassen, kann. Die Gräben können an der ersten und/oder zweiten Oberfläche des Halbleitersubstrats ausgebildet werden. Beispielsweise können die Gräben in einem regelmäßigen Muster angeordnet sein. Ein lateraler Abstand zwischen benachbarten Gräben, z. B. ein Mesagebiet zwischen benachbarten Gräben, kann kleiner als einige zehn Mikrometer, z. B. kleiner als 50 µm oder kleiner als 30 µm oder gar kleiner als 10 µm, eingestellt werden. Nach einem Ausdiffundieren von Sauerstoff aus dem Halbleitersubstrat können die Gräben z. B. mittels lateraler und vertikaler Abscheidung epitaktischer Schichten mit Silizium gefüllt werden. Die Dotierungskonzentration des in die Gräben gefüllten Siliziums könnte der Dotierungskonzentration des Substrats identisch sein oder dieser nahekommen. Es ist auch möglich, eine unterschiedliche Dotierungskonzentration oder gar einen diversen Dotierungstyp, d. h. eine Dotierung vom p-Typ im Fall eines Substrats vom n-Typ, zu verwenden. Darüber hinaus kann das Grabenmuster so entworfen werden, dass es eine laterale Substruktur, z. B. laterale Variationen der Mesabreite, des Grabenabstands oder der Grabentiefe, aufweist.
  • Eine Sauerstoffkonzentration in zumindest einem Teil des Halbleitersubstrats kann beispielsweise eine Vielzahl von Minima und Maxima enthalten, die entlang der lateralen Richtung abwechselnd angeordnet sind. Die Lage der Maxima und Minima in Bezug auf eine Oberfläche des Halbleitersubstrats kann durch die Anordnung der Gräben definiert werden. Beispielsweise kann entlang einer lateralen Richtung ein Maximum der Sauerstoffkonzentration bei einer Mitte eines Mesagebiets zwischen benachbarten Gräben gelegen sein und kann ein Minimum der Sauerstoffkonzentration bei einer Mitte oder innerhalb eines Grabens gelegen sein.
  • Ein Beispiel eines Verfahrens zum Herstellen einer vertikalen Leistungs-Halbleitervorrichtung kann ein Bereitstellen eines Halbleiterkörpers einschließen, indem eine Halbleiterschicht auf einem Halbleitersubstrat ausgebildet wird. Der Halbleiterkörper weist eine erste Hauptoberfläche und eine entlang einer vertikalen Richtung der ersten Hauptoberfläche entgegengesetzte zweite Hauptoberfläche auf. Ferner kann das Verfahren ein Ausbilden eines Driftgebiets im Halbleiterkörper einschließen. Ein erster Teil des Driftgebiets kann im Halbleitersubstrat angeordnet werden. Ein zweiter Teil des Driftgebiets kann in der Halbleiterschicht angeordnet werden. Weiter kann das Verfahren ein Ausbilden eines im Halbleitersubstrat angeordneten Feldstoppgebiets einschließen. Eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des Feldstoppgebiets kann größer als eine entlang der vertikalen Richtung gemittelte Dotierungskonzentration des Driftgebiets sein.
  • Beispielsweise kann eine vertikale Ausdehnung des ersten Teils von 10 % bis 90 % oder von 20 % bis 80 % oder von 30 % bis 70 % einer vertikalen Ausdehnung des Driftgebiets reichen.
  • Die Halbleiterschicht oder ein Teil davon kann beispielsweise auf dem Halbleitersubstrat durch zumindest einen Prozess zur Abscheidung epitaktischer Schichten bis zu einer vertikalen Ausdehnung, die von 50 µm bis 300 µm oder von 100 µm bis 200 µm reicht, gebildet werden. Die Halbleiterschicht kann durch zumindest einen Prozess zur Ausbildung epitaktischer Schichten, z. B. einen Prozess zur Abscheidung epitaktischer Schichten wie etwa eine chemische Gasphasenascheidung (CVD), gebildet werden. Die Halbleiterschicht kann eine oder mehr als eine Teilschicht enthalten, wobei sich die Teilschichten in Bezug auf Dicke und/oder Dotierung, z. B. Dotierungskonzentration und/oder Dotierungskonzentrationsprofil und/oder Dotierungsart, unterscheiden können.
  • Zumindest ein Teil der Halbleiterschicht kann beispielsweise durch einen Bonding-Prozess, z. B. Wafer-Bonding, unter Verwendung eines Spendersubstrats auf dem Halbleitersubstrat gebildet werden. Das Spendersubstrat kann anschließend von der Halbleiterschicht entfernt werden.
  • Ferner kann das Verfahren beispielsweise vor einem Ausbilden des Feldstoppgebiets ein Reduzieren einer vertikalen Ausdehnung des Halbleitersubstrats einschließen, indem von der zweiten Hauptoberfläche des Halbleitersubstrats aus beginnend Material des Halbleitersubstrats entfernt wird. Das Material des Halbleitersubstrats kann durch eine abrasive mechanische Bearbeitung, z. B. Schleifen, und/oder Ätzprozesse wie etwa eine Trocken- und/oder Nassätzung entfernt werden. Eine abrasive mechanische Bearbeitung kann beispielsweise zum Abdünnen des Halbleitersubstrats auf einen finalen Dickenbereich genutzt werden. Danach können beispielsweise Trocken- oder Nassätzprozesse genutzt werden, um die Zieldicke des Halbleitersubstrats präziser einzustellen.
  • Weiter kann das Verfahren beispielsweise vor Ausbilden der Halbleiterschicht auf dem Halbleitersubstrat ein Ausdiffundieren von Sauerstoff aus dem Halbleitersubstrat mittels thermischer Prozessierung beinhalten.
  • Das Verfahren kann überdies beispielsweise vor Ausbilden der Halbleiterschicht auf dem Halbleitersubstrat ein Ausbilden einer Vielzahl von Gräben in das Halbleitersubstrat beinhalten. Ein lateraler Abstand zwischen benachbarten zwei der Vielzahl von Gräben, z. B. eine Breite eines Mesagebiets zwischen benachbarten zwei der Vielzahl von Gräben, kann in einem Bereich von 5 µm bis 50 µm eingestellt werden. Die Vielzahl von Gräben kann beispielsweise an einer Oberfläche des Halbleitersubstrats gebildet werden, wo anschließend die Halbleiterschicht ausgebildet wird. Beispielsweise kann eine Mesabreite kleiner als 50 µm oder kleiner als 30 µm oder sogar kleiner als 10 µm eingestellt werden. Die Gräben können eine Ausdiffusion von Sauerstoff durch beispielsweise Vergrößern eines Oberflächenbereichs, wo man Sauerstoff aus dem Halbleitersubstrat ausdiffundieren lassen kann, steigern. Nach einer Ausdiffusion von Sauerstoff aus dem Halbleitersubstrat können die Gräben z. B. mittels einer lateralen und vertikalen Abscheidung epitaktischer Schichten mit Silizium gefüllt werden.
  • Die oben und im Folgenden beschriebenen Beispiele und Merkmale können kombiniert werden.
  • Im Folgenden werden in Verbindung mit den beiliegenden Zeichnungen weitere Beispiele von vertikalen Leistungs-Halbleitervorrichtungen und Herstellungsverfahren erläutert. In Bezug auf die obigen Beispiele beschriebene, funktionale und strukturelle Details sollen gleichermaßen auf die in den Figuren veranschaulichten und unten weiter beschriebenen beispielhaften Ausführungsformen Anwendung finden.
  • 1 ist eine schematische Querschnittsansicht, die ein schematisches Beispiel einer vertikalen Leistungs-Halbleitervorrichtung 100 veranschaulicht.
  • Die vertikale Leistungs-Halbleitervorrichtung 100 weist einen Halbleiterkörper 102 auf, der ein Halbleitersubstrat 104 und eine Halbleiterschicht 106 auf dem Halbleitersubstrat 104 umfasst. Der Halbleiterkörper 102 weist eine erste Hauptoberfläche 1081 und eine entlang einer vertikalen Richtung y der ersten Hauptoberfläche 1081 entgegengesetzte zweite Hauptoberfläche 1082 auf. Der Halbleiterkörper 102 enthält ein Driftgebiet 110. Ein erster Teil 1101 des Driftgebiets 110 ist im Halbleitersubstrat 104 angeordnet. Ein zweiter Teil 1102 des Driftgebiets 110 ist in der Halbleiterschicht 106 angeordnet. Eine vertikale Ausdehnung t1 des ersten Teils reicht von 10 % bis 90 % einer vertikalen Ausdehnung t des Driftgebiets 106, d. h. 0,1 × t ≤ t1 ≤ 0,9 × t. Im Halbleitersubstrat 104 ist ein Feldstoppgebiet 112 angeordnet.
  • Die vertikale Leistungs-Halbleitervorrichtung 100 kann ferner je nach der Art von Vorrichtung beispielsweise strukturelle Elemente, z. B. in einem Vorrichtungsbereich 114 an der ersten Hauptoberfläche 1081 oder in einem Bereich an der zweiten Hauptoberfläche, enthalten. Die schematischen Querschnittsansichten der 2A und 2B veranschaulichen weitere strukturelle Elemente für die beispielhaften Vorrichtungen einer vertikalen Halbleiter-Leistungsdiode (2A) und eines vertikalen Leistungs-Bipolartransistors mit isoliertem Gate ( 2B) .
  • Bezugnehmend auf 2A ist die vertikale Leistungs-Halbleitervorrichtung eine vertikale Leistungs-Halbleiterdiode 1001, die ein p+-dotiertes Anodengebiet 116 im Vorrichtungsbereich 114 enthält. Das Driftgebiet 110 ist n--dotiert und umfasst den ersten Teil 1101 im Halbleitersubstrat 104 und den zweiten Teil 1102 in der Halbleiterschicht 106. Das Feldstoppgebiet 112 ist n-dotiert und ist im Halbleitersubstrat 104 zwischen dem Driftgebiet 110 und der zweiten Hauptoberfläche 1082 angeordnet. Ein n+-dotiertes Gebiet 118 ist zwischen dem Driftgebiet 110 und der zweiten Hauptoberfläche 1082 angeordnet, um einen Elektronenemitter und einen ohmschen Kontakt bereitzustellen. Das Driftgebiet 110 erstreckt sich vom Feldstoppgebiet 112 entlang der vertikalen Richtung y bis zum Anodengebiet 116. Das n+-dotierte Kontaktgebiet 118 kann weggelassen werden, falls das n-dotierte Feldstoppgebiet 112 eine Dotierungskonzentration an der zweiten Hauptoberfläche aufweist, oder mit einer solchen hergestellt werden kann, die hoch genug ist, um ohmsche Kontakteigenschaften eines elektrischen Kontakts mit einer zweiten Lastelektrode L2 an der zweiten Hauptoberfläche 1082 zu ermöglichen. Eine erste Lastelektrode L1 ist an der ersten Hauptoberfläche 1081 mit dem Anodengebiet 116 elektrisch verbunden.
  • Bezugnehmend auf 2B ist die vertikale Leistungs-Halbleitervorrichtung ein Bipolartransistor 1002 mit isoliertem Gate, der eine Gate-Grabenstruktur 120 enthält, die an der ersten Hauptoberfläche 1081 ausgebildet ist. Die Gate-Grabenstruktur 120 enthält ein Gate-Dielektrikum 1201 und eine Gateelektrode 1202.
  • Ein p-dotiertes Bodygebiet 122 grenzt direkt an die Gate-Grabenstruktur 120. Ein n+-dotiertes Sourcegebiet 124 grenzt direkt an die Gate-Grabenstruktur 120. Das Bodygebiet 122 ist über ein p+-dotiertes Bodykontaktgebiet 126 mit der ersten Lastelektrode L1 elektrisch verbunden. Das Sourcegebiet 124 ist mit der ersten Lastelektrode L1 elektrisch verbunden.
  • Das Driftgebiet 110 ist n--dotiert und umfasst den ersten Teil 1101 im Halbleitersubstrat 104 und den zweiten Teil 1102 in der Halbleiterschicht 106. Das Feldstoppgebiet 112 ist n-dotiert und ist im Halbleitersubstrat 104 zwischen dem Driftgebiet 110 von der zweiten Hauptoberfläche 1082 angeordnet. Das Driftgebiet 110 erstreckt sich vom Feldstoppgebiet 112 entlang der vertikalen Richtung y bis zum Bodygebiet 122. Ein p+-dotiertes rückseitiges Loch-Emittergebiet 128 ist zwischen dem Feldstoppgebiet 118 und der zweiten Hauptoberfläche 1082 angeordnet. Das rückseitige Emittergebiet 128 ist an einer Kollektorseite des IGBT 1002, d. h. der zweiten Hauptoberfläche 1082, mit der zweiten Lastelektrode L2 elektrisch verbunden. Der IGBT 1002 wurde als IGBT mit vertikalem Graben veranschaulicht. Gemäß anderen Beispielen kann der IGBT 1002 auch ein planarer IGBT sein.
  • Die schematische grafische Darstellung von 3 veranschaulicht beispielhafte Dotierungskonzentrationsprofile n und Dotierungsbeziehungen in dem ersten und zweiten Teil 1101, 1102 des Driftgebiets 110 und im Feldstoppgebiet 112. Eine entlang der vertikalen Richtung y gemittelte Dotierungskonzentration n des ersten Teils 1101 ist größer als eine entlang der vertikalen Richtung y gemittelte durchschnittliche Dotierungskonzentration des zweiten Teils 1102. Außerdem ist eine entlang der vertikalen Richtung y gemittelte Dotierungskonzentration des Feldstoppgebiets 112, z. B. eine mittlere Dotierungskonzentration des Feldstoppgebiets 122, größer als eine entlang der vertikalen Richtung y gemittelte Dotierungskonzentration des Driftgebiets 110, z. B. eine mittlere Dotierungskonzentration des von den ersten und zweiten Teilen 1101, 1102 gebildeten Driftgebiets 110. Für ein beispielhaftes Dotierungsprofil n1 ist n1 im zweiten Teil 1102 konstant und nimmt im ersten Teil 1101 auf einen anderen konstanten Wert stufenartig zu. Im Feldstoppgebiet 112 weist n1 eine Dotierungsspitze, z. B. eine wasserstoffverwandte Dotierungsspitze, die durch Protonenimplantation und Ausheilen gebildet werden kann, auf. Für ein beispielhaftes Dotierungsprofil n2 nimmt n2 im zweiten Teil 1102 auf eine konstante Dotierungskonzentration im ersten Teil 1101 stetig zu und steigt im Feldstoppgebiet 112 stufenartig auf eine höhere konstante Dotierungskonzentration an. Übergänge zwischen Dotierungskonzentrationen in den oben beschriebenen Gebieten entlang der vertikalen Richtung y können im Hinblick auf die Wärmebilanz während einer Prozessierung der Vorrichtung durch thermische Diffusionsprozesse verbreitert werden.
  • Die schematische grafische Darstellung von 4 veranschaulicht schematisch eine beispielhafte Sauerstoffkonzentration entlang der vertikalen Richtung y einer Linie AA von 1. In zumindest einem Teil des Halbleitersubstrats 104, z. B. im ersten Teil 1101 des Driftgebiets 110, nimmt die Sauerstoffkonzentration entlang der vertikalen Richtung in Richtung der zweiten Hauptoberfläche zu. Das Sauerstoffprofil kann herbeigeführt bzw. erzeugt werden, indem man beispielsweise Sauerstoff aus dem Halbleitersubstrat ausdiffundieren lässt, um unerwünschte, elektrisch aktive Donatoren, die auf Sauerstoffkomplexen basieren, zu vermeiden oder zu unterdrücken. Während der epitaktischen Abscheidung der Schicht 1102 und der nachfolgenden Hochtemperaturschritte kann eine bestimmte Sauerstoffmenge in die Schicht 1102, was in 4 nicht veranschaulicht ist, diffundieren.
  • Die schematische grafische Darstellung von 5 veranschaulicht schematisch eine beispielhafte Sauerstoffkonzentration entlang der lateralen Richtung x einer Linie BB, die in 1 veranschaulicht ist. In zumindest einem Teil des Halbleitersubstrats 104 nimmt die Sauerstoffkonzentration entlang einer lateralen Richtung x ab. Beispielsweise weist die Sauerstoffkonzentration in zumindest einem Teil des Halbleitersubstrats 104 eine Vielzahl von Minima und Maxima auf, die entlang der lateralen Richtung x abwechselnd angeordnet sind. Die Minima und Maxima können gebildet werden, indem man vor Ausbilden der Halbleiterschicht Sauerstoff durch Gräben im Halbleitersubstrat ausdiffundieren lässt.
  • Ein Verfahren zum Herstellen einer vertikalen Leistungs-Halbleitervorrichtung 100 ist in 6A bis 6C schematisch veranschaulicht.
  • Bezugnehmend auf die schematische Querschnittsansicht von 6A wird ein Halbleiterkörper 102 bereitgestellt, indem eine Halbeiterschicht 106 auf einem Halbleitersubstrat 104 ausgebildet wird. Die Halbleiterschicht 106 kann beispielsweise eine Dicke von mehr als 100 µm aufweisen. Die Halbleiterschicht 106 kann zum Beispiel durch einen oder eine Vielzahl von Prozessen zur Abscheidung epitaktischer Schichten gebildet werden. Als eine Alternative dazu oder zusätzlich kann eine epitaktische Schicht auf einem Spendersubstrat auf das Halbleitersubstrat 104 oder auf die Halbleiterschicht 106 gebondet werden. Das Spendersubstrat kann durch einen Trennprozess, z. B. einen Smart-Cut-Prozess oder durch abrasive mechanische Bearbeitung, z. B. Schleifen, und/oder Ätzprozesse wie etwa Trocken- und/oder Nassätzung entfernt werden. Diese Prozesse können beispielsweise wiederholt werden, um eine Enddicke der Halbleiterschicht weiter zu erhöhen.
  • Bezugnehmend auf die schematische Querschnittsansicht von 6B können Elemente einer Halbleitervorrichtung, z. B. ein Anodengebiet einer Diode oder ein Sourcegebiet oder Bodygebiet oder eine Gatestruktur eines IGBT, in oder auf einem Vorrichtungsbereich 114 an der ersten Hauptoberfläche 1081 ausgebildet werden. Ferner können strukturelle Vorrichtungselemente, z. B. ein Verdrahtungsbereich oberhalb der ersten Hauptoberfläche 1081, gebildet werden.
  • Bezugnehmend auf die schematische Querschnittsansicht von 6C kann eine vertikale Ausdehnung, d. h. eine Dicke, des Halbleitersubstrats 104 durch einen oder mehrere Prozesse zur Entfernung von Material reduziert werden. Danach kann ein Dotierstoff durch die zweite Hauptoberfläche 1082 in das Halbleitersubstrat 104 eingeführt werden, um das Feldstoppgebiet 112 auszubilden. Weitere Prozesse, um die vertikale Leistungs-Halbleitervorrichtung fertigzustellen, können folgen.
  • Bezugnehmend auf die schematische Querschnittsansicht von 7 kann eine Vielzahl von Gräben 130 in das Halbleitersubstrat 104 ausgebildet werden, bevor die Halbleiterschicht 106 auf dem Halbleitersubstrat gebildet wird, wie in 6A veranschaulicht ist. Durch thermische Prozessierung kann man Sauerstoff aus dem Halbleitersubstrat 104 ausdiffundieren lassen, und die Gräben können vor Ausbilden der Halbleiterschicht 106 auf dem Halbleitersubstrat 104 durch ein Halbleitermaterial gefüllt werden.
  • Ein Leitfähigkeitstyp der in den Beispielen oben veranschaulichten dotierten Gebiete kann auch vertauscht werden, d. h. beispielsweise ein als n-dotiert veranschaulichtes Gebiet kann p-dotiert sein und ein als p-dotiert veranschaulichtes Gebiet kann n-dotiert sein.
  • Obwohl spezifische Ausführungsformen hierin veranschaulicht und beschrieben worden sind, erkennt der Fachmann, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (23)

  1. Vertikale Leistungs-Halbleitervorrichtung (100), aufweisend: einen Halbleiterkörper (102), der ein Halbleitersubstrat (104) und eine Halbleiterschicht (106) auf dem Halbleitersubstrat (104) umfasst, wobei der Halbleiterkörper (102) eine erste Hauptoberfläche (1081) und eine entlang einer vertikalen Richtung (y) der ersten Hauptoberfläche (1081) entgegengesetzte zweite Hauptoberfläche (1082) aufweist; ein Driftgebiet (110) im Halbleiterkörper (102), wobei ein erster Teil (1101) des Driftgebiets (110) im Halbleitersubstrat (104) angeordnet ist und ein zweiter Teil (1102) des Driftgebiets (110) in der Halbleiterschicht (106) angeordnet ist; ein im Halbleitersubstrat (104) angeordnetes Feldstoppgebiet (112), wobei eine entlang der vertikalen Richtung (y) gemittelte Dotierungskonzentration des Feldstoppgebiets (112) größer ist als eine entlang der vertikalen Richtung (y) gemittelte Dotierungskonzentration des Driftgebiets (110).
  2. Vertikale Leistungs-Halbleitervorrichtung nach dem vorhergehenden Anspruch, wobei eine vertikale Ausdehnung (t1) des ersten Teils von 10 % bis 90 % einer vertikalen Ausdehnung (t) des Driftgebiets (110) reicht.
  3. Vertikale Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine vertikale Ausdehnung des Driftgebiets dafür konfiguriert ist, von 1,5 kV bis 10 kV reichende Spannungen zu sperren.
  4. Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei das Halbleitersubstrat (104) ein Czochralski-, CZ-, Halbleitersubstrat ist.
  5. Vertikale Leistungs-Halbleitervorrichtung (100) nach dem vorhergehenden Anspruch, wobei das CZ-Halbleitersubstrat ein magnetisches Czochralski-, MCZ-, Halbleitersubstrat ist.
  6. Vertikale Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine entlang der vertikalen Richtung (y) gemittelte Dotierungskonzentration des ersten Teils (1101) größer ist als eine entlang der vertikalen Richtung (y) gemittelte durchschnittliche Dotierungskonzentration des zweiten Teils (1102).
  7. Vertikale Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine entlang der vertikalen Richtung (y) gemittelte Dotierungskonzentration des zweiten Teils (1102) von 1 × 1012 cm-3 bis 1 × 1013 cm-3 reicht.
  8. Vertikale Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine entlang der vertikalen Richtung (y) gemittelte Dotierungskonzentration des ersten Teils (1101) von 1 × 1013 cm-3 bis 2 × 1014 cm-3 reicht.
  9. Vertikale Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei ein vertikaler Abstand zwischen dem Feldstoppgebiet (112) und der zweiten Hauptoberfläche (1082) entlang der vertikalen Richtung (y) von 0 µm bis 30 µm reicht.
  10. Vertikale Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Sauerstoffkonzentration in zumindest einem Teil des Halbleitersubstrats (104) geringer als 2,5 × 1017 cm-3 ist.
  11. Vertikale Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Sauerstoffkonzentration in zumindest einem Teil des Halbleitersubstrats (104) entlang der vertikalen Richtung in Richtung der zweiten Hauptoberfläche (1082) zunimmt.
  12. Vertikale Leistungs-Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine Sauerstoffkonzentration in zumindest einem Teil des Halbleitersubstrats (104) entlang einer zur vertikalen Richtung (y) senkrechten lateralen Richtung (x) abnimmt.
  13. Vertikale Leistungs-Halbleitervorrichtung (100) nach dem vorhergehenden Anspruch, wobei eine Sauerstoffkonzentration in zumindest einem Teil des Halbleitersubstrats (104) eine Vielzahl von entlang der lateralen Richtung (x) abwechselnd angeordneten Minima und Maxima aufweist.
  14. Verfahren zum Herstellen einer vertikalen Leistungs-Halbleitervorrichtung (100), aufweisend: ein Bereitstellen eines Halbleiterkörpers (102), indem eine Halbleiterschicht (106) auf einem Halbleitersubstrat (104) ausgebildet wird, wobei der Halbleiterkörper (102) eine erste Hauptoberfläche (1081) und eine entlang einer vertikalen Richtung (y) der ersten Hauptoberfläche (1081) entgegengesetzte zweite Hauptoberfläche (1082) aufweist; ein Ausbilden eines Driftgebiets (110) im Halbleiterkörper (102), wobei ein erster Teil (1101) des Driftgebiets (110) im Halbleitersubstrat (104) angeordnet ist, ein zweiter Teil (1102) des Driftgebiets (110) in der Halbleiterschicht (106) angeordnet ist; und ein Ausbilden eines im Halbleitersubstrat (104) angeordneten Feldstoppgebiets (112), wobei eine entlang der vertikalen Richtung (y) gemittelte Dotierungskonzentration des Feldstoppgebiets (112) größer ist als eine entlang der vertikalen Richtung (y) gemittelte Dotierungskonzentration des Driftgebiets (106) .
  15. Verfahren nach dem vorhergehenden Anspruch, wobei eine vertikale Ausdehnung (t1) des ersten Teils von 10 % bis 90 % einer vertikalen Ausdehnung (t) des Driftgebiets (110) reicht.
  16. Verfahren nach einem der beiden vorhergehenden Ansprüche, wobei zumindest ein Teil der Halbleiterschicht (106) durch zumindest einen Prozess zur Abscheidung epitaktischer Schichten auf dem Halbleitersubstrat (104) bis zu einer von 50 µm bis 300 µm reichenden vertikalen Ausdehnung ausgebildet wird.
  17. Verfahren nach Anspruch 14 oder 15, wobei zumindest ein Teil der Halbleiterschicht (106) durch einen Bonding-Prozess unter Verwendung eines Spendersubstrats auf dem Halbleitersubstrat (104) ausgebildet wird.
  18. Verfahren nach einem der vier vorhergehenden Ansprüche, ferner aufweisend, vor einem Ausbilden des Feldstoppgebiets (112), ein Reduzieren einer vertikalen Ausdehnung des Halbleitersubstrats (104), indem Material des Halbleitersubstrats (104) entfernt wird.
  19. Verfahren nach einem der fünf vorhergehenden Ansprüche, ferner aufweisend, vor einem Ausbilden der Halbleiterschicht (106) auf dem Halbleitersubstrat (104), ein Ausdiffundieren von Sauerstoff aus dem Halbleitersubstrat (104) mittels thermischer Prozessierung.
  20. Verfahren nach dem vorhergehenden Anspruch, ferner aufweisend, vor einem Ausbilden der Halbleiterschicht (106) auf dem Halbleitersubstrat (104), ein Ausbilden einer Vielzahl von Gräben (130) in das Halbleitersubstrat (104).
  21. Verfahren nach dem vorhergehenden Anspruch, wobei ein lateraler Abstand zwischen benachbarten zwei der Vielzahl von Gräben (130) in einem Bereich von 5 µm bis 50 µm eingestellt wird.
  22. Verfahren nach einem der acht vorhergehenden Ansprüche, wobei das Halbleitersubstrat (104) ein Czochralski-, CZ-, Halbleitersubstrat ist.
  23. Verfahren nach dem vorhergehenden Anspruch, wobei das CZ-Halbleitersubstrat ein magnetisches Czochralski-, MCZ-, Halbleitersubstrat ist.
DE102020118404.2A 2020-07-13 2020-07-13 Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren Pending DE102020118404A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020118404.2A DE102020118404A1 (de) 2020-07-13 2020-07-13 Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
US17/370,179 US20220013625A1 (en) 2020-07-13 2021-07-08 Vertical power semiconductor device and manufacturing method
CN202110789572.2A CN113937160A (zh) 2020-07-13 2021-07-13 竖向功率半导体器件和制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020118404.2A DE102020118404A1 (de) 2020-07-13 2020-07-13 Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE102020118404A1 true DE102020118404A1 (de) 2022-01-13

Family

ID=79020265

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020118404.2A Pending DE102020118404A1 (de) 2020-07-13 2020-07-13 Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren

Country Status (3)

Country Link
US (1) US20220013625A1 (de)
CN (1) CN113937160A (de)
DE (1) DE102020118404A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203710A1 (en) 2005-11-10 2010-08-12 Fuji Electric Device Technology Co., Ltd. Method of manufacturing a semiconductor device
US20120007222A1 (en) 2009-05-28 2012-01-12 Toyota Jidosha Kabushiki Kaisha Method of manufacturing diode, and diode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
KR101794182B1 (ko) * 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203710A1 (en) 2005-11-10 2010-08-12 Fuji Electric Device Technology Co., Ltd. Method of manufacturing a semiconductor device
US20120007222A1 (en) 2009-05-28 2012-01-12 Toyota Jidosha Kabushiki Kaisha Method of manufacturing diode, and diode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Yamagishi, H.; Review of Growth Striations in CZ and MCZ Silicon Wafers. In: Defect and Diffusion Forum, Vol. 153, 1997, S. 159 bis 182. – ISSN: 1012-0386

Also Published As

Publication number Publication date
CN113937160A (zh) 2022-01-14
US20220013625A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102012102341A1 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018000050T5 (de) Halbleitervorrichtung
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112020002227T5 (de) Halbleitervorrichtung
DE102021107989A1 (de) Halbleitervorrichtung
WO2002025740A1 (de) Hochvolt-diode und verfahren zu deren herstellung
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102022102521A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017117306A1 (de) Verfahren zum Herstellen einer Leistungshalbleitervorrichtung mit einer reduzierten Sauerstoffkonzentration
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE112020006883T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE112012001986B4 (de) Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements
DE102014107161B4 (de) Verfahren zur Herstellung eines IGBTs und IGBT
DE102020118404A1 (de) Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication