Nothing Special   »   [go: up one dir, main page]

DE102012201789A1 - Nicht-flüchtige CMOS-kompatible Logikschaltungen und zugehörige Betriebsverfahren - Google Patents

Nicht-flüchtige CMOS-kompatible Logikschaltungen und zugehörige Betriebsverfahren Download PDF

Info

Publication number
DE102012201789A1
DE102012201789A1 DE102012201789A DE102012201789A DE102012201789A1 DE 102012201789 A1 DE102012201789 A1 DE 102012201789A1 DE 102012201789 A DE102012201789 A DE 102012201789A DE 102012201789 A DE102012201789 A DE 102012201789A DE 102012201789 A1 DE102012201789 A1 DE 102012201789A1
Authority
DE
Germany
Prior art keywords
ferromagnetic
layer
input
magnetization direction
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012201789A
Other languages
English (en)
Other versions
DE102012201789B4 (de
Inventor
An Chen
Zoran Krivokapic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102012201789A1 publication Critical patent/DE102012201789A1/de
Application granted granted Critical
Publication of DE102012201789B4 publication Critical patent/DE102012201789B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/185—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using dielectric elements with variable dielectric constant, e.g. ferro-electric capacitors
    • H03K19/19—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using dielectric elements with variable dielectric constant, e.g. ferro-electric capacitors using ferro-resonant devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Logic Circuits (AREA)

Abstract

Es werden eine Vorrichtung und zugehörige Herstellungs- und Betriebsverfahren für Logikschaltungen bereitgestellt, die ferromagnetische Elemente enthalten. Eine anschauliche Logikschaltung umfasst ein erstes ferromagnetisches Element mit einer ersten ferromagnetischen Schicht, ein zweites ferromagnetisches Element mit einer zweiten ferromagnetischen Schicht und einen Transistor, der mit dem ersten ferromagnetischen Element verbunden ist. Der erstch das erste ferromagnetische Element zu ermöglichen. Der Strom beeinflusst die Magnetisierungsrichtung der ersten ferromagnetischen Schicht, die wiederum die Magnetisierungsrichtung der zweiten ferromagnetischen Schicht beeinflusst.

Description

  • Technisches Gebiet
  • Ausführungsformen der vorliegenden Erfindung betreffen allgemein Elemente zum Ausführen von Logikoperationen und betreffen insbesondere Schaltungen zum Ausführen von Logikoperationen unter Anwendung ferromagnetischer Elemente, und insbesondere zugehörige Verfahren zum Betreiben und Herstellen dieser Schaltungen.
  • Hintergrund
  • Transistoren, etwa Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET's) sind die Grundbausteine der meisten elektronischen Bauelemente. Beispielsweise werden Logikgatter, etwa NAND-Gatter, NOR-Gatter und dergleichen unter Anwendung einer Anzahl von Transistoren eingerichtet und sind so gestaltet, dass sie eine gewünschte Logikfunktion ausführen. Jedoch sind konventionelle Logikgatter auf Transistorbasis flüchtig, so dass entweder die Verwendung zusätzlicher Speicherelemente erforderlich ist, oder die Transistoren müssen ständig mit Energie versorgt werden, um das Ausgangssignal der logischen Operation beizubehalten.
  • Kurzer Überblick
  • Es wird eine Vorrichtung für eine Logikschaltung bereitgestellt. Die Logikschaltung enthält ein erstes ferromagnetisches Element mit einer ersten ferromagnetischen Schicht, ein zweites ferromagnetisches Element mit einer zweiten ferromagnetischen Schicht und einen Transistor, der mit dem ersten ferromagnetischen Element gekoppelt ist. Der erste Transistor ist ausgebildet, einen Stromfluss durch das erste ferromagnetische Element zu ermöglichen. Der Strom beeinflusst die Magnetisierungsrichtung der ersten ferromagnetischen Schicht, die wiederum die Magnetisierungsrichtung der zweiten ferromagnetischen Schicht beeinflusst.
  • In einer weiteren Ausführungsform wird ein Verfahren bereitgestellt, um eine Logikschaltung zu betreiben, die ein ferromagnetisches Eingangselement und ein ferromagnetisches Ausgangselement aufweist. Das Verfahren beginnt damit, dass ein Eingangstransistor, der mit dem ferromagnetischen Eingangselement verbunden ist, aktiviert wird, so dass ein Eingangsstrom durch das ferromagnetische Eingangselement fließt. Der Eingangsstrom beeinflusst die Magnetisierungsrichtung des ferromagnetischen Eingangselements, das wiederum die Magnetisierungsrichtung des ferromagnetischen Ausgangselements beeinflusst. Das Verfahren geht weiter, indem ein Ausgangstransistor aktiviert wird, der mit dem ferromagnetischen Ausgangselement verbunden ist, so dass ein Ausgangsstrom durch das ferromagnetische Ausgangselement fließt, wobei die Größe des Ausgangsstroms durch die Magnetisierungsrichtung des ferromagnetischen Ausgangselements beeinflusst ist. Das Verfahren geht weiter, indem die Magnetisierungsrichtung des ferromagnetischen Ausgangselements in Reaktion auf den Ausgangsstrom bestimmt wird und indem ein digitaler Ausgangswert für die Logikschaltung auf der Grundlage der Magnetisierungsrichtung des ferromagnetischen Ausgangselements bestimmt wird.
  • In einer noch weiteren Ausführungsform wird ein Verfahren zur Herstellung einer Logikschaltung bereitgestellt. Das Verfahren umfasst die Schritte: Bilden eines ersten ferromagnetischen Elements mit einer ersten ferromagnetischen Schicht, Bilden eines zweiten ferromagnetischen Elements mit einer zweiten ferromagnetischen Schicht und Bilden eines Transistors, der mit dem ersten ferromagnetischen Element gekoppelt bzw. verbunden ist. Der Transistor ist ausgebildet, einen Stromfluss durch das erste ferromagnetische Element zu ermöglichen. Die Magnetisierungsrichtung der ersten ferromagnetischen Schicht ist durch den Strom beeinflusst, wobei das zweite ferromagnetische Element in Bezug auf das erste ferromagnetische Element derart angeordnet ist, dass die Magnetisierungsrichtung der ersten ferromagnetischen Schicht die Magnetisierungsrichtung der zweiten ferromagnetischen Schicht beeinflusst.
  • Dieser Überblick wird bereitgestellt, um eine Auswahl von Konzepten in vereinfachter Form aufzuzeigen, die nachfolgend detaillierter beschrieben sind. Dieser Überblick soll weder wesentliche Elemente oder Schlüsselelemente der beanspruchten Erfindung angeben, noch ist es beabsichtigt, dass dieser Überblick eine Hilfe ist, um den Schutzbereich der beanspruchten Erfindung abzugrenzen.
  • Kurze Beschreibung der Zeichnungen
  • Ein vollständigeres Verständnis der vorliegenden Erfindung kann erreicht werden, indem auf die detaillierte Beschreibung und die Ansprüche Bezug genommen wird, wenn diese in Verbindung mit den begleitenden Zeichnungen studiert werden, in denen gleiche Bezugszeichen ähnliche oder gleiche Elemente in den Figuren bezeichnen.
  • 1 ist eine schematische Ansicht einer anschaulichen Ausführungsform eines elektronischen Systems;
  • 2 ist ein Diagramm eines anschaulichen Steuerungsprozesses, der zur Verwendung in dem elektronischen System aus 1 geeignet ist;
  • 3 ist eine schematische Ansicht einer anschaulichen Ausführungsform einer Logikschaltung, die zur Verwendung in dem elektronischen System aus 1 und/oder zur Verwendung mit dem Steuerungsprozess aus 2 gemäß einer oder mehreren Ausführungsformen geeignet ist;
  • 4 zeigt eine Tabelle 400 mit möglichen Kombinationen digitaler Eingangswerte für die Logikschaltung aus 3 und die dazugehörigen Magnetisierungsrichtungen für freie Schichten der ferromagnetischen Eingangselemente und die resultierenden Magnetrichtungen für die freie Schicht des ferromagnetischen Ausgangselements gemäß einer oder mehreren Ausführungsformen; und
  • 5 ist eine Querschnittsansicht, die eine Logikschaltungsstruktur zeigt, die zur Verwendung in dem elektronischen System aus 1 geeignet ist, wobei zugehörige Verfahren zur Herstellung der Logikschaltungsstruktur in anschaulichen Ausführungsformen gezeigt sind.
  • Detaillierte Beschreibung
  • Die folgende detaillierte Beschreibung ist lediglich anschaulicher Natur und soll die Ausführungsformen der vorliegenden Erfindung oder deren Verwendungszwecke und Anwendungsmöglichkeiten derartiger Ausführungsformen nicht beschränken. Im hierin verwendeten Sinne bedeutet der Begriff „anschaulich” „als ein Beispiel oder eine Darstellung dienend”. Jegliche hierin beschriebene Implementierung, die als anschaulich bezeichnet ist, soll nicht notwendiger Weise als bevorzugte oder vorteilhafte Ausführungsformen gegenüber anderen Implementierungen betrachtet werden. Ferner soll keine Beschränkung auf eine mögliche explizit ausgedrückte oder implizite Theorie erfolgen, die in dem vorhergehenden technischen Gebiet, dem Hintergrund, dem kurzen Überblick oder der folgenden detaillierten Beschreibung angegeben ist.
  • Hierin beschriebene Techniken und Technologien können verwendet werden, um logische Operationen unter Anwendung ferromagnetischer Elemente auszuführen. Wie nachfolgend detaillierter beschrieben ist, sind ein oder mehrere ferromagnetische Eingangselemente in Bezug auf ein ferromagnetisches Ausgangselement derart angeordnet, dass Magnetisierungszustände der ferromagnetischen Eingangselemente den Magnetisierungszustand des ferromagnetischen Ausgangselements beeinflussen. Jedes ferromagnetische Eingangselement ist mit einem Transistor gekoppelt, der ermöglicht, dass ein Eingangsstrom durch das entsprechende ferromagnetische Element fließt, um dieses ferromagnetische Element entsprechend dem Magnetisierungszustand zu konfigurieren, der einem speziellen digitalen Eingangswert für die Logikoperationen entspricht, wobei der resultierende Magnetisierungszustand des ferromagnetischen Ausgangselements den digitalen Ausgangswert der Logikoperation angibt. Ein Transistor, der mit dem ferromagnetischen Ausgangselement gekoppelt ist, wird so betrieben, dass er ein Stromfluss durch das ferromagnetische Ausgangselemente ermöglicht, wobei die Größe des Stromes den Magnetisierungszustand des ferromagnetischen Ausgangselements beeinflusst und somit den digitalen Ausgangswert für die Logikoperation angibt. Die ferromagnetischen Elemente behalten ihre Magnetisierungszustände in Abwesenheit von elektrischer Leistung (oder Strom) bei, so dass die hierin beschriebenen ferromagnetischen Logikschaltungen nicht-flüchtig und in der Lage sind, den digitalen Ausgangswert für die Logikoperation auch ohne Stromverbrauch beizubehalten.
  • 1 zeigt eine anschauliche Ausführungsform eines elektronischen Systems 100 zum Betreiben einer Logikschaltung 102, die ohne einschränkend zu sein, die Logikschaltung 102, eine Eingangsstromanordnung 104, eine Erfassungsanordnung oder Fühleranordnung 106 und ein Steuermodul 108 aufweist. Es sollte beachtet werden, dass 1 eine vereinfachte Darstellung des elektronischen Systems 100 zum Zwecke der Erläuterung und zur besseren Beschreibung ist, wobei tatsächliche Ausführungsformen auch weitere Bauelemente und Komponenten enthalten können, um zusätzliche Funktionen und Eigenschaften bereitzustellen, und/oder das elektronische System 100 kann Teil eines größeren Systems sein. Obwohl somit 1 direkte elektrische Verbindungen zwischen Schaltungselementen und/oder Anschlüssen darstellt, werden in alternativen Ausführungsformen dazwischen liegende Schaltungselemente und/oder Komponenten verwendet, wobei sich im Wesentlichen die gleiche Funktion ergibt.
  • In einer anschaulichen Ausführungsform umfasst die Logikschaltung 102 ein ferromagnetisches Eingangselement 110, einen Eingangstransistor 112, ein ferromagnetisches Ausgangselement 114 und einen Ausgangstransistor 116. Das ferromagnetische Eingangselement 110 enthält zwei ferromagnetische Schichten 120, 122, die durch eine isolierende Schicht 124 getrennt sind, so dass ein magnetischer Tunnelübergang erzeugt wird. Die ferrromagnetischen Schichten 120, 122 werden vorzugsweise als eine Schicht aus ferromagnetischem Metallmaterial, etwa Eisen, Kobalt oder Nickel oder dergleichen realisiert, und abhängig von der Ausführungsform können die ferromagnetischen Schichten 120, 122 aus der gleichen Art an Material oder unterschiedlichen Materialarten aufgebaut sein. Zu beachten ist, dass, obwohl die ferromagnetischen Schichten 120, 122 hierin als einzelne Schichten aus ferromagnetischem Material beschrieben sind, in praktischen Ausführungsformen jede ferromagnetische Schicht 120, 122 aus Teilschichten mit unterschiedlichen ferromagnetischen Materialmaterialien aufgebaut sein kann, die so ausgewählt sind, dass die magnetischen Eigenschaften und/oder das Leistungsverhalten des ferromagnetischen Eingangselements 110 optimiert werden, wie dies für eine spezielle Anwendung geeignet ist. Die erste ferromagnetische Schicht 120 (die alternativ hierin auch als die festgelegte Schicht bezeichnet wird) des ferromagnetischen Eingangselements 110 ist etwas dicker als die zweite ferromagnetische Schicht 122 und ist so magnetisiert, dass die erste ferromagnetische Schicht 120 eine permanente (oder festgelegte) Richtung an Magnetisierung 126 aufweist, die zu der Längsachse 128 des ferromagnetischen Eingangselements 110 ausgerichtet ist. Die isolierende Schicht 124 ist als ein dielektrisches Material realisiert, etwa ein Oxidmaterial (beispielsweise Magnesiumoxid, Aluminiumoxid oder dergleichen), das zwischen den ferromagnetischen Schichten 120, 122 angeordnet ist, wobei die isolierende Schicht 124 relativ dünn ist (beispielsweise typischerweise im Bereich von 1 bis 2 nm), so dass Elektronen (d. h. elektrischer Strom) zwischen den ferromagnetischen Schichten 120, 122 durch die isolierende Schicht 124 hindurchtunneln können. Dabei wird die Richtung der Magnetisierung der zweiten ferromagnetischen Schicht 122 (die alternativ als die freie Schicht bezeichnet wird) beeinflusst oder anderweitig gesteuert durch die Richtung des Tunntelstroms, der zwischen den ferromagnetischen Schichten 120, 122 fließt.
  • In ähnlicher Weise umfasst das ferromagnetische Ausgangselement 114 zwei ferromagnetische Schichten 130, 132, die durch eine isolierende Schicht 134 getrennt sind, um einen magnetischen Tunnelübergang zu erzeugen, wie dies zuvor beschrieben ist. Das ferromagnetische Ausgangselement 114 ist in Bezug auf das ferromagnetische Eingangselement 110 so angeordnet, dass die Magnetisierungsrichtung der freien Schicht 132 des ferromagnetischen Ausgangselements 114 durch die Magnetisierungsrichtung der freien Schicht 122 des ferromagnetischen Eingangselements 110 beeinflusst ist. Dabei sind das ferromagnetische Ausgangselement 114 und das ferromagnetische Eingangselement 110 so angeordnet, dass die freien Schichten 122, 132 koplanar zueinander sind, so dass die magnetische Kopplung zwischen den freien Schichten 122, 132 maximiert wird. In der dargestellten Ausführungsform sind die ferromagnetischen Elemente 110, 114 in Bezug zueinander so angeordnet, dass die laterale Achse des ferromagnetischen Ausgangselements 114 (etwa die Linie durch den geometrischen Mittelpunkt des ferromagnetischen Ausgangselements 114 senkrecht zu seiner Längsachse 128) kollinear zu der lateralen Achse des ferromagnetischen Eingangselements 110 (beispielsweise die Linie durch den geometrischen Mittelpunkt des ferromagnetischen Eingangselements 110) senkrecht zu seiner Längsachse 128) ist. Das ferromagnetische Ausgangselement 114 ist mit Abstand zu dem ferromagnetischen Eingangselement 110 angeordnet und so in Bezug auf das ferromagnetische Eingangselement 110 orientiert, das die Längsachse 138 des ferromagnetischen Ausgangselements 114 im Wesentlichen parallel zu der Längsachse 128 des ferromagnetischen Eingangselements 110 ausgerichtet ist. Wie nachfolgend detaillierter beschrieben ist, kann auf Grund der physikalischen Beziehung zwischen den freien Schichten 122, 132 die Magnetisierungsrichtung der freien Schicht 132 des ferromagnetischen Ausgangselements 114 entgegengesetzt sein (oder magnetisch antiparallel) zu der Magnetisierungsrichtung der freien Schicht 122 der ferromagnetischen Eingangselements 110, so dass die Logikschaltung 102 eine logische Nicht-Operation (oder logische Inversion) ausführt. Wie zuvor beschrieben ist, ist die festgelegte Schicht 120 des ferromagnetischen Eingangselements 110 so magnetisiert, dass die festgelegte Schicht 120 eine permanente (oder festgelegte) Richtung der Magnetisierung 126 aufweist, die zu der Längsachse 128 des ferromagnetischen Eingangselements 110 ausgerichtet ist, und die festgelegte Schicht 130 des ferromagnetischen Ausgangselements 114 ist so magnetisiert, dass die festgelegte Schicht 130 eine permanente (oder festgelegte bzw. fixierte) Richtung der Magnetisierung 136 aufweist, die zu der Längsachse 138 des ferromagnetischen Ausgangselements 114 ausgerichtet ist. In der dargestellten Ausführungsform ist für eine logische Nicht-Operation (oder logische Inversion) die Magnetisierungsrichtung 136 der festgelegten Schicht 130 des ferromagnetischen Ausgangselements 114 die gleiche (beispielsweise magnetisch parallel oder gleich) wie bei der Magnetisierung 126 der festgelegten Schicht 120 des ferromagnetischen Eingangselements 110.
  • In einer anschaulichen Ausführungsform funktioniert das ferromagnetische Ausgangselement 114 wirksam als ein bistabiles Widerstandsschaltelement, das in der Lage ist, einen Zustand mit höherer Impedanz oder einen Zustand mit niedriger Impedanz auf der Grundlage der Orientierung der Magnetisierungsrichtung der freien Schicht 132 in Bezug auf die Magnetisierungsrichtung 136 der festgelegten Schicht 130 anzunehmen. Wenn beispielsweise die Magnetisierungsrichtung der freien Schicht 132 in entgegengesetzter Richtung zur Magnetisierungsrichtung 136 der festgelegten Schicht 130 steht (beispielsweise magnetisch parallel zur Magnetisierungsrichtung 136), dann ist die Impedanz des ferromagnetischen Ausgangselements 114 größer als die Impedanz des ferromagnetischen Ausgangselements 114 in dem Zustand, wenn die Magnetisierungsrichtung der freien Schicht 132 in der gleichen Richtung orientiert ist wie die Magnetisierungsrichtung 136 der festgelegten Schicht 130 (beispielsweise magnetisch parallel zur Magnetisierungsrichtung 136). Wie nachfolgend detaillierter beschrieben ist, entspricht während des Betriebs der Logikschaltung 102 der Impedanzzustand des ferromagnetischen Ausgangselements 114 einem digitalen Ausgangswert für die Logikschaltung 102. Beispielsweise entspricht etwa der Magnetisierungszustand mit hoher Impedanz einer logischen „0” und dere Magnetisierungszustand mit geringer Impedanz entspricht etwa einer logischen „1”, wobei der Impedanzzustand des ferromagnetischen Ausgangselements 114 geändert werden kann, indem ein Eingangsstrom in der geeigneten Richtung durch das ferromagnetische Eingangselement 110 geleitet wird, so dass die Magnetisierungsrichtung der freien Schicht 122 invertiert oder anderweitig geändert wird, wodurch die Magnetisierungsrichtung der freien Schicht 132 in Bezug auf die Magnetisierungsrichtung 136 der festgelegten Schicht 130 invertiert oder anderweitig geändert wird.
  • In einer anschaulichen Ausführungsform ist der Eingangstransistor 112 mit dem ferromagnetischen Eingangselement 110 gekoppelt, und der Eingangstransistor 112 und das ferromagnetische Eingangselement 110 sind elektrisch in Reihe geschaltet zwischen einem ersten Referenzspannungsknoten 118 und einem zweiten Referenzspannungsknoten 119 derart, dass Strom seriell durch den Eingangstransistor 112 und das ferromagnetische Eingangselement 110 fließt. In der dargestellten Ausführungsform aus 1 ist die freie Schicht 122 des ferromagnetischen Eingangselements 110 elektrisch mit dem ersten Referenzspannungsknoten 118 verbunden, die festgelegte Schicht 120 des ferromagnetischen Eingangselements 110 ist elektrisch mit einem Drain/Source-Anschluss des Eingangstransistors 112 verbunden und der Source/Drain-Anschluss des Eingangstransistors 112 ist mit einem Eingangsknoten 160 für die Logikschaltung 102 verbunden. Der Eingangsknoten 160 ist mit dem zweiten Referenzspannungsknoten 119 über die Eingangsstromanordnung 104 verbunden, die so betrieben wird, dass ein Eingangsstrom in der geeigneten Richtung zu/von dem Eingangsknoten 160 fließt, um das ferromagnetische Eingangselement 110 für den Magnetisierungszustand zu konfigurieren, der einem gewünschten Eingangswert für die Logikoperation entspricht, die von der Logikschaltung 102 ausgeführt wird. Der Gateanschluss des Eingangstransistors 112 ist mit dem Steuermodul 108 verbunden, wobei das Steuermodul 108 den Eingangstransistor 112 und die Eingangsstromanordnung 104 so betreibt, dass der Eingangsstrom in der geeigneten Richtung durch den Eingangstransistor 112 fließt, was wiederum einen entsprechenden Tunnelstrom durch das ferromagnetische Eingangselement 110 hervorruft, um die Magnetisierungsrichtung der freien Schicht 122 zu steuern oder anderweitig zu beeinflussen, wodurch die Magnetisierungsrichtung der freien Schicht 132 des ferromagnetischen Ausgangselements 114 beeinflusst wird. In der gezeigten Ausführungsform ist der erste Referenzspannungsknoten 118 so ausgebildet, dass er eine positive (oder Versorgungs-)Referenzspannung für das elektronische System 100 erhält, und der zweite Referenzspannungsknoten 119 ist ausgebildet, eine negative (oder Masse-)Referenzspannung für das elektronische System 100 aufzunehmen, wobei der Eingangstransistor 112 als ein n-Feldeffekttransistor (beispielsweise ein NMOSFET) eingerichtet ist, dessen Drainanschluss elektrisch mit der festgelegten Schicht 120 verbunden ist, und dessen Sourceanschluss mit dem Massereferenzspannungsknoten 119 über die Eingangsstromanordnung 104 verbunden ist. Es sollte beachtet werden, dass, obwohl die Erfindung hierin im Zusammenhang mit einem n-Bauelement (oder n-Kanalbauelement) für die Transistoren 112, 116 beschrieben ist, die Erfindung nicht auf n-Bauelemente eingeschränkt ist und es können auch in äquivalenter Weise p-Bauelemente (oder p-Kanalbauelemente) für die Transistoren 112, 116 verwendet werden.
  • In ähnlicher Weise ist der Ausgangstransistor 116 mit dem ferromagnetischen Ausgangselement 114 verbunden, und der Ausgangstransistor 116 und das ferromagnetische Ausgangselement 114 sind elektrisch in Reihe zwischen den Referenzspannungsknoten 118 und 119 verbunden, so dass ein Ausgangsstrom seriell durch den Ausgangstransistor 116 und das ferromagnetische Ausgangselement 114 fließt. In der in 1 gezeigten Ausführungsform ist die freie Schicht 132 des ferromagnetischen Ausgangselements 114 elektrisch mit einem Ausgangsknoten 140 für die Logikschaltung 102 verbunden, die festgelegte Schicht 130 des ferromagnetischen Ausgangselements 114 ist elektrisch mit einem Drain/Source-Anschluss des Ausgangstransistors 116 verbunden, und der Source/Drain-Anschluss des Ausgangstransistors 116 ist elektrisch mit dem zweiten Referenzspannungsknoten 119 verbunden. In der dargestellten Ausführungsform ist der Ausgangstransistor 116 als ein n-Feldeffekttransistor vorgesehen, dessen Drainanschluss elektrisch mit der festgelegten Schicht 130 verbunden ist, und dessen Sourceanschluss elektrisch mit dem Massereferenzspannungsknoten 119 verbunden ist. Wie nachfolgend detaillierter beschrieben ist, ist der Ausgangsknoten 140 der Logikschaltung 102 mit dem Versorgungsreferenzspannungsknoten 118 über ein Widerstandselement 142 verbunden, und der Gateanschluss des Ausgangstransistors 116 ist mit dem Steuermodul 108 verbunden, wobei das Steuermodul 108 den Ausgangstransistor 116 so betreibt, dass ein Ausgangsstrom durch den Ausgangstransistor 116, das ferromagnetische Ausgangselement 114 und das Widerstandselement 142 fließen kann, so dass der digitale Ausgangswert für die Logikschaltung 102 angegeben oder anderweitig bestimmt wird. Mittels der Transistoren 112, 116, die mit den ferromagnetischen Elementen 110, 114 in Verbindung stehen, ist die Logikschaltung 102 mit anderen CMOS-Schaltungen und/oder CMOS-Logikgatter kompatibel. Des weiteren kann die Logikschaltung 102 unter Anwendung von CMOS-Herstellungstechniken hergestellt werden, wie dies nachfolgend detaillierter beschrieben ist.
  • In der dargestellten Ausführungsform umfasst die Eingangsstromanordnung 104 eine erste Stromquelle 150, die ausgebildet ist, einen Eingangsstrom in der ersten Richtung bereitzustellen, eine zweite Stromquelle 152, die ausgebildet ist, einen Eingangsstrom in der entgegengesetzten Richtung bereitzustellen, und ein Schaltelement 154, das zwischen den Eingangsstromquellen 150, 152 und dem Eingangstransistor 112 und dem Eingangsknoten 160 der Logikschaltung 102 angeordnet ist. In einer anschaulichen Ausführungsform ist jede Eingangsstromquelle 150, 152 ausgebildet, einen Eingangsstrom mit im Wesentlichen der gleichen Größe bereitzustellen, aber in entgegengesetzter Richtung wie der Eingangsstrom, der von der anderen Eingangsstromquelle 150, 152 bereitgestellt wird. Die Größe der Eingangsströme, die von den Eingangsstromquellen 150, 152 bereitgestellt wird, wird so gewählt, dass sie größer ist als ein minimaler Tunnelstrom (oder Schwellwertstrom), der erforderlich ist, um die Magnetisierung der freien Schicht 122 zu invertieren. Das Schaltelement 154 ist in der Lage, zwischen zwei Zuständen hin- und herzuschalten, um wahlweise eine der beiden Eingangsstromquellen 150, 152 mit dem Eingangstransistor 112 und/oder dem Eingangsknoten 160 zu verbinden. Wie nachfolgend detaillierter beschrieben ist, ist in einer anschaulichen Ausführungsform das Steuermodul 108 mit dem Schaltelement 154 der Eingangsstromanordnung 104 verbunden und betreibt das Schaltelement 154 derart, dass ein Eingangsstrom dem Eingangsknoten 160 der Logikschaltung 102 in der geeigneten Richtung eingeprägt wird, die einem gewünschten digitalen Eingangswert entspricht, wodurch das ferromagnetische Eingangselement 110 für den Magnetisierungszustand konfiguriert wird, der dem gewünschten digitalen Eingangswert entspricht.
  • Wenn das Schaltelement 154 in einem ersten Zustand ist, ist die erste Stromquelle 150 elektrisch in Reihe zwischen dem Massereferenzspannungsknoten 119 und dem Eingangsknoten 160 geschaltet, so dass ein Eingangsstrom in Richtung von dem Massereferenzspannungsknoten 119 zu dem Versorgungsreferenzspannungsknoten 118 und dem Sourceanschluss des Eingangstransistors 112 fließt. Wenn dabei der Eingangstransistor 112 eingeschaltet oder anderweitig aktiviert wird, und das Schaltelement 154 sich in den ersten Zustand befindet, fließt der Eingangsstrom von der Eingangsstromquelle 150 durch den Eingangstransistor 112 und führt zu einem Tunnelstrom, der durch das ferromagnetische Eingangselement 110 von der festgelegten Schicht 120 zu der freien Schicht 122 fließt. Wenn der Tunnelstrom von der festegelegten Schicht 120 zu der freien Schicht 122 fließt, werden Elektronen, die in der festgelegten Schicht 120 wandern, mittels der festgelegten Magnetisierungsrichtung 126 der festgelegten Schicht 120 in ihrem Spin polarisiert und die Elektronen, die in der freien Schicht 122 fließen, erhalten eine Spin-Drehmoment, so dass die Magnetisierungsrichtung der freien Schicht 122 sich in der gleichen Richtung ausrichtet wie (oder magnetisch parallel ist zu) die bzw. der Magnetisierungsrichtung 126 der festgelegten Schicht 120. Wenn andererseits das Schaltelement 154 in dem zweiten Zustand ist, ist die zweite Stromquelle 152 elektrisch in Reihe geschaltet zwischen dem Massereferenzspannungsknoten 119 und dem Eingangsknoten 160, so dass ein Eingangsstrom in der Richtung entgegengesetzt zum Strom bereitgestellt wird, der von der Eingangsstromquelle 150 geliefert wird, d. h. ein Eingangsstrom von dem Eingangsknoten 160 zu dem Massereferenzspannungsknoten 119. Wenn der Eingangstransistor 112 eingeschaltet oder anderweitig aktiviert wird, während das Schaltelement 154 in dem zweiten Zustand ist, fließt der Eingangsstrom von der Eingangsstromquelle 152 durch den Eingangstransistor 112 in Richtung von dem Versorgungsreferenzspannungsknoten 118 zu dem Massereferenzspannungsknoten 119 und führt zu einem Tunnelstrom, der durch das ferromagnetische Eingangselement 110 von der freien Schicht 112 zu der festgelegten Schicht 120 fließt. Wenn der Tunnelstrom von der freien Schicht 122 zu der festgelegten Schicht 120 fließt, werden Elektronen mit polarisiertem Spin in der festgelegten Schicht 120 zurück in die freie Schicht 122 an der Grenzfläche reflektiert und es tritt ein Spin-Drehmoment an den Elektronen auf, die in der freien Schicht 122 fließen, so dass die Magnetisierungsrichtung der freien Schicht 122 in der entgegengesetzten Richtung wie (oder magnetisch antiparallel zu) die (bzw. der) Magnetisierungsrichtung 126 der festgelegten Schicht 120 ausgerichtet wird.
  • Wie zuvor beschrieben ist, ist die effektive Impedanz des ferromagnetischen Ausgangselements 114 durch seinen Magnetisierungszustand beeinflusst (beispielsweise die Orientierung der Magnetisierungsrichtung der freien Schicht 122 in Bezug auf die Magnetisierungsrichtung 136 der festgelegten Schicht 130), wobei die Erfassungsanordnung 106 mit dem Ausgangsknoten 140 verbunden und ausgebildet ist, den digitalen Ausgangswert für die Logikoperation zu bestimmen oder anderweitig zu ermitteln, die von der Logikschaltung 102 ausgeführt wird, wobei dies auf der Grundlage des Impedanzzustands des ferromagnetischen Ausgangselements 114 erfolgt. Wie nachfolgend detaillierter beschrieben ist, wird der digitale Ausgangswert für die Logikschaltung 102 ermittelt, indem der Ausgangstransistor 116 eingeschaltet oder anderweitig aktiviert wird, so dass ein Strom durch das Widerstandselement 142, das ferromagnetische Ausgangselement 114 und den Ausgangstransistor 116 fließen kann, wobei die Größe der Spannung an dem Ausgangsknoten 140 durch den Impedanzzustand des ferromagnetischen Ausgangselements 114 beeinflusst ist. Dabei ist die Erfassungsanordnung 106 so ausgebildet, dass der Impedanzzustand des ferromagentischen Ausgangselements 114 auf der Grundlage der Größe der Spannung an dem Ausgangsknoten 140 erkannt wird, wodurch die Magnetisierungsrichtung der freien Schicht 132 bestimmt wird und der digitale Wert, der dem Magnetisierungszustand des ferromagnetischen Ausgangselements 114 entspricht, als der digitale Ausgangswert für die Logikschaltung 102 erkannt wird. Beispielsweise umfasst die Erfassungsanordnung 106 einen Komparator oder eine andere geeignete Vergleichsschaltung, die ausgebildet ist, die Spannung an dem Ausgangsknoten 140 mit einer Schwellwertspannung zu vergleichen, die so gewählt ist, dass die Spannung an dem Ausgangsknoten 140 größer ist als die Schwellwertspannung, wenn das ferromagnetische Ausgangselement 114 in dem Magnetisierungszustand mit hoher Impedanz ist, und dass die Spannung kleiner ist als die Schwellwertspannung, wenn das ferromagnetische Ausgangselement 114 sich in dem Magnetisierungszustand mit geringer Impedanz befindet. In einer anschaulichen Ausführungsform wird der Widerstand des Widerstandselements 142 so festgelegt, dass eine Größe des Ausgangsstromes, der durch das Widerstandselement 142, das ferromagnetische Ausgangselement 114 und den Ausgangstransistor 116 fließt, wenn der Ausgangstransistor 116 eingeschaltet ist, nicht gleich oder nicht größer ist als ein Strom, der zum Invertieren der Magnetisierung der freien Schicht 132 erforderlich ist, so dass sich die Magnetisierungsrichtung der freien Schicht 132 nicht ändert, wenn der Ausgangstransistor 116 eingeschaltet wird.
  • In einer anschaulichen Ausführungsform repräsentiert das Steuermodul 108 generell die Hardware bzw. Gerätekomponenten, die Verarbeitungslogik, die Schaltung und/oder andere Komponenten des elektronischen Systems 100, die ausgebildet sind, die Transistoren 112, 116 und das Schaltelement 154 der Eingangsstromanordnung 104 zu betreiben, so dass die geeigneten digitalen Eingangswerte der Logikschaltung 102 zugeleitet werden und/oder um digitale Ausgangswerte aus der Logikschaltung 102 und/oder der Erfassungsanordnung 106 zu erhalten, und um zusätzliche Aufgaben und/oder Funktionen auszuführen, die mit dem Betrieb des elektronischen Systems 100 in Verbindung stehen, wie dies nachfolgend detaillierter beschrieben ist. Abhängig von der Ausführungsform kann das Steuermodul 108 mit einem Prozessor für Allgemeinzwecke, einem Mikroprozessor, einer Mikrosteuerung, einem inhaltsadressierbaren Speicher, einem digitalen Signalprozessor, einem feldprogrammierbaren Gatearray, einem geeigneten programmierbaren Logikbauelement, aus diskreter Gatter- oder Transistorlogik, aus diskreten Hardwarekomponenten, oder einer Kombination davon aufgebaut sein, wobei diese Komponenten so gestaltet sind, dass sie die hierin beschriebenen Funktionen ausführen. Dabei können die Schritte eines Verfahrens oder eines Algorithmus, die in Verbindung mit den hierin offenbarten Ausführungsformen beschrieben sind, direkt in Hardware, Firmware oder in einem Softwaremodul enthalten sein, das von dem Steuermodul 108 ausgeführt wird, oder es kann auch eine beliebige praktikable Kombination von diesen Komponenten vorliegen.
  • Es sollte beachtet werden, dass 1 eine vereinfachte Darstellung eines elektronischen Systems 100 ist, das lediglich eine einzelne Logikschaltung 102 enthält, wobei dies für die Zwecke der Erläuterung und zur besseren Beschreibung dient, wobei jedoch in der Praxis zahlreiche Logikschaltungen miteinander verbunden sein können, um eine gewünschte Funktion einzurichten. Dabei können in praktischen Ausführungsformen die peripheren Komponenten des elektrischen Systems (beispielsweise die Eingangsstromanordnung 104, die Erfassungsanordnung und/oder das Steuermodul 108) modifiziert sein und können gemeinsam von mehreren Logikschaltungen benutzt werden, um den zusätzlichen Aufwand zu reduzieren.
  • Es sei nun auf 2 verwiesen; in einer anschaulichen Ausführungsform ist ein elektronisches System so ausgebildet, dass es einen Steuerprozess 200 und zusätzliche Aufgaben, Funktionen und Operationen ausführt, wie sie nachfolgend beschrieben sind. Die diversen Aufgaben können ausgeführt werden durch Software, Hardware, Firmware oder eine Kombination davon. Für anschauliche Zwecke richtet sich die folgende Beschreibung an Elemente, die zuvor in Verbindung mit 1 benannt sind. In der Praxis können die Aufgaben, Funktionen und Operationen durch andere Elemente des beschriebenen Systems ausgeführt werden, etwa die Logikschaltung 102, die Eingangsstromanordnung 104, die Erfassungsanordnung 106, das Steuermodul 108, den Eingangstransistor 112, den Ausgangstransistor 116 und/oder das Schaltelement 154. Es sollte beachtet werden, dass eine beliebige Anzahl zusätzlicher oder alternativer Aufgaben beinhaltet sein kann, und diese können in eine komplexere Prozedur oder einen Prozess eingebaut sein, der weitere Funktionen besitzt, die hierin nicht detailliert beschrieben sind.
  • Gemäß 2 und auch weiter mit Bezug zu 1 wird der Steuerprozess 200 initialisiert oder dieser beginnt, indem die Eingangsstromanordnung für den gewünschten digitalen Eingangswert (Aufgabe 202) konfiguriert wird. Dabei ermittelt das Steuermodul 108 oder bestimmt anderweitig den digitalen Eingangswert, der der Logikschaltung 102 zuzuführen ist, und konfiguriert das Schaltelement 154 der Eingangsstromanordnung 104 derart, dass elf Eingangsstrom am Eingangsknoten 160 der Logikschaltung 102 in der Richtung bereitgestellt wird, die dem gewünschten digitalen Eingangswert entspricht. Wenn beispielsweise der Magnetisierungszustand mit hoher Impedanz des ferromagnetischen Ausgangselements 114 einer logischen „0” entspricht und der Magnetisierungszustand mit geringer Impedanz des ferromagnetischen Ausgangselements 114 einer logischen „1” entspricht, dann entspricht ein Eingangsstrom in Richtung von der festgelegten Schicht 120 zu der freien Schicht 122 von der ersten Eingangsstromquelle 150 einem Eingangswert in Form einer logischen „1” und ein Eingangsstrom in Richtung von der freien Schicht 122 zu der festgelegten Schicht 120 der zweiten Eingangsstromquelle 152 entspricht einem Eingangswert mit einer logischen „0”. In dieser Hinsicht betreibt in Reaktion auf das Erkennen eines gewünschten digitalen Eingangswertes als logische „1” das Steuermodul 108 das Schaltelement 154, so dass die erste Eingangsstromquelle 150 mit dem Eingangsknoten 160 verbunden wird, und umgekehrt betreibt in Reaktion auf das Erkennen eines gewünschten digitalen Eingangswertes als logische „0” das Steuermodul 108 das Schaltelement 154 derart, dass die zweite Eingangsstromquelle 152 mit dem Eingangsknoten 160 verbunden wird.
  • In einer anschaulichen Ausführungsform geht der Steuerprozess 200 weiter, indem der Eingangstransistor aktiviert oder anderweitig eingeschaltet wird, so dass der ausgewählte Eingangsstrom durch das ferromagnetische Eingangselement fließen kann (Aufgabe 204). Dabei liefert nach dem Betreiben des Schaltelements 154 derart, dass die geeignete Eingangsstromquelle 150, 152 mit dem Eingangsknoten 160 verbunden wird, das Steuermodul 108 eine Spannung zu dem Gateanschluss des Eingangstransistors 112 oder stellt diese Spannung anderweitig bereit, so dass der Eingangstransistor 112 eingeschaltet oder anderweitig aktiviert wird, um damit einen Eingangsstrom von der ausgewählten Eingangsstromquelle 150, 152 durch den Eingangstransistor 112 und das ferromagnetische Eingangselement 110 fließen zu lassen. In einer anschaulichen Ausführungsform liefert das Steuermodul 108 die Spannung über eine Zeitspanne hinweg, die größer als eine oder gleich ist zu einer minimalen Zeitspannung, die für das Einstellen der Magnetisierungsrichtung der freien Schicht 122 in einer speziellen Richtung erforderlich ist (beispielsweise magnetisch parallel oder magnetisch antiparallel zu der Magnetisierungsrichtung 126), wobei dies in Reaktion auf den ausgewählten Eingangsstrom, der an dem Eingangsknoten 160 bereitgestellt wird, erfolgt. Nachdem der Eingangstransistor 112 für die erforderliche Zeitspanne eingeschaltet ist, schaltet das Steuermodul 108 die Spannung am Gateanschluss des Eingangstransistors 112 ab (oder legt ansonsten eine andere Spannung an den Gateanschluss des Eingangstransistors 112 an), so dass der Eingangstransistor 112 abgeschaltet oder anderweitig deaktiviert wird, so dass kein Strom durch den Eingangstransistor 112 fließt.
  • Wenn, wie zuvor beschrieben ist, der Eingangsstrom aus der ersten Eingangsstromquelle 150 und damit einen Eingangswert einer logischen „1” angibt und dem Eingangsknoten 160 zugeleitet wird, fließt der Eingangsstrom durch das ferromagnetische Eingangselement 110 von der festgelegten Schicht 120 zu der freien Schicht 122, wodurch bewirkt wird, dass die Magnetisierungsrichtung der freien Schicht 122 magnetisch parallel zu (oder gleich zu) der Magnetisierung 126 der festgelegten Schicht 120 ausgerichtet wird, woraus sich ergibt, dass das ferromagnetische Eingangselement 110 sich in einem Magnetisierungszustand mit geringer Impedanz befindet. Auf Grund der physikalischen Wechselwirkung zwischen den freien Schichten 122, 132 treten, wenn das ferromagnetische Eingangselement 110 sich in dem Magnetisierungszustand geringer Impedanz befindet und eine Magnetisierungsrichtung der freien Schicht 122 in der gleichen Richtung wie die Magnetisierungsrichtung 126 vorliegt, die Randmagnetfelder aus der freien Schicht 122 des ferromagnetischen Eingangselements 110 in Wechselwirkung mit der freien Schicht 132 des ferromagnetischen Ausgangselements 114, so dass die Magnetisierungsrichtung der freien Schicht 132 sich in der entgegengesetzten Richtung ausrichtet, d. h. in der Richtung entgegengesetzt (oder magnetisch antiparallel) zu den Magnetisierungsrichtungen 126, 136, wodurch das ferromagnetische Ausgangselement 114 in den Magnetisierungszustand mit hoher Impedanz umgeschaltet wird (oder einen Zustand einer logischen „0”). Wenn andererseits der Eingangsstrom, der einen Eingangswert mit einer logischen „0” angibt, von der zweiten Eingangsstromquelle 152 dem zweiten Eingangsknoten 120 zugeleitet wird, fließt der Eingangsstrom durch das ferromagnetische Eingangselement 110 von der freien Schicht 122 zu der festgelegten Schicht 120, wodurch bewirkt wird, dass die Magnetisierungsrichtung der freien Schicht 122 sich magnetisch antiparallel zu der Magnetisierungsrichtung 126 der festgelegten Schicht 120 ausrichtet, woraus sich ergibt, dass das ferromagnetische Eingangselement 110 in dem Magnetisierungszustand mit hoher Impedanz ist. Wenn das ferromagnetische Eingangselement 110 im Magnetisierungszustand mit hoher Impedanz ist, wobei eine Magnetisierungsrichtung der freien Schicht 122 in der Richtung entgegengesetzt zur Magnetisierungsrichtung 126 angeordnet ist, treten die magnetischen Randfelder aus der freien Schicht 122 in Wechselwirkung mit der freien Schicht 132, so dass die Magnetisierungsrichtung der freien Schicht 132 in Richtung entgegengesetzt zur Magnetisierungsrichtung der freien Schicht 122 ausgerichtet wird, d. h. in der gleichen Richtung (oder magnetisch parallel zu) wie die Magnetisierungsrichtungen 126, 136, 50 dass das ferromagnetische Ausgangselement 114 in den Magnetisierungszustand mit geringer Impedanz (oder in den Zustand logisch „1”) umgeschaltet wird.
  • In einer anschaulichen Ausführungsform geht, nach dem Betreiben des Eingangstransistors derart, dass das ferromagnetische Eingangselement für den gewünschten digitalen Eingangswert konfiguriert wird, der Steuerprozess 200 weiter, indem der Ausgangstransistor aktiviert oder anderweitig eingeschaltet wird, so dass der Ausgangsstrom durch das ferromagnetische Ausgangselement fließen kann und der digitale Ausgangswert der Logikschaltung erhalten wird (Aufgaben 206, 208). Um dabei das Ergebnis der logischen Operation, die von der Logikschaltung 102 ausgeführt wird, zu jeder beliebigen Zeit zu erhalten, nachdem der Eingangstransistor 112 ausgeschaltet oder anderweitig deaktiviert wurde, legt das Steuermodul 108 eine Spannung an den Gateanschluss des Ausgangstransistors 116 an oder liefert anderweitig Spannung, so dass der Ausgangstransistor 116 eingeschaltet oder anderweitig aktiviert wird, so dass ein Strom zwischen den Referenzspannungsknoten 118, 119 über das Widerstandselement 142 und das ferromagnetische Ausgangselement 114 fließt. Die Spannung an dem Ausgangsknoten 140 ändert sich in Reaktion darauf, dass ein Strom zwischen den Referenzspannungsknoten 118, 119 fließt, wobei die Höhe der Spannung an dem Ausgangsknoten 140 durch die wirksame Impedanz des ferromagnetischen Ausgangselements 114 beeinflusst ist, die durch die Magnetisierungsrichtung der freien Schicht 132 festgelegt ist. Wie zuvor beschrieben ist, ist die Erfassungsanordnung 106 mit dem Ausgangsknoten 140 verbunden und bestimmt oder anderweitig ermittelt den Magnetisierungszustand (oder Magnetisierungsrichtung der freien Schicht 132) auf der Grundlage der Spannung an dem Ausgangsknoten 140, wodurch der digitale Ausgangswert für die Logikschaltung 132 ermittelt wird. Da die Spannung an dem Ausgangsknoten 140 größer ist als eine Schwellwertspannung, erkennt die Erfassungsanordnung 106 oder bestimmt anderweitig, dass das ferromagnetische Ausgangselement 114 sich im Magnetisierungszustand mit hoher Impedanz befindet und kennzeichnet damit eine logische „0” als den digitalen Ausgangswert für die Logikschaltung 102. Wenn alternativ die Spannung an dem Ausgangsknoten 140 kleiner ist als die Schwellwertspannung, erkennt die Erfassungsanordnung 106 oder anderweitig bestimmt diese Schaltung, dass das ferromagnetische Ausgangselement 114 sich in dem Magnetisierungszustand mit kleiner Impedanz befindet und kennzeichnet somit eine logische „1” als den digitalen Ausgangswert für die Logikschaltung 102. Nach dem Aktivieren des Ausgangstransistors 116 erhält das Steuermodul 108 den digitalen Ausgangswert für die Logikschaltung 102 von der Erfassungsanordnung 106 und nachfolgend deaktiviert sie den Ausgangstransistor 116 oder schaltet diesen aus, so das kein Strom durch den Ausgangstransistor 116 zwischen den Referenzspannungsknoten 118, 119 fließen kann.
  • 3 zeigt eine anschauliche Ausführungsform einer Logikschaltung 300, die ausgebildet ist, eine Logikoperation in Form einer Erkennung der Mehrheit der Eingangszustande bzw. eine Mehrheitsfunktion auszuführen. Die dargestellte Ausführungsform der Logikschaltung 300 umfasst, ohne einschränkend zu sein, mehrere ferromagnetische Eingangselemente 303, 304, 306, ein ferromagnetisches Ausgangselement 308, mehrere Eingangstransistoren 302, 314, 316 und einen Ausgangstransistor 318. Die Elemente der 3 sind ähnlich zu den entsprechenden Elementen, die im Zusammenhang mit der 1 beschrieben sind und die Beschreibung dieser gemeinsamen Elemente wird nicht in aller Ausführlichkeit im Zusammenhang mit der 3 wiederholt. Es sollte beachtet werden, dass 3 eine vereinfachte Darstellung der Logikschaltung 300 für die Mehrheitsfunktion zur einfacheren Erläuterung und Beschreibung ist, und dass in tatsächlichen Ausführungsformen auch andere Bauelemente und Komponenten enthalten sein können, um weitere Funktionen und Eigenschaften bereitzustellen, und/oder die Logikschaltung 300 ist ein Teil eines sehr viel größeren elektronischen Systems. Obwohl daher 3 direkte elektrische Verbindungen zwischen Schaltungselementen und/oder Anschlüssen zeigt, können in alternativen Ausführungsformen dazwischen liegende Schaltungselemente und/oder Komponenten vorhanden sein, die jedoch im Wesentlichen in der gleichen Weise funktionieren. Dabei ist zu beachten, dass, obwohl die Logikschaltung 300 aus 3 ausgebildet ist, die Mehrheitsfunktion auf der Grundlage von drei Eingängen auszuführen, die vorliegende Erfindung nicht eine spezielle Anzahl an Eingängen beschränkt ist, und die Logikschaltung 300 kann modifiziert werden, so dass diese Mehrheitsfunktion auf der Grundlage einer beliebigen Anzahl an Eingängen ausgeführt werden kann.
  • In der dargestellten Ausführungsform sind die ferromagnetischen Elemente 302, 304, 306, 308 so angeordnet, dass ihre freien Schichten 322, 332, 342, 352 koplanar zueinander sind, so dass die magnetische Kopplung zwischen den freien Schichten 322, 332, 342 der ferromagnetischen Eingangselemente 302, 304, 306 und der freien Schicht 352 des ferromagnetischen Ausgangselements 308 maximiert wird. Dabei ist die Magnetisierungsrichtung der freien Schicht 352 des ferromagnetischen Ausgangselements 308 durch die Magnetisierungen der freien Schichten 322, 332, 342 der ferromagnetischen Eingangselemente 302, 304, 306 beeinflusst derart, dass die Magnetisierungsrichtung der freien Schicht 352 des ferromagnetischen Ausgangselements 308 den Hauptteil bzw. die Mehrheit der (gleichen) digitalen Eingangswerte wiedergibt, die der Logikschaltung 300 zugeleitet sind, wie dies nachfolgend detaillierter beschrieben ist. Wie gezeigt, ist das ferromagnetische Ausgangselement 308 zwischen zwei der ferromagnetischen Eingangselemente 304, 306 angeordnet, wobei die ferromagnetischen Elemente 304, 306, 308 zueinander beabstandet sind und in Bezug zueinander so angeordnet sind, dass die Längsachsen der ferromagnetischen Eingangselemente 304, 306 kollinear zur Längsachse der magnetischen Ausgangselemente 308 angeordnet sind. Das andere ferromagnetische Eingangselement 302 ist zu dem ferromagnetischen Ausgangselement 308 beabstandet und so angeordnet in Bezug auf dieses, dass die Längsachse des ferromagnetischen Eingangselements 302 im Wesentlichen parallel zur Längsachse des ferromagentischen Ausgangselements 308 ausgerichtet ist, und die laterale Achse des ferromagnetischen Eingangselements 302 ist kollinear zur lateralen Achse des ferromagnetischen Ausgangselements 308 in ähnlicher Weise ausgerichtet, wie dies im Zusammenhang mit den ferromagnetischen Elementen 110, 114 aus 1 beschrieben ist. In der gezeigten Ausführungsform ist das ferromagnetische Eingangsselement 302 so magnetisiert, dass seine festgelegte Schicht 320 eine permanente Richtung der Magnetisierung 326 aufweist, die zu seiner Längsachse in Richtung entgegengesetzt (oder antiparallel zu) den Magnetisierungsrichtungen 336, 346, 356 der verbleibenden ferromagnetischen Elemente 304, 306, 308 ausgerichtet ist.
  • In einer anschaulichen Ausführungsform ist jedes ferromagnetische Eingangselement 302, 304, 306 mit einem entsprechenden Eingangsknoten 362, 364, 366 über einen zugehörigen Eingangstransistor 312, 314, 316 in ähnlicher Weise gekoppelt, wie dies auch im Zusammenhang mit der 1 oben beschrieben ist. Dabei ist die festgelegte Schicht 320 des ersten Elements 302 mit dem Drain- (oder Source) Anschluss des ersten Eingangstransistors 312 verbunden, und der Sourceanschluss (oder Drainanschluss) des ersten Eingangstransistors 312 ist mit einem ersten Eingangsknoten 362 verbunden, die festgelegte Schicht 330 des zweiten ferromagnetischen Elements 304 ist mit dem Drainanschluss (oder Sourceanschluss) des zweite Eingangstransistors 314 verbunden, und der Sourceanschluss (oder Drainanschluss) des zweiten Eingangstransistors 314 ist mit einem zweiten Eingangsknoten 364 verbunden und die festgelegte Schicht 340 des dritten ferromagnetischen Elements 306 ist mit dem Drain- (oder Source-)Anschluss des dritten Eingangstransistors 316 und der Sourceanschluss (oder Drainanschluss) des dritten Eingangstransistors 316 ist mit einem dritten Eingangsknoten 366 verbunden. Jeder Eingangsknoten 362, 364, 366 ist entsprechend mit einer zugehörigen Eingangsstromanordnung verbunden, wobei die entsprechende Eingangsstromanordnung so betrieben wird, dass ein Eingangsstrom an dem entsprechenden Eingangsknoten 362, 364, 366 bereitgestellt wird, der in einer geeigneten Richtung in Bezug auf die ferromagnetischen Schichten der zugehörigen ferromagnetischen Eingangselemente 302, 304, 306 fließt, so dass das jeweilige ferromagnetische Eingangselement 302, 304, 306 so konfiguriert wird, dass es den Magnetisierungszustand wiedergibt, der einem entsprechenden digitalen Eingangswert für die Logikschaltung 300 entspricht.
  • In ähnlicher Weise, wie dies zuvor im Zusammenhang mit den 1 bis 2 beschrieben ist, funktioniert das ferromagnetische Ausgangselement 308 effektiv als ein bistabiles Widerstandsschaltelement, das in der Lage ist, einen Magnetisierungszustand mit höherer Impedanz oder einem Magnetisierungszustand mit niedriger Impedanz in Abhängigkeit von dem Hauptanteil bzw. der Mehrheit gleicher digitaler Eingangswerte anzunehmen, die den ferromagnetischen Eingangselementen 302, 304, 306 zugeleitet sind. Beispielsweise wird ein digitaler Eingangswert einer logischen „1” (beispielsweise fließt ein Strom von der festgelegten Schicht 320 zu der freien Schicht 322), der dem ersten Eingangsknoten 362 zugeleitet ist, während der Eingangstransistor 312 eingeschaltet ist, zu einer Magnetisierungsrichtung der freien Schicht 322 führen, die in der gleichen Richtung wie die Magnetisierungsrichtung 326 der festgelegten Schicht 320 ausgerichtet ist. Die magnetischen Randfelder aus der freien Schicht 322 treten in Wechselwirkung mit der freien Schicht 352 des ferromagnetischen Ausgangselements 308, so dass die Magnetisierungsrichtung der freien Schicht 352 tendenziell in der entgegengesetzten Richtung ausgerichtet wird, d. h. in der gleichen Richtung wie (oder magnetisch parallel zu) die (der) der Magnetisierungsrichtung 365 und entgegengesetzt (oder antiparallel) zu der Magnetisierungsrichtung 326. Gleichzeitig führt ein digitaler Eingangswert einer logischen „1”, der dem zweiten Eingangsknoten 364 zugeleitet ist (beispielsweise fließt ein Strom von der festgelegten Schicht 330 zu der freien Schicht 332), während der zweite Eingangstransistor 314 eingeschaltet ist, dazu, dass die Magnetisierungsrichtung der freien Schicht 332 in der gleichen Richtung wie die Magnetisierungsrichtung 336 der festgelegten Schicht 330 liegt. Die magnetischen Randfelder aus der freien Schicht 332 treten in Wechselwirkung mit der freien Schicht 352 des ferromagnetischen Ausgangselements 308, so dass die Magnetisierungsrichtung der freien Schicht 352 tendenziell in der gleichen Richtung liegt, d. h. in der gleichen Richtung wie (oder magnetisch parallel zu) die (den) Magnetisierungsrichtungen 336, 356 und entgegengesetzt (oder magnetisch antiparallel) zu der Magnetisierungsrichtung 326. Umgekehrt führt ein digitaler Eingangswert einer logischen „0” (beispielsweise fließt ein Strom von der freien Schicht 332 zu der festgelegten Schicht 330), der dem zweiten Eingangsknoten 364 zugeleitet ist, dazu, dass die Magnetisierungsrichtung der freien Schicht 332 sich entgegengesetzt zu (oder magnetisch antiparallel zu) der Magnetisierungsrichtung 336 einstellt, was wiederum bewirkt, dass die Magnetisierungsrichtung der freien Schicht 352 tendenziell in der entgegengesetzten Richtung verläuft (oder magnetisch antiparallel) zu den Magnetisierungsrichtungen 336, 356. Auf diese Weise verstärken die Randfelder der freien Schicht 332 die Randfelder in der freien Schicht 322, wenn die ferromagnetischen Eingangselemente 302, 304 den gleichen Magnetisierungszustand aufweisen (wenn beispielsweise die den Eingangsknoten 362, 364 zugeleiteten digitalen Eingangswerte gleich sind), und die Randfelder aus der freien Schicht 332 wirken entgegengesetzt zu den Randfeldern der freien Schicht 332, wenn die ferromagnetischen Eingangselemente 302, 304 den entgegengesetzten Magnetisierungszustand besitzen (wenn beispielsweise die den Eingangsknoten 362, 364 zugeleiteten digitalen Eingangswerte unterschiedlich sind). In ähnlicher Weise verstärken die Randfelder aus der freien Schicht 342 des dritten ferromagnetischen Elements 306 die Randfelder der freien Schicht 332 des ersten Elements 302 und/oder der freien Schicht 332 des zweiten ferromagnetischen Elements 304, wenn der dem dritten Eingangsknoten 366 zugeleitete digitale Eingangswert gleich ist dem digitalen Eingangswert, der dem ersten Eingangsknoten 362 und/oder dem zweiten Eingangsknoten 364 zugeleitet ist, und die Randfelder aus der freien Schicht 342 wirken den Randfeldern der freien Schicht 322 und/oder der freien Schicht 332 entgegen, wenn der dem dritten Eingangsknoten 366 zugeleitete digitale Eingangswert unterschiedlich ist zu dem digitalen Eingangswert, der dem ersten Eingangsknoten 362 und/oder dem zweiten Eingangsknoten 364 zugeleitet ist.
  • Somit kann durch die physikalische Anordnung der ferromagnetischen Eingangselemente 302, 304, 306 und durch ihre entsprechenden Magnetisierungsrichtungen der festgelegten Schichten 326, 336, 346, wenn die Mehrheit der an den Eingangsknoten 363, 364, 366 bereitgestellten digitalen Eingangswerte einer logischen „1” entspricht, die Magnetisierungsrichtung der freien Schicht 353 tendenziell in der gleichen Richtung verlaufen (oder magnetisch parallel) zu der Magnetisierungsrichtung 356 der festgelegten Schicht 350 des ferromagnetischen Ausgangselements 308. Wenn die Magnetisierungsrichtung der freien Schicht 352 in der gleichen Richtung wie die Magnetisierungsrichtung 356 der festgelegten Schicht 350 liegt, ist das ferromagnetische Ausgangselement 308 in einem Magnetisierungszustand mit geringer Impedanz und daher kennzeichnet dieser Zustand eine logische „1”, wodurch wiedergegeben wird, dass die Mehrheit der den Eingangsknoten 362, 364, 366 zugeleiteten digitalen Eingangswerte eine logische „1” waren. Wenn andererseits die Mehrheit der an den Eingangsknoten 362, 364, 366 anliegenden digitalen Eingangswerte einer logischen „0” entspricht, ist die Magnetisierungsrichtung der freien Schicht 352 tendenziell in der entgegengesetzten Richtung (oder magnetisch antiparallel) zu der Magnetisierungsrichtung 356. Wenn die Magnetisierungsrichtung der freien Schicht 352 in der entgegengesetzten Richtung der Magnetisierungsrichtung 356 der festgelegten Schicht 350 liegt, befindet sich das ferromagnetische Ausgangselement 308 in einem Magnetisierungszustand mit hoher Impedanz und zeigt somit eine logische „0” an, wodurch wiedergegeben wird, dass die Mehrheit der digitalen Eingangswerte, die an den Eingangsknoten 362, 364, 366 anliegen, eine logische „0” waren.
  • 4 zeigt eine Tabelle 400, die die Magnetisierungsrichtungen der freien Schichten 322, 332, 342 der ferromagnetischen Eingangselemente und die resultierende Magnetisierungsrichtung für die freie Schicht 352 des ferromagnetischen Ausgangselements 308 für die möglichen Kombinationen der digitalen Eingangswerte, die der Logikschaltung 300 zugespeist sind, angibt. Wie durch die Eingangskombination A angegeben ist, liegt, wenn digitale Eingangswerte mit einer logischen „0” den Eingangsknoten 362, 364, 366 zugeleitet sind, die Magnetisierungsrichtung der freien Schicht 322 in der gleichen Richtung wie (oder ist magnetisch parallel zu) die (der) Magnetisierungsrichtung 356 der festgelegten Schicht 350 und die Magnetisierungsrichtungen der freien Schichten 322, 342 sind in der entgegengesetzten Richtung (oder magnetisch parallel) zu der Magnetisierungsrichtung 356 der festgelegten Schicht 350 ausgerichtet. Die magnetischen Randfelder aus den Schichten 322, 332, 342 treten mit der freien Schicht 352 des ferromagnetischen Auskunftselements 308 in Wechselwirkung, so dass die Magnetisierungsrichtung der freien Schicht 352 in Richtung entgegengesetzt (oder antimagnetisch parallel) zu der Magnetisierungsrichtung 356 der festgelegten Schicht 350 ausgerichtet wird, woraus sich ergibt, dass das ferromagnetische Ausgangselement 308 in einem Magnetisierungszustand mit hoher Impedanz ist, wodurch eine logische „0” gekennzeichnet wird, die wiedergibt, dass die Mehrheit der an den Eingangsknoten 362, 364, 366 anliegenden digitalen Eingangswerte eine logische „0” waren. Wie durch Eingangskombinationen B bis D angegeben ist, treten, wenn digitale Eingangswerte mit einer logischen „0” an zwei der Eingangsknoten 362, 364, 366 angelegt werden, die Magnetisierungsrichtungen der freien Schichten 322, 332, 342 mit der freien Schicht 352 des ferromagnetischen Ausgangselements 308 in Wechselwirkung, so dass die Magnetisierungsrichtung der freien Schicht 352 in entgegengesetzter Richtung (oder magnetisch antiparallel) zu der Magnetisierungsrichtung 356 der festgelegten Schicht 350 ausgerichtet wird, wodurch angezeigt wird, dass die Mehrheit der an den Eingangsknoten 362, 364, 366 eingespeisten digitalen Eingangswerte eine logische „0” waren. Wie durch die Eingangskombinationen E bis H angegeben ist, treten, sobald eine Mehrheit der an den Eingangsknoten 362, 364, 366 eingespeisten digitalen Eingangswerte einer logischen „1” entspricht, die Magnetisierungsrichtungen der freien Schicht 322, 332, 342 mit der freien Schicht 352 des ferromagnetischen Ausgangselements 308 in Wechselwirkung, so dass die Magnetisierungsrichtung der freien Schicht 352 sich in der gleichen Richtung wie (oder magnetisch parallel zu) die (der) Magnetisierungsrichtung 356 der festgelegten Schicht 350 ausrichtet, woraus sich ergibt, dass das ferromagnetische Ausgangselement 308 in einem Magnetisierungszustand mit geringer Impedanz ist, wodurch eine logische „1” angezeigt wird, die somit wiedergibt, dass die Mehrheit der an den Eingangsknoten 362, 364, 366 eingespeisten digitalen Eingangswerte eine logische „1” waren. Dabei entspricht die Magnetisierungsrichtung der freien Schicht 352 und/oder der Impedanzzustand des ferromagnetischen Ausgangselements 308 dem Zustand der Mehrheit der digitalen Eingangswerte, die dem Eingangsknoten 362, 364, 366 zugeleitet sind.
  • Gemäß den 1 bis 3, wie sie zuvor beschrieben sind, kann die Logikschaltung 300 aus 3 mit einem Steuermodul verwendet werden, das ähnlich ist zu dem Steuermodul 108 aus 1, und/oder kann in Verbindung mit einem Steuerprozess betrieben werden, der ähnlich zu dem Steuerprozess 200 aus 2 ist, so dass die Funktionsweise der Logikschaltung 300 ermöglicht wird. Dabei kann ein Steuermodul Eingangsstromanordnungen betreiben, die mit den Eingangsknoten 362, 364, 366 so verbunden sind, dass Eingangsströme in den geeigneten Richtungen entsprechend den gewünschten digitalen Eingangswerten eingeprägt werden, und derart, dass Spannungen den Gateanschlüssen der Eingangstransistoren 312, 314, 316 zugeleitet werden, so dass die Eingangstransistoren 312, 314, 316 eingeschaltet werden, um Eingangsströme zu ermöglichen, die Tunnelströme durch die ferromagnetischen Eingangselemente 302, 304, 306 hervorrufen, die wiederum zu Magnetisierungszuständen der ferromagnetischen Eingangselemente 302, 304, 306 führen, die den digitalen Eingangswerten entsprechen. Das Steuermodul kann nachfolgend eine Spannung dem Gateanschluss des Ausgangstransistors 318 zuführen, so dass der Ausgangstransistor 318 eingeschaltet wird und ein Strom durch das ferromagnetische Ausgangselement 308 fließen kann. Wie zuvor erläutert ist, kann eine Erfassungsanordnung verwendet werden, um den Magnetisierungszustand des ferromagnetischen Ausgangselements 308 in Abhängigkeit von der Spannung über dem ferromagnetischen Ausgangselement 308 zu bestimmen, die in Reaktion auf den Strom durch das ferromagnetische Ausgangselement 308 auftritt, wodurch der digitale Ausgangswert für die logische Operation der Mehrheitsfunktion ermittelt wird, die von der Logikschaltung 300 ausgeführt wird.
  • Mit Bezug zu 5 und mit weiterer Bezugnahme auf die 1 und 3 wird die Herstellung der Logikschaltungen 102, 300 beschrieben und diese Herstellung wird bewerkstelligt, indem ein oder mehrere Prozessschritte vor der Metallisierung (FEOL) ausgeführt werden, so dass die Eingangs/Ausgangstransistoren auf einem Halbleitersubstrat hergestellt werden, bevor ein oder mehrere Prozessschritte für die Metallisierung (BEOL) ausgeführt werden, so dass die ferromagnetischen Eingangs/Ausgangselemente über den Eingangs/Ausgangstransistoren erzeugt werden. Dabei können die hierin beschriebenen physikalischen Ausführungsformen der Erfindung realisiert werden unter Anwendung bestehender Halbleiterfertigungstechniken und computerimplementierter Entwurfswerkzeuge, um Layoutformen für die Masken zu erzeugen, die in einer Fertigungsfabrik verwendet werden, etwa einer speziellen Halbleiterfertigungsfabrik oder einer Halbleiterherstellungsanlage (oder Fabrik), um die Bauelemente, Vorrichtungen und Systeme, wie sie zuvor beschrieben sind, tatsächlich herzustellen. In der Praxis können die Layout-Entwurfsdateien, die in diesem Zusammenhang verwendet werden, gespeichert, codiert, oder anderweitig implementiert werden unter Anwendung geeigneter nicht-flüchtiger computerlesbarer Medien, etwa in Form von computerausführbaren Befehlen oder Daten, die darauf gespeichert sind, so dass diese Befehle, wenn sie von einem Computer, Prozessor oder dergleichen, ausgeführt werden, die Herstellung der Vorrichtung, Systeme, Bauelemente und/oder Schaltungen, wie sie hierin beschrieben sind, ermöglichen.
  • Beispielsweise werden mit Bezugnahme zu 5 eine Eingangstransistorstruktur 502 (beispielsweise der Eingangstransistor 112) und eine Ausgangstransistorstruktur 504 (beispielsweise der Ausgangstransistor 116) auf einem Halbleitersubstrat 506 in konventioneller Weise hergestellt, indem gut bekannte Prozessschritte für komplementäre Metall-Oxid-Halbleiter-(CMOS) Prozessschritte vor der Metallisierung (FEOL) ausgeführt werden. Nach der Herstellung der Transistorstrukturen 502, 504 geht die Herstellung der Logikschaltungsstruktur 500 weiter, indem eine Schicht aus dielektrischem Material 508 (beispielsweise eine dielektrische Zwischenschicht) über den Transistorstrukturen 502, 504 erzeugt wird, und indem ein leitendes Material 510 an geeigneten Positionen in der dielektrischen Zwischenschicht 508 erzeugt wird, um elektrische Verbindungen zu schaffen (beispielsweise Kontaktadurchführungen) zu den Drain- und Sourceanschlussgebieten der Transistorstrukturen 502, 504. In der dargestellten Ausführungsform geht die Herstellung der Logikschaltungsstruktur 500 weiter, indem ein leitendes Material 512 über der dielektrischen Zwischenschicht 508 gebildet wird. Dabei liegt das leitende Material 512 über den Kontaktdurchführungen 510 und kontaktiert diese, so dass das leitende Material 512 elektrisch mit den Anschlussgebieten der Transistorstrukturen 502, 504 verbunden ist, die den Anschlüssen der Transistorenstrukturen 502, 504 entsprechen, die mit ferromagnetischen Elementen 520, 522 zu verbinden sind (beispielsweise die ferromagnetischen Elemente 110, 114), die wiederum nachfolgend über dem leitenden Material 512 gebildet werden. Beispielsweise wird eine Schicht aus leitendem Metallmaterial konform über der dielektrischen Zwischenschicht 508 aufgebracht, und Teile der Schicht aus leitendem Metallmaterial werden entfernt, während das leitende Material 512 über den Kontaktdurchführungen 510, die mit den geeigneten Anschlussgebieten der Transistorstrukturen 502, 504 verbunden sind, bewahrt wird. Beispielsweise liegt ein erster Bereich 513 des leitenden Metallmaterials 512 über einer Kontaktdurchführung 510, die eine elektrische Verbindung zu dem Draingebiet 509 der Eingangstransistorstruktur 502 herstellt (beispielsweise ein Drainanschluss des Eingangstransistors 112), und ein zweiter Bereich 515 des leitenden Metallmaterials 512 liegt über einer Kontaktdurchführung 510, die eine elektrische Verbindung zu dem Draingebiet 511 der Ausgangstransistorstruktur 504 herstellt (beispielsweise den Drainanschluss des Ausgangstransistors 116). Die verbleibenden Bereiche 513, 515 des leitenden Materials 512 sind so gestaltet, dass die nachfolgend hergestellten ferromagnetischen Elemente 520, 522 entsprechend einem Abstand voneinander getrennt sind, der kleiner ist als der minimale Abstand von Kontaktdurchführung zu Kontaktdurchführung, wobei die ferromagnetischen Elemente 520, 522 dennoch so hergestellt werden, dass sie über zugehörigen Transistorstrukturen 502, 504 liegen und mit diesen elektrisch verbunden sind, so dass eine Vergrößerung der Baufläche der Logikschaltungsstruktur 500 vermieden wird. Wie beispielsweise in 5 gezeigt ist, ist der Abstand zwischen den ferromagnetischen Elementen 520, 522 kleiner als der Abstand zwischen den benachbarten Kontaktdurchführungen 510, die die elektrischen Verbindungen zwischen den Anschlussgebieten 509, 511 und den ferromagnetischen Elementen 520, 522 herstellen.
  • Nach der Herstellung des leitenden Materials 512 geht der Herstellungsprozess weiter, indem eine Schicht aus einem ersten ferromagnetischen Metallmaterial 514 über der Logikschaltungsstruktur 500 hergestellt wird. Beispielsweise wird ein ferromagnetisches Metallmaterial 514, etwa Eisen, Kobalt, Nickel oder dergleichen, konform über dem leitenden Material 512 abgeschieden. Das erste ferromagnetische Metallmaterial 514 dient als festgelegte Schicht der ferromagnetischen Elemente 520, 522 (beispielsweise die festgelegten Schichten 120, 130 der ferromagnetischen Elemente 110, 114). Nach der Herstellung des ersten ferromagnetischen Metallmaterials 514 geht die Herstellung der ferromagnetischen Elemente 520, 522 weiter, indem eine Schicht aus dielektrischem Material 516 über dem ersten ferromagnetischen Material 514 hergestellt wird, und indem eine Schicht eines zweiten ferromagnetischen Metallmaterials 518 über dem dielektrischen Material 516 erzeugt wird. Dabei dient das dielektrische Material 516 als die isolierende Schicht (beispielsweise die isolierenden Schichten 124, 134) der ferromagnetischen Elemente 520, 522 und das zweite ferromagnetische Metallmaterial 518 dient als die freie Schicht (beispielsweise die freien Schichten 122, 132). Das dielektrische Material 516 kann durch konformes Abscheiden eines Oxidmaterials, etwa von Magnesiumoxid, über dem ersten ferromagnetischen Metallmaterial 514 hergestellt werden und das zweite ferromagnetische Metallmaterial 518 kann hergestellt werden, indem ein weiteres ferromagnetisches Metallmaterial über der Schicht aus Oxidmaterial 516 konform abgeschieden wird. Wie zuvor beschrieben ist, ist das zweite ferromagnetische Metallmaterial 518 vorzugsweise dünner als das erste ferromagnetische Metallmaterial 514 und die Dicke des dielektrischen Materials 516 wird so festgelegt, dass ein Tunnelstrom zwischen den ferromagnetischen Metallmaterialien 514, 518 fließen kann.
  • Nach der Herstellung des zweiten ferromagnetischen Metallmaterials 518 wird die Herstellung der ferromagnetischen Elemente 520, 522 abgeschlossen, indem konventionelle Photolithographieschritte ausgeführt werden, so dass eine Ätzmaske über dem zweiten ferromagnetischen Metallmaterial 518 erzeugt wird, die die ferromagnetischen Elemente 520, 522 definiert, und indem die Schichten aus ferromagnetischen Metallmaterialien 514, 518 und dielektrischem Material 516 geätzt werden, bis die dielektrische Zwischenschicht 508 und/oder das leitende Material 512 unter Anwendung der Ätzmaske erreicht werden, so dass schließlich die ferromagnetischen Elemente 520, 522 (beispielsweise die ferromagnetischen Elemente 110, 114) erzeugt werden, die in Bezug zueinander in der Weise angeordnet sind, wie dies zuvor im Zusammenhang mit 1 beschrieben ist. Dabei beeinflusst die Magnetisierungsrichtung des zweiten ferromagnetischen Metallmaterials 518 des ferromagnetischen Eingangselements 520 (beispielsweise die freie Schicht 122 des ferromagnetischen Eingangselements 110), die Magnetisierungsrichtung des zweiten ferromagnetischen Metallmaterials 518 des ferromagnetischen Ausgangselements 522 (beispielsweise die freie Schicht 132 des ferromagnetischen Elements 114). Wie zuvor beschrieben ist, sind die festgelegten Schichten der ferromagnetischen Elemente 520, 522 (beispielsweise das erste ferromagnetische Material 514) elektrisch mit den geeigneten Anschlussgebieten 509, 511 der Transistorstrukturen 502, 504 durch die Kontaktdurchführungen 510 und das leitende Material 512 verbunden, so dass ein Strom, der durch die Eingangstransistorstruktur 502 fließt, einen Tunnelstrom hervorruft, der die Magnetisierungsrichtung des zweiten ferromagnetischen Materials 518 des ferromagnetischen Eingangselements 520 beeinflusst (die die Magnetisierungssrichtung des zweiten ferromagnetischen Materials 518 des ferromagnetischen Ausgangselements 522 beeinflusst), und die Größe des Stroms, der durch die Ausgangstransistorstruktur 504 fließt, ist durch die Magnetisierungsrichtung des zweiten ferromagnetischen Materials 518 des ferromagnetischen Ausgangselements 522 beeinflusst. Nach dem Ätzen der Schichten aus ferromagnetischen Metallmaterialien zur Herstellung der ferromagnetischen Elemente 520, 522 wird ein dielektrisches Material konform abgeschieden, um Zwischenräume zwischen den ferromagnetischen Elementen 520, 522 aufzufüllen und um eine unerwünschte elektrische Verbindung und/oder einen physikalischen Kontakt zwischen den ferromagnetischen Elementen 520, 522 zu verhindern, und die Herstellung der Logikschaltung 102, 300, 500 und/oder die Herstellung verbleibender Elemente des elektronischen Systems 100 wird abgeschlossen unter Anwendung gut bekannter Prozessschritte, die hierin nicht detaillierter beschrieben sind.
  • Als kurze Zusammenfassung sei angefügt, dass ein Vorteil der hierin beschriebenen Logikschaltungen darin besteht, dass sie nicht flüchtig sind, d. h. ein digitaler Ausgangswert für eine Logikoperation, die von einer Logikschaltung ausgeführt wird, wird durch das ferromagnetische Ausgangselement beibehalten, selbst wenn keine Leistung der Logikschaltung zugeführt ist, da die freie Schicht des ferromagnetischen Ausgangselements in der Lage ist, seine Magnetisierungsrichtung auch ohne Energiezufuhr beizubehalten. Da die hierin beschriebenen Logikschaltungen nicht beständig mit elektrischer Leistung (oder Strom) versorgt werden müssen, können folglich die Logikschaltungen verwendet werden, um eine geringere Leistungsaufnahme (oder Stromaufnahme) (beispielsweise zur Vermeidung der Notwendigkeit einer Bereitschaftsleistung zur Datenerhaltung) zu erreichen, um dadurch verbesserte Kostenstrukturen und/oder Effizienz zu ermöglichen. Ferner können durch die Verbindung von Logikfunktionen und einem nicht flüchtigen Datenspeicher schnellere Systemgeschwindigkeiten für gewisse Anwendungen erreicht werden, da zuvor berechnete Daten bewahrt und wieder verwendet werden können, anstatt dass die Prozesse des Abrufens und Berechnens der notwendigen Daten wiederholt werden müssen. Gleichzeitig sind die Logikschaltungen kompatibel zu bestehenden CMOS-Bauelementen und die Herstellung der Logikschaltungen kann in bestehende CMOS-Herstellungsprozesse integriert werden. Auf diese Weise können nicht flüchtige Logikgatter in CMOS-Architekturen eingerichtet werden, und ermöglichen damit eine geringere Leistungsaufnahme und eine schnellere Systemgeschwindigkeit durch die optimale Integration von Logik- und Speicherfunktionen. Wie zuvor beschrieben ist, kann zusätzlich die Baufläche der ferromagnetischen Eingangs/Ausgangselemente kleiner sein als die Baufläche für die Eingangs/Ausgangstransistoren, so dass die Logikschaltungen ohne Flächenverlust im Vergleich zu alternativen CMOS-Logikschaltungen eingerichtet werden können. Dabei kann die Bauteildichte (oder Informationsdichte) unter Anwendung eines integrierten Herstellungsprozesses verbessert werden, um ferromagnetische Elemente für die nicht-flüchtigen Logikschaltungen innerhalb der Baufläche herzustellen, die für die Eingangs/Ausgangs-Transistoren erforderlich ist.
  • Für die Kürze der Beschreibung werden konventionelle Techniken, die sich auf Ferromagnetismus, magnetische Tunnelübergänge, CMOS-Transistorfertigungsprozesse und andere funktionale Aspekte der vorliegenden Erfindung beziehen, hierin nicht detailliert beschrieben. Ferner sind die in den diversen Figuren gezeigten Verbindungsleitungen so gedacht, dass sie anschauliche funktionale Abhängigkeiten und/oder physikalische Verbindungen bzw. Kopplungen zwischen den diversen Elementen darstellen, und es sollte beachtet werden, dass viele alternative oder zusätzliche funktionale Zusammenhänge oder physikalische Verbindungen in einer praktischen Ausführungsform der vorliegenden Erfindung vorhanden sein können. Obwohl die Figuren lediglich eine anschauliche Anordnung von Elementen zeigen, können dennoch zusätzliche dazwischenliegende Elemente, Bauelemente, Strukturelemente oder Komponenten in einer Ausführungsform der dargestellten Erfindung vorhanden sein.
  • Im hierin verwendeten Sinne bezeichnet ein „Knoten” einen internen oder externen Referenzpunkt, einen Verbindungspunkt, einen Übergang, eine Signalleitung, ein leitendes Element oder dergleichen, an welchem ein gegebenes Signal, ein Logikpegel, eine Spannung, ein Datenmuster, ein Strom oder eine Größe vorhanden ist. Des weiteren wird eine gewisse Terminologie ebenfalls nur zum Zwecke der Referenz verwendet, und diese soll nicht einschränkend sein, und die Begriffe „erste”, „zweite” und andere numerische Begriffe im Zusammenhang mit Strukturen implizieren keine Sequenz oder Reihenfolge, sofern dies nicht eindeutig aus dem Zusammenhang hervorgeht. Die vorhergehende Beschreibung betrifft auch Elemente oder Knoten oder Merkmale, die „verbunden” oder „gekoppelt” sind. Im hierin verwendeten Sinne, sofern dies nicht explizit anderweitig angegeben ist, bedeutet „verbunden”, dass ein Element direkt mit einem anderen Element verbunden ist (oder direkt mit diesem in Verbindung steht), und dies muss nicht notwendiger Weise mechanisch sein. In ähnlicher Weise bedeutet, sofern dies nicht explizit anders angegeben ist, „gekoppelt”, dass ein Element direkt oder indirekt mit einem weiteren Element verbunden ist (oder direkt oder indirekt mit diesen in Verbindung steht), wobei dies nicht notwendiger Weise mechanisch der Fall sein muss.
  • Obwohl mindestens eine anschauliche Ausführungsform in der vorhergehenden detaillierten Beschreibung angegeben ist, sollte beachtet werden, dass eine große Anzahl an Variationen besteht. Es sollte ferner beachtet werden, dass die anschauliche Ausführungsform oder die Ausführungsformen, wie sie hierin beschrieben sind, nicht beabsichtigen, den Schutzbereich, die Anwendungsmöglichkeiten oder den Aufbau der beanspruchten Erfindung in irgend einer Weise zu beschränken. Vielmehr soll die vorhergehende detaillierte Beschreibung dem Fachmann eine geeignete Anleitung in die Hand geben, um die beschriebene Ausführungsform oder die Ausführungsformen zu implementieren. Es sollte beachtet werden, dass diverse Änderungen in Funktion und Anordnung von Elementen vorgenommen werden können, ohne von dem Schutzbereich abzuweichen, der durch die Patentansprüche festgelegt ist, die wiederum bekannte Äquivalente und vorhersehbare Äquivalente zum Zeitpunkt des Einreichens dieser Patentanmeldung mit einschließen.

Claims (20)

  1. Logikschaltung mit: einem ersten ferromagnetischen Element mit einer ersten ferromagnetischen Schicht; einem zweiten ferromagnetischen Element mit einer zweiten ferromagnetischen Schicht; und einem ersten Transistor, der mit dem ersten ferromagnetischen Element gekoppelt ist, wobei der erste Transistor ausgebildet ist, einen ersten Strom durch das erste ferromagnetische Element hervorzurufen, wobei der erste Strom eine Magnetisierungsrichtung der ersten ferromagnetischen Schicht beeinflusst und wobei die Magnetisierungsrichtung der ersten ferromagnetischen Schicht eine Magnetisierungsrichtung der zweiten ferromagnetischen Schicht beeinflusst.
  2. Logikschaltung nach Anspruch, die ferner einen zweiten Transistor aufweist, der mit dem zweiten ferromagnetischen Element gekoppelt ist, wobei der zweite Transistor ausgebildet ist, einen zweiten Strom durch das zweite ferromagnetische Element hervorzurufen.
  3. Logikschaltung nach Anspruch 2, wobei eine Größe des zweiten Stromes durch die Magnetisierungsrichtung der zweiten ferromagnetischen Schicht beeinflusst ist.
  4. Logikschaltung nach Anspruch 1, wobei: das erste ferromagnetische Element umfasst: eine erste festgelegte Schicht mit einer ersten fixierten Magnetisierungsrichtung; und eine erste isolierende Schicht, die zwischen der ersten festgelegten Schicht und der ersten ferromagnetischen Schicht angeordnet ist; das zweite ferromagnetische Element umfasst: eine zweite festgelegte Schicht mit einer zweiten fixierten Magnetisierungsrichtung; und eine zweite isolierende Schicht, die zwischen der zweiten festgelegten Schicht und der zweiten ferromagnetischen Schicht angeordnet ist.
  5. Logikschaltung nach Anspruch 4, wobei: die erste fixierte Magnetisierungsrichtung zu einer Längsachse des ersten ferromagnetischen Elements ausgerichtet ist; die zweite fixierte Magnetisierungsrichtung zu einer Längsachse des zweiten ferromagnetischen Elements ausgerichtet ist; und die Längsachse des ersten ferromagnetischen Elements und die Längsachse des zweiten ferromagnetischen Elements im Wesentlichen parallel zueinander sind.
  6. Logikschaltung nach Anspruch 5, wobei, wenn eine Richtung des ersten Stromes dazu führt, dass der erste Strom von der ersten ferromagnetischen Schicht zu der ersten festgelegten Schicht fließ: die Magnetisierungsrichtung der ersten ferromagnetischen Schicht entgegengesetzt zu der ersten fixierten Magnetisierungsrichtung steht; und die Magnetisierungsrichtung der zweiten ferromagnetischen Schicht gleich ist zu der zweiten fixierten Magnetisierungsrichtung in Reaktion darauf, dass die Magnetisierungsrichtung der ersten ferromagnetischen Schicht entgegengesetzt zu der ersten fixierten Magnetisierungsrichtung steht.
  7. Logikschaltung nach Anspruch 5, wobei, wenn eine Richtung des ersten Stromes dazu führt, dass der erste Strom von der ersten festgelegten Schicht zu der ersten ferromagnetischen Schicht fließt: die Magnetisierungsrichtung der ersten ferromagnetischen Schicht gleich ist zu der ersten fixierten Magnetisierungsrichtung; und die Magnetisierungsrichtung der zweiten ferromagnetischen Schicht entgegengesetzt zu der zweiten fixierten Magnetisierungsrichtung in Reaktion darauf ist, dass die Magnetisierungsrichtung der ersten ferrromagnetischen Schicht gleich ist zu der ersten fixierten Magnetisierungsrichtung.
  8. Logikschaltung nach Anspruch 4, wobei: die Magnetisierungsrichtung der ersten ferromagnetischen Schicht entgegensetzt zu der ersten fixierten Magnetisierungsrichtung in Reaktion darauf ist, dass der erste Strom von der ersten ferromagnetischen Schicht zu der ersten festgelegten Schicht fließt; und die Magnetisierungsrichtung der ersten ferromagnetischen Schicht gleich ist zu der ersten fixierten Magnetisierungsrichtung in Reaktion darauf, dass der erste Strom von der ersten festgelegten Schicht zu der ersten ferromagnetischen Schicht fließt.
  9. Logikschaltung nach Anspruch 8, die ferner einen zweiten Transistor aufweist, der mit dem zweiten ferromagnetischen Element verbunden ist, wobei der zweite Transistor ausgebildet ist, einen zweiten Strom durch das zweite ferromagnetische Element hervorzurufen, wobei eine Größe des zweiten Stromes durch die Magnetisierungsrichtung der zweiten ferromagnetischen Schicht beeinflusst ist.
  10. Logikschaltung nach Anspruch 1, die ferner umfasst: ein drittes ferromagnetisches Element mit einer dritten ferromagnetischen Schicht; und einen zweiten Transistor, der mit dem dritten ferromagnetischen Element gekoppelt ist, wobei: der zweite Transistor ausgebildet ist, einen zweiten Strom durch das dritte ferromagnetische Element hervorzurufen, wobei der zweite Strom eine Magnetisierungsrichtung der dritten ferromagnetischen Schicht beeinflusst; und die Magnetisierungsrichtung der zweiten ferromagnetischen Schicht durch die Magnetisierungsrichtung der ersten ferromagnetischen Schicht und der dritten ferromagnetischen Schicht beeinflusst ist.
  11. Logikschaltung nach Anspruch 10, die ferner umfasst: ein viertes ferromagnetisches Element mit einer vierten ferromagnetischen Schicht; und einen dritten Transistor, der mit dem vierten ferromagnetischen Element gekoppelt ist, wobei: der erste Strom einen ersten digitalen Eingangswert angibt; der zweite Strom einen zweiten digitalen Eingangswert angibt; der dritte Transistor ausgebildet ist, einen dritten Strom durch das vierte ferromagnetische Element hervorzurufen, wobei der dritte Strom einen dritten digitalen Eingangswert angibt und eine Magnetisierungsrichtung der vierten ferromagnetischen Schicht beeinflusst; und die Magnetisierungsrichtung der zweiten ferromagnetischen Schicht eine Mehrheit gleicher Werte aus dem ersten digitalen Eingangswert, dem zweiten digitalen Eingangswert und dem dritten digitalen Eingangswert angibt.
  12. Logikschaltung nach Anspruch 1, die ferner eine Erfassungsanordnung aufweist, die ausgebildet ist, einen digitalen Ausgangswert in Abhängigkeit von der Magnetisierungsrichtung der zweiten ferromagnetischen Schicht zu erkennen.
  13. Verfahren zum Betreiben einer Logikschaltung, die ein ferromagnetisches Eingangselement und ein ferromagnetisches Ausgangselement mit einer Magnetisierungsrichtung aufweist, die durch eine Magnetisierungsrichtung des ferromagnetischen Eingangselements beeinflusst ist, wobei das Verfahren umfasst: Aktivieren eines Eingangstransistors, der mit dem ferromagnetischen Eingangselement gekoppelt ist, so dass ein Eingangsstrom durch das ferromagnetische Eingangselement fließt, wobei der Eingangsstrom die Magnetisierungsrichtung des ferromagnetischen Eingangselements beeinflusst; Aktivieren eines Ausgangstransistors, der mit dem ferromagnetischen Ausgangselements gekoppelt ist, so dass ein Ausgangsstrom durch das ferromagnetische Ausgangselement fließt, wobei eine Größe des Ausgangsstroms durch die Magnetisierungsrichtung des ferromagnetischen Ausgangselements beeinflusst ist; und Bestimmen der Magnetisierungsrichtung des ferromagnetischen Ausgangselements in Abhängigkeit von dem Ausgangsstrom; und Bestimmen eines digitalen Ausgangswertes für die Logikschaltung in Abhängigkeit von der Magnetisierungsrichtung des ferromagnetischen Ausgangselements.
  14. Verfahren nach Anspruch 13, das ferner umfasst: Betreiben einer Eingangsstromanordnung, die mit dem Eingangstransistor verbunden ist, so dass der Eingangsstrom in einer Richtung bereitgestellt wird, die einem digitalen Eingangswert entspricht.
  15. Verfahren nach Anspruch 14, wobei das ferromagnetische Eingangselement eine erste festgelegte Schicht und eine erste freie Schicht und das ferromagnetische Ausgangselement eine zweite festgelegte Schicht und eine zweite freie Schicht aufweist, wobei eine Magnetisierungsrichtung der zweiten freien Schicht von einer Magnetisierungsrichtung der ersten freien Schicht beeinflusst ist, wobei Betreiben der Eingangsstromanordnung umfasst: Betreiben der Eingangsstromanordnung derart, dass der Eingangsstrom von der ersten freien Schicht zu der ersten festgelegten Schicht in Reaktion auf den digitalen Eingangswert fließt, der einem ersten digitalen Wert entspricht, wobei der Eingangsstrom, der von der ersten freien Schicht zu der ersten festgelegten Schicht fließt, dazu führt, dass die Magnetisierungsrichtung der ersten freien Schicht entgegengesetzt zu einer Magnetisierungsrichtung der ersten festgelegten Schicht ist; und Betreiben der Eingangsstromanordnung derart, dass der Eingangsstrom in der ersten festgelegten Schicht zu der ersten freien Schicht in Reaktion auf den digitalen Eingangswert fließt, der einem zweiten Digitalwert entspricht, wobei der Eingangsstrom, der von der ersten festgelegten Schicht zu der ersten freien Schicht fließt, dazu führt, dass die Magnetisierungsrichtung der ersten freien Schicht gleich ist einer Magnetisierungsrichtung der ersten festgelegten Schicht.
  16. Verfahren nach Anspruch 13, wobei Bestimmen der Magnetisierungsrichtung umfasst: Ermitteln einer Spannung über dem ferromagnetischen Ausgangselement in Abhängigkeit von dem Ausgangsstrom; und Bestimmen der Magnetisierungsrichtung auf der Grundlage der Spannung über dem ferromagnetischen Ausgangselement.
  17. Verfahren nach Anspruch 16, wobei Bestimmen der Magnetisierungsrichtung auf der Grundlage der Spannung über dem ferromagnetischen Ausgangselement umfasst: Kennzeichnen eines ersten Digitalwertes als den digitalen Ausgangswert, wenn die Spannung über dem ferromagnetischen Ausgangselement größer ist als eine Schwellwertspannung; und Kennzeichnen eines zweiten Digitalwertes als den digitalen Ausgangswert, wenn die Spannung über dem ferromagnetischen Ausgangselement kleiner als die Schwellwertspannung ist.
  18. Verfahren zur Herstellung einer Logikschaltung, wobei das Verfahren umfasst: Bilden eines ersten ferromagnetischen Elements mit einer ersten ferromagnetischen Schicht; Bilden eines zweiten ferromagnetischen Elements mit einer zweiten ferromagnetischen Schicht, wobei das zweite ferromagnetische Element in Bezug auf das erste ferromagnetische Element derart angeordnet ist, dass eine Magnetisierungsrichtung der ersten ferromagnetischen Schicht eine Magnetisierungsrichtung der zweiten ferromagnetischen Schicht beeinflusst; Bilden eines ersten Transistors, der mit dem ersten ferromagnetischen Element gekoppelt ist, wobei der erste Transistor ausgebildet ist, einen ersten Strom durch das erste ferromagnetische Element hervorzurufen, wobei der erste Strom die Magnetisierungsrichtung der ersten ferromagnetischen Schicht beeinflusst; und Bilden eines zweiten Transistors, der mit dem zweiten ferromagnetischen Element gekoppelt ist, wobei der zweite Transistor ausgebildet ist, einen zweiten Strom durch das zweite ferromagnetische Element hervorzurufen.
  19. Verfahren nach Anspruch 18, wobei Bilden des ersten ferromagnetischen Elements umfasst: Bilden des ersten ferromagnetischen Elements über dem ersten Transistor.
  20. Verfahren nach Anspruch 19, das ferner umfasst: Bilden einer Schicht aus dielektrischem Material über dem ersten Transistor; und Bilden einer Kontaktdurchführung in der Schicht aus dielektrischem Material, wobei die Kontaktdurchführung über einem Anschlussgebiet des ersten Transistors liegt, wobei Bilden des ersten ferromagnetischen Elements umfasst: Bilden einer dritten ferromagnetischen Schicht über der Schicht aus dielektrischem Material, wobei die dritte ferromagnetische Schicht elektrisch mit der Kontaktdurchführung verbunden ist; Bilden einer isolierenden Schicht über der dritten ferromagnetischen Schicht; und Bilden der ersten ferromagnetischen Schicht über der isolierenden Schicht, wobei der erste Strom zwischen der dritten ferromagnetischen Schicht und der ersten ferromagnetischen Schicht fließt.
DE102012201789.5A 2011-02-07 2012-02-07 Nicht-flüchtige CMOS-kompatible Logikschaltungen und zugehörige Betriebsverfahren Active DE102012201789B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/022,231 US8207757B1 (en) 2011-02-07 2011-02-07 Nonvolatile CMOS-compatible logic circuits and related operating methods
US13/022,231 2011-02-07

Publications (2)

Publication Number Publication Date
DE102012201789A1 true DE102012201789A1 (de) 2012-08-09
DE102012201789B4 DE102012201789B4 (de) 2018-07-12

Family

ID=46272897

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012201789.5A Active DE102012201789B4 (de) 2011-02-07 2012-02-07 Nicht-flüchtige CMOS-kompatible Logikschaltungen und zugehörige Betriebsverfahren

Country Status (6)

Country Link
US (1) US8207757B1 (de)
KR (1) KR101310339B1 (de)
CN (1) CN102629868B (de)
DE (1) DE102012201789B4 (de)
SG (1) SG183601A1 (de)
TW (1) TWI508062B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243716A (ja) * 2010-05-18 2011-12-01 Toshiba Corp スピントランジスタ及び集積回路
US8490244B1 (en) * 2012-04-16 2013-07-23 International Business Machines Corporation Methodologies for automatic 3-D device structure synthesis from circuit layouts for device simulation
TWI469325B (zh) * 2012-07-31 2015-01-11 Ind Tech Res Inst 邏輯閘
JP6824504B2 (ja) 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
JP2016194964A (ja) * 2015-04-01 2016-11-17 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ及びその動作方法
CN105206742B (zh) * 2015-08-18 2017-08-11 清华大学 一种室温可编程磁逻辑器件

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3179926A (en) * 1960-09-27 1965-04-20 Bell Telephone Labor Inc Ferroelectric logic circuits
US4423339A (en) 1981-02-23 1983-12-27 Motorola, Inc. Majority logic gate
JPH042457A (ja) 1990-04-20 1992-01-07 Brother Ind Ltd 生産管理システム
JPH103663A (ja) 1996-06-12 1998-01-06 Fuji Photo Film Co Ltd 磁気記録媒体の製造方法
US7123050B2 (en) * 2002-09-19 2006-10-17 Lienau Richard M Programmable array logic circuit employing non-volatile ferromagnetic memory cells
JP2002042457A (ja) 2000-07-21 2002-02-08 Victor Co Of Japan Ltd 磁性メモリ
JP2003258207A (ja) 2002-03-06 2003-09-12 Sony Corp 磁気ランダムアクセスメモリおよびその動作方法およびその製造方法
US6778364B2 (en) 2002-08-28 2004-08-17 International Business Machines Corporation Current-in-plane magnetoresistive sensor with longitudinal biasing layer having a nonmagnetic oxide central region and method for fabrication of the sensor
US6577529B1 (en) 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
KR100789044B1 (ko) * 2003-03-26 2007-12-26 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 의존 전달 특성을 갖는 트랜지스터를 이용한 재구성가능한 논리 회로
JP4631090B2 (ja) 2004-02-19 2011-02-16 株式会社 東北テクノアーチ 磁気抵抗効果素子を用いたロジックインメモリ回路
JP4367281B2 (ja) * 2004-08-03 2009-11-18 ソニー株式会社 演算回路
KR100612884B1 (ko) * 2004-12-30 2006-08-14 삼성전자주식회사 자기 논리 소자와 그 제조 및 동작 방법
US7129742B1 (en) 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
JP4984408B2 (ja) * 2005-03-17 2012-07-25 ヤマハ株式会社 磁気センサおよびその製法
JP2006269885A (ja) 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
JP2007103663A (ja) 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器
US7397277B2 (en) 2005-10-17 2008-07-08 Northern Lights Semiconductor Corp. Magnetic transistor circuit with the EXOR function
US8143682B2 (en) * 2006-10-31 2012-03-27 Hewlett-Packard Development Company, L.P. Methods and systems for implementing logic gates with spintronic devices located at nanowire crossbar junctions of crossbar arrays
US7728622B2 (en) * 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
US7795696B2 (en) * 2007-09-12 2010-09-14 Seagate Technology Llc Modular magnetoresistive memory
US20090103354A1 (en) * 2007-10-17 2009-04-23 Qualcomm Incorporated Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory
JP5231029B2 (ja) 2008-01-22 2013-07-10 株式会社日立製作所 磁気論理素子
KR101398303B1 (ko) * 2008-04-04 2014-05-27 후지 덴키 가부시키가이샤 논리 회로
US7505308B1 (en) 2008-05-09 2009-03-17 International Business Machines Corporation Systems involving spin-transfer magnetic random access memory
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US8295082B2 (en) * 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
JP5388525B2 (ja) * 2008-09-25 2014-01-15 株式会社東芝 プログラマブル論理回路
US8063460B2 (en) 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
KR101084019B1 (ko) * 2010-05-12 2011-11-16 한국과학기술연구원 상보성 스핀 트랜지스터 논리회로

Also Published As

Publication number Publication date
SG183601A1 (en) 2012-09-27
DE102012201789B4 (de) 2018-07-12
KR101310339B1 (ko) 2013-09-23
TWI508062B (zh) 2015-11-11
TW201236012A (en) 2012-09-01
KR20120090845A (ko) 2012-08-17
CN102629868A (zh) 2012-08-08
US8207757B1 (en) 2012-06-26
CN102629868B (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
DE102012201789B4 (de) Nicht-flüchtige CMOS-kompatible Logikschaltungen und zugehörige Betriebsverfahren
DE69735780T2 (de) Ferromagnetischer Speicher vom fip-flop Typ
WO2009012755A1 (de) Rekonfigurierbare magnetische logikschaltungsanordnung und verfahren zur herstellung und zum betreiben derartiger logikeinrichtungen
DE2657948C3 (de) Logikschaltung
DE112013007149T5 (de) MTJ-Spin-Hall-MRAM-Bit-Zelle und -Anordnung
DE102013213734A1 (de) Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen
DE2011794C3 (de) Halbleiterspeicheranordnung
DE10255857B3 (de) Magnetische Logikeinrichtung
DE2731873A1 (de) Serien-festspeicher-struktur
DE102014014267A1 (de) Spintronik-Logikelement
DE3044984A1 (de) Integrierte transistorschaltung, insbesondere fuer codierung
DE102007032381B4 (de) Magnettransistorschaltung mit EXOR-Funktion und zugehörigem Implementierungsverfahren
DE112012002231T5 (de) Transistoreinheiten mit magnetischem Tunnelübergang
DE102018206813B4 (de) Magnetoresistive Speicherstrukturen mit verbesserter Erfassung und entsprechende Erfassungsverfahren
DE2552849C3 (de) Logische Schaltung
DE2525690C3 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE3881296T2 (de) Nichtfluechtige latente speicherzelle mit pegelumformerschaltung und reduzierter tunneleffektschaltung fuer verbesserte betriebssicherheit.
DE112010002791B4 (de) SCHALTKREISSTRUKTUR UND VERFAHREN ZUM PROGRAMMIEREN UNDUMPROGRAMMIEREN EINER ELEKTRONISCHEN SICHERUNG (eFUSE) FÜRGERINGE LEISTUNG UND MIT MEHREREN ZUSTÄNDEN
DE102013200615A1 (de) Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung
DE102013107074B4 (de) Magnetoresistive Tunnelübergangs-Vorrichtung, magnetischer Tunnelübergangs-Speicherarray und Verfahren zum Ausbilden einer magnetoresistiven Tunnelübergangs-Vorrichtung
DE1803175A1 (de) Flip-Flop
DE10144384C1 (de) Logikbaustein
DE102020209324A1 (de) Verfahren und System zum Magnetisieren von Elementen einer Magnetfeldsensoranordnung
DE69712302T2 (de) Struktur und Bauelement zur Auswahl von Entwurfsmöglichkeiten in einem integrierten Schaltkreis
DE102016223354B4 (de) Schalt-Schaltungsanordnung, Gleichspannungsschnittstelle und Verfahren zum Betreiben einer Schalt-Schaltungsanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027220000

Ipc: H10B0061000000