Nothing Special   »   [go: up one dir, main page]

DE102010033789A1 - Multichipmodul und Verfahren zum Herstellen desselben - Google Patents

Multichipmodul und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102010033789A1
DE102010033789A1 DE102010033789A DE102010033789A DE102010033789A1 DE 102010033789 A1 DE102010033789 A1 DE 102010033789A1 DE 102010033789 A DE102010033789 A DE 102010033789A DE 102010033789 A DE102010033789 A DE 102010033789A DE 102010033789 A1 DE102010033789 A1 DE 102010033789A1
Authority
DE
Germany
Prior art keywords
base substrate
wiring board
substrate
adhesive layer
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010033789A
Other languages
English (en)
Inventor
Masateru Kawasaki-shi Koide
Daisuke Kawasaki-shi Mizutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE102010033789A1 publication Critical patent/DE102010033789A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Multichipmodul mit: einem Basissubstrat; einer Verdrahtungsplatte, die auf dem Basissubstrat angeordnet ist und ein Verdrahtungsmuster hat; einer Klebeschicht, die konfiguriert ist, um das Basissubstrat auf die Verdrahtungsplatte zu kleben, während eine elektrische Verbindung zwischen dem Basissubstrat und der Verdrahtungsplatte beibehalten wird; und einer Vielzahl von Chips, die mit einer Oberfläche der Verdrahtungsplatte verbunden sind, welche Oberfläche zu der Klebeschicht entgegengesetzt ist, bei dem unter der Annahme, dass α ein Wärmeausdehnungskoeffizient der Verdrahtungsplatte ist, β ein Wärmeausdehnungskoeffizient des Basissubstrates ist und γ ein Wärmeausdehnungskoeffizient der Klebeschicht ist, die Beziehung α < γ < β erfüllt ist.

Description

  • GEBIET
  • Die hierin diskutierten Ausführungsformen betreffen ein Multichipmodul und ein Verfahren zum Herstellen des Multichipmoduls.
  • HINTERGRUND
  • Es hat Halbleiterchipmodule gegeben, die als Multichipmodule (MCM) bezeichnet wurden, in denen eine Vielzahl von Siliziumchips, die bei verschiedenen Prozessen erzeugt wurden, auf ein Substrat montiert ist. In solchen Multichipmodulen werden Nacktchips, die in einem ungekapselten Zustand montiert werden, als Siliziumchips verwendet, und die Nacktchips werden unter Verwendung einer Drahtleitung miteinander verbunden, die auf einem Keramik- oder Aufbausubstrat gebildet ist ( japanische offengelegte Patentveröffentlichung Nr. 06-283661 ).
  • In solchen Multichipmodulen wird während der Operation von Chips eine große Menge an Wärme erzeugt. Deshalb wird ein Aufbausubstrat durch Polieren oder Schleifen im Voraus dünner gemacht, um den Wärmeableitungseffekt zu erhöhen ( japanische offengelegte Patentveröffentlichung Nr. 07-37840 ).
  • Jedoch wird möglicherweise nicht die gesamte, während der Operation von Chips erzeugte Wärme von dem Multichipmodul entfernt, auch wenn das Verfahren eingesetzt wird, das in der japanischen offengelegten Patentveröffentlichung Nr. 07-37840 offenbart ist. Somit kann es sein, dass Chips, ein Substrat und andere Bauelemente, die auf dem Substrat angeordnet sind, der Wärmeausdehnung unterliegen und aufgrund der Wärme deformiert werden. Die Deformierung aufgrund der Wärmeausdehnung bewirkt bei jedem Bauelement einen Ermüdungsbruch, wodurch die Lebensdauer von Multichipmodulen verkürzt werden kann.
  • ZUSAMMENFASSUNG
  • Daher ist es eine Aufgabe der vorliegenden Erfindung, ein Multichipmodul vorzusehen, bei dem die Wirkung der Wärme reduziert wird. Ferner ist es eine andere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen solch eines Multichipmoduls vorzusehen, mit dem ein Ertrag verbessert werden kann.
  • Gemäß einem Aspekt der Ausführungsformen enthält ein in dieser Beschreibung dargestelltes Multichipmodul ein Basissubstrat; eine Verdrahtungsplatte, die auf dem Basissubstrat angeordnet ist und ein Verdrahtungsmuster hat; eine Klebeschicht, die konfiguriert ist, um das Basissubstrat auf die Verdrahtungsplatte zu kleben, während eine elektrische Verbindung zwischen dem Basissubstrat und der Verdrahtungsplatte beibehalten wird; und eine Vielzahl von Chips, die mit einer Oberfläche der Verdrahtungsplatte verbunden sind, welche Oberfläche zu der Klebeschicht entgegengesetzt ist, bei dem unter der Annahme, dass α ein Wärmeausdehnungskoeffizient der Verdrahtungsplatte ist, β ein Wärmeausdehnungskoeffizient des Basissubstrates ist und γ ein Wärmeausdehnungskoeffizient der Klebeschicht ist, die Beziehung α < γ < β erfüllt ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Schnittansicht, die ein Multichipmodul gemäß einer Ausführungsform schematisch zeigt;
  • 2 ist eine teilweise vergrößerte Ansicht einer Siliziumzwischenlage;
  • 3 ist eine vergrößerte Ansicht einer Klebefolie;
  • 4 ist eine Draufsicht, die die Anordnung von LSI-Chips zeigt;
  • 5A ist eine vergrößerte Ansicht der LSI-Chips, und 5B zeigt den Verbindungszustand zwischen den LSI-Chips;
  • 6A bis 6E sind Diagramme zum Beschreiben eines Verfahrens zum Herstellen eines Multichipmoduls (Teil 1);
  • 7A bis 7C sind Diagramme zum Beschreiben eines Verfahrens zum Herstellen eines Multichipmoduls (Teil 2);
  • 8A und 8B sind Diagramme zum Beschreiben eines Verfahrens zum Herstellen eines Multichipmoduls (Teil 3); und
  • 9A und 9B sind Diagramme zum Beschreiben eines Verfahrens zum Herstellen eines Multichipmoduls (Teil 4).
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Unter Bezugnahme auf 1 bis 9B wird nun eine Ausführungsform eines Multichipmoduls und eines Verfahrens zum Herstellen des Multichipmoduls eingehend beschrieben. 1 ist eine Schnittansicht, die ein Multichipmodul 100 gemäß einer Ausführungsform schematisch zeigt. Wie in 1 gezeigt, ist das Multichipmodul 100 auf einer Hauptplatine 200 mit zwischen ihnen angeordneten Lotbumps 210 fixiert.
  • Das Multichipmodul 100 enthält ein Basissubstrat 10, eine Siliziumzwischenlage (engl.: silicon interposer) 20, vier LSI-Chips 30A bis 30D (siehe 4 bezüglich der LSI-Chips 30C und 30D) und einen Wärmeverteiler 50.
  • Das Basissubstrat 10 wird auch als Aufbausubstrat (engl.: build-up substrate) bezeichnet. Zum Beispiel hat eine der Seiten des Basissubstrates 10 eine Länge von etwa 30 mm, und seine Fläche beträgt 900 mm2 oder mehr. Das Basissubstrat 10 ist eine mehrlagige Leiterplatte, die erhalten wird, indem ein bis drei Verdrahtungsschichten jeweils auf der oberen Fläche und unteren Fläche eines Substrates gebildet werden (organisches Packungssubstrat), das als Kernsubstrat bezeichnet wird, auf dem zum Beispiel vier Verdrahtungsschichten gebildet werden. Das Basissubstrat 10 wird aus einem Material wie etwa Epoxidharz oder Polyimid hergestellt. Die Verdrahtungsschichten werden aus einem Material wie beispielsweise Kupfer hergestellt. Der Wärmeausdehnungskoeffizient des Basissubstrates 10 ist β (β beträgt z. B. 410 bis 19 ppm).
  • Die Siliziumzwischenlage 20 enthält ein Siliziumsubstrat 22 und eine Verdrahtungsschicht 24, die auf der oberen Fläche des Siliziumsubstrates 22 gebildet ist. Zum Beispiel hat eine der Seiten des Siliziumsubstrates 22 und der Verdrahtungsschicht 24 eine Länge von 30 mm, und ihre Fläche beträgt 900 mm2 oder mehr. Die Siliziumzwischenlage 20 hat eine Dicke von insgesamt 0,6 mm oder weniger. 2 ist eine teilweise vergrößerte Ansicht der Siliziumzwischenlage 20. Eine Vielzahl von Durchgangslöchern 22a ist so gebildet, wie in 2 gezeigt, um das Siliziumsubstrat 22 in der vertikalen Richtung zu durchdringen. Die Durchgangslöcher 22a sind durch Plattieren mit einem Metall wie etwa Kupfer gefüllt. Ferner sind Stege 22b auf dem Siliziumsubstrat 22 so gebildet, um jedes der Durchgangslöcher 22a zu bedecken, und darauf ist die Verdrahtungsschicht 24 gebildet. Die Verdrahtungsschicht 24 enthält eine Isolierschicht, die auf das Siliziumsubstrat 22 gestapelt ist, und ein Verdrahtungsmuster 26a und Durchgangslöcher 26b, die in der und durch die Isolierschicht hindurch mit einer Halbleiterherstellungsvorrichtung wie beispielsweise einer Halbleiterbelichtungsvorrichtung gebildet wurden. Der Abstand des Verdrahtungsmusters 26a ist zum Beispiel eine feine Teilung von 50 μm oder weniger. Der Abstand b zwischen den Durchgangslöchern 26b ist eine Teilung von etwa 150 bis 200 μm. Die Durchgangslöcher 26b sind durch Plattieren mit einem Metall wie beispielsweise Kupfer gefüllt. Ferner sind Stege 26c auf der oberen Fläche der Verdrahtungsschicht 24 gebildet, um das Verdrahtungsmuster 26a und jedes der Durchgangslöcher 26b zu bedecken.
  • Wie in 1 gezeigt, ist die Siliziumzwischenlage 20 auf der oberen Fläche des Basissubstrates 10 mit einer Klebefolie 18 fixiert, die als dazwischenliegende Klebeschicht dient. Der Ausdehnungskoeffizient der Siliziumzwischenlage 20 ist α (α < β, und zum Beispiel beträgt α 3 ppm).
  • Zum Beispiel hat eine der Seiten der Klebefolie 18 eine Länge von 30 mm, beträgt ihre Fläche 900 mm2 oder mehr und beläuft sich ihre Dicke auf 0,1 mm oder weniger. Wie in 3 gezeigt, die eine vergrößerte Ansicht ist, enthält die Klebefolie 18 einen Klebefolienhauptkörper 118 und ein leitfähiges Harz 120, mit dem Löcher 118a des Klebefolienhauptkörpers 118 gefüllt sind. Die Löcher 118a des Klebefolienhauptkörpers 118 werden unter Verwendung eines Lasers oder dergleichen gebildet. Der Ausdehnungskoeffizient der Klebeschicht 18 ist γ (α < γ < β). Die Klebefolie 18 ist mit dem Basissubstrat 10 und der Siliziumzwischenlage 20 in Oberflächenkontakt.
  • Wie in 4 gezeigt, die eine Draufsicht ist, werden die LSI-Chips 30A bis 30D jeweils durch Bilden eines Schaltungsmusters auf einem Siliziumwafer erhalten, und sie sind so angeordnet, um miteinander benachbart zu sein. Hier in 4 ist das Verdrahtungsmuster 26a der Siliziumzwischenlage 20 in einer schraffierten Region 220 angeordnet. Die Region 220 ist eine quadratische Region, die zum Beispiel eine Größe von 10 mm × 10 mm hat.
  • 5A ist eine vergrößerte Ansicht der LSI-Chips 30A bis 30D. Wie in 5A gezeigt, enthalten die LSI-Chips 30A bis 30D auf ihrer unteren Fläche jeweils erste Kontaktinseln 32a, die eng aneinander angeordnet sind, und zweite Kontaktinseln 32b, die so angeordnet sind, um weiter als die ersten Kontaktinseln 32a voneinander beabstandet zu sein. Die ersten Kontaktinseln 32a sind mit dem Verdrahtungsmuster 26a durch Lotbumps 140 verbunden, wie in 1 gezeigt. Speziell ist in dieser Ausführungsform, wie aus 5B ersichtlich ist, die den Verbindungszustand zwischen LSI-Chips zeigt, der LSI-Chip 30A mit den LSI-Chips 30B und 30C durch das Verdrahtungsmuster 26a verbunden. Ähnlich ist der LSI-Chip 30C mit den LSI-Chips 30A und 30D durch das Verdrahtungsmuster 26a verbunden. Die zweiten Kontaktinseln 32b sind durch die Lotbumps 140 mit den Durchgangslöchern 26b verbunden. Der Spalt zwischen den LSI-Chips 30A bis 30D und der Siliziumzwischenlage 20 ist mit einem Harz 38 abgedichtet, wie in 1 gezeigt.
  • Der Wärmeverteiler 50 ist durch ein Thermoinjektionsmaterial (TIM) 40 mit den LSI-Chips 30A bis 30D verbunden. Der Wärmeverteiler 50 ist aus einem Metall wie etwa Kupfer gebildet und hat eine Funktion zum Ableiten der Wärme, die in den LSI-Chips 30A bis 30D erzeugt wird.
  • In dem Multichipmodul 100, der die oben beschriebene Struktur hat, sind die LSI-Chips 30A bis 30D durch das Verdrahtungsmuster 26a der Siliziumzwischenlage 20 miteinander verbunden. Die LSI-Chips 30A bis 30D sind durch die Durchgangslöcher 26b und 22a der Siliziumzwischenlage 20 und das leitfähige Harz 120 der Klebefolie mit dem Basissubstrat 10 elektrisch verbunden. Somit sind die LSI-Chips 30A bis 30D elektrisch miteinander verbunden und auch elektrisch mit dem Basissubstrat 10 verbunden.
  • Als Nächstes wird nun unter Bezugnahme auf 6A bis 9B ein Verfahren zum Herstellen des Multichipmoduls 100 beschrieben.
  • Wie in 6A gezeigt, wird zuerst ein Siliziumwafer (Substrat 22) mit einer vorbestimmten Dicke vorbereitet. Wie in 6B gezeigt, werden Löcher 122a als Durchgangslöcher 22a durch Ätzen in dem Substrat 22 gebildet. In diesem Fall können die Löcher 122a so gebildet werden, dass sie das Substrat 22 durchdringen, oder so, dass sie das Substrat 22 nicht durchdringen. In 6B durchdringen die Löcher 122a das Substrat 22 nicht.
  • Wie in 6C gezeigt, werden die Löcher 122a mit einem Metall wie beispielsweise Kupfer durch Plattieren gefüllt, und es wird, wie in 6D gezeigt, eine Verdrahtungsschicht 24 auf dem Substrat 22 gebildet. In diesem Fall wird die Verdrahtungsschicht 24 durch Stapeln einer Isolierschicht auf dem Substrat 22 und dann durch Bilden eines Verdrahtungsmusters 26a und der Durchgangslöcher 26b in der Isolierschicht unter Verwendung einer Halbleiterherstellungsvorrichtung wie etwa einer Halbleiterbelichtungsvorrichtung gebildet. Deshalb hat das Verdrahtungsmuster 26a eine sehr feine Teilung.
  • Wie in 6E gezeigt, wird ein Klebstoff (z. B. Wachs) 130 mit einer geringen Klebekraft auf der oberen Fläche der Verdrahtungsschicht 24 in einem Abschnitt aufgetragen, wo das Muster nicht gebildet ist. Wie in 7A gezeigt, wird ein Träger 150 mit einer plattenartigen Form auf der oberen Fläche der Verdrahtungsschicht 24 mit dem Klebstoff 130 befestigt, der in 6E aufgetragen worden ist. Ein Glied mit plattenartiger Form aus Glas oder Keramik wird als Träger 150 verwendet.
  • Wie in 7B gezeigt, wird die Dicke des Substrates 22 durch Beschleifen der unteren Fläche des Substrates 22 auf einen gewünschten Wert eingestellt. Bei diesem Schritt durchdringen die Löcher 122a, die das Substrat 22 noch nicht ganz durchdringen, schließlich das Substrat 22 ganz und bilden Durchgangslöcher 22a. Der in 7B gezeigte Strukturkörper wird nachfolgend als Siliziumzwischenlageneinheit 20' bezeichnet.
  • Wie in 7C gezeigt, wird die Siliziumzwischenlageneinheit 20' auf dem Basissubstrat 10 mit einer zwischen ihnen liegenden Klebefolie 18 platziert. Hierbei tritt in der Klebefolie 18 ein leitfähiges Harz 120 aus einem Klebefolienhauptkörper 118 heraus. Wie in 8A gezeigt, wird die Siliziumzwischenlageneinheit 20' durch das Anwenden von Wärme und Druck in der vertikalen Richtung mit der Klebefolie 18 auf das Basissubstrat 10 geklebt. Die Erhitzung erfolgt bei etwa 170°C. In dem Zustand, in dem das Kleben vollendet worden ist, ist das Substrat 22 durch das leitfähige Harz 120 mit dem Basissubstrat 10 elektrisch verbunden.
  • Wie in 8B gezeigt, wird der Träger 150 dann entfernt. Da der Träger 150 mit dem Klebstoff 130, wie beispielsweise Wachs, das eine geringe Klebekraft hat, auf die Siliziumzwischenlage 20 geklebt wurde, kann der Träger 150 leicht entfernt werden.
  • Wie in 9A gezeigt, werden LSI-Chips 30A bis 30D auf der Siliziumzwischenlage 20 mit dazwischenliegenden Lotbumps 140 fixiert. Wie in 9B gezeigt, wird ein Wärmeverteiler 50 auf den LSI-Chips 30A bis 30D mit einem dazwischenliegenden TIM 40 angeordnet, wodurch das Herstellen des Multichipmoduls 100 vollendet wird.
  • Wie oben speziell beschrieben, enthält das Multichipmodul 100 gemäß dieser Ausführungsform die Siliziumzwischenlage 20, die auf dem Basissubstrat 10 angeordnet ist und das Verdrahtungsmuster 26a hat, und die Klebefolie 18, durch die das Basissubstrat 10 auf die Siliziumzwischenlage 20 geklebt wird, während die elektrische Verbindung zwischen dem Basissubstrat 10 und der Siliziumzwischenlage 20 beibehalten wird. Zusätzlich wird die Beziehung α < γ < β erfüllt, wobei α ein Ausdehnungskoeffizient der Siliziumzwischenlage 20 ist, β ein Ausdehnungskoeffizient des Basissubstrates 10 ist und γ ein Ausdehnungskoeffizient der Klebefolie 18 ist. Somit wird die Differenz der Ausdehnungskoeffizienten zwischen der Siliziumzwischenlage 20 und dem Basissubstrat 10 durch die Klebefolie 18 reduziert. Speziell wird, falls die Siliziumzwischenlage 20 mit dem Basissubstrat 10 in direktem Kontakt ist, die Kontaktoberfläche aufgrund der Differenz der Ausdehnungskoeffizienten deformiert, wodurch ein Ermüdungsbruch verursacht werden kann. Indem jedoch die Klebefolie 18 zwischen der Siliziumzwischenlage 20 und dem Basissubstrat 10 angeordnet wird, wird die Deformierung der Kontaktoberfläche unterdrückt, und somit kann das Auftreten eines Ermüdungsbruchs unterdrückt werden. Durch das Reduzieren der Wirkung der Wärme kann daher die Lebensdauer des Multichipmoduls 100 verlängert werden.
  • In dieser Ausführungsform ist die Klebefolie 18 mit dem Basissubstrat 10 und der Siliziumzwischenlage 20 in Oberflächenkontakt. Somit kann die Deformierung der Siliziumzwischenlage 20 im Vergleich zu dem Fall unterdrückt werden, wo die Klebefolie 18 mit der Siliziumzwischenlage 20 an vielen Punkten in Kontakt ist. Als Resultat können die Beschädigung der Siliziumzwischenlage 20 und die Leistungsverschlechterung der Siliziumzwischenlage 20 unterdrückt werden.
  • Da in dieser Ausführungsform die Siliziumzwischenlage 20 mit der Klebefolie 18 auf das Basissubstrat 10 geklebt wird, kann die Temperatur, die während des Klebens erforderlich ist, im Vergleich zu dem Fall verringert werden, wo das Bonden mit Lot ausgeführt wird. Speziell beträgt die Temperatur, die während des Bondens mit Lot erforderlich ist, etwa 210°C, wohingegen die Temperatur, die während des Klebens mit der Klebefolie 18 erforderlich ist, etwa 170°C beträgt. Daher kann die Wirkung der Wärme auf der Siliziumzwischenlage 20 und dem Basissubstrat 10 während des Klebens reduziert werden, und deshalb kann die Deformierung der Siliziumzwischenlage 20 und des Basissubstrates 10 unterdrückt werden.
  • In dieser Ausführungsform ist das leitfähige Harz 120 in wenigstens einen Teil der Klebefolie 18 eingebettet, um die elektrische Verbindung zwischen dem Basissubstrat 10 und der Siliziumzwischenlage 20 beizubehalten. Durch einfaches sandwichartiges Anordnen der Klebefolie 18 zwischen dem Basissubstrat 10 und der Siliziumzwischenlage 20 kann somit die elektrische Verbindung zwischen dem Basissubstrat 10 und der Siliziumzwischenlage 20 hergestellt werden.
  • Wenn das Multichipmodul hergestellt wird, wird in dieser Ausführungsform die Siliziumzwischenlage 20 an dem Träger 150 fixiert, der ein Glied mit plattenartiger Form ist, und die Siliziumzwischenlage 20, die an dem Träger 150 fixiert ist (Siliziumzwischenlageneinheit 20'), und das Basissubstrat 10 werden mit der dazwischenliegenden Klebefolie 18 aufeinandergeklebt. Nach dem Kleben wird der Träger 150 von der Siliziumzwischenlage 20 entfernt, und eine Vielzahl von LSI-Chips 30A bis 30D wird mit der Siliziumzwischenlage 20 verbunden. Da der Strukturkörper (20'), der durch das Fixieren der Siliziumzwischenlage 20 an dem Träger 150 erhalten wird, an dem Basissubstrat 10 mit der dazwischenliegenden Klebefolie 18 fixiert wird, wie oben beschrieben, kann die Siliziumzwischenlage 20, die schwer zu handhaben ist und leicht beschädigt wird, auf dem Basissubstrat 10 ohne weiteres fixiert werden.
  • In dieser Ausführungsform ist die Vielzahl von LSI-Chips 30A bis 30D durch die Siliziumzwischenlage 20, die separat von dem Basissubstrat hergestellt wird, elektrisch untereinander verbunden. In diesem Fall kann das Verdrahtungsmuster der Siliziumzwischenlage 20 feiner gebildet werden, und dadurch kann das Verdrahtungsmuster verkürzt werden und kann der Abstand zwischen den LSI-Chips verringert werden. Somit können die vier LSI-Chips als einzelner großer virtueller Chip behandelt werden. Da hier keine Belichtungsvorrichtung und keine große Maske zum Herstellen von großen LSI-Chips vorbereitet zu werden brauchen, kann ein Multichipmodul, das eine gewünschte Leistung hat, preiswert hergestellt werden.
  • Da in dieser Ausführungsform kein Kanalbereich gemäß Verdrahtungsspezifikationen gewährleistet zu werden braucht, kann der Abstand zwischen den Chips verringert werden. Indem der Abstand zwischen den Chips verringert wird, kann ferner die Länge von Verdrahtungsleitungen verringert werden, wodurch eine Hochgeschwindigkeitsübertragung zwischen den LSI-Chips erreicht werden kann. Indem die Länge von Verdrahtungsleitungen verringert wird, kann weiterhin ein Treiber eines LSI-Chips verwendet werden, der dieselben Spezifikationen wie der Treiber innerhalb des LSI-Chips hat, und dadurch kann der LSI-Chip selbst in der Größe reduziert werden.
  • In der oben beschriebenen Ausführungsform ist der Fall beschrieben worden, wo das Basissubstrat ein organisches Packungssubstrat ist. Die Konfiguration ist jedoch nicht darauf beschränkt, und es kann ein Substrat verwendet werden, das aus einem verschiedenen Material gebildet ist. Auch in solch einem Fall muss hier der Ausdehnungskoeffizient der Klebefolie einen Zwischenwert zwischen denen des Basissubstrates und der Siliziumzwischenlage haben.
  • In der oben beschriebenen Ausführungsform ist der Fall beschrieben worden, wo vier LSI-Chips angeordnet sind. Die Konfiguration ist jedoch nicht darauf beschränkt, und jede beliebige (mehrfache) Anzahl von LSI-Chips kann angeordnet sein.
  • In der oben beschriebenen Ausführungsform werden die LSI-Chips als Chips verwendet. Die Konfiguration ist jedoch nicht darauf beschränkt, und es können andere Chips verwendet werden. Ferner wird in der oben beschriebenen Ausführungsform die Siliziumzwischenlage als Verdrahtungsplatte verwendet. Die Konfiguration ist jedoch nicht darauf beschränkt, und es kann ein Substrat verwendet werden, das aus einem anderen Material als aus Silizium ist.
  • Die oben beschriebene Ausführungsform ist ein Beispiel für bevorzugte Ausführungsformen der vorliegenden Erfindung, ist aber nicht auf das Beispiel beschränkt. Die verschiedensten Abwandlungen können vorgenommen werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 06-283661 [0002]
    • JP 07-37840 [0003, 0004]

Claims (7)

  1. Multichipmodul mit: einem Basissubstrat; einer Verdrahtungsplatte, die auf dem Basissubstrat angeordnet ist und ein Verdrahtungsmuster hat; einer Klebeschicht, die konfiguriert ist, um das Basissubstrat auf die Verdrahtungsplatte zu kleben, während eine elektrische Verbindung zwischen dem Basissubstrat und der Verdrahtungsplatte beibehalten wird; und einer Vielzahl von Chips, die mit einer Oberfläche der Verdrahtungsplatte verbunden sind, welche Oberfläche zu der Klebeschicht entgegengesetzt ist, bei dem unter der Annahme, dass α ein Wärmeausdehnungskoeffizient der Verdrahtungsplatte ist, β ein Wärmeausdehnungskoeffizient des Basissubstrates ist und γ ein Wärmeausdehnungskoeffizient der Klebeschicht ist, die Beziehung α < γ < β erfüllt ist.
  2. Multichipmodul nach Anspruch 1, bei dem die Klebeschicht mit dem Basissubstrat und der Verdrahtungsplatte in Oberflächenkontakt ist.
  3. Multichipmodul nach Anspruch 1, bei dem ein leitfähiges Harz in wenigstens einen Teil der Klebeschicht eingebettet ist, um die elektrische Verbindung zwischen dem Basissubstrat und der Verdrahtungsplatte beizubehalten.
  4. Multichipmodul nach Anspruch 2, bei dem ein leitfähiges Harz in wenigstens einen Teil der Klebeschicht eingebettet ist, um die elektrische Verbindung zwischen dem Basissubstrat und der Verdrahtungsplatte beizubehalten.
  5. Multichipmodul nach Anspruch 1, bei dem die Verdrahtungsplatte ein Siliziumsubstrat und eine Isolierschicht enthält, in der das Verdrahtungsmuster gebildet ist.
  6. Multichipmodul nach Anspruch 4, bei dem das Basissubstrat ein organisches Packungssubstrat ist.
  7. Verfahren zum Herstellen eines Multichipmoduls mit den Schritten: Fixieren einer Verdrahtungsplatte, deren Wärmeausdehnungskoeffizient α ist, auf einem Glied mit plattenartiger Form; sandwichartiges Anordnen einer Klebeschicht, deren Wärmeausdehnungskoeffizient γ ist (α < γ < β), zwischen der Verdrahtungsplatte, die auf dem Glied mit plattenartiger Form fixiert ist, und einem Basissubstrat, dessen Wärmeausdehnungskoeffizient β ist (β > α); Kleben der Verdrahtungsplatte mit der Klebeschicht auf das Basissubstrat; Entfernen des Gliedes mit plattenartiger Form von der Verdrahtungsplatte; und Verbinden einer Vielzahl von Chips mit der Verdrahtungsplatte.
DE102010033789A 2009-08-20 2010-08-09 Multichipmodul und Verfahren zum Herstellen desselben Withdrawn DE102010033789A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-191283 2009-08-20
JP2009191283A JP5532744B2 (ja) 2009-08-20 2009-08-20 マルチチップモジュール及びマルチチップモジュールの製造方法

Publications (1)

Publication Number Publication Date
DE102010033789A1 true DE102010033789A1 (de) 2011-03-03

Family

ID=43525345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010033789A Withdrawn DE102010033789A1 (de) 2009-08-20 2010-08-09 Multichipmodul und Verfahren zum Herstellen desselben

Country Status (3)

Country Link
US (1) US8811031B2 (de)
JP (1) JP5532744B2 (de)
DE (1) DE102010033789A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963334B2 (en) * 2011-08-30 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Die-to-die gap control for semiconductor structure and method
US8519543B1 (en) 2012-07-17 2013-08-27 Futurewei Technologies, Inc. Large sized silicon interposers overcoming the reticle area limitations
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
JP2015050314A (ja) * 2013-08-31 2015-03-16 イビデン株式会社 結合型プリント配線板及びその製造方法
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
KR20180086804A (ko) * 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
CN112136209A (zh) * 2019-04-24 2020-12-25 深圳市汇顶科技股份有限公司 集成转接件的第一元件、互联结构及其制备方法
US20210118756A1 (en) * 2019-10-21 2021-04-22 Intel Corporation Hybrid interposer of glass and silicon to reduce thermal crosstalk
CN111883513A (zh) * 2020-06-19 2020-11-03 北京百度网讯科技有限公司 芯片封装结构及电子设备
CN117350138B (zh) * 2023-12-06 2024-02-23 西北工业大学 一种芯片粘接结构热循环疲劳失效物理模型建模方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283661A (ja) 1993-03-29 1994-10-07 Sony Corp マルチチップモジュールの構造
JPH0737840A (ja) 1993-07-24 1995-02-07 Nec Corp 半導体装置及びその製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135634A (ja) * 1990-03-19 1998-05-22 Hitachi Ltd 多層配線基板及びその製造方法
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
JPH07297560A (ja) * 1994-04-28 1995-11-10 Hitachi Ltd 多層プリント配線基板およびその実装構造体
JPH0864711A (ja) * 1994-08-25 1996-03-08 Toshiba Corp 半導体用パッケージ
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JP3492025B2 (ja) * 1995-06-02 2004-02-03 株式会社トクヤマ 回路基板構造
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
WO1999004430A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
US6087203A (en) * 1997-12-19 2000-07-11 Texas Instruments Incorporated Method for adhering and sealing a silicon chip in an integrated circuit package
JP2000012724A (ja) * 1998-06-23 2000-01-14 Nitto Denko Corp ベアチップ実装用回路基板
WO2000070670A1 (en) * 1999-05-12 2000-11-23 Hitachi, Ltd. Semiconductor device and method for manufacturing the same, and electronic device
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
US20020125568A1 (en) * 2000-01-14 2002-09-12 Tongbi Jiang Method Of Fabricating Chip-Scale Packages And Resulting Structures
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
US6605491B1 (en) * 2002-05-21 2003-08-12 Industrial Technology Research Institute Method for bonding IC chips to substrates with non-conductive adhesive
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP3892774B2 (ja) * 2002-08-13 2007-03-14 富士通株式会社 半導体装置の製造方法
US7728439B2 (en) * 2002-11-21 2010-06-01 Nec Corporation Semiconductor device, wiring substrate, and method for manufacturing wiring substrate
KR101026644B1 (ko) * 2003-01-08 2011-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP3879675B2 (ja) * 2003-02-03 2007-02-14 株式会社デンソー 半導体装置
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
US7900065B2 (en) * 2004-06-04 2011-03-01 Broadcom Corporation Method and system for monitoring module power status in a communication device
US7471260B2 (en) * 2005-02-14 2008-12-30 Panasonic Corporation Semiconductor memory module having built-in antenna
US7473853B2 (en) * 2005-02-28 2009-01-06 Sanyo Electric Co., Ltd. Circuit device
US20060226928A1 (en) * 2005-04-08 2006-10-12 Henning Larry C Ball coax interconnect
JP4899406B2 (ja) * 2005-10-12 2012-03-21 日本電気株式会社 フリップチップ型半導体装置
WO2007114392A1 (ja) * 2006-03-30 2007-10-11 Kyocera Corporation 配線基板および実装構造体
JP5029605B2 (ja) * 2006-04-03 2012-09-19 パナソニック株式会社 アンテナ内蔵半導体メモリモジュール
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP5181222B2 (ja) * 2006-06-23 2013-04-10 日立化成株式会社 半導体デバイスの製造方法
KR20080087350A (ko) * 2007-03-26 2008-10-01 삼성전자주식회사 집적회로 패키지 및 그 제조방법
JPWO2008136419A1 (ja) * 2007-04-27 2010-07-29 日本電気株式会社 半導体装置及び製造方法並びにリペア方法
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
JP5311609B2 (ja) * 2007-10-30 2013-10-09 新光電気工業株式会社 シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
KR101506264B1 (ko) * 2008-06-13 2015-03-30 삼성전자주식회사 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
US20090321119A1 (en) * 2008-06-30 2009-12-31 Yasuhiro Kohara Device mounting board, semiconductor module, mobile device, and manufacturing method of device mounting board
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283661A (ja) 1993-03-29 1994-10-07 Sony Corp マルチチップモジュールの構造
JPH0737840A (ja) 1993-07-24 1995-02-07 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8811031B2 (en) 2014-08-19
JP2011044561A (ja) 2011-03-03
US20110044015A1 (en) 2011-02-24
JP5532744B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
DE102010033789A1 (de) Multichipmodul und Verfahren zum Herstellen desselben
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE69605286T2 (de) Organischer chipträger für chips des drahtbondtpys
DE102013207326B4 (de) Hoch-Dichte-3D-Paket
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102010036678A1 (de) Multichip-Modul und Verfahren zu seiner Herstellung
DE102008017569B4 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102018207060B4 (de) Sehr dünnes System-in-Package (SIP) mit Substrat mit eingebetteten Leiterbahnen und Verfahren zum Herstellen
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE102013019280A1 (de) Lothökerstrukturen mit variabler Grösse für das Einbringen einer integrierten Schaltung in ein Gehäuse
DE102018123837B4 (de) Halbleiterpackage und Halbleitermodul mit demselben
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE112013004858T5 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
WO2017215771A1 (de) Modul und verfahren zur herstellung einer vielzahl von modulen
DE102010047609B4 (de) Multichipmodul
DE10238781A1 (de) Halbleitervorrichtung
DE602004000657T2 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: HOFFMANN - EITLE PATENT- UND RECHTSANWAELTE PA, DE

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee