Nothing Special   »   [go: up one dir, main page]

DE102019124237A1 - Heterogene antenne im fan-out-package - Google Patents

Heterogene antenne im fan-out-package Download PDF

Info

Publication number
DE102019124237A1
DE102019124237A1 DE102019124237.1A DE102019124237A DE102019124237A1 DE 102019124237 A1 DE102019124237 A1 DE 102019124237A1 DE 102019124237 A DE102019124237 A DE 102019124237A DE 102019124237 A1 DE102019124237 A1 DE 102019124237A1
Authority
DE
Germany
Prior art keywords
antenna
redistribution structure
substrate
patch
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019124237.1A
Other languages
English (en)
Inventor
Po-Yao Chuang
Po-Hao Tsai
Shin-puu Jeng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/559,143 external-priority patent/US11532867B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019124237A1 publication Critical patent/DE102019124237A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/30—Arrangements for providing operation on different wavebands
    • H01Q5/307—Individual or coupled radiating elements, each element being fed in an unspecified way
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Details Of Aerials (AREA)
  • Waveguide Aerials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Ein Verfahren umfasst ein Bonden eines Antennensubstrats an eine Umverteilungsstruktur. Das Antennensubstrat hat einen ersten Teil einer ersten Antenne, und die Umverteilungsstruktur hat einen zweiten Teil der ersten Antenne. Das Verfahren enthält ferner ein Verkapseln des Antennensubstrats in einem Verkapselungsmittel und ein Bonden einer Package-Komponente an die Umverteilungsstruktur. Die Umverteilungsstruktur enthält einen dritten Teil einer zweiten Antenne und die Package-Komponente enthält einen vierten Teil der zweiten Antenne.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der folgenden vorläufig eingereichten US-Patentanmeldung: Anmeldung Nr. 62/785,782 , eingereicht am 28. Dezember 2018, und mit dem Titel „Heterogenous Antenna in Fan-out-Package“; welche Anwendung hiermit zum Zwecke der Bezugnahme zitiert wird.
  • HINTERGRUND
  • Eingebaute Antennen werden weit verbreitet in mobilen Anwendungen wie Mobiltelefonen verwendet. Üblicherweise können Antennen gebildet werden, um einige Abschnitte in Umverteilungsleitungen und andere Abschnitte in Leiterplatten zu haben. Dieses Schema stellt ein Problem für Multiband-Anwendungen dar, da die Bandbreite der resultierenden Antenne, die mit dem Abstand zwischen der Leiterplatte und der Umverteilungsleitung verbunden ist, festgesetzt ist.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung gehen am besten aus der folgenden ausführlichen Beschreibung hervor, wenn sie mit den beigefügten Figuren gelesen wird. Es wird darauf hingewiesen, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. In der Tat können die Abmessungen der verschiedenen Merkmale der deutlichen Besprechung wegen willkürlich vergrößert oder verkleinert sein.
    • 1 bis 6 stellen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Antennensubstrats, das einige Abschnitte von Hochfrequenz (RF, Radio Frequency)-Antennen enthält, gemäß einigen Ausführungsformen dar.
    • 7 und 8 stellen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Vorrichtungs-Dies gemäß einigen Ausführungsformen dar.
    • 9 bis 19 stellen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Package, das RF-Antennen enthält, gemäß einigen Ausführungsformen dar.
    • 20 und 21 stellen die Querschnittsansichten einiger Packages, die RF-Antennen enthalten, gemäß einigen Ausführungsformen dar.
    • 22A und 22B stellen eine Querschnittsansicht bzw. eine Draufsicht eines Packages, das RF-Antennen enthält, gemäß einigen Ausführungsformen dar.
    • 23 zeigt einen Verfahrensablauf zur Herstellung eines Package, das RF-Antennen enthält, gemäß einigen Ausführungsformen dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Implementierung verschiedener Merkmale der Erfindung bereit. Im Folgenden werden spezifische Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend sein. Beispielsweise kann die Bildung eines ersten Element über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen enthalten, in denen zusätzliche Elemente zwischen dem ersten und dem zweiten Merkmal gebildet werden können, so dass das erste und das zweite Element möglicherweise nicht in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszahlen und/oder -buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und legt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungen und/oder Konfigurationen fest.
  • Darüber hinaus können räumlich relative Begriffe, wie „darunter liegend“, „unten“, „untere“, „darüber liegend“, „obere“ und dergleichen, hierin für eine einfache Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einen oder mehreren anderen Element(en) oder Merkmalen(en) wie in den Figuren dargestellt zu beschreiben. Die räumlich relativen Begriffe sollen neben der in den Figuren dargestellten Ausrichtung auch unterschiedliche Ausrichtungen der in Gebrauch oder Betrieb genommenen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Orientierungen) und die hier verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Ein Package, das eingebaute Multibandantennen enthält, und das Verfahren zur Bildung desselben sind gemäß einigen Ausführungsformen bereitgestellt. Die Zwischenstufen bei der Bildung des Package sind gemäß einigen Ausführungsformen dargestellt. Einige Variationen einiger Ausführungsformen werden besprochen. Die hier besprochenen Ausführungsformen sollen Beispiele liefern, die es ermöglichen, den Gegenstand dieser Offenbarung herzustellen oder zu verwenden, und ein Durchschnittsfachmann wird leicht Änderungen verstehen, die vorgenommen werden können, während sie innerhalb des in Betracht gezogenen Umfangs verschiedener Ausführungsformen bleiben. In den verschiedenen Ansichten und anschaulichen Ausführungsformen werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen. Obwohl Verfahrensausführungsformen so besprochen werden können, dass sie in einer bestimmten Reihenfolge durchgeführt werden, können andere Verfahrensausführungsformen in beliebiger logischer Reihenfolge durchgeführt werden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird ein Fan-out Package gebildet, indem ein integriertes Hochfrequenzschaltungs- (RFIC, Radio-Frequency Integrated Circuit) Die an eine Umverteilungsstruktur gebondet wird. Ein Antennensubstrat und eine Package-Komponente (wie eine Leiterplatte) können an gegenüberliegende Seiten der Verteilungsstruktur gebondet sein. Die Komponenten der Antennen können im Antennensubstrat, in der Umverteilungsstruktur und in der Package-Komponente verteilt werden. Ein erster Abstand (zwischen dem Antennensubstrat und der Umverteilungsstruktur) und ein zweiter Abstand (zwischen der Package-Komponente und der Umverteilungsstruktur) können ausgewählt werden, um nach Wunsch unterschiedliche Werte zu haben. Durch die selektive Verteilung der Komponenten der Multibandantennen im Antennensubstrat, der Umverteilungsstruktur und der Package-Komponente können dementsprechend die Bandbreiten der Multibandantennen kundenspezifisch angepasst werden.
  • 1 bis 6 stellen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Antennensubstrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung dar, in denen einige Teile der Multibandantennen gebildet werden. Die entsprechenden Verfahren sind schematisch im Verfahrensablauf 200 wiedergegeben, der in 23 dargestellt ist.
  • Unter Bezugnahme auf 1 wird ein Deckensubstrat bereitgestellt. Das Deckensubstrat 21 enthält einen dielektrischen Kern 20 und Decken-Metallschichten 22A und 22B an den gegenüberliegenden Seiten des dielektrischen Kerns 20. Gemäß einigen Ausführungsformen ist dielektrische Kern 20 aus Epoxid, Harz, Prepreg (umfassend Epoxid, Harz und/oder Glasfaser), harzbeschichtetem Kupfer (RCC), Glas, Formmasse, Kunststoff (wie Polyvinylchlorid (PVC), Acrylonitril, Butadien & Styrol (ABS), Polypropylen (PP), Polyethylen (PE), Polystyrol (PS), Polymethylmethacrylat (PMMA), Polyethylenterephthalat (PET), Polycarbonaten (PC), Polyphenylensulfid (PPS), Flex (Polyimid), ABF (Ajinomoto-Aufbaufolie), BT-Harz, BCB (Benzocyclobuten), Keramik, PTFE (Polytetrafluorethylen) oder Teflon, Kombinationen und Mehrfachschichten davon gebildet oder enthält diese. Der dielektrische Kern 20 kann auch aus einigen anderen Materialien wie Silizium gebildet werden. Die Metallschichten 22A und 22B können aus Kupfer oder anderen elektrisch leitfähigen Materialien gebildet werden. Die Dicke des dielektrischen Kerns 20 kann im Bereich zwischen etwa 200 µm und etwa 600 µm liegen.
  • Unter Bezugnahme auf 2 können Durchgangsöffnungen 24 zum Beispiel durch Laserbohren gebildet werden. Das jeweilige Verfahren ist als Verfahren 202 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Durchgangsöffnungen 24 gehen sowohl durch Metallschichten 22A und 22B sowie den dielektrischen Kern 20 durch.
  • Anschließend, unter Bezugnahme auf 3, werden Durchgangsöffnungen 24 durch ein Plattierungsverfahren mit einem leitfähigen Material gefüllt, wobei darin Durchkontaktierungen 26 (enthaltend 26A und 26B) gebildet werden. Das jeweilige Verfahren ist als Verfahren 204 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Durchkontaktierungen 26 können aus einem metallischen Material wie Kupfer, Wolfram, Aluminium, Titan, Nickel oder Legierungen davon gebildet werden. Das Plattierungsverfahren kann die Bildung einer Plattierungsmaske umfassen, die durch Anhaften und Strukturieren eines trockenen Films oder durch Bildung eines Fotolacks gebildet werden kann, gefolgt von einem Belichtungsverfahren und einem Entwicklungsverfahren. Metallschichten 22A und 22B werden dann in einem Ätzverfahren strukturiert, um leitfähige Merkmale 28 (enthaltend 28A und 28B) zu bilden. Das jeweilige Verfahren ist als Verfahren 206 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Die leitfähigen Merkmale 28 an den gegenüberliegenden Seiten des dielektrischen Kerns 20 können durch Durchkontaktierungen 26 miteinander verbunden sein. Leitfähige Merkmale 28A können Umverteilungsleitungen (RDLs, Redistribution Lines) und Metallpads umfassen und können als elektrische Verbindungsleitungen, Teile der Antennen (z. B. die Patches der Patch-Antennen) verwendet werden. Beispielsweise können Durchkontaktierungen 26A und leitfähige Merkmale 28A für zur elektrischen Verbindung verwendet werden, die mit dem Die 56 im resultierenden Package 100 verbunden werden kann (19). Leitfähige Merkmale 28B können zur Wärmeableitung verwendet werden. Durchkontaktierungen 26B und leitfähige Merkmale 28B können als thermische Pfade für die Wärmeableitung verwendet werden, die in dem resultierenden Package 100 potentialfrei sind (19).
  • 4 stellt die Bildung von dielektrischen Maskenschichten 30A und 30B dar, die aus Lötstopplack oder anderen Arten von anwendbaren dielektrischen Materialien gebildet werden. Das jeweilige Verfahren ist als Verfahren 208 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. In einem nachfolgenden Verfahren, wie in 5 dargestellt, werden die dielektrischen Schichten 30A und 30B beispielsweise in einem Ätzprozess strukturiert, so dass einige der leitfähigen Merkmale 28 freigelegt werden. Das jeweilige Verfahren ist als Verfahren 210 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Beispielsweise können die Teile der leitfähigen Merkmale 28A, die als Teile der Multibandantennen verwendet werden, zur Reduzierung der Signalisolation offengelegt werden. Die leitfähigen Merkmale 28B, die als thermische Pfade verwendet werden, können für eine reduzierte Oxidation abgedeckt sein (oder auch nicht). Eine Metalloberflächenbehandlung (nicht dargestellt) kann dann auf den freigelegten leitfähigen Merkmalen 28, zum Beispiel durch Plattierung, gebildet werden, um die freigelegten leitfähigen Merkmale 28 vor Oxidation zu schützen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält oder umfasst die Metalloberflächenbehandlung Electroless Nickel Electroless Palladium Immersion Gold (ENEPIG), Organic Solderability Preservative (OSP), Electroless Nickel Immersion Gold (ENIG), Direct Immersion Gold (DIG) oder dergleichen.
  • 6 zeigt die Bildung von elektrischen Verbindern 34. Das jeweilige Verfahren ist als Verfahren 212 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Die Bildung von elektrischen Verbindern 34 kann das Platzieren von Lötkugeln auf leitfähigen Merkmalen 28A und dann ein Aufschmelzen der Lötkugeln umfassen. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung umfasst die Bildung elektrischer Verbinder 34 die Durchführung eines Plattierungsverfahrens zur Bildung von Lötschichten auf leitfähigen Merkmalen 28A und dann Aufschmelzen der Lötschichten. Elektrische Verbinder 34 können auch lötmittelfreie Metallsäulen oder Metallsäulen und Lötmittelkappen über den lötmittelfreien Metallsäulen enthalten, die auch durch Plattieren gebildet werden können. Als nächstes wird ein Singulierungsverfahren durchgeführt, so dass das dargestellte Substrat in eine Mehrzahl von Antennensubstraten 38 geteilt wird. Das jeweilige Verfahren ist als Verfahren 214 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Antennensubstrate 38 sind so bezeichnet, da sie einige Abschnitte der Antennen enthalten.
  • 7 und 8 stellen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Vorrichtungs-Die (das ein RFIC-Die sein kann) gemäß einigen Ausführungsformen dar. Die entsprechenden Verfahren sind auch schematisch in dem in 23 dargestellten Verfahrensablauf 200 wiedergegeben. Unter Bezugnahme auf 7 wird Wafer 40 bereitgestellt. Wafer 40 enthält Halbleiter-Substrat 42 und die Merkmale, die an einer Oberseite von Halbleitersubstrat 42 gebildet sind. Halbleitersubstrat 42 kann aus kristallinem Silizium, kristallinem Germanium, Siliziumgermanium oder dergleichen gebildet werden.
  • Schaltungen 44 werden in Wafer 40 gebildet und Schaltungen 44 können RF-Schaltungen sein, die für die Erzeugung und/oder den Empfang von RF-Signalen konfiguriert sind. Schaltungen 44 können darin auch Logikschaltungen enthalten. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthalten die Schaltkreise 44 einen rauscharmen Verstärker (LNA, Low Noise Amplifier), einen verlustarmen Filter, einen Leistungsverstärker, eine Basisband (BB)-Schaltung, eine Power Management Integrated Circuit (PMIC), Speicher, eine mikroelektromechanisches System (MEMS, Micro Electro Mechanical System)-Vorrichtung und/oder andere aktive Schaltungen.
  • Über den Schaltungen 44 liegt die Verbindungsstruktur 46. Die Verbindungsstruktur 46 enthält Metallleitungen und Durchkontaktierungen (nicht gezeigt), die in dielektrischen Schichten gebildet werden (auch als Intermetall-Dielektrika (IMDs) bezeichnet). Die Metallleitungen und Durchkontaktierungen können aus Kupfer oder Kupferlegierungen gebildet werden, und sie können auch aus anderen Metallen gebildet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthalten die dielektrischen Schichten dielektrische Materialien niedriger Dielektrizitätskonstante, die ein kohlenstoffhaltiges dielektrisches Material niedriger Dielektrizitätskonstante, Wasserstoffsilsesquioxan (HSQ), Methylsilsesquioxan (MSQ) oder dergleichen umfassen können. Passivierungsschichten, die aus dielektrischen Materialien mit nicht niedriger Dielektrizitätskonstante gebildet werden, werden über den dielektrischen Schichten niedriger Dielektrizitätskonstante gebildet. Oberflächenleitfähige Merkmale 48, die Under-Bump Metallurgien (UBMs), Metallpads, Metallsäulen oder dergleichen sein können, werden an der Oberfläche von Wafer 40 gebildet. Das jeweilige Verfahren ist als Verfahren 216 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist.
  • 8 zeigt die Bildung von elektrischen Verbindern 50. Das jeweilige Verfahren ist als Verfahren 218 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Die Bildung von elektrischen Verbindern 50 kann das Platzieren oder Plattieren von Lötkugeln auf UBMs 48 und dann ein Aufschmelzen der Lötkugeln enthalten. Elektrische Verbinder 50 können auch lötmittelfreie Metallsäulen oder Metallsäulen und Lötkappen über den lötmittelfreien Metallsäulen umfassen, die auch durch Plattieren gebildet werden können. Als nächstes wird ein Singulierungsverfahren durchgeführt, so dass Wafer 40 in eine Mehrzahl von Vorrichtungs-Dies 56 geteilt wird. Das jeweilige Verfahren ist als Verfahren 220 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. In der gesamten Beschreibung werden Vorrichtungs-Dies 56 alternativ als RFIC-Dies 56 bezeichnet.
  • 9 bis 19 stellen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Packages enthaltend RF-Antennen gemäß einigen Ausführungsformen dar. Die entsprechenden Verfahren sind auch schematisch in dem in 23 dargestellten Verfahrensablauf 200 wiedergegeben. 9 stellt Träger 60 und Trennfilm 62, der auf Träger 60 aufgebracht wird, dar. Der Träger 60 kann ein Glasträger, ein Keramikträger oder dergleichen sein. Der Träger 60 kann eine runde oder rechteckige Draufsichtsform haben und kann eine Größe eines Siliziumwafers haben. Der Trennfilm 62 kann aus einem polymerbasierten Material (wie einem Licht-Wärme-Umwandlungsmaterial (LTHC, Light-To-Heat-Conversion) Material) gebildet werden, das zusammen mit Träger 60 von den darüber liegenden Strukturen entfernt werden kann, die in nachfolgenden Schritte gebildet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird der Trennfilm 62 aus einem epoxidbasierten Wärmefreisetzungsmaterial gebildet. In anderen Ausführungsformen ist der Trennfilm 62 aus einem Ultraviolett (UV)-Klebstoff gebildet. Der Trennfilm 62 kann in fließender Form abgegeben und dann ausgehärtet werden.
  • Eine dielektrische Pufferschicht 64 wird auf dem Trennfilm 62 gebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Pufferschicht 64 aus einem organischen Material wie einem Polymer gebildet, das auch ein lichtempfindliches Material wie Polybenzoxazol (PBO), Polyimid (PI), Benzocyclobuten (BCB) oder dergleichen sein kann. Die dielektrische Pufferschicht 64 kann durch Belichtung und Entwicklung strukturiert werden. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Pufferschicht 64 aus einem anorganischen Material gebildet, das ein Nitrid wie Siliziumnitrid, ein Oxid wie Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphosilikatglas (BPSG) oder dergleichen, Kombinationen davon und/oder Mehrfachschichten davon sein kann.
  • Die dielektrische Schicht 66 wird über der dielektrischen Pufferschicht 64 gebildet und dann strukturiert. Das jeweilige Verfahren ist als Verfahren 222 in dem Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 66 aus einem organischen Material wie einem Polymer gebildet, das ein lichtempfindliches Polymer wie PBO, Polyimid (PI), BCB (Benzocyclobuten) sein kann, oder Epoxid, Harz, Prepreg (das Epoxid, Harz und/oder Glasfaser umfasst), Glas, Formmasse, Kunststoff (wie Polyvinylchlorid (PVC), Acrylonitril, Butadien & Styrol (ABS), Polypropylen (PP), Polyethylen (PE), Polystyrol (PS), Polymethylmethacrylat (PMMA), Polyethylenterephthalat (PET), Polycarbonaten (PC), Polyphenylensulfid (PPS), Flex (Polyimid), ABF (Ajinomoto-Aufbaufolie), Bismaleimidtriazin (BT) Harz, BCB, Keramik, Polytetrafluorethylen (PTFE), Teflon™ oder dergleichen enthält. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 66 aus einem anorganischen Material gebildet, das ein Nitrid wie Siliziumnitrid, ein Oxid wie Siliziumoxid, PSG, BSG, BPSG oder dergleichen sein kann. Die dielektrische Schicht 66 wird dann strukturiert, um Öffnungen 68 zu bilden.
  • Unter Bezugnahme auf 10 werden RDLs 70 gebildet. RDLs 70 können RDLs 70A und Metallpads 70B enthalten, die unter den RDLs 70A liegen und sich mit diesen verbinden. Das jeweilige Verfahren ist als Verfahren 224 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Die Bildung von RDLs 70 kann die Bildung einer Metallkeimschicht (nicht dargestellt) über der dielektrischen Pufferschicht 64, Bilden einer strukturierten Maske (nicht gezeigt) wie eines Fotolacks über der Metallkeimschicht und dann Durchführen eines Metallplattierungsverfahrens auf der freigelegten Keimschicht enthalten. Die strukturierte Maske wird dann entfernt, gefolgt von der Entfernung der Abschnitte der Keimschicht, die zuvor von der entfernten strukturierten Maske bedeckt waren, sodass RDLs 70 wie in 10 verbleiben. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann zum Beispiel mit physikalischer Dampfabscheidung (PVD) gebildet werden. Das Plattieren kann zum Beispiel mit stromlosen Plattieren, elektrochemischen Plattieren oder dergleichen durchgeführt werden.
  • Als nächstes wird die dielektrische Schicht 74 auf RDLs 70 gebildet, wie in 11 dargestellt. Die Bodenfläche der dielektrischen Schicht 74 ist mit den Deckflächen von RDLs 70 und der dielektrischen Schicht 66 in Kontakt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird das Material der dielektrischen Schicht 74 aus derselben Gruppe von Kandidatenmaterialien für die Umformung der dielektrischen Schicht 66 ausgewählt und kann aus PBO, Polyimid, Siliziumnitrid, Siliziumoxid oder dergleichen ausgewählt werden. Die dielektrische Schicht 74 kann dann zu Öffnungen strukturiert werden, durch die einige Abschnitte von RDLs 70A freigelegt werden.
  • 12 zeigt die Bildung zusätzlicher dielektrischer Schichten 74 und RDLs 76. Der Bildungsprozess der zusätzlichen dielektrischen Schichten 74 und RDLs 76 ist als Verfahren 226 im Verfahrensablauf 200 dargestellt, der 23 gezeigt ist. Die Materialien und die Bildungsverfahren der zusätzlichen dielektrischen Schichten 74 können denen der dielektrischen Schicht 64 ähnlich sein. Die Materialien und die Bildungsverfahren von RDLs 76 können jenen von RDLs 70 ähnlich sein. Daher werden die Einzelheiten für die Bildung der zusätzlichen dielektrischen Schichten 74 und RDLs 76 hierin nicht wiederholt. Die Deckschicht von RDLs 76 kann für elektrisches Routing und/oder Bonding verwendet werden. Während der gesamten Beschreibung werden die dielektrischen Schichten 64, 66 und 74 und RDLs/Pads 70 und 76 gemeinsam als Umverteilungsstruktur 77 bezeichnet.
  • 13 stellt die Bildung der Metallsäule 78 dar. Das jeweilige Verfahren ist als Verfahren 228 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Die Metallsäule 78 kann Kupfer, Nickel, Palladium, Lötmittel, Legierungen davon und/oder mehrere Schichten davon umfassen. Gemäß einigen Ausführungsformen enthält die Bildung von Metallsäule 78 die Bildung einer Deckenkeimschicht (nicht gezeigt), die Bildung einer strukturierten Plattierungsmaske 80, die aus Fotolack gebildet und durch Belichtung und Entwicklung strukturiert wird, und Plattieren der Metallsäule 78 in der Öffnung 82 in der Plattierungsmaske 80. Die Metallkeimschicht kann eine Titanschicht und eine Kupferschicht über der Titanschicht enthalten, die beide durch PVD gebildet werden können. Als nächstes wird die Plattierungsmaske 80 entfernt und die Teile der Metallkeimschicht, die zuvor mit einer Plattierungsmaske 80 bedeckt waren, werden geätzt, so dass die Metallsäule 78 verbleibt. Die resultierende Struktur ist in 14 gezeigt. Gemäß alternativen Ausführungsformen wird die Metallkeimschicht nicht gebildet und die Metallsäule 78 wird durch die freigelegten Abschnitte der RDL 76, die zur Öffnung 82 freiliegen, plattiert. Nachdem die Plattierungsmaske 80 entfernt wurde, ist die resultierende Struktur auch jener ähnlich die in 14 gezeigt ist.
  • Unter Bezugnahme auf 15 ist RFIC-Die 56 an die Umverteilungsstruktur 77, zum Beispiel durch Lötbereiche, gebondet, die aufgeschmolzen werden, um das RFIC-Die 56 mit RDLs 76 zu verbinden. Das jeweilige Verfahren ist als Verfahren 230 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird ein Klebefilm 84 an der Rückseite des RFIC-Die 56 befestigt. Ein Klebefilm 84 kann vor dem Singulierungsverfahren (wie in 8 gezeigt) des Wafers 40 am RFIC-Die 56 befestigt werden und wird zusammen mit Wafer 40 vereinzelt. Dementsprechend hat der Klebefilm 84 Kanten, die mit den entsprechenden Kanten von RFIC-Die 56 bündig sind. Es ist klar, dass, obwohl eine einzige Metallsäule 78 dargestellt ist, in Herstellungsverfahren eine Mehrzahl von Metallsäulen 78 gebildet werden kann, die zu einem Ring ausgerichtet werden können, und das RFIC-Die 56 vom Ring umschlossen werden kann.
  • Darüber hinaus ist ein RFIC-Die 56 als ein Beispiel an die Umverteilungsstruktur 77 gebondet dargestellt. Es kann eine Mehrzahl von Vorrichtungs-Dies und unabhängigen passiven Vorrichtungen geben, die an RDLs 70 gebondet sind, die als Vorrichtungs-Die 57 und unabhängige passive Vorrichtung 122 in 22A als Beispiel dargestellt sind. Diese Dies können die Dies enthalten, ohne aber darauf beschränkt zu sein, die LNAs, verlustarme Filter, Leistungsverstärker, Basisbandschaltungen, PMICs, Speicher, MEMS-Vorrichtungen und/oder andere aktive Schaltungen enthalten.
  • 16 stellt das Bonden des Antennensubstrats 38 an die Umverteilungsstruktur 77 dar. Das jeweilige Verfahren ist als Verfahren 232im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Das Antennensubstrat 38 wie in 16 gezeigt, ist schematisch, wobei einige Einzelheiten nicht gezeigt werden, und das Antennensubstrat 38 kann die in 6 gezeigte Struktur aufweisen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung erfolgt das Bonden über elektrische Verbinder 34, die Lötbereiche umfassen können. Wenn sich der Klebefilm 84 auf dem RFIC-Die 56 befindet, kann die Bodenfläche des Antennensubstrats 38 mit dem Klebefilm 84 in Kontakt sein. Der Klebefilm 84 hat zwei Funktionen. Erstens füllt er den Spalt zwischen dem RFIC-Die 56 und dem Antennensubstrat 38. Dieser Spalt kann zu klein sein, um das anschließend aufgebrachte Verkapselungsmittel 86 ( 17) einzufüllen, und die Verwendung des Klebefilms 84 verhindert die Bildung des ungefüllten kleinen Spalts. Zweitens trägt er dazu bei, den Abstand zwischen Antennensubstrat 38 und Metallsäule 78 zu halten und verhindert somit, dass das Lötmittel im elektrischen Verbinder 34 zerkleinert wird. Das RFIC-Die 56 kann vom Antennensubstrat 38 überlappt werden. Darüber hinaus ist die Größe des Antennensubstrats 38 kleiner als die darunter liegende Umverteilungsstruktur 77, so dass einige Abschnitte der Umverteilungsstruktur 77 nicht durch das Antennensubstrat 38 abgedeckt sind, so dass diese Abschnitte der Umverteilungsstruktur 77 als Abschnitte von Antennen verwendet werden können.
  • Als nächstes, wie auch in 17 gezeigt, wird ein Verkapselungsmittel 86 zur Verkapselung des Antennensubstrats 38, RFIC-Dies 56 und der Metallsäule 78 darin aufgebracht und dann ausgehärtet. Das jeweilige Verfahren ist als Verfahren 234 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Das Verkapselungsmittel 86 füllt die Spalten zwischen RFIC-Die 56 und Antennensubstrat 38 aus. Das Verkapselungsmittel 86 kann eine Formmasse, eine Formunterfüllung, ein Epoxid und/oder ein Harz enthalten. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Verkapselungsmittel 86 ein Grundmaterial und Füllstoffpartikel im Grundmaterial. Das Grundmaterial kann ein Epoxid, ein Harz, ein Polymer oder dergleichen sein. Bei den Füllpartikeln kann es sich um sphärische Partikel aus Kieselsäure, Aluminiumoxid oder dergleichen handeln. Das Verkapselungsverfahren kann durch Aussetzungsformung durchgeführt werden, wobei ein Trennfilm (nicht gezeigt) auf das Antennensubstrat 38 gepresst wird, um zu verhindern, dass das Verkapselungsmittel 86 über dem Antennensubstrat 38 geformt wird. Beim Bilden des Klebefilms 84 umgibt das Verkapselungsmittel 86 auch den Klebefilm 84. Andernfalls wird, wenn Klebefilm 84 nicht gebildet wird, das Verkapselungsmittel 86 in den Spalt zwischen dem RFIC-Die 56 und Antennensubstrat 38 gefüllt. Während der gesamten Beschreibung werden die Strukturen und Komponenten, die über dem Trennfilm 62 liegen, in Kombination als rekonstruierter Wafer 88 bezeichnet.
  • Als nächstes wird die Bindung des rekonstruierten Wafers 88 zum Träger 60 gelöst. Das jeweilige Verfahren ist als Verfahren 236 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird zur Bindungslösung des rekonstruierten Wafers 88 ein Lichtstrahl auf den Trennfilm 62 projiziert, und das Licht geht durch den transparenten Träger 60 hindurch. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält das Licht einen Laserstrahl, der den gesamten Trennfilm 62 abtastet. Durch die Belichtung (zum Beispiel Laserscanning) kann der Träger 60 von der dielektrischen Pufferschicht 64 abgehoben werden, so dass der rekonstruierte Wafer 88 vom Träger 60 gelöst (demontiert) wird. Während der Belichtung wird der Trennfilm 62 als Reaktion auf die durch die Belichtung eingebrachte Wärme zersetzt, so dass der Träger 60 vom rekonstruierten Wafer 88 getrennt werden kann. Der resultierende rekonstruierte Wafer 88 ist in 18 gezeigt.
  • 18 stellt ferner die Bildung von elektrischen Verbindern 90 dar, die Lötbereiche umfassen können. Das jeweilige Verfahren ist als Verfahren 238 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist. Als nächstes kann der rekonstruierte Wafer 88 auf einem Band (nicht gezeigt) platziert werden, das an einem Dicing-Frame (nicht gezeigt) befestigt ist. Der rekonstruierte Wafer 88 wird dann in eine Mehrzahl von Packages 92, zum Beispiel in einem Sägeverfahren, vereinzelt. Das jeweilige Verfahren ist als Verfahren 240 im Verfahrensablauf 200 dargestellt, der in 23 gezeigt ist.
  • 19 stellt das Bonden von Package 92 an eine Package-Komponente 94 durch Lötbereiche 90 dar, wodurch das Package 10 gebildet wird. Gemäß einigen Ausführungsformen ist die Package-Komponente 94 eine Leiterplatte, ein anderes Package, ein Packages-Substrat, ein Interposer oder dergleichen. Eine Unterfüllung (nicht gezeigt) kann (oder kann nicht) zwischen Package 92 und Package-Komponente 94 angeordnet werden, um die Lötbereiche 90 zu schützen. Das resultierende Package 100 ist ein Multiband-Antennen-Package mit Multiband-Antennen 104 und 106 darin.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält das Package 100 die Antenne 104, die Patch 76A und Reflektor 102 enthält. Patch 76A ist ein Teil von RDLs 76, der sich in Umverteilungsstruktur 77 befindet. Patch 76A ist auch elektrisch und durch Signale mit dem RFIC-Die 56 durch die Einspeisungsleitung dazwischen verbunden, wobei die Einspeisungsleitung einige Teile von RDLs 76 enthält. Der Reflektor 102 der Antenne 104 kann elektrisch geerdet werden, zum Beispiel durch einen Lötbereich 90, und RDLs 70 und 74 und einen elektrischen Verbinder 50 zum Verbinden mit elektrischer Masse im RFIC-Die 56. Reflektor 102 wird in einer selektiven Schicht der Package-Komponente 94 gebildet, zum Beispiel in der Deckschicht, einer Bodenschicht oder einer anderen dazwischen liegenden Schicht. Der Abstand S1 zwischen Patch 76A und Reflektor 102 kann im Bereich von etwa 10 µm bis etwa 600 µm liegen. Die Positionen von Patch 76A und Reflektor 102 können ausgewählt werden, um den Abstand S1 auf einen wünschenswerten Wert einzustellen, zusätzlich zur Auswahl eines geeigneten Wertes für die Höhe der Lötbereiche 90.
  • Package 100 enthält auch Antenne 106 gemäß einigen Ausführungsformen. Antenne 106 enthält Patch 28A1 und Reflektor 76B, wobei der Reflektor 76B ein Teil von RDLs 76 ist. Patch 28A1 ist ein Teil der leitfähigen Merkmale 28 im Antennensubstrat 38. Patch 28A1 ist auch elektrisch und durch Signale mit RFIC-Die 56 durch die dazwischen liegende Einspeisungsleitung 56 verbunden, wobei die Einspeisungsleitung Teile von RDLs 76, die Metallsäule 78, den elektrischen Anschluss 34 und einen Teil des leitfähigen Merkmals 28A enthält. Reflektor 76B wird elektrisch geerdet, zum Beispiel durch eine RDL 76, um im RFIC-Die 56 mit der Masse verbunden zu sein. Der Abstand S2 zwischen Patch 28A1 und Reflektor 76B kann im Bereich zwischen etwa 10 µm und etwa 600 µm liegen. Die Positionen von Patch 28A1 und Reflektor 102 können gewählt werden, um den Abstand S2 auf einen geeigneten Wert einzustellen, zusätzlich zum Einstellen der Höhe des elektrischen Verbinders 34 und der Metallsäule 78. Aufgrund der Flexibilität bei der Einstellung der Bereiche und der Abstände jeder der Antennen 104 und 106 kann die Mittenfrequenz der Antenne 104 gleich, höher oder niedriger als die Mittenfrequenz der Antenne 106 sein und die Bandbreite der Antenne 104 kann breiter als, gleich oder schmaler als die Bandbreite der Antenne 106 sein.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält die Antenne 106 weiter Patch 28A2, das potentialfrei ist. Dementsprechend enthält Antenne 106 gestapelte Patches 28A2 und 28A1, so dass die Bandbreite der Antenne 106 weiter erhöht werden kann. Gemäß alternativen Ausführungsformen wird Patch 28A2 nicht gebildet. Dementsprechend ist Patch 28A2 mit gestrichelten Linien dargestellt, um zu zeigen, dass es gemäß verschiedenen Ausführungsformen gebildet werden kann oder nicht.
  • Wie in 19 dargestellt, ist Antenne 104 gemäß einigen Ausführungsformen vom Antennensubstrat 38 versetzt, so dass das Antennensubstrat 38 die Antenne 104 nicht abdeckt, um die Antenne 104 vom Empfang oder Emittieren von Signalen nach oben ungünstig zu blockieren. Gemäß alternativen Ausführungsformen kann sich das Antennensubstrat 38 weiter erstrecken, um die Antenne 104 abzudecken, wenn die Materialien des Substrats 38 die Antenne 104 nicht signifikant beeinflussen, und gestrichelte Linien 87 zeigen, wohin sich der dielektrische Kern 20 und die dielektrischen Schichten 30A und 30B erstrecken können. Dementsprechend können die linken Ränder des Verkapselungsmittels 86, des Antennensubstrats 38 und der Umverteilungsstruktur 77 miteinander bündig sein und die rechten Ränder des Verkapselungsmittels 86, des Antennensubstrats 38 und Umverteilungsstruktur 77 können miteinander bündig sein. Die ähnlich gestrichelten Linien 87 sind auch in 20, 21 und 22A gezeigt. RFIC-Die 56 hingegen kann vom Antennensubstrat 38 überlappt werden. Jede von Antennen 104 und 106 kann eine Patch-Antenne und oder eine End-Fire-Antenne sein. Gemäß einigen Ausführungsformen ist Antenne 104 eine Patch-Antenne und ihre Signalrichtung ist eine Aufwärtsrichtung. Antenne 106 kann auch eine End-Fire-Antenne sein, die am rechten Ende der Umverteilungsstruktur 77 und des Antennensubstrats 38 gebildet sein kann, damit die Signalfeuerrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung von der Antenne 106 nach rechts ist.
  • Gemäß einigen Ausführungsformen beeinflussen die Bereiche (in Draufsicht) der Antennen 104 und 106 die Mittenfrequenzen der jeweiligen Antennen und je größer die Bereiche, desto höher die Mittenfrequenzen. Andererseits können die Abstände S1 und S2 die Bandbreiten der jeweiligen Antennen 104 und 106 beeinflussen und je größer die Abstände S1 und S2, desto größer die jeweiligen Bandbreiten. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann jeder der Abstände S1 und S2 unabhängig, ohne den anderen zu beeinflussen, eingestellt werden, so dass die Bandbreiten der jeweiligen Antennen 104 und 106 unabhängig voneinander eingestellt werden können, um in wünschenswerten Bereichen zu sein. Die Abstände S1 und S2 können sich voneinander unterscheiden oder gleich sein. Auch die Bereiche der Antennen 104 und 106 können unabhängig voneinander eingestellt werden, so dass die Mittenfrequenzwerte der jeweiligen Antennen 104 und 106 unabhängig voneinander eingestellt werden können. Dementsprechend können Antennen 104 und 106 unterschiedliche Bänder haben und sind in Kombinationsform Multiband-Antennen.
  • Es ist klar, dass eine Verwendung der Struktur gemäß den Ausführungsformen der vorliegenden Offenbarung zu unterschiedlichen Abständen führen kann, indem die Positionen der Antennenkomponenten verschoben werden. Beispielsweise stellen 20 und 21 die Packages 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung dar. Sofern nicht anders angegeben, sind die Materialien und die Bildungsverfahren der Komponenten in diesen Ausführungsformen im Wesentlichen die gleichen wie bei gleichartigen Komponenten, die in den vorhergehenden Ausführungsformen, die in 1 bis 19 gezeigt sind, durch ähnliche Bezugszeichen bezeichnet sind. Die Einzelheiten über das Entstehungsverfahren und die Materialien der in 20 und 21 gezeigten Komponenten können somit in der Besprechung der vorhergehenden Ausführungsformen gefunden werden.
  • Bezogen auf 20 wird der Reflektor 120 von Antenne 106, anstatt in der Umverteilungsstruktur 77 gebildet zu werden (wie mit 76B in 19 dargestellt), im Package 94 gebildet. Dadurch wurde der Abstand S2', das heißt der Abstand zwischen Patch 28A1 und Reflektor 120, deutlich vergrößert. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung liegt der Abstand S2' im Bereich zwischen etwa 20 µm und etwa 1.200 µm. Zwischen Patch 28A1 und Reflektor 120 befindet sich kein elektrisch leitfähiges Merkmal. Die Vergrößerung des Abstands S2' kann zu einer Vergrößerung der Bandbreite der Antenne 106 führen und daher kann Antenne 106 verwendet werden, wenn eine große Bandbreite wünschenswert ist. Darüber hinaus kann Patch 28A2 gebildet werden oder nicht und ist mit gestrichelter Linie dargestellt.
  • Unter Bezugnahme auf 21 wird der Reflektor 120 von Antenne 106, anstatt in Umverteilungsstruktur 77 gebildet zu werden, auch in Package 94 gebildet. Darüber hinaus wird Patch 28A3 auf der Oberseite des Antennensubstrats 38 gebildet und die Einspeisungsleitung, die mit Patch 28A3 verbunden ist, enthält Metallsäule 78, Lötbereich 34, leitfähiges Merkmal 28A und Durchkontaktierung 26A im Antennensubstrat 38. Dadurch wird der Abstand S2", das heißt der Abstand zwischen Patch 28A3 und Reflektor 120, deutlich vergrößert. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung liegt der Abstand S2" im Bereich zwischen etwa 200 µm und etwa 1.700 µm. Zwischen Patch 28A3 und Reflektor 120 befindet sich kein elektrisch leitfähiges Merkmal. Die Vergrößerung des Abstands S2" kann zu einer weiteren Vergrößerung der Bandbreite der Antenne 106 führen, daher kann Antenne 106 verwendet werden, wenn eine große Bandbreite wünschenswert ist.
  • 22A zeigt ein zusätzliches Vorrichtungs-Die 57, das an Umverteilungsstruktur 77 gebondet ist. Das Bonden kann durch Metallsäule 78' erfolgen, die das Vorrichtungs-Die 57 mit Antennensubstrat 38 verbindet. Gemäß einigen Ausführungsformen ist das Vorrichtungs-Die 57 auch ein RFIC-Die. Jede der Antennen 104 und 106 kann elektrisch mit einem der Vorrichtungs-Dies 56 und 57 verbunden werden. Gemäß anderen Ausführungsformen enthält das Vorrichtungs-Die 57 andere Schaltkreise als die RFIC-Schaltungen, und die anderen Schaltungen enthalten, ohne aber darauf beschränkt zu sein, LNA, verlustarme Filter, Leistungsverstärker, PMICs, Speicher, MEMS-Vorrichtungen und/oder andere Logikschaltungen. Eine unabhängige passive Vorrichtung (IPD, Independent Passive Device) 122, die ein Kondensator, eine Drosselspule, ein Widerstand oder dergleichen sein kann, kann zur Signalverbesserung an die Umverteilungsstruktur 77 gebondet werden.
  • 22B zeigt eine Draufsicht des Packages 100, wie in 22A dargestellt. Die in 22A dargestellte Querschnittsansicht ergibt sich aus dem Referenzquerschnitt 22A-22A in 22B. Es gibt eine Mehrzahl von Metallsäulen 78 (und der entsprechenden Lötbereiche 34), die als Ring angeordnet werden können, der das RFIC-Die 56 und Vorrichtungs-Die 57 umschließt. Die Patches 76A und 28A1 sind ebenfalls dargestellt.
  • In den oben dargestellten Ausführungsformen sind einige Verfahren und Merkmale gemäß einigen Ausführungsformen der vorliegenden Offenbarung besprochen, um ein dreidimensionales (3D) Package zu bilden. Andere Merkmale und Verfahren können ebenfalls enthalten sein. Beispielsweise können Teststrukturen enthalten sein, um den Verifizierungstest des 3D-Packages oder der 3DIC-Vorrichtungen zu unterstützen. Die Prüfstrukturen können zum Beispiel Testpads umfassen, die in einer Umverteilungsschicht oder auf einem Substrat gebildet sind, das das Testen der 3D-Package oder 3DIC, die Verwendung von Sonden und/oder Prüfkarten und dergleichen ermöglicht. Die Verifizierungstests können an Zwischenstrukturen sowie an der endgültigen Struktur durchgeführt werden. Darüber hinaus können die hier in diesem Zusammenhang offenbarten Strukturen und Methoden in Verbindung mit Testmethoden verwendet werden, die eine Zwischenüberprüfung bekannter guter Dies beinhalten, um den Ertrag zu erhöhen und die Kosten zu senken.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Durch die Verwendung verschiedener Package-Komponenten in einem Package, um Antennen mit unterschiedlichen Abständen zu bilden, können die Bandbreiten der Antennen so ausgelegt sein, dass sie wünschenswerte Werte aufweisen. Die unterschiedlichen Abstände werden erreicht, indem die Komponenten von Antennen an ausgewählten Positionen platziert werden. Darüber hinaus wird eine breite Bandbreite möglicherweise durch die Einführung von gestapelten Patch-Antennen erreicht. Dementsprechend können Multibandantennen in ein gleiches Package integriert werden, ohne die Mittenfrequenzen und Bandbreiten der Antennen zu opfern.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Verfahren das Bonden eines Antennensubstrats an eine Umverteilungsstruktur, wobei das Antennensubstrat einen ersten Teil einer ersten Antenne umfasst, und die Umverteilungsstruktur einen zweiten Teil der ersten Antenne umfasst; Verkapseln des Antennensubstrats in einem Verkapselungsmittel; und Bonden einer Package-Komponente an die Umverteilungsstruktur, wobei eines von der Umverteilungsstruktur und dem Antennensubstrat einen dritten Teil einer zweiten Antenne umfasst und die Package-Komponente einen vierten Teil der zweiten Antenne umfasst. In einer Ausführungsform umfasst das Verfahren ferner das Bonden eines RFIC-Dies an die Umverteilungsstruktur, wobei das RFIC-Die elektrisch an eine der ersten Antenne und der zweiten Antenne gekoppelt ist. In einer Ausführungsform umfasst das Verfahren ferner das Anhaften eines Klebefilms an das RFIC-Die, wobei der Klebefilm gegenüberliegende Oberflächen aufweist, die das RFIC-Die und das Antennensubstrat kontaktieren. In einer Ausführungsform werden das Antennensubstrat und die Package-Komponente an gegenüberliegende Seiten der Umverteilungsstruktur gebondet. In einer Ausführungsform umfasst der erste Teil der ersten Antenne ein Patch und der zweite Teil der ersten Antenne umfasst einen geerdeten Reflektor. In einer Ausführungsform umfasst der dritte Teil der zweiten Antenne ein Patch und der vierte Teil der ersten Antenne umfasst einen geerdeten Reflektor. In einer Ausführungsform umfasst das Verfahren ferner Bilden der Umverteilungsstruktur, umfassend: Bilden einer Mehrzahl von Umverteilungsleitungen, wobei sich der erste Teil der ersten Antenne und der dritte Teil der zweiten Antenne in der Mehrzahl von Umverteilungsleitungen befindet; und Bilden einer Metallsäule auf einer der mehreren Umverteilungsleitungen, wobei das Antennensubstrat an die Metallsäule gebondet ist. In einer Ausführungsform umfasst das Verfahren ferner die Bildung des Antennensubstrats, umfassend: Bilden von Durchgangslöchern in einem Deckensubstrat, wobei das Deckensubstrat einen dielektrischen Kern umfasst, und Metallschichten an gegenüberliegenden Seiten des dielektrischen Kerns; Füllen der Durchgangslöcher zur Bildung von Durchkontaktierungen; und Ätzen der Metallschichten zur Bildung von Umverteilungsleitungen, die mit den Durchkontaktierungen verbunden sind.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Verfahren das Bonden eines RFIC-Dies an eine Umverteilungsstruktur, das Bonden eines Antennensubstrats an die Umverteilungsstruktur und das Bonden einer Leiterplatte an die Umverteilungsstruktur, wobei jedes der Umverteilungsstruktur, des Antennensubstrats und der Leiterplatte mindestens eine Komponente umfasst, die ausgewählt ist aus einer ersten Antenne und einer zweiten Antenne, wobei die erste Antenne ein erstes Patch und einen ersten Reflektor mit einem ersten Abstand dazwischen umfasst und die zweite Antenne ein zweites Patch und einen zweiten Reflektor mit einem zweiten Abstand dazwischen umfasst, wobei sich der erste Abstand vom zweiten Abstand unterscheidet. In einer Ausführungsform werden erste Komponenten der ersten Antenne sowohl auf die Umverteilungsstruktur als auch auf das Antennensubstrat verteilt und zweite Komponenten der zweiten Antenne werden sowohl auf die Umverteilungsstruktur als auch auf die Leiterplatte verteilt. In einer Ausführungsform umfasst das Verfahren ferner die Umverteilungsstruktur, umfassend: Bilden einer Mehrzahl von dielektrischen Schichten; und Bilden einer Mehrzahl von Umverteilungsleitungen, wobei Teile der ersten Antenne und der zweiten Antenne in der Umverteilungsstruktur in der Mehrzahl von Umverteilungsleitungen sind. In einer Ausführungsform umfasst das Verfahren ferner Bilden einer Metallsäule auf einer oberen Umverteilungsleitung in der Mehrzahl von Umverteilungsleitungen, wobei ein leitfähiges Merkmal im Antennensubstrat an die Metallsäule gebondet ist. In einer Ausführungsform ist das leitfähige Merkmal elektrisch mit einem Patch in der ersten Antenne verbunden. In einer Ausführungsform ist die Umverteilungsstruktur durch eine Mehrzahl von Lötbereichen an die Leiterplatte gebondet und eine Komponente in der zweiten Antenne befindet sich in der Leiterplatte und ist mit dem RFIC-Die über einen der Mehrzahl von Lötbereiche verbunden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Package eine Umverteilungsstruktur, ein Antennensubstrat, das an die Umverteilungsstruktur gebondet ist, und eine Leiterplatte, die an die Umverteilungsstruktur gebondet ist, wobei die Umverteilungsstruktur, das Antennensubstrat und die Leiterplatte in Kombination eine erste Antenne und eine zweite Antenne bilden, wobei jedes der Umverteilungsstruktur, des Antennensubstrats und der Leiterplatte mindestens eine Komponente der ersten Antenne und der zweiten Antenne umfasst. In einer Ausführungsform umfasst die erste Antenne ein erstes Patch und einen ersten Reflektor mit einem ersten Abstand dazwischen und die zweite Antenne umfasst ein zweites Patch und einen zweiten Reflektor mit einem zweiten Abstand dazwischen, und der erste Abstand unterscheidet sich vom zweiten Abstand. In einer Ausführungsform umfasst das Package ferner ein RFIC-Die, das an die Umverteilungsstruktur gebondet ist, wobei das RFIC-Die elektrisch mit einer der ersten Antenne und der zweiten Antenne verbunden ist. In einer Ausführungsform umfasst das Package ferner einen Klebefilm, der eine erste Oberfläche, die das RFIC-Die kontaktiert, und eine gegenüberliegende zweite Oberfläche, die das Antennensubstrat kontaktiert; und ein Verkapselungsmittel, das das Antennensubstrat und das RFIC-Die darin einkapselt. In einer Ausführungsform ist eine Oberseite des Verkapselungsmittels im Wesentlichen komplanar mit einer Oberseite des Antennensubstrats. In einer Ausführungsform umfasst die erste Antenne eine Patch-Antenne, wobei das Antennensubstrat ein Patch der Patch-Antenne umfasst und eine der Umverteilungsstrukturen und die Leiterplatte einen Reflektor der Patch-Antenne umfasst.
  • Zuvor wurden Merkmale mehrerer Ausführungsformen umrissen, so dass die Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten wissen, dass sie die vorliegende Offenbarung ohne weiteres als Grundlage für die Gestaltung oder Änderung anderer Verfahren und Strukturen für die Durchführung derselben Zwecke und/oder die Erreichung derselben Vorteile der hier vorgestellten Ausführungsformen verwenden können. Die Fachleute sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Substitutionen und Abänderungen hierin vornehmen können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62785782 [0001]

Claims (20)

  1. Verfahren, umfassend: Bonden eines Antennensubstrats an eine Umverteilungsstruktur, wobei das Antennensubstrat einen ersten Teil einer ersten Antenne umfasst und die Umverteilungsstruktur einen zweiten Teil der ersten Antenne umfasst; Verkapseln des Antennensubstrats in einem Verkapselungsmittel; und Bonden einer Package-Komponente an die Umverteilungsstruktur, wobei eines der Umverteilungsstruktur und des Antennensubstrats einen dritten Teil einer zweiten Antenne umfasst und die Package-Komponente einen vierten Teil der zweiten Antenne umfasst.
  2. Verfahren nach Anspruch 1, das ferner ein Bonden eines integrierten Hochfrequenzschaltungs- (RFIC, Radio-Frequency Integrated Circuit)-Dies an die Umverteilungsstruktur umfasst, wobei das RFIC-Die elektrisch an mindestens eine der ersten Antenne und der zweiten Antenne gekoppelt ist.
  3. Verfahren nach Anspruch 2, das ferner ein Anhaften eines Klebefilms an das RFIC-Die umfasst, wobei der Klebefilm entgegengesetzte Oberflächen aufweist, die das RFIC-Die und das Antennensubstrat kontaktieren.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Antennensubstrat und die Package-Komponente an entgegengesetzte Seiten der Umverteilungsstruktur gebondet sind.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Teil der ersten Antenne ein Patch umfasst und der zweite Teil der ersten Antenne einen geerdeten Reflektor umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der dritte Teil der zweiten Antenne ein Patch umfasst und der vierte Teil der ersten Antenne einen geerdeten Reflektor umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Bilden der Umverteilungsstruktur, umfassend: Bilden einer Mehrzahl von Umverteilungsleitungen, wobei sich der erste Teil der ersten Antenne und der dritte Teil der zweiten Antenne in der Mehrzahl der Umverteilungsleitungen befinden; und Bilden einer Metallsäule auf einer der Mehrzahl von Umverteilungsleitungen, wobei das Antennensubstrat an die Metallsäule gebondet ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Bilden des Antennensubstrats, umfassend: Bilden von Durchgangslöchern in einem Deckensubstrat, wobei das Deckensubstrat einen dielektrischen Kern und Metallschichten an entgegengesetzten Seiten des dielektrischen Kerns umfasst; Füllen der Durchgangslöcher, um Durchkontaktierungen auszubilden; und Ätzen der Metallschichten zur Bildung von Umverteilungsleitungen, die mit den Durchgangskontaktierungen verbunden sind.
  9. Verfahren, umfassend: Bonden eines integrierten Hochfrequenzschaltungs- (RFIC) Dies an eine Umverteilungsstruktur; Bonden eines Antennensubstrats an die Umverteilungsstruktur; und Bonden einer Leiterplatte an die Umverteilungsstruktur, wobei jedes der Umverteilungsstruktur, des Antennensubstrats und der Leiterplatte mindestens eine Komponente einer oder beider einer ersten Antenne und einer zweiten Antenne umfasst, wobei die erste Antenne ein erstes Patch und einen ersten Reflektor mit einem ersten Abstand dazwischen umfasst und die zweite Antenne ein zweites Patch und einen zweiten Reflektor mit einem zweiten Abstand dazwischen umfasst, wobei sich der erste Abstand vom zweiten Abstand unterscheidet.
  10. Verfahren nach Anspruch 9, ferner umfassend ein Verteilen erster Komponenten der ersten Antenne sowohl auf die Umverteilungsstruktur als auch auf das Antennensubstrat und ein Verteilen zweiter Komponenten der zweiten Antenne sowohl auf die Umverteilungsstruktur als auch auf die Leiterplatte.
  11. Verfahren nach Anspruch 9 oder 10, ferner umfassend ein Bilden der Umverteilungsstruktur, umfassend: Bilden einer Mehrzahl von dielektrischen Schichten; und Bilden einer Mehrzahl von Umverteilungen, wobei Teile der ersten Antenne und der zweiten Antenne in der Umverteilungsleitungen Teile der Mehrzahl von Umverteilungsleitungen sind.
  12. Verfahren nach Anspruch 11, weiter umfassend ein Bilden einer Metallsäule auf einer oberen Umverteilungsleitung der Mehrzahl der Umverteilungsleitungen, wobei ein leitfähiges Element in dem Antennensubstrat an die Metallsäule gebondet ist.
  13. Verfahren nach Anspruch 12,wobei das leitfähige Element elektrisch mit einem Patch in der ersten Antenne verbunden ist.
  14. Verfahren nach einem der Ansprüche 9 bis 13,wobei die Umverteilungsstruktur durch eine Mehrzahl von Lötbereichen an die Leiterplatte gebondet ist und sich eine Komponente in der zweiten Antenne in der Leiterplatte befindet und durch eine Mehrzahl von Lötbereichen mit dem RFIC-Die verbunden ist.
  15. Package, umfassend: eine Umverteilungsstruktur; ein Antennensubstrat, das an die Umverteilungsstruktur gebondet ist, und eine Leiterplatte, die an die Umverteilungsstruktur gebondet ist, wobei die Umverteilungsstruktur, das Antennensubstrat und die Leiterplatte in Kombination eine erste Antenne und eine zweite Antenne bilden, wobei jedes der Umverteilungsstruktur, des Antennensubstrats und der Leiterplatte mindestens eine Komponente einer oder beider der ersten Antenne und der zweiten Antenne umfasst.
  16. Package nach Anspruch 15, wobei die erste Antenne ein erstes Patch und einen ersten Reflektor mit einem ersten Abstand dazwischen umfasst und die zweite Antenne ein zweites Patch und einen zweiten Reflektor mit einem zweiten Abstand dazwischen umfasst und der erste Abstand sich vom zweiten Abstand unterscheidet.
  17. Package nach Anspruch 15 oder 16, ferner umfassend ein an die Umverteilungsstruktur gebondetes integriertes Hochfrequenzschaltungs- (RFIC) Die, wobei das RFIC-Die elektrisch mit mindestens einer der ersten Antenne und der zweiten Antenne verbunden ist.
  18. Package nach Anspruch 17 ferner umfassend: einen Klebefilm, der eine erste Oberfläche umfasst, die das RFIC-Die kontaktiert, und eine entgegengesetzte zweite Oberfläche, die das Antennensubstrat kontaktiert; und ein Verkapselungsmittel, das das Antennensubstrat und das RFIC-Die darin verkapselt.
  19. Package nach Anspruch 18, wobei eine obere Oberfläche des Verkapselungsmittels im Wesentlichen komplanar mit einer Oberseite des Antennensubstrats ist.
  20. Package nach einem der Ansprüche 15 bis 19, wobei die erste Antenne eine Patch-Antenne umfasst, wobei das Antennensubstrat ein Patch der Patch-Antenne umfasst und eine der Umverteilungsstruktur und der Leiterplatte einen Reflektor der Patch-Antenne umfasst.
DE102019124237.1A 2018-12-28 2019-09-10 Heterogene antenne im fan-out-package Pending DE102019124237A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862785782P 2018-12-28 2018-12-28
US62/785,782 2018-12-28
US16/559,143 US11532867B2 (en) 2018-12-28 2019-09-03 Heterogeneous antenna in fan-out package
US16/559,143 2019-09-03

Publications (1)

Publication Number Publication Date
DE102019124237A1 true DE102019124237A1 (de) 2020-07-02

Family

ID=71079774

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019124237.1A Pending DE102019124237A1 (de) 2018-12-28 2019-09-10 Heterogene antenne im fan-out-package

Country Status (4)

Country Link
US (2) US11996606B2 (de)
CN (1) CN111383926B (de)
DE (1) DE102019124237A1 (de)
TW (1) TWI757674B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4268279A4 (de) * 2020-12-23 2024-08-21 Intel Corporation Vorrichtung-zu-vorrichtung-kommunikationssystem, pakete und paketsystem
EP4156261B1 (de) * 2020-07-31 2024-10-09 Mitsubishi Electric Corporation Aktive phasengesteuerte gruppenantenne

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735530B2 (en) 2021-08-25 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of integrating RF antenna interposer with semiconductor package

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7444734B2 (en) * 2003-12-09 2008-11-04 International Business Machines Corporation Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
US8278749B2 (en) * 2009-01-30 2012-10-02 Infineon Technologies Ag Integrated antennas in wafer level package
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US9066424B2 (en) * 2013-07-15 2015-06-23 Hong Kong Applied Science and Technology Research Institute Company Limited Partitioned hybrid substrate for radio frequency applications
JP6279754B2 (ja) * 2013-12-09 2018-02-14 インテル コーポレイション パッケージングされたダイ用のセラミック上アンテナ
US9608334B2 (en) * 2014-03-31 2017-03-28 Nxp B.V. Radar antenna system
US9583811B2 (en) * 2014-08-07 2017-02-28 Infineon Technologies Ag Transition between a plastic waveguide and a semiconductor chip, where the semiconductor chip is embedded and encapsulated within a mold compound
US9843106B2 (en) * 2014-10-09 2017-12-12 Taiwan Semicondcutor Manufacturing Company, Ltd. Integrated fan out antenna and method of forming the same
US9735118B2 (en) * 2015-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Antennas and waveguides in InFO structures
US10770795B2 (en) * 2016-05-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna device and method for manufacturing antenna device
DE102017200124A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Packages mit integrierter oder eingebetteter Antenne
US10541464B2 (en) * 2017-01-17 2020-01-21 Sony Corporation Microwave antenna coupling apparatus, microwave antenna apparatus and microwave antenna package
US10354964B2 (en) * 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
TWI684260B (zh) 2017-05-11 2020-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10347598B2 (en) * 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
KR102019354B1 (ko) 2017-11-03 2019-09-09 삼성전자주식회사 안테나 모듈
US11043730B2 (en) * 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US11940172B2 (en) 2018-07-12 2024-03-26 Air Distribution Technologies Ip, Llc Diffuser of an HVAC system
KR102499038B1 (ko) 2018-12-06 2023-02-13 삼성전자주식회사 안테나 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4156261B1 (de) * 2020-07-31 2024-10-09 Mitsubishi Electric Corporation Aktive phasengesteuerte gruppenantenne
EP4268279A4 (de) * 2020-12-23 2024-08-21 Intel Corporation Vorrichtung-zu-vorrichtung-kommunikationssystem, pakete und paketsystem

Also Published As

Publication number Publication date
TW202029454A (zh) 2020-08-01
TWI757674B (zh) 2022-03-11
US20240297432A1 (en) 2024-09-05
CN111383926B (zh) 2022-05-06
CN111383926A (zh) 2020-07-07
US11996606B2 (en) 2024-05-28
US20230104551A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
DE102013104369B4 (de) Einbetten von Materialien mit niedrigem k-Wert in Antennen
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102019128460B4 (de) Halbleiterpackages und verfahren für deren herstellung
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102015105981B4 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102016100021B4 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018130254A1 (de) Halbleiterpakete und -verfahren zur bildung derselben
DE102018106761A1 (de) Halbleiter-package mit routing bei zweiseitigem metall
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102019124237A1 (de) Heterogene antenne im fan-out-package
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102018125372B4 (de) Elektromagnetischer abschirmungsaufbau in einem info-package und verfahren zu dessen herstellung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication