DE102017119346A1

DE102017119346A1 - Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils

Info

Publication number: DE102017119346A1
Application number: DE102017119346.4A
Authority: DE
Inventors: Paola Altieri-Weimar; Ingo Neudecker; Andreas Plössl; Marcus ZENGER
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2017-08-24
Filing date: 2017-08-24
Publication date: 2019-02-28
Also published as: US20200227604A1; WO2019037968A1; US11183621B2

Abstract

Es wird ein Bauteil (100) mit einem Halbleiterchip (10), einer Pufferschicht (3), einer Verbindungsschicht (4) und einem metallischen Träger (9) angegeben. Der Halbleiterchip umfasst ein Substrat (1) und einen darauf angeordneten Halbleiterkörper (2). Der metallische Träger weist einen thermischen Ausdehnungskoeffizienten auf, der mindestens 1,5-mal so groß ist wie ein thermischer Ausdehnungskoeffizient des Substrats oder des Halbleiterchips, oder umgekehrt. Der Halbleiterchip ist mittels der Verbindungsschicht auf dem metallischen Träger derart befestigt, dass die Pufferschicht zwischen dem Halbleiterchip und der Verbindungsschicht angeordnet ist, wobei der Halbleiterchip an die Pufferschicht angrenzt. Bevorzugt weist die Pufferschicht eine Fließspannung auf, die mindestens 10 MPa ist und höchstens 300 MPa beträgt.
Des Weiteren wird ein Verfahren zur Herstellung eines solchen Bauteils angegeben.

Description

Es wird ein Bauteil, insbesondere ein optoelektronisches Bauteil, mit hoher mechanischer Stabilität angegeben. Des Weiteren wird ein Verfahren zur Herstellung eines Bauteils angegeben.
Bei einem Bauteil aufweisend einen Halbleiterchip, der mittels einer Verbindungsschicht auf einem metallischen Träger befestigt ist, treten bei Temperaturschwankungen aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten auf der Trägerseite und auf der Halbleiterchipseite oft innere thermo-mechanische Verspannungen auf. Die inneren Verspannungen können zu Schädigungen, insbesondere zu ungewünschten Deformationen des Bauteils oder des Halbleiterchips führen, wobei die Deformationen mechanische Brüche im Bauteil oder starke Verbiegungen und schließlich eine Delamination des Halbleiterchips verursachen können.
Eine Aufgabe ist es, ein Bauteil mit erhöhter mechanischer Stabilität anzugeben. Eine weitere Aufgabe besteht darin, ein vereinfachtes und effizientes Verfahren zur Herstellung eines mechanisch stabilen Bauteils anzugeben.
Gemäß zumindest einer Ausführungsform eines Bauteils weist dieses einen Halbleiterchip auf. Der Halbleiterchip kann ein Substrat und einen auf dem Substrat angeordneten Halbleiterkörper umfassen. Insbesondere weist der Halbleiterkörper eine Diodenstruktur auf. Zum Beispiel umfasst der Halbleiterkörper eine optisch aktive Zone, insbesondere eine p-n-Übergangszone. Im Betrieb des Halbleiterchips ist die optisch aktive Zone insbesondere eingerichtet, elektromagnetische Strahlung im sichtbaren, ultravioletten oder im infraroten Spektralbereich zu emittieren oder zu detektieren. Zum Beispiel ist der Halbleiterchip eine lichtemittierende Diode (LED), etwa eine lichtemittierende Hochleistungsdiode, oder eine Photodiode.
Das Substrat kann ein Aufwachssubstrat sein, auf dem der Halbleiterkörper epitaktisch aufgewachsen ist. Auch ist es möglich, dass das Substrat verschieden von einem Aufwachssubstrat ist. Der Halbleiterchip kann frei von einem Aufwachssubstrat sein. Das Substrat, auf dem der Halbleiterkörper angeordnet ist, kann einen Grundkörper aufweisen, der elektrisch isolierend ausgebildet ist. Das Substrat kann insgesamt elektrisch isolierend sein.
Insbesondere ist das Substrat, insbesondere ein Grundkörper des Substrats, aus einem Material gebildet, das verschieden von einem Metall ist. Zum Beispiel basiert das Substrat oder der Grundkörper des Substrats auf einem Halbleitermaterial, etwa auf Si oder Ge, oder auf einem keramischen Material, etwa auf SiN oder SiC. Das Substrat kann zusätzlich Füllstoffe etwa aus Kunstoffen aufweisen. Insbesondere kann das Substrat aus einer Mischung aus einem keramischen Material und/oder Halbleitermaterial und einem Kunststoff oder mehreren Kunststoffen gebildet sein. Es ist möglich, dass mindestens 50, 60, 70, 80, oder mindestens 90 % des Gewichts und/oder des Volumens des Halbleiterchips auf das Substrat entfallen. Alternativ oder ergänzend ist es möglich, dass das Substrat einen metallischen Durchkontakt oder mehrere etwa zwei metallische Durchkontakte aufweist. In diesem Fall kann das Substrat einen Grundkörper aufweisen, der aus einem Halbleitermaterial oder aus einem elektrisch isolierenden Material gebildet ist. Der Durchkontakt oder die Mehrzahl von Durchkontakten kann sich durch den Grundkörper hindurch, etwa von einer Rückseite des Substrats bis zu einer Vorderseite des Substrats, erstrecken.
Gemäß zumindest einer Ausführungsform des Bauteils weist dieses einen metallischen Träger auf. Der Halbleiterchip mit dem Substrat ist auf dem metallischen Träger angeordnet. Der metallische Träger kann einen Grundkörper aus Metall aufweisen. Zum Beispiel ist der metallische Träger ein Leiterrahmen oder eine Leiterplatte mit einem Metallkern, etwa eine Metallkernplatine. Unter einem metallischen Träger wird allgemein ein Träger verstanden, dessen Metallanteil mindestens 50, 60, 70, 80, 90 oder mindestens 95 % des gesamten Gewichts und/oder des gesamten Volumens des Trägers beträgt. Das Bauteil wird insbesondere hauptsächlich von dem metallischen Träger mechanisch getragen. Der metallische Träger ist insbesondere verschieden von einem allgemeinen Chipträger, der den Halbleiterkörper trägt und den Halbleiterchip stabilisiert. Zum Beispiel kann das Bauteil eine Mehrzahl von Halbleiterchips aufweisen, die jeweils ein separates Substrat enthalten und auf einem gemeinsamen metallischen Träger angeordnet sind.
Gemäß zumindest einer Ausführungsform des Bauteils weist dieses eine Verbindungsschicht zwischen dem Halbleiterchip und dem metallischen Träger auf. Bevorzugt ist die Verbindungsschicht eine Lotschicht, insbesondere eine auf AuSn basierende Lotschicht und/oder eine indiumhaltige Lotschicht. Durch die Verbindungsschicht kann der Halbleiterchip auf dem metallischen Träger fixiert werden, zum Beispiel derart, dass das Substrat des Halbleiterchips dem metallischen Träger zugewandt ist. In vertikaler Richtung befindet sich das Substrat etwa zwischen dem Halbleiterkörper und dem Träger des Bauteils. Alternativ ist es möglich, dass der Halbleiterchip auf dem metallischen Träger derart fixiert ist, dass sich der Halbleiterkörper zwischen dem Substrat und dem Träger befindet.
Unter einer vertikalen Richtung wird allgemein eine Richtung verstanden, die quer insbesondere senkrecht, zu einer Haupterstreckungsfläche des Halbleiterkörpers gerichtet ist. Die vertikale Richtung ist etwa eine Wachstumsrichtung des Halbleiterkörpers. Unter einer lateralen Richtung wird demgegenüber eine Richtung verstanden, die entlang insbesondere parallel, zu der Haupterstreckungsfläche des Halbleiterkörpers verläuft. Die vertikale Richtung und die laterale Richtung sind insbesondere senkrecht zueinander.
Gemäß zumindest einer Ausführungsform des Bauteils weist der metallische Träger einen thermischen Ausdehnungskoeffizienten auf, der mindestens 1,5-mal, zweimal, dreimal, viermal, fünfmal oder mindestens zehnmal so groß ist wie ein thermischer Ausdehnungskoeffizient des Substrats des Halbleiterchips oder des gesamten Halbleiterchips. Im Zweifel wird unter einem thermischen Ausdehnungskoeffizienten einer Schicht ein mittlerer thermischer Ausdehnungskoeffizient, etwa ein mittlerer thermischer Längenausdehnungskoeffizient dieser Schicht verstanden, der unter fachüblichen Normbedingungen ermittelt wird.
Gemäß zumindest einer Ausführungsform des Bauteils weist dieses eine Pufferschicht auf. Die Pufferschicht kann zwischen dem Halbleiterchip und dem Träger angeordnet sein. Bevorzugt ist die Pufferschicht zwischen dem Halbleiterchip und der Verbindungsschicht angeordnet. Die Pufferschicht grenzt insbesondere an den Halbleiterchip an. Die Pufferschicht kann an das Substrat oder an eine Rückseite des Halbleiterchips und/oder an die Verbindungsschicht angrenzen. Zwei benachbarte Schichten grenzen aneinander an, wenn sie insbesondere im direkten Kontakt stehen oder sich zwischen ihnen nur eine einzige weitere Schicht, insbesondere eine Verbindungsschicht, oder eine Verbindungsstruktur befindet.
Insbesondere ist die Pufferschicht hinsichtlich deren Materialauswahl und/oder Geometrie dazu eingerichtet, innere mechanische Spannungen im Bauteil, etwa thermo-mechanische Verspannungen in der Verbindungsschicht, im Substrat, im Halbleiterchip und/oder im metallischen Träger auszugleichen oder zu reduzieren. Zweckmäßig ist die Pufferschicht aus einem duktilen Material gebildet. Zum Beispiel ist die Pufferschicht eine duktile metallische Schicht oder eine duktile Metallschicht, die ein Metall wie Gold, Aluminium, Kupfer oder Ähnliches enthalten kann.
Gemäß zumindest einer Ausführungsform des Bauteils weist die Pufferschicht eine Fließspannung auf, die höchstens 300 MPa beträgt. Bevorzugt beträgt die Fließspannung der Pufferschicht zwischen einschließlich 10 MPa und 300 MPa, etwa zwischen 50 MPa und 300 MPa, 100 MPa und 300 MPa, 150 MPa und 300 MPa, 200 MPa und 300 MPa oder zwischen einschließlich 10 MPa und 250 MPa, 10 MPa und 200 MPa, 10 MPa und 150 MPa, 10 MPa und 100 MPa oder zwischen einschließlich 100 MPa und 200 MPa.
Unter einer Fließspannung einer Schicht wird allgemein diejenige Normalspannung verstanden, die zum Erreichen und Aufrechterhalten des plastischen Fließens bei einachsigem Spannungszustand der betreffenden Schicht erforderlich ist. Die Fließspannung einer Schicht kann allgemein auch als mittlere Fließspannung dieser Schicht aufgefasst werden. Die Fließspannung ist hauptsächlich vom Werkstoff, von der Größe der Verformung, der Dehnrate bzw. Verformungsrate und von der Umformungstemperatur abhängig. Die unter fachüblichen Normbedingungen ermittelten Werte für Fließspannung für bekannte Werkstoffe können den Standardwerken entnommen werden. Im Zweifel können die Werte für Fließspannung bei einer Verformung, die 0,2 % höher liegt als die linearelastische Verformung, und bei einer Gesamtdehnrate zwischen einschließlich 10^-6/s und 10^-2/s oder zwischen einschließlich 10^-6/s und 10^-4/s, etwa bei 5*10^-4/s oder bei 10^-5/s, und bei Umformungstemperaturen zwischen einschließlich -50 °C und 280 °C, etwa bei einer Umformungstemperatur von 20 °C oder 75 °C ermittelt werden.
Gemäß zumindest einer Ausführungsform des Bauteils ist die Pufferschicht grobkörnig ausgebildet. Zum Beispiel weist die Pufferschicht eine mittlere Korngröße auf, die größer als 100 nm ist, zum Beispiel zwischen einschließlich 100 nm und 150 nm, zwischen einschließlich 100 nm und 200 nm, zwischen einschließlich 100 nm und 300 nm, oder zwischen einschließlich 100 nm und 1 µm. Die grobkörnigen Partikel der Pufferschicht können Metalle oder Metalllegierungen sein. Insbesondere können die grobkörnigen Partikel in einem Matrixmaterial etwa aus einem Kunststoff eingebettet sein. Je nachdem wie grobkörnig die Pufferschicht ausgebildet ist, kann deren Fließgrenze eingestellt werden. Je grobkörniger die Pufferschicht ist, desto kleiner ist deren Fließspannung.
In mindestens einer Ausführungsform eines Bauteils weist dieses einen Halbleiterchip, eine Pufferschicht, eine Verbindungsschicht und einen metallischen Träger auf. Der Halbleiterchip umfasst ein Substrat und einen darauf angeordneten Halbleiterkörper. Der metallische Träger weist einen thermischen Ausdehnungskoeffizienten auf, der mindestens 1,5-mal so groß ist wie ein thermischer Ausdehnungskoeffizient des Substrats oder des Halbleiterchips. Der Pufferschicht kann zwischen dem metallischen Träger und dem Halbleiterchip angeordnet sein. Besonders bevorzugt ist der Halbleiterchip mittels der Verbindungsschicht auf dem metallischen Träger derart befestigt, dass die Pufferschicht zwischen dem Halbleiterchip und der Verbindungsschicht angeordnet. Zum Beispiel grenzt die Pufferschicht an den Halbleiterchip an. Insbesondere grenzt das Substrat an die Pufferschicht an. Des Weiteren weist die Pufferschicht eine Fließspannung auf, die mindestens 10 MPa ist und höchstens 300 MPa beträgt.
Durch die Anwesenheit der Pufferschicht können innere Verspannungen in dem Bauteil, die aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten auf der Trägerseite und auf der Halbleiterchipseite bei großen Temperaturschwankungen auftreten, reduziert werden. Eine Verformung des Halbleiterchips und/oder des Trägers etwa in Form von Verbiegungen kann somit bei schwankenden Einsatztemperaturen des Bauteils minimiert werden. Auch das Fixieren, etwa das Löten des Halbleiterchips auf dem Träger zur Bildung eines stabilen Bauteils kann mit der Verwendung der Pufferschicht zuverlässig durchgeführt werden, da die inneren mechanischen Verspannungen, die nach dem Löten und beim Abkühlen des Bauteils entstehen, zum großen Teil von der Pufferschicht aufgefangen werden können. Auch das Risiko bezüglich der Bildung von Rissen innerhalb der Verbindungsschicht und/oder des Trägers wird reduziert.
Gemäß zumindest einer Ausführungsform des Bauteils weisen/weist das Substrat und/oder der Träger im Vergleich zu der Pufferschicht eine größere vertikale Schichtdicke auf. Insbesondere ist die vertikale Schichtdicke des Substrats und/oder des Trägers mindestens dreimal, fünfmal, zehnmal, zwanzigmal oder mindestens fünfzigmal so groß wie die vertikale Schichtdicke der Pufferschicht.
Zum Beispiel weist die Pufferschicht eine vertikale Schichtdicke zwischen einschließlich 300 nm und 10 µm auf, etwa zwischen einschließlich 1 µm und 10 µm, 2 µm und 10 µm, 3 µm und 10 µm oder zwischen einschließlich 300 nm und 5 µm, 300 nm und 3 µm oder zwischen einschließlich 1 µm und 5 µm oder zwischen einschließlich 1 µm und 3 µm.
Das Substrat und/oder der metallische Träger können/kann dagegen eine vertikale Schichtdicke von mindestens 50 µm aufweisen, zum Beispiel zwischen einschließlich 50 µm und 100 µm, 50 µm und 150 µm, 50 µm und 200 µm, 50 µm und 300 µm oder zwischen einschließlich 50 µm und 400 µm. Es ist auch möglich, dass das Substrat und/oder der metallische Träger eine vertikale Schichtdicke größer als 400 µm aufweisen/aufweist.
Der metallische Träger kann als Wärmesenke für den Halbleiterchip dienen. Die Pufferschicht mit der vergleichsweise geringen vertikalen Ausdehnung weist somit einen geringen thermischen Widerstand auf, sodass die im Betrieb des Halbleiterchips erzeugte Wärme über die Pufferschicht in den metallischen Träger effizient zugeführt werden kann.
Gemäß zumindest einer Ausführungsform des Bauteils weisen/weist das Substrat und/oder der metallische Träger im Vergleich zu der Pufferschicht eine größere Fließspannung auf. Zum Beispiel beträgt der Unterschied mindestens 30 MPa, 40 MPa, 50 MPa, 60 MPa oder mindestens 100 MPa. Bei einer solchen Gestaltung des Bauteils werden im Vergleich zum Substrat und/oder zum metallischen Träger das Einsetzen und Aufrechterhalten des plastischen Fließens der Pufferschicht früher erreicht, wodurch Brüche innerhalb des Bauteils insbesondere im Bereich des Substrats vermieden werden können. Das Substrat kann dabei aus einem Halbleitermaterial oder aus einem keramischen Material gebildet und daher im Vergleich zu der Pufferschicht und dem metallischen Träger etwa spröder ausgebildet sein.
Gemäß zumindest einer Ausführungsform des Bauteils ist der thermische Ausdehnungskoeffizient des Substrats oder des Halbleiterchips kleiner als 15 ppm/K, etwa kleiner als 8 ppm/K, also kleiner als 8*10^-6 K^-1, zum Beispiel zwischen einschließlich 2 ppm/K und 15 ppm/K. Der thermische Ausdehnungskoeffizient des Trägers kann größer als 8 ppm/K sein, zum Beispiel zwischen einschließlich 8 ppm/K und 30 ppm/K. Insbesondere unterscheidet sich der thermische Ausdehnungskoeffizient des metallischen Trägers um mindestens 3 ppm/K, 5 ppm/K, 7 ppm/K oder um mindestens 10 ppm/K von dem thermischen Ausdehnungskoeffizienten des Substrats oder des Halbleiterchips.
Gemäß zumindest einer Ausführungsform des Bauteils ist das Substrat oder ein Grundkörper des Substrats aus einem keramischen Material, das auf SiN oder auf SiC basieren kann, oder aus einem Halbleitermaterial wie Si und Ge gebildet. Keramisches Material weist eine hohe Wärmeleitfähigkeit auf und eignet sich besonders als Material für das Substrat einer Hochleistungsdiode. Ein solches Substrat kann Kunststoffe und/oder metallische Durchkontakte aufweisen.
Gemäß zumindest einer Ausführungsform des Bauteils weist der Träger zumindest ein Material aus der Gruppe bestehend aus Ag, Al, Au, Cu, Mg, Mn, Ni, Pb, Pt, Sn, Mo, W und Zn auf.
Gemäß zumindest einer Ausführungsform des Bauteils weist die Pufferschicht zumindest ein Metall auf oder besteht aus einem Metall oder einer Metalllegierung. Insbesondere kann die Pufferschicht aus einem duktilen Metall wie Au, Al, Cu oder auf einem ähnlichen Metall gebildet sein. Bevorzugt ist die Pufferschicht bezüglich deren Materialauswahl und in Hinblick auf den Träger und das Substrat derart ausgebildet, dass diese eine geringere Fließspannung aufweist als der Träger und/oder das Substrat.
Gemäß zumindest einer Ausführungsform des Bauteils ist die Verbindungsschicht eine AuSn-basierte Lotschicht. Das Verbinden des Halbleiterchips mit dem Träger erfolgt bei einer Temperatur oberhalb der Schmelztemperatur des verwendeten Lots. Im Fall von AuSn ist die Schmelztemperatur um 280 °C oder größer. Beim Abkühlen reduziert sich die Größe des Bauteils, jedoch nicht gleichmäßig im Bereich des Halbleiterchips und im Bereich des Trägers. Es hat sich herausgestellt, dass die Pufferschicht aus einem Metall oder aus einer Metalllegierung mit einer Fließspannung zwischen einschließlich 10 MPa und 300 MPa, insbesondere zwischen einschließlich 100 MPa und 300 MPa, starke Verspannungen im Bauteil über ein großes Temperaturintervall etwa zwischen einschließlich -50 °C und 300 °C kompensieren kann. Somit lassen sich mögliche Verbiegungen des Halbleiterchips und/oder des Trägers oder eine Delamination des Halbleiterchips bei Temperaturschwankungen vermeiden.
Gemäß zumindest einer Ausführungsform des Bauteils weist dieses eine Konverterschicht auf, die Phosphore, also wellenlängenkonvertierende Leuchtstoffe enthält. Der Halbleiterchip ist insbesondere eine Licht emittierende Diode. Die Konverterschicht kann auf dem Halbleiterchip befestigt, etwa auf einer dem Träger abgewandten Oberfläche des Halbleiterchips angeordnet sein. Zum Beispiel ist die Konverterschicht auf einer dem Substrat abgewandten Oberseite des Halbleiterkörpers angeordnet. Ist der Halbleiterkörper zwischen dem Substrat und dem Träger angeordnet, kann die Konverterschicht auf einer dem Halbleiterkörper abgewandten Oberseite des Substrats angeordnet sein. Insbesondere ist die Konverterschicht im Betrieb des Bauteils eingerichtet, kurzwellige insbesondere blaue oder ultraviolette Anteile der von dem Halbleiterchip emittierten elektromagnetischen Strahlung in langwellige zum Beispiel in gelbe, grüne oder rote Anteile der elektromagnetischen Strahlung umzuwandeln.
Die Konverterschicht ist bevorzugt ein vorgefertigtes Konverterplättchen, das eine im Rahmen der Herstellungstoleranzen konstante vertikale Schichtdicke aufweisen kann. Das Konverterplättchen kann selbsttragend und insbesondere eben ausgebildet sein. Über eine weitere Verbindungsschicht kann das Konverterplättchen auf dem Halbleiterchip, etwa auf der Oberseite des Halbleiterchips, insbesondere auf der Oberseite des Halbleiterkörpers, befestigt werden. Die weitere Verbindungsschicht kann eine Haft- oder Klebstoffschicht sein und ist insbesondere verschieden von einer Lotschicht. Mit der Verwendung der Pufferschicht wird eine Verformung des Halbleiterchips verhindert oder zumindest reduziert, wodurch mechanische Spannungen insbesondere in der Kleberverbindung des Konverterplättchen zum Halbleiterchip und damit auch das Risiko hinsichtlich der Farbortverschiebung reduziert werden. Mit anderen Worten können Farbortsschwankungen, die auf Verformungen oder Verbiegungen der Konverterschicht oder des Konverterplättchens zurückzuführen sind, im Betrieb des Bauteils vermieden oder minimiert werden.
Durch die Pufferschicht werden mögliche Verbiegungen oder Verformungen des Bauteils oder des Halbleiterchips verhindert oder reduziert, sodass eine stabile Verbindung zwischen dem Konverterplättchen und dem Halbleiterchip sichergestellt werden kann. Ohne die Pufferschicht würden solche Verbiegungen oder Verformungen häufig auftreten, insbesondere wenn das Substrat und/oder der Träger eine vertikale Schichtdicke aufweisen/aufweist, die kleiner als 400 µm, insbesondere kleiner als 300 µm oder kleiner als 200 µm ist.
Gemäß zumindest einer Ausführungsform des Bauteils bedeckt die Pufferschicht mindestens 90 % einer dem Träger zugewandten Rückseite des Halbleiterchips beziehungsweise des Substrats. Beispielsweise bedeckt die Pufferschicht die Rückseite des Halbleiterchips vollständig. In Draufsicht auf den Träger kann der Halbleiterchip die Pufferschicht vollständig bedecken. In Draufsicht weist der Träger zum Beispiel eine größere Oberfläche auf als der Halbleiterchip. Die Pufferschicht befindet sich insbesondere ausschließlich in den Bereichen unterhalb des Halbleiterchips und ragt somit seitlich auf der Montagefläche des Trägers nicht über den Halbleiterchip hinaus. Es ist möglich, dass das Bauteil eine Mehrzahl von Halbleiterchips auf einem gemeinsamen metallischen Träger aufweist, wobei jeweils eine Pufferschicht einem der Halbleiterchips eineindeutig zugeordnet ist.
Gemäß zumindest einer Ausführungsform des Bauteils ist das Substrat zwischen dem Träger und dem Halbleiterkörper angeordnet ist. Alternativ ist es möglich, dass der Halbleiterkörper zwischen dem Träger und dem Substrat angeordnet ist.
Gemäß zumindest einer Ausführungsform eines Verfahrens zur Herstellung eines Bauteils wird das Bauteil nach der Befestigung des Halbleiterchips oder der Mehrzahl von Halbleiterchips auf dem Träger getempert. Zur Anpassung der Fließeigenschaften der Verbindungsschicht und/oder der Pufferschicht kann das Bauteil bei Temperaturen zwischen einschließlich 125 °C und 200 °C getempert werden. Die Wärmebehandlung kann über einen Zeitraum von einigen Minuten, etwa zwischen 10 Minuten und 50 Minuten, oder einigen Stunden, etwa zwischen 1 Stunde und 10 Stunden, erfolgt werden. Die Verbindungsschicht ist etwa eine AuSn-basierte Lotschicht und/oder eine indiumhaltige Lotschicht, deren Schmelztemperatur größer ist als die angewandten Temperaturen bei der Wärmebehandlung.
Durch die Wärmebehandlung können einerseits die inneren Verspannungen im Bauteil und andererseits mögliche Verbiegungen des Bauteils reduziert werden. Es hat sich herausgestellt, dass sich die Krümmung des Bauteils durch die Wärmebehandlung zusätzlich bis zu 40 % reduzieren lässt.
Das oben beschriebene Verfahren ist zur Herstellung eines hier beschriebenen Bauteils besonders geeignet. Die im Zusammenhang mit dem Bauteil beschriebenen Merkmale können daher für das Verfahren herangezogen werden und umgekehrt.
Weitere Vorteile, bevorzugte Ausführungsformen und Weiterbildungen des Bauteils oder des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den 1 bis 6D erläuterten Ausführungsbeispielen. Es zeigen:

1 ein Vergleichsbeispiel für ein Bauteil ohne eine Pufferschicht in schematischer Schnittansicht,
2, 3, 4 und 5 schematische Darstellungen verschiedener Ausführungsbeispiele für ein Bauteil mit einer Pufferschicht jeweils in Schnittansicht,
6A, 6B, 6C sowie 6D schematische Darstellungen von Ergebnissen einiger experimenteller Messungen und Simulationen von verschiedenen Bauteilen vor und nach einer Wärmebehandlung, und
7A und 7B schematische Darstellungen weiterer Ausführungsbeispiele für ein Bauteil mit einer Pufferschicht jeweils in Schnittansicht.

Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein.
In 1 ist ein Vergleichsbeispiel für ein Bauteil 100 mit einem Halbleiterchip 10 auf einem Träger 9 schematisch dargestellt, wobei der Halbleiterchip 10 durch eine Verbindungsschicht 4 auf einer Montagefläche 91 des Trägers 9 befestigt ist.
Der Halbleiterchip 10 weist eine Vorderseite 101 und eine der Vorderseite 101 abgewandte Rückseite 102 auf. Eine Vorderseite des Bauteils 100 kann durch die Vorderseite 101 des Halbleiterchips 10 gebildet sein. Zum Beispiel ist die Vorderseite 101 eine Strahlungseintrittsfläche oder eine Strahlungsaustrittsfläche des Halbleiterchips 10 oder des Bauteils 100. Insbesondere grenzt die Verbindungsschicht 4 sowohl an die Montagefläche 91 des Trägers 9 als auch an die Rückseite 102 des Halbleiterchips 10 an.
Der Halbleiterchip 10 mit einem Substrat 1, einem Halbleiterkörper 2 und optional mit einer Konverterschicht 6 ist zum Beispiel in den 3 bis 5 schematisch dargestellt.
In der Regel weisen der Träger 9 und der Halbleiterchip 10, insbesondere der Träger 9 und das Substrat 1 des Halbleiterchips 10, unterschiedliche thermische Ausdehnungskoeffizienten auf. Bei starken Temperaturschwankungen können innere Verspannungen im Bauteil 100 entstehen, die zur Verbiegung des Bauteils 100, insbesondere des Halbleiterchips 10, oder zum Bruch des Bauteils 100 etwa an der Verbindungsschicht 4 führen. Eine Verbiegung des Halbleiterchips 10, der insbesondere eine LED mit einer Konverterschicht 6 ist, kann außerdem zu unerwünschten Farbortsänderungen bei Temperaturschwankungen führen. Die Konverterschicht 6, die etwa in Form eines Konverterplättchens ausgebildet und mittels einer weiteren Verbindungsschicht 5 auf dem Halbleiterchip 10 befestigt ist, kann aufgrund möglicher Verformung des Bauteils 100 von dem Halbleiterchip 10 abgelöst werden.
Um mögliche Brüche in der Verbindungsschicht 4 oder im Halbleiterchip 10 aufgrund von unterschiedlichen thermischen Ausdehnungskoeffizienten zwischen dem Substrat 1, welches etwa aus Si, Ge, SiN oder SiC gebildet ist, und dem Träger 9, welcher insbesondere aus einem Metall wie Cu gebildet ist, zu vermeiden, soll eine ausreichende Bruchfestigkeit des Bauteils 100 sichergestellt werden. Dies kann zum Beispiel durch Verwendung einer Lotverbindung mit hoher mechanischer Festigkeit zwischen dem Halbleiterchip 10 und dem Träger 9 umgesetzt werden. Um starke Farbortsänderungen des Halbleiterchips 10 oder eine Ablösung der Konverterschicht 6 zu verhindern, soll für die Klebung der Konverterschicht 6 ein besonders gut haftender Klebstoff eingesetzt und zusätzlich eine Mindestdicke für die weitere Verbindungsschicht 5 sichergestellt werden. Trotz der oben aufgeführten Maßnahmen kann jedoch ein nicht vernachlässigbares Qualitätsrisiko aufgrund der hohen Verspannung in einem Bauteil 100 mit einem Halbleiterchip 10 auf einem metallischen Träger 9 bestehen.
Um solche Qualitätsrisiken zu minimieren, kann das Bauteil 100 derart gestaltet sein, dass eine Pufferschicht 3 zwischen dem Halbleiterchip 10 und dem metallischen Träger 9 ausgebildet ist. Gemäß 2 weist das Bauteil 100 eine solche Pufferschicht 3 auf. Die Pufferschicht 3 ist in vertikaler Richtung zwischen dem Halbleiterchip 10 und der Verbindungsschicht 4 angeordnet. Insbesondere grenzt die Pufferschicht 3 sowohl an die Verbindungsschicht 4 als auch an den Halbleiterchip 10, insbesondere an das Substrat 1 des Halbleiterchips 10, an. Bevorzugt sind ausschließlich die Pufferschicht 3 und die Verbindungsschicht 4 zwischen der Montagefläche 91 des Trägers 9 und der Rückseite 102 des Halbleiterchips 10 angeordnet.
Es ist möglich, dass die Pufferschicht 3 als Teil des Halbleiterchips 10 ausgebildet ist. In diesem Fall weist der Halbleiterchip 10 die Pufferschicht 3 bereits vor dem Anbringen des Halbleiterchips 10 auf dem Träger 9 auf. Die Pufferschicht 3 kann unmittelbar oder mittelbar auf dem Halbleiterchip 10, insbesondere auf einer Rückseite 102 des Halbleiterchips 10, zum Beispiel auf dem Substrat 1 des Halbleiterchips 10 gebildet sein. Hierfür kann zunächst eine Startschicht auf der Rückseite 102, insbesondere auf dem Substrat 1 gebildet werden, woraufhin die Pufferschicht 3 etwa mittels eines galvanischen Verfahrens auf der Startschicht gebildet wird. Alternativ ist es möglich, dass die Pufferschicht 3 durch ein anderes Beschichtungsverfahren gebildet wird, zum Beispiel durch ein Aufdampf- oder Abscheideverfahren wie Gasphasenabscheidung oder durch Sputtern. In diesem Fall kann auf eine Startschicht verzichtet werden.
In Draufsicht kann die Pufferschicht 3 von dem Substrat 1 und/oder von dem Halbleiterkörper 2 vollständig bedeckt sein. Die Pufferschicht 3 kann mindestens 60 %, 70 %, 90 % oder mindestens 95 % einer Oberfläche der Rückseite 102 des Halbleiterchips 10 bedecken. In zumindest einer lateralen Richtung oder in allen lateralen Richtungen kann die Pufferschicht 3 mit dem Substrat 1 oder mit dem Halbleiterchip 10 bündig abschließen.
Die Pufferschicht 3 weist eine Materialzusammensetzung auf, die zweckmäßig verschieden von einer Materialzusammensetzung des Trägers 9 und/oder des Substrats 1 ist. Bevorzugt ist die Pufferschicht 3 metallisch ausgebildet und weist eine Fließspannung zwischen einschließlich 10 MPa und 300 MPa auf. Zweckmäßig weist die Pufferschicht 3 ein duktiles Metall wie Au, Al oder Cu oder deren Legierungen auf oder besteht aus einem oder mehreren dieser Materialien. Zur Reduzierung der Fließspannung kann Pufferschicht 3 grobkörnig etwa mit Metallkörnen größer als 100 nm ausgebildet sein.
Das in der 3 dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 2 dargestellten Ausführungsbeispiel für ein Bauteil 100. Im Unterschied hierzu ist der Halbleiterchip 10 in der 3 etwa detaillierter dargestellt.
Der Halbleiterkörper 2 weist eine dem Substrat 1 abgewandte erste Halbleiterschicht 21, eine dem Substrat 1 zugewandte zweite Halbleiterschicht 22 und eine zwischen der ersten und der zweiten Halbleiterschicht angeordnete optisch aktive Zone 23 auf. Der Halbleiterkörper 2 basiert insbesondere auf einem III-V- oder auf einem II-VI-Halbleiterverbundmaterial. Die erste Halbleiterschicht 21 und die zweite Halbleiterschicht 22 können n- beziehungsweise p-leitend ausgebildet und/oder n- beziehungsweise p-dotiert sein, oder umgekehrt.
Der Halbleiterkörper 2 weist eine dem Substrat 1 abgewandte erste Hauptfläche 201 und eine dem Substrat 1 zugewandte zweite Hauptfläche 202 auf. Die erste Hauptfläche 201 und die zweite Hauptfläche 202 begrenzen den Halbleiterkörper 2 jeweils in einer vertikalen Richtung. Die Konverterschicht 6 ist durch die weitere Verbindungsschicht 5 an der ersten Hauptfläche 201 des Halbleiterkörpers 2 befestigt. Eine insbesondere freiliegende Oberfläche der Konverterschicht 6 bildet die Vorderseite 101 des Halbleiterchips 10 und/oder des Bauteils 100.
Der Halbleiterchip 10 weist eine erste Kontaktschicht 71 zur elektrischen Kontaktierung der ersten Halbleiterschicht 21 und eine zweite Kontaktschicht 72 zur elektrischen Kontaktierung der zweiten Halbleiterschicht 22 auf. Die erste Kontaktschicht 71 ist in der 3 auf Seiten der ersten Hauptfläche 201 und die zweite Kontaktschicht 72 auf Seiten der zweiten Hauptfläche 202 des Halbleiterkörpers 2 angeordnet. Insbesondere befindet sich die zweite Kontaktschicht bereichsweise zwischen dem Halbleiterkörper 2 und dem Substrat 1. Über die Kontaktschichten 71 und 72, die zumindest teilweise über die Vorderseite 101 des Bauteils 100 zugänglich sind, kann der Halbleiterchip 10 extern elektrisch kontaktiert werden.
Der Träger 9 kann Leiterbahnen (in den Figuren nicht dargestellt) aufweisen, die etwa auf der Montagefläche 91 angeordnet sind. Zum Beispiel können die Kontaktschichten 71 und 72 über Bonddrähte mit den Leiterbahnen des Trägers 9 elektrisch leitend verbunden werden. Es ist möglich, dass der Träger 9 metallische Leiterrahmen aufweist, die etwa von einem Formkörper umformt sind. Der Formkörper kann elektrisch isolierend ausgebildet sein.
Das in der 4 dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 3 dargestellten Ausführungsbeispiel für ein Bauteil 100. Im Unterschied hierzu erstreckt sich die zweite Kontaktschicht 72, die in Form eines Durchkontakts gebildet ist, etwa von der zweiten Hauptfläche 202 durch das Substrat 1 hindurch. Die zweite Kontaktschicht 72 kann Teilbereiche aufweisen, die sich durch die Pufferschicht 3 und die Verbindungsschicht 4 hindurch zum Träger 9 erstrecken. Es ist möglich, dass sich die zweite Kontaktschicht 72 lediglich bis zu der Rückseite 102 des Halbleiterchips 10 erstreckt, insbesondere wenn die Pufferschicht 3 und die Verbindungsschicht 4 elektrisch leitfähig ausgebildet sind. Der Halbleiterchip 10 kann im elektrischen Kontakt mit dem Träger 1 stehen und ist über den Träger 1 elektrisch kontaktierbar.
Abweichend von 4 ist es möglich, dass das Substrat 1 elektrisch leitfähig gestaltet ist. In diesem Fall kann auf die als Durchkontakt ausgebildete zweite Kontaktschicht 72 verzichtet werden.
Das in der 5 dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 4 dargestellten Ausführungsbeispiel für ein Bauteil 100. Im Unterschied hierzu weist der Halbleiterchip 10 eine Durchkontaktierung 70 auf, die sich etwa von der zweiten Hauptfläche 202 durch die zweite Halbleiterschicht 22 und die aktive Zone 23 hindurch in die erste Halbleiterschicht 21 hinein erstreckt. Zur seitlichen elektrischen Isolierung ist die Durchkontaktierung 70 etwa von einer Isolierungsschicht 8 in lateralen Richtungen vollumfänglich umschlossen.
Gemäß 5 befinden sich sowohl die erste Kontaktschicht 71 als auch die zweite Kontaktschicht 72 bereichsweise an der zweiten Hauptfläche 202. Die erste Kontaktschicht 71 ist zumindest stellenweise zwischen dem Substrat 1 und dem Halbleiterkörper 2 angeordnet. Abweichend von der 5 ist es möglich, dass sich sowohl die erste Kontaktschicht 71 als auch die zweite Kontaktschicht 72 durch das Substrat 1 hindurch erstrecken. In solchen Fällen ist der Halbleiterchip 10 ein oberflächenmontierbarer Halbleiterchip, der ausschließlich an dessen Rückseite 102 elektrisch kontaktierbar ist.
In den 6A, 6B, 6C und 6D sind Ergebnisse einiger experimenteller Messungen (6A) und einiger Simulationen (6B, 6C und 6D) für ein Bauteil 100 graphisch dargestellt. Die Bezeichnungen K, N und S stehen für Krümmung des Halbleiterchips 10, die am Halbleiterchip 10 ermittelte maximale Normalspannung beziehungsweise die am Halbleiterchip ermittelte maximale Schubspannung bei Zimmertemperatur nach dem Verbindungsprozess. Die Parameter O3, M3, T1 und T2 bedeuten in der angegebenen Reihenfolge „ohne Pufferschicht 3“, „mit Pufferschicht 3“, „vor dem Tempern“ beziehungsweise „nach dem Tempern“.
Als Probe wird ein Bauteil 100 aufweisend einen Halbleiterchip 10 und einen Träger 9 verwendet, wobei der Träger 9 Leiterrahmen aus Kupfer aufweist und wobei der Halbleiterchip 10 ein Silizium-Substrat 1 umfasst und mittels einer Lotschicht 4 auf dem Träger 9 befestigt ist. Der Träger 9 weist eine Schichtdicke von zirka 150 µm auf. Die Pufferschicht 3 ist aus Gold gebildet und weist eine Schichtdicke von zirka 2 µm auf.
Der 6A kann entnommen werden, dass mit der Verwendung der Pufferschicht 3 die Krümmung K verringert wird. Auch lässt sich die Krümmung K des Halbleiterchips 10 und/oder des Bauteils 100 durch einen Temperprozess reduzieren, wobei die Krümmung K in Anwesenheit der Pufferschicht 3 deutlich stärker reduzieren lässt. Dieser Effekt bezüglich der Reduzierung der Krümmung K kann ebenfalls der 6B entnommen werden. Gemäß den in den 6A und 6B dargestellten Ergebnissen weist der Halbleiterchip 10 die kleinste Krümmung K auf, wenn das Bauteil 100 eine Pufferschicht 3 aufweist und das Bauteil 100 insbesondere nach dem Befestigen des Halbleiterchips 10 auf dem Träger 9 thermisch behandelt wird.
Im Vergleich zu der Krümmung K sind analoge Ergebnisse für die normierte Normalspannung N und die Schubspannung S in den 6C und 6D dargestellt. Dabei sind die maximale Normalspannung N und die maximale Schubspannung S für ein Bauteil ohne die Pufferschicht 3 zum Zeitpunkt T1 auf 1 normiert. Es hat sich herausgestellt, dass das Bauteil 100 am stabilsten ist, wenn das Bauteil 100 eine Pufferschicht 3 aufweist und thermisch behandelt wird. Dabei kann die maximale Normalspannung N oder die maximale Schubspannung S um mehr als 20 % oder um mehr als 40 % reduziert werden.
Es wird außerdem festgestellt, dass die maximale Normalspannung N mit zunehmender Schichtdicke der Pufferschicht 3 abnimmt. Bei Schichtdicken von 0,5 µm, 1 µm und 2 µm wird in der angegebenen Reihenfolge eine maximale Normalspannung von 127 MPa, 125 MPa und 124 MPa ermittelt.
Das in der 7A dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 5 dargestellten Ausführungsbeispiel für ein Bauteil 100. Im Unterschied hierzu ist der Halbleiterkörper 2 zwischen dem Substrat 1 und dem Träger 9 oder der Pufferschicht 3 angeordnet. Das Substrat 1 befindet sich zwischen dem Halbleiterkörper 2 und der Konverterschicht 6. Insbesondere ist der Halbleiterchip 10 ein Flip-Chip. Das Substrat 1 kann strahlungsdurchlässig ausgebildet sein.
Im weiteren Unterschied zu dem in der 5 dargestellten Bauteil 100 weisen/weist die Pufferschicht 3 und/oder die Verbindungsschicht 4 Teilbereiche auf, die durch einen Zwischenbereich 80 lateral beabstandet sind. Der Zwischenbereich 80 kann mit einem elektrisch isolierenden Material gefüllt sein. Ein erster Teilbereich 31 der Pufferschicht 3 ist etwa mit der ersten Kontaktschicht 71 elektrisch verbunden. Ein zweiter Teilbereich 32 der Pufferschicht 3 ist etwa mit der zweiten Kontaktschicht 72 elektrisch verbunden. Ein erster Teilbereich 41 der Verbindungsschicht 4 ist durch den Zwischenbereich 80 von dem zweiten Teilbereich 42 der Verbindungsschicht 4 lateral beabstandet und insbesondere von diesem elektrisch isoliert. Der Zwischenbereich 80 erstreckt sich entlang der vertikalen Richtung insbesondere durch die die Pufferschicht 3 und/oder durch die Verbindungsschicht 4 hindurch.
Über die ersten Teilbereiche 31 und 41 kann die erste Kontaktschicht 71 etwa mit einer ersten Anschlussfläche oder mit einer ersten Leiterbahn auf dem Träger 9 (in der 7A nicht dargestellt) elektrisch kontaktiert werden. Über die zweiten Teilbereiche 32 und 42 kann die zweite Kontaktschicht 72 etwa mit einer zweiten Anschlussfläche oder mit einer zweiten Leiterbahn auf dem Träger 9 (in der 7A nicht dargestellt) elektrisch kontaktiert werden.
Abweichend von der 7A ist es möglich, dass sich die Kontaktschichten 71 und 72 durch die Pufferschicht 3 hindurch erstrecken und etwa durch eine Isolierungsschicht von der Pufferschicht 3 elektrisch isoliert sind. In diesem Fall kann die Pufferschicht 3 weiterhin zusammenhängend gestaltet sein. Es ist auch möglich, dass sich der Zwischenbereich 80 durch den Träger 9 hindurch erstrecken und den Träger 9 in zwei voneinander lateral beabstandete Teilbereiche trennt.
Das in der 7B dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 5 dargestellten Ausführungsbeispiel für ein Bauteil 100. Im Unterschied hierzu sind sowohl die erste Kontaktschicht 71 als auch die zweite Kontaktschicht 72 als Durchkontakte durch das Substrat 1 hindurch gebildet. Die in der 7B dargestellte elektrische Kontaktierung zwischen dem Halbleiterchip 10 und dem Träger 9 entspricht der in der 7A dargestellten Kontaktierung.
Durch eine Pufferschicht insbesondere aus einem duktilen Material, die zwischen einem metallischen Träger und einem auf dem Träger befestigten Halbleiterchip angeordnet ist, kann ein Bauteil aufweisend den Träger und den Halbleiterchip besonders mechanisch stabil gestaltet werden. Ein solches Bauteil ist zudem hinsichtlich dessen mechanischer Stabilität und/oder Farbortstabilität besonders unempfindlich gegenüber großen Temperaturschwankungen.
Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste

100: Bauteil
10: Halbleiterchip
101: Vorderseite des Halbleiterchips/ des Bauteils
102: Rückseite des Halbleiterchips
1: Substrat des Halbleiterchips
2: Halbleiterkörper
21: erste Halbleiterschicht
22: zweite Halbleiterschicht
23: optische aktive Zone
201: Oberseite des Halbleiterkörpers
202: Unterseite des Halbleiterkörpers
3: Pufferschicht
31: erster Teilbereich der Pufferschicht
32: zweiter Teilbereich der Pufferschicht
4: Verbindungsschicht
41: erster Teilbereich der Verbindungsschicht
42: zweiter Teilbereich der Verbindungsschicht
5: weitere Verbindungsschicht
6: Konverterschicht
71: erste Kontaktschicht
72: zweite Kontaktschicht
70: Durchkontaktierung
8: Isolierungsschicht
80: Zwischenbereich
9: Träger des Bauteils
91: Montagefläche des Trägers
K: Krümmung
N: Normalspannung
S: Schubspannung
O3: ohne Pufferschicht 3
M3: mit Pufferschicht 3
T1: vor dem Tempern
T2: nach dem Tempern

Claims

Bauteil (100) mit einem Halbleiterchip (10), einer Pufferschicht (3), einer Verbindungsschicht (4) und einem metallischen Träger (9), wobei - der Halbleiterchip ein Substrat (1) und einen darauf angeordneten Halbleiterkörper (2) umfasst, - der metallische Träger einen thermischen Ausdehnungskoeffizienten aufweist, der mindestens 1,5-mal so groß ist wie ein thermischer Ausdehnungskoeffizient des Substrats oder des Halbleiterchips, - der Halbleiterchip mittels der Verbindungsschicht auf dem metallischen Träger derart befestigt ist, dass die Pufferschicht zwischen dem Halbleiterchip und der Verbindungsschicht angeordnet ist und an den Halbleiterchip angrenzt, und - die Pufferschicht eine Fließspannung aufweist, die mindestens 10 MPa ist und höchstens 300 MPa beträgt.
Bauteil nach dem vorhergehenden Anspruch, bei dem das Substrat (1) im Vergleich zu der Pufferschicht (3) eine größere vertikale Schichtdicke und eine größere Fließspannung aufweist.
Bauteil nach einem der vorhergehenden Ansprüche, bei dem das Substrat (1) und der metallische Träger (9) jeweils eine größere Fließspannung aufweisen als die Pufferschicht (3).
Bauteil nach einem der vorhergehenden Ansprüche, bei dem - der thermische Ausdehnungskoeffizient des Substrats (1) zwischen einschließlich 2 ppm/K und 15 ppm/K ist, und - der thermische Ausdehnungskoeffizient des Trägers (9) zwischen einschließlich 8 ppm/K und 30 ppm/K ist.
Bauteil nach einem der vorhergehenden Ansprüche, bei dem das Substrat (1) einen Grundkörper aufweist, der aus einem keramischen Material oder aus einem Halbleitermaterial gebildet ist.
Bauteil nach einem der vorhergehenden Ansprüche, bei dem - der Träger (9) zumindest ein Material aus der Gruppe bestehend aus Ag, Al, Au, Cu, Mg, Mn, Ni, Pb, Pt, Sn, Mo, W und Zn aufweist, und - die Pufferschicht (3) zumindest ein Metall aufweist, wobei die Pufferschicht bezüglich deren Materialauswahl und in Hinblick auf den Träger (9) und das Substrat (1) derart ausgebildet ist, dass diese eine geringere Fließspannung aufweist als der Träger und das Substrat.
Bauteil nach einem der vorhergehenden Ansprüche, bei dem die Pufferschicht (3) grobkörnig mit einer mittleren Korngröße größer als 100 nm ausgebildet ist.
Bauteil nach einem der vorhergehenden Ansprüche, bei dem - die Pufferschicht (3) eine vertikale Schichtdicke zwischen einschließlich 300 nm und 10 µm aufweist, und - das Substrat (1) und der metallische Träger (9) jeweils eine vertikale Schichtdicke von mindestens 50 µm aufweisen.
Bauteil nach einem der vorhergehenden Ansprüche, bei dem die Verbindungsschicht (4) eine Lotschicht ist.
Bauteil nach einem der vorhergehenden Ansprüche, das eine Konverterschicht (6) aufweist, die auf einer dem Träger (9) abgewandten Oberfläche des Halbleiterchips (10) angeordnet ist, wobei der Halbleiterchip (10) eine Licht emittierende Diode ist und die Konverterschicht wellenlängenkonvertierende Leuchtstoffe aufweist.
Bauteil nach dem vorhergehenden Anspruch, bei dem das Substrat (1) und/oder der Träger (9) eine vertikale Schichtdicke kleiner als 400 µm aufweisen/aufweist und die Konverterschicht (6) ein vorgefertigtes Konverterplättchen ist, das über eine weitere Verbindungsschicht (5) mit dem Halbleiterchip (10) befestigt ist.
Bauteil nach einem vorhergehenden Ansprüche, bei dem die Pufferschicht (3) mindestens 90 % einer dem Träger (9) zugewandten Rückseite (102) des Halbleiterchips (10) bedeckt.
Bauteil nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) in Draufsicht auf den Träger (9) die Pufferschicht (3) vollständig bedeckt.
Bauteil nach einem der vorhergehenden Ansprüche, bei dem das Substrat (1) zwischen dem Träger (9) und dem Halbleiterkörper (2) angeordnet ist.
Bauteil nach einem der vorhergehenden Ansprüche, dem das der Halbleiterkörper (2) zwischen dem Träger (9) und dem Substrat (1) angeordnet ist.
Verfahren zur Herstellung des Bauteils (100) gemäß einem der vorhergehenden Ansprüche, wobei das Bauteil nach der Befestigung des Halbleiterchips (10) auf dem Träger (9) getempert wird.
Verfahren nach dem vorhergehenden Anspruch, wobei die Verbindungsschicht (4) eine AuSn-basierte Lotschicht ist und das Bauteil (100) zur Anpassung der Fließeigenschaften der Verbindungsschicht und der Pufferschicht (3) bei Temperaturen zwischen einschließlich 125 °C und 200 °C getempert wird.