Nothing Special   »   [go: up one dir, main page]

DE102016224035A1 - Bearbeitungsverfahren für einen Wafer - Google Patents

Bearbeitungsverfahren für einen Wafer Download PDF

Info

Publication number
DE102016224035A1
DE102016224035A1 DE102016224035.8A DE102016224035A DE102016224035A1 DE 102016224035 A1 DE102016224035 A1 DE 102016224035A1 DE 102016224035 A DE102016224035 A DE 102016224035A DE 102016224035 A1 DE102016224035 A1 DE 102016224035A1
Authority
DE
Germany
Prior art keywords
wafer
substrate
cutting
functional layer
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016224035.8A
Other languages
English (en)
Inventor
Hiroshi Morikazu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102016224035A1 publication Critical patent/DE102016224035A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K10/00—Welding or cutting by means of a plasma
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/22—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising
    • B28D1/221—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising by thermic methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

Hier offenbart ist ein Bearbeitungsverfahren für einen Wafer zum Teilen eines Wafers in mehrere einzelne Bauelemente entlang mehrerer Teilungslinien, wobei der Wafer aus einem Substrat und einer funktionalen Schicht gebildet ist, die an der oberen Oberfläche des Substrats durch eine Zwischenschicht ausgebildet ist, wobei die funktionale Schicht durch die Teilungslinien geteilt ist, um mehrere getrennte Bereiche zu bilden, in denen Bauelemente an der vorderen Seite des Wafers ausgebildet sind. Das Bearbeitungsverfahren für einen Wafer beinhaltet einen Schneidschritt zum Schneiden von mindestens der funktionalen Schicht entlang der Teilungslinien, einen Bereitstellungsschritt für ein Schutzelement zum Bereitstellen eines Schutzelements an der vorderen Seite des Wafers, einen Zersetzungsschritt für eine Zwischenschicht zum Aufbringen eines Laserstrahls, der eine Transmissionswellenlänge in dem Substrat aufweist, in einem Zustand, in dem der Fokuspunkt des Laserstrahls in der Zwischenschicht gesetzt ist, wodurch die Zwischenschicht zersetzt wird, und einen Ablöseschritt für ein Substrat zum Ablösen des Substrats von der funktionalen Schicht, wodurch die einzelne Bauelemente aus der funktionalen Schicht gebildet werden.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen Wafer zum Teilen eines dünnen Wafers, der eine funktionale Schicht aufweist, die an der vorderen Seite ausgebildet ist, um einzelne Bauelemente zu erhalten.
  • Beschreibung des Stands der Technik
  • Es existiert ein Wafer, der aus einem Substrat wie einem Saphirsubstrat und einem SiC-Substrat und einer funktionellen Schicht, die an der oberen Fläche des Substrats durch eine Zwischenschicht ausgebildet ist. Die funktionale Schicht (die auch Licht emittierende Schicht oder epitaktische Schicht genannt wird) ist aus einer Halbleiterschicht eines n-Typs und einer Halbleiterschicht eines p-Typs hergestellt. Die Funktionale Schicht wird durch mehrere Teilungslinien getrennt, um mehrere getrennte Bereiche zu bilden, in denen mehrere Licht emittierende Bauelemente an der vorderen Seite des Wafers ausgebildet sind. Ferner existiert ein Wafer, der aus dem oben genannten Substrat und einer funktionalen Schicht, die an der oberen Oberfläche des Substrats durch eine Zwischenschicht ausgebildet ist, gebildet ist, wobei die funktionale Schicht durch mehrere Teilungslinien getrennt ist, um mehrere getrennte Bereiche zu bilden, in denen mehrere Leistungselemente an der vorderen Seite des Wafers ausgebildet sind. In beiden Fällen wird der Wafer entlang der Teilungslinien unter Verwendung einer Teilungsvorrichtung wie einer Laserbearbeitungsvorrichtung geschnitten, um dadurch die einzelnen Licht emittierenden Bauelemente oder Leistungsbauelemente zu erhalten, die in verschiedenen Beleuchtungsausstattungen oder elektrischen Ausstattungen wie einem Fernseher verwendet werden.
  • Jedes oben genannte Bauelement wird in einem Mobiltelefon, einer Armbanduhr, die eine Kommunikationsfunktion aufweist, usw. verwendet und es ist deswegen wünschenswert, eine Technik zu entwickeln, um die Dicke von jedem Bauelement weiter zu reduzieren, um die Größe und das Gewicht von jeder oben genannten Ausstattung weiter zu reduzieren. Als eine Technik zum Reduzieren der Dicke von jedem Bauelement beim Teilen eines Wafers in Bauelemente wurde bereits eine Technik vorgeschlagen, die Schneiden vor Schleifen genannt wird (siehe z. B. japanische Offenlegungsschrift Nr. 1999-040520 ).
  • Diese Technik beinhaltet die Schritte des zuerst Ausbildens einer Nut, die eine Tiefe aufweist, die der fertigen Dicke von jedem Bauelement entspricht, an der vorderen Seite eines Wafers entlang der Teilungslinien, als nächstes eines Bereitstellens eines Schutzelements an der vorderen Seite des Wafers und danach eines Schleifens der hinteren Seite des Wafers bis die Nut an der hinteren Seite des Wafers frei liegt, wodurch der Wafer in einzelne Bauelemente geteilt wird.
  • DARSTELLUNG DER ERFINDUNG
  • Die Technik, die in der japanischen Offenlegungsschrift Nr. 1999-040520 beschrieben wird, ist eine Technik zum Reduzieren der Dicke von jedem Bauelemente durch Schleifen der hinteren Seite des Wafers. Jedoch ist es in dem Fall, dass ein hartes Substrat wie ein Saphirsubstrat und ein SiC-Substrat als das Substrat des Wafers verwendet wird, schwierig die hintere Seite des Wafers zu schleifen. Entsprechend ist es in diesem Fall schwierig die Dicke von jedem Bauelement unter Verwendung der Schneiden vor Schleifentechnik, die oben genannt ist, zu reduzieren.
  • Es ist darum ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für einen Wafer bereitzustellen, welches die Dicke von jedem Bauelemente reduzieren kann, sogar in einem Fall, dass ein harter Wafer als ein Wafer verwendet wird, der eine funktionale Schicht aufweist.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für einen Wafer zum Teilen eines Wafers in mehrere einzelne Bauelemente entlang mehrerer Teilungslinien bereitgestellt, wobei der Wafer aus einem Substrat und einer funktionalen Schicht gebildet ist, die an der oberen Oberfläche des Substrats durch eine Zwischenschicht bereitgestellt ist, wobei die funktionale Schicht durch Teilungslinien getrennt ist, um mehrere einzelne Bereiche zu bilden, in denen die Bauelemente an der vorderen Seite des Wafers ausgebildet sind, wobei das Bearbeitungsverfahren für ein Wafer einen Schneidschritt zum Schneiden von mindestens der funktionalen Schicht entlang der Teilungslinien beinhaltet; einen Bereitstellungsschritt für ein Schutzelement zum Bereitstellen eines Schutzelements an der vorderen Seite des Wafers nachdem der Schneidschritt durchgeführt wurde; einen Zersetzungsschritt für eine Zwischenschicht zum Aufbringen eines Laserstrahls, der eine Transmissionswellenlänge aufweist, auf dem Substrat in dem Zustand, in dem der Fokuspunkt des Laserstrahls in der Zwischenschicht gesetzt ist, nach dem Durchführen des Bereitstellungsschritts für ein Schutzelement, wodurch die Zwischenschicht zersetzt wird; und einen Ablöseschritt für ein Substrat zum Ablösen des Substrats von der funktionalen Schicht nach dem Durchführen des Zersetzungsschritts für die Zwischenschicht, wodurch die einzelnen Bauelemente aus der funktionalen Schicht ausgebildet werden.
  • Vorzugsweise beinhaltet der Bereitstellungsschritt für ein Schutzelement die Schritte zum Anbringen eines haftvermittelnden Bands als das Schutzelement an der vorderen Seite des Wafers und Anbringen eines umfänglichen Abschnitts des haftvermittelnden Bands an einem ringförmigen Rahmen, der eine innere Öffnung aufweist, sodass der Wafer in der inneren Öffnung des ringförmigen Rahmens aufgenommen wird, wodurch der Wafer durch das haftvermittelnden Band an den ringförmigen Rahmen getragen wird; wobei das Bearbeitungsverfahren für einen Wafer ferner einen Aufnahmeschritt zum Ausdehnen des haftvermittelnden Bands beinhaltet, um den Abstand zwischen benachbarten Bauelementen zu erhöhen und als nächstes jedes Bauelemente von dem haftvermittelnden Band aufzunehmen, nachdem der Ablöseschritt für ein Substrat durchgeführt wurde.
  • Vorzugsweise beinhaltet der Schneidschritt einen beliebigen Schneidschritt aus einem Schneidschritt, der eine Schneidklinge verwendet, einem Schneidschritt, der einen Laserstrahl verwendet, einen Schneidschritt, der ein Plasmaätzen verwendet, und einem Schneidschritt, der ein Nassätzen verwendet.
  • Entsprechend dem Bearbeitungsverfahren für einen Wafer der vorliegenden Erfindung können die folgenden Effekte erreicht werden. In dem Fall, dass das Substrat ein hartes Substrat wie ein Saphirsubstrat oder ein SiC-Substrat ist und dass die funktionale Schicht, die unter Verwendung dieses harten Substrats ausgebildet ist, in einzelne Bauelemente geteilt wird, das Substrat von der funktionalen Schicht gelöst werden kann, ohne das Substrat zu schleifen. Als ein Ergebnis kann ein sehr dünnes Bauelemente erhalten werden.
  • Ferner, da das Substrat von der funktionalen Schicht ohne ein Schleifen des Substrats abgelöst wird, kann das Substrat, das von der fiktionalen Schicht gelöst wird, als ein Substrat zum Ausbilden einer neuen funktionalen Schicht wiederverwendet werden. Folglich ist ein Vorteil der vorliegenden Erfindung, dass sie wirtschaftlicher ist.
  • Die obigen und anderen Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Art des Realisierens dieser wird klarer und die Erfindung selbst wird am besten durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren verstanden, die eine bevorzugte Ausführung von der Erfindung zeigen
  • KURZE BESCHREIBUNG DER FIGUREN
  • 1A ist eine perspektivische Ansicht eines Wafers mit optischen Bauelementen;
  • 1B ist eine vergrößerte Schnittansicht eines wesentlichen Teils des Wafers mit optischen Bauelementen, der in 1A gezeigt ist;
  • 2A bis 2C sind Ansichten zum Darstellen eines Schneidschritts;
  • 3 ist eine perspektivische Ansicht zum Darstellen eines Bereitstellungsschritts für ein Schutzelement;
  • 4A und 4B sind Ansichten zum Darstellen eines Zersetzungsschritts für eine Zwischenschicht;
  • 5 ist eine perspektivische Ansicht zum Darstellen eines Ablöseschritts für ein Substrat; und
  • 6 ist eine Schnittansicht zum Darstellen eines Aufnahmeschritts.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Ein Bearbeitungsverfahren für ein Wafer entsprechen einer bevorzugten Ausführungsform der vorliegenden Erfindung wird im Folgenden detailliert mit Bezug zu den angehängten Figuren beschrieben. 1A ist eine perspektivische Ansicht eines Wafers 10 mit optischen Bauelementen als ein Werkstück und 1B ist eine vergrößerte Schnittansicht eines wesentlichen Teils des Wafers 10 mit optischen Bauelementen, der in 1A gezeigt ist. Wie in 1A und 1B gezeigt, beinhaltet der Wafer 10 mit optischen Bauelementen ein im Wesentlichen scheibenförmiges epitaktisches Substrat 11 und eine optische Bauelementschicht 12, die an der oberen Oberfläche (vordere Seite) des epitaktischen Substrats 11 durch epitaktisches Wachstum ausgebildet ist. Das epitaktische Substrat 11 ist aus Saphir ausgebildet und die optische Bauelementschicht 12 ist aus einer Galliumnitrid-Halbleiterschicht eines n-Typs und einer Galliumnitrid-Halbleiterschicht eines p-Typs ausgebildet.
  • Beim Ausbilden der optischen Bauelementen Schicht 12 an der oberen Oberfläche des epitaktischen Substrats 11 durch epitaktische Wachstum wird eine Zwischenschicht 13 zwischen dem epitaktischen Substrat 11 und der optischen Bauelementschicht 12 ausgebildet. Die Zwischenschicht 13 ist zum Beispiel aus Galliumnitrid (GaN) ausgebildet und weist eine Dicke von 1 μm auf. In diesem Wafer 10 mit optischen Bauelementen weist die optische Bauelementschicht 12 zum Beispiel eine Dicke von 5 μm auf. Die obere Oberfläche (vordere Seite) der optischen Bauelementschicht 12 wird durch mehrere sich kreuzende Teilungslinien getrennt, sodass mehrere getrennte Bereiche gebildet werden, in denen mehrere Bauelemente 22 ausgebildet sind.
  • Ein Bearbeitungsverfahren für einen Wafer zum Teilen des Wafers 10 mit optischen Bauelementen in die einzelnen Bauelemente 22 entlang der Teilungslinien 21 wird im Folgenden genauer mit Bezug zu den angehängten Figuren beschrieben.
  • (Schneidschritt)
  • Wie in 2A bis 2C gezeigt, wird eine Schneidklinge, die eine vorbestimmte Dicke aufweist, an mindestens der optischen Bauelementschicht 12 als eine funktionale Schicht entlang der Teilungslinien 21 an der vorderen Seite des optischen Bauelementen Wafers 10 verwendet, wodurch eine geschnittene Nut 21a entlang jeder Teilungslinien 21 ausgebildet wird. Die geschnittene Nut 21a weist eine Tiefe auf, welche mindestens der Dicke der optischen Bauelementschicht 12 entspricht.
  • Mit Bezug zu 2A ist eine Schneidvorrichtung 3 zum Durchführen des Schneidschritts gezeigt. Die Schneidvorrichtung 3 beinhaltet einen Einspanntisch 31 zum Halten eines Werkstücks, ein Schneidmittel 32 zum Schneiden des Werkstücks, das an dem Einspanntisch 31 gehalten wird, und ein Bildaufnahmemittel 33 zum Aufnehmen eines Bilds des Werkstücks, das an dem Einspanntisch 31 gehalten wird. Der Einspanntisch 31 weist eine obere Oberfläche zum Halten des Werkstücks daran unter einem Saugen auf. Der Einspanntisch 31 ist in der Zufuhrrichtung (X-Richtung), die durch einen Pfeil X in 2A gezeigt ist, durch ein Zufuhrmittel (nicht dargestellt) beweglich und auch in einer Index-Richtung (Y-Richtung), die durch einen Pfeil Y in 2A gezeigt ist, durch ein Index-Mittel (nicht gezeigt) beweglich.
  • Das Schneidmittel 32 beinhaltet ein Spindelgehäuse 321, dass sich im Wesentlichen horizontal erstreckt, eine Spindel 322, die drehbar durch das Spindelgehäuse 321 getragen wird, und eine Schneidklinge 323, die an dem Spitzenende der Spindel 522 montiert ist und eine ringförmige Schneidkante 323a aufweist. Die Spindel 322 ist drehbar in der Richtung, welche durch einen Pfeil 322a angedeutet ist, durch einen Servomotor, der nicht dargestellt ist, der in dem Spindelgehäuse 321 angeordnet ist. Das Bildaufnahmemittel 33 beinhaltet ein Mikroskop, ein optisches Mittel wie eine Kamera mit einem ladungsgekoppelten Bauelement (CCD), usw. Das Bildaufnahmemittel 33 sendet ein aufgenommenes Bildsignal zu einem Steuerungsmittel, das nicht dargestellt ist, welches eine Bildverarbeitung wie eine Mustererkennung durchführt, um jede Teilungslinie 21, die an dem Wafer 10 mit optischen Bauelementen angeordnet ist, mit der Schneidklinge 323 auszurichten, wodurch ein ausrichten eines Bereichs durchgeführt wird, der geschnitten werden soll.
  • Nach dem obigen Ausrichtungsprozess wird der Einspanntisch 31, der den Wafer 10 mit optischen Bauelementen daran hält, zu einer Anfangsposition für ein Schneiden in einer solchen Weise bewegt, dass eine vorbestimmte der Teilungslinien 21 mit der Schneidklinge 323 in der X-Richtung ausgerichtet ist. Der Wafer 10 mit optischen Bauelementen ist so an dem Einspanntisch gehalten, dass die optische Bauelementschicht 12 nach oben gerichtet ist. An der Anfangsposition für ein Schneiden wird die Schneidklinge 323 nach unten eingeführt und mit einer vorbestimmten Geschwindigkeit gedreht. Danach wird der Einspanntisch 31 mit einer vorbestimmten Zufuhrgeschwindigkeit in der X-Richtung bewegt. Wenn der Einspanntisch 31 zu einer Endposition des Schneidens in der X-Richtung bewegt wurde, wird die Bewegung des Einspanntischs 31 angehalten. Als ein Ergebnis ist eine geschnittene Nut 21a entlang der vorbestimmten Teilungslinien 21 ausgebildet (Ausbildungsschritt für geschnittene Nut). Danach wird die Schneidklinge 323 angehoben und der Einspanntisch 31 wird in der Y-Richtung um den Abstand der Teilungslinien 21 bewegt. Danach wird der Einspanntisch in der X-Richtung bewegt, sodass die nächste Teilungslinie 21 mit der Schneidklinge 323 ausgerichtet ist. Danach wird der Ausbildungsschritt für eine geschnittene Nut ähnlich entlang der nächsten Teilungslinien 21 durchgeführt. In dieser Weise wird der Ausbildungsschritt für eine geschnittene Nut ähnlich entlang sämtlicher der Teilungslinien 21, die an der vorderen Seite des Wafers 10 mit optischen Bauelementen ausgebildet sind, durchgeführt (siehe 2C). In diesem Schneidschritt, ist die Tiefe des Schnitts durch die Schneidklinge 323 so gesetzt, dass die Zwischenschicht 13 auch zusätzlich zu der optischen Bauelementschicht 12 geschnitten wird. Folglich ist der Schneidschritt abgeschlossen.
  • (Bereitstellungsschritt für ein Schutzelement)
  • Nach dem Durchführen des Schneidschritts an dem Wafer 10 mit optischen Bauelementen wird ein Bereitstellungsschritt für ein Schutzelement in einer solchen Weisedurchgeführt, dass ein haftvermittelndes Band T als ein Schutzelement an der vorderen Seite des Wafers 10 mit optischen Bauelementen, d. h. an der optischen Bauelementschicht 12, angebracht ist. Insbesondere, wie in 3 gezeigt, wird das haftvermittelnde Band T als ein Schutzelement an seinem umfänglichen Abschnitt an einem ringförmigen Rahmen F getragen, der eine innere Öffnung aufweist. D. h., dass der ringförmigen Rahmen F an dem umfänglichen Abschnitt des haftvermittelnden Bands T angebracht ist, sodass die innere Öffnung des ringförmigen Rahmens F durch das haftvermittelnde Band T geschlossen wird. Die vordere Seite des Wafers 10 mit optischen Bauelementen, d. h. die optische Bauelementschicht 12, ist an dem haftvermittelnden Band T an seinem zentralen Abschnitt, der an der inneren Öffnung des ringförmigen Rahmens F frei liegt, angebracht. Folglich ist der Bereitstellungsschritt für ein Schutzelement abgeschlossen. Entsprechend ist der Wafer 10 mit optischen Bauelementen an dem haftvermittelnden Band T in dem Zustand angebracht, in dem die hintere Seite des Wafers 10 mit optischen Bauelementen, d. h. das epitaktische Substrat 11, nach oben orientiert ist.
  • (Zersetzungsschritt für Zwischenschicht)
  • Nach dem Durchführen des Bereitstellungsschritts für ein Schutzelement wird ein Zersetzungsschritt für eine Zwischenschicht unter Verwendung einer Laserbearbeitungsvorrichtung durchgeführt, die ein Aufbringungsmittel 4 für einen Laserstrahl beinhaltet, wie in 4A und 4B gezeigt. Die Laserbearbeitungsvorrichtung kann eine Laserbearbeitungsvorrichtung sein, die im Stand der Technik bekannt ist. Entsprechend werden der gesamte Aufbau und Details der Laserbearbeitungsvorrichtung hier ausgelassen.
  • Wie in 4A und 4B gezeigt, wird beim Durchführen des Zersetzungsschritts für eine Zwischenschicht der Wafer 10 mit optischen Bauelementen, der durch das haftvermittelnden Band T an dem ringförmigen Rahmen F getragen wird, an einem Einspanntisch (nicht dargestellt), der in der Laserbearbeitungsvorrichtung enthalten ist, in dem Zustand platziert in dem das haftvermittelnde Band T in Kontakt mit der oberen Oberfläche des Einspanntischs ist. Entsprechend ist der Wafer 10 mit optischen Bauelementen an dem Einspanntisch in dem Zustand platziert, in dem das epitaktische Substrat 11 nach oben orientiert ist. Danach wird ein Saugmittel (nicht dargestellt) betätigt, um den Wafer 10 mit optischen Bauelementen durch das haftvermittelnden Band T an dem Einspanntisch zu halten (Halteschritt für Wafer). Obwohl nicht in 4A dargestellt, wird der ringförmigen Rahmen F durch ein geeignetes Rahmenhalteelement, das an dem Einspanntisch bereitgestellt ist, gehalten.
  • Nach dem Durchführen des Halteschritt für einen Wafer wird der Einspanntisch, der den Wafer 10 mit optischen Bauelementen hält, zu einem Bearbeitungsbereich bewegt, wo der Wafer 10 mit einer Laserbearbeitungsvorrichtung laserbearbeitet wird. D. h., wie in 4A gezeigt, dass der Wafer 10 mit optischen Bauelementen direkt unterhalb eines Fokusmittels 41 positioniert ist, das in der Laserbearbeitungsvorrichtung 4 enthalten ist. Danach, wie in 4B gezeigt, wird das Aufbringungsmittel 4 für einen Laserstrahl durch ein Steuerungssignal betätigt, das von einem Steuerungsmittel (nicht dargestellt) ausgegeben wird, um einen gepulsten Laserstrahl auf der Zwischenschicht 13 von der hinteren Seite des Wafers 10 mit optischen Bauelementen, d. h. von der Seite mit einem epitaktischen Substrat 11, aufzubringen, wobei der gepulste Laserstrahl eine Wellenlänge aufweist, die von Saphir transmittiert wird, welches das epitaktische Substrat 11 ausbildet, und von Galliumnitrid (GaN), welches die Zwischenschicht 13 ausbildet, absorbiert wird, wodurch die Zwischenschicht 13 zersetzt wird. Zu diesem Zeitpunkt wird der Einspanntisch in einer Zufuhrrichtung (X-Richtung), die durch einen Pfeil X in 4A gezeigt ist, und einer Index-Richtung (Y-Richtung), die durch einen Pfeil Y in 4A gezeigt ist, bewegt, sodass der Punkt des gepulsten Laserstrahls von dem Fokusmittel 41 auf der gesamten Fläche der Zwischenschicht 13 des Wafers 10 mit optischen Bauelementen aufgebracht wird (Aufbringungsschritt für Laserstrahl). Als ein Ergebnis wird die gesamte Fläche der Zwischenschicht 13, die zwischen der optischen Bauelementschicht 12 und dem epitaktischen Substrat 11 ausgebildet ist, zersetzt, wodurch die Verbindungsfunktion des Verbindens des epitaktischen Substrats 11 und der optischen Bauelementschicht 12 verloren geht.
  • Zum Beispiel wird der Aufbringungsschritt für einen Laserstrahl unter den folgenden Prozessbedingungen durchgeführt.
    Lichtquelle: Dioden gepumpter Festkörperlaser (DPSS)
    Wellenlänge: 266 nm
    Wiederholungsfrequenz: 50 kHz
    Leistung: 0,2 W
    Strahldurchmesser: 50 μm
    Pulsbreite: 10 ps
    Zufuhrgeschwindigkeit: 1000 mm/s
  • (Ablöseschritt für ein Substrat)
  • Nach dem Durchführen des Zersetzungsschritts für eine Zwischenschicht wird ein Ablöseschritt für ein Substrat durchgeführt, um das epitaktische Substrat 11 von der optischen Bauelementschicht 12 abzulösen (siehe 5). Insbesondere nach dem Durchführen des Zersetzungsschritts für die Zwischenschicht wird der Einspanntisch, der den Wafer 10 mit optischen Bauelementen hält, zu einer Ablöseposition bewegt, wo ein Ablösemechanismus 5 liegt, wie in 5 gezeigt. Der Ablösemechanismus 5 beinhaltet ein Trägermittel 52 und ein Saug-Haltemittel 51, das an dem Trägermittel 52 gehalten wird. Das Saug-Haltemittel 51 beinhaltet eine Basis 511 und drei Saugpads 512a, 512b und 512c, die an der Basis 511 getragen werden. An der Ablöseposition ist der Wafer 10 mit optischen Bauelementen, der an dem Einspanntisch gehalten wird, direkt unterhalb des Saug-Haltemittel 51 positioniert, das an dem Trägermittel 52 getragen wird. Danach wird das Saug-Haltemittel 51 abgesenkt, bis die Saugpads 512a bis 512c, die an der Basis 511 getragen werden, in Kontakt mit dem epitaktischen Substrat 11 des Wafers 10 mit optischen Bauelementen kommen. In dem Zustand, in dem die Saugpads 512a bis 512c in Kontakt mit der hinteren Seite (obere Oberfläche wie in 5 gesehen) des epitaktischen Substrats 11 sind, wird ein Saugmittel (nicht dargestellt) betätigt, um ein Vakuum durch die Trägermittel 52 und der Basis 511 an den Saugpads 512a bis 512c anzulegen, wodurch die hintere Seite des epitaktischen Substrats 11 unter einem Saugen gehalten wird. Wenn das epitaktische Substrat 11 unter einem Saugen durch die Saugpads 512a bis 512c gehalten wird, wird das Saug-Haltemittel 51 angehoben, um dadurch die Saugpads 512a bis 512c, die das epitaktische Substrat 11 halten, weg von der optischen Bauelementschicht 12 zu bewegen. Folglich wird das epitaktische Substrat 11 von der optischen Bauelementschicht 12 entfernt und der Ablöseschritt für ein Substrat ist abgeschlossen. Nach dem Durchführen des Ablöseschritts für ein Substrat wird das epitaktische Substrat 11 in einem Speicherbehälter für ein epitaktische Substrat (nicht dargestellt) aufgenommen. Auf der anderen Seite, verbleiben die mehreren Bauelemente 22, die voneinander getrennt sind, an dem haftvermittelnden Band T angebracht, das an dem Einspanntisch gehalten wird. In dem Fall, dass ein Heizungs- und Kühlungsschritt für die Zwischenschicht 13 des Wafers 10 mit optischen Bauelementen, der zwischen den Zersetzungsschritt für eine Zwischenschicht und dem Ablöseschritt für ein Substrat eingefügt wird, kann der Ablöseschritt für ein Substrat zuverlässiger durchgeführt werden.
  • (Aufnahmeschritt)
  • Nach dem Durchführen des Ablöseschritts für ein Substrat wird ein Aufnahmeschritt durchgeführt, um jedes Bauelemente 22 von dem haftvermittelnden Band T aufzunehmen. Der Aufnahmeschritt wird unter Verwendung einer Aufnahmevorrichtung 6 durchgeführt, von der ein Teil in 6 gezeigt ist. Die Aufnahmevorrichtung 6 beinhaltet ein Rahmenhalteelement 61, das eine obere Oberfläche zum Montieren des ringförmigen Rahmens 11, mehrere Klemmen 62 zum Halten des ringförmigen Rahmen F, der an der oberen Oberfläche des Rahmenhalteelements 61 montiert ist, und eine zylindrische Ausdehnungstrommel 63, um das haftvermittelnden Band T, das an den ringförmigen Rahmen F getragen wird, der durch die Klemmen 62 gehalten wird, auszudehnen, wodurch der Abstand zwischen benachbarten der einzelnen Bauelemente 22, die an dem haftvermittelnden Band T angebracht sind, erhöht wird. Mindestens das obere Ende der zylindrischen Ausdehnungstrommel 63 ist offen. Das Rahmenhalteelement 61 wird vertikal beweglich durch das Trägerelement 623 getragen. Das Trägermittel 623 besteht aus mehreren Luftzylindern 623a, die um die Ausdehnungstrommel 63 liegen, und mehreren Kolbenstangen 623b, die sich von den oberen Enden der Luftzylinders 623a erstrecken. Die oberen Enden Kolbenstangen 623b sind mit der unteren Oberfläche des Rahmenhalteelements 61 verbunden.
  • Die Ausdehnungstrommel 63 weist einen äußeren Durchmesser, der kleiner als der innere Durchmesser des ringförmigen Rahmens 11 ist, und einen inneren Durchmesser auf, der größer als der äußere Durchmesser des Wafers 10 mit optischen Bauelementen (optische Bauelementschicht 12) ist, der an dem haftvermittelnden Band T angebracht ist, das an dem ringförmigen Rahmen F getragen wird. Wie in 6 gezeigt, ist das Rahmenhalteelement 61 vertikal zwischen einer Bereitstellungsposition (dargestellt durch gestrichelte Linien), in der die obere Oberfläche des Rahmenhalteelements 61 im Wesentlichen auf derselben Ebene wie die des oberen Endes der Ausdehnungstrommel 63 ist, und einer Arbeitsposition (gezeigt durch eine durchgezogene Linie) beweglich, in welcher die obere Oberfläche des Rahmenhalteelements 61 auf einer geringeren Ebene als das obere Ende der Ausdehnungstrommel 63 ist. Diese Arbeitsposition wird durch ein Betätigen des Trägermittels 623 erhalten, um das Rahmenhalteelement 61 abzusenken.
  • Wenn das obere Ende der Ausdehnungtrommel 63 relativ von der Position, die durch die gestrichelten Linien gezeigt ist, zu der Position, die durch die durchgezogene Linien gezeigt ist, durch Absenken des Rahmenhalteelements 61 geändert wird, ist das obere Ende der Ausdehnungstrommel 63 auf einer höheren Ebene als die obere Oberfläche des Rahmenhalteelements 61, sodass das obere Ende der Ausdehnungstrommel 63 gegen die untere Oberfläche des haftvermittelnden Bands T anliegt, das an dem ringförmigen Rahmen F getragen und dann ausgedehnt wird. Als ein Ergebnis wird eine radiale Zugkraft an dem Wafer 10 mit optischen Bauelementen (optische Bauelementschicht 12), der an dem haftvermittelnden Band T angebracht ist, angelegt, wodurch der Abstand zwischen benachbarten einzelnen Bauelementen 22, die schon voneinander getrennt sind, erhöht wird. Danach wird eine Aufnahmezange 64 in einem Zustand betätigt, in welchem der Abstand zwischen den benachbarten Bauelementen 22 erhöht wurde, wodurch jedes Bauelemente 22 unter einem Saugen gehalten und von dem haftvermittelnden Band T gelöst wird. Danach wird jedes Bauelemente 22 zu einer Lagerschale (nicht dargestellt) durch die Aufnahmezange 64 transferiert. Folglich ist der Aufnahmeschritt abgeschlossen. In dieser Weise werden alle Schritte des Bearbeitungsverfahrens für einen Wafer entsprechend der bevorzugten Ausführungsform ausgeführt. Während beide die optische Bauelementschicht 12 und die Zwischenschicht 13 in dem Schneidschritt in der bevorzugten Ausführungsform geschnitten werden, ist die vorliegende Erfindung nicht auf dieser Ausführungsform beschränkt. D. h., dass die Tiefe des Schnitts durch die Schneidklinge so gesetzt ist, dass mindestens die optische Bauelementschicht 12 in dem Schneidschritt entsprechend der vorliegenden Erfindung geschnitten werden muss. Entsprechen, in dem Fall, dass die Zwischenschicht 13 nicht vollständig in dem Schneidschritt geschnitten wird, wird die Zwischenschicht 13 vollständig durch die Ausdehnung des haftvermittelnden Bands T in dem Aufnahmeschritts geteilt.
  • Das Bearbeitungsverfahren für einen Wafer entsprechend der vorliegenden Erfindung ist nicht auf die speziellen der Konfiguration, die in der obigen bevorzugten Ausführungsform beschrieben wurde, beschränkt. Während die obige, bevorzugte Ausführungsform ein Verfahren zum Bearbeiten eines Wafers ist, der aus einem epitaktischen Substrat, das aus einem Saphir ausgebildet ist, und einer funktionalen Schicht (optischen Bauelementen) gebildet ist, die an dem epitaktischen Substrat ausgebildet ist, ist die vorliegende Erfindung auch in einem Fall anwendbar, in dem ein Halbleiter-Wafer bearbeitet wird, der aus einem SiC-Substrat und einer funktionalen Schicht (Leistungsbauelementen) gebildet ist, die zum Beispiel an dem SiC-Substrat ausgebildet sind. Ferner, während die vorliegende Erfindung in dem Fall, dass ein hartes Substrat verwendet wird, effektiv ist, muss die vorliegende Erfindung nicht notwendigerweise an einem solchen, harten Substrat angewendet werden. D. h., dass die vorliegende Erfindung auch in einem Fall, in dem ein Substrat verwendet wird, dass eine geringere Härte aufweist, effektiv ist. Auch in diesem Fall können dünne Bauelemente einfacher im Vergleich mit dem Stand der Technik hergestellt werden und Effekte ähnlich zu denen der obigen bevorzugten Ausführungsformen treten auch auf.
  • Ferner, während eine Schneidklinge als ein spezielles Mittel zum Durchführen des Schneidschritts, um eine geschnittenen Nut entlang jeder Teilungslinien in der obigen bevorzugten Ausführungsform auszubilden, verwendet wurde, ist die vorliegende Erfindung nicht auf diese Konfiguration beschränkt. D. h., dass Beispiele von Mitteln zum Ausbilden der geschnittenen Nut ferner Schneidmittel, die einen Laserstrahl verwenden, Schneidmittel, die ein Plasmaätzen verwenden, und Schneidmittel, die ein Nassätzen verwenden, beinhalten. Ein beliebiges dieser Schneidmittel kann gewählt werden.
  • Ferner ist in dem Bereitstellungsschritt für ein Schutzelement in dieser bevorzugten Ausführungsform das haftvermittelnden Band T als ein Schutzelement an der vorderen Seite des Wafers 10 angebracht und der umfängliche Abschnitt des haftvermittelnden Bands T ist an dem ringförmigen Rahmen F angebracht, sodass der Wafer 10 in dem inneren der Öffnung des ringförmigen Rahmens F aufgenommen ist. D. h., dass das haftvermittelnde Band T als ein Schutzelement an der vorderen Seite des Wafers 10 bereitgestellt ist. Jedoch ist die vorliegende Erfindung nicht auf diese Konfiguration beschränkt. Zum Beispiel kann ein Band als ein Schutzelement einfach an der vorderen Seite aufgebracht werden, das dieselbe Form wie der Wafer aufweist, wodurch das Schutzelement bereitgestellt wird. Als ein anderes Beispiel kann ein Kunststoff oder dergleichen an der vorderen Seite des Wafers aufgebracht werden, wodurch ein Schutzfilm als ein Schutzelement ausgebildet wird.
  • Entsprechend der vorliegenden Erfindung kann beim Bearbeiten eines Wafers, der aus einem Substrat und einer funktionalen Schicht gebildet ist, die an dem Substrat durch eine Zwischenschicht ausgebildet ist, das Substrat im Wesentlichen vollständig von dem Wafer durch Durchführen des Zersetzungsschritts der Zwischenschicht und dem Ablöseschritt des Substrats entfernt werden. Entsprechend im Vergleich mit einem Bauelement, das durch ein Schneiden vor Schleifen ausgebildet ist, kann ein sehr dünnes Bauelement nur aus der funktionalen Schicht ausgebildet werden. Durch Verwenden dieses Bauelements für ein Mobiltelefon, eine Armbanduhr, die eine Kommunikationsfunktion aufweist, usw. kann die vorliegende Erfindung dazu beitragen, die Größe und das Gewicht einer solchen Ausstattung weiter zu reduzieren. Ferner wird das Substrat von der funktionalen Schicht gelöst, ohne dass Substrat zu schleifen. Entsprechend kann das Substrat, das von der funktionalen Schicht abgelöst wurde, als ein Substrat zum Ausbilden einer funktionalen Schicht wiederverwendet werden. Folglich weist die vorliegende Erfindung auch einen wirtschaftlichen Vorteil auf.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Umfang der Erfindung wird durch die beigefügten Ansprüche definiert und alle Änderungen und Modifikationen, die in das äquivalente des Umfangs der Ansprüche fallen, sind dadurch durch die Erfindung umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 1999-040520 [0003, 0005]

Claims (3)

  1. Bearbeitungsverfahren für einen Wafer zum Teilen eines Wafers in mehrere einzelne Bauelemente entlang mehrerer Teilungslinien, wobei der Wafer aus einem Substrat und einer funktionalen Schicht gebildet ist, die an einer oberen Oberfläche des Substrats mittels einer Zwischenschicht ausgebildet ist, wobei die funktionale Schicht durch die Teilungslinien aufgeteilt ist, um mehrere getrennte Bereiche zu bilden, bei denen Bauelemente an einer vorderen Seite des Wafers ausgebildet sind, wobei das Bearbeitungsverfahren für einen Wafer umfasst: einen Schneidschritt zum Schneiden von mindestens der funktionalen Schicht entlang der Teilungslinien; einen Bereitstellungsschritt für ein Schutzelement zum Bereitstellen eines Schutzelements an der vorderen Seite des Wafers nach dem Durchführen des Schneidschritts; einen Zersetzungsschritt für eine Zwischenschicht mit einem Aufbringen eines Laserstrahls auf das Substrat, der eine Transmissionswellenlänge aufweist, in einem Zustand, in dem der Fokuspunkt des Laserstrahls in die Zwischenschicht gesetzt ist, nach dem Durchführen des Bereitstellungsschritts für ein Schutzelement, wodurch die Zwischenschicht zersetzt wird; und einen Ablöseschritt für ein Substrat zum Ablösen des Substrats von der funktionalen Schicht nach dem Durchführen des Zersetzungsschritts für eine Zwischenschicht, wodurch die einzelnen Bauelemente aus der funktionalen Schicht ausgebildet werden.
  2. Bearbeitungsverfahren für einen Wafer nach Anspruch 1, wobei der Bereitstellungsschritt für ein Schutzelement die Schritte zum Anbringen eines haftvermittelnden Bands als das Schutzelement an der vorderen Seite des Wafers und Anbringen eines umfänglichen Abschnitts des haftvermittelnden Bands an einem ringförmigen Rahmen, der eine innere Öffnung aufweist, sodass der Wafer in der inneren Öffnung des ringförmigen Rahmens aufgenommen ist, wodurch der Wafer durch das haftvermittelnden Band an dem ringförmigen Rahmen getragen wird, beinhaltet, wobei das Bearbeitungsverfahren für einen Wafer ferner umfasst: einen Aufnahmeschritt zum Ausdehnen des haftvermittelnden Bands, um den Abstand zwischen benachbarten Bauelementen zu erhöhen und als nächstes jedes Bauelement von dem haftvermittelnden Band aufzunehmen, nach dem Durchführen des Ablöseschritts für ein Substrat.
  3. Bearbeitungsverfahren für einen Wafer nach Anspruch 1 oder 2, wobei der Schneidschritt einen beliebigen aus einem Schneidschritt, der eine Schneidklinge verwendet, einem Schneidschritt, der einen Laserstrahl verwendet, einem Schneidschritt, der ein Plasmaätzen verwendet, und einem Schneidschritt, der ein Nassätzen verwendet, beinhaltet.
DE102016224035.8A 2015-12-04 2016-12-02 Bearbeitungsverfahren für einen Wafer Pending DE102016224035A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015237183A JP2017103405A (ja) 2015-12-04 2015-12-04 ウエーハの加工方法
JP2015-237183 2015-12-04

Publications (1)

Publication Number Publication Date
DE102016224035A1 true DE102016224035A1 (de) 2017-06-08

Family

ID=58722557

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016224035.8A Pending DE102016224035A1 (de) 2015-12-04 2016-12-02 Bearbeitungsverfahren für einen Wafer

Country Status (6)

Country Link
US (1) US10079179B2 (de)
JP (1) JP2017103405A (de)
KR (1) KR20170066250A (de)
CN (1) CN107017202A (de)
DE (1) DE102016224035A1 (de)
TW (1) TWI704609B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7058904B2 (ja) * 2017-09-08 2022-04-25 株式会社ディスコ ウェーハの加工方法
JP6973922B2 (ja) * 2017-09-08 2021-12-01 株式会社ディスコ ウェーハの加工方法
JP6976651B2 (ja) * 2017-09-08 2021-12-08 株式会社ディスコ ウェーハの加工方法
JP7013085B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
JP7072977B2 (ja) * 2018-03-05 2022-05-23 株式会社ディスコ デバイスの移設方法
JP7258414B2 (ja) * 2018-08-28 2023-04-17 株式会社ディスコ 光デバイスウェーハの加工方法
JP7195700B2 (ja) * 2018-11-12 2022-12-26 株式会社ディスコ リフトオフ方法
US20200321250A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Wet chemical die singulation systems and related methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
CN100389503C (zh) * 2005-01-07 2008-05-21 北京大学 分立晶粒垂直结构的led芯片制备方法
JP5155030B2 (ja) * 2008-06-13 2013-02-27 株式会社ディスコ 光デバイスウエーハの分割方法
JP5307612B2 (ja) * 2009-04-20 2013-10-02 株式会社ディスコ 光デバイスウエーハの加工方法
CN102117769A (zh) * 2009-12-30 2011-07-06 鸿富锦精密工业（深圳）有限公司 发光二极管芯片的制备方法
JP5752933B2 (ja) * 2010-12-17 2015-07-22 株式会社ディスコ 光デバイスウエーハの加工方法
JP5766530B2 (ja) * 2011-07-13 2015-08-19 株式会社ディスコ 光デバイスウエーハの加工方法
TW201316544A (zh) * 2011-10-06 2013-04-16 High Power Optoelectronics Inc 發光二極體激光剝離方法
JP5878330B2 (ja) * 2011-10-18 2016-03-08 株式会社ディスコ レーザー光線の出力設定方法およびレーザー加工装置
JP5860272B2 (ja) * 2011-11-24 2016-02-16 株式会社ディスコ 光デバイスウエーハの加工方法
JP5710532B2 (ja) * 2012-03-26 2015-04-30 株式会社東芝 半導体発光装置及びその製造方法
JP5996250B2 (ja) * 2012-04-24 2016-09-21 株式会社ディスコ リフトオフ方法
JP5996254B2 (ja) * 2012-04-26 2016-09-21 株式会社ディスコ リフトオフ方法
CN103943741A (zh) * 2013-01-17 2014-07-23 易美芯光（北京）科技有限公司 一种基于激光剥离的半导体发光器件的制备方法
JP6307907B2 (ja) * 2013-02-12 2018-04-11 日亜化学工業株式会社 発光素子の製造方法
JP6215544B2 (ja) * 2013-03-18 2017-10-18 株式会社ディスコ ウエーハの加工方法
JP2015144192A (ja) * 2014-01-31 2015-08-06 株式会社ディスコ リフトオフ方法
JP2015204367A (ja) * 2014-04-14 2015-11-16 株式会社ディスコ 光デバイスウエーハの加工方法
JP6366996B2 (ja) * 2014-05-19 2018-08-01 株式会社ディスコ リフトオフ方法
CN104701427B (zh) * 2015-02-13 2017-08-25 西安神光皓瑞光电科技有限公司 一种垂直结构led芯片制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN107017202A (zh) 2017-08-04
JP2017103405A (ja) 2017-06-08
US20170162441A1 (en) 2017-06-08
TW201730944A (zh) 2017-09-01
US10079179B2 (en) 2018-09-18
TWI704609B (zh) 2020-09-11
KR20170066250A (ko) 2017-06-14

Similar Documents

Publication Publication Date Title
DE102016224035A1 (de) Bearbeitungsverfahren für einen Wafer
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102017202498A1 (de) Waferbearbeitungsverfahren
DE102015220379A1 (de) Wasser-Bearbeitungsverfahren
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102014209012A1 (de) Laserbearbeitungsverfahren
DE102004029091B4 (de) Unterteilungsvorrichtung für plattenartiges Werkstück
DE102014215392A1 (de) Optikbauelementwafer-Bearbeitungsverfahren
DE102016224214A1 (de) Bearbeitungsverfahren für einen Wafer
DE102005047110B4 (de) Waferteilungsverfahren und -teilungsvorrichtung
DE102010046665B4 (de) Waferbearbeitungsverfahren
DE102013111016A1 (de) Vereinzelungsverfahren
DE102019212840B4 (de) SiC-SUBSTRATBEARBEITUNGSVERFAHREN
DE102005012144A1 (de) Futter- bzw. Einspanntisch zur Verwendung in einer Laserstrahlbearbeitungsmaschine
DE112020003652T5 (de) Verfahren zur herstellung von (led -) dies mittels laser - lift - off von einemsubstrat zu einer aufnahmeplatte
DE102017207794B4 (de) Bearbeitungsverfahren für einen wafer
DE102014218759A1 (de) Bearbeitungsverfahren für ein Werkstück
DE102017219344B4 (de) Waferbearbeitungsverfahren
DE102016202073A1 (de) Einspanntisch einer Bearbeitungsvorrichtung
DE102005033953B4 (de) Waferteilungsverfahren und -vorrichtung
DE102015221485A1 (de) Waferbearbeitungsverfahren
DE102016224033A1 (de) Bearbeitungsverfahren für einen Wafer
DE102015207193A1 (de) Einkristallsubstrat-Bearbeitungsverfahren
DE102019202876A1 (de) Bauelementübertragungsverfahren
DE102016203396A1 (de) Bearbeitungsverfahren eines Einzelkristallsubstrats

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication