Nothing Special   »   [go: up one dir, main page]

DE102016203581A1 - Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE102016203581A1
DE102016203581A1 DE102016203581.9A DE102016203581A DE102016203581A1 DE 102016203581 A1 DE102016203581 A1 DE 102016203581A1 DE 102016203581 A DE102016203581 A DE 102016203581A DE 102016203581 A1 DE102016203581 A1 DE 102016203581A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor device
units
solder
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016203581.9A
Other languages
English (en)
Inventor
Hideyo Nakamura
Norihiro NASHIDA
Yoko Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102016203581A1 publication Critical patent/DE102016203581A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung umfasst eine Vielzahl von Halbleitereinheiten, die jeweils ein laminiertes Substrat, das durch Laminieren einer Isolierplatte und einer Platine gebildet wird, und ein Halbleiterelement, das mit der Platine durch die Verwendung eines Fügematerials, das auf nicht umkehrbare Art und Weise einen Phasenübergang in einen Festphasenzustand vollzieht, zusammengefügt wird, umfassen. Zudem umfasst die Halbleitervorrichtung eine Grundplatte, mit der jede von der Vielzahl von Halbleitereinheiten durch die Verwendung von Lötmetall zusammengefügt wird, und eine Anschlusseinheit, welche die Vielzahl von Halbleitereinheiten elektrisch parallel schaltet.

Description

  • GEBIET
  • Die hier besprochene Ausführungsform betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • HINTERGRUND
  • Leistungshalbleitermodule (Halbleitervorrichtungen) umfassen Halbleiterelemente, wie etwa Bipolartransistoren mit isolierter Gate-Elektrode (IGBT), Metalloxid-Halbleiter-Feldeffekt-Leistungstransistoren (MOSFET) oder Freilaufdioden (FWD), und werden weitgehend als Leistungswandler oder dergleichen verwendet.
  • Die Halbleitervorrichtungen umfassen eine Vielzahl von Halbleitereinheiten und erhöhen das Belastungsvermögen. Bei solchen Halbleitereinheiten wird eine Rückelektrode eines Halbleiterelements mit einer Metallfolie, die über einer Isolierplatte mit Lötmetall dazwischen angeordnet ist, zusammengefügt. Zudem wird mit den Halbleitereinheiten ein leitender Stützstift, der in ein Durchgangsloch gelötet ist, das in einer Leiterplatte angebracht ist, mit einer Vorderelektrode des Halbleiterelements mit Lötmetall dazwischen zusammengefügt. Die Isolierplatte, das Halbleiterelement und die Leiterplatte werden durch die Verwendung von Harz vergossen, um jede Halbleitereinheit zu bilden.
  • Ferner sind diese Halbleitereinheiten an einer Grundplatte mit Lötmetall dazwischen befestigt und in einem Gehäuse untergebracht. Dadurch wird eine Halbleitervorrichtung gebildet.
  • Siehe beispielsweise die japanische Patent-Auslegeschrift Nr. 2009-64852 .
  • Um eine Halbleitereinheit auf einer Grundplatte mit Lötmetall dazwischen zu befestigen, wird zunächst eine Lötplatte über der Grundplatte angeordnet. Ferner wird die Halbleitereinheit über der Lötplatte angeordnet. Dann wird alles erhitzt. Dadurch wird die Lötplatte zum Schmelzen gebracht und die Halbleitereinheit wird an der Grundplatte durch die Verwendung von Lötmetall befestigt.
  • Wenn jedoch diese Erhitzung erfolgt, wird Lötmetall, mit dem die Metallfolie und ein Halbleiterelement, das in der Halbleitereinheit enthalten ist, zusammengefügt werden, oder Lötmetall, mit dem das Halbleiterelement und ein leitender Stützstift, der in der Halbleitereinheit enthalten ist, zusammengefügt werden, umgeschmolzen. Umgeschmolzenes Lötmetall reagiert mit einer Elektrode des Halbleiterelements, um eine Legierungsschicht zu bilden. D. h. eine Elektrode des Halbleiterelements wird durch umgeschmolzenes Lötmetall erodiert und verbraucht (Löterosion). Daraufhin kann eine Verschlechterung der Qualität der Zusammenfügung des Halbleiterelements zu einer Verschlechterung der Eigenschaften der Halbleitereinheit und somit zu einer Verschlechterung der Qualität einer Halbleitervorrichtung führen.
  • KURZDARSTELLUNG
  • Die vorliegende Erfindung wurde unter den zuvor beschriebenen Hintergrundbedingungen erstellt. Es werden eine Halbleitervorrichtung, bei der die Erosion einer Elektrode eines Halbleiterelements verhindert wird, und ein Verfahren zum Herstellen einer Halbleitervorrichtung, bei der die Erosion einer Elektrode eines Halbleiterelements verhindert wird, bereitgestellt.
  • Gemäß einem Aspekt wird eine Halbleitervorrichtung bereitgestellt, die eine Vielzahl von Halbleitereinheiten, die jeweils ein laminiertes Substrat, das durch Laminieren einer Isolierplatte und einer Platine gebildet wird, und ein Halbleiterelement, das mit der Platine durch die Verwendung eines Fügematerials, das auf nicht umkehrbare Art und Weise einen Phasenübergang in einen Festphasenzustand vollzieht, zusammengefügt wird, aufweisen, eine Grundplatte, mit der jede von der Vielzahl von Halbleitereinheiten durch die Verwendung von Lötmetall zusammengefügt ist, und eine Anschlusseinheit, welche die Vielzahl von Halbleitereinheiten elektrisch parallel schaltet, umfasst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1 eine Schnittansicht einer Halbleitereinheit gemäß einer Ausführungsform;
  • 2 eine Schnittansicht einer Halbleitervorrichtung gemäß der Ausführungsform;
  • 3 eine Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform; und
  • 4 ein Ablaufschema eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORM
  • Es wird nun eine Ausführungsform mit Bezug auf die beiliegenden Zeichnungen beschrieben, wobei sich die gleichen Bezugszeichen überall auf die gleichen Elemente beziehen.
  • Zunächst wird eine Halbleitereinheit gemäß einer Ausführungsform unter Verwendung von 1 beschrieben.
  • 1 ist eine Schnittansicht einer Halbleitereinheit gemäß einer Ausführungsform.
  • Eine Halbleitereinheit 10 umfasst ein laminiertes Substrat 11, ein Halbleiterelement 12, eine Leiterplatte 14, eine Vielzahl von Steuerklemmen 15a und eine Vielzahl von Hauptklemmen 15b, die durch die Verwendung von Harz 16 vergossen werden.
  • Das laminierte Substrat 11 wird durch Laminieren einer Platine 11c, einer Isolierplatte 11a und einer Metallplatte 11b gebildet. Die Metallplatte 11b ist auf einer Rückseite der Isolierplatte 11a angeordnet. Die Platine 11c wird auf einer Vorderseite der Isolierplatte 11a angeordnet und weist die Form einer Struktur auf, die den bestimmten Schaltkreisen in der Halbleitereinheit 10 entsprechen. Die Isolierplatte 11a besteht aus einem isolierenden Keramikmaterial, wie etwa Aluminiumnitrid, Siliziumnitrid oder Aluminiumoxid. Die Metallplatte 11b und die Platine 11c bestehen aus Kupfer, Aluminium oder dergleichen. Ein direktes Kupferbonding-(DCB)Substrat, ein Aktivlöt-(AMB)Substrat oder dergleichen kann als laminiertes Substrat 11 verwendet werden.
  • Ein IGBT, ein MOSFET, eine FWD oder dergleichen wird zweckmäßigerweise als Halbleiterelement 12 verwendet. Zudem wird eine Rückelektrode des Halbleiterelements 12 mit der Platine 11c des laminierten Substrats 11 durch die Verwendung eines Fügematerials 13a zusammengefügt. Das Fügematerial 13a wird noch beschrieben.
  • Die Leiterplatte 14 umfasst eine Harzschicht 14a und Schaltkreisschichten 14b und 14c, die jeweils auf einer Vorderseite und einer Rückseite der Harzschicht 14a angeordnet sind. Eine Vielzahl von leitenden Stützstiften 14d ist auf der Leiterplatte 14 gebildet, um auf der Vorderseite und der Rückseite der Leiterplatte 14 vorzustehen. Diese leitenden Stützstifte 14d sind elektrisch an die Schaltkreisschichten 14b und 14c angeschlossen. Ferner sind die leitenden Stützstifte 14d an den Vorderelektroden (Gate-, Emitter- und Source-Elektroden) des Halbleiterelements 12 durch die Verwendung eines Fügematerials 13b befestigt, das ebenso hergestellt wird wie bei der Herstellung des obigen Fügematerials 13a. Das Fügematerial 13b wird noch beschrieben.
  • Die Vielzahl von Steuerklemmen 15a ist an der Leiterplatte 14 befestigt und elektrisch an die Schaltkreisschichten 14b und 14c der Leiterplatte 14 angeschlossen. Ein Steuersignal wird von außen in jede Steuerklemme 15a eingegeben und an das Halbleiterelement 12 über die Schaltkreisschichten 14b und 14c und einen leitenden Stützstift 14d ausgegeben.
  • Die Vielzahl von Hauptklemmen 15b durchbricht Löcher (nicht abgebildet) in der Leiterplatte 14 und ist elektrisch an die Platine 11c des laminierten Substrats 11 angeschlossen. Die Vielzahl von Hauptklemmen 15b ist gegenüber der Leiterplatte 14 isoliert. Das Halbleiterelement 12 generiert eine Ausgabe, die einem eingegebenen Steuersignal in einem Zustand entspricht, in dem jede Hauptklemme 15b an eine externe positive oder negative Elektrode angeschlossen ist.
  • Die Fügematerialien 13a und 13b vollziehen einen Phasenübergang auf nicht umkehrbare Art und Weise und gehen in einen Festphasenzustand über. Jedes der Fügematerialien 13a und 13b vollzieht auf nicht umkehrbare Art und Weise den Phasenübergang von einem Zustand an dem Zeitpunkt, an dem es an einer bestimmten Fügestelle angeordnet wird, in einen Festphasenzustand. Daher sind die Schmelzpunkte der Fügematerialien 13a und 13b höher als die Schmelzpunkte der Fügematerialien 13a und 13b vor dem Zusammenfügen. Die Fügematerialien 13a und 13b sind beispielsweise gesinterte Metallkörper. Ferner wird Silber oder Kupfer als konkretes Beispiel von Metall genommen, das in einem derartigen gesinterten Metallkörper enthalten ist.
  • Als Nächstes wird eine Halbleitervorrichtung, in der die obige Halbleitereinheit 10 mehrfach enthalten ist, unter Verwendung von 2 und 3 beschrieben.
  • 2 ist eine Schnittansicht einer Halbleitervorrichtung gemäß der Ausführungsform. 3 ist eine Draufsicht der Halbleitervorrichtung gemäß der Ausführungsform. In 3 ist ein Deckel 25, der noch beschrieben wird, abgenommen und eine Anschlusseinheit 23 ist freigelegt. Ferner ist in 3 die Anordnung der Halbleitereinheiten 10 mit durchgezogenen Linien angegeben.
  • Wie in 2 abgebildet, umfasst eine Halbleitervorrichtung 20 eine Vielzahl von Halbleitereinheiten 10, eine Grundplatte 21 und die Anschlusseinheit 23. Ferner ist jede Halbleitereinheit 10 mit der Grundplatte 21 durch die Verwendung von Lötmetall 22a zusammengefügt. Zudem ist die Anschlusseinheit 23 mit den Steuerklemmen 15a und den Hauptklemmen 15b jeder Halbleitereinheit 10 durch die Verwendung von Lötmetall 22b zusammengefügt. Des Weiteren ist die Vielzahl von Halbleitereinheiten 10 durch die Anschlusseinheit 23 elektrisch parallel geschaltet. Wie in 3 abgebildet, umfasst die Halbleitervorrichtung 20 bei dieser Ausführungsform vier Halbleitereinheiten 10, die in zwei Reihen und zwei Spalten angeordnet sind.
  • Die Grundplatte 21 besteht aus einem Metall, wie etwa aus Kupfer oder Aluminium, das eine hohe Wärmeleitfähigkeit aufweist.
  • Die Anschlusseinheit 23 umfasst eine Leiterplatte 23a, externe Anschlussklemmen 23b und externe Steuerklemmen 23c. Die Leiterplatte 23a wird durch Laminieren einer Vielzahl von Schaltkreisschichten (nicht abgebildet) und einer Vielzahl von Isolierschichten (nicht abgebildet) gebildet. Zudem sind die externen Anschlussklemmen 23b elektrisch an die entsprechenden Schaltkreisschichten der Leiterplatte 23a angeschlossen. Ferner sind die externen Steuerklemmen 23c elektrisch an die entsprechenden Schaltkreisschichten der Leiterplatte 23a angeschlossen. Jede externe Anschlussklemme 23b ist elektrisch an eine Hauptklemme 15b einer Halbleitereinheit 10 über eine entsprechende Schaltkreisschicht der Leiterplatte 23a angeschlossen. Des Weiteren ist jede externe Steuerklemme 23c elektrisch an eine Steuerklemme 15a einer Halbleitereinheit 10 über eine entsprechende Schaltkreisschicht der Leiterplatte 23a angeschlossen.
  • Ein Gehäuse 24 legt eine Rückseite der Grundplatte 21 frei und schließt die Außenseite jeder der anderen Komponenten ein. Ferner bedeckt der Deckel 25 einen oberen Teil der Anschlusseinheit 23, und jede Komponente wird innerhalb des Gehäuses 24 und des Deckels 25 aufgenommen. Jede externe Anschlussklemme 23b steht aus einer Öffnung 25a des Deckels 25 vor, und jede externe Steuerklemme 23c steht aus einer Öffnung 24a des Gehäuses 24 vor. Ferner ist ein Raum im Innern des Gehäuses 24 und des Deckels 25 mit Harz 26 gefüllt, um die Grundplatte 21, die Halbleitereinheiten 10 und die Anschlusseinheit 23 durch die Verwendung des Harzes 26 zu vergießen. Jede externe Steuerklemme 23c ist an ein externes Gerät durch die Verwendung beispielsweise einer Mutter (nicht abgebildet), die in dem Deckel 25 versenkt ist, und einer Schraube, die mit der Mutter befestigt werden kann, angeschlossen. In diesem Gehäuse ist ein Loch, das in der externen Steuerklemme 23c angebracht ist, auf ein Gewindeloch ausgerichtet, das in der Mutter angebracht ist, und die Schraube wird durch diese hindurch geführt, um sie zu befestigen.
  • Es wird nun ein Verfahren zum Herstellen der Halbleitervorrichtung 20, die den obigen Aufbau aufweist, unter Verwendung von 1, 2 und 4 beschrieben.
  • 4 ist ein Ablaufschema eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform.
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung 20 ist in groben Zügen in einen Prozess zum Montieren der Halbleitereinheit 10 (Schritt S11 bis S18) und einen Prozess zum Montieren der Halbleitervorrichtung 20 durch die Verwendung der Halbleitereinheit 10 (Schritt S21 bis S28) unterteilt.
  • Zunächst wird ein Prozess zum Montieren der Halbleitereinheit 10 beschrieben.
  • (Schritt S11) Das laminierte Substrat 11 und die Leiterplatte 14 werden gebildet.
  • Mit dem laminierten Substrat 11 wird die Metallplatte 11b auf der Rückseite der Isolierplatte 11a gebildet, und die Platine 11c, die eine bestimmte Struktur aufweist, wird auf der Vorderseite der Isolierplatte 11a gebildet.
  • Mit der Leiterplatte 14 werden die Schaltkreisschichten 14b und 14c, die jeweils eine bestimmte Struktur aufweisen, jeweils auf der Vorderseite und der Rückseite der Harzschicht 14a gebildet. Ferner werden die leitenden Stützstifte 14d und die Steuerklemmen 15a derart gebildet, dass sie elektrisch an die Schaltkreisschichten 14b und 14c angeschlossen werden.
  • (Schritt S12) Ein Metallpastenmaterial wird auf eine Region (nachstehend als Elementbefestigungsregion bezeichnet) der Platine 11c des laminierten Substrats 11, auf dem das Halbleiterelement 12 montiert werden soll, aufgetragen.
  • Das Metallpastenmaterial ist ein Lösemittel, in dem Metallnanopartikel verteilt sind. Die Metallnanopartikel sind beispielsweise Kupfer- oder Silbernanopartikel.
  • (Schritt S13) Das laminierte Substrat 11 wird erhitzt (vorgebrannt), um das Lösemittel aus dem Metallpastenmaterial verdampfen zu lassen.
  • Das Lösemittel verdampft durch das Vorbrennen, und es bildet sich eine Metallnanopartikelschicht, in der Metallnanopartikel nanoporös ausflocken, auf der Elementbefestigungsregion des laminierten Substrats 11.
  • (Schritt S14) Das Halbleiterelement 12 ist über der Elementbefestigungsregion angeordnet, auf der sich die Metallnanopartikelschicht bildet. Während das Erhitzen auf eine Temperatur, die ungefähr 250°C höher als die Temperatur ist, auf der das Vorbrennen erfolgt, ausgeführt wird, wird die Metallnanopartikelschicht gepresst.
  • Durch das Pressen der Metallnanopartikelschicht, während das Erhitzen auf diese Art und Weise ausgeführt wird, flocken die Metallnanopartikel aus, werden gesintert und vollziehen einen Phasenübergang in einen Festphasenzustand zwischen der Rückseite des Halbleiterelements 12 und der Elementbefestigungsregion des laminierten Substrats 11. Als Ergebnis dieser Sinterung bildet sich das Fügematerial 13a, bei dem es sich um einen festen gesinterten Metallkörper handelt, zwischen dem Halbleiterelement 12 und dem laminierten Substrat 11. Das Fügematerial 13a, das auf diese Art und Weise gebildet wird, ist ein gesinterter Metallkörper. Daher ist sein Schmelzpunkt wie der des Metalls (in dem Fall von Silber beispielsweise liegt der Schmelzpunkt des Fügematerials 13a bei ungefähr 960°C), das als Grundmaterial verwendet wird. D. h. der Schmelzpunkt des Fügematerials 13a ist wesentlich höher als der des Lötmetalls (ungefähr 250°C).
  • Das Halbleiterelement 12 wird somit an dem laminierten Substrat 11 befestigt.
  • (Schritt S15) Ein Metallpastenmaterial wird auf die Regionen des Halbleiterelements 12, in denen die leitenden Stützstifte 14d zusammengefügt werden sollen, aufgetragen. Dies entspricht Schritt S12.
  • (Schritt S16) Das laminierte Substrat 11 wird erhitzt (vorgebrannt), um ein Lösemittel aus dem Metallpastenmaterial verdampfen zu lassen. Dies entspricht Schritt S13. Daraufhin bildet sich eine Metallnanopartikelschicht auf dem Halbleiterelement 12.
  • (Schritt S17) Die Endabschnitte der leitenden Stützstifte 14d, die an der Leiterplatte 14 befestigt sind, werden über den Regionen des Halbleiterelements 12 angeordnet, mit denen die leitenden Stützstifte 14d zusammengefügt werden sollen und auf denen sich die Metallnanopartikelschicht bildet. Während das Erhitzen auf eine Temperatur, die ungefähr 250°C höher ist, als die Temperatur, auf der das Vorbrennen erfolgt, ausgeführt wird, wird die Metallnanopartikelschicht gepresst. Dies entspricht Schritt S14.
  • Durch das Pressen der Metallnanopartikelschicht, während das Erhitzen auf diese Art und Weise ausgeführt wird, flocken die Metallnanopartikel aus, werden gesintert, und vollziehen einen Phasenübergang in einen Festphasenzustand zwischen den Endabschnitten der leitenden Stützstifte 14d und den Regionen des Halbleiterelements 12, mit denen die leitenden Stützstifte 14d zusammengefügt werden. Als Ergebnis dieser Sinterung bildet sich das Fügematerial 13b, bei dem es sich um einen festen gesinterten Metallkörper handelt, zwischen dem Halbleiterelement 12 und den leitenden Stützstiften 14d. Das derart gebildete Fügematerial 13b ist ein gesinterter Metallkörper. Daher ist sein Schmelzpunkt wesentlich höher als der des Lötmetalls. Dies gilt auch für das Fügematerial 13a.
  • Daraufhin werden die leitenden Stützstifte 14d an dem Halbleiterelement 12 befestigt, und die Leiterplatte 14 wird gegenüber dem laminierten Substrat 11 angeordnet.
  • Anschließend werden die Hauptklemmen 15b in zwei Durchgangslöcher (nicht abgebildet) eingefügt, die in der Leiterplatte 14 angebracht sind, und werden elektrisch an die die Platine 11c des laminierten Substrats 11 angeschlossen. Das Fügematerial 13a oder 13b, bei dem es sich um einen gesinterten Metallkörper handelt, ist auch geeignet, um die Hauptklemmen 15b und die Platine 11c zusammenzufügen.
  • Alternativ können die Hauptklemmen 15b durch die Leiterplatte 14 im Voraus durch Einpressen gehalten werden. In diesem Fall werden die Hauptklemmen 15b und die Platine 11c zum gleichen Zeitpunkt zusammengefügt wie das Halbleiterelement 12 und die leitenden Stützstifte 14d zusammengefügt werden.
  • (Schritt S18) Ein Aufbau, die in Schritt S11 bis S17 montiert wird, wird durch die Verwendung des Harzes 16, wie etwa Epoxidharz, vergossen, so dass die Steuerklemmen 15a und die Hauptklemmen 15b aus dem Harz 16 vorstehen. Daraufhin wird die Halbleitereinheit 10 (1) erzielt.
  • Der Prozess zum Montieren der Halbleitereinheit 10 ist beendet.
  • Als Nächstes wird ein Prozess zum Montieren der Halbleitervorrichtung 20 beschrieben.
  • (Schritt S21) Das Lötmetall 22a wird auf die Befestigungsregionen der Halbleitereinheit der Grundplatte 21 aufgetragen.
  • (Schritt S22) Die Halbleitereinheit 10, die in Schritt S11 bis S18 hergestellt wurde, wird in mehreren Exemplaren auf das Lötmetall 22a aufgetragen.
  • (Schritt S23) Die Anschlusseinheit 23 wird an der Vielzahl von Halbleitereinheiten 10 angebracht.
  • Nun werden die Steuerklemmen 15a und die Hauptklemmen 15b der Halbleitereinheiten 10 dazu veranlasst, die Leiterplatte 23a der Anschlusseinheit 23 an bestimmten Stellen zu durchbrechen. Ferner werden die Endabschnitte der Steuerklemmen 15a und der Hauptklemmen 15b dazu veranlasst, von der Leiterplatte 23a vorzustehen.
  • (Schritt S24) Das Lötmetall 22b wird auf die Endabschnitte der Steuerklemmen 15a und der Hauptklemmen 15b, die von der Leiterplatte 23a vorstehen, aufgetragen.
  • (Schritt S25) Das Ganze wird erhitzt, um das Lötmetall 22a und 22b, das jeweils in Schritt S21 und S24 aufgetragen wurde, zum Schmelzen zu bringen. Die Erhitzungstemperatur wird auf eine Temperatur (beispielsweise ungefähr 300°C) eingestellt, die höher als der Schmelzpunkt des Lötmetalls ist, um das Lötmetall 22a und 22b ausreichend zum Schmelzen zu bringen. Ferner wird das Ganze abgekühlt, damit sich das Lötmetall 22a und 22b verfestigt.
  • Daraufhin werden die Halbleitereinheiten 10 und die Grundplatte 21 zusammengefügt, und die Steuerklemmen 15a und die Hauptklemmen 15b und die Leiterplatte 23a werden zusammengefügt.
  • Wenn das Ganze auf die obige Temperatur erhitzt wird, wird das Fügematerial 13a oder 13b, bei dem es sich um einen gesinterten Metallkörper handelt, in den Halbleitereinheiten 10 nicht zum Schmelzen gebracht. Daher wird die Erosion einer Elektrode jedes Halbleiterelements 12 verhindert.
  • (Schritt S26) Das Gehäuse 24 ist derart angebracht, dass es die Grundplatte 21, die Halbleitereinheiten 10 und die Anschlusseinheit 23 einschließt. Nun wird bewirkt, dass die externen Steuerklemmen 23c der Anschlusseinheit 23 aus den Öffnungen 24a des Gehäuses 24 nach außen vorstehen, und die Rückseite der Grundplatte 21 wird freigelegt.
  • (Schritt S27) Harz (oder Gel) wird in den Innenraum gespritzt, der von dem Gehäuse 24 eingeschlossen wird, das in Schritt S26 angebracht wurde. Dadurch werden die Grundplatte 21, die Halbleitereinheiten 10 und die Anschlusseinheit 23 durch die Verwendung des Harzes 26 vergossen.
  • (Schritt S28) Der Deckel 25 wird von oben an der Anschlusseinheit 23 angebracht. Nun wird bewirkt, dass die externen Anschlussklemmen 23b der Anschlusseinheit 23 aus den Öffnungen 25a in dem Deckel 25 nach außen austreten. Dadurch wird die Halbleitervorrichtung 20 (2) erzielt.
  • Der Prozess zum Montieren der Halbleitervorrichtung 20 ist beendet.
  • Wie es hier beschrieben wurde, wird jedes Halbleiterelement 12 in den Halbleitereinheiten 10 durch die Verwendung eines Fügematerials, das auf nicht umkehrbare Art und Weise einen Phasenübergang in einen Festphasenzustand vollzieht, zusammengefügt. Dies verhindert die Erosion einer Elektrode jedes Halbleiterelements 12. Daher wird eine Verschlechterung der Qualität der Halbleitervorrichtung 20 aufgehoben, und der Wirkungsgrad der Montage der Halbleitervorrichtungen 20 wird verbessert.
  • Selbst wenn jedes Halbleiterelement 12 durch die Verwendung von Lötmetall mit hohem Schmelzpunkt (dessen Schmelzpunkt beispielsweise bei 400°C liegt) zusammengefügt wird, wird die Erosion einer Elektrode, die durch Umschmelzen verursacht wird, verhindert. In diesem Fall wird jedoch jedes Halbleiterelement 12 auf einer Temperatur von 400°C oder höher zusammengefügt. Wenn daher jedes Halbleiterelement 12 durch die Verwendung von Lötmetall mit hohem Schmelzpunkt zusammengefügt wird, bleibt zu viel Wärmespannung in dem laminierten Substrat 11 oder der Leiterplatte 14, die in jeder Halbleitereinheit 10 enthalten sind, zurück. Zudem kann die Harzschicht 14a der Leiterplatte 14 zersetzt werden. Deshalb besteht die Befürchtung, dass sich die Zuverlässigkeit jeder Halbleitereinheit 10 verschlechtert.
  • Bei dieser Ausführungsform wird jedoch jede Halbleitereinheit 10 auf einer Temperatur von ungefähr 250°C zusammengefügt. Dadurch kommt es nicht zu den obigen Problemen, und die Halbleitereinheit 10 wird mit hoher Zuverlässigkeit hergestellt.
  • Die vorliegende Erfindung ist nicht auf die obige Ausführungsform eingeschränkt. Beispielsweise umfasst die vorliegende Erfindung einen Aufbau, bei dem die Grundplatte 21 nicht enthalten ist und bei dem ein laminiertes Substrat 11 jeder Halbleitereinheit 10 direkt von einer Rückseite einer Halbleitervorrichtung freigelegt wird. In diesem Fall wird die Erosion einer Elektrode jedes Halbleiterelements 12 ebenfalls verhindert, wenn das Lötmetall 22b zum Zusammenfügen einer Vielzahl von Halbleitereinheiten 10 und einer Anschlusseinheit 23 verwendet wird.
  • Ferner unterscheidet sich ein Verfahren zum Herstellen einer Halbleitervorrichtung, das in diesem Fall verwendet wird, von dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der obigen Ausführungsform dadurch, dass es die obigen Schritte S21 oder S22 nicht umfasst.
  • Gemäß den offenbarten Techniken wird eine Verschlechterung der Qualität einer Halbleitervorrichtung aufgehoben.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009-64852 [0005]

Claims (9)

  1. Halbleitervorrichtung, umfassend: eine Vielzahl von Halbleitereinheiten, die jeweils Folgendes umfassen: ein laminiertes Substrat, das durch Laminieren einer Isolierplatte und einer Platine gebildet ist; und ein Halbleiterelement, das unter Verwendung eines Fügematerials, das auf nicht umkehrbare Art und Weise einen Phasenübergang in einen Festphasenzustand vollzieht, mit der Platine zusammengefügt ist; eine Grundplatte, die mit jedem von der Vielzahl von Halbleiterelementen unter Verwendung von Lötmetall zusammengefügt ist; und eine Anschlusseinheit, welche die Vielzahl von Halbleitereinheiten elektrisch parallel schaltet.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Anschlusseinheit und jede von der Vielzahl von Halbleitereinheiten durch die Verwendung von Lötmetall zusammengefügt sind.
  3. Halbleitervorrichtung, umfassend: eine Vielzahl von Halbleitereinheiten, die jeweils Folgendes umfassen: ein laminiertes Substrat, das durch Laminieren einer Isolierplatte und einer Platine gebildet ist; und ein Halbleiterelement, das unter Verwendung eines Fügematerials, das auf nicht umkehrbare Art und Weise einen Phasenübergang in einen Festphasenzustand vollzieht, mit der Platine zusammengefügt ist; und eine Anschlusseinheit, mit der jede von der Vielzahl von Halbleiterelementen unter Verwendung von Lötmetall zusammengefügt ist, und welche die Vielzahl von Halbleitereinheiten elektrisch parallel schaltet.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Fügematerial ein gesinterter Metallkörper ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei der gesinterte Metallkörper Silber oder Kupfer umfasst.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei jede von der Vielzahl von Halbleitereinheiten ferner Folgendes umfasst: einen leitenden Stützstift, dessen Endabschnitt mit einer Hauptelektrode des Halbleiterelements unter Verwendung des Fügematerials zusammengefügt ist; und eine Leiterplatte, die gegenüber dem Halbleiterelement angeordnet ist.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend folgende Schritte: Bilden einer Vielzahl von Halbleitereinheiten durch das Zusammenfügen von Halbleiterelementen mit Platinen aus laminierten Substraten, die durch Laminieren von Isolierplatten und der Platinen unter Verwendung eines Fügematerials, das auf nicht umkehrbare Art und Weise einen Phasenübergang in einen Festphasenzustand vollzieht, gebildet werden; Zusammenfügen jeder von der Vielzahl von Halbleitereinheiten mit einer Metallbasis durch die Verwendung von Lötmetall; und elektrisches Parallelschalten der Vielzahl von Halbleitereinheiten durch eine Anschlusseinheit.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend folgende Schritte: Bilden einer Vielzahl von Halbleitereinheiten durch Zusammenfügen von Halbleiterelementen mit Platinen aus laminierten Substraten, die durch Laminieren von Isolierplatten und der Platinen unter Verwendung eines Fügematerials, das auf nicht umkehrbare Art und Weise einen Phasenübergang in einen Festphasenzustand vollzieht, gebildet werden; und Zusammenfügen jeder von der Vielzahl von Halbleitereinheiten mit einer Anschlusseinheit durch die Verwendung von Lötmetall, um die Vielzahl von Halbleitereinheiten durch die Anschlusseinheit elektrisch parallel zu schalten.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 7 oder 8, wobei: ein Metallpastenmaterial, das Metallpartikel enthält, auf die Platinen aufgetragen wird; und das Metallpastenmaterial mit den Halbleiterelementen derart gepresst wird, dass das Metallpastenmaterial einen Phasenübergang auf das Fügematerial vollzieht.
DE102016203581.9A 2015-07-15 2016-03-04 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Pending DE102016203581A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-141314 2015-07-15
JP2015141314A JP2017022346A (ja) 2015-07-15 2015-07-15 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE102016203581A1 true DE102016203581A1 (de) 2017-01-19

Family

ID=57630131

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016203581.9A Pending DE102016203581A1 (de) 2015-07-15 2016-03-04 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Country Status (3)

Country Link
US (1) US10068870B2 (de)
JP (1) JP2017022346A (de)
DE (1) DE102016203581A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017212739A1 (de) * 2017-07-25 2019-01-31 Siemens Aktiengesellschaft Halbleiterbauteil sowie Verfahren zu dessen Herstellung
DE102018107240B4 (de) * 2017-04-05 2021-02-11 Fuji Electric Co., Ltd. Halbleitervorrichtungen, verfahren zum herstellen einer halbleitervorrichtung, und schnittstelleneinheit
DE102021209438A1 (de) 2021-08-27 2023-03-02 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungshalbleiterbauteil und Verfahren zur Herstellung eines Leistungshalbleiterbauteils

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6604184B2 (ja) * 2015-12-17 2019-11-13 富士電機株式会社 半導体モジュール
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP6301031B1 (ja) * 2017-04-21 2018-03-28 三菱電機株式会社 半導体装置
JP7067255B2 (ja) * 2018-05-16 2022-05-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7183594B2 (ja) * 2018-07-04 2022-12-06 富士電機株式会社 半導体装置
JP7413668B2 (ja) * 2019-07-19 2024-01-16 富士電機株式会社 半導体装置及びその製造方法
JP7380124B2 (ja) * 2019-11-20 2023-11-15 富士電機株式会社 電力用半導体モジュール及び電力用半導体モジュールの製造方法
JP7512706B2 (ja) 2020-06-25 2024-07-09 富士電機株式会社 半導体装置
JP2023541621A (ja) * 2020-09-15 2023-10-03 華為技術有限公司 パワーモジュール及びその製造方法、コンバータ、並びに電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064852A (ja) 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置
US8446726B2 (en) * 2010-10-28 2013-05-21 Infineon Technologies Ag Semiconductor module having an insert and method for producing a semiconductor module having an insert
JP5807348B2 (ja) * 2011-03-10 2015-11-10 富士電機株式会社 半導体装置およびその製造方法
JP6028793B2 (ja) * 2012-03-15 2016-11-16 富士電機株式会社 半導体装置
DE112013001425T5 (de) 2012-03-15 2014-12-18 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP5835466B2 (ja) * 2012-03-28 2015-12-24 富士電機株式会社 半導体装置
JP5905328B2 (ja) * 2012-05-11 2016-04-20 株式会社日立製作所 半導体装置
US9087833B2 (en) * 2012-11-30 2015-07-21 Samsung Electronics Co., Ltd. Power semiconductor devices
JP2014143342A (ja) 2013-01-25 2014-08-07 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP2015023226A (ja) * 2013-07-23 2015-02-02 三菱電機株式会社 ワイドギャップ半導体装置
US10123443B2 (en) * 2014-12-25 2018-11-06 Fuji Electric Co., Ltd. Semiconductor device
JP2016197932A (ja) * 2015-04-02 2016-11-24 富士電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064852A (ja) 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018107240B4 (de) * 2017-04-05 2021-02-11 Fuji Electric Co., Ltd. Halbleitervorrichtungen, verfahren zum herstellen einer halbleitervorrichtung, und schnittstelleneinheit
DE102017212739A1 (de) * 2017-07-25 2019-01-31 Siemens Aktiengesellschaft Halbleiterbauteil sowie Verfahren zu dessen Herstellung
US11289425B2 (en) 2017-07-25 2022-03-29 Siemens Aktiengesellschaft Semiconductor component and method for producing same
DE102021209438A1 (de) 2021-08-27 2023-03-02 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungshalbleiterbauteil und Verfahren zur Herstellung eines Leistungshalbleiterbauteils

Also Published As

Publication number Publication date
US20170018524A1 (en) 2017-01-19
US10068870B2 (en) 2018-09-04
JP2017022346A (ja) 2017-01-26

Similar Documents

Publication Publication Date Title
DE102016203581A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE112008000229B4 (de) Leistungshalbleitervorrichtung
DE69220653T2 (de) Halbleiterleistungsmodul
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102014212376B4 (de) Halbleitervorrichtung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
EP2478556B1 (de) Elektronische vorrichtung zum schalten von strömen
DE112015005836B4 (de) Leistungsmodul
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
DE102017203024B4 (de) Leistungshalbleitermodul
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102014109771A1 (de) Mehrchipvorrichtung
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102015103849B4 (de) Elektronisches Modul und Verfahren zu seiner Fertigung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE112009004661T5 (de) Stromversorgungsvorrichtung
DE102014209690B4 (de) Kommutierungszelle
DE102015107109A1 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102013204889A1 (de) Leistungsmodul mit mindestens einem Leistungsbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication