Nothing Special   »   [go: up one dir, main page]

DE102015120647B4 - Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung - Google Patents

Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102015120647B4
DE102015120647B4 DE102015120647.1A DE102015120647A DE102015120647B4 DE 102015120647 B4 DE102015120647 B4 DE 102015120647B4 DE 102015120647 A DE102015120647 A DE 102015120647A DE 102015120647 B4 DE102015120647 B4 DE 102015120647B4
Authority
DE
Germany
Prior art keywords
carrier
stop layer
contact surface
solder stop
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015120647.1A
Other languages
English (en)
Other versions
DE102015120647A1 (de
Inventor
Alexander Schmajew
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
SnapTrack Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102015120647.1A priority Critical patent/DE102015120647B4/de
Application filed by SnapTrack Inc filed Critical SnapTrack Inc
Priority to PCT/EP2016/070973 priority patent/WO2017088998A1/de
Priority to JP2018527165A priority patent/JP2018536994A/ja
Priority to US15/776,019 priority patent/US20180331062A1/en
Priority to KR1020187011776A priority patent/KR20180088798A/ko
Priority to BR112018010666A priority patent/BR112018010666A8/pt
Priority to CN201680062169.7A priority patent/CN108369935A/zh
Priority to EP16762778.5A priority patent/EP3381052A1/de
Publication of DE102015120647A1 publication Critical patent/DE102015120647A1/de
Application granted granted Critical
Publication of DE102015120647B4 publication Critical patent/DE102015120647B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Elektrisches Bauelement (EB), umfassend – einen Träger (TR) mit einer Oberseite (O), – eine metallisierte Kontaktfläche (MK) auf der Oberseite (O), – eine Lot-Stopp-Schicht (LSS), die einen Teil der Oberseite (O) aber nicht die Kontaktfläche (MK) bedeckt, wobei – die Lot-Stopp-Schicht (LSS) eine Dicke von 200 nm oder weniger hat und aus Silizium besteht.

Description

  • Die Erfindung betrifft elektrische Bauelemente, z. B. für Oberflächenmontage (SMT = Surface Mounted Technology) geeignete Bauelemente oder Bauelemente mit in SMT-Technik verbaute elektrische Komponenten sowie Verfahren zur Herstellung.
  • Aus der US 2005/0136558 A1 sind elektronische Bauelemente bekannt, bei denen Kontaktpads für Bump-Verbindungen von einer Lot-Stopp-Schicht umgeben sind.
  • Aus der US 2004/0182915 A1 sind elektronische Bauelemente bekannt, bei denen Kontaktpads von einer Passivierungsschicht umgeben sind.
  • In der modernen SMT-Technologie werden lötbare Bumps zum elektrischen Verschalten und mechanischen Verbinden zwischen einem Träger, z. B. einer Leiterplatte, und einer elektrischen Komponente, z. B. diskreten Bauteilen oder Modulen, verwendet. Das Material der Bumps wird in einem Schritt, z. B. mittels Schablonendruckverfahren (stencil printing) aufgetragen und anschließend erhitzt (Reflow-Prozess). Übliche lötbare Materialien, wie z. B. Lotpaste, können Flussmittel enthalten, die beim Erhitzen die Oberfläche des Trägers angreifen. Ferner besteht die Gefahr, dass Lotpaste an lötbare Oberflächen gelangt, die frei von Lot bleiben sollen, z. B. um elektrische Kurzschlüsse zu vermeiden.
  • Um diese Gefahren zu vermeiden, können empfindliche Bereiche der Oberfläche durch eine Schutzschicht, z. B. eine Lot-Stopp-Schicht, bedeckt werden.
  • Problematisch bei der Verwendung einer Lot-Stopp-Schicht ist der erhöhte Aufwand bei der Herstellung der Bauelemente, da die Lot-Stopp-Schicht so strukturiert werden muss, dass in einem optimalen Fall alle empfindlichen Bereiche, aber nicht die tatsächlich mit Lot zu versehenden Bereiche durch die Schutzschicht bedeckt sind. Ferner gilt, dass elektrische Bauelemente immer kleiner werdende Abmessungen aufweisen sollen. Konventionelle Lot-Stopp-Schichten sind, verglichen mit aktuellen Abmessungen von Bump-Verbindungen, schon so dick, dass weitere Probleme bei weiteren Schritten zur Verkapselung der Bauelemente auftreten können. Viele Bauelemente werden verkapselt und mechanisch stabilisiert, indem die Oberseite mit einer Mold-Masse übergossen und die Masse anschließend gehärtet wird. Problematisch ist nun, dass die Mold-Masse Zwischenräume zwischen der Komponente und dem Träger nicht mehr ausreichend zuverlässig füllt, wenn der Zwischenraum aufgrund der Dicke der Lot-Stopp-Schicht zu niedrig ist.
  • Es bestand deshalb die Aufgabe, ein elektrisches Bauelement anzugeben, bei dem Lot ausschließlich gewünschte Bereiche benetzt und gegebenenfalls nach einem Erhitzen eine Kugel bzw. Halbkugel bildet, ohne sich auf die neben der Kontaktfläche liegenden Bereiche zu verbreiten. Eine Schutzschicht soll dabei eine gute Haftung auf der Oberfläche des Trägers aufweisen, hohe Temperaturen, z. B. größer als 250°C in einem Reflow-Prozess, ohne Degradation aushalten, mechanisch stabil sein, chemisch neutral und passiv sein und den elektrischen Strom nicht leiten. Insbesondere, damit eine später zu verteilende Mold-Masse möglichst auch die Zwischenräume füllt, soll die Schutzschicht möglichst dünn sein. Ferner bestand der Wunsch nach einem Verfahren zur Herstellung eines solchen Bauelements.
  • Diesen Wünschen entsprechen das elektrische Bauelement und das Verfahren zur Herstellung eines elektrischen Bauelements gemäß den unabhängigen Ansprüchen. Abhängige Ansprüche gegen vorteilhafte Ausgestaltungen an.
  • Das elektrische Bauelement umfasst einen Träger mit einer Oberseite, eine metallisierte Kontaktfläche auf der Oberseite und eine Lot-Stopp-Schicht aus Silizium, die einen Teil der Oberseite, aber nicht die Kontaktfläche bedeckt. Die Lot-Stopp-Schicht hat eine Dicke von 200 nm oder weniger.
  • Damit weist die Lot-Stopp-Schicht eine Dicke auf, die selbst bei den aktuell kleinen Abmessungen von Bump-Verbindungen und dadurch geringe Abstände zwischen Träger und elektrischer Komponente Zwischenräume noch zuverlässig gefüllt werden können.
  • Der Träger kann dabei eine Leiterplatte oder ein Chip sein. Die metallisierte Kontaktfläche ist vorzugsweise eine lötbare metallisierte Fläche, die dazu vorgesehen ist, über eine Bump-Verbindung verschaltet zu werden. Die metallisierte Kontaktfläche kann dabei insbesondere eine so genannte Under-Bump-Metallization sein und wiederum einen mehrschichtigen Aufbau aufweisen.
  • Es ist möglich, dass die Lot-Stopp-Schicht eine Dicke zwischen 30 nm und 80 nm hat.
  • Es ist ferner möglich, dass das Bauelement eine Bump-Kugel auf der metallisierten Kontaktfläche hat.
  • Die Bump-Kugel auf der metallisierten Kontaktfläche kann dann aus einem Lot-Material bestehen, das durch ein Schablonendruckverfahren auf den Bereich der metallisierten Kontaktfläche aufgetragen wurde. Bei einem anschließenden Erhitzen schmilzt das Material und formt sich aufgrund der Oberflächenspannung zu einer Form mit relativ kleiner Oberfläche, einer Kugel. Die metallisierte Kontaktfläche kann mit einer weiteren Metallisierung auf der Oberseite des Trägers, z. B. einer Signalleitung in Form einer Streifenleitung, verbunden sein. Neben dieser Metallisierung kann eine weitere Metallisierung auf der Oberseite des Trägers angeordnet sein. Vorzugsweise sind die beiden weiteren Metallisierungen neben der Kontaktfläche auf der Oberseite des Trägers durch die Lot-Stopp-Schicht bedeckt. Die Lot-Stopp-Schicht kann eine schlechte Benetzbarkeit durch Lot aufweisen. Dann zentriert sich Lot-Material beim Erhitzen selbständig weg vom Bereich der schlechten Benetzbarkeit hin zur metallisierten Kontaktfläche, die frei vom Material der Lot-Stopp-Schicht ist.
  • Das Lot-Material und/oder sein Flussmittel greifen dabei empfindliche Bereiche auf der Oberseite des Trägers nicht an. Selbst wenn elektrisch leitbares Lot-Material auf einem Bereich neben der Kontaktfläche verbleibt, wirkt die Lot-Stopp-Schicht als elektrischer Isolator und Signalleitungen werden nicht kurzgeschlossen.
  • Es ist ferner möglich, dass das Bauelement zusätzlich eine elektrische Komponente umfasst. Die elektrische Komponente kann eine Kontaktfläche an der Unterseite haben. Das Bauelement umfasst dann ferner einer Bump-Verbindung, die die beiden Kontaktflächen verbindet.
  • Über die Bump-Verbindung sind der Träger und die elektrische Komponente, z. B. ein diskretes Bauteil oder ein Modul, elektrisch leitend miteinander verschaltet und mechanisch verbunden.
  • Der Träger kann selbstverständlich eine Vielzahl weiterer metallisierter Kontaktflächen auf seiner Oberfläche aufweisen. Das Bauelement kann ferner eine Vielzahl unterschiedlicher elektrischer Komponenten, die über Bump-Verbindungen mit den metallisierten Kontaktflächen des Trägers verbunden und verschaltet sind, aufweisen, wobei jede der elektrischen Komponenten wiederum metallisierte Kontaktflächen an ihren Unterseiten haben.
  • Die eine elektrische Komponente oder die Vielzahl elektrischer Komponenten können an ihren Unterseiten ebenfalls jeweils eine Lot-Stopp-Schicht aufweisen. Die Lot-Stopp-Schichten der elektrischen Komponenten können dabei konventionelle Schutzschichten sein. Sie können auch Lot-Stopp-Schichten von der Art der vorliegenden Schutzschicht sein.
  • Insbesondere wenn zwei Schutzschichten zwischen einer Komponente und dem Träger angeordnet sind, kommt der Vorteil der geringen Dicken der vorliegenden Schutzschichten zum Tragen, da sich die Wirkung auf die Höhe des freien Zwischenraums verdoppelt.
  • Entsprechend ist es möglich, dass das Bauelement eine Mold-Masse umfasst, die zumindest Teile der Oberseite des Trägers und zumindest eine elektrische Komponente bedeckt.
  • Vorteilhaft ist es dann insbesondere, wenn die Mold-Masse auch den Zwischenraum zwischen der elektrischen Komponente und dem Träger bzw. zwischen allen elektrischen Komponenten und dem Träger füllt.
  • Sollten empfindliche Bauelementstrukturen an der Oberseite des Trägers oder an der Unterseite einer elektrischen Komponente angeordnet sein, z. B. MEMS-Bauelementstrukturen wie SAW-Strukturen (SAW = Surface Acoustic Wave = akustische Oberflächenwelle), BAW-Strukturen (BAW = Bulk Acoustic Wave = akustische Volumenwelle) usw., dann ist bevorzugt, dass ein hermetisch abgeschlossenes Volumen zwischen der Komponente und dem Träger frei von dem Material der Mold-Masse bleibt. Dazu kann eine zusätzliche Rahmenstruktur zwischen der Komponente und dem Träger angeordnet sein, die den Hohlraum seitlich umschließt. Der Hohlraum ist dann durch die Oberflächen des Trägers und der Komponente und durch den Rahmen gebildet.
  • Es ist möglich, dass das Bauelement eine erste, mit der Kontaktfläche verschaltete Signalleitung an der Oberseite des Trägers umfasst. Das Bauelement hat ferner einer zweite Signalleitung an der Oberseite des Trägers. Beide Signalleitungen sind zumindest teilweise von der Lot-Stopp-Schicht bedeckt. Der elektrische Widerstand zwischen den beiden Signalleitungen beträgt 100 MΩ oder mehr.
  • Der laterale Abstand zwischen den Signalleitungen kann dabei in der Größenordnung um 180 μm sein. Die Lot-Stopp-Schicht hat eine Dicke, die so gewählt ist, dass ein Mindestwiderstand von 100 MΩ sichergestellt ist.
  • Es wurde herausgefunden, dass derart dünne Lot-Stopp-Schichten aus Silizium überraschend einfach hergestellt werden können, wenn das weiter unten beschriebene Verfahren verwendet wird.
  • Für die Lot-Stopp-Schicht bevorzugt ist ein Material, das sich relativ einfach als entsprechend dünne Schicht abscheiden lassen.
  • Es ist möglich, dass das Bauelement auf der Oberseite des Trägers oder an der Unterseite zumindest einer elektrischen Komponente Bauelementstrukturen aufweist. Die Bauelementstrukturen können eine Höhe von 40 μm oder mehr aufweisen. Die Bauelementstrukturen können SAW-Bauelementstrukturen, BAW-Bauelementstrukturen, MEMS-Bauelementstrukturen (MEMS = Micro-Electro-Mechanical System) oder GBAW-Bauelementstrukturen (GBAW = Guided Bulk Acoustic Wave = geführte akustische Volumenwelle) oder ähnliche Bauelementstrukturen sein. Damit hat der Träger an seiner Oberseite bzw. die elektrische Komponente an ihrer Unterseite eine komplexe Topologie, die durch übliche Lot-Stopp-Schichten schlecht bzw. gar nicht bedeckbar sind.
  • Die weiteren lötbaren Metalloberflächen, die durch die Lot-Stopp-Schicht geschützt werden sollen, können Nickel, Kupfer, Legierungen dieser beiden Elemente oder Legierungen mit diesen beiden Elementen, Gold, Silber, Palladium, Rhodium, Zinn, und/oder Zink aufweisen.
  • Die Zahl der Kontaktflächen, der elektrischen Komponenten und der Kontaktflächen der elektrischen Komponenten ist prinzipiell nicht beschränkt, speziell bei elektrischen Komponenten mit integrierten Schaltungen können die elektrische Komponente und der Träger über viele hundert Bump-Verbindungen verschaltet und verbunden sein.
  • Der Träger ist nicht auf Leiterplatten beschränkt. Der Träger selbst kann wiederum eine elektrische Komponente, die auf einem weiteren Träger oder einer weiteren elektrischen Komponente usw. angeordnet und verschaltet ist, sein.
  • Ein Verfahren zur Herstellung eines solchen elektrischen Bauelements umfasst die Schritte:
    • – Bereitstellen eines Trägers mit einer Oberseite und einer metallisierten Kontaktfläche auf der Oberseite,
    • – Anordnen einer Lackschicht auf der Oberseite und strukturieren der Lackschicht so, dass Material der Lackschicht auf der Kontaktoberfläche verbleibt und Bereiche der Oberfläche ohne Kontaktfläche frei vom Material der Lackschicht sind,
    • – Abscheiden einer Lot-Stopp-Schicht aus Silizium mit einer Dicke von 200 nm oder weniger auf die Oberseite des Trägers,
    • – Entfernen des restlichen Materials der Lackschicht zusammen mit dem Material der Lot-Stopp-Schicht über der Kontaktfläche.
  • Die Lackschicht kann dabei ein für Fotolithografie-Prozesse übliches Material umfassen und z. B. durch Aufschleudern aufgebracht werden. Nach dem Aufbringen des Materials der Lot-Stopp-Schicht auf die verbleibenden Bereiche der strukturierten Lackschicht und auf die frei gewordenen Oberflächen des Trägers kann das Material des Fotolacks durch Strippen entfernt werden. Dadurch wird die strukturierte Lot-Stopp-Schicht in Form der erwünschten Lot-Stopp-Maske ohne zusätzliche Strukturierung des Materials der Lot-Stopp-Schicht erzeugt. Dieses Verfahren reduziert die Komplexität des Gesamtprozesses und der Kosten bei der Herstellung des Bauelements im Vergleich mit konventionellen Verfahren.
  • Es ist insbesondere möglich, dass die Lot-Stopp-Schicht eine Dicke erhält, die zwischen 20 nm und 80 nm liegt.
  • Andere Materialien mit ähnlichen elektrischen Eigenschaften und einer ähnlichen Benetzbarkeit sind ebenso möglich.
  • Es ist möglich, dass das elektrische Bauelement eine weitere lötbare Metalloberfläche auf der Oberseite hat und die Lot-Stopp-Schicht direkt auf die weitere lötbare Metalloberfläche abgeschieden wird.
  • Die weitere lötbare Metalloberfläche kann dabei eine Metalloberfläche einer Signalleitung oder eines an der Oberseite des Trägers realisierten kapazitiven, induktiven oder resistiven Elements sein.
  • Es ist möglich, dass das Material der Lot-Stopp-Schicht mittels PVD (PVD = Physical Vapor Deposition = physikalische Gasphasenabscheidung) oder mittels CVD (CVD = Chemical Vapor Deposition = chemische Gasphasenabscheidung) aufgebracht wird.
  • Es ist ferner möglich, dass das Verfahren die Schritte Anordnen von Lotpaste, zumindest auf die Kontaktfläche, Anordnen einer elektrischen Komponente mit einer Kontaktfläche an seiner Unterseite auf der Oberseite des Trägers, Reflow-Löten des Bauelements und verbinden der beiden Kontaktflächen mittels einer Bump-Verbindung, umfasst.
  • Es ist weiterhin möglich, dass das Verfahren den Schritt Einhüllen der elektrischen Komponente mit einer Mold-Masse umfasst. Dabei füllt die Mold-Masse auch den Bereich zwischen der Komponente und dem Träger.
  • Der Lack, der vor dem Aufbringen des Materials der Lot-Stopp-Schicht strukturiert wird, um die Lot-Stopp-Maske zu erhalten, kann eine Dicke zwischen 0,5 μm und 10 μm, z. B. zwischen 2 μm und 4 μm, aufweisen und ein Standardlack der Halbleiterfertigung sein. Der Lack kann dabei neben dem Aufschleudern auch auf die Oberseite des Trägers gesprayt werden.
  • Die wesentlichen dem Bauelement bzw. dem Verfahren zur Herstellung zugrundeliegenden Gedanken, Funktionsprinzipien und schematische Beispiele sind in den Figuren skizziert.
  • Es zeigen:
  • 1: einen Querschnitt durch ein elektrisches Bauelement,
  • 2: einen Querschnitt durch ein Bauelement mit weiterer Abkapselung,
  • 3: einen Querschnitt durch ein Bauelement mit einer Bump-Kugel auf der Kontaktfläche,
  • 4: einen ersten Zwischenschritt bei der Herstellung eines Bauelements,
  • 5: einen zweiten Zwischenschritt,
  • 6: einen dritten Zwischenschritt,
  • 7: einen vierten Zwischenschritt,
  • 8: ein erstes Zwischenergebnis bei der Herstellung eines komplexen elektrischen Bauelements,
  • 9: einen weiteren Zwischenschritt,
  • 10: einen weiteren Zwischenschritt nach einem Erhitzen,
  • 11: einen Querschnitt durch eine einfache Ausführungsform des Bauelements,
  • 12: einen Querschnitt durch eine alternative Ausführungsform,
  • 13: einen Querschnitt durch ein Bauelement mit dünner Lot-Stopp-Schicht und einer Mold-Masse, die die Zwischenräume zwischen der elektrischen Komponente und dem Träger füllt.
  • 1 zeigt einen Querschnitt durch eine einfache Ausführungsform des elektrischen Bauelements EB. Das elektrische Bauelement EB hat einen Träger TR, auf dem eine metallisierte Kontaktfläche MK strukturiert ist. Die metallisierte Kontaktfläche MK ist dazu vorgesehen, über eine Bump-Verbindung mit einer elektrischen Komponente verschaltet zu werden. Auf der Oberseite O des Trägers TR ist eine Lot-Stopp-Schicht LSS angeordnet, die diejenigen Bereiche der Oberseite des Trägers TR bedeckt, die nicht direkt mit Lot-Material in Berührung kommen sollen.
  • Die metallisierte Kontaktfläche kann dabei eine so genannte Under-Bump-Metallization UBM sein und eine gut benetzbare Oberfläche aufweisen.
  • 2 zeigt einen Querschnitt durch eine Form eines elektrischen Bauelements mit relativ dicker Lot-Stopp-Schicht LSS. Die Lot-Stopp-Schicht LSS schützt empfindliche Bereiche auf der Oberseite des Trägers TR zuverlässig vor Benetzung mit Lot, falls die Oberseite des Trägers TR hinreichend flach ist. Wenn das Bauelement durch eine Mold-Masse MM verkapselt werden soll, stellt eine dicke Lot-Stopp-Schicht LSS allerdings ein Hindernis dar, dass das Auffüllen des Zwischenraums Z zwischen der Unterseite der elektrischen Komponente EK, die über Bump-Verbindungen BU mit dem Träger TR verbunden und verschaltet ist, und dem Träger TR füllt.
  • 3 zeigt einen Querschnitt durch ein elektrisches Bauelement, bei dem sich eine Bump-Kugel BU bereits auf der Kontaktfläche MK gebildet hat. Aufgrund der Oberflächenspannung des Lots formt sich ein kugelähnliches Gebilde beim Durchlaufen eines Reflow-Prozesses. Gegenüber der Höhe der Bump-Kugel bzw. der späteren Bump-Verbindung zu einer elektrischen Komponente ist die Dicke der Lot-Stopp-Schicht LSS sehr gering.
  • Auf der Oberfläche des Trägers ist ein Material mit lötbarer Oberfläche LO, z. B. eine Signalleitung SL, das Nickel, Kupfer, Gold oder Silber umfassen kann, angeordnet. Ohne Lot-Stopp-Schicht LSS besteht die Gefahr, dass das Material der Bump-Kugel BU sich nicht auf der Kontaktfläche MK sammelt, sondern den Signalleiter angreift und gegebenenfalls den Signalleiter und ein weiteres Schaltungselement an der Oberseite des Trägers kurzschließt.
  • 4 zeigt einen Querschnitt durch ein erstes Zwischenprodukt bei der Herstellung des elektrischen Bauelements. Auf dem Träger TR sind die Kontaktfläche MK und der Signalleiter SL als Beispiel für zu schützende Elemente an der Oberseite des Trägers TR angeordnet.
  • 5 zeigt einen Querschnitt durch einen weiteren Zwischenschritt, bei dem die gesamte Oberfläche, inklusive der zu schützenden Bereiche und der später vom Lot zu benetzenden Bereiche durch einen Fotolack FL bedeckt sind.
  • 6 zeigt einen Querschnitt durch einen weiteren Zwischenschritt, bei dem der Fotolack FL so strukturiert wurde, dass lediglich die Bereiche MK, die später frei vom Material der Lot-Stopp-Schicht bleiben sollen, vom Material des Fotolacks FL bedeckt bleiben.
  • Dazu ist es möglich, den Fotolack selektiv zu belichten und zu entwickeln.
  • 7 zeigt das Ergebnis eines weiteren Zwischenschritts, bei dem die gesamte Oberseite des bisherigen elektrischen Bauelements durch das Material der späteren Lot-Stopp-Schicht LSS bedeckt wird. Die empfindlichen Bereiche sind direkt durch das Material der Lot-Stopp-Schicht LSS bedeckt. Dort, wo später Lot angeordnet werden soll, befindet sich der verbleibende Rest des Fotolacks FL zwischen dem Material der Lot-Stopp-Schicht LSS und der Kontaktfläche.
  • Entsprechend zeigt 8 das Ergebnis eines weiteren Verfahrensschritts, bei dem die verbleibenden Reste des Fotolacks FL zusammen mit den darauf abgeschiedenen Segmenten des Materials der Lot-Stopp-Schicht LSS entfernt wurden, sodass die zu benetzende Oberfläche ohne Bedeckung durch die Lot-Stopp-Schicht freiliegt.
  • 9 zeigt das Ergebnis eines weiteren Schritts, nämlich des Auftragens einer Lotpaste LP auf Bereiche, die im Wesentlichen den Bereichen der Kontaktflächen MK entsprechen. Aufgrund der präzise definierbaren Ränder der Lot-Stopp-Schicht LSS braucht die laterale Positionierungsgenauigkeit beim Aufbringen der Lotpaste LP nicht allzu hoch zu sein, solange ein wesentlicher Bereich der Kontaktfläche MK von der Lotpaste LP bedeckt ist.
  • 10 zeigt das Ergebnis eines weiteren Zwischenschritts bei der Herstellung des elektrischen Bauelements, bei dem sich das Material der Lotpaste LP nach einem Erhitzen zu einer Kugel an der Stelle der Kontaktfläche MK konzentriert hat.
  • 11 zeigt einen Querschnitt durch ein elektrisches Bauelement, bei dem die Kontaktfläche MK an der Unterseite der elektrischen Komponente EK und die Kontaktfläche MK an der Oberseite des Trägers TR über eine Bump-Verbindung, die aus der Bump-Kugel der 10 hervorgegangen ist, verbunden sind.
  • 12 zeigt einen Querschnitt durch eine weitere Ausführungsform, bei der die elektrische Komponente EK und der Träger TR über eine Vielzahl von Bump-Verbindungen BU verschaltet und verbunden sind. Zusätzlich zur Lot-Stopp-Schicht LSS an der Oberseite des Trägers TR kann eine – vorzugsweise ebenso dünne – Lot-Stopp-Schicht LSS an der Unterseite der elektrischen Komponente EK angeordnet sein.
  • 13 zeigt schließlich einen Querschnitt durch ein verkapseltes elektrisches Bauelement, bei dem eine Mold-Masse MM die elektrische Komponente EK an der Oberseite des Trägers TR einhüllt und die Zwischenräume Z zwischen der elektrischen Komponente EK und dem Träger TR füllt.
  • Bezugszeichenliste
    • BU:
    Bump-Verbindung
    EB:
    elektrisches Bauelement
    EK:
    elektrische Komponente
    FL:
    Fotolack
    KF:
    Kontaktfläche
    LO:
    lötbare Oberfläche
    LP:
    Lotpaste
    LSS:
    Lot-Stopp-Schicht
    MK:
    metallisierte Kontaktfläche
    MM:
    Mold-Masse
    O:
    Oberseite des Trägers
    SL:
    Signalleitung
    TR:
    Träger
    UBM:
    Under-Bump-Metallization
    Z:
    Zwischenraum

Claims (14)

  1. Elektrisches Bauelement (EB), umfassend – einen Träger (TR) mit einer Oberseite (O), – eine metallisierte Kontaktfläche (MK) auf der Oberseite (O), – eine Lot-Stopp-Schicht (LSS), die einen Teil der Oberseite (O) aber nicht die Kontaktfläche (MK) bedeckt, wobei – die Lot-Stopp-Schicht (LSS) eine Dicke von 200 nm oder weniger hat und aus Silizium besteht.
  2. Bauelement nach dem vorherigen Anspruch, wobei die Lot-Stopp-Schicht (LSS) eine Dicke zwischen 30 nm und 80 nm hat.
  3. Bauelement nach dem vorherigen Anspruch, ferner umfassend eine Bump-Kugel (BU) auf der metallisierten Kontaktfläche (MK).
  4. Bauelement nach einem der vorherigen Ansprüche, ferner umfassend eine elektrische Komponente (EK) mit einer Kontaktfläche (KF) an der Unterseite und eine Bump-Verbindung (BU), die die beiden Kontaktflächen (MK, KF) verbindet.
  5. Bauelement nach dem vorherigen Anspruch, ferner umfassend eine Mold-Masse (MM), die zumindest Teile der Oberseite des Trägers (TR) und die elektrische Komponente (EK) bedeckt.
  6. Bauelement nach dem vorherigen Anspruch, wobei die Mold-Masse (MM) auch den Zwischenraum (Z) zwischen der elektrischen Komponente (EK) und dem Träger (TR) füllt.
  7. Bauelement nach einem der vorherigen Ansprüche, ferner umfassend – eine erste, mit der Kontaktfläche (MK) verschaltete Signalleitung (SL) an der Oberseite (O) des Trägers (TR), – eine zweite Signalleitung (SL) an der Oberseite (O) des Trägers (TR), wobei – beide Signalleitungen (SL) zumindest teilweise von der Lot-Stopp-Schicht (LSS) bedeckt sind und – der elektrische Widerstand zwischen den beiden Signalleitungen (SL) 100 MΩ oder mehr beträgt.
  8. Bauelement nach einem der vorherigen Ansprüche, wobei auf der Oberseite (O) des Trägers (TR) Bauelementstrukturen angeordnet sind, die Höhen von 40 μm oder mehr aufweisen.
  9. Verfahren zur Herstellung eines elektrischen Bauelements (EB), umfassend die Schritte – Bereitstellen eines Trägers (TR) mit einer Oberseite (O) und einer metallisierten Kontaktfläche (MK) auf der Oberseite (O), – Anordnen einer Lackschicht (FL) auf der Oberseite (O) und strukturieren der Lackschicht (FL) so, dass Material der Lackschicht (FL) auf der Kontaktfläche (MK) verbleibt und Bereiche der Oberfläche (O) ohne Kontaktfläche (MK) frei vom Material der Lackschicht (FL) sind, – Abscheiden einer Lot-Stopp-Schicht (LSS) aus Silizium mit einer Dicke von 200 nm oder weniger auf die Oberseite (O) des Trägers (TR), – Entfernen des restlichen Materials der Lackschicht (FL) zusammen mit dem Material der Lot-Stopp-Schicht (LSS) über der Kontaktfläche (MK).
  10. Verfahren nach dem vorherigen Anspruch, wobei die Lot-Stopp-Schicht (LSS) eine Dicke erhält, die zwischen 20 nm und 80 nm liegt.
  11. Verfahren nach einem der zwei vorherigen Ansprüche, wobei das elektrische Bauelement (EB) eine weitere lötbare Metalloberfläche (LO) auf der Oberseite hat und die Lot-Stopp-Schicht (LSS) direkt auf die weitere lötbare Metalloberfläche (LO) abgeschieden wird.
  12. Verfahren nach einem der drei vorherigen Ansprüche, wobei die Lot-Stopp-Schicht (LSS) mittels PVD oder CVD aufgebracht wird.
  13. Verfahren nach einem der vier vorherigen Ansprüche, ferner umfassend die Schritte – Anordnen von Lotpaste (LP) zumindest auf die Kontaktfläche (MK), – Anordnen einer elektrischen Komponente (EK) mit einer Kontaktfläche (MK, KF) an seiner Unterseite auf der Oberseite (O) des Trägers (TR), – Reflow-Löten des Bauelements (EB) und verbinden der beiden Kontaktflächen (MK, KF) mittels einer Bump-Verbindung (BU).
  14. Verfahren nach dem vorherigen Anspruch, ferner umfassend den Schritt – Einhüllen der elektrischen Komponente (EK) mit einer Mold-Masse (MM), wobei – die Mold-Masse (MM) auch den Bereich zwischen der Komponente (EK) und dem Träger (TR) füllt.
DE102015120647.1A 2015-11-27 2015-11-27 Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung Active DE102015120647B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102015120647.1A DE102015120647B4 (de) 2015-11-27 2015-11-27 Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
JP2018527165A JP2018536994A (ja) 2015-11-27 2016-09-06 薄いはんだストップ層を備える電子部品及び製造方法
US15/776,019 US20180331062A1 (en) 2015-11-27 2016-09-06 Electrical component with thin solder resist layer and method for the production thereof
KR1020187011776A KR20180088798A (ko) 2015-11-27 2016-09-06 얇은 솔더 정지 층을 갖는 전기 디바이스 및 제조를 위한 방법
PCT/EP2016/070973 WO2017088998A1 (de) 2015-11-27 2016-09-06 Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung
BR112018010666A BR112018010666A8 (pt) 2015-11-27 2016-09-06 dispositivo elétrico com camada de máscara de solda fina e método para produção
CN201680062169.7A CN108369935A (zh) 2015-11-27 2016-09-06 具有薄的焊料阻止层的电元器件和用于制造的方法
EP16762778.5A EP3381052A1 (de) 2015-11-27 2016-09-06 Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015120647.1A DE102015120647B4 (de) 2015-11-27 2015-11-27 Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
DE102015120647A1 DE102015120647A1 (de) 2017-06-01
DE102015120647B4 true DE102015120647B4 (de) 2017-12-28

Family

ID=56883787

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120647.1A Active DE102015120647B4 (de) 2015-11-27 2015-11-27 Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung

Country Status (8)

Country Link
US (1) US20180331062A1 (de)
EP (1) EP3381052A1 (de)
JP (1) JP2018536994A (de)
KR (1) KR20180088798A (de)
CN (1) CN108369935A (de)
BR (1) BR112018010666A8 (de)
DE (1) DE102015120647B4 (de)
WO (1) WO2017088998A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI130166B (en) 2019-03-08 2023-03-23 Picosun Oy Solder mask

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040182915A1 (en) * 2002-12-20 2004-09-23 Bachman Mark Adam Structure and method for bonding to copper interconnect structures
US20050136558A1 (en) * 2003-12-18 2005-06-23 Wang James J. Stacked semiconductor device assembly and method for forming
US20050173803A1 (en) * 2002-09-20 2005-08-11 Victor Lu Interlayer adhesion promoter for low k materials

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218644A (ja) * 1990-01-24 1991-09-26 Sharp Corp 回路基板の接続構造
US5620131A (en) * 1995-06-15 1997-04-15 Lucent Technologies Inc. Method of solder bonding
US6294840B1 (en) * 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6790759B1 (en) * 2003-07-31 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design
US7294451B2 (en) * 2003-11-18 2007-11-13 Texas Instruments Incorporated Raised solder-mask-defined (SMD) solder ball pads for a laminate electronic circuit board
KR100626617B1 (ko) * 2004-12-07 2006-09-25 삼성전자주식회사 반도체 패키지용 배선 기판의 볼 랜드 구조
JP4795112B2 (ja) * 2006-05-17 2011-10-19 株式会社フジクラ 接合基材の製造方法
JP5031403B2 (ja) * 2007-03-01 2012-09-19 京セラケミカル株式会社 封止用エポキシ樹脂組成物、樹脂封止型半導体装置及びその製造方法
US7812460B2 (en) * 2008-05-30 2010-10-12 Unimicron Technology Corp. Packaging substrate and method for fabricating the same
US9524945B2 (en) * 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8922004B2 (en) * 2010-06-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump structures having sidewall protection layers
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
KR101307436B1 (ko) * 2011-11-10 2013-09-12 (주)유우일렉트로닉스 Ｍｅｍｓ 센서 패키징 및 그 방법
US10192804B2 (en) * 2012-07-09 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace packaging structure and method for forming the same
GB2520952A (en) * 2013-12-04 2015-06-10 Ibm Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
CN104637967A (zh) * 2015-02-13 2015-05-20 苏州晶方半导体科技股份有限公司 封装方法及封装结构
US9859234B2 (en) * 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173803A1 (en) * 2002-09-20 2005-08-11 Victor Lu Interlayer adhesion promoter for low k materials
US20040182915A1 (en) * 2002-12-20 2004-09-23 Bachman Mark Adam Structure and method for bonding to copper interconnect structures
US20050136558A1 (en) * 2003-12-18 2005-06-23 Wang James J. Stacked semiconductor device assembly and method for forming

Also Published As

Publication number Publication date
EP3381052A1 (de) 2018-10-03
BR112018010666A8 (pt) 2019-02-26
JP2018536994A (ja) 2018-12-13
BR112018010666A2 (pt) 2018-11-13
WO2017088998A1 (de) 2017-06-01
US20180331062A1 (en) 2018-11-15
DE102015120647A1 (de) 2017-06-01
CN108369935A (zh) 2018-08-03
KR20180088798A (ko) 2018-08-07

Similar Documents

Publication Publication Date Title
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE102015100129B4 (de) Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102013103465B4 (de) Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE19940633A1 (de) IC-Gehäuse
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE10144467B4 (de) Elektronisches Sensorbauteil und Verfahren zu seiner Herstellung
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
EP2452547A1 (de) Elektronisches bauteil
DE19822794C1 (de) Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente
EP3850924A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102006033856B3 (de) Temperaturmesssensor und Verfahren zu dessen Herstellung
DE102011002170B4 (de) Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final