Nothing Special   »   [go: up one dir, main page]

DE102004038063A1 - Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens - Google Patents

Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens Download PDF

Info

Publication number
DE102004038063A1
DE102004038063A1 DE102004038063A DE102004038063A DE102004038063A1 DE 102004038063 A1 DE102004038063 A1 DE 102004038063A1 DE 102004038063 A DE102004038063 A DE 102004038063A DE 102004038063 A DE102004038063 A DE 102004038063A DE 102004038063 A1 DE102004038063 A1 DE 102004038063A1
Authority
DE
Germany
Prior art keywords
standard
standard cells
standard cell
cells
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004038063A
Other languages
English (en)
Inventor
Gerd Meyhoefer
Sven Piatkowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004038063A priority Critical patent/DE102004038063A1/de
Priority to US11/193,024 priority patent/US7376925B2/en
Publication of DE102004038063A1 publication Critical patent/DE102004038063A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Herstellung einer Standardzellenanordnung, dadurch gekennzeichnet, dass DOLLAR A a) in einem ersten Verfahrensschritt (1001) in mindestens einer Standardzellenreihe (101, 102, 103, 104) der Abstand (x¶ist¶) zwischen mindestens zwei Standardzellen (51, 52, 53, 54) automatisch ermittelt wird, DOLLAR A b) in einem zweiten Verfahrensschritt (1002) automatisch ermittelt wird, ob mindestens einer der ermittelten Abstände (x¶ist¶) einen vorbestimmten Mindestabstand (x¶soll¶) unterschreitet, DOLLAR A c) in einem dritten Verfahrensschritt (1003) wird bei mindestens einem Unterschreiten des Mindestabstandes (x¶soll¶) die Breite von mindestens einer Standardzelle (50') in der Standardzellenreihe (101, 102, 103, 104) in einem virtuellen Layout von Standardzellen in einer vorgegebenen Weise verbreitert, und die mindestens eine verbreiterte Standardzelle (50') wird automatisch im virtuellen Layout mit anderen Standardzellen platziert, wobei anschließend DOLLAR A d) im vierten Verfahrensschritt (1004) die Platzierung der verbreiterten Standardzellen (50') im virtuellen Layout in das reale Layout der Standardzellen übernommen wird, wobei die Standardzellen (51, 52, 53, 54) zur Schaffung größerer Abstände zwischen den Standardzellen (51, 52, 53, 54) im realen Layout wieder mit der ursprünglich vorgesehenen Breite versehen werden. Damit ist es möglich, eine Standardzellenanordnung mit einer guten Platzausnutzung für Verdrahtungen zu schaffen.

Description

  • Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens Die Erfindung betrifft ein Verfahren zur Herstellung einer Standardzellenanordnung nach Anspruch 1 und eine Vorrichtung zur Durchführung des Verfahrens nach Anspruch 3.
  • Für eine Beschleunigung beim Entwurf eines Halbleiterchips werden Standardzellen verwendet. Standardzellen sind beispielsweise Gatter, Schieberegister oder andere digitale oder analoge Bausteine, die aus einzelnen integrierten Bauelementen, wie Transistoren, Dioden oder Widerständen gebildet werden und in der Regel eine oder mehrere standardisierte Funktionen zur Verfügung stellen. Neben Standardzellen sind auf den Halbleiterchips üblicherweise noch andere Elemente angeordnet.
  • Die Standardzellen werden gewöhnlich in mehreren zueinander benachbarten Reihen angeordnet. Die Standardzellen einer Reihe werden mittels entlang der Reihe angeordneten Bahnen mit Strom versorgt. Die zugehörigen Stromversorgungsbahnen jeder Reihe sind miteinander und weiteren Elementen oder Anschlüssen des Halbleiterchips verbunden.
  • Zudem sind üblicherweise weitere Bahnen insbesondere zur Übertragung von analogen oder digitalen Signalen zwischen den Standardzellen oder zu Anschlüssen des Halbleiterchips vorgesehen. Die Bahnen sind in einer oder in der Regel in mehreren sogenannten Metallisierungsebenen angeordnet.
  • Um die Bahnen optimal anzuordnen, wird ein sogenanntes Routerprogramm verwendet, das die Eingänge und Ausgänge der Standardzellen untereinander und mit Anschlüssen des Halbleiterchips verbindet. Anschließend wird die jeweilige Position beziehungsweise der Verlauf der einzelnen Bahnen entflochten, um eine möglichst dichte Anordnung der Standardzellen, beziehungsweise der Bahnen und eine möglichst kurze Signalverzögerung zu ermöglichen. Neben dieser bekannten Anordnung von Standardzellen und deren Verdrahtung sind selbstverständlich weitere Anordnungsvorschriften, beispielsweise eine vertikale oder funktionsbezogene Anordnung, beispielsweise zur Trennung eines digitalen und eines analogen Bereiches eines ASICs oder dergleichen denkbar.
  • Aus der Herstellung von ASIC-Halbleiterbauelementen (ASIC: Application Specific Integrated Circuit) sind Place & Route-Verfahren bekannt, mit denen Standardzellen platziert und verdrahtet werden können.
  • Bei typischen ASICs steht eine im Vergleich zum Speicher-Entwurf (z.B. DRAM) hohe Anzahl von Metallebenen zur Verdrahtung zur Verfügung, so dass die Standardzellen bei ASICs sehr dicht platziert werden können; die Verdrahtung der Zellen untereinander ist unproblematisch.
  • Die Verwendung von Standardzellen kann insbesondere bei Speicherbauelementen problematisch sein, da weniger Metallebenen zur Verfügung stehen und somit eine wesentlich geringere Dichte der Standardzellen erreicht werden kann. Es entsteht die Notwendigkeit von Verdrahtungskanälen quer zur Richtung der Standardzellenreihen.
    •
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Standardzellenanordnung mit einer guten Platzausnutzung für Verdrahtungen zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
  • In einem ersten Verfahrensschritt wird in mindestens einer Standardzellenreihe der Abstand xist zwischen mindestens zwei Standardzellen automatisch ermittelt.
  • In einem zweiten Verfahrensschritt wird automatisch ermittelt, ob mindestens einer der Abstände xist einen vorbestimmten Mindestabstand xsoll unterschreitet.
  • Wird der Mindestabstand xsoll unterschritten, wird in einem dritten Verfahrensschritt die Breite von mindestens einer Standardzelle in der Standardzellenreihe in einem virtuellen Layout von Standardzellen in einer vorgegebenen Weise verbreitert, und die mindestens eine verbreiterte Standardzelle wird automatisch im virtuellen Layout mit anderen Standardzellen platziert.
  • Im vierten Verfahrenschritt wird die Platzierung der verbreiterten Standardzellen im virtuellen Layout in das reale Layout der Standardzellen übernommen, wobei die Standardzellen zur Schaffung größerer Abstände zwischen den Standardzellen im realen Layout wieder mit der ursprünglich vorgesehenen Breite versehen werden.
  • Damit ist eine lokale Auflockerung der Platzierung möglich, was zu einer verbesserten Anschließbarkeit der Standardzellen führt. Ein manuelles Verschieben der Zellen ist nicht notwendig.
  • Dabei ist es vorteilhaft, wenn die Verbreiterung mindestens einer Standardzelle im virtuellen Layout um ein ganzzahliges Vielfaches einer vorgegeben Gridweite erfolgt.
  • Die Aufgabe wird auch durch eine Vorrichtung mit den Merkmalen des Anspruchs 3 gelöst.
  • Die erfindungsgemäße Vorrichtung weist folgende Mittel auf:
    • a) Ein Mittel zur automatischen Ermittlung des Abstandes xist zwischen mindestens zwei Standardzellen.
    • b) Ein Vergleichsmittel zur automatischen Ermittlung, ob einer der Abstände xist einen vorbestimmten Mindestabstand xsoll unterschreitet.
    • c) Ein Modifikationsmittel, das bei Unterschreiten des Mindestabstandes xsoll die Breite von mindestens einer Standardzelle in der Standardzellenreihe in einem virtuellen Layout von Standardzellen in einer vorgegebenen Weise verbreitert, und die mindestens eine verbreiterte Standardzelle wird automatisch im virtuellen Layout mit anderen Standardzellen platziert.
    • d) Ein Platzierungssmittel für die verbreiterten Standardzellen im virtuellen Layout in das reale Layout der Standardzellen, wobei die Standardzellen zur Schaffung größerer Abstände zwischen den Standardzellen im realen Layout wieder mit der vorgesehenen Breite versehen werden.
  • Diese Mittel können als Software auf einem Rechner oder als Hardwarekomponenten implementiert sein.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnungen an mehreren Ausführungsbeispielen näher erläutert. Es zeigen:
  • 1 eine Darstellung von vier Gruppen horizontaler Standardzellenreihen in 16 Zeilen mit Verdrahtungskanälen bei einem Speicherbaustein;
  • 2A – B Vergleich von Standardzellenanordnungen bei ASICs und Speicherschaltungen;
  • 3 Programmablaufplan einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 4 Darstellung eines ersten Verfahrenschrittes anhand von vier Standardzellen;
  • 5A – B Darstellung eines dritten Verfahrensschrittes anhand der Verbreiterung einer Standardzelle.
    •
  • In 1 sind zur Illustration des technischen Hintergrundes 101, 102, 103, 104 Standardzellenreihen mit dazwischen liegenden vertikalen Verdrahtungskanälen 201, 202, 203 dargestellt. Die Verdrahtungskanäle 201, 202, 203 trennen die Standardzellenreihen 101, 102, 103, 104 in einzelne Standardzellengruppen; hier vier Standardzellengruppen 10, 11, 12, 13 mit je 16 Zeilen.
  • Die Standardzellenreihen 101, 102, 103, 104 sind dabei jeweils aus an sich bekannten, hier nicht dargestellten Standardzellen (z.B. Logikgatter, Flip-Flops, Latches) zusammengesetzt.
  • Die Länge der Standardzellenreihen 101, 102, 103, 104 und die Breite der dazwischen liegenden vertikalen Verdrahtungskanäle 201, 202, 203 wird durch zwei gegensätzliche Faktoren bestimmt: Die Standardzellenreihen 101, 102, 103, 104 sollen so lang wie möglich sein, um den Flächenbedarf der Schaltung zu verkleinern. Je länger die Standardzellenreihen 101, 102, 103, 104 ohne Unterbrechung sind und je enger die vertikalen Verdrahtungskanäle 201, 202, 203 sind, desto weniger Platz wird benötigt.
  • Dem steht entgegen, dass die Verdrahtbarkeit der Schaltung immer schwieriger wird, je länger die Standardzellenreihen 101, 102, 103, 104 sind. Bei zu langen Reihen können Pins, die in der Regel innerhalb einer Standardzellenreihe 101, 102, 103, 104 liegen nicht mehr angeschlossen werden.
  • Um die Fläche der Standardzellenreihen 101, 102, 103, 104 (und damit der Schaltung) weiter optimieren zu können, will man auch die in 1 nicht dargestellten Spannungsversorgungsbahnen, die alle Standardzellen in einer Standardzellenreihen 101, 102, 103, 104 mit Spannung und Masse versorgen, mit möglichst geringer Breite ausstatten.
  • Diesem Ziel laufen zwei physikalische Effekte entgegen: Je schmaler die Spannungsversorgungsbahnen sind, desto größer ist der Spannungsabfall über die Spannungsversorgungsbahnen und desto schlechter wird die Versorgung der Standardzellen, die weit von den Spannungsanschlüssen angeordnet sind.
  • Je schmaler die Spannungsversorgungsbahnen sind, desto höher ist auch die Gefahr von "Electromigration" (Aufbrechen der Leitung durch Materialwanderung unter Dauerbelastung).
  • In den 2A und 2B werden die Unterschiede der Standardzellenanordnung bei ASICs und bei Speicherbauelementen beschrieben.
  • In 2A ist die Anordnung bei einem ASIC, in 2B bei einem Speicherbauelement dargestellt. Dabei ist jeweils ein Block von Standardzellenreihen 101, 102, 103, 104 dargestellt, in dem Spannungsversorgungsbahnen 1 dazu dienen, die in den Standardzellenreihen 101, 102, 103, 104 angeordneten Standardzellen (hier nicht dargestellt) mit Spannung zu versorgen. In beiden Fällen liegen in einer anderen Ebene (senkrecht zur Zeichnungsebene) Metallbahnen 2.
  • Zunächst wird auf die Anordnung bei ASICs eingegangen.
  • Beim ASICs stehen mehrere gleichwertige Metallebenen zur Verdrahtung zur Verfügung.
  • Dadurch können die Standardzellengruppen 10 meist ohne Abstand aneinander gesetzt werden; vertikale Verdrahtungskanäle sind nicht erforderlich.
  • Außerdem kann bei Verwendung einer ASIC-Technologie die Spannungsversorgung der Standardzellenreihen 101, 102, 103, 104 in festen Abständen durch Metallbahnen 2 auf höheren Metallebenen, die netzartig angeordnet sein können, verstärkt werden.
  • Bei einer ASIC-Technologie werden die Standardzellenreihen 101, 102, 103, 104 über die gesamte Breite des Blocks ohne Abstand aneinandergereiht; die horizontalen Spannungsversorgungsbahnen 1 werden in regelmäßigen Abständen an vertikal verlaufenden Metallbahnen 2 angeschlossen, so dass eine gute Kontrolle über die erforderliche Breite der Leitungen besteht. Weitere Versorgungsleitungen in höheren Metallebenen können bei Bedarf ergänzt werden.
  • In 2B ist die Anordnung der Standardzellenreihen 101, 102, 103, 104 beim Design von Speicherbauelementen dargestellt. Beim Speicherdesign ist eine Gruppe von Standardzellenreihen 101, 102, 103, 104 (in der Fig. rechts) durch einen vertikalen Abstand von einer anderen Standardzellengruppe mit den Standardzellenreihen 101a, 102a, 103a, 104a getrennt und auch horizontal durch Verdrahtungskanäle unterbrochen; die vertikalen Metallbahnen 2, die nur in bestimmten designabhängigen, und daher unregelmäßigen Abständen zur Verfügung stehen, werden jeweils einmal (oder mehrfach) pro Standardzellenreihe an die horizontalen Leitungen angeschlossen. Je nach Vorgaben und Verfügbarkeit der vertikalen Metallbahnen 2 ist daher eine erste Standardzellengruppe 10a (in 3a links) kürzer als eine zweite Standardzellengruppe l0b (in 3b). Weitere Versorgungsleitungen auf höheren Metallebenen stehen beim Speicherdesign nicht zur Verfügung.
  • In 3 ist ein Programmablaufplan für eine Ausführungsform des erfindungsgemäßen Verfahrens angegeben. Einzelne Verfahrensschritte werden dann in Zusammenhang mit den 4 und 5 näher erläutert.
  • Ausgangspunkt für das Verfahren ist eine Situation, wie in 4 dargestellt. Dabei ist eine Standardzellenreihe 101 mit schematisch dargestellten Standardzellen 51, 52, 53, 54 wiedergegeben.
  • Bei der physikalischen Verbindung (routen) der Standardzellen 51, 52, 53, 54 mit Metallbahnen (in 3 nicht dargestellt) können Probleme auftreten, wenn der Platz zwischen den Standardzellen 51, 52, 53, 53 nicht ausreicht. Der Router muss längere Wege zurücklegen, was den Platz für Verbindungen weiter reduziert. Durch ein zu enges Legen von Verbindungen entstehen Abstandsfehler und ggf. Kurzschlüsse. Auch ist es möglich, dass einige Verbindungen überhaupt nicht geroutet werden (sogenannte unconnects).
  • Eine Ausführungsform des erfindungsgemäßen Verfahrens sorgt dafür, dass der Abstand zwischen Standardzellen 51, 52, 53, 54 automatisch so eingestellt wird, dass sich eine Verdrahtung gut herstellen lässt.
  • Zunächst werden in einem ersten Verfahrensschritt 1001 (siehe 3) die Abstände zwischen mindestens zwei Standardzellen 51, 52, 53, 54 automatisch ermittelt. Dies erfolgt mit einem Mittel, das hier Teil eines Softwarepakets ist. Dazu können z.B. Dateien ausgewertet werden, in denen Koordinaten, Gridweiten oder andere Parameter der Standardzellen 51, 52, 53, 54 gespeichert sind.
  • Anschließend wird im nächsten Verfahrensschritt 1002 ein Vergleich durchgeführt, ob mindestens ein Abstand xist zwischen Standardzellen 51, 52, 53, 54 einen bestimmten vorbestimmten Abstand xsoll unterschreitet. Dies wird mit einem Software-Vergleichsmittel ausgeführt.
  • In 4 ist an einer Stelle der Abstand Xist zwischen zwei Standardzellen 52, 53 kleiner als der vorgegebene Wert Xsoll. Dieser Abstand Xist ist für eine Verdrahtung zu klein.
  • Wenn alle Abstände Xist größer als xsoll sind, dann kann mit dem Entwurf fortgefahren werden (Verfahrensschritt 1005).
  • Wenn mindestens ein Abstand Xist kleiner ist als Xsoll, führt das erfindungsgemäße Verfahren eine Verschiebung der Standardzellen 51, 52, 53, 54 aus, so dass am Ende jeweils mindestens der Mindestabstand Xsoll eingehalten wird.
  • Dazu wird zunächst der Rand 50 jeder Standardzelle 51, 52, 52, 54 in einem virtuellen Layout durch ein Modifikationsmittel vergrößert (Dritter Verfahrensschritt 1003).
  • Dies wird in der 5A und 5B beschrieben. In 5A und 5B ist jeweils eine einzelne Standardzelle 5 mit internen Verbindungen 6, 7 in unterschiedlichen Ebenen dargestellt. Quer zu der im Wesentlichen vertikalen Erstreckung der Standardzelle 5 liegen die Spannungsversorgungsbahnen 1. Diese Standardzelle 5 ist ein Teil einer Standardzellenreihe 101, wie sie z.B. in 2A dargestellt ist.
  • Die Standardzelle 5 in 5A weist einen Rand 50 auf, der mittels der verwendeten Software den Platzbedarf in einer Standardzellenreihe 101 festlegt. In 5B ist der Rand 50' durch ein erfindungsgemäßes Rechenmittel vergrößert worden, so dass die virtuelle Standardzelle 50' mehr Platz benötigt. Diese so modifizierte Standardzelle 50' wird nicht in einem Layout umgesetzt, sondern rein rechnerisch verbreitert, d.h. in einem virtuellen Layout der Standardzellen. Im dritten Verfahrensschritt 1003 (siehe 3) werden dann die verbreiterten Standardzellen 50' (ggf. mit nicht verbreiterten Standardzellen) mit den üblichen Platzierungsroutinen im virtuellen Layout platziert.
  • Dabei kann es zu Überlappungen benachbarter Standardzellen 51, 52, 53, 54 kommen. Diese lassen sich aber durch die üblichen Platzierungsroutinen beseitigen, indem die Standardzellen 51, 52, 53, 54 entlang der Standardzellenreihe 101 verschoben werden, allerdings nur im virtuellen Layout.
  • Dabei müssen nicht alle Standardzellen 5, 51, 52, 53, 54 virtuell verbreitert werden. Es ist durchaus möglich, nur einzelne Standardzellen 5, 51, 52, 53, 54 gezielt zu verbreitern.
  • Im vierten Verfahrensschritt 1004 (siehe 3) wird dann mittels eines Platzierungsmittels im virtuellen Layout die Breite der Standardzellen 51, 52, 53, 54 auf die Originalbreite reduziert, so dass die Abstände x'ist im virtuellen Layout nun ausreichend groß sind. Dieses Layout wird nun auf das reale Layout übertragen, so dass eine Platzierung von Standardzelle 51, 52, 53, 54 mit Abständen erfolgt, die mindestens den Abstand xsoll aufweisen.
  • Das Layout (das Innenleben, sowie die Groesse in x und y Richtung (bbox)) einer Standardzelle ist in einem standardisierten File, dem sogenannten lef (library exchange format) beschrieben. In diesem File sind alle Zellen einer Standardzellen-Bibliothek beschrieben.
  • Standardzellen werden in einem bestimmten Raster (grid), welches technologieabhängig ist, entworfen. Dieses Raster wird ebenfalls so entworfen, dass in der jeweiligen Technologie der Router optimale Voraussetzungen zum Routen vorfindet.
  • Sollen nun die Standardzellen 5, 51, 52, 53, 54 vergrößert werden, so kann das im definierten Raster erfolgen. Welche Zellen um welche Anzahl von Rasterpunkten vergrößert werden, kann mit einer einfachen Liste – mit dem jeweiligen Zellnamen und einer maximal zulässigen Anzahl von Rastern definiert werden.
  • Für die zu vergrößernden Standardzellen 5, 51, 52, 53, 54 wird im lef File die bbox, d.h. die Ausdehnung der Standardzelle 5, 51, 52, 53, 54 in x Richtung um ein ganzzahliges Vielfaches des Rasters vergrößert. Da aber das reale Layout der Standardzelle nicht verändert wird – und die Änderungen der Breite nur temporär für einen Zwischenschritt (1003) gemacht werden – liegt eine virtuelle Verbreiterung in einem virtuellen Layout vor.
  • In einem virtuell platzierten Design werden nun die originalen Standardzellen 5, 51, 52, 53, 54 mit diesen verbreiterten Standardzellen 5, 51, 52, 53, 54 ausgetauscht. Das hat allerdings zur Folge, dass sich Überlappungen der Zellen ergeben können. Um diese Überlappungen zu beseitigen, wird ein ECO(engineering change order)-Schritt durchgeführt, welcher die Standardzellen 5, 51, 52, 53, 54 in einer Standardzellenreihe 101 leicht verschiebt.
  • Anschließend werden die vergrößerten Standardzellen wieder durch die original Zellen ersetzt. Damit erreicht man eine bessere und gleichmäßigere Verteilung der Standardzellen 5, 51, 52, 53, 54 in der jeweiligen Standardzellenreihe 101 und erhöht somit die Routbarkeit unter Umständen drastisch.
  • Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, die von der erfindungsgemäßen Anordnung und dem erfindungsgemäßen Verfahren auch bei grundsätzlich anders gearteten Ausführungen Gebrauch machen.
    • 1
    Spannungsversorgungsbahn
    2
    Metallbahnen
    5, 51, 52, 53, 54
    Standardzellen
    6, 7
    interne Verbindungsleitungen
    50
    Standardzellenrand
    50'
    Standardzelle mit verbreiterten
    Standardzellenrand im virtuellen Layout
    101, 102, 103, 104
    Standardzellenreihe
    201, 202, 203
    vertikaler Verdrahtungskanal
    xist
    ermittelter Abstand zwischen
    Standardzellen
    xsoll
    Sollabstand zwischen Standardzellen

Claims (3)

  1. Verfahren zur Herstellung einer Standardzellenanordnung, dadurch gekennzeichnet, dass a) in einem ersten Verfahrensschritt (1001) in mindestens einer Standardzellenreihe (101, 102, 103, 104) der Abstand (Xist) zwischen mindestens zwei Standardzellen (51, 52, 53, 54) automatisch ermittelt wird, b) in einem zweiten Verfahrensschritt (1002) automatisch ermittelt wird, ob mindestens einer der ermittelten Abstände (Xist) einen vorbestimmten Mindestabstand (Xsoll) unterschreitet, c) in einem dritten Verfahrensschritt (1003) wird bei mindestens einem Unterschreiten den Mindestabstandes (Xsoll) die Breite von mindestens einer Standardzelle (50') in der Standardzellenreihe (101, 102, 103, 104) in einem virtuellen Layout von Standardzellen in einer vorgegebenen Weise verbreitert, und die mindestens eine verbreiterte Standardzelle (50') wird automatisch im virtuellen Layout mit anderen Standardzellen platziert, wobei anschließend d) im vierten Verfahrenschritt (1004) die Platzierung der verbreiterten Standardzellen (50') im virtuellen Layout in das reale Layout der Standardzellen übernommen wird, wobei die Standardzellen (51, 52, 53, 54) zur Schaffung größerer Abstände zwischen den Standardzellen (51, 52, 53, 54) im realen Layout wieder mit der ursprünglich vorgesehenen Breite versehen werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verbreiterung mindestens einer Standardzelle (5, 51, 52, 53, 53) im virtuellen Layout um ein ganzzahliges Vielfaches einer vorgegeben Gridweite erfolgt.
  3. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch a) ein Mittel zur automatischen Ermittlung des Abstandes (xist) zwischen mindestens zwei Standardzellen (51, 52, 53, 54) , b) ein Vergleichsmittel zur automatischen Ermittlung, ob mindestens einer der Abstände (xist) einen vorbestimmten Mindestabstand (xsoll) unterschreitet, c) einem Modifikationsmittel, das bei Unterschreiten des mindestens einen Mindestabstandes (xsoll) die Breite von mindestens einer Standardzelle (50') in der Standardzellenreihe (101, 102, 103, 104) in einem virtuellen Layout von Standardzellen in einer vorgegebenen Weise verbreitert, und die mindestens eine verbreiterte Standardzelle (50') wird automatisch im virtuellen Layout mit anderen Standardzellen platziert, d) ein Platzierungssmittel für die verbreiterten Standardzellen (50') und/oder die nicht verbreiterten Standardzellen im virtuellen Layout in das reale Layout der Standardzellen (51, 52, 53, 54), wobei die Standardzellen (51, 52, 53, 54) zur Schaffung größerer Abstände zwischen den Standardzellen (51, 52, 53, 54) im realen Layout wieder mit der vorgesehenen Breite versehen werden.
DE102004038063A 2004-07-30 2004-07-30 Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens Ceased DE102004038063A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004038063A DE102004038063A1 (de) 2004-07-30 2004-07-30 Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens
US11/193,024 US7376925B2 (en) 2004-07-30 2005-07-29 Method for production of a standard cell arrangement, and apparatus for carrying out the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004038063A DE102004038063A1 (de) 2004-07-30 2004-07-30 Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens

Publications (1)

Publication Number Publication Date
DE102004038063A1 true DE102004038063A1 (de) 2006-03-23

Family

ID=36001512

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004038063A Ceased DE102004038063A1 (de) 2004-07-30 2004-07-30 Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens

Country Status (2)

Country Link
US (1) US7376925B2 (de)
DE (1) DE102004038063A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8037441B2 (en) * 2007-09-25 2011-10-11 International Business Machines Corporation Gridded-router based wiring on a non-gridded library

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0685804A2 (de) * 1994-06-03 1995-12-06 International Business Machines Corporation Platzierungshilfe für Objekte
US20010004762A1 (en) * 1999-12-21 2001-06-21 Nec Corporation Computer-aided design supporting system in which cells can be arranged independently
US20030101424A1 (en) * 2001-11-29 2003-05-29 Nec Electronics Corporation Method for automatically laying out semiconductor integrated circuit

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165086A (en) * 1985-02-20 1992-11-17 Hitachi, Ltd. Microprocessor chip using two-level metal lines technology
US4786613A (en) * 1987-02-24 1988-11-22 International Business Machines Corporation Method of combining gate array and standard cell circuits on a common semiconductor chip
US4815003A (en) * 1987-06-19 1989-03-21 General Electric Company Structured design method for high density standard cell and macrocell layout of VLSI chips
US5410173A (en) * 1991-01-28 1995-04-25 Kikushima; Ken'ichi Semiconductor integrated circuit device
US5471398A (en) * 1991-07-01 1995-11-28 Texas Instruments Incorporated MTOL software tool for converting an RTL behavioral model into layout information comprising bounding boxes and an associated interconnect netlist
US5313079A (en) * 1992-06-22 1994-05-17 Vlsi Technology, Inc. Gate array bases with flexible routing
US5636129A (en) * 1994-04-20 1997-06-03 Her; One-Hsiow A. Electrical routing through fixed sized module and variable sized channel grids
US5619419A (en) * 1994-09-13 1997-04-08 Lsi Logic Corporation Method of cell placement for an itegrated circuit chip comprising integrated placement and cell overlap removal
US5856927A (en) * 1995-05-01 1999-01-05 Vlsi Technology, Inc. Method for automatically routing circuits of very large scale integration (VLSI)
US6014506A (en) * 1995-10-31 2000-01-11 Vlsi Technology, Inc. Method and apparatus for improving engineering change order placement in integrated circuit designs
JPH1056162A (ja) * 1996-05-24 1998-02-24 Toshiba Corp 半導体集積回路およびその設計方法
US6067409A (en) * 1996-06-28 2000-05-23 Lsi Logic Corporation Advanced modular cell placement system
US5887155A (en) * 1996-07-25 1999-03-23 Microunity Systems Engineering, Inc. Vertex based geometry engine system for use in integrated circuit design
US6209123B1 (en) * 1996-11-01 2001-03-27 Motorola, Inc. Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors
US6002857A (en) * 1996-11-14 1999-12-14 Avant! Corporation Symbolic constraint-based system for preroute reconstruction following floorplan incrementing
US6031981A (en) * 1996-12-19 2000-02-29 Cirrus Logic, Inc. Reconfigurable gate array cells for automatic engineering change order
US6249902B1 (en) * 1998-01-09 2001-06-19 Silicon Perspective Corporation Design hierarchy-based placement
DE10025583A1 (de) * 2000-05-24 2001-12-06 Infineon Technologies Ag Verfahren zur Optimierung integrierter Schaltungen, Vorrichtung zum Entwurf von Halbleitern und Programmobjekt zum Entwerfen integrierter Schaltungen
US7028285B2 (en) * 2000-07-05 2006-04-11 Synopsys, Inc. Standard cell design incorporating phase information
JP4953526B2 (ja) * 2001-07-27 2012-06-13 富士通セミコンダクター株式会社 タイミング優先でセル配置するｌｓｉのレイアウト方法及びその装置
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
US7603641B2 (en) * 2003-11-02 2009-10-13 Mentor Graphics Corporation Power/ground wire routing correction and optimization
JP2005203447A (ja) * 2004-01-13 2005-07-28 Toshiba Corp 半導体集積回路、半導体集積回路設計システム及び半導体集積回路設計方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0685804A2 (de) * 1994-06-03 1995-12-06 International Business Machines Corporation Platzierungshilfe für Objekte
US20010004762A1 (en) * 1999-12-21 2001-06-21 Nec Corporation Computer-aided design supporting system in which cells can be arranged independently
US20030101424A1 (en) * 2001-11-29 2003-05-29 Nec Electronics Corporation Method for automatically laying out semiconductor integrated circuit

Also Published As

Publication number Publication date
US20060059448A1 (en) 2006-03-16
US7376925B2 (en) 2008-05-20

Similar Documents

Publication Publication Date Title
DE68917398T2 (de) Integrierte Schaltungshalbleiteranordnung mit verbesserter Einrichtung für Speiseleitungen.
DE102004014472B4 (de) Anwendungsspezifischer integrierter Halbleiter-Schaltkreis
DE69924486T2 (de) Spezielle schnittstellenarchitektur für eine hybride schaltung
DE3650323T2 (de) VLSI-Chip und Verfahren zur Herstellung.
DE4425552C2 (de) Gatterarray
DE68925897T2 (de) Gate-Array-Zelle, bestehend aus FET's von verschiedener und optimierter Grösse
DE69228135T2 (de) Auf einem ausgewogenen Baum basierendes Taktverteilungsnetzwerk für integrierte Schaltungen sowie Verfahren dessen Aufbaus
DE69803373T2 (de) Verdrahtung von Zellen in logischen Feldern
DE69430551T2 (de) Halbleitervorrichtung zur Reduzierung einer Taktverschiebung in einer Vielfalt von Mustern von Verdrahtungsblöcken
DE102009052546B4 (de) Halbleiterbauelement mit Bitleitungsstrukturen und Layout-Verfahren
DE3688580T2 (de) Verfahren zur Verdrahtungsverbesserung von Meisterbild-DCVS-Chips.
DE3872737T2 (de) Verfahren zur kombinierung von "gate array"-schaltungen mit standardschaltungen auf ein gemeinsames halbleiterplaettchen.
DE69811795T2 (de) Integrierte Schaltung zur Taktsignalversorgung und Verfahren zu ihrer Herstellung
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE4128568C2 (de) Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis
DE102005033715A1 (de) Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren
DE4327652C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung
DE102016111337B4 (de) Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung
DE4124877C2 (de) Verfahren zum Anordnen und Verdrahten von Standardzellen einer integrierten Halbleiterschaltungsvorrichtung
DE69033641T2 (de) Stromversorgungssystem für Master slice integrierte Schaltung
DE102004038063A1 (de) Verfahren zur Herstellung einer Standardzellenanordnung und eine Vorrichtung zur Durchführung des Verfahrens
DE4132849A1 (de) Verfahren zur automatischen verdrahtung in einer halbleiterschaltungsanordnung
DE10244232A1 (de) Integrierte Halbleiterschaltung
DE68915211T2 (de) Standardzelle.
DE69928592T2 (de) Verfahren zur Anordnung/Verdrahtung einer Halbleitervorrichtung und Vorrichtung zur Anordnung/Verdrahtung einer Halbleitervorrichtung, geeignet zur Vermeidung eines Fehlbetriebs

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection