Nothing Special   »   [go: up one dir, main page]

DE68915211T2 - Standardzelle. - Google Patents

Standardzelle.

Info

Publication number
DE68915211T2
DE68915211T2 DE68915211T DE68915211T DE68915211T2 DE 68915211 T2 DE68915211 T2 DE 68915211T2 DE 68915211 T DE68915211 T DE 68915211T DE 68915211 T DE68915211 T DE 68915211T DE 68915211 T2 DE68915211 T2 DE 68915211T2
Authority
DE
Germany
Prior art keywords
cell
cells
power source
standard
source lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68915211T
Other languages
English (en)
Other versions
DE68915211D1 (de
Inventor
Tsuneaki Kudo
Hiroyuki Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Publication of DE68915211D1 publication Critical patent/DE68915211D1/de
Application granted granted Critical
Publication of DE68915211T2 publication Critical patent/DE68915211T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/14Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die folgende Erfindung bezieht sich auf ein Standard-Zellenlayout für einen LSI (large scale integrated circuit) und insbesondere auf eine hochintegrierte Standardzelle wie eine Flip- Flop-Standard-Zelle (eine sogenannte bistabile Standardzelle), deren Länge in Richtung ihrer Energiequellen-Anschlußleitung so bemessen werden kann, daß sie nicht größer als notwendig ist.
  • Beschreibung des Standes der Technik
  • Eine herkömmliche Standardzelle, verwendet bei einem Layout eines hochintegrierten Schaltkreises, insbesondere einer hochintegrierten Zelle wie einer Flip-Flop-Standardzelle hat eine relativ große Länge in Richtung ihrer Energiequellen-Anschlußleitung (im folgenden wird diese Richtung als Querrichtung bezeichnet), verglichen mit von der Flip-Flop-Zelle verschiedenen Zellen. Wenn daher ein Schaltkreismuster durch Kombinationen der Flip- Flop-Zelle und anderer Zellen zusammengesetzt wird, kann aufgrund der Einheitlichkeit ihrer Querlängen Totraum im Schaltkreismuster auftreten. Daher entsteht eine Unannehmlichkeit beim Entwurf der Schaltkreismuster, die durch diese Kombination zusammengesetzt sind.
  • Fig. 1 zeigt den Aufbau einer herkömmlichen Standardzelle. Wie in der Zeichnung gezeigt, sind in der Zelle zwei Energiequellenleitungen 1 vorgesehen, wobei 1 sich im wesentlichen parallel zur Querrichtung (x-Achse) der Zelle so erstreckt, daß eine Gruppe von Schaltkreiselementen wie Transistoren und Dioden, erforderlich zum Aufbau eines logischen Schaltkreises, in einem Raum 2 angeordnet sind, der zwischen die beiden Energiequellen-Versorgungsleitungen 1 definiert ist.
  • Wenn insbesondere Flip-Flop-Standardzellen, aufgebaut durch die obengenannten Schalkreiselemente, in einer Zellenzeile angeordnet werden, wird die Querlänge der Zeile beträchtlich groß.
  • Fig. 2 zeigt eine Zellenart, durch die Versatz eines Taktimpulses entstehen kann, und Fig. 3 zeigt Wellenformen, erzeugt durch die Zeitverschiebung des Taktimpuls-Versatzes, ausgehend vom ursprünglichen Taktimpuls.
  • Wenn in Fig. 2 ein Treibertakt einem Schaltkreis 20 eingegeben wird, umfassend eine Vielzahl von Zellen mit jeweils relativ langen Längen, indem im einen Taktsignal i durch einen Puffer 21 zugeführt wird, unterscheiden sich ein Taktsignal (a), eingegeben eine Zelle A, und ein Taktsignal (b), eingegeben in eine Zelle B, in den Zeitkonstanten eines Drahtwiderstandes Ri und einer Drahtkapazität Ci zwischen dem Puffer 21 und der Zelle A, und einem Drahtwiderstand R und einer Kapazität C zwischen dem Puffer 21 und der Zelle B.
  • Wie in Fig. 3 gezeigt, verschieben sich somit die Anstiegszeiten des ursprünglichen Taktsignals i, des Taktsignals (a), eingegeben durch Ri und Ci&sub1;, und des Taktsignals (b), eingegeben durch R und C, zueinander aufgrund von Verzögerungen A, die jeweils durch den Unterschied der Zeitkonstanten bedingt werden. Die Verschiebung wird im allgemeinen Taktsignal-Versatz (clock skew) genannt. Dementsprechend ist das Bedürfnis nach einem geeigneten Zellenlayout entstanden, um den Taktsignal-Versatz zu vermeiden.
  • Die Taktleitung dieses Taktsignal-Versatzes wird lang und groß, falls die Flip-Flop-Zellen verstreut sind. Wenn dementsprechend alle Flip-Flop-Zellen in einer Zellenzeile angeordnet sind, ist dies nützlich, um den Taktsignal-Versatz zu verringern. Falls jedoch die Flip-Flop-Zellen herkömmlichen Typs sind, treten die folgenden Schwierigkeiten auf.
  • Fig. 4 zeigt ein abstraktes Layout eines IC-Abschnitts, aufgebaut aus herkömmlichen Zellen, in denen eine Zellenzeile umfassend ausschließlich Flip-Flop-Zellen 3, und andere Zellzeilen umfassend Zellen 4, die nicht Flip-Flop-Zellen sind, gezeigt sind. Wie aus der Zeichnung ersichtlich, entstehen Toträume 5 durch die Unterschiede der Querlängen der Flip-Flop-Zellenreihen und der anderen Zellenreihen. Dementsprechend kann die Fläche des Schaltkreismusters, aufgebaut mit den herkömmlichen Zellen, durch automatische Plazierung und Leitungsführung größer als notwendig werden.
  • Darüber hinaus hat die herkömmliche Standardzelle nur zwei Energiequellenleitungen 1, 1, somit ist es unmöglich, die Zellen invers zwischen den Leitungen hohen Potentials (VDD) und denjenigen niedrigen Potentials (VSS) in einer Zellenzeile zu schalten.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine neuartige Standardzelle in einer hochintegrierten Zelle wie einer Flip- Flop (bistabilen) Standardzelle zu schaffen, deren Querlänge so bemessen werden kann, daß sie nicht größer als nötig ist, wodurch eine Fläche der Zelle und eine Gesamtfläche des Schaltkreismusters, aufgebaut mit den Zellen durch automatische Plazierung und Leitungsführung, verringert werden kann.
  • Um die obige Aufgabe zu lösen, wird eine Standardzelle nach der vorliegenden Erfindung zur automatischen Platzierung und Leitungsführung mit mindestens drei Energiequellenleitungen geschaffen, wie in Anspruch 1 dargelegt. Daher können die Schaltkreiselemente wie Transistoren und Dioden zum Aufbau eines logischen Schaltkreises in mindestens zwei Gebieten angeordnet werden, die jeweils zwischen benachbarten Leitungspaaren definiert sind. Beim Vergleich der Querlängen der Standardzellen nach der vorliegenden Erfindung und derjenigen nach dem Stand der Technik, die benötigt werden, um dieselbe Zahl von Elementen darin anzuordnen, kann dementsprechend die Länge der ersteren auf im wesentlichen die Hälfte oder weniger, verglichen mit der zweitletzteren verringert werden, weil die Elemente bei der ersteren in mindestens zwei Bereichen angeordnet werden können.
  • Wie oben ersichtlich, kann nach der vorliegenden Erfindung die Verzögerung, bedingt durch Steigerung des Drahtwiderstands und der Kapazität aufgrund der Vergrößerung der Querlänge der Zelle, gesteuert werden.
  • Da mindestens drei Energiequellenleitungen vorgesehen sind, können darüber hinaus die elektrischen Potentiale der entsprechenden Leitungen symmetrisch zur Querrichtung der Zelle angeordnet werden, daher wird es möglich, wahlweise die Vertikalrichtung der Zelle in einer Zellenzeile zu ändern.
  • Dabei steigt die Vertikallänge der Zelle, wenn die Zahl der Energiequellenleitungen zunimmt.
  • Diese und andere Aufgaben, Merkmale und Vorzüge der vorliegenden Erfindung werden offensichtlicher aus der folgenden Beschreibung von vorgezogenen Ausführungsformen, vorgenommen in Verbindung mit den begleitenden Zeichnungen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine Ansichtserklärung des Aufbaus einer Zelle mit Energiequellenleitungen vom Doppelleitungstyp nach dem Stand der Technik;
  • Fig. 2 zeigt einen Schaltkreis, vom dem durch Verzögerungsfaktoren eine Taktsignal-Versatz erzeugt wird;
  • Fig. 3 zeigt Taktsignal-Wellenformen zur Erklärung der im Schaltkreis von Fig. 2 erzeugten Taktsignal-Versatz;
  • Fig 4. zeigt ein abstraktes Layout eines Teils eines integrierten Schaltkreises, zusammengesetzt durch Kombination von Zellreihen, die jeweils Flip-Flop-Zellen und andere Zellen nach dem Stand der Technik umfassen;
  • Fig. 5 ist eine Ansicht zur Erklärung eines Grundaufbaus einer Ausführungsform einer Standardzelle nach der vorliegenden Erfindung;
  • Fig 6. ist eine Ansicht zur Erklärung eines Aufbaus einer Ausführungsform, in der eine Standardzelle durch Kombination von Zellzeilen zusammengesetzt ist, die jeweils Flip-Flop-Zellen mit Energieversorgungsleitungen vom Dreileitungstyp nach der vorliegenden Erfindung sowie andere Zellen mit Energieversorgungsleitungen vom Dreileitungstyp umfassen;
  • Fig 7 ist eine Ansicht zur Erklärung eines Aufbaus einer Ausführungsform einer Verbindungszelle zur Verbindung einer Zelle mit Energieversorgungsleitungen vom Dreileitungstyp nach der vorliegenden Erfindung und einer Zelle mit Energieversorgungsleitungen von Zweileitungstyp;
  • Fig 8 ist eine Ansicht zur Erklärung eines Aufbaus einer Ausführungsform einer Verbindung nach der vorliegenden Erfindung unter Verwendung der Verbindungszelle in Fig. 7;
  • Fig. 9 zeigt ein nicht wünschenswertes Beispiel der Verbindung von zwei Zellenarten, die sich in der Anzahl von Energieversorgungsleitungen unterscheiden, wobei die Verbindungszelle von Fig. 7 verwendet wird;
  • Fig. 10 zeigt ein vorgezogenes Beispiel der Verbindung von zwei Zellentypen, die sich in der Anzahl ihrer Energieversorgungsleitungen unterscheiden, wobei die Verbindungszelle von Fig. 7 verwendet wird;
  • Fig. 11 zeigt eine Zelle mit einem Eingabe- und Ausgabeanschluß, welche in Vertikalrichtung voneinander entfernt sind; Fig. 12 zeigt ein Beispiel einer Verbindung der Zellen in Fig. 11 nach dem Stand der Technik; und
  • Fig. 13 zeigt ein Beispiel der Verbindung von Zellen in Fig. 11 nach der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORM
  • Fig. 5 zeigt einen Grundaufbau einer Standardzelle nach der vorliegenden Erfindung.
  • Wie in der Zeichnung gezeigt, ist die Standardzelle zur automatischen Platzierung und Leitungsführung nach der vorliegenden Erfindung mit mindestens drei Enrgieversorgungsleitungen 10 ausgestattet. Dabei ist die mittlere der Energiequellenleitungen 10 eine Energiequellenleitung niedrigen Potentials, und die äußeren beiden Energiequellenleitungen sind Energiequellenleitungen hohen Potentials. Dementsprechend können mindestens zwei Bereiche 11 erhalten werden, wobei 11 zwischen benachbarten Leitungspaaren zur Anordnung von Schaltkreiselementen wie Transistoren und Dioden zum Aufbau eines logischen Schaltkreises definiert ist. Wenn somit die zur Anordung derselben Anzahl von Elementen nötigen Querlängen von Standardzellen nach der vorliegenden Erfindung und solchen nach dem Stand der Technik, wie in Fig. 1, verglichen werden, können die Längen der ersteren auf im wesentlichen die Hälfte oder weniger der Querlängen der letzteren verringert werden, da die Elemente bei der ersteren in mindestens zwei Bereichen angeordnet werden können.
  • Dagegen steigt die Vertikallänge der Zelle, wenn die Anzahl der Energiequellenleitungen steigt. Wenn jedoch die Anzahl der Energiequellenleitungen gleich drei wird, wird die vertikale Länge der Zelle nur um das eineinhalbfache derjenigen der Zelle nach dem Stand der Technik mit zwei Energiequellenleitungen erhöht.
  • Da mindestens drei Energiequellenleitungen 10 vorgesehen sind, können die elektrischen Potentiale der entsprechenden Leitungen symmetrisch in Vertikalrichtung der Zelle angeordnet werden, somit wird es möglich, wahlweise die Vertikalrichtung der Zelle in einer Zellenzeile zu ändern.
  • Dagegen steigt die Vertikallänge der Zelle, wenn die Anzahl der Energieversorgungsleitungen zunimmt.
  • Fig. 6 zeigt ein abstraktes Layout eines Teils eines integrierten Schaltkreises einer Ausführungsform der vorliegenden Erfindung. In der Ausführungsform der vorliegenden Erfindung sind eine Vielzahl von Flip-Flop-Zellen 7 zusammen in einer Zeile 12 angeordnet, und andere Zellen sind in anderen Zeilen 13, 13 angeordnet. Die Bezugszahl 14 bezeichnet entsprechende Leitungsbereiche. Da, wie in der Abbildung gezeigt, drei Energiequellenleitungen in der Flip-Flop-Zelle 7 vorgesehen sind, kann, falls Schaltkreiselemente zum Bilden eines logischen Schaltkreises darin geeignet angeordnet sind, jeweils die Querlänge der Zellen 7 wahlweise auf eine gewünschte Länge verringert werden.
  • Dementsprechend kann die Länge der Zeile 12, umfassend die Flip- Flop-Zellen einer Ausführungsform nach der vorliegenden Erfindung, gezeigt in Fig. 6, auf im wesentlichen den gleichen Wert wie derjenigen der Zeilen 13, 13 festgesetzt werden, so daß der Totraum 5 weggelassen werden kann, der beim Aufbau der Standardzelle entsteht, umfassend eine Kombination einer herkömmlichen Flip-Flop-Zelle und anderer Zellen, wie in Fig. 4 gezeigt.
  • Fig. 7 und 8 zeigen eine Ausführungsform einer Verbindungszelle 13 nach der vorliegenden Erfindung zur Verbindung von zwei Arten von Zellen mit einer voneinander unterschiedlichen Anzahl von Energiequellenleitungen, insbesondere zeigen die Abbildungen den Fall, in dem Zellen mit drei Energiequellenleitungen und andere Zellen mit zwei Energiequellenleitungen miteinander verbunden sind, wobei die Leitungen aus Aluminium bestehen. In den Abbildungen sind außerdem Durchgänge H und ein Verbindungsstreifen 16 gezeigt. Wenn die beiden Zellenarten beliebig verbunden sind, wie in Fig. 9 gezeigt, sollte eine Vielzahl von Verbindungszellen 13 benötigt werden, und die Gesamt-Querlänge der verbundenen Zellen steigt um die Längen, die der Anzahl der verwendeten Verbindungszellen entsprechen. Wenn zusätzlich die Zellen mit zwei Energiequellenleitungen zwischen den Zellen mit drei Energiequellenleitungen angeordnet sind, wird die Leitungsführung im Bereich extrem schwierig. Wenn hingegen, wie in Fig. 10 gezeigt, die Zellen mit derselben Anzahl von Leitungen jeweils zusammengefaßt sind, können diese beiden Arten von zusammengefaßten Zellen mit nur einer Verbindungszelle 13 verbunden werden.
  • Nun wird unter Bezugnahme auf Fig. 11 und Fig. 12 ein Fall beschrieben, in dem Verbindungsleitungen mit einem Eingabe- und einem Ausgabeanschluß in der Vertikalrichtung der Zelle voneinander entfernt angeordnet sind. In der Abbildung ist die Zellrichtung durch einen Pfeil gekennzeichnet. Da die Richtung der herkömmlichen Zelle mit Energiequellenleitungen vom Zweileitungstyp nicht vertikal in einer Zellenzeile geändert werden kann, sollten die Zellen so angeordnet werden, daß ihre Richtungen gleich sind. Dementsprechend sollte jede Leitung 19 zur Verbindung jedes Paares von Eingabeanschlüssen 17 und Ausgabeanschlüssen 18 jedes benachbarten Zellenpaares relativ lang sein.
  • Nach der vorliegenden Erfindung dagegen können die elektrischen Potentiale entsprechend der Energiequellenleitungen wahlweise vertikal symmetrisch angeordnet werden. Wie in Fig. 13 gezeigt, können daher die Richtungen der Zellen so angeordnet werden, daß jedes Paar von Eingabeanschlüssen 17 und Ausgabeanschlüssen 18 benachbart zueinander verbunden werden und dadurch die Leitung 19 verkürzt werden kann. Dieses Verfahren ist auf andere Fälle anwendbar, in denen verschiedene Zellenarten verbunden werden.
  • Wie aus der obigen Erklärung einer Ausführungsform der vorliegenden Erfindung ersichtlich, kann der Bereich zur Anordnung von Schaltkreiselementen in der Vertikalrichtung durch Steigerung der Anzahl von Energiequellenleitungen in einer Standardzelle nach der vorliegenden Erfindung erhöht werden, somit können die Elemente flexibel in der Zelle angeordnet werden, so daß die Querlänge der Zelle verringert werden kann, verglichen mit herkömmlichen Zellen, wobei jeweils dieselbe Anzahl von Elementen angeordnet wird. Da die elektrischen Potentiale entsprechend der Energiequellenleitungen vertikal symmetrisch in der Zelle nach der vorliegenden Erfindung angeordnet werden können, kann die Zellenrichtung vertikal in einer Zellenzeile geändert werden. Dementsprechend können Leitungen zum Verbinden von Zellen mit jeweils einem Eingabe- und Ausgabeanschluß, die vertikal voneinander entfernt angeordnet sind, verkürzt werden. Darüber hinaus kann die Gesamtfläche eines Schaltkreismusters, gebildet durch automatische Anordnung und Leitungsführung ebenfalls verringert werden.
  • Verschiedene Änderungen werden möglich für Fachleute der Technik durch die Lehre der Offenlegung der vorliegenden Erfindung, ohne deren Bereich zu verlassen.

Claims (5)

1. Standardzelle zur automatischen Plazierung und Leitungsführung von Schaltkreiselementen eines hochintegrierten Schaltkreises (LSI), dadurch gekennzeichnet, daß sie mindestens drei Energiequellenleitungen (10A, 10B, 10C) umfaßt, die sich im wesentlichen nur in einer Richtung (x-Achse) der Zelle erstrecken, wobei jedes benachbarte Paar (10A, 10B; 10B, 10C) der Energiequellenleitungen in paralleler und voneinander beabstandeter Beziehung angeordnet ist, um einen Zwischenraum (11A; 11B) zu bilden, in welchem die Schaltkreiselemente der Standardzelle angeordnet sind.
2. Standardzelle nach Anspruch 1, dadurch gekennzeichnet, daß eine der Energiequellenleitungen (10B) eine Energiequellenleitung niedrigen Potentials (VSS) und die andere Energiequellenleitung (10A, 10C) eine Energiequellenleitung hohen Potentials (VDD) ist.
3. Standardzelle nach Anspruch 1 dadurch gekennzeichnet, daß die elektrischen Potentiale von mindestens drei Energiequellenleitungen zur mittleren Energiequellenleitung (10B) nach ihren beiden Außenseiten symmetrisch angeordnet sind.
4. Anordnung von mindestens zwei Standardzellen, umfassend:
Eine erste Standardzelle (C&sub1;) mit mindestens drei Energiequellenleitungen (10), wie in einem der Ansprüche 1 bis 3 beansprucht;
eine zweite Standardzelle (10&sub2;) mit mindestens zwei Energiequellenleitungen (15);
eine Verbindungszelle (13) zum Verbinden der ersten und zweiten Standardzelle.
5. Anordnung von Standardzellen nach Anspruch 4, dadurch gekennzeichnet, daß eine Vielzahl von ersten Standardzellen zusammengefaßt ist, um eine erste Standardzellengruppe (C&sub1; in Fig. 10) zu bilden, eine Vielzahl von zweiten Standardzellen zusammengefaßt ist, um eine zweite Standardzellengruppe (C&sub2; in Fig. 10) zu bilden und die ersten und zweiten Zellengruppen durch eine einzige Verbindungszelle (13) verbunden sind.
DE68915211T 1988-06-28 1989-06-28 Standardzelle. Expired - Fee Related DE68915211T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63158005A JP2739958B2 (ja) 1988-06-28 1988-06-28 スタンダードセル

Publications (2)

Publication Number Publication Date
DE68915211D1 DE68915211D1 (de) 1994-06-16
DE68915211T2 true DE68915211T2 (de) 1994-09-29

Family

ID=15662174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68915211T Expired - Fee Related DE68915211T2 (de) 1988-06-28 1989-06-28 Standardzelle.

Country Status (5)

Country Link
US (1) US5401988A (de)
EP (1) EP0348933B1 (de)
JP (1) JP2739958B2 (de)
KR (1) KR940001393B1 (de)
DE (1) DE68915211T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140505A (ja) * 1992-10-28 1994-05-20 Mitsubishi Electric Corp 半導体集積回路装置
US5675501A (en) * 1994-03-15 1997-10-07 Kabushiki Kaisha Toshiba Method of designing semiconductor integrated circuit apparatus having no dead space
EP0782187B1 (de) * 1995-12-29 2000-06-28 STMicroelectronics S.r.l. Standardzellenbibliothek für den Entwurf von integrierten Schaltungen
US5949261A (en) 1996-12-17 1999-09-07 Cypress Semiconductor Corp. Method and circuit for reducing power and/or current consumption
US6963510B1 (en) 1998-07-10 2005-11-08 Xilinx, Inc. Programmable capacitor and method of operating same
US6255675B1 (en) * 1998-07-10 2001-07-03 Xilinx, Inc. Programmable capacitor for an integrated circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1579419A (en) * 1977-06-15 1980-11-19 Seiko Instr & Electronics Static induction transistor logic semi-conductor devices and integrated injection logic semi-conductor devices
JPS5925381B2 (ja) * 1977-12-30 1984-06-16 富士通株式会社 半導体集積回路装置
US4198695A (en) * 1978-07-19 1980-04-15 Texas Instruments Incorporated Static semiconductor memory cell using data lines for voltage supply
US4295149A (en) * 1978-12-29 1981-10-13 International Business Machines Corporation Master image chip organization technique or method
US4423432A (en) * 1980-01-28 1983-12-27 Rca Corporation Apparatus for decoding multiple input lines
JPS5827343A (ja) * 1981-08-10 1983-02-18 Matsushita Electronics Corp 半導体集積回路
JPS58142544A (ja) * 1982-02-19 1983-08-24 Hitachi Ltd 半導体集積回路
JPS58166742A (ja) * 1982-03-29 1983-10-01 Nec Corp マスタ−スライス基板
US4516040A (en) * 1982-06-14 1985-05-07 Standard Microsystems Corporation High-speed merged plane logic function array
JPS607147A (ja) * 1983-06-24 1985-01-14 Mitsubishi Electric Corp 半導体装置
JPS60198843A (ja) * 1984-03-23 1985-10-08 Fujitsu Ltd マスタ−スライス方式集積回路
JPS6124250A (ja) * 1984-07-13 1986-02-01 Nippon Gakki Seizo Kk 半導体集積回路装置
JPS61185964A (ja) * 1985-02-13 1986-08-19 Toshiba Corp 半導体メモリ
JPS6320440U (de) * 1986-07-25 1988-02-10
US4949149A (en) * 1987-03-31 1990-08-14 Unisys Corporation Semicustom chip whose logic cells have narrow tops and wide bottoms
JP2606845B2 (ja) * 1987-06-19 1997-05-07 富士通株式会社 半導体集積回路
JPS6437034A (en) * 1987-08-01 1989-02-07 Ricoh Kk Standard cell
US4851893A (en) * 1987-11-19 1989-07-25 Exar Corporation Programmable active/passive cell structure

Also Published As

Publication number Publication date
DE68915211D1 (de) 1994-06-16
EP0348933B1 (de) 1994-05-11
EP0348933A2 (de) 1990-01-03
KR900001007A (ko) 1990-01-31
EP0348933A3 (en) 1990-11-28
JP2739958B2 (ja) 1998-04-15
KR940001393B1 (ko) 1994-02-21
JPH029149A (ja) 1990-01-12
US5401988A (en) 1995-03-28

Similar Documents

Publication Publication Date Title
DE3712178C2 (de)
DE69526006T2 (de) Anordnung mit einem einzigen Verdrillungsgebiet und Verfahren für gepaarte linienförmige Leiter in integrierten Schaltungen
DE2556274C2 (de) Programmierbare logische Schaltung
DE69314686T2 (de) Integrierte Masterslice-Schaltung mit reduzierten Chipabmessungen und vermindertem Speisespannungsrauschen
DE2627546A1 (de) Integrierte schaltung hoher packungsdichte
DE3215671C2 (de) Programmierbare Logikanordnung
DE3716868A1 (de) Integrierte schaltung mit hohem integrationsgrad
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
DE3716518A1 (de) Halbleiterspeichervorrichtung
DE3879813T2 (de) Integrierte Halbleiterschaltung mit Signallinien.
DE2916065C2 (de) Datenverarbeitungseinrichtung
DE3906895A1 (de) Halbleiterspeichereinrichtung und diese verwendender datenpfad
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE68925656T2 (de) Integrierte Schaltung mit einer Verbindungsverdrahtung
DE68915211T2 (de) Standardzelle.
DE3543471C1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE19731714C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
DE69129445T2 (de) Integrierte halbleiterschaltungsanordnung
EP0204177A1 (de) Anschlussanordnung für einen integrierten Halbleiterschaltkreis
DE4327290C2 (de) Integrierte Halbleiterschaltung
DE2921363C2 (de) Signalgenerator
DE68928308T2 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungen in der Universalschaltkreistechnik
DE4235177A1 (de) Speichervorrichtung zur unterdrueckung von rauschen, das zwischen signal-leitungen hervorgerufen wird
DE10244232A1 (de) Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee