CN221995907U - 一种低漏电的屏蔽装置、测试单元及半导体测试装置 - Google Patents

Abstract

本实用新型提供了一种低漏电的屏蔽装置、测试单元及半导体测试装置，涉及半导体测试技术领域。屏蔽装置罩设在多个低漏电继电器组的外侧，用于防止低漏电继电器组的电信号泄漏，每个低漏电继电器组包括多个低漏电继电器，屏蔽装置包括多个屏蔽件，屏蔽件沿低漏电继电器组的延伸方向延伸，且呈L型，屏蔽件包括第一部分和第二部分，第一部分沿横向布置，且至少部分位于低漏电继电器组的顶部，第二部分沿竖向布置，且位于相邻两组低漏电继电器组之间，屏蔽件能够将相邻两组低漏电继电器组隔开，从而屏蔽相邻两组低漏电继电器组之间产生的低漏电信号，同时能够有效避免低漏电继电器组之间产生的信号干扰。

Description

一种低漏电的屏蔽装置、测试单元及半导体测试装置

技术领域

本实用新型涉及半导体测试技术领域，特别是涉及一种低漏电的屏蔽装置、测试单元及半导体测试装置。

背景技术

在半导体测试过程中，继电器通常用于控制输入电路或输出电路的信号通断。由于半导体测试通常涉及高精度测试，对信号传输精度有较高要求。在现有技术中，通过设置多组继电器组在印刷电路板上，以控制半导体测试装置同时进行多项测试。然而，在测试过程中，印刷电路板与继电器之间进行信号传输时通常会产生低漏电流，且相邻两组继电器组之间容易发生信号泄漏，导致信号传输精度降低，从而影响半导体测试装置的测试精度。因此，亟需设计一种防止继电器组之间发生信号泄漏的屏蔽装置。

实用新型内容

本实用新型第一方面的一个目的是要提供一种屏蔽装置，解决现有技术中相邻两组继电器组件之间容易产生信号泄漏的技术问题。

本实用新型第一方面的另一个目的是要提高屏蔽件的绝缘性能。

本实用新型第二方面的目的是提供一种具有上述屏蔽装置的测试单元。

本实用新型第三方面的目的是提供一种包括上述测试单元的半导体测试装置。

根据本实用新型第一方面的目的，本实用新型提供了一种低漏电的屏蔽装置，所述屏蔽装置罩设在多个低漏电继电器组的外侧，用于防止所述低漏电继电器组的电信号泄漏，每个所述低漏电继电器组包括多个低漏电继电器，所述屏蔽装置包括：

多个屏蔽件，所述屏蔽件沿所述低漏电继电器组的延伸方向延伸，且呈L型，所述屏蔽件包括第一部分和第二部分，所述第一部分沿横向布置，且至少部分位于所述低漏电继电器组的顶部，所述第二部分沿竖向布置，且位于相邻两组所述低漏电继电器组之间。

可选地，相邻两组所述低漏电继电器组之间设有两个所述屏蔽件，两个所述屏蔽件的所述第二部分设置在两组所述低漏电继电器组之间且相对布置，两个所述屏蔽件的所述第一部分由对应的所述第二部分的顶部沿相反的方向延伸。

可选地，相邻两组所述低漏电继电器组之间设有一个所述屏蔽件，所有所述屏蔽件的所述第一部分沿对应的所述第二部分的顶部沿相同的方向延伸。

可选地，所述低漏电继电器组设置在第一PCB板上；

所述屏蔽件的所述第一部分远离所述第二部分的一端通过连接件与所述第一PCB板连接。

可选地，所述屏蔽件还包括：

绝缘层，沿所述第一部分的延伸方向延伸，所述绝缘层设置在所述第一部分的下方，且与所述第一部分连接。

根据本实用新型第二方面的目的，本实用新型提供了一种具有屏蔽装置的测试单元，包括：

第一PCB板，用于与测试箱体的至少一个输入接口连接；

至少一个输出端口，设置在所述测试单元的一端，每个所述输出端口与一个所述低漏电继电器对应布置；

至少一个低漏电继电器，设置在所述第一PCB板的上方，每个所述低漏电继电器与所有所述输入接口连接，且与一个所述输出端口连接，用于选择性地将所述输入接口的信号通过任一个所述输出端口输出；

如上述任一项所述的屏蔽装置，所述屏蔽装置罩设在所述低漏电继电器组的外侧。

可选地，还包括：

多个漏铜层，设置在所述第一PCB板上，用于屏蔽所述第一PCB板产生的低漏电信号；

压板，设置在所述屏蔽装置的上方，且与所述屏蔽装置连接，所述压板与所述屏蔽装置之间限定有用于设置线缆的空间。

可选地，还包括：

测试探针，设置在所述第一PCB板的一端，所述测试探针包括探针组件和保护罩，所述保护罩套设在所述探针组件的周侧，用于防止信号泄漏。

根据本实用新型第三方面的目的，本实用新型还提供了一种半导体测试装置，包括：

测试箱体，具有至少一个测试腔，所述测试箱体的端部设有与源表连接的至少一个输入接口；

第二PCB板，沿竖直方向延伸，所述第二PCB板设置在所述测试箱体的内部，且与所述第一PCB板接触连接；

至少一个如上述所述的测试单元，每个所述测试单元设置在一个所述测试腔内。

可选地，还包括：

至少一个电极板，设置在所述第二PCB板上，用于传输电信号；

至少一个电极保护罩，罩设在所述电极板的周侧，所述电极保护罩设置成与外壳组件接触以形成保护电路。

本实用新型的屏蔽装置罩设在多个低漏电继电器组的外侧，用于防止低漏电继电器组的电信号泄漏，每个低漏电继电器组包括多个低漏电继电器，屏蔽装置包括多个屏蔽件，屏蔽件沿低漏电继电器组的延伸方向延伸，且呈L型，屏蔽件包括第一部分和第二部分，第一部分沿横向布置，且至少部分位于低漏电继电器组的顶部，第二部分沿竖向布置，且位于相邻两组低漏电继电器组之间。上述技术方案通过在每组低漏电继电器组的外侧设置一个呈L型的屏蔽件，以使相邻两组低漏电继电器组隔开，从而屏蔽相邻两组低漏电继电器组之间产生的低漏电信号，相对于现有技术中直接设置低漏电继电器组而言，本实用新型具有更好的屏蔽效果，同时能够有效避免低漏电继电器组之间产生的信号干扰。

进一步地，本实用新型的屏蔽件还包括绝缘层，绝缘层沿第一部分的延伸方向延伸，绝缘层设置在所述第一部分的下方且与所述第一部分连接，以提高屏蔽装置的屏蔽性能，从而防止低漏电继电器与屏蔽件的第一部分接触发生短路。

根据下文结合附图对本实用新型具体实施例的详细描述，本领域技术人员将会更加明了本实用新型的上述以及其他目的、优点和特征。

附图说明

后文将参照附图以示例性而非限制性的方式详细描述本实用新型的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：

图1是根据本实用新型一个实施例的测试单元的示意性结构图；

图2是图1所示A处所示示意性局部放大图；

图3是根据本实用新型一个实施例的屏蔽装置的示意性安装图；

图4是根据本实用新型一个实施例的屏蔽装置的另一种示意性安装图；

图5是根据本实用新型一个实施例的电极板、电极保护罩及第二PCB板的的示意性安装图；

图6是根据本实用新型一个实施例的半导体测试装置的示意性部分结构图；

图7是根据本实用新型一个实施例的半导体测试装置的示意性整体结构图。

附图标记：

100-测试单元，200-半导体测试装置，300-源表，10-屏蔽装置，20-低漏电继电器组，30-第一PCB板，40-输出端口，50-漏铜层，60-压板，70-测试探针，11-屏蔽件，12-连接件，21-低漏电继电器，71-探针组件，72-保护罩，111-第一部分，112-第二部分，113-绝缘层，210-测试箱体，220-第二PCB板，230-电极板，240-电极保护罩，211-输入接口，212-测试腔。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征，也即包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。当某个特征“包括或者包含”某个或某些其涵盖的特征时，除非另外特别地描述，这指示不排除其它特征和可以进一步包括其它特征。

除非另有明确的规定和限定，术语“连接”、“安装”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。本领域的普通技术人员，应该可以根据具体情况理解上述术语在本实用新型中的具体含义。

图1是根据本实用新型一个实施例的测试单元的示意性结构图，图2是图1所示A处所示示意性局部放大图，图3是根据本实用新型一个实施例的屏蔽装置的示意性安装图，图4是根据本实用新型一个实施例的屏蔽装置的另一种示意性安装图。如图1至图4所示，本实用新型提供了一种屏蔽装置10。屏蔽装置10罩设在多个低漏电继电器组20的外侧，用于防止低漏电继电器组20的电信号泄漏，每个低漏电继电器组20包括多个低漏电继电器21。屏蔽装置10一般性地可包括多个屏蔽件11，屏蔽件11沿低漏电继电器组20的延伸方向延伸且呈L型，屏蔽件11包括第一部分111和第二部分112，第一部分111沿横向布置且至少部分位于低漏电继电器组20的顶部，第二部分112沿竖向布置且位于相邻两组低漏电继电器组20之间。也就是说，屏蔽件11的第二部分112沿竖向布置且位于相邻两组低漏电继电器组20之间，以隔开两组低漏电继电器组20，从而防止低漏电继电器组20的电信号泄漏。这里，屏蔽件11的形状呈L型，在其他实施例中，屏蔽件11可以是凹字形。

在该实施例中，通过在每组低漏电继电器组20的外侧设置一个呈L型的屏蔽件11，能够将相邻两组低漏电继电器组隔开，从而屏蔽相邻两组低漏电继电器组20之间产生的低漏电信号，同时能够有效避免低漏电继电器组20之间产生的信号干扰。

如图3所示，在该实施例中，相邻两组低漏电继电器组20之间设有两个屏蔽件11，两个屏蔽件11的第二部分112设置在两组低漏电继电器组20之间且相对布置，两个屏蔽件11的第一部分111由对应的第二部分112的顶部沿相反的方向延伸。具体地，相邻两组低漏电继电器组20之间设有两个相对布置的屏蔽件11，以防止低漏电继电器组20的电信号泄漏。也就是说，设置在相邻两组低漏电继电器21之间的两个屏蔽件11的第一部分111均位于两组低漏电继电器组20之间，第二部分112位于低漏电继电器21的上方，以使相邻两组低漏电继电器组20的每组低漏电继电器组20对应一个屏蔽件11，且相邻两组低漏电继电器组20之间设有相对设置的两个屏蔽件11，能够屏蔽相邻两组低漏电继电器组20之间产生的低漏电信号，同时能够有效避免低漏电继电器组20之间产生的信号干扰。

如图4所示，在该实施例中，相邻两组低漏电继电器组20之间设有一个屏蔽件11，所有屏蔽件11的第一部分111沿对应的第二部分112的顶部沿相同的方向延伸。具体地，所有屏蔽件11的结构一致，即相邻两组低漏电继电器组20之间设置一个屏蔽件11，此时屏蔽件11的第二部分112位于相邻两组低漏电继电器组20之间，第一部分111位于对应的低漏电继电器组20的上方，能够屏蔽相邻两组低漏电继电器组20之间产生的低漏电信号，同时能够有效避免低漏电继电器组20之间产生的信号干扰。也就是说，相邻两个屏蔽件11之间间隔一组低漏电继电器组20，相邻两组低漏电继电器组20之间间隔一个屏蔽件11。

在该实施例中，低漏电继电器组20设置在第一PCB板30上，屏蔽件11的第一部分111远离第二部分112的一端通过连接件12与第一PCB板30连接。具体地，屏蔽件11的第一部分111远离第二部分112的一侧设有间隔均匀的多个贯穿孔，连接件12穿过贯穿孔以连接屏蔽件11与第一PCB板30，从而将屏蔽件11固定在对应低漏电继电器组20的周侧。这里，每个连接件12与一个贯穿孔对应布置。

在该实施例中，屏蔽件11还包括绝缘层113，绝缘层113沿第一部分111的延伸方向延伸，绝缘层113设置在第一部分111的下方，且与第一部分111连接。具体地，绝缘层113贴设于屏蔽件11的第一部分111的下方，用于防止屏蔽件11的第一部分111与低漏电继电器21的壳体发生短路。这里，绝缘层113的尺寸与对应的屏蔽件11的第一部分111的尺寸一致，且每个屏蔽件11具有一个绝缘层113。在其他实施例中，绝缘层113的尺寸可以大于屏蔽件11的第一部分111的尺寸。

本实用新型提供了一种具有屏蔽装置10的测试单元100，包括第一PCB板30、至少一个输出端口40、至少一个低漏电继电器21和如上述任一项屏蔽装置10，第一PCB板30用于与测试箱体210的至少一个输入接口211连接，输出端口40设置在测试单元100的一端，每个输出端口40与一个低漏电继电器21对应布置，低漏电继电器21设置在第一PCB板30的上方，每个低漏电继电器21与所有输入接口211连接，且与一个输出端口40连接，用于选择性地将输入接口211的信号通过任一个输出端口40输出，屏蔽装置10罩设在低漏电继电器组的外侧。关于屏蔽装置10，这里不再一一赘述。具体地，待测试信号从输入端口输入至第一PCB板30，设置在第一PCB板30上的多个低漏电继电器21用于控制流经第一PCB板30的信号通断，并将信号输出至输出端口40，从而实现对待测试信号的测试。这里，每个测试单元100设有多个输出端口40和多个低漏电继电器21，多个低漏电继电器21沿多个输出端口40的延伸方向划分为两组低漏电继电器组20，每组低漏电继电器组20的低漏电继电器21的数量与每个测试单元100的输出端口40的数量对应布置，以使每个测试单元100能够同时控制多个带车型号的通断，从而实现对多个待测试信号的测试。

在该实施例中，测试单元100还包括多个漏铜层50和压板60，漏铜层50设置在第一PCB板30上，用于屏蔽第一PCB板30产生的低漏电信号，压板60设置在屏蔽装置10的上方，且与屏蔽装置10连接，压板60与屏蔽装置10之间限定有用于设置线缆的空间。具体地，漏铜层50设置在低漏电继电器21的引脚与第一PCB板30接触的位置处，用于屏蔽低漏电继电器21与第一PCB板30之间进行信号传输过程中产生的低漏电信号，从而保证流经低漏电继电器21和第一PCB板30之间的信号传输精度。压板60设置在屏蔽件11的上方，用于对位于屏蔽件11上方的线缆进行限位，以保护测试单元100的结构，从而避免线缆发生弯折导致测试单元100无法实现抽拉。

在该实施例中，测试单元100还包括至少一个测试探针70，测试探针70设置在第一PCB板30的一端，测试探针70包括探针组件71和保护罩72，保护罩72套设在探针组件71的周侧，用于防止信号泄漏。也就是说，测试探针70设置在测试单元100远离输出端口40的一端，用于将输入接口211的信号传输至第一PCB板30。具体地，测试探针70的探针组件71用于传输输入接口211与第一PCB板30之间的信号，保护罩72罩设在探针组件71的周侧，以在探针组件71传输信号时避免信号发生泄漏。这里，每个测试探针70对应一个低漏电继电器组20。

图5是根据本实用新型一个实施例的电极板、电极保护罩和第二PCB板的的示意性安装图，图6是根据本实用新型一个实施例的半导体测试装置的示意性部分结构图，图7是根据本实用新型一个实施例的半导体测试装置的示意性整体结构图。如图5至图7所示，在该实施例中，本实用新型还提供了一种半导体测试装置200，包括测试箱体210、第二PCB板220和至少一个测试单元100，测试箱体210具有至少一个测试腔212，测试箱体210的端部设有与源表300连接的至少一个输入接口211，第二PCB板220沿竖直方向延伸，第二PCB板220设置在测试箱体210的内部，且与第一PCB板30接触连接，每个测试单元100设置在一个测试腔212内。关于测试单元100，这里不再一一赘述。具体地，待测元件与测试单元100的端口连接，源表300通过输入接口211将电源信号输入至第二PCB板220，电源信号经测试探针70和第一PCB板30之后传输至待测元件，待测元件在接收到电信号后将待测信号输出至输出端口40，之后待测信号输出至源表300，从而实现源表300对待测元件的测试。这里，测试单元100的数量为多个，输入接口211的数量为多个，多个测试单元100层叠布置，每个测试单元100的多个输出端口40可以连接多个待测试单元100，以实现半导体测试装置200对多个待测元件的同时测试，从而在保证测试精度的同时提高测试效率。

在该实施例中，半导体测试装置200还包括至少一个电极板230和至少一个电极保护罩240，电极板230设置在第二PCB板220上，用于传输电信号，电极保护罩240罩设在电极板230的周侧，电极保护罩240设置成与外壳组件接触以形成保护电路。具体地，每个电极板230与一个测试探针70的探针组件71对应布置，每个电极保护罩240与一个保护罩72对应布置，探针组件71与电极板230接触进行信号传输，电极保护罩240和保护罩72在探针组件71与电极板230接触进行信号传输时接触以形成保护电路，避免探针组件71与电极板230之间进行信号传输时发生信号泄漏，从而保证信号传输精度。

在该实施例中，半导体测试装置200包括层叠布置的多个测试单元100，每个测试单元100上设置有多个低漏电继电器组20、多个输出端口40以及多个测试探针70，源表300对与输出端口40相连的待测元件进行测试时，信号首先由源表300输入至输入接口211，经线缆将信号传输至第二PCB板220，测试探针70将第二PCB板220的信号传输至第一PCB板30、待测元件，之后待测元件将测试信号从另一个输出接口传输至低漏电继电器21，最后传输至源表300，从而实现对待测元件的测试。这里，测试探针70、电极板230、电极保护罩240、低漏电继电器21及屏蔽件11都能避免信号传输过程中发生信号泄漏，从而保证信号传输精度，进而提高半导体测试装置200的测试精度。

该实施例的屏蔽装置10罩设在多个低漏电继电器组20的外侧，用于防止低漏电继电器组20的电信号泄漏，屏蔽装置10包括多个屏蔽件11，每个屏蔽件11包括第一部分111和第二部分112，第一部分111沿横向布置，且至少部分位于低漏电继电器组20的顶部，第二部分112沿竖向布置，且位于相邻两组低漏电继电器组20之间，以屏蔽相邻两组低漏电继电器组20之间产生的低漏电信号，同时能够有效避免低漏电继电器组20之间产生的信号干扰。该实用新型的屏蔽件11还包括绝缘层113，绝缘层113设置在所述第一部分111的下方且与所述第一部分111连接，以提高屏蔽装置10的屏蔽性能，从而防止低漏电继电器21与屏蔽件11的第一部分111接触发生短路。

至此，本领域技术人员应认识到，虽然本文已详尽示出和描述了本实用新型的多个示例性实施例，但是，在不脱离本实用新型精神和范围的情况下，仍可根据本实用新型公开的内容直接确定或推导出符合本实用新型原理的许多其他变型或修改。因此，本实用新型的范围应被理解和认定为覆盖了所有这些其他变型或修改。

Claims (10)

1.一种低漏电的屏蔽装置，其特征在于，所述屏蔽装置罩设在多个低漏电继电器组的外侧，用于防止所述低漏电继电器组的电信号泄漏，每个所述低漏电继电器组包括多个低漏电继电器，所述屏蔽装置包括：

多个屏蔽件，所述屏蔽件沿所述低漏电继电器组的延伸方向延伸，且呈L型，所述屏蔽件包括第一部分和第二部分，所述第一部分沿横向布置，且至少部分位于所述低漏电继电器组的顶部，所述第二部分沿竖向布置，且位于相邻两组所述低漏电继电器组之间。

2.根据权利要求1所述的屏蔽装置，其特征在于，

相邻两组所述低漏电继电器组之间设有两个所述屏蔽件，两个所述屏蔽件的所述第二部分设置在两组所述低漏电继电器组之间且相对布置，两个所述屏蔽件的所述第一部分由对应的所述第二部分的顶部沿相反的方向延伸。

3.根据权利要求1所述的屏蔽装置，其特征在于，

相邻两组所述低漏电继电器组之间设有一个所述屏蔽件，所有所述屏蔽件的所述第一部分沿对应的所述第二部分的顶部沿相同的方向延伸。

4.根据权利要求2-3中任一项所述的屏蔽装置，其特征在于，所述低漏电继电器组设置在第一PCB板上；

所述屏蔽件的所述第一部分远离所述第二部分的一端通过连接件与所述第一PCB板连接。

5.根据权利要求4所述的屏蔽装置，其特征在于，所述屏蔽件还包括：

绝缘层，沿所述第一部分的延伸方向延伸，所述绝缘层设置在所述第一部分的下方，且与所述第一部分连接。

6.一种测试单元，其特征在于，包括：

第一PCB板，用于与测试箱体的至少一个输入接口连接；

至少一个输出端口，设置在所述测试单元的一端，每个所述输出端口与一个所述低漏电继电器对应布置；

至少一个低漏电继电器，设置在所述第一PCB板的上方，每个所述低漏电继电器与所有所述输入接口连接，且与一个所述输出端口连接，用于选择性地将所述输入接口的信号通过任一个所述输出端口输出；

如权利要求1-5中任一项所述的屏蔽装置，所述屏蔽装置罩设在所述低漏电继电器组的外侧。

7.根据权利要求6所述的测试单元，其特征在于，还包括：

多个漏铜层，设置在所述第一PCB板上，用于屏蔽所述第一PCB板产生的低漏电信号；

压板，设置在所述屏蔽装置的上方，且与所述屏蔽装置连接，所述压板与所述屏蔽装置之间限定有用于设置线缆的空间。

8.根据权利要求7所述的测试单元，其特征在于，还包括：

测试探针，设置在所述第一PCB板的一端，所述测试探针包括探针组件和保护罩，所述保护罩套设在所述探针组件的周侧，用于防止信号泄漏。

9.一种半导体测试装置，其特征在于，包括：

测试箱体，具有至少一个测试腔，所述测试箱体的端部设有与源表连接的至少一个输入接口；

第二PCB板，沿竖直方向延伸，所述第二PCB板设置在所述测试箱体的内部，且与所述第一PCB板接触连接；

至少一个如权利要求6-8中任一项所述的测试单元，每个所述测试单元设置在一个所述测试腔内。

10.根据权利要求9所述的半导体测试装置，其特征在于，还包括：

至少一个电极板，设置在所述第二PCB板上，用于传输电信号；

至少一个电极保护罩，罩设在所述电极板的周侧，所述电极保护罩设置成与外壳组件接触以形成保护电路。