Nothing Special   »   [go: up one dir, main page]

CN210124037U - 多层基板 - Google Patents

多层基板 Download PDF

Info

Publication number
CN210124037U
CN210124037U CN201890000292.0U CN201890000292U CN210124037U CN 210124037 U CN210124037 U CN 210124037U CN 201890000292 U CN201890000292 U CN 201890000292U CN 210124037 U CN210124037 U CN 210124037U
Authority
CN
China
Prior art keywords
conductor
parallel
interlayer connection
conductors
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201890000292.0U
Other languages
English (en)
Inventor
用水邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN210124037U publication Critical patent/CN210124037U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026Coplanar striplines [CPS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/02Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09245Crossing layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

多层基板(101)具备形成于多个基材(S1~S5)的层叠体的具有第1线路导体(L11、L12)及第2线路导体(L21、L22)的差动线路。差动线路具有线路部(LP1、LP2)和将线路部连接的连接部(CP)。连接部具有:并行的多个第1并行导体(P11、P12);将这些第1并行导体并联连接并且与第1线路导体连接的多个第1层间连接导体;并行的多个第2并行导体(P21、P22);和将这些第2并行导体并联连接并且与第2线路导体连接的多个第2层间连接导体。在基材的层叠方向上观察,第1并行导体和第2并行导体交叉。

Description

多层基板
技术领域
本实用新型涉及多层基板,尤其涉及具备传输线路的多层基板。
背景技术
在要传输的信号的频带高的情况、或者要求高速数据传输的情况下,使用差动线路的情形较多。在将这样的差动线路构成于多层基板的情况下,在不同的层形成的线路导体经由过孔而连接。
具备高频信号传输用的差动线路的多层基板例如在专利文献1中公开。该专利文献1所示的多层基板分别经由过孔对分别形成于两个电介质层的两个信号线(线路导体)进行了层间连接。
在先技术文献
专利文献
专利文献1:日本特开2005-277028号公报
实用新型内容
实用新型要解决的课题
差动线路的特性阻抗被规定为与连接于该差动线路的电路的输入输出阻抗相等。一般被规定为遵循给定标准的阻抗。
此外,为了尽量抑制多层基板中的差动线路的占有面积而使装置小型化,差动线路的线宽以及线间距离在导体损耗不超过容许值的范围内设计得较细、较窄。
然而,虽然对于在多层基板的面方向上延伸的线路导体,将线宽以及线间距离设计得较细较窄比较容易,但关于将线路部彼此连接的连接部 (过孔形成部),在制造工艺上难以实现过孔直径的缩小化、过孔间距离的窄幅化。
因此,彼此相邻的过孔的间隔处于相对变宽的趋势,由此,有可能从相邻的过孔产生不必要的辐射,该不必要的辐射作为对与过孔相邻的其他电路的噪声而带来不良影响。此外,虽然通过将在多层基板的面方向上延伸的线路导体的线宽以及线间距离都减小从而能够规定为给定的特性阻抗,但对于过孔部分,在由于上述的限制而未成为给定的阻抗的情况下,在过孔部分会产生信号的反射。也就是说,信号波形的失真、插入损耗成为问题。
因此,本实用新型的目的在于,提供一种消除了将线路部彼此连接的连接部中的不必要的辐射以及阻抗不匹配的问题的多层基板。
用于解决课题的手段
(1)本实用新型的多层基板具备:层叠体,层叠有多个基材;和差动线路,形成于该层叠体,具有第1线路导体以及第2线路导体,
所述多层基板的特征在于,是如下构造:
所述差动线路具有:在所述基材的面方向上延伸的形成于不同的层的多个线路部、和将所述多个线路部彼此连接的连接部,
所述连接部具有:第1并行导体,由并行的多个导体构成;多个第1 层间连接导体,将这些第1并行导体并联连接并且与所述第1线路导体连接;第2并行导体,由并行的多个导体构成;和多个第2层间连接导体,将这些第2并行导体并联连接并且与所述第2线路导体连接,
在所述基材的层叠方向上观察,所述第1并行导体与所述第2并行导体交叉。
通过上述构造,在第1并行导体与第2并行导体之间产生电容成分。此外,在第1层间连接导体与第2层间连接导体之间产生的电容成分与基于单纯的两个过孔的构造相比也增大。在它们的作用下,可抑制连接部中的不必要的辐射以及阻抗不匹配。
(2)优选地,在所述基材的层叠方向上观察,所述多个第1层间连接导体和所述多个第2层间连接导体相对于所述第1线路导体以及所述第 2线路导体的延伸方向的轴处于线对称的关系。通过该构造,可确保第1 并行导体和第2并行导体的对称性、第1层间连接导体和第2层间连接导体的对称性,容易保持差动线路的平衡性。
(3)优选地,所述多个第1并行导体以及所述多个第2并行导体在层叠方向上依次分别在第1层形成有第1并行导体,在第2层形成有第2 并行导体,在第3层形成有第1并行导体,在第4层形成有第2并行导体,所述第1层与所述第2层的层间距离或所述第3层与所述第4层的层间距离小于所述第2层与所述第3层的层间距离。
通过上述构造,以窄的层间距离交叉的一个第1并行导体和一个第2 并行导体的组能够至少形成两组,因此第1并行导体与第2并行导体之间的电容成分有效地变大。
(4)优选地,所述第1层间连接导体以及所述第2层间连接导体的横截面形状是所述第1层间连接导体和所述第2层间连接导体以直线状的边而对置的形状。通过该构造,在第1层间连接导体与第2层间连接导体之间产生的电容有效地变大。
(5)例如,所述第1层间连接导体以及所述第2层间连接导体的截面形状是四边形。由此,能够在不增大第1层间连接导体以及第2层间连接导体的电感成分的情况下有效地增大第1层间连接导体与第2层间连接导体之间的电容成分。
(6)例如,所述第1层间连接导体以及所述第2层间连接导体的截面形状是在所述第1层间连接导体和所述第2层间连接导体对置的边以外的外周形成有缺口的形状。由此,能够在不降低第1层间连接导体与第2 层间连接导体之间的电容成分的情况下增大第1层间连接导体以及第2层间连接导体的电感成分。
实用新型效果
根据本实用新型,可抑制将线路部彼此连接的连接部中的不必要的辐射。此外,可得到抑制了连接部中的阻抗不匹配的多层基板。
附图说明
图1是第1实施方式涉及的多层基板101的分解立体图。
图2是多层基板101的立体图。
图3(A)是图2中的X1-X1线处的纵截面图。图3(B)是图2中的X2-X2线处的纵截面图。
图4是图1中的基材S3的层中的横截面图。
图5是第2实施方式涉及的多层基板102的分解立体图。
图6是第3实施方式涉及的多层基板103的分解立体图。
图7是第4实施方式涉及的多层基板的横截面图。
图8是第4实施方式涉及的另一多层基板的横截面图。
图9是第4实施方式涉及的又一多层基板的横截面图。
具体实施方式
以后,参照附图列举几个具体的例子,来示出用于实施本实用新型的多个方式。在各图中对同一部位标注同一符号。考虑到要点的说明或理解的容易性,为方便起见,将实施方式分开来示出,但能够进行在不同的实施方式中示出的结构的部分置换或组合。在第2实施方式以后,省略关于与第1实施方式共同的事项的记述,仅针对不同点进行说明。特别是,关于同样的结构所产生的同样的作用效果,不在每个实施方式中逐次提及。
《第1实施方式》
图1是第1实施方式涉及的多层基板101的分解立体图。图2是多层基板101的立体图。
多层基板101具备层叠有基材S1、S2、S3、S4、S5的层叠体10。在该层叠体10构成有差动线路。差动线路具有:在基材S1、S2、S3、S4、 S5的面方向上延伸且形成于不同的层的线路部LP1、LP2、和将该线路部 LP1、LP2彼此连接的连接部CP。
第1线路部LP1由成对的第1线路导体L11和第2线路导体L21构成,第2线路部LP2由成对的第1线路导体L12和第2线路导体L22构成。
连接部CP具有:并行的第1并行导体P11、P12、和将这些第1并行导体并联连接并且与第1线路导体L11、L12连接的多个第1层间连接导体V111、V112、V113、V114、V122、V123、V124。此外,连接部CP 具有:并行的第2并行导体P21、P22、和将这些第2并行导体并联连接并且与第2线路导体L21、L22连接的多个第2层间连接导体V211、V212、 V213、V221、V222、V223、V224。
在基材S1~S5的层叠方向上观察,第1并行导体P11、P12与第2并行导体P21、P22交叉。
图3(A)是图2中的X1-X1线处的纵截面图。像这样,由第1线路导体L11、L12、第1并行导体P11、P12以及第1层间连接导体V111、 V112、V113、V114、V122、V123、V124构成了差动线路的一个线路。
图3(B)是图2中的X2-X2线处的纵截面图。像这样,由第2线路导体L21、L22、第2并行导体P21、P22以及第2层间连接导体V211、 V212、V213、V221、V222、V223、V224构成了差动线路的另一个线路。
通过以上所示的构造,在第1并行导体P11、P12与第2并行导体P21、 P22之间产生电容成分。此外,由于第1层间连接导体V111、V112、V113、 V114、V122、V123、V124与第2层间连接导体V211、V212、V213、V221、 V222、V223、V224的总对置面积大,因此在其间产生比较大的电容。在它们的作用下,可抑制连接部CP中的不必要的辐射以及阻抗不匹配。
特别是,在该例中,若将基材S1、S2、S3、S4的厚度分别用d1、d2、 d3、d4来表示,则处于(d1+d4)<(d2+d3)的关系。也就是说,使并行导体P11-P21间的间隔和并行导体P12-P22间的间隔比并行导体P11 -P22的间隔窄。因此,在层间距离短的第1并行导体P11与第2并行导体P21之间产生比较大的电容,同样地,在层间距离短的第1并行导体 P12与第2并行导体P22之间产生比较大的电容。
图4是图1中的基材S3的层中的横截面图。在该图4中,示出了第1 层间连接导体V113、V123和第2层间连接导体V213、V223。在图4中,电容C11表示在第1层间连接导体V111、V112、V113、V114与第2层间连接导体V211、V212、V213之间产生的电容。此外,电容C12表示在第1层间连接导体V111、V112、V113、V114与第2层间连接导体V221、 V222、V223、V224之间产生的电容。此外,电容C21表示在第1层间连接导体V122、V123、V124与第2层间连接导体V211、V212、V213之间产生的电容。此外,电容C22表示在第1层间连接导体V122、V123、V124与第2层间连接导体V221、V222、V223、V224之间产生的电容。
图4以及图2中的SA-SA线是第1线路部LP1以及第2线路部LP2 的延伸方向。在基材的层叠方向上观察,第1层间连接导体V111、V112、 V113、V114、V122、V123、V124和第2层间连接导体V211、V212、V213、V221、V222、V223、V224相对于第1线路部LP1以及第2线路部LP2的延伸方向(X轴方向)的轴处于线对称的关系。
通过该构造,可确保第1并行导体P11、P12和第2并行导体P21、 P22的对称性、第1层间连接导体V111、V112、V113、V114、V122、 V123、V124和第2层间连接导体V211、V212、V213、V221、V222、V223、 V224的对称性,容易保持差动线路的平衡性。
此外,在本实施方式中,在基材的层叠方向上观察,第1并行导体P11、 P12和第2并行导体P21、P22是以交叉位置为中心的90°旋转对称。因此,图4所示的电容C11、C12、C21、C22(在连接部中的第1线路导体与第2线路导体之间产生的电容)变得最大。由此,可有效地抑制不必要的辐射。
另外,关于本实施方式的多层基板,第1线路导体L11、L12和第2 线路导体L21、L22在连接部CP是位置相互调换的构造、即差动线路扭转的构造,因此不易受到单纯的来自外部的噪声的影响,此外还可抑制向外部的不必要的辐射。
另外,在图4所示的例子中,层间连接导体的横截面形状为正方形,但也可以为长方形。此外,还可以为圆形。不过,如在后面的实施方式中详细示出的那样,为了增大在第1层间连接导体与第2层间连接导体之间产生的电容成分,优选层间连接导体的横截面形状为四边形。
《第2实施方式》
在第2实施方式中,示出构成连接部CP的基材的层数比第1实施方式的例子多的多层基板。
图5是第2实施方式涉及的多层基板102的分解立体图。该多层基板 102具备层叠有基材S1~S10的层叠体。在该层叠体构成有差动线路。差动线路具有:在基材S1~S10的面方向上延伸且形成在不同的层的线路部 LP1、LP2、和将该线路部LP1、LP2彼此连接的连接部CP。
第1线路部LP1由成对的第1线路导体L11和第2线路导体L21构成,第2线路部LP2由成对的第1线路导体L12和第2线路导体L22构成。
连接部CP具有:并行的第1并行导体P11、P12、P13、P14、和将这些第1并行导体并联连接并且与第1线路导体L11、L12连接的多个第1 层间连接导体。此外,连接部CP具有:并行的第2并行导体P21、P22、 P23、P24、和将这些第2并行导体并联连接并且与第2线路导体L21、L22 连接的多个第2层间连接导体。
形成于基材S1~S4的导体图案与图1所示的导体图案相同。此外,形成于基材S2~S4的导体图案和形成于基材S7~S9的导体图案相同。像这样,将并行导体的交叉部位在层叠方向上较多地配置,从而使交叉部位的数量增加。
这样,由第1线路导体L11、L12、第1并行导体P11、P12、P13、 P14以及第1层间连接导体构成了差动线路的一个线路。此外,由第2线路导体L21、L22、第2并行导体P21、P22、P23、P24以及第2层间连接导体构成了差动线路的另一个线路。
根据本实施方式,能够增大在第1并行导体P11、P12、P13、P14与第2并行导体P21、P22、P23、P24之间产生的电容成分。此外,关于在第1层间连接导体与第2层间连接导体之间产生的电容成分,也能够增大。
另外,在连接部CP,也可以通过在层叠方向上重复多次第1线路导体L11、L12和第2线路导体L21、L22的位置相互调换的构造,从而设为差动线路在层叠方向上扭转多次的构造。
《第3实施方式》
在第3实施方式中,示出在不增加构成连接部CP的基材的层数的情况下使并行导体的交叉部位的数量增加的多层基板。
图6是第3实施方式涉及的多层基板103的分解立体图。该多层基板 103具备层叠有基材S1~S5的层叠体。在该层叠体构成有差动线路。差动线路具有:在基材S1~S5的面方向上延伸且形成在不同的层的线路部 LP1、LP2、和将该线路部LP1、LP2彼此连接的连接部CP。连接部CP 的结构与图1所示的多层基板101不同。
本实施方式的连接部CP具有:第1并行导体P111、P112、P121、P122、和将这些第1并行导体并联连接并且与第1线路导体L11、L12连接的多个第1层间连接导体。此外,连接部CP具有:第2并行导体P211、P212、 P221、P222、和将这些第2并行导体并联连接并且与第2线路导体L21、L22连接的多个第2层间连接导体。
在基材S2形成有第1并行导体P111、P112,在基材S1形成有第2 并行导体P211、P212,在基材的层叠方向上观察分别交叉。此外,在基材S5形成有第1并行导体P121、P122,在基材S4形成有第2并行导体 P221、P222,在基材的层叠方向上观察分别交叉。
这样,通过在一个层形成多个并行导体,从而能够在不增加构成连接部CP的基材的层数的情况下使并行导体的交叉部位的数量变多。
根据本实施方式,能够增大在第1并行导体P111、P112、P121、P122 与第2并行导体P211、P212、P221、P222之间产生的电容成分。此外,关于在第1层间连接导体与第2层间连接导体之间产生的电容成分,也能够增大。
《第4实施方式》
在第4实施方式中,示出层间连接导体的横截面形状与第1实施方式中示出的横截面形状不同的例子。
图7、图8、图9是第4实施方式涉及的分别不同的多层基板的横截面图。
第4实施方式的多层基板的分解立体图与图1所示的相同。图7、图 8均为图1中的基材S3的层中的横截面图。图9是图6中的基材S3的层中的截面图。
在图7所示的例子中,第1层间连接导体V113、V123、第2层间连接导体V213、V223的横截面形状均为L字型。在图8所示的例子中,第 1层间连接导体V113、V123、第2层间连接导体V213、V223的横截面形状均为直角三角形型。
在图7、图8所示的任一例子中,第1层间连接导体V113和第2层间连接导体V213、V223都以直线状的边SS而分别对置。同样地,第1 层间连接导体V123和第2层间连接导体V213、V223以直线状的边SS 而分别对置。
在图7、图8中示出了基材S3中的横截面,但关于其他层,第1层间连接导体、第2层间连接导体的横截面形状也相同。
通过这样的构造,能够有效地增大在第1层间连接导体与第2层间连接导体之间产生的电容。
此外,在图7、图8所示的任一多层基板中,第1层间连接导体V113、 V123以及第2层间连接导体V213、V223的截面形状都具有在第1层间连接导体V113、V123和第2层间连接导体V213、V223对置的边以外的外周形成有缺口CO的形状。在图7、图8中,示出了基材S3中的横截面,但关于其他层,第1层间连接导体、第2层间连接导体的横截面形状也相同。这样,由于层间连接导体的横截面的外周为非圆形(由于外周比圆形长),从而能够在不降低第1层间连接导体与第2层间连接导体之间的电容成分的情况下增大第1层间连接导体以及第2层间连接导体的电感成分。
在图9所示的例子中,第1层间连接导体V113、V133、第2层间连接导体V213、V233的横截面形状均为L字型。此外,第1层间连接导体 V123、第2层间连接导体V223的横截面形状均为U字型。第1层间连接导体V113和第2层间连接导体V213、V223以直线状的边SS而分别对置。第1层间连接导体V123和第2层间连接导体V213、V223、V233以直线状的边SS而分别对置。而且,第1层间连接导体V133和第2层间连接导体V223、V233以直线状的边SS而分别对置。
通过这样的构造,能够有效地增大在第1层间连接导体与第2层间连接导体之间产生的电容。
此外,在图9所示的多层基板中,第1层间连接导体V113、V123、 V133以及第2层间连接导体V213、V223、V233的截面形状也在第1层间连接导体V113、V123、V133与第2层间连接导体V213、V223、V233 对置的边的后部具有缺口CO。在图9中,示出了基材S3中的横截面,但关于其他层,第1层间连接导体、第2层间连接导体的横截面形状也相同。由此,能够在不降低第1层间连接导体与第2层间连接导体之间的电容成分的情况下增大第1层间连接导体以及第2层间连接导体的电感成分。
另外,在以上所示的几个实施方式中,在基材的层叠方向上观察连接部CP,第1层间连接导体以及第2层间连接导体的形成位置为正方格子状,但也可以为斜方格子状。此外,第1并行导体P11、P12和第2并行导体P21、P22的长度也可以不同。
最后,上述实施方式的说明在所有方面均为例示,而不是限制性的。对于本领域技术人员而言能够适当进行变形以及变更。本实用新型的范围不是由上述的实施方式来示出,而是由权利要求书来示出。进而,在本实用新型的范围中,包含从与权利要求书均等的范围内的实施方式进行的变更。
符号说明
C11、C12、C21、C22…电容;
CO…缺口;
CP…连接部;
L11、L12…第1线路导体;
L21…第2线路导体;
L21、L22…第2线路导体;
LP1…第1线路部;
LP2…第2线路部;
P11、P12、P13、P14…第1并行导体;
P111、P112、P121、P122…第1并行导体;
P21、P22、P23、P24…第2并行导体;
P211、P212、P221、P222…第2并行导体;
S1~S10…基材;
SS…边;
V111、V112、V113、V114、V122、V123、V124、V133…第1层间连接导体;
V211、V212、V213、V221、V222、V223、V224、V233…第2层间连接导体;
10…层叠体;
101、102、103…多层基板。

Claims (6)

1.一种多层基板,具备:
层叠体,层叠有多个基材;和
差动线路,形成于该层叠体,具有第1线路导体以及第2线路导体,
所述多层基板的特征在于,
所述差动线路具有:在所述基材的面方向上延伸的形成于不同的层的多个线路部、和将所述多个线路部彼此连接的连接部,
所述连接部具有:第1并行导体,由并行的多个导体构成;多个第1层间连接导体,将这些第1并行导体并联连接并且与所述第1线路导体连接;第2并行导体,由并行的多个导体构成;和多个第2层间连接导体,将这些第2并行导体并联连接并且与所述第2线路导体连接,
在所述基材的层叠方向上观察,所述第1并行导体与所述第2并行导体交叉。
2.根据权利要求1所述的多层基板,其特征在于,
在所述基材的层叠方向上观察,所述多个第1层间连接导体和所述多个第2层间连接导体相对于所述第1线路导体以及所述第2线路导体的延伸方向的轴处于线对称的关系。
3.根据权利要求1或2所述的多层基板,其特征在于,
多个所述第1并行导体以及多个所述第2并行导体在层叠方向上依次分别在第1层形成有第1并行导体,在第2层形成有第2并行导体,在第3层形成有第1并行导体,在第4层形成有第2并行导体,
所述第1层与所述第2层的层间距离或所述第3层与所述第4层的层间距离小于所述第2层与所述第3层的层间距离。
4.根据权利要求1或2所述的多层基板,其特征在于,
所述第1层间连接导体以及所述第2层间连接导体的横截面形状是所述第1层间连接导体和所述第2层间连接导体以直线状的边而对置的形状。
5.根据权利要求4所述的多层基板,其特征在于,
所述第1层间连接导体以及所述第2层间连接导体的截面形状是四边形。
6.根据权利要求4所述的多层基板,其特征在于,
所述第1层间连接导体以及所述第2层间连接导体的截面形状是在所述第1层间连接导体和所述第2层间连接导体对置的边以外的外周形成有缺口的形状。
CN201890000292.0U 2017-08-01 2018-07-23 多层基板 Active CN210124037U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-148822 2017-08-01
JP2017148822 2017-08-01
PCT/JP2018/027417 WO2019026657A1 (ja) 2017-08-01 2018-07-23 多層基板

Publications (1)

Publication Number Publication Date
CN210124037U true CN210124037U (zh) 2020-03-03

Family

ID=65232598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201890000292.0U Active CN210124037U (zh) 2017-08-01 2018-07-23 多层基板

Country Status (4)

Country Link
US (1) US10709014B2 (zh)
JP (1) JP6465264B1 (zh)
CN (1) CN210124037U (zh)
WO (1) WO2019026657A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007530A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 回路基板
JP2005277028A (ja) 2004-03-24 2005-10-06 Mitsubishi Electric Corp 高速伝送用基板構造
TWI248330B (en) * 2005-01-14 2006-01-21 Ind Tech Res Inst High frequency and wide band impedance matching via
JP2007287750A (ja) * 2006-04-12 2007-11-01 Canon Inc 多層プリント配線板
US7830221B2 (en) * 2008-01-25 2010-11-09 Micron Technology, Inc. Coupling cancellation scheme
JP2010093018A (ja) * 2008-10-07 2010-04-22 Panasonic Corp 配線基板
JP5216147B2 (ja) * 2011-03-08 2013-06-19 日本オクラロ株式会社 差動伝送回路、光送受信モジュール、及び情報処理装置
JP5813464B2 (ja) 2011-11-02 2015-11-17 日本発條株式会社 ヘッド・サスペンションの配線構造及び製造方法

Also Published As

Publication number Publication date
US20190208623A1 (en) 2019-07-04
JPWO2019026657A1 (ja) 2019-08-08
US10709014B2 (en) 2020-07-07
WO2019026657A1 (ja) 2019-02-07
JP6465264B1 (ja) 2019-02-06

Similar Documents

Publication Publication Date Title
US7859364B2 (en) Layered low-pass filter
US7982557B2 (en) Layered low-pass filter capable of producing a plurality of attenuation poles
WO2013065716A1 (ja) コモンモードチョークコイル及び高周波電子機器
CN212367231U (zh) 滤波器电路以及合分波器
US7999634B2 (en) Layered low-pass filter having a conducting portion that connects a grounding conductor layer to a grounding terminal
US8907749B2 (en) Gigahertz common-mode filter for multi-layer planar structure
JP6501424B2 (ja) ノイズ除去フィルタ
CN108604889B (zh) 差模及共模兼用滤波器
US20060268811A1 (en) Triplexer circuit
WO2018051798A1 (ja) コモンモードノイズフィルタ
JPWO2018100918A1 (ja) 積層型lcフィルタ
US12119801B2 (en) Multilayer LC filter
CN210124037U (zh) 多层基板
WO2014045792A1 (ja) 回路基板及び電子機器
JP2008167157A (ja) ハイパスフィルタ
WO2019111695A1 (ja) マルチプレクサ
US11616012B2 (en) Patterned shielding structure
KR101466774B1 (ko) 공통 모드 잡음을 억제하는 회로 장치 및 그 제조 방법, 인쇄 회로 기판, 그리고 이동 단말기
US7839253B2 (en) Coupled inductor structure
KR100969660B1 (ko) 비아 홀 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판
JP7178528B2 (ja) バンドパスフィルタ
WO2012176576A1 (ja) フィルタ装置
KR20200141380A (ko) 필터 모듈
US20120152603A1 (en) Printed circuit board including at least one layer
US20230246621A1 (en) Filter circuit and multilayered filter device

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant