CN214480657U - 一种边缘计算服务器 - Google Patents

Abstract

本实用新型提出了一种边缘计算服务器，在服务器中设置低频段发送电路、低频段接收电路、高频段发送电路和高频段接收电路，使得服务器兼容兼容410MHz‑510MHz和863MHz‑928MHz两个频段，在不同地域使用时，切换选择Lora频段，以适应不同地域Lora频段的要求，在不更换Lora模组的前提下实现不同地域Lora通信。

Description

一种边缘计算服务器

技术领域

本实用新型涉及无线通信领域，尤其涉及一种边缘计算服务器。

背景技术

由于Lora频段有管制，市面上与Lora相关的边缘计算服务器大都在国内使用，目前国内使用最多的频段是CN470-510，其频段范围为470-510MHz，其最大发射功率可达17dBm(50mW)，发射时长小于5000ms。国外与本国使用的频段不同，且在国外因为频段管制的原因，在不更换设备的前提下实现网络通信就只能更换Lora模组，以适应当地的频段的要求。更换Lora模组的方式实现起来费时费力并且成本高。因此，为了解决上述问题，本实用新型提供一种边缘计算服务器，兼顾多频段，在不同地域使用时，切换选择Lora频段，以适应不同地域Lora频段的要求，在不更换Lora模组的前提下实现不同地域Lora通信。

实用新型内容

有鉴于此，本实用新型提出了一种边缘计算服务器，兼顾国内外两种频段，在不同地域使用时，切换选择Lora频段，以适应不同地域Lora频段的要求，在不更换Lora模组的前提下实现不同地域Lora通信。

本实用新型的技术方案是这样实现的：本实用新型提供了一种边缘计算服务器，其包括CPU芯片、Lora模块和天线，Lora模块包括Lora芯片、第一射频开关、第二射频开关、第三射频开关、第四射频开关、低频段发送电路、低频段接收电路、高频段发送电路和高频段接收电路；

Lora芯片通过SPI总线与CPU芯片电性连接，所述第一射频开关、第二射频开关、第三射频开关和第四射频开关的控制端分别与CPU芯片的I/O口一一对应电性连接；

Lora芯片的射频发送端与第一射频开关的公共端电性连接，第一射频开关的RF1端和RF2端分别与低频段发送电路的输入端和高频段发送电路的输入端电性连接；低频段发送电路的输出端和高频段发送电路的输出端分别与第三射频开关的RF1端和RF2端一一对应电性连接，第三射频开关的公共端与天线电性连接；

天线与第四射频开关的公共端电性连接，第四射频开关的RF1端和RF2端分别与低频段接收电路的输入端和高频段接收电路的输入端一一对应电性连接，低频段接收电路的输出端和高频段接收电路的输出端分别与第二射频开关的RF1端和RF2端一一对应电性连接，第二射频开关的公共端与Lora芯片的射频接收端电性连接。

在以上技术方案的基础上，优选的，低频段发送电路和低频段接收电路涵盖频段为410MHz-510MHz，高频段发送电路和高频段接收电路涵盖频段为863MHz-928MHz。

在以上技术方案的基础上，优选的，低频段发送电路包括第一发送谐振电路和第一发送滤波电路；

第一发送谐振电路的输入端与第一射频开关的RF1端电性连接，第一发送谐振电路输出端通过第一发送滤波电路与第三射频开关的RF1端电性连接。

在以上技术方案的基础上，优选的，高频段发送电路包括第二发送谐振电路和第二发送滤波电路；

第二发送谐振电路的输入端与第一射频开关的RF2端电性连接，第二发送谐振电路输出端通过第二发送滤波电路与第三射频开关的RF2端电性连接。

在以上技术方案的基础上，优选的，低频段接收电路包括第一接收谐振电路和第一接收滤波电路；

第一接收滤波电路的输入端与第四射频开关的RF1端电性连接，第一接收滤波电路的输出端通过第一接收谐振电路与第二射频开关的RF1端电性连接。

在以上技术方案的基础上，优选的，高频段接收电路包括第二接收谐振电路和第二接收滤波电路；

第二接收滤波电路的输入端与第四射频开关的RF2端电性连接，第二接收滤波电路的输出端通过第二接收谐振电路与第二射频开关的RF2端电性连接。

在以上技术方案的基础上，优选的，Lora模块还包括第一π型匹配电路、第二π型匹配电路和第五射频开关；

第三射频开关的公共端通过第一π型匹配电路与第五射频开关的RF1端电性连接；第四射频开关的公共端通过第二π型匹配电路与第五射频开关的RF2端电性连接；第五射频开关的公共端与天线电性连接，第五射频开关的控制端与CPU芯片的I/O口一一对应电性连接。

本实用新型的一种边缘计算服务器相对于现有技术具有以下有益效果：

(1)在服务器中设置低频段发送电路、低频段接收电路、高频段发送电路和高频段接收电路，使得服务器兼容兼容410MHz-510MHz和863MHz-928MHz两个频段，在不同地域使用时，切换选择Lora频段，以适应不同地域Lora频段的要求，在不更换Lora模组的前提下实现不同地域Lora通信；

(2)第一射频开关和第三射频开关组成发射链路的输入开关和输出开关，当Lora模块处于发送模式时，可以控制第一射频开关和第三射频开关在低频段发射和高频段发射中作出二选一操作，保证服务器发射链路的完整性；

(3)第二射频开关和第四射频开关组成接收链路的输入开关和输出开关，当Lora模块处于接收模式时，可以控制第二射频开关和第四射频开关在低频段接收和高频段接收中作出二选一操作，保证服务器接收链路的完整性；

(4)通过在收发链路的交汇处设置第五射频开关，可以实现收发控制，提高接收链路和发射链路隔离度，保证接收链路和发射链路互不干扰。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一种边缘计算服务器的结构图；

图2为本实用新型一种边缘计算服务器中第一射频开关、低频段发送电路、高频段发送电路、第三射频开关、第一π型匹配电路的电路图；

图3为本实用新型一种边缘计算服务器中第二射频开关、低频段接收电路、高频段接收电路、第四射频开关和第二π型匹配电路的电路图。

具体实施方式

下面将结合本实用新型实施方式，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本实用新型一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。

如图1所示，本实用新型的一种边缘计算服务器，其包括CPU芯片、Lora模块和天线。

CPU芯片，作为边缘计算服务器的中控。可采用Broadcom BCM2837系列芯片。

Lora模块，提供Lora通讯功能。由于市面上与Lora相关的边缘计算服务器只能提供国内使用的频段，当其在国外使用时，由于没有兼容国外的Lora频段，只能更换Lora模组，这种方式实现起来费时费力并且成本高。因此，为了解决上述问题，本实施例中，优化了Lora模块的结构，使其兼容国内外的频段，在不同地域使用时，切换选择Lora频段，以适应不同地域Lora频段的要求，在不更换Lora模组的前提下实现不同地域Lora通信。具体的，如图1所示，Lora模块包括Lora芯片、第一射频开关、第二射频开关、第三射频开关、第四射频开关、第五射频开关、低频段发送电路、低频段接收电路、高频段发送电路、高频段接收电路、第一π型匹配电路和第二π型匹配电路。其中，第一射频开关、低频段发送电路、高频段发送电路、第三射频开关、第一π型匹配电路、第五射频开关的RF1和天线组成了发射链路，第二射频开关、低频段接收电路、高频段接收电路、第四射频开关、第二π型匹配电路、第五射频开关的RF2和天线组成了接收链路。

首先介绍发射链路的结构部分以及工作原理，具体如下：

Lora芯片，通过SPI总线与CPU芯片电性连接，包含410MHz-510MHz频段以及863MHz-928MHz频段收发控制算法，该算法属于现有成熟技术，本实施例并不涉及对Lora算法的改进，只是将现有的两种算法集成在同一Lora芯片中，通过简单的选择规则执行相应的Lora算法，因此，本领域的技术人员在获知本实施例记载内容时，可毫无疑虑地获取到对应的算法，并通过现有技术实现本实施例的功能。可选用SX126x系列的芯片作为Lora芯片。本实施例中选用SX1262芯片，其RFO引脚为射频发送端，RFI_N引脚为射频接收端，VR_PA为其稳压功率放大器电源引脚。

第一射频开关，用于切换选择发送链路的频段，即在低频段发射链路和高频段发射链路中作出二选一操作。本实施例中，第一射频开关的控制端与CPU芯片的I/O口电性连接，第一射频开关的公共端与Lora芯片的射频发送端电性连接，第一射频开关的RF1端和RF2端分别与低频段发送电路的输入端和高频段发送电路的输入端电性连接。优选的，第一射频开关可以选用PE4259系列芯片，其引脚4和引脚6为控制端，当引脚6接VDD，引脚4接高电平时，第一射频开关的公共端RFC与其RF1端连通；当引脚6接VDD，引脚4接低电平时，第一射频开关的公共端RFC与其RF2端连通。如图2所示，本实施例将第一射频开关的引脚4与CPU芯片连接的I/O口标记为RF_SW1。

低频段发送电路，支持410MHz-510MHz频段的信号发射功能。优选的，如图1所示，低频段发送电路包括第一发送谐振电路和第一发送滤波电路；第一发送谐振电路的输入端与第一射频开关的RF1端电性连接，第一发送谐振电路输出端通过第一发送滤波电路与第三射频开关的RF1端电性连接。其中，第一发送谐振电路用于调整发射频率，通过调整第一发送谐振电路中电容值的大小即可实现频段调节，本实施例中，选用了SX1262芯片作为Lora芯片，因此，与SX1262芯片相匹配的第一发送谐振电路如图2所示，其包括电感L2-L4以及电容C1-C7，通过SX1262芯片的数据数据调节第一发送谐振电路中电容的容值，即可实现频段调节功能，具体操作步骤在此不再累述。第一发送滤波电路，用于滤除干扰信号，可采用常规的低通滤波器，在此不再累述。

高频段发送电路，支持863MHz-928MHz频段的信号发射功能。优选的，高频段发送电路包括第二发送谐振电路和第二发送滤波电路；第二发送谐振电路的输入端与第一射频开关的RF2端电性连接，第二发送谐振电路输出端通过第二发送滤波电路与第三射频开关的RF2端电性连接。其中，第二发送谐振电路用于调整发射频率，通过调整第二发送谐振电路中电容值的大小即可实现频段调节，本实施例中，第二发送谐振电路的结构与第一发送谐振电路的结构可以相同，也可以不同，本实施例中将第二发送谐振电路的结构与第一发送谐振电路的结构设置为相同，如图2所示，第二发送谐振电路包括感L5-L8以及电容C8-C14，只是两者包含的电容参数不同而已。第二发送滤波电路，用于滤除干扰信号，可采用常规的低通滤波器，在此不再累述。

第三射频开关，用于选择输出高频段和低频率信号，其与第一射频开关相匹配组成了发射链路的输入开关和输出开关。本实施例中，第一发送谐振电路输出端通过第一发送滤波电路与第三射频芯片的RF1端电性连接，第二发送谐振电路输出端通过第二发送滤波电路与第三射频芯片的RF2端电性连接，第三射频芯片的公共端与天线电性连接，第三射频开关的控制端与CPU芯片的I/O口电性连接。本实施例中，第三射频开关选用与第一射频开关相同型号的开关，其电路图与第一射频开关的结构相同。如图2所示，本实施例将第三射频开关的引脚4与CPU芯片连接的I/O口标记为RF_SW3。

第一π型匹配电路，实现阻抗匹配。本实施例中，选用了SX1262芯片作为Lora芯片，因此，与SX1262芯片相匹配的第一π型匹配电路如图2所示，本实施例中，用RF5_RF1表示第五射频开关的RF1端，RF5_RF2表示第五射频开关的RF2端。

第五射频开关，用于收发控制。本实施例中，如图1所示，第三射频开关的公共端通过第一π型匹配电路与第五射频开关的RF1端电性连接；第四射频开关的公共端通过第二π型匹配电路与第五射频开关的RF2端电性连接；第五射频开关的公共端与天线电性连接，第五射频开关的控制端与CPU芯片的I/O口一一对应电性连接。本实施例中，第五射频开关选用与第一射频开关相同型号的开关，其电路图与第一射频开关的结构相同。当第五射频开关的引脚6接VDD，引脚4接高电平时，第五射频开关的公共端RFC与其RF1端连通，此时为信号发送；当引脚6接VDD，引脚4接低电平时，第五射频开关的公共端RFC与其RF2端连通，此时为信号接收。

本实施例中，发射链路的工作原理为：当Lora模块处于发送模式时，Lora芯片的射频发送端输出射频信号至第一射频开关的公共端；当边缘计算服务器选用低频段时，CPU芯片选通第一射频开关的RF1端，将射频信号送入低频段发送电路，由低频段发送电路中的第一发送谐振电路进行调谐处理，以及第一发送滤波电路进行滤波处理后输出低频射频信号，CPU芯片选通第三射频开关的RF1端，低频射频信号经过第三射频开关输出至第一π型匹配电路，由第一π型匹配电路进行阻抗匹配处理，此时，CPU芯片选通第五射频开关的RF1端，低频射频信号从第五射频开关的公共端输出至天线，并由天线输出至自由空间；

当边缘计算服务器选用高频段时，CPU芯片选通第一射频开关的RF2端，将射频信号送入高频段发送电路，由高频段发送电路中的第二发送谐振电路进行调谐处理，以及第二发送滤波电路进行滤波处理后输出高频射频信号，CPU芯片选通第三射频开关的RF2端，高频射频信号经过第三射频开关输出至第一π型匹配电路，由第一π型匹配电路进行阻抗匹配处理，此时，CPU芯片选通第五射频开关的RF2端，低频射频信号从第五射频开关的公共端输出至天线，并由天线输出至自由空间。

以下介绍发射链路的结构部分以及工作原理，具体如下：

当Lora模块处于接收模式时，CPU芯片选通第五射频开关的RF2端，天线接收的回波信号经过第五射频开关输入至第二π型匹配电路。其中，第二π型匹配电路的结构与第一π型匹配电路结构和功能相同，在此不再累述。

第四射频开关，将天线接收的回波信号选择送入低频段接收电路和高频段接收电路。本实施例中，第四射频开关的公共端通过第二π型匹配电路与第五射频开关的RF2端电性连接，第四射频开关的RF1端和RF2端分别与低频段接收电路的输入端和高频段接收电路的输入端一一对应电性连接。本实施例中，第五射频开关选用与第一射频开关相同型号的开关，其电路图与第一射频开关的结构相同。本实施例中，将第四射频开关的引脚4与CPU芯片连接的I/O口标记为RF_SW4。

低频段接收电路，用于实现接收410MHz-510MHz频段的信号发射功能。优选的，如图1所示，低频段接收电路包括第一接收谐振电路和第一接收滤波电路；第一接收滤波电路的输入端与第四射频开关的RF1端电性连接，第一接收滤波电路的输出端通过第一接收谐振电路与第二射频开关的RF1端电性连接。其中，第一接收谐振电路用于调整发射频率，通过调整第一接收谐振电路中电容值的大小即可实现频段调节，本实施例中，选用了SX1262芯片作为Lora芯片，因此，与SX1262芯片相匹配的第一接收谐振电路如图3所示，其包括电容C27-C29和电感L11，通过SX1262芯片的数据数据调节第一接收谐振电路中电容的容值，即可实现频段调节功能，具体操作步骤在此不再累述。第一接收滤波电路，用于滤除干扰信号，可采用常规的低通滤波器，在此不再累述。

高频段发送电路，支持863MHz-928MHz频段的信号接收功能。优选的，高频段发送电路包括第二接收谐振电路和第二接收滤波电路；第二接收滤波电路的输入端与第四射频开关的RF2端电性连接，第二接收滤波电路的输出端通过第二接收谐振电路与第二射频开关的RF2端电性连接。其中，第二接收谐振电路用于调整发射频率，通过调整第二接收谐振电路中电容值的大小即可实现频段调节，本实施例中，第二接收谐振电路的结构与第一接收谐振电路的结构可以相同，也可以不同，本实施例中将第二接收谐振电路的结构与第一接收谐振电路的结构设置为相同，只是两者包含的电容参数不同而已，如图3所示，第二接收谐振电路包括电容C30-C32和电感L12，在此不再累述。第二接收滤波电路，用于滤除干扰信号，可采用常规的低通滤波器，在此不再累述。

第二射频开关，用于选择输出高频段和低频率信号，其与第四射频开关相匹配组成了接收链路的输出开关和输入开关。本实施例中，第二射频开关的控制端与CPU芯片的I/O口电性连接，第一接收滤波电路的输出端通过第一接收谐振电路与第二射频开关的RF1端电性连接，第二接收滤波电路的输出端通过第二接收谐振电路与第二射频开关的RF2端电性连接，第二射频开关的公共端与Lora芯片的射频接收端电性连接。本实施例中，第二射频开关选用与第一射频开关相同型号的开关，其电路图与第一射频开关的结构相同，因此，在此不再累述。第二射频开关的电路图如图3中U4所示，本实施例中，将第二射频开关的引脚4与CPU芯片连接的I/O口标记为RF_SW2。

本实施例中，接收链路的工作原理为：当Lora模块处于接收模式时，CPU芯片选通第五射频开关的RF2端，天线接收的回波信号经过第五射频开关输入至第二π型匹配电路，经第二π型匹配电路完成阻抗匹配后，输入至第四射频开关的公共端；当边缘计算服务器选用低频段时，CPU芯片选通第四射频开关的RF1端，将回波信号送入低频段接收电路，由低频段接收电路中的第一接收滤波电路进行滤波处理，以及第一接收谐振电路进行调谐处理后，CPU芯片选通第二射频开关的RF1端，回波信号经过第二射频开关输出Lora芯片的射频接收端；

当边缘计算服务器选用高频段时，CPU芯片选通第四射频开关的RF2端，将回波信号送入高频段接收电路，由高频段接收电路中的第二接收滤波电路进行滤波处理，以及第二接收谐振电路进行调谐处理后，CPU芯片选通第二射频开关的RF2端，回波信号经过第二射频开关输出Lora芯片的射频接收端。

本实施例的有益效果为：在服务器中设置低频段发送电路、低频段接收电路、高频段发送电路和高频段接收电路，使得服务器兼容兼容410MHz-510MHz和863MHz-928MHz两个频段，在不同地域使用时，切换选择Lora频段，以适应不同地域Lora频段的要求，在不更换Lora模组的前提下实现不同地域Lora通信；

第一射频开关和第三射频开关组成发射链路的输入开关和输出开关，当Lora模块处于发送模式时，可以控制第一射频开关和第三射频开关在低频段发射和高频段发射中作出二选一操作，保证服务器发射链路的完整性；

第二射频开关和第四射频开关组成接收链路的输入开关和输出开关，当Lora模块处于接收模式时，可以控制第二射频开关和第四射频开关在低频段接收和高频段接收中作出二选一操作，保证服务器接收链路的完整性；

通过在收发链路的交汇处设置第五射频开关，可以实现收发控制，提高接收链路和发射链路隔离度，保证接收链路和发射链路互不干扰。

以上所述仅为本实用新型的较佳实施方式而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种边缘计算服务器，其包括CPU芯片、Lora模块和天线，其特征在于：所述Lora模块包括Lora芯片、第一射频开关、第二射频开关、第三射频开关、第四射频开关、低频段发送电路、低频段接收电路、高频段发送电路和高频段接收电路；

所述Lora芯片通过SPI总线与CPU芯片电性连接，所述第一射频开关、第二射频开关、第三射频开关和第四射频开关的控制端分别与CPU芯片的I/O口一一对应电性连接；

所述Lora芯片的射频发送端与第一射频开关的公共端电性连接，第一射频开关的RF1端和RF2端分别与低频段发送电路的输入端和高频段发送电路的输入端电性连接；低频段发送电路的输出端和高频段发送电路的输出端分别与第三射频开关的RF1端和RF2端一一对应电性连接，第三射频开关的公共端与天线电性连接；

所述天线与第四射频开关的公共端电性连接，第四射频开关的RF1端和RF2端分别与低频段接收电路的输入端和高频段接收电路的输入端一一对应电性连接，低频段接收电路的输出端和高频段接收电路的输出端分别与第二射频开关的RF1端和RF2端一一对应电性连接，第二射频开关的公共端与Lora芯片的射频接收端电性连接。

2.如权利要求1所述的一种边缘计算服务器，其特征在于：所述低频段发送电路和低频段接收电路涵盖频段为410MHz-510MHz，高频段发送电路和高频段接收电路涵盖频段为863MHz-928MHz。

3.如权利要求1所述的一种边缘计算服务器，其特征在于：所述低频段发送电路包括第一发送谐振电路和第一发送滤波电路；

所述第一发送谐振电路的输入端与第一射频开关的RF1端电性连接，第一发送谐振电路输出端通过第一发送滤波电路与第三射频开关的RF1端电性连接。

4.如权利要求1至3任一项所述的一种边缘计算服务器，其特征在于：所述高频段发送电路包括第二发送谐振电路和第二发送滤波电路；

所述第二发送谐振电路的输入端与第一射频开关的RF2端电性连接，第二发送谐振电路输出端通过第二发送滤波电路与第三射频开关的RF2端电性连接。

5.如权利要求1所述的一种边缘计算服务器，其特征在于：所述低频段接收电路包括第一接收谐振电路和第一接收滤波电路；

所述第一接收滤波电路的输入端与第四射频开关的RF1端电性连接，第一接收滤波电路的输出端通过第一接收谐振电路与第二射频开关的RF1端电性连接。

6.如权利要求1或5所述的一种边缘计算服务器，其特征在于：所述高频段接收电路包括第二接收谐振电路和第二接收滤波电路；

所述第二接收滤波电路的输入端与第四射频开关的RF2端电性连接，第二接收滤波电路的输出端通过第二接收谐振电路与第二射频开关的RF2端电性连接。

7.如权利要求1所述的一种边缘计算服务器，其特征在于：所述Lora模块还包括第一π型匹配电路、第二π型匹配电路和第五射频开关；

所述第三射频开关的公共端通过第一π型匹配电路与第五射频开关的RF1端电性连接；第四射频开关的公共端通过第二π型匹配电路与第五射频开关的RF2端电性连接；第五射频开关的公共端与天线电性连接，第五射频开关的控制端与CPU芯片的I/O口一一对应电性连接。

Images