CN201918389U - 具有静电损伤保护功能的发光二极管器件 - Google Patents
具有静电损伤保护功能的发光二极管器件 Download PDFInfo
- Publication number
- CN201918389U CN201918389U CN2010206751957U CN201020675195U CN201918389U CN 201918389 U CN201918389 U CN 201918389U CN 2010206751957 U CN2010206751957 U CN 2010206751957U CN 201020675195 U CN201020675195 U CN 201020675195U CN 201918389 U CN201918389 U CN 201918389U
- Authority
- CN
- China
- Prior art keywords
- substrate
- type semiconductor
- light
- emitting diode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型涉及一种具有静电损伤保护功能的发光二极管器件，包括发光二极管芯片和倒装基板。该发光二极管芯片包括一发光区和一静电防护区。其中，该发光区包括一发光二极管，该静电防护区包括至少两个静电防护二极管，该发光二极管和静电防护二极管通过隔离槽相互隔离。该倒装基板包括一表面绝缘的基底，及覆盖在基底表面上的金属线层。该发光二极管芯片倒装在该倒装基板上，通过该倒装基板上的金属线层，该静电防护二极管串接然后与该发光二极管反向并联。本实用新型的发光二极管器件具有良好的抗ESD性能，且能进行反向漏电流测试，以甄别不良品防止长期可靠性出现问题。
Description
技术领域
本实用新型属于发光器件的制造领域，涉及一种具有静电损伤保护功能的发光器件及其制造方法。
背景技术
随着LED光效的不断提高，在某些领域，如液晶背光、汽车照明光源等，已逐渐显露出LED代替荧光灯、白炽灯的趋势。在通用照明领域，大功率LED也同样具有取代传统光源的巨大潜力。但是，随着LED芯片单位面积功率的增大和芯片集成度的提高，散热问题和静电防护问题逐渐成为影响LED稳定性的重要因素。
其中，提高静电防护能力是提高LED稳定性的重要要求。目前，一般采用给LED并联一个反向二极管或双向二极管来提高LED的防静电能力。对于正装芯片或垂直结构芯片，一般采用将一个防静电二极管和一个LED封装在一起的方法，但该方法增加了生产成本，且因连接金线的增加而影响了产品的稳定性。
倒装芯片一般采用硅片来作为倒装基板。硅电路集成工艺成熟，容易通过掺杂等工艺低成本的在硅内部制作防静电二极管。请参阅图1A，中国实用新型专利CN100386891C公开了一种高抗静电高效发光二极管，其包含利用一导电型半导体材料制作的基板10及发光二极管芯片20，基板10上制作有集成的双向稳压二极管11，发光二极管芯片20主要包含一透明蓝宝石衬底21及在此衬底上的GaN结构层22和P电极23、N电极24，将发光二极管芯片20倒装在该基板10上。由于基板10上集成了抗静电保护双向稳压二极管11，有效增强了发光二极管抗静电放电能力，可实现大功率输出，降低成本，提高器件可靠性等作用。请参阅图1B，其为图1所示结构的等效电路图。该发光二极管结构虽然具有较好的ESD保护功能，但仍然存在缺陷。请参阅图1C，其是图1所示的结构串联模组芯片的等效电路图。由于n-Si具有较好的导电性，在同一硅片基板上采用这种方法实现串联模组芯片时，会存在所有ESD保护二极管的n极通过硅基板共地的问题。当串联芯片多于一定数量，所需驱动电压大于单个抗静电二极管的反向击穿电压时，串联负端的抗静电二极管31可能会反向击穿，并将电压钳制在其击穿电压，影响了模组芯片的正常驱动。因此这种倒装结构并不适合用来制造模组芯片。
另外，美国实用新型专利US6547249B2中公开了在同一蓝宝石衬底上，制作两个反向并联LED，两个二极管之间就可以相互起到静电保护的作用。采用并联单个反向二极管的方法，增加少量制造成本的前提下，提高了LED的抗静电放电能力，但这种结构在样品测试上却存在一定问题。LED反向漏电流是反映LED性能的一个重要方面，如果不对反向漏电测试来甄别反向漏电较大的不良品，不良品可能在长期使用中可靠性出现问题。反向漏电流的测试电压一般比正向开启电压要高。如氮化稼基LED，一般在LED两端施加5V的反向电压测试其反向电流。对于与LED反向并联的二极管，施加的5V电压则为正向电压。一般氮化镓基LED的工作电压小于3.5V，那么测试时，反向二极管必定处于正向导通状态，因此无法对LED的反向漏电流进行测试。
实用新型内容
本实用新型的目的在于克服现有技术中的缺点与不足，提供一种具有良好的抗ESD功能，且能进行反向电压测试的LED发光二极管。
一种具有静电损伤保护功能的发光二极管器件，包括发光二极管芯片和倒装基板。该发光二极管芯片包括一发光区和一静电防护区，其中，该发光区包括一发光二极管，该静电防护区包括至少两个静电防护二极管，该发光二极管和静电防护二极管通过隔离槽相互隔离。该倒装基板包括一表面绝缘的基底，及覆盖在基底表面上的金属线层。该发光二极管芯片倒装在该倒装基板上，通过该倒装基板上的金属线层，该静电防护二极管串接然后与该发光二极管反向并联。
相对于现有技术，本实用新型的发光二极管器件不仅具有良好的抗静电能力，可于产品生产流程及终端应用生命周期内减少LED受环境或电路静电损坏的几率；可方便的与现有工艺技术进行集成且不会增加较多制造成本；还可按照常规监控LED反向漏电情况，筛选掉有潜在问题的产品，提高产品的质量可靠性。
为了能更清晰的理解本实用新型，以下将结合附图说明阐述本实用新型的具体实施方式。
附图说明
图1A是现有技术发光二极管器件的结构示意图。
图1B是图1所示结构的等效电路图。
图1C是图1所示的结构串联模组芯片的等效电路图。
图2是本实用新型具有静电损伤保护功能的发光二极管器件的实施例一的剖面结构示意图。
图3是图2所示发光二极管芯片100的仰视图。
图4是图2所示倒装基板200的俯视图。
图5是图2所示结构的等效电路图。
图6A-6F是图2所示的发光二极管器件的制造方法的各主要步骤的结构示意图。
图7是本实用新型具有静电损伤保护功能的发光二极管器件的实施例二的剖面结构示意图。
具体实施方式
实施例一
请同时参阅图2，其是本实用新型具有静电损伤保护功能的发光二极管器件的实施例一的剖面结构示意图。该发光二极管器件包括一发光二极管芯片100和倒装基板200。该发光二极管芯片100倒装在该倒装基板200上。
请同时参阅图3，其是图1所示发光二极管芯片100的仰视图。该发光二极管芯片100包括一发光区A和一静电防护区B，其中，该发光区A包括一发光二极管，该静电防护区B包括三个静电防护二极管，该发光区A所占面积大于该发光二极管芯片总面积的50％。
进一步，该发光二极管芯片100包括一衬底101、一n型半导体层102、一活性层103、一p型半导体层104、一钝化层105、一电极层106，以及隔离槽107，该电极层106包括n型电极层106a和p型电极层106b。其中，该n型半导体层102覆盖在该衬底101表面，并通过隔离槽107隔离划分为相互独立的四个单元，其中对应包括一发光二极管单元和三个静电防护二极管单元。该活性层103覆盖在发光二极管单元和静电防护二极管单元的n型半导体层102的部分表面，并使部分n型半导体层102外露。该p型半导体层104覆盖在该活性层103表面。该钝化层105覆盖在部分外露的n型半导体层102和p型半导体层104的表面，使得各n型半导体层102和p型半导体层104之间相互绝缘。该n型电极层106a覆盖在钝化层105之间外露的n型半导体层102表面，以及该p型电极层106b覆盖在钝化层105之间外露的p型半导体层104表面。从而在该衬底101上形成一发光二极管和三个静电防护二极管。
请一并参阅图4，其是倒装基板200的平面结构示意图。该倒装基板200包括一基底201、一绝缘层202、一金属线层203和凸点焊球204。该绝缘层202覆盖在该基底201的表面，该金属线层203覆盖在该绝缘层表面，并形成一导电图案。该凸点焊球204设置在金属线层203的表面，作为与发光二极管芯片100的电极层106的连接点。请同时参阅图5，其是图1所示结构的等效电路图。该发光二极管芯片100倒装在该倒装基板200上，该发光二极管芯片100的发光二极管和静电防护二极管通过该倒装基板200上的金属线层203实现电连接，具体地，该三个静电防护二极管串接，该发光二极管的n极与该三个串接的静电防护二极管p极连接，该发光二极管的p极与该三个串接的静电防护二极管n极连接，从而使该发光二极管与该三个串接的静电防护二极管形成反向并联。
该衬底101具体为蓝宝石(Al2O3)衬底。
该基底201具体为具有良好导热性材料制成的基板，如硅基板、金属基板等。
该凸点焊球204的材料为铅、锡、金、银或铜等单一金属材料或上述材料的多层材料或合金。
请参阅图6A至图6F，其是本实用新型发光二极管器件的制造方法的各主要步骤的结构示意图。该发光器件的制造方法的步骤具体如下：
步骤S1：在衬底101表面依序沉积n型半导体层102、活性层103和p型半导体层104。请参阅图6A，具体地，通过外延工艺依次在衬底101表面沉积n型半导体层102、活性层103、p型半导体层104。n型半导体层依序包括低温氮化稼缓冲层、未掺杂氮化稼层、n型氮化稼层(图未示)。活性层203是多层量子阱层(MQW)。P型半导体层204依序包括p型氮化铝稼层和p型氮化稼层(图未示)。
步骤S2：形成隔离槽107。请参阅图6B，具体地，在衬底101上方提供一采用二氧化硅或金属薄膜制作的第一掩膜(图未示)，该掩膜具有隙缝。然后采用干法蚀刻或湿法蚀刻，在掩膜的隙缝处对衬底101上的p型半导体层102、活性层103和n型半导体层104进行蚀刻直至衬底101外露，从而形成隔离槽107。并通过隔离槽107将该衬底隔离划分为相互独立的四个单元，其中对应包括一发光二极管单元和三个静电防护二极管单元。
步骤S3：蚀刻部分p型半导体层104和活性层103，使得部分n型半导体层102外露。请参阅图6C，具体地，在衬底101上方提供一第二掩膜(图未示)，该掩膜使发光二极管单元和三个静电防护二极管单元的部分p型半导体层104外露。然后采用干法蚀刻或湿法蚀刻，在掩膜未覆盖处对衬底101上的p型半导体层104和活性层103进行蚀刻直至n型半导体层102外露。
步骤S4：形成钝化层105。请参阅图6D，在该p型半导体层104和外露的n型半导体层102表面形成一钝化层105。该钝化层105的材料为二氧化硅或三氧化铝或氮化硅或聚合物薄膜等。然后再采用干法蚀刻或湿法蚀刻在发光二极管单元和三个静电防护二极管单元的钝化层105上蚀刻出n极窗口和p极窗口，该n型半导体层102和p型半导体层104分别在n极窗口和p极窗口部分外露。
步骤S5：形成电极层106。请参阅图6E，具体地，分别采用薄膜沉积法依次在n极窗口和p极窗口上分别形成n型电极层106a和p型电极层106b。该电极层106的材料为铅、锡、金、银或铜等单一金属材料或上述材料的多层材料或合金。
步骤S6：在基底201上依序形成一绝缘层202、一金属线层203和凸点焊球204，从而形成倒装基板200。
步骤S7：将发光二极管芯片100倒装在倒装基板200上。请参阅图6F，将发光二极管芯片100倒装在倒装基板200上，使发光二极管芯片100的电极层106与倒装基板200上的凸点焊球204连接。
实施例二
请参阅图7，其是本实用新型具有静电损伤保护功能的发光二极管器件的实施例二的剖面结构示意图。该发光二极管器件包括一发光二极管芯片100和倒装基板200。该发光二极管芯片100倒装在该倒装基板200上。
进一步，该发光二极管芯片100包括一衬底101、一n型半导体层102、一活性层103、一p型半导体层104、一电极层106，以及隔离槽107，该电极层106包括n型电极层106a和p型电极层106b。其中，该n型半导体层102覆盖在该衬底101表面，并通过隔离槽107隔离划分为相互独立的四个单元，其中对应包括一发光二极管单元和三个静电防护二极管单元。该活性层103覆盖在发光二极管单元和静电防护二极管单元的n型半导体层102的部分表面，并使部分n型半导体层102外露。该p型半导体层104覆盖在该活性层103表面。该n型电极层106a覆盖在外露的n型半导体层102的部分表面，以及该p型电极层106b覆盖p型半导体层104的部分表面。从而在该衬底101上形成一发光二极管和三个静电防护二极管。
倒装基板200包括一基底201、一金属线层203和凸点焊球204。该基底201具体为具有良好导热性的绝缘材料制成的基板，如陶瓷基板等，因此基底表面无需覆盖绝缘层来实现绝缘。
本实施例与实施例一的区别在于：n型半导体层和p型半导体层之间没有形成钝化层，n型电极层和p型电极层仅通过隔离槽107来实现绝缘隔离。因此可省略实施例一中制造方法的步骤S4。以及倒装基板200的基底201采用绝缘材料制成，省略了在基底表面形成绝缘层的制造步骤。
相对于现有技术，本实用新型的发光二极管器件不仅具有良好的抗静电能力，可于产品生产流程及终端应用生命周期内减少LED受环境或电路静电损坏的几率；可方便的与现有工艺技术进行集成且不会增加较多制造成本；还可按照常规监控LED反向漏电情况，筛选掉有潜在问题的产品，提高产品的质量可靠性。
本实用新型并不局限于上述实施方式，如果对本实用新型的各种改动或变形不脱离本实用新型的精神和范围，倘若这些改动和变形属于本实用新型的权利要求和等同技术范围之内，则本实用新型也意图包含这些改动和变形。
Claims (7)
1.一种具有静电损伤保护功能的发光二极管器件，其特征在于：包括
发光二极管芯片，其包括一发光区和一静电防护区，其中，该发光区包括一发光二极管，该静电防护区包括至少两个静电防护二极管，该发光二极管和静电防护二极管通过隔离槽相互隔离；
倒装基板，其包括一表面绝缘的基底，及覆盖在基底表面上的金属线层；
该发光二极管芯片倒装在该倒装基板上，通过该倒装基板上的金属线层，该静电防护二极管串接然后与该发光二极管反向并联。
2.根据权利要求1所述的发光二极管器件，其特征在于：该发光区所占面积大于该发光二极管芯片总面积的50％。
3.根据权利要求1所述的发光二极管器件，其特征在于：该发光二极管芯片上具有三个静电防护二极管。
4.根据权利要求1所述的发光二极管器件，其特征在于：该倒装基板的基底为陶瓷基板、表面覆盖有绝缘层的硅基板或表面覆盖有绝缘层的金属基板。
5.根据权利要求1所述的发光二极管器件，其特征在于：该发光二极管和静电防护二极管包括n型半导体层、活性层和p型半导体层；其中该n型半导体层覆盖在该发光二极管芯片的衬底表面，该活性层覆盖在n型半导体层的部分表面，并使部分n型半导体层外露，该p型半导体层覆盖在该活性层表面。
6.根据权利要求5所述的发光二极管器件，其特征在于：该发光二极管和静电防护二极管进一步包括钝化层和电极层，该钝化层覆盖在部分外露的n型半导体层和p型半导体层的表面，使得n型半导体层和p型半导体层之间相互绝缘；该电极层覆盖在钝化层之间外露的n型半导体层和p型半导体层表面。
7.根据权利要求1所述的发光二极管器件，其特征在于：该倒装基板包括设置在金属线层上的凸点焊球，该发光二极管芯片倒装在该倒装基板上使电极层与凸点焊球连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010206751957U CN201918389U (zh) | 2010-12-22 | 2010-12-22 | 具有静电损伤保护功能的发光二极管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010206751957U CN201918389U (zh) | 2010-12-22 | 2010-12-22 | 具有静电损伤保护功能的发光二极管器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201918389U true CN201918389U (zh) | 2011-08-03 |
Family
ID=44418179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010206751957U Expired - Lifetime CN201918389U (zh) | 2010-12-22 | 2010-12-22 | 具有静电损伤保护功能的发光二极管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201918389U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103618041A (zh) * | 2013-12-11 | 2014-03-05 | 江阴长电先进封装有限公司 | 一种esd保护的led封装结构及其封装方法 |
| WO2017129697A1 (de) * | 2016-01-29 | 2017-08-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches bauelement mit seitenkontakten |
| CN108110024A (zh) * | 2018-01-16 | 2018-06-01 | 福建兆元光电有限公司 | 一种半导体发光元件 |
-
2010
- 2010-12-22 CN CN2010206751957U patent/CN201918389U/zh not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103618041A (zh) * | 2013-12-11 | 2014-03-05 | 江阴长电先进封装有限公司 | 一种esd保护的led封装结构及其封装方法 |
| CN103618041B (zh) * | 2013-12-11 | 2016-03-30 | 江阴长电先进封装有限公司 | 一种esd保护的led封装结构及其封装方法 |
| WO2017129697A1 (de) * | 2016-01-29 | 2017-08-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches bauelement mit seitenkontakten |
| US10811579B2 (en) | 2016-01-29 | 2020-10-20 | Osram Oled Gmbh | Optoelectronic component having side contacts |
| CN108110024A (zh) * | 2018-01-16 | 2018-06-01 | 福建兆元光电有限公司 | 一种半导体发光元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9620682B2 (en) | Light emitting device | |
| US9153622B2 (en) | Series of light emitting regions with an intermediate pad | |
| CN102130104B (zh) | 发光器件及制造方法 | |
| US20130105845A1 (en) | Light emitting device and light emitting device package | |
| CN102130226B (zh) | 发光器件及制造方法 | |
| CN102214757A (zh) | 发光器件、发光器件封装以及照明系统 | |
| CN102194947B (zh) | 发光器件和发光器件封装 | |
| CN102347414B (zh) | 发光器件 | |
| CN102005465A (zh) | 发光器件以及具有该发光器件的发光器件封装 | |
| CN102104100A (zh) | 发光器件 | |
| CN102194950A (zh) | 发光器件 | |
| KR101830719B1 (ko) | 발광 소자 | |
| CN102891160A (zh) | 半导体发光装置和发光设备 | |
| US11990577B2 (en) | Light-emitting device and method for manufacturing the same | |
| CN102130287A (zh) | 具有静电损伤保护功能的发光二极管器件及其制造方法 | |
| CN201918389U (zh) | 具有静电损伤保护功能的发光二极管器件 | |
| CN101859865B (zh) | 一种大功率白光led器件的无金线封装方法及白光led器件 | |
| CN103199173A (zh) | 发光二极管芯片、封装基板、封装结构及其制法 | |
| CN102315349A (zh) | 发光器件及其制造方法 | |
| CN110176470A (zh) | 一种高压发光二极管及其制作方法 | |
| CN102214652A (zh) | 一种led封装结构及其制备方法 | |
| US8384110B2 (en) | Light emitting device | |
| US20130069092A1 (en) | Light-emitting diode and method manufacturing the same | |
| CN101329042B (zh) | 光源组件 | |
| CN102226995A (zh) | 一种led封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: 511458 Nansha District, Guangzhou, South Ring Road, No. 33, No. Patentee after: GUANGDONG APT ELECTRONICS LTD. Address before: 511458 software building, Nansha Information Technology Park, Nansha District, Guangdong, Guangzhou 101, China Patentee before: APT (Guangzhou) Electronics Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20110803 |
|
| CX01 | Expiry of patent term |