CN201266240Y - 一种高频段的多通道dds信号发生器 - Google Patents

Abstract

本实用新型公开了一种用于高频波段的多通道DDS信号发生器，它由上位机软件控制、LXI接口电路、控制模块、多通道DDS系统、加法器所组成。这种多通道DDS信号发生器输出为多路通道，其中每路通道为独立正弦波信号，其频率、相位和幅度可独立数控，另一通道为多路通道信号的加权叠加，加权值也可实时数控，其输出信号为含多种频率成分的多频信号。本实用新型频率分辨率高，输出频点多，频率切换速度快，能输出30MHz高频信号，使用全局时钟网络，实现多个通道之间的同步，使用LXI接口与上位机相连，实现信号发生器的远程网络控制。本实用新型可用于多频或频率捷变的高频雷达发射机信号源部分，实现不同频率信号的产生。

Description

一种高频段的多通道DDS信号发生器

技术领域

本实用新型涉及多频或频率捷变的高频雷达信号源技术领域，特别是涉及一种高频段的多通道DDS信号发生器。

背景技术

频率合成器是现代电子系统的重要组成部分，在通信、雷达、电子对抗、导航、遥感、仪器仪表等许多领域得到广泛的应用。直接数字式频率合成(DDS)技术是从相位概念出发，由不同的相位给出不同的电压幅度，即相位-幅度变换，最后滤波，平滑输出所需的频率，直接合成所需波形的一种频率合成技术。但有时候，我们希望信号源的输出频率捷变，频段范围尽量宽，并且能够实现多通道信号输出，这对于多通道系统(例如现代雷达系统)是很重要的，并且对于同步性能要求高的设备，必须满足同步各通道所需要的设计要求。对于传统的信号发生器，输出频率较低，并且通道单一，没有实现多频信号的合成，对于高频多通道系统，传统信号发生器显然是不可行的。

发明内容

本实用新型针对上述问题，提供一种高频段的多通道DDS信号发生器。这种多通道DDS信号发生器中有多个通道，每个通道的频率、相位和幅度都独立地控制，多个独立数控单频信号加权叠加，得到一路含多种频率成分的新的合成信号，它也可实时数控。同时，采用数字系统实现，可实现较高频段输出，除了具有多个独立的DDS通道之外，由于所有通道共享一个公共的系统时钟Fc(全局时钟)，它们具有固有的同步性，从而无需以前的同步多个器件的设计要求，可以很容易地实现多个通道的同步，这对于同步性能要求高的设备是很有帮助。

本实用新型提供的技术方案是：

一种高频段的多通道DDS信号发生器，它包括上位机软件控制、LXI接口电路、控制模块、多通道DDS系统、加法器所组成。所述上位机软件控制、LXI接口电路、控制模块依次双向电连接；所述控制模块的输出端连接各通道DDS系统输入端，各通道DDS系统的输出端即连接加法器的输入端又可以单独输出正弦波信号；所述加法器输出多频信号。

上述控制模块由双口RAM、12路控制字复用器和使能选择模块组成，其中使能选择模块输出端连接12路控制字复用器的输入端，12路控制字复用器与双口RAM双向电连接。

上述的多通道DDS系统由相位累加器、波形存储器、乘法器、D/A转换器、低通滤波器组成，它们依次电连接。

本实用新型工作原理是：由上位机软件系统完成多通道DDS信号发生器的控制字处理，然后将信号通过高速网络总线接入LXI接口电路，LXI接口电路将控制字以及命令字信号通过控制模块传送给多通道DDS信号发生器，在控制模块中可对各个通道进行使能选择，选择要输出信号的通道，然后将频率控制字，相位控制字，幅度控制字和命令字传递给所选择通道进行处理；在各个独立通道系统中，相位累加器完成相位累加输出相位码，然后传递给波形存储器进行相位和幅度的转换，波形存储器输出值与乘法器相乘，作用是可以对输出幅度值进行限幅控制，乘法器输出数字信号送入16位D/A芯片中进行数模转换，输出模拟信号再接入低通滤波器，低通滤波以后输出平滑正弦波信号；另一路信号为各个通道独立数控单频信号加权叠加所得，截取高16位给D/A芯片进行数模转换，输出值经过低通滤波得到含多种频率合成的多频信号。

上述的相位累加器，是用来实现线性数字信号的逐级累加，信号范围从0加到累加器的满偏值。相位累加器由N位加法器与N位寄存器级联构成，每来一个时钟脉冲，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加，当相位累加器累加到满量时，就会产生一次溢出，完成一个周期性的动作。

上述的波形存储器，主要完成信号的相位序列到幅度序列的转化。从理论上讲，波形存储器可以存储具有周期性的任意波形，在实际应用中，以正弦波最具有代表性，也应用最广。用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位-幅值转换，即可在给定的时间上确定输出的波形的抽样幅值。N位的波形存储器ROM相当于把0°：360°的正弦信号离散成具有2^N个样值的序列，若波形存储器ROM有D位数据位，则2^N个样值的幅值以D位二进制数值固化在ROM中，按照地址的不同可以输出相应相位的正弦信号的幅值。

上述的D/A转换器采用MAX5875专用芯片，MAX5875是先进的16位、200Msps、双路数模转换器(DAC)，该DAC能够满足无线基站及其它通信领域信号合成应用的要求，具有极高的动态性能。

上述的低通滤波器，对D/A输出的阶梯波进行频谱分析，除主频f_o外，还存在分布在f_c，2f_c…，两边±f_o处的非谐波分量，幅值包络为辛格函数，因此为了取出主频f_o，必须在D/A转换器的输出端接入截止频率为f_c/2的低通滤波器。

上述的多通道DDS信号发生器，信号发生器输出为多路通道，其中每路通道为独立正弦波信号，其频率、相位和幅度可独立数控，另一通道为多路通道信号的加权叠加，加权值也可实时数控，其输出信号为含多种频率成分的多频信号。

本实用新型的特点是：

1.本实用新型采用DDS技术，频率分辨率高，输出频点多，频率切换速度快，切换时相位连续，全数字化实现，输出30MHz高频信号，输出频段范围宽。

2.本实用新型使用多个通道，可以得到单频正弦波信号也可得到含多种频率成分的多频信号，非常适用于多通道系统，使用全局时钟网络易实现多个通道之间的同步。

3.本实用新型使用LXI接口与上位机相连，LXI模件提供一种高速网络接入方式，并配有10/100Base-T型以太网卡接口，所以可以实现信号发生器的远程网络控制。另外，多个该实用新型可以级联，基于网络的控制方式，可以使每个DDS系统的工作状态同步刷新。

附图说明

下面结合附图和实施例对本实用新型进一步说明。

图1是本实用新型的组成框图。

图2是独立DDS通道组成框图。

图3是相位累加器和波形存储器组成框图。

图4是LXI接口电路组成框图。

图5是控制模块组成框图。

图6是双口RAM结构示意图。

具体实施方式

下面结合附图及实施例，对本实用新型作进一步详细的描述。

参见图1，一种高频段的多通道DDS信号发生器，包括上位机软件控制、LXI接口电路、控制模块，、四个通道DDS系统、一个加法器所组成，其中上位机软件控制、LXI接口电路、控制模块依次双向电连接，控制模块的输出端连接四个独立通道DDS系统输入端，四个独立通道DDS系统的输出端即连接加法器的输入端又可以单独输出正弦波信号，而通过加法器可以输出含四种频率成分的多频信号。上位机软件系统对信号发生器进行软件编程，将频率控制字，相位控制字，幅度控制字和命令字通过高速LXI接口电路传递给信号发生器的控制模块；由于有四路独立数控DDS通道和一路合成多频信号通道，系统控制模块具有使能选择和控制字处理功能，控制模块将上位机提供的频率控制字，相位控制字，幅度控制字和命令字赋给所使能选择的通道，从而可得到4个不同频率的单频正弦信号以及含多种频率成分的多频信号。

参见图2，本实用新型中的独立DDS通道，包括相位累加器，波形存储器，乘法器，D/A转换器，低通滤波器。系统采用全局时钟Fc(系统时钟输入)，控制字输入给相位累加器，进行相位累加，相位累加值输入波形存储器，在波形存储器中进行相位幅度转换，输出幅度码，幅度码与乘法器相乘限幅，输出幅度值序列，幅度值信号输入D/A转换器进行数模转换，输出模拟信号，模拟信号经过低通滤波器平滑输出一定频率的正弦信号。D/A转换器采用MAX5875专用芯片。

参见图3，相位累加器由N位加法器与N位寄存器级联构成，每来一个时钟脉冲，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器采用全局时钟Fc，将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加，当相位累加器累加到满量时，就会产生一次溢出，完成一个周期性的动作；波形存储器主要完成相位幅度转换功能，输入为相位量化序列，输出为正弦幅度量化序列。

参见图4，本实用新型的LXI高速网络接口，由台湾联杰国际生产的以太网控制器DM9161、ATMEL公司ARM9系列芯片AT91RM9200以及IDT公司的高速双口RAM(读写存储器)芯片IDT7027L20PF所构成。其中AT91RM9200是LXI接口电路的控制核心。一方面它能够高速读写双口RAM中的数据；另一方面，它与以太网控制器DM9161之间的扩展十分容易，使得整个LXI接口电路稳定可靠。由于是网络接口，可以连接网线，从而可以实现信号发生器的远程控制。

参见图5，系统控制模块由双口RAM、12路控制字复用器和使能选择模块组成。双口RAM完成数据收发，将接收来的数据缓存，并将数据输出到12路频率、相位和幅度控制字复用器，通过使能选择模块，在复用器中选择所需DDS通道，然后将复用器中的数据输出到所选DDS通道的数据寄存器。数据寄存器中的数据传给DDS通道，就可产生所需频率的信号。

参见图6，FPGA(现场可编程门阵列)与LXI高速网络接口连接，为了进一步提高数据传输的稳定性和通用性，将双口RAM划分为两个缓冲区：发送和接收缓冲区。接收缓冲区用于暂时存放由上位机网络传输而来，并传向信号发生器的数据；发送缓冲区用于暂时存放由信号发生器传输而来，并要通过LXI接口电路以及网络传向上位机的数据。16位数据线以及10位地址线与FPGA连接，完成数据传输和地址控制，双口RAM两边端口都可读写。

本实用新型的主要参数指标：FPGA系统时钟Fc＝100MHz，设计最大频率输出为30MHz，相位累加器位数N＝32位，频率控制字位数K＝32位，相位控制字位数L＝12位，波形存储器的地址位数M＝10位(采用1/4ROM表压缩技术，等效存储4096个采样点)，数据长度D＝16位，幅度控制字位数A＝8位，频率分辨率：Fc/2^N＝0.02328Hz(最小输出频率，频率控制字1)。无杂散动态范围(SFDR)约72dBc。

Claims (3)

1、一种高频段的多通道DDS信号发生器，其特征在于：它包括上位机软件控制、LXI接口电路、控制模块、多通道DDS系统、加法器所组成，所述上位机软件控制、LXI接口电路、控制模块依次双向电连接；所述控制模块的输出端连接各通道DDS系统输入端，各通道DDS系统的输出端即连接加法器的输入端又可以单独输出正弦波信号；所述加法器输出多频信号。

2、根据权利要求1所述的一种高频段的多通道DDS信号发生器，其特征在于：所述控制模块由双口RAM、12路控制字复用器和使能选择模块组成，其中使能选择模块输出端连接12路控制字复用器的输入端，12路控制字复用器与双口RAM双向电连接。

3、根据权利要求1所述的一种高频段的多通道DDS信号发生器，其特征在于：所述的多通道DDS系统由相位累加器、波形存储器、乘法器、D/A转换器、低通滤波器组成，它们依次电连接。

Images