CN209946604U - 一种阵列基板、显示面板及显示装置 - Google Patents
一种阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN209946604U CN209946604U CN201920881708.0U CN201920881708U CN209946604U CN 209946604 U CN209946604 U CN 209946604U CN 201920881708 U CN201920881708 U CN 201920881708U CN 209946604 U CN209946604 U CN 209946604U
- Authority
- CN
- China
- Prior art keywords
- virtual
- dummy
- electrode
- display area
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 239000010409 thin film Substances 0.000 claims description 47
- 238000002161 passivation Methods 0.000 claims description 28
- 238000007667 floating Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 230000005611 electricity Effects 0.000 abstract description 28
- 230000000694 effects Effects 0.000 abstract description 12
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 21
- 230000003068 static effect Effects 0.000 description 21
- 230000008569 process Effects 0.000 description 17
- 238000005530 etching Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型公开了一种阵列基板、显示面板及显示装置，该阵列基板通过将非显示区域内围绕显示区域四周设置的至少部分虚拟像素单元中的虚拟像素电极与虚拟公共电极结构电连接，虚拟公共电极结构的电压一般为0V，由于至少部分虚拟像素电极与公共电极结构电连接，因此至少部分虚拟像素电极可以始终具有与公共电极结构相同的0V电压，从而设置在显示区域四周的至少部分虚拟像素单元所在区域不会形成液晶电场，因此非显示区域接近显示区边缘的至少部分区域不会发生漏光的现象，从而提高显示效果。
Description
技术领域
本实用新型涉及柔性显示技术领域，特别涉及一种阵列基板、显示面板及显示装置。
背景技术
在平板显示设备中，薄膜晶体管液晶显示(Thin Film Transistor LiquidCrystal Display，TFT-LCD)面板具有体积小、辐射小和制造成本相对较低等特点，在手机、电脑、电视机等电子产品中得到了广泛的应用。为了保证位于显示区边缘的显示像素的刻蚀均匀性，通常在阵列基板的显示区边缘设置几行或者几列虚拟像素区，使显示区边缘具有虚拟薄膜晶体管和虚拟像素电极。由于虚拟像素电极不与虚拟薄膜晶体管电连接，且虚拟薄膜晶体管的源漏极有时也不与有源区形成电连接，可能造成两个问题：(1)虚拟像素电极由于工艺过程的静电积累，可能产生大于0V的电压，从而在虚拟像素区形成液晶电场，导致显示区边缘漏光的现象；(2)由于虚拟像素电极和虚拟薄膜晶体管都不形成有效的电连接，在液晶摩擦取向过程中产生的静电容易积累在显示区的数据线上，该静电通过显示区的薄膜晶体管传递到像素电极上，造成显示区像素电极的静电损伤，影响显示效果。
实用新型内容
本实用新型实施例提供一种阵列基板、显示面板及显示装置，用以解决上述现有技术中存在的问题。
因此，本实用新型实施例提供了一种阵列基板，具有显示区域和包围所述显示区域的非显示区域；
所述显示区域包括多条栅线和多条数据线，以及由所述栅线和所述数据线交叉限定出的多个像素单元，各所述像素单元包括薄膜晶体管以及与所述薄膜晶体管的漏极电连接的像素电极；
所述非显示区域包括围绕所述显示区域四周设置的多个虚拟像素单元，各所述虚拟像素单元包括虚拟薄膜晶体管以及与所述虚拟薄膜晶体管的漏极浮接的虚拟像素电极；
所述非显示区域还包括虚拟公共电极结构，至少部分所述虚拟像素单元中的虚拟像素电极与所述虚拟公共电极结构电连接。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，全部所述虚拟像素单元中的虚拟像素电极均与所述虚拟公共电极结构电连接。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，所述虚拟公共电极结构包括虚拟公共电极和虚拟公共电极线；
所述虚拟像素电极与所述虚拟公共电极电连接，或所述虚拟像素电极与所述虚拟公共电极线电连接。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，所述虚拟公共电极线与所述显示区域的公共电极线同层设置；
所述虚拟公共电极由所述显示区域的公共电极延伸形成，或所述虚拟公共电极与所述显示区域的公共电极同层设置。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，还包括栅极绝缘层和钝化层，所述虚拟像素电极位于所述钝化层之上；
所述虚拟公共电极和所述虚拟公共电极线均与所述栅线同层设置；
所述虚拟像素电极通过依次贯穿所述钝化层和所述栅极绝缘层的过孔与所述虚拟公共电极电连接，或所述虚拟像素电极通过依次贯穿所述钝化层和所述栅极绝缘层的过孔与所述虚拟公共电极线电连接。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，还包括位于所述栅极绝缘层和所述钝化层之间的刻蚀阻挡层，所述虚拟像素电极通过依次贯穿所述钝化层、所述刻蚀阻挡层和所述栅极绝缘层的过孔与所述虚拟公共电极电连接，或所述虚拟像素电极通过依次贯穿所述钝化层、所述刻蚀阻挡层和所述栅极绝缘层的过孔与所述虚拟公共电极线电连接。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，所述虚拟像素单元包括第一虚拟像素单元和第二虚拟像素单元；位于所述栅线延伸方向的两个端部的虚拟像素单元为所述第一虚拟像素单元，位于所述数据线延伸方向的两个端部的虚拟像素单元为所述第二虚拟像素单元；至少部分所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极与所述虚拟像素电极具有交叠区域。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，全部所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极均与所述虚拟像素电极具有交叠区域。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极的面积小于所述虚拟像素电极的面积。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，所述虚拟像素电极的面积与所述像素电极的面积相同。
本实用新型实施例提供了一种阵列基板，具有显示区域和包围所述显示区域的非显示区域；
所述显示区域包括多条栅线和多条数据线，以及由所述栅线和所述数据线交叉限定出的多个像素单元，各所述像素单元包括薄膜晶体管以及与所述薄膜晶体管的漏极电连接的像素电极；
所述非显示区域包括围绕所述显示区域四周设置的多个虚拟像素单元，各所述虚拟像素单元包括虚拟薄膜晶体管以及与所述虚拟薄膜晶体管的漏极浮接的虚拟像素电极；
所述虚拟像素单元包括第一虚拟像素单元和第二虚拟像素单元；位于所述栅线延伸方向的两个端部的虚拟像素单元为所述第一虚拟像素单元，位于所述数据线延伸方向的两个端部的虚拟像素单元为所述第二虚拟像素单元；至少部分所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极与所述虚拟像素电极具有交叠区域。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，全部所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极均与所述虚拟像素电极具有交叠区域。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极的面积小于所述虚拟像素电极的面积。
可选地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，所述虚拟像素电极的面积与所述像素电极的面积相同。
相应地，本实用新型实施例还提供了一种显示面板，包括本实用新型实施例提供的上述任一项所述的阵列基板。
相应地，本实用新型实施例还提供了一种显示装置，包括本实用新型实施例提供的上述显示面板。
本实用新型实施例的有益效果：
本实用新型实施例提供的阵列基板、显示面板及显示装置，该阵列基板通过将非显示区域内围绕显示区域四周设置的至少部分虚拟像素单元中的虚拟像素电极与虚拟公共电极结构电连接，虚拟公共电极结构的电压一般为0V，由于至少部分虚拟像素电极与公共电极结构电连接，因此至少部分虚拟像素电极可以始终具有与公共电极结构相同的0V电压，从而设置在显示区域四周的至少部分虚拟像素单元所在区域不会形成液晶电场，因此非显示区域接近显示区边缘的至少部分区域不会发生漏光的现象，从而提高显示效果。
附图说明
图1为本实用新型实施例提供的阵列基板的剖面结构示意图之一；
图2为本实用新型实施例提供的阵列基板的剖面结构示意图之二；
图3为图2所示的阵列基板的俯视结构示意图；
图4为本实用新型实施例提供的阵列基板的剖面结构示意图之三；
图5为图4所示的阵列基板的俯视结构示意图；
图6A-图6E为本实用新型实施例提供的阵列基板的制备方法在执行各步骤后的剖面结构示意图。
具体实施方式
为了使本实用新型的目的，技术方案和优点更加清楚，下面结合附图，对本实用新型实施例提供的阵列基板、显示面板及显示装置的具体实施方式进行详细地说明。
附图中各层薄膜厚度和形状不反映阵列基板的真实比例，目的只是示意说明本实用新型内容。
本实用新型实施例提供了一种阵列基板，如图1至图3所示，图1和图2为阵列基板的部分膜层的剖面结构示意图，图3为图2所示的阵列基板的部分膜层的俯视结构示意图，该阵列基板具有显示区域A和包围显示区域A的非显示区域B；可以理解的是，图1和图2中仅是为了说明本实用新型实施例而示意出的显示区域A和非显示区域B的部分膜层结构；
显示区域A包括位于衬底基板1上的多条栅线G和多条数据线D，以及由栅线G和数据线D交叉限定出的多个像素单元，各像素单元包括薄膜晶体管2以及与薄膜晶体管2的漏极21电连接的像素电极3；
非显示区域B包括围绕显示区域A四周设置的多个虚拟像素单元，各虚拟像素单元包括虚拟薄膜晶体管4以及与虚拟薄膜晶体管4的漏极41浮接的虚拟像素电极5；
非显示区域B还包括虚拟公共电极结构6，至少部分虚拟像素单元中的虚拟像素电极5与虚拟公共电极结构6电连接。
本实用新型实施例提供的上述阵列基板，通过将非显示区域内围绕显示区域四周设置的至少部分虚拟像素单元中的虚拟像素电极与虚拟公共电极结构电连接，虚拟公共电极结构的电压一般为0V，由于至少部分虚拟像素电极与公共电极结构电连接，因此至少部分虚拟像素电极可以始终具有与公共电极结构相同的0V电压，从而设置在显示区域四周的至少部分虚拟像素单元所在区域不会形成液晶电场，因此非显示区域接近显示区边缘的至少部分区域不会发生漏光的现象，从而提高显示效果。
在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图1至图3所示，各像素单元的薄膜晶体管2具体包括：位于衬底基板1上的栅极22、有源层23、源极24和漏极21，源极24通过过孔G1与有源层23电连接，漏极21通过过孔G2与有源层23电连接，漏极21通过过孔H2与像素电极3电连接；各虚拟像素单元的薄膜晶体管4具体包括：位于衬底基板1上的栅极42、有源层43、源极44和漏极41，源极44通过过孔L1与有源层43电连接，漏极41通过过孔L2与有源层43电连接，漏极41与虚拟像素电极5浮接。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图3所示，在非显示区域B靠近显示区域A的四周设置的全部虚拟像素单元中的虚拟像素电极5均与虚拟公共电极结构6电连接。这样全部虚拟像素单元中的虚拟像素电极可以始终具有与公共电极结构相同的0V电压，从而设置在显示区域四周的全部虚拟像素单元所在区域均不会形成液晶电场，因此非显示区域接近显示区边缘的全部区域均不会发生漏光的现象，从而进一步提高显示效果。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图1至图3所示，虚拟公共电极结构6包括虚拟公共电极和虚拟公共电极线61，图1和图2仅示意出虚拟公共电极线61和公共电极线01；
虚拟像素电极5与虚拟公共电极电连接，或虚拟像素电极5与虚拟公共电极线61电连接。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图1至图3所示，虚拟公共电极线61与显示区域的公共电极线01同层设置；这样，只需要在形成显示区域的公共电极线01时改变原有的构图图形，即可通过一次构图工艺形成虚拟公共电极线61与显示区域的公共电极线01的图形，不用增加单独制备虚拟公共电极线61的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率；
虚拟公共电极可以由显示区域的公共电极延伸形成；或虚拟公共电极也可以与显示区域的公共电极同层设置，即虚拟公共电极与显示区域的公共电极独立设置。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图1、图2和图4所示，还包括栅极绝缘层7和钝化层9，虚拟像素电极5位于钝化层9之上；
虚拟公共电极和虚拟公共电极线61均与栅线G同层设置；
虚拟像素电极5通过依次贯穿钝化层9和栅极绝缘层7的过孔与虚拟公共电极电连接，或虚拟像素电极通过依次贯穿钝化层9和栅极绝缘层7的过孔与虚拟公共电极线61电连接。
进一步地，在具体实施时，为了防止在进行源极和漏极的刻蚀过程中刻蚀到有源层而破坏有源层的性能，在本实用新型实施例提供的上述阵列基板中，如图1、图2和图4所示，还包括位于栅极绝缘层7和钝化层9之间的刻蚀阻挡层8，虚拟像素电极5通过依次贯穿钝化层9、刻蚀阻挡层8和栅极绝缘层7的过孔与虚拟公共电极电连接，或虚拟像素电极5通过依次贯穿钝化层9、刻蚀阻挡层8和栅极绝缘层7的过孔H1与虚拟公共电极线61电连接。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图1至图3所示，像素电极3通过贯穿钝化层9的过孔H2与薄膜晶体管2的漏极21电连接。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图3所示，虚拟像素单元包括第一虚拟像素单元P1和第二虚拟像素单元P2；位于栅线G延伸方向的两个端部的虚拟像素单元为第一虚拟像素单元P1，位于数据线D延伸方向的两个端部的虚拟像素单元为第二虚拟像素单元P2；至少部分第二虚拟像素单元P2中的虚拟薄膜晶体管4的漏极41与虚拟像素电极5具有交叠区域，如图2所示。通过将位于数据线D延伸方向的两个端部的至少部分第二虚拟像素单元P2中的虚拟薄膜晶体管的4漏极41设置成与虚拟像素电极5具有交叠区域，由于虚拟薄膜晶体管4的漏极41与虚拟像素电极5浮接，这样该交叠区域即形成虚拟电容，该漏极41与虚拟像素电极5分别为形成的虚拟电容的两个极板。当显示区域A的数据线D上积累静电时，该静电可以通过至少部分虚拟薄膜晶体管4的有源层43释放至虚拟电容上，而不会使该静电耦合到显示区域A内，从而减少显示区域A内至少部分像素电极3发生静电损伤的几率。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图2和图3所示，全部第二虚拟像素单元P2中的虚拟薄膜晶体管4的漏极41均与虚拟像素电极5具有交叠区域。通过将位于数据线D延伸方向的两个端部的全部第二虚拟像素单元P2中的虚拟薄膜晶体管的4漏极41均设置成与虚拟像素电极5具有交叠区域，形成虚拟电容。当显示区域A的各数据线D上积累静电时，该静电可以通过对应的虚拟薄膜晶体管4的有源层43全部释放至对应的虚拟电容上，而不会使该静电耦合到显示区域A内，从而使显示区域A内的全部像素电极3均减少发生静电损伤的几率。
进一步地，如图2和图3所示，通过将数据线D延伸方向的两个端部的全部第二虚拟像素单元P2中的虚拟薄膜晶体管的4漏极41均设置成与虚拟像素电极5具有交叠区域，形成虚拟电容，该虚拟电容的一端即虚拟像素电极5电连接公共电极，另一端即漏极41通过虚拟薄膜晶体管4电连接数据线D，使得虚拟电容两端间的电压不会产生突变，因此该虚拟电容还可以起到稳压器的作用。另外由于静电是一种宽频信号，电容本身就有抑制静电的效果，尤其是大容量电容等同于静电防护作用，因此本实用新型实施例中形成的虚拟电容是为静电提供的一条更好的释放路径。因此本实用新型实施例提供的图2和图3所示的阵列基板既可以实现在非显示区域B接近显示区域A边缘的全部区域均不会发生漏光的现象，又可以实现将各数据线D上积累的静电通过对应的虚拟薄膜晶体管4的有源层43全部释放至对应的虚拟电容上，而不会使该静电耦合到显示区域A内，从而使显示区域A内的全部像素电极3均减少发生静电损伤的几率的问题。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图2和图3所示，第二虚拟像素单元P2中的虚拟薄膜晶体管4的漏极41的面积小于虚拟像素电极5的面积。具体地，虚拟薄膜晶体管4的漏极41向虚拟像素电极5方向延伸形成，由于虚拟像素电极5有需要通过过孔与虚拟公共电极线61电连接的部分，因此该漏极41的面积小于虚拟像素电极5的面积，由于电容量越大，静电防护效果越好，因此在制作漏极41时，可以使漏极41的面积接近虚拟像素电极5的面积，尽可能具有较大交叠区域的虚拟电容，达到更好的静电防护的效果。
进一步地，在具体实施时，为了统一制作工艺，方便制作，在本实用新型实施例提供的上述阵列基板中，如图1至图3所示，虚拟像素电极5的面积可以与像素电极3的面积相同。当然，在具体实施时，虚拟像素电极5的面积也可以与像素电极3的面积不相同。
本实用新型实施例提供了另一种阵列基板，如图4和图5所示，图5为图4所示的阵列基板的部分膜层的俯视结构示意图，该阵列基板具有显示区域A和包围显示区域A的非显示区域B；可以理解的是，图4和图5中仅是为了说明本实用新型实施例而示意出的显示区域A和非显示区域B的部分膜层结构；
显示区域A包括位于衬底基板1上的多条栅线G和多条数据线D，以及由栅线G和数据线D交叉限定出的多个像素单元，各像素单元包括薄膜晶体管2以及与薄膜晶体管2的漏极21电连接的像素电极3；
非显示区域B包括围绕显示区域A四周设置的多个虚拟像素单元，各虚拟像素单元包括虚拟薄膜晶体管4以及与虚拟薄膜晶体管4的漏极41浮接的虚拟像素电极5；
虚拟像素单元包括第一虚拟像素单元P1和第二虚拟像素单元P2；位于栅线D延伸方向的两个端部的虚拟像素单元为第一虚拟像素单元P1，位于数据线D延伸方向的两个端部的虚拟像素单元为第二虚拟像素单元P2；至少部分第二虚拟像素单元P2中的虚拟薄膜晶体管4的漏极41与虚拟像素电极5具有交叠区域。
本实用新型实施例提供的上述阵列基板，通过将位于数据线延伸方向的两个端部的至少部分第二虚拟像素单元中的虚拟薄膜晶体管的漏极设置成与虚拟像素电极具有交叠区域，由于虚拟薄膜晶体管的漏极与虚拟像素电极浮接，这样该交叠区域即形成虚拟电容，该漏极与虚拟像素电极分别为形成的虚拟电容的两个极板。当显示区域的数据线上积累静电时，该静电可以通过至少部分虚拟薄膜晶体管的有源层释放至虚拟电容上，而不会使该静电耦合到显示区域内，从而减少显示区域内至少部分像素电极发生静电损伤的几率。
在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图4和图5所示，各像素单元的薄膜晶体管2具体包括：位于衬底基板1上的栅极22、有源层23、源极24和漏极21，源极24通过过孔G1与有源层23电连接，漏极21通过过孔G2与有源层23电连接，漏极21通过过孔H2与像素电极3电连接；各虚拟像素单元的薄膜晶体管4具体包括：位于衬底基板1上的栅极42、有源层43、源极44和漏极41，源极44通过过孔L1与有源层43电连接，漏极41通过过孔L2与有源层43电连接，漏极41与虚拟像素电极5浮接。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图4和图5所示，还包括栅极绝缘层7、刻蚀阻挡层8和钝化层9，像素电极3和虚拟像素电极5同层设置且位于钝化层9之上，像素电极3通过贯穿钝化层9的过孔H2与薄膜晶体管2的漏极21电连接。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图4和图5所示，全部第二虚拟像素单元P2中的虚拟薄膜晶体管4的漏极41均与虚拟像素电极5具有交叠区域。通过将位于数据线D延伸方向的两个端部的全部第二虚拟像素单元P2中的虚拟薄膜晶体管的4漏极41均设置成与虚拟像素电极5具有交叠区域，形成虚拟电容。当显示区域A的各数据线D上积累静电时，该静电可以通过对应的虚拟薄膜晶体管4的有源层43全部释放至对应的虚拟电容上，而不会使该静电耦合到显示区域A内，从而使显示区域A内的全部像素电极3均减少发生静电损伤的几率。
进一步地，在具体实施时，在本实用新型实施例提供的上述阵列基板中，如图4和图5所示，第二虚拟像素单元P2中的虚拟薄膜晶体管4的漏极41的面积小于虚拟像素电极5的面积。具体地，虚拟薄膜晶体管4的漏极41向虚拟像素电极5方向延伸形成，由于虚拟像素电极5有需要通过过孔与虚拟公共电极线61电连接的部分，因此该漏极41的面积小于虚拟像素电极5的面积，由于电容量越大，静电防护效果越好，因此在制作漏极41时，可以使漏极41的面积接近虚拟像素电极5的面积，尽可能具有较大交叠区域的虚拟电容，达到更好的静电防护的效果。
进一步地，在具体实施时，为了统一制作工艺，方便制作，在本实用新型实施例提供的上述阵列基板中，如图5所示，虚拟像素电极5的面积可以与像素电极3的面积相同。当然，在具体实施时，虚拟像素电极5的面积也可以与像素电极3的面积不相同。
需要说明的是，本实用新型提供的图3和图5实施例是以在非显示区域靠近显示区域四周的边缘处仅设置一行和一列虚拟像素单元为例，在具体实施时，也可以在非显示区域靠近显示区域四周的边缘处设置多行和多列虚拟像素单元。在设置多行和多列虚拟像素单元时，所有虚拟像素单元中的虚拟像素电极均与公共电极或公共电极线电连接，将位于数据线延伸方向的两个端部的全部第二虚拟像素单元中的虚拟薄膜晶体管的漏极均设置成与虚拟像素电极具有交叠区域，形成虚拟电容。
下面通过具体实施例对本实用新型提供的图2所示的阵列基板的制备方法进行说明。
(1)在衬底基板1上通过一次构图工艺形成薄膜晶体管2的栅极22、虚拟薄膜晶体管4的栅极42、公共电极线01和虚拟公共电极线61，如图6A所示；
(2)在步骤(1)的基础上形成栅极绝缘层7，在栅极绝缘层7上形成薄膜晶体管2的有源层23和虚拟薄膜晶体管4的有源层43，如图6B所示；
(3)在步骤(2)的基础上形成刻蚀阻挡层8，并通过构图工艺在刻蚀阻挡层8与即将形成的源漏极对应的区域形成过孔L1、L2、G1和G2，如图6C所示；
(4)在步骤(3)的基础上形成薄膜晶体管2的源极24和漏极21，虚拟薄膜晶体管4的源极44和漏极41，以及数据线D，如图6D所示；
(5)在步骤(4)的基础上形成钝化层9，并通过构图工艺形成依次贯穿钝化层9、刻蚀阻挡层8和栅极绝缘层7的过孔H1，以及通过构图工艺形成贯穿钝化层9的过孔H2，如图6E所示；
(6)在步骤(5)的基础上形成像素电极3和虚拟像素电极5，像素电极3通过过孔H2与薄膜晶体管2的漏极21电连接，虚拟像素电极5通过过孔H1与虚拟公共电极线61电连接，如图2所示。
通过上述步骤(1)-步骤(6)即可制备出本实用新型实施例提供的图2所示的阵列基板。
具体实施时，本实用新型实施例提供的图1和图4所示的阵列基板的制备方法可以参见上述图2所示的阵列基板的制备方法，在此不做详述。
需要说明的是，在本实用新型实施例提供的上述阵列基板的制备方法中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本实用新型中所形成的结构选择相应的构图工艺。
基于同一实用新型构思，本实用新型实施例还提供了一种显示面板，包括本实用新型实施例提供的上述任一种阵列基板。该显示面板解决问题的原理与前述阵列基板相似，因此该显示面板的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
具体地，本实用新型实施例提供的上述显示面板为液晶显示(Liquid CrystalDisplay，LCD)面板。在具体实施时，对于显示面板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本实用新型的限制。
基于同一实用新型构思，本实用新型实施例还提供了一种显示装置，包括本实用新型实施例提供的上述显示面板。该显示装置可以为：显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置解决问题的原理与前述阵列基板相似，因此该显示装置的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
本实用新型实施例提供的阵列基板、显示面板及显示装置，该阵列基板通过将非显示区域内围绕显示区域四周设置的至少部分虚拟像素单元中的虚拟像素电极与虚拟公共电极结构电连接，虚拟公共电极结构的电压一般为0V，由于至少部分虚拟像素电极与公共电极结构电连接，因此至少部分虚拟像素电极可以始终具有与公共电极结构相同的0V电压，从而设置在显示区域四周的至少部分虚拟像素单元所在区域不会形成液晶电场，因此非显示区域接近显示区边缘的至少部分区域不会发生漏光的现象，从而提高显示效果。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
Claims (16)
1.一种阵列基板，其特征在于，具有显示区域和包围所述显示区域的非显示区域；
所述显示区域包括多条栅线和多条数据线，以及由所述栅线和所述数据线交叉限定出的多个像素单元，各所述像素单元包括薄膜晶体管以及与所述薄膜晶体管的漏极电连接的像素电极；
所述非显示区域包括围绕所述显示区域四周设置的多个虚拟像素单元，各所述虚拟像素单元包括虚拟薄膜晶体管以及与所述虚拟薄膜晶体管的漏极浮接的虚拟像素电极；
所述非显示区域还包括虚拟公共电极结构，至少部分所述虚拟像素单元中的虚拟像素电极与所述虚拟公共电极结构电连接。
2.如权利要求1所述的阵列基板，其特征在于，全部所述虚拟像素单元中的虚拟像素电极均与所述虚拟公共电极结构电连接。
3.如权利要求1所述的阵列基板，其特征在于，所述虚拟公共电极结构包括虚拟公共电极和虚拟公共电极线；
所述虚拟像素电极与所述虚拟公共电极电连接，或所述虚拟像素电极与所述虚拟公共电极线电连接。
4.如权利要求3所述的阵列基板，其特征在于，所述虚拟公共电极线与所述显示区域的公共电极线同层设置；
所述虚拟公共电极由所述显示区域的公共电极延伸形成，或所述虚拟公共电极与所述显示区域的公共电极同层设置。
5.如权利要求4所述的阵列基板，其特征在于，还包括栅极绝缘层和钝化层，所述虚拟像素电极位于所述钝化层之上；
所述虚拟公共电极和所述虚拟公共电极线均与所述栅线同层设置；
所述虚拟像素电极通过依次贯穿所述钝化层和所述栅极绝缘层的过孔与所述虚拟公共电极电连接，或所述虚拟像素电极通过依次贯穿所述钝化层和所述栅极绝缘层的过孔与所述虚拟公共电极线电连接。
6.如权利要求5所述的阵列基板，其特征在于，还包括位于所述栅极绝缘层和所述钝化层之间的刻蚀阻挡层，所述虚拟像素电极通过依次贯穿所述钝化层、所述刻蚀阻挡层和所述栅极绝缘层的过孔与所述虚拟公共电极电连接，或所述虚拟像素电极通过依次贯穿所述钝化层、所述刻蚀阻挡层和所述栅极绝缘层的过孔与所述虚拟公共电极线电连接。
7.如权利要求1-6任一项所述的阵列基板，其特征在于，所述虚拟像素单元包括第一虚拟像素单元和第二虚拟像素单元；位于所述栅线延伸方向的两个端部的虚拟像素单元为所述第一虚拟像素单元，位于所述数据线延伸方向的两个端部的虚拟像素单元为所述第二虚拟像素单元；至少部分所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极与所述虚拟像素电极具有交叠区域。
8.如权利要求7所述的阵列基板，其特征在于，全部所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极均与所述虚拟像素电极具有交叠区域。
9.如权利要求8所述的阵列基板，其特征在于，所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极的面积小于所述虚拟像素电极的面积。
10.如权利要求1所述的阵列基板，其特征在于，所述虚拟像素电极的面积与所述像素电极的面积相同。
11.一种阵列基板，其特征在于，具有显示区域和包围所述显示区域的非显示区域；
所述显示区域包括多条栅线和多条数据线，以及由所述栅线和所述数据线交叉限定出的多个像素单元，各所述像素单元包括薄膜晶体管以及与所述薄膜晶体管的漏极电连接的像素电极；
所述非显示区域包括围绕所述显示区域四周设置的多个虚拟像素单元，各所述虚拟像素单元包括虚拟薄膜晶体管以及与所述虚拟薄膜晶体管的漏极浮接的虚拟像素电极；
所述虚拟像素单元包括第一虚拟像素单元和第二虚拟像素单元；位于所述栅线延伸方向的两个端部的虚拟像素单元为所述第一虚拟像素单元，位于所述数据线延伸方向的两个端部的虚拟像素单元为所述第二虚拟像素单元；至少部分所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极与所述虚拟像素电极具有交叠区域。
12.如权利要求11所述的阵列基板，其特征在于，全部所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极均与所述虚拟像素电极具有交叠区域。
13.如权利要求12所述的阵列基板，其特征在于，所述第二虚拟像素单元中的虚拟薄膜晶体管的漏极的面积小于所述虚拟像素电极的面积。
14.如权利要求11所述的阵列基板，其特征在于，所述虚拟像素电极的面积与所述像素电极的面积相同。
15.一种显示面板，其特征在于，包括如权利要求1-14任一项所述的阵列基板。
16.一种显示装置，其特征在于，包括如权利要求15所述的显示面板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920881708.0U CN209946604U (zh) | 2019-06-12 | 2019-06-12 | 一种阵列基板、显示面板及显示装置 |
| PCT/CN2020/084792 WO2020248701A1 (zh) | 2019-06-12 | 2020-04-14 | 阵列基板、显示面板及显示装置 |
| US16/982,347 US11940700B2 (en) | 2019-06-12 | 2020-04-14 | Array substrate, display panel and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920881708.0U CN209946604U (zh) | 2019-06-12 | 2019-06-12 | 一种阵列基板、显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209946604U true CN209946604U (zh) | 2020-01-14 |
Family
ID=69135664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920881708.0U Active CN209946604U (zh) | 2019-06-12 | 2019-06-12 | 一种阵列基板、显示面板及显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11940700B2 (zh) |
| CN (1) | CN209946604U (zh) |
| WO (1) | WO2020248701A1 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111752022A (zh) * | 2020-07-14 | 2020-10-09 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
| WO2020248701A1 (zh) * | 2019-06-12 | 2020-12-17 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| WO2021223080A1 (zh) * | 2020-05-06 | 2021-11-11 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| WO2022160392A1 (zh) * | 2021-01-28 | 2022-08-04 | Tcl华星光电技术有限公司 | 一种阵列基板及显示面板 |
| WO2022172428A1 (ja) * | 2021-02-15 | 2022-08-18 | シャープ株式会社 | 表示装置 |
| WO2023160410A1 (zh) * | 2022-02-28 | 2023-08-31 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、液晶面板 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7541880B2 (ja) * | 2020-09-14 | 2024-08-29 | キヤノン株式会社 | 有機発光装置、表示装置、光電変換装置、電子機器、照明装置、および移動体 |
| WO2023097485A1 (zh) * | 2021-11-30 | 2023-06-08 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板和显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4813857B2 (ja) * | 2005-09-20 | 2011-11-09 | 株式会社 日立ディスプレイズ | 共通電極印加電圧調整機能付き表示装置及びその調整方法 |
| US7466371B2 (en) | 2005-09-30 | 2008-12-16 | Epson Imaging Devices Corporation | Liquid crystal display device |
| KR100912187B1 (ko) * | 2006-06-30 | 2009-08-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조 방법 |
| JP6004560B2 (ja) | 2011-10-06 | 2016-10-12 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN106356381B (zh) * | 2016-11-18 | 2019-06-14 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN107577099B (zh) * | 2017-09-28 | 2020-11-06 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
| CN107942564B (zh) * | 2017-11-30 | 2020-11-10 | 厦门天马微电子有限公司 | 显示面板及其显示装置 |
| CN108803173B (zh) | 2018-07-02 | 2021-08-10 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN209946604U (zh) * | 2019-06-12 | 2020-01-14 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
-
2019
- 2019-06-12 CN CN201920881708.0U patent/CN209946604U/zh active Active
-
2020
- 2020-04-14 WO PCT/CN2020/084792 patent/WO2020248701A1/zh active Application Filing
- 2020-04-14 US US16/982,347 patent/US11940700B2/en active Active
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020248701A1 (zh) * | 2019-06-12 | 2020-12-17 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| US11940700B2 (en) | 2019-06-12 | 2024-03-26 | Boe Technology Group Co., Ltd. | Array substrate, display panel and display device |
| WO2021223080A1 (zh) * | 2020-05-06 | 2021-11-11 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN113939912A (zh) * | 2020-05-06 | 2022-01-14 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN113939912B (zh) * | 2020-05-06 | 2023-02-17 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| US11751464B2 (en) | 2020-05-06 | 2023-09-05 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
| CN111752022A (zh) * | 2020-07-14 | 2020-10-09 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
| CN111752022B (zh) * | 2020-07-14 | 2022-06-07 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
| WO2022160392A1 (zh) * | 2021-01-28 | 2022-08-04 | Tcl华星光电技术有限公司 | 一种阵列基板及显示面板 |
| WO2022172428A1 (ja) * | 2021-02-15 | 2022-08-18 | シャープ株式会社 | 表示装置 |
| WO2023160410A1 (zh) * | 2022-02-28 | 2023-08-31 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、液晶面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11940700B2 (en) | 2024-03-26 |
| WO2020248701A1 (zh) | 2020-12-17 |
| US20220326558A1 (en) | 2022-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209946604U (zh) | 一种阵列基板、显示面板及显示装置 | |
| US9678400B2 (en) | Array substrate for liquid crystal display and manufacturing method thereof | |
| US10573595B2 (en) | Array substrate, fabricating method thereof, and display device | |
| CN106024809B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| CN106932990B (zh) | 显示面板、显示装置及显示面板的制作方法 | |
| CN107275288B (zh) | Tft基板的制作方法及tft基板 | |
| US9653492B2 (en) | Array substrate, manufacturing method of array substrate and display device | |
| JP2007334003A (ja) | 液晶表示装置及びその製造方法 | |
| US9960196B2 (en) | Array substrate, display panel, display device and mask plate | |
| WO2017219702A1 (zh) | 一种显示基板、其制作方法及显示装置 | |
| CN105093763A (zh) | 一种阵列基板、其制作方法、液晶显示面板及显示装置 | |
| CN102645804A (zh) | 一种阵列基板及制造方法和显示装置 | |
| US9798192B2 (en) | Display substrate and manufacturing method thereof, display panel and display device | |
| CN109031827A (zh) | 静电释放单元、阵列基板及液晶显示面板 | |
| US8077275B2 (en) | Display substrate and a method of manufacturing the same | |
| KR20130015735A (ko) | 액정표시장치 | |
| KR102011315B1 (ko) | 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스 | |
| US20160322388A1 (en) | Array substrate, its manufacturing method and display device | |
| US10126610B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US9885928B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| KR102059321B1 (ko) | 액정 디스플레이 장치와 이의 제조방법 | |
| CN104849930A (zh) | 阵列基板及其制作方法以及显示装置 | |
| CN105633097B (zh) | 一种阵列基板、显示面板和显示装置 | |
| KR101677282B1 (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
| KR102048419B1 (ko) | 액정 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |