Nothing Special   »   [go: up one dir, main page]

CN113939912B - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN113939912B
CN113939912B CN202080000679.8A CN202080000679A CN113939912B CN 113939912 B CN113939912 B CN 113939912B CN 202080000679 A CN202080000679 A CN 202080000679A CN 113939912 B CN113939912 B CN 113939912B
Authority
CN
China
Prior art keywords
dummy
sub
circuits
test
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000679.8A
Other languages
English (en)
Other versions
CN113939912A (zh
Inventor
姜晓峰
韩林宏
杨慧娟
张猛
代洁
张鑫
李慧君
王予
杨路路
白露
王思雨
和玉鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113939912A publication Critical patent/CN113939912A/zh
Application granted granted Critical
Publication of CN113939912B publication Critical patent/CN113939912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示基板(00)及显示装置。显示基板(00)包括：显示基板(00)包括：衬底基板(001)，多个子像素(002)，多条数据线(003)，多条数据传输线(004)，多个静电释放电路(005)，面板裂纹检测走线(006)，以及多个静电释放虚设电路(007)，其中多个静电释放虚设电路(007)中的至少一个静电释放虚设电路(007)可以与面板裂纹检测走线(006)连接。通过静电释放虚设电路(007)释放面板裂纹检测走线(006)上积累的静电，避免显示基板(00)中的其他走线由于面板裂纹检测走线(006)上积累的静电而被烧断，提高了显示基板(00)的良率。

Description

显示基板及显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种显示基板及显示装置。
背景技术
在显示基板的制造过程中，显示基板的边缘可能会出现难以观察到的微小裂纹，影响显示基板的质量。
发明内容
本申请提供了一种显示基板及显示装置，可以解决相关技术中显示基板的质量较低的问题。所述技术方案如下：
一方面，提供了一种显示基板，所述显示基板包括：
衬底基板，所述衬底基板具有显示区域，以及围绕所述显示区域的周边区域；
多个子像素，位于所述显示区域；
多条数据线，位于所述显示区域且与所述多个子像素电连接；
多条数据传输线，位于所述周边区域，且与所述多条数据线电连接；
多个静电释放电路，位于所述周边区域，且与所述多条数据传输线电连接，所述多个静电释放电路沿所述显示区域的边界的延伸方向排布；
面板裂纹检测走线，位于所述周边区域且环绕所述显示区域；
多个静电释放虚设电路，位于所述周边区域，沿所述显示区域的边界的延伸方向排布，所述多个静电释放虚设电路在沿所述显示区域边界的延伸方向上位于所述多个静电释放电路的至少一侧，所述多个静电释放虚设电路中的至少一个静电释放虚设电路与所述面板裂纹检测走线电连接，用于释放所述面板裂纹检测走线上的静电。
可选的，所述显示区域的边界包括依次连接的第一边界，第二边界，第三边界以及第四边界，所述多个静电释放电路和所述多个静电释放虚设电路位于靠近所述第一边界的所述周边区域；
所述多个静电释放虚设电路包括多个第一静电释放虚设子电路和多个第二静电释放虚设子电路；
在沿所述第一边界的延伸方向上，所述多个第一静电释放虚设子电路和所述多个第二静电释放虚设子电路分别位于所述多个静电释放电路的两侧。
可选的，所述面板裂纹检测走线包括：第一走线段，第二走线段以及第三走线段；
所述第一走线段为不连续走线，位于靠近所述显示区域的第一边界的所述周边区域，所述第一走线段沿所述第一边界的延伸方向延伸；
所述第二走线段为连续走线，位于靠近所述第一边界，所述第二边界以及所述第三边界的所述周边区域，所述第二走线段的两个端点位于靠近所述第一边界的所述周边区域；
所述第三走线段为连续走线，位于靠近所述第三边界，所述第四边界以及所述第一边界的所述周边区域，所述第三走线段的两个端点位于靠近所述第一边界的所述周边区域，所述第二走线段和所述第三走线段分别与所述第一走线段连接；
其中，所述多个静电释放虚设电路与所述第一走线段电连接。
可选的，所述第一走线段包括：沿所述第一边界的延伸方向延伸的第一子走线，第二子走线以及第三子走线，所述第一子走线和所述第二子走线位于所述第三子走线靠近所述显示区域的一侧；
所述第一子走线和所述第三子走线分别与所述第二走线段的两个端点连接，所述第二子走线和所述第三子走线分别与所述第三走线段的两个端点连接；
所述多个静电释放虚设电路与所述第三子走线电连接。
可选的，所述显示基板还包括：多条数据传输虚设线，所述多个静电释放虚设电路通过所述多条数据传输虚设线与所述第三子走线电连接。
可选的，所述显示基板还包括：多个第一测试电路，位于所述多个静电释放电路远离所述显示区域的一侧，且所述多个第一测试电路沿所述第一边界的延伸方向延伸排布；
所述多个第一测试电路中的至少一个所述第一测试电路包括：第一薄膜晶体管，第一控制线，第一测试数据线和第二测试数据线，所述第一控制线，所述第一测试数据线和所述第二测试数据线位于所述周边区域且沿所述第一边界的延伸方向延伸；
所述第一薄膜晶体管包括：第一源极，第一漏极和第一栅极，所述第一栅极与所述第一控制线电连接，所述第一源极与所述第一测试数据线，第二测试数据线，所述第一子走线以及所述第二子走线中的一条线电连接，所述第一漏极与所述多条数据传输线中的一条电连接。
可选的，所述显示基板还包括：多个第一测试虚设电路，所述多个第一测试虚设电路在沿所述第一边界的延伸方向上，位于所述多个第一测试电路的两侧且位于所述多个静电释放虚设电路和所述第三子走线之间，所述多个第一测试虚设电路通过所述多条数据传输虚设线与所述第三子走线以及所述静电释放虚设电路电连接。
可选的，所述多个第一测试虚设电路中的至少一个所述第一测试虚设电路包括：第一虚设薄膜晶体管以及第二控制线，所述第二控制线位于所述周边区域且沿所述第一边界的延伸方向延伸，所述第一虚设薄膜晶体管包括：第一虚设源极，第一虚设漏极以及第一虚设栅极；
所述第一虚设栅极与所述第二控制线电连接，所述第一虚设漏极与所述多条数据传输虚设线中的一条电连接。
可选的，所述静电释放虚设电路的数量与所述第一测试虚设电路的数量相同，每个所述静电释放虚设电路通过一个所述第一测试虚设电路与所述第三子走线电连接。
可选的，所述显示基板还包括：多个第二测试电路，所述多个第二测试电路位于所述多个静电释放电路和所述多个第一测试电路之间，且所述多个第二测试电路通过所述多条数据传输线与所述多个静电释放电路以及所述多个第一测试电路电连接。
可选的，所述多个第二测试电路中的至少一个所述第二测试电路包括：第一子电路，第二子电路和第三子电路，所述第二子电路位于所述第一子电路与所述第三子电路之间，所述第一子电路位于所述第二子电路远离所述多个子像素的一侧。
可选的，所述多条数据传输线包括：多条第一数据传输线和多条第二数据传输线，所述多条第一数据传输线和所述多条第二数据传输线一一交替排布；
所述第一子电路包括：第二薄膜晶体管，第三控制线，以及第三测试数据线，所述第三控制线和所述第三测试数据线沿所述第一边界的延伸方向延伸；
所述第二薄膜晶体管包括：第二源极，第二漏极和第二栅极，所述第二源极与所述第三测试数据线电连接，所述第二漏极与所述多条第一数据传输线中的一条电连接，所述第二栅极与所述第三控制线电连接。
可选的，所述第二子电路包括：第三薄膜晶体管，第四薄膜晶体管，第四控制线，第四测试数据线，以及第五测试数据线，所述第三控制线，所述第四测试数据线，以及所述第五测试数据线沿所述第一边界的延伸方向延伸；
所述第三薄膜晶体管包括：第三源极，第三漏极和第三栅极，所述第三源极与所述第四测试数据线电连接，所述第三漏极与所述多条第二数据传输线中的一条电连接，所述第三栅极与所述第四控制线电连接；
所述第四薄膜晶体管包括：第四源极，第四漏极和第四栅极，所述第四源极与所述第五测试数据线电连接，所述第四漏极与所述多条第二数据传输线中的一条电连接，所述第四栅极与所述第四控制线电连接。
可选的，所述第三子电路包括：第五薄膜晶体管，第六薄膜晶体管，第五控制线，第六测试数据线，以及第七测试数据线；所述第五控制线，所述第六测试数据线和所述第七测试数据线沿所述第一边界的延伸方向延伸；
所述第五薄膜晶体管包括：第五源极，第五漏极和第五栅极，所述第五源极与所述第六测试数据线电连接，所述第五漏极与所述多条第二数据传输线中的一条电连接，所述第五栅极与所述第五控制线电连接；
所述第六薄膜晶体管包括：第六源极，第六漏极和第六栅极，所述第六源极与所述第七测试数据线电连接，所述第六漏极与所述多条第二数据传输线中的一条电连接，所述第六栅极与所述第五控制线电连接。
可选的，所述显示基板还包括：多个第二测试虚设电路，所述多个第二测试虚设电路在沿所述第一边界的延伸方向上，位于所述多个第二测试电路的两侧且位于多个静电释放虚设电路和所述多个第一测试虚设电路之间，所述多个第二测试虚设电路通过所述多条数据传输虚设线与所述第一测试虚设电路以及所述静电释放虚设电路电连接。
可选的，所述多个第二测试虚设电路中的至少一个所述第二测试虚设电路包括：第一虚设子电路，第二虚设子电路和第三虚设子电路，所述第二虚设子电路位于所述第一虚设子电路与所述第三虚设子电路之间，所述第一虚设子电路位于所述第二虚设子电路远离所述多个子像素的一侧。
可选的，所述多条数据传输虚设线包括：多条第一数据传输虚设线和多条第二数据传输虚设线，所述多条第一数据传输虚设线和所述多条第二数据传输虚设线一一交替排布；
所述第一虚设子电路包括：第二虚设薄膜晶体管，第六控制线，以及第八测试数据线，所述第六控制线和所述第八测试数据线沿所述第一边界的延伸方向延伸，所述第二虚设薄膜晶体管包括：第二虚设源极，第二虚设漏极和第二虚设栅极，所述第二虚设漏极与所述多条第一数据传输虚设线中的一条电连接，所述第二虚设栅极与所述第六控制线电连接。
可选的，所述第二虚设子电路包括：第三虚设薄膜晶体管，第四虚设薄膜晶体管，第七控制线，第九测试数据线，以及第十测试数据线，所述第七控制线，所述第九测试数据线，以及所述第十测试数据线沿所述第一边界的延伸方向延伸；
所述第三虚设薄膜晶体管包括：第三虚设源极，第三虚设漏极和第三虚设栅极，所述第三虚设漏极与所述多条第二数据传输虚设线中的一条电连接，所述第三虚设栅极与所述第七控制线电连接；
所述第四虚设薄膜晶体管包括：第四虚设源极，第四虚设漏极和第四虚设栅极，所述第四虚设漏极与所述多条第二数据传输线中的一条电连接，所述第四虚设栅极与所述第七控制线电连接。
可选的，所述第三虚设子电路包括：第五虚设薄膜晶体管，第六虚设薄膜晶体管，第八控制线，第十一测试数据线，以及第十二测试数据线；所述第八控制线，所述第十一测试数据线和所述第十二测试数据线沿所述第一边界的延伸方向延伸；
所述第五虚设薄膜晶体管包括：第五虚设源极，第五虚设漏极和第五虚设栅极，所述第五虚设漏极与所述多条第二数据传输线中的一条电连接，所述第五虚设栅极与所述第八控制线电连接；
所述第六虚设薄膜晶体管包括：第六虚设源极，第六虚设漏极和第六虚设栅极，所述第六虚设漏极与所述多条第二数据传输线中的一条电连接，所述第六虚设栅极与所述第八控制线电连接。
可选的，所述第二测试虚设电路的数量与所述静电释放虚设电路的数量以及所述第一测试虚设电路的数量相同，每个所述静电释放虚设电路通过一个所述第二测试虚设电路与一个所述第一测试虚设电路电连接。
可选的，所述显示基板还包括：至少一个第一信号输入端；
所述至少一个第一信号输入端与所述面板裂纹检测走线中第一走线段中的第三子走线连接，所述至少一个第一信号输入端被配置为接收测试信号，以对所述显示基板进行检测。
可选的，所述至少一个第一信号输入端包括两个第一信号输入端，所述两个第一信号输入端分别位于所述第一测试电路的两侧。
可选的，所述显示基板还包括：第一检测端和第二检测端；
所述第一检测端与所述面板裂纹检测走线中第一走线段中的第一子走线连接，用于为所述第一子走线提供检测信号；
所述第二检测端与所述面板裂纹检测走线中第一走线段中的第二子走线连接，用于接收所述检测信号，以对所述显示基板进行检测。
可选的，所述多个静电释放虚设电路中的至少一个所述静电释放虚设电路包括：静电防护线，至少一个第一放电晶体管，以及至少一个第二放电晶体管；
所述至少一个第一放电晶体管的第一极和栅极均与所述面板裂纹检测走线电连接，所述至少一个第一放电晶体管的第二极与所述静电防护线电连接；
所述至少一个第二放电晶体管的第一极和栅极均与所述静电防护线电连接，所述至少一个第二放电晶体管的第二极与所述面板裂纹检测走线电连接。
可选的，所述多个静电释放虚设电路沿所述显示区域的边界均匀分布在所述周边区域。
另一方面，提供了一种显示装置，所述显示装置包括：如上述方面所述的显示基板。
本申请提供的技术方案带来的有益效果至少包括：
本申请公开了一种显示基板及显示装置，该显示基板包括：该显示基板包括：衬底基板，多个子像素，多条数据线，多条数据传输线，多个静电释放电路，面板裂纹检测走线，以及多个静电释放虚设电路，其中多个静电释放虚设电路中的至少一个静电释放虚设电路可以与面板裂纹检测走线连接。本申请提供的方案可以通过静电释放虚设电路释放面板裂纹检测走线上积累的静电，避免显示基板中的其他走线由于面板裂纹检测走线上积累的静电而被烧断，提高了显示基板的良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种显示基板的结构示意图；
图2是本申请实施例提供的另一种显示基板的结构示意图；
图3是本申请实施例提供的又一种显示基板的结构示意图；
图4是本申请实施例提供的再一种显示基板的结构示意图；
图5是本申请实施例提供的再一种显示基板的结构示意图；
图6是本申请实施例提供的一种第一测试电路的结构示意图；
图7是图5所示的显示基板的局部示意图；
图8是本申请实施例提供的一种第一测试虚设电路的结构示意图；
图9是本申请实施例提供的另一种第一测试虚设电路的示意图；
图10是本申请实施例提供的再一种显示基板的结构示意图；
图11是本申请实施例提供的一种第二测试电路的结构示意图；
图12是本申请实施例提供的一种显示基板的截面图；
图13是本申请实施例提供的一种第二测试虚设电路的结构示意图；
图14是本申请实施例提供的再一种显示基板的结构示意图；
图15是本申请实施例提供的一种检测面板裂纹检测走线的电路图；
图16是本申请实施例提供的再一种显示基板的结构示意图；
图17是本申请实施例提供的一种静电释放虚设电路的电路图；
图18是本申请实施例提供的另一种静电释放虚设电路的电路图；
图19是本申请实施例提供的一种静电释放虚设电路释放负电荷的原理图；
图20是本申请实施例提供的一种静电释放虚设电路释放正电荷的原理图；
图21是本申请实施例提供的一种静电释放虚设电路的结构示意图；
图22是本申请实施例提供的一种静电释放虚设电路的电路图；
图23是本申请实施例提供的另一种静电释放电路的电路图；
图24是本申请实施例提供的一种静电释放电路释放负电荷的原理图；
图25是本申请实施例提供的一种静电释放电路释放正电荷的原理图；
图26是本申请实施例提供的一种静电释放电路的结构示意图；
图27是本申请实施例提供的一种静电释放虚设电路，第一测试虚设电路，以及第二测试虚设电路的结构示意图；
图28是本申请实施例提供的一种静电释放电路，第一测试电路，以及第二测试电路的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
相关技术中，为了检测显示基板的边缘是否存在裂纹，通常在显示基板的衬底基板001的边缘区域设置面板裂纹检测(panel crack detection，PCD)走线。该PCD走线为环绕衬底基板的显示区域的环状走线。该PCD走线的一端和另一端均与检测电路连接以形成回路。该检测电路用于向该PCD的一端输入检测信号，并可以检测是否能够从该PCD走线的另一端接收到该检测信号。
但是，由于该PCD走线需环绕衬底基板001的显示区域，因此该PCD走线的长度较长，导致在显示基板的制造过程中，该PCD走线上容易积累静电，该积累的静电容易导致该显示基板中的其他走线被烧断，显示基板的良率较低。
图1是本申请实施例提供的一种显示基板的结构示意图。参考图1可以看出，该显示基板00可以包括：衬底基板001，多个子像素002，多条数据线003，多条数据传输线004，多个静电释放(electro-static discharge，ESD)电路005，面板裂纹检测走线006，以及多个静电释放虚设电路007。示例的，图1中示出了6个子像素002，3条数据线003，3条数据传输线004，3个静电释放电路005，以及2个静电释放虚设电路007。其中，该衬底基板001可以具有显示区域001a，以及围绕该显示区域001a的周边区域001b。
参考图1，该多个子像素002可以位于显示区域001a，多条数据线003可以位于该显示区域001a且与多个子像素002电连接。例如，每条数据线003可以与多个子像素002中一列子像素002电连接。
该多条数据传输线004可以位于周边区域001b，且与多条数据线003电连接。例如，每条数据传输线004可以与一条数据线003电连接。
该多个静电释放电路005可以位于周边区域001b，该多个静电释放电路005可以与多条数据传输线004电连接，且该多个静电释放电路005可以沿显示区域001a的边界的延伸方向排布。也即是，该静电释放电路005可以通过数据传输线004与数据线003电连接，可以用于释放数据线003上的静电。
该面板裂纹检测走线006可以位于周边区域001b且环绕显示区域001a。也即是，该面板裂纹检测走线006可以为环绕显示区域001a的环状走线。
该多个静电释放虚设电路007可以位于周边区域001b，沿显示区域001a的边界的延伸方向排布，该多个静电释放虚设电路007在沿显示区域001a边界的延伸方向上位于多个静电释放电路005的至少一侧，该多个静电释放虚设电路007中的至少一个静电释放虚设电路007与面板裂纹检测走线006连接，可以用于释放面板裂纹检测走线006上的静电。
需要说明的是，在显示基板00的制造过程中，需在衬底基板001的周边区域001b制造静电释放电路005，该静电释放电路005与显示基板00中的数据传输线004电连接，该数据传输线004与数据线003电连接，该静电释放电路005可以用于释放数据线003中的静电。由于在制造静电释放电路005时，为了保证与数据传输线004电连接的静电释放电路005的制造精度，可以在该衬底基板001上制造不与数据传输线004电连接的静电释放电路005，即静电释放虚设电路007。在本申请实施例中，显示基板中设置的静电释放虚设电路007可以与面板裂纹检测走线006连接，由此可以释放该面板裂纹检测走线006中的静电。
综上所述，本申请实施例提供了一种显示基板，该显示基板包括：衬底基板，多个子像素，多条数据线，多条数据传输线，多个静电释放电路，面板裂纹检测走线，以及多个静电释放虚设电路，其中多个静电释放虚设电路中的至少一个静电释放虚设电路可以与面板裂纹检测走线连接。本申请实施例提供的方案可以通过静电释放虚设电路释放面板裂纹检测走线上积累的静电，避免显示基板中的其他走线由于面板裂纹检测走线上积累的静电而被烧断，提高了显示基板的良率。
图2是本申请实施例提供的另一种显示基板的结构示意图。参考图2可以看出，显示区域001a的边界可以包括依次连接的第一边界001a1，第二边界001a2，第三边界001a3以及第四边界001a4。其中多个静电释放电路005和多个静电释放虚设电路007可以位于靠近第一边界001a1的周边区域001b1。
参考图2，该多个静电释放虚设电路007可以包括多个第一静电释放虚设子电路0071和多个第二静电释放虚设子电路0072，例如图2中示出了两个第一静电释放虚设子电路0071和两个第二静电释放虚设子电路0072。
在沿第一边界001a1的延伸方向X上，多个第一静电释放虚设子电路0071和多个第二静电释放虚设子电路0072可以分别位于多个静电释放电路005的两侧。也即是，在多个静电释放电路005的两侧均设置有静电释放虚设电路007，由此可以将多个第一静电释放虚设电路007中至少一个第一静电释放虚设电路007与面板裂纹检测走线006连接，并将多个第二静电释放虚设电路007中至少一个第二静电释放虚设电路007与面板裂纹检测走线006连接，而该第一静电释放虚设电路0071和第二静电释放虚设电路0072分别位于多个静电释放电路005的两侧，因此该第一静电释放虚设电路0071和第二静电释放虚设电路0072可以分别释放面板裂纹检测走线006中不同区域的静电，静电释放的可靠性较好，显示基板的良率较高。
需要说明的是，由于在显示基板00的制造过程中，该面板裂纹检测走线006位于靠近第一边界001a1的周边区域001b1的部分相对于其他区域更容易积累静电。因此将该静电释放虚设电路007设置在靠近第一边界001a1的周边区域001b1，可以便于释放该面板裂纹检测走线006位于靠近第一边界001a1的周边区域001b1的部分的静电。避免由于该面板裂纹检测走线006中积累的静电较多导致显示基板中的其他走线被烧断，保证显示基板00的良率。
图3是本申请实施例提供的又一种显示基板的结构示意图。参考图3还可以看出，该面板裂纹检测走线006包括：第一走线段0061，第二走线段0062以及第三走线段0063。
该第一走线段0061为不连续走线，该第一走线段0061位于靠近显示区域001a的第一边界001a1的周边区域001b，且该第一走线段0061沿第一边界001a1的延伸方向X延伸。
第二走线段0062为连续走线，该第二走线段0062位于靠近第一边界001a1，第二边界001a2以及第三边界001a3的周边区域001b，且该第二走线段0062的两个端点0062a和0062b位于靠近第一边界001a1的周边区域001b1，该第二走线段0062与第一走线段0061连接。
第三走线段0063为连续走线，该第三走线段0063位于靠近第三边界001a3，第四边界001a4以及第一边界001a1的周边区域001b，且该第三走线段0063的两个端点0063a和0063b位于靠近第一边界001a1的周边区域001b1，该第三走线段0063与第一走线段0061连接。
其中，该多个静电释放虚设电路007与第一走线段0061电连接，从而释放第一走线段0061，以及与该第一走线段0061连接的第二走线段0062以及第三走线段0063中的静电。
参考图3还可以看出，该第一走线段0061可以包括：沿第一边界001a1的延伸方向X延伸的第一子走线00611，第二子走线00612以及第三子走线00613。该第一子走线00611和第二子走线00612位于第三子走线00613靠近显示区域001a的一侧。
其中，参考图3，该第一子走线00611的第一端00611a可以与第二走线段0062的第一端0062a连接，第三子走线00613的第一端00613a可以与第二走线段0062的第二端0062b连接，第二子走线00612的第一端00612a可以与第三走线段0063的第一端0063a连接，第三子走线00613的第二端00613b可以与第三走线段0063的第二端0063b连接。并且，该第一子走线00611的第二端00611b和第二子走线00612的第二端00612b具有间隙。多个静电释放虚设电路007可以与第三子走线00613连接。
需要说明的是，该第一走线段0061，第二走线段0062，以及第三走线段0063可以采用同一次构图工艺制备得到，也可以采用不同的构图工艺制备得到，本申请实施例对此不作限定。图3中采用不同粗细的线条示意第一走线段0061，第二走线段0062，以及第三走线段0063，只是为了区分各个走线段，并不表示各个走线段的实际线宽。在本申请实施例中，第一走线段0061，第二走线段0062，以及第三走线段0063的线宽可以相同。
图4是本申请实施例提供的再一种显示基板的结构示意图。参考图4，显示基板00还可以包括：多条数据传输虚设线008，多个静电释放虚设电路007通过多条数据传输虚设线008与第三子走线00613连接，由此实现静电释放虚设电路007与第三子走线00613的连接，从而释放静电。示例的，多个静电释放虚设电路007中的每个静电释放虚设电路007可以通过一条数据传输虚设线008与第三子走线00613连接。
参考图4可以看出，该显示基板00还可以包括：多个第一测试电路009，例如，图4中示出了三个第一测试电路009。该多个第一测试电路009可以位于多个静电释放电路005远离显示区域001a的一侧，且多个第一测试电路009可以沿第一边界001a1的延伸方向X延伸排布。
图5是本申请实施例提供的再一种显示基板的结构示意图。图6是本申请实施例提供的一种第一测试电路的结构示意图。结合图5和图6可以看出，该第一测试电路009可以包括：第一薄膜晶体管0091，第一控制线0092，第一测试数据线0093和第二测试数据线0094。该第一控制线0092，第一测试数据线0093和第二测试数据线0094可以位于周边区域001b且沿第一边界001a1的延伸方向X延伸。
图7是图5所示的显示基板的局部示意图。结合图6和图7，该第一薄膜晶体管0091可以包括：第一源极00911，第一漏极00912和第一栅极00913。该第一栅极00913可以与第一控制线0092电连接，第一源极00911可以与第一测试数据线0093，第二测试数据线0094，第一子走线00611以及第二子走线00612中的一条线电连接，第一漏极00912可以与多条数据传输线004中的一条电连接。其中，图7中的第一源极00911可以与第二子走线00612电连接。
其中，该第一控制线0092可以为第一薄膜晶体管0091的第一栅极00913提供栅极驱动信号。其中，该栅极驱动信号还可以称为面板检测开关(cell test switch，CTS)信号。若该第一薄膜晶体管0091为用于驱动红色(red，R)子像素或蓝色(blue，B)子像素发光的薄膜晶体管，则该第一薄膜晶体管0091的漏极可以与第一测试数据线0093电连接，该第一测试数据线0093用于为红色子像素以及蓝色子像素提供数据信号。若该第一薄膜晶体管0091为用于驱动绿色(green，G)子像素发光的薄膜晶体管，则该第一薄膜晶体管0091的第一漏极00912可以与第二测试数据线0094，第一子走线00611以及第二子走线00612中的一条电连接，该第二测试数据线0094，第一子走线00611，或者第二子走线00612用于为绿色子像素提供数据信号。
需要说明的是，该背板测试过程中，第二测试数据线0094提供给绿色子像素的第一薄膜晶体管0091的驱动信号，与该第一测试数据线0093提供给红色子像素的第一薄膜晶体管0091或蓝色子像素的第一薄膜晶体管0091的驱动信号相同。
需要说明的是，在显示基板的制造过程中，需在衬底基板001靠近第一边界001a1的周边区域001b1制造第一测试电路009，该第一测试电路009与显示基板00中的子像素002电连接，用于检测子像素002的发光性能。由于在制造第一测试电路009时，为了保证与子像素002电连接的第一测试电路009的制造精度，可以在该衬底基板001上制造不与子像素002电连接的测试电路，即第一测试虚设电路010。在本申请实施例中，显示基板00中设置的静电释放虚设电路007可以通过该第一测试虚设电路010与面板裂纹检测走线006连接，可以优化背板的走线和电路排布。
图8是本申请实施例提供的一种第一测试虚设电路的示意图。结合图5和图8可以看出，该显示基板00还可以包括：多个第一测试虚设电路010，该多个第一测试虚设电路010在沿第一边界001a1的延伸方向X上，位于多个第一测试电路009的两侧且位于多个静电释放虚设电路007和第三子走线00613之间。该多个第一测试虚设电路010通过多条数据传输虚设线008与第三子走线00613以及静电释放虚设电路007电连接。也即是，该静电释放虚设电路007可以通过该第一测试虚设电路010与第三子走线00613连接，从而释放静电。
图9本申请实施例提供的另一种第一测试虚设电路的示意图。参考图9可以看出，该第一测试虚设电路010中的至少一个第一测试虚设电路010可以包括：第一虚设薄膜晶体管0101，以及第二控制线0102。该第二控制线0102位于周边区域001b且沿第一边界001a1的延伸方向X延伸。
其中，该第一虚设薄膜晶体管0101可以包括：第一虚设源极01011，第一虚设漏极01012以及第一虚设栅极01013。该第一虚设栅极01013可以与第二控制线0102电连接，该第二控制线0102可以为第一虚设栅极01013提供栅极驱动信号。第一虚设漏极01012可以与多条数据传输虚设线008中的一条电连接。
在本申请实施例中，第一控制线0092可以与第二控制线0102电连接，也即是，该第一控制线0092和第二控制线0102可以为同一条控制线，该第一控制线0092提供给第一薄膜晶体管0091的第一栅极00913的栅极驱动信号，可以与第二控制线0102提供给第一虚设薄膜晶体管0101的第一虚设栅极01013的栅极驱动信号相同。
在本申请实施例中，静电释放虚设电路007的数量可以与第一测试虚设电路010的数量相同，每个静电释放虚设电路007可以通过一个第一测试虚设电路010与第三子走线00613电连接。
示例的，并且图5示出了两个静电释放虚设电路007，且分别位于静电释放电路005的两侧。其中每个静电释放虚设电路007可以与位于同一侧的第一测试虚设电路010电连接。
或者，静电释放虚设电路007的数量可以小于第一测试虚设电路010的数量。例如，每个静电释放虚设电路007与对应的一个第一测试虚设电路010电连接，未与静电释放虚设电路007电连接的第一测试电路009仍为独立的电路。
又或者，静电释放虚设电路007的数量可以大于第一测试虚设电路010的数量。例如，多个静电释放虚设电路007中的至少两个静电释放虚设电路007与同一个第一测试虚设电路010电连接。
图10是本申请实施例提供的再一种显示基板的结构示意图。参考图10可以看出，该显示基板00还可以包括：多个第二测试电路011，该多个第二测试电路011可以位于多个静电释放电路005和多个第一测试电路009之间，且该多个第二测试电路011可以通过多条数据传输线004与多个静电释放电路005以及多个第一测试电路009电连接。
图11是本申请实施例提供的一种第二测试电路的示意图。参考图11，该多个第二测试电路011中的至少一个第二测试电路011可以包括：第一子电路0111，第二子电路0112和第三子电路0113。并且，该第二子电路0112可以位于第一子电路0111与第三子电路0113之间，该第一子电路0111位于第二子电路0112远离多个子像素002的一侧，第三子电路0113位于第二子电路0112靠近多个子像素002的一侧。
参考图11，该多条数据传输线004可以包括：多条第一数据传输线0041和多条第二数据传输线0042，该多条第一数据传输线0041和多条第二数据传输线0042一一交替排布，例如图11中示出了三条第一数据传输线0041和三条第二数据传输线0042。该第一子电路0111可以包括：第二薄膜晶体管01111，第三控制线01112以及第三测试数据线01113，该第三控制线01112和第三测试数据线01113可以沿第一边界001a1的延伸方向X延伸。
其中，参考图12，该多条第一数据传输线0041可以与薄膜晶体管中的第一层栅极G同层设置，多条第二数据传输线0042可以与第二层栅极同层设置。也即是，该第一数据传输线0041可以与第一层栅极G采用一次构图工艺形成，第二数据传输线0042可以与第二层栅极采用一次构图工艺形成。
其中，参考图11，该第二薄膜晶体管01111可以包括：第二源极011111，第二漏极011112和第二栅极011113，该第二源极011111可以与第三测试数据线01113电连接，第二漏极011112可以与多条第一数据传输线0041中的一条电连接，第二栅极011113可以与第三控制线01112电连接。该第三测试数据线01113可以为第二源极011111提供数据信号，第三控制线01112可以为第二栅极011113提供栅极驱动信号。
可选的，第一数据传输线0041可以与显示区域001a中用于为绿色子像素002提供驱动信号的数据线003电连接。
参考图11还可以看出，该第二子电路0112可以包括：第三薄膜晶体管01121，第四薄膜晶体管01122，第四控制线01123，第四测试数据线01124，以及第五测试数据线01125。该第四控制线01123，第四测试数据线01124，以及第五测试数据线01125沿第一边界001a1的延伸方向X延伸。
其中，该第三薄膜晶体管01121可以包括：第三源极011211，第三漏极011212和第三栅极011213，该第三源极011211可以与第四测试数据线01124电连接，第三漏极011212可以与多条第二数据传输线0042中的一条电连接，第三栅极011213可以与第四控制线01123电连接。该第四测试数据线01124可以为第三源极011211提供数据信号，第四控制线01123可以为第三栅极011213提供栅极驱动信号。
该第四薄膜晶体管01122可以包括：第四源极011221，第四漏极011222和第四栅极011223，该第四源极011221可以与第五测试数据线01125电连接，第四漏极011222可以与多条第二数据传输线0042中的一条电连接，第四栅极011223可以与第四控制线01123电连接。该第五测试数据线01125可以为第四源极011221提供数据信号，第四控制线01123还可以为第四栅极011223提供栅极驱动信号。也即是，该第三薄膜晶体管01121和第四薄膜晶体管01122可以共用一条控制线。
可选的，该第二数据传输线0042可以与显示区域001a中为红色子像素002或蓝色子像素002提供驱动信号的数据线003电连接。
参考图11，该第三子电路0113可以包括：第五薄膜晶体管01131，第六薄膜晶体管01132，第五控制线01133，第六测试数据线01134，以及第七测试数据线01135。该第六测试数据线01134和第七测试数据线01135可以沿第一边界001a1的延伸方向X延伸。
其中，第五薄膜晶体管01131可以包括：第五源极011311，第五漏极011312和第五栅极011313。该第五源极011311可以与第六测试数据线01134电连接，第五漏极011312可以与多条第二数据传输线0042中的一条电连接，第五栅极011313可以与第五控制线01133电连接。该第六测试数据线01134可以为第五源极011311提供数据信号，第五控制线01133可以为第五栅极011313提供栅极驱动信号。
该第六薄膜晶体管01132可以包括：第六源极011321，第六漏极011322和第六栅极011323，该第六源极011321可以与第七测试数据线01135电连接，第六漏极011322可以与多条第二数据传输线0042中的一条电连接，第六栅极011323可以与第五控制线01133电连接。该第七测试数据线01135可以为第六源极011321提供数据信号，该第五控制线01133还可以为第六栅极011323提供栅极驱动信号。也即是，该第五薄膜晶体管01131和第六薄膜晶体管01132可以共用一条控制线。
在本申请实施例中，参考图11，第四控制线01123和第五控制线01131相邻设置，该第四控制线01123和第五控制线01131可以为一条控制线。由此，第三薄膜晶体管01121，第四薄膜晶体管01122，第五薄膜晶体管01131以及第六薄膜晶体管01132可以共用一条控制线。
参考图10还可以看出，该显示基板00还可以包括：多个第二测试虚设电路012。该多个第二测试虚设电路012在沿第一边界001a1的延伸方向X上，位于多个第二测试电路011的两侧且位于多个静电释放虚设电路007和多个第一测试虚设电路010之间。该多个第二测试虚设电路012可以通过多条数据传输虚设线008与第一测试虚设电路010以及静电释放虚设电路007电连接。
图13是本申请实施例提供的一种第二测试虚设电路的示意图。参考图13，多个第二测试虚设电路012中至少一个第二测试虚设电路012可以包括：第一虚设子电路0121，第二虚设子电路0122和第三虚设子电路0123。该第二虚设子电路0122可以位于第一虚设子电路0121与第三虚设子电路0123之间，第一虚设子电路0121位于第二虚设子电路0122远离多个子像素002的一侧，第三虚设子电路0123位于第二虚设子电路0122靠近多个子像素002的一侧。
参考图13，该多条数据传输虚设线008可以包括：多条第一数据传输虚设线0081和多条第二数据传输虚设线0082。该多个第一数据传输虚设线0081和多条第二数据传输虚设线0082一一交替排布。该第一虚设子电路0121可以包括：第二虚设薄膜晶体管01211，第六控制线01212，以及第八测试数据线01213。第六控制线01212可以与第八测试数据线01213沿第一边界001a1的延伸方向X延伸。
其中，参考图13，该第二虚设薄膜晶体管01211可以包括：第二虚设源极012111，第二虚设漏极012112和第二虚设栅极012113。第二虚设漏极012112与多条第一数据传输虚设线0081中的一条电连接，第二虚设栅极012113可以与第六控制线01212电连接。也即是，第六控制线01212可以为第二虚设栅极012113提供栅极驱动信号。
在本申请实施例中，第一数据传输虚设线0081不与显示区域001a中的数据线003连接，而与第三子走线00613连接。
参考图13，该第二虚设子电路0122可以包括：第三虚设薄膜晶体管01221，第四虚设薄膜晶体管01222，第七控制线01223，第九测试数据线01224，以及第十测试数据线01225。第七控制线01223，第九测试数据线01224，以及第十测试数据线01225沿第一边界001a1的延伸方向X延伸。
该第三虚设薄膜晶体管01221可以包括：第三虚设源极012211，第三虚设漏极012212和第三虚设栅极012213，第三虚设漏极012212与多条第二数据传输虚设线0082中的一条电连接，第三虚设栅极012213与第七控制线01223电连接。第七控制线01223可以为第三虚设栅极012213提供栅极驱动信号。
该第四虚设薄膜晶体管01222可以包括：第四虚设源极012221，第四虚设漏极012222和第四虚设栅极012223。第四虚设漏极012222可以与多条第二数据传输线0042中的一条电连接，第四虚设栅极012223可以与第七控制线01223电连接。第七控制线01223可以为第四虚设栅极012223提供栅极驱动信号。也即是，该第三虚设薄膜晶体管01221和第四虚设薄膜晶体管01222可以共用一条控制线。
在本申请实施例中，该第二数据传输虚设线0082不与显示区域001a中的数据线003连接，而与第三子走线00613连接。
参考图13还可以看出，该第三虚设子电路0123包括：第五虚设薄膜晶体管01231，第六虚设薄膜晶体管01232，第八控制线01233，第十一测试数据线01234，以及第十二测试数据线01235。该第十一测试数据线003和第十二测试数据线01235沿第一边界001a1的延伸方向X延伸。
该第五虚设薄膜晶体管01231可以包括：第五虚设源极012311，第五虚设漏极012312和第五虚设栅极012313，第五虚设漏极012312可以与多条第二数据传输线0042中的一条电连接，第五虚设栅极012313可以与第八控制线01233电连接。该第八控制线01233可以为第五虚设栅极012313提供栅极驱动信号。
该第六虚设薄膜晶体管01232可以包括：第六虚设源极012321，第六虚设漏极012322和第六虚设栅极012323，第六虚设漏极012322可以与多条第二数据传输线0042中的一条电连接，第六虚设栅极012323可以与第八控制线01233电连接。也即是，该第五虚设薄膜晶体管01231和第六虚设薄膜晶体管01232可以共用一条控制线。
在本申请实施例中，参考图13，第七控制线01123和第八控制线01233相邻设置，该第七控制线01123和第八控制线01233可以为一条控制线。由此，第三薄膜虚设晶体管01221，第四虚设薄膜晶体管01222，第五虚设薄膜晶体管01231以及第六虚设薄膜晶体管01232可以共用一条控制线。
需要说明的是，第三控制线01112可以与第六控制线01212电连接，也即是，第三控制线01112与第六控制线01212可以为同一条控制线。该第三控制线01112提供给第二薄膜晶体管01111的第二栅极011113的栅极驱动信号，可以与第六控制线01212提供给第二虚设薄膜晶体管01211的第二虚设栅极012113的栅极驱动信号相同。
该第四控制线01123可以与第七控制线01223电连接，也即是，该第四控制线01123与第七控制线01223可以为同一条控制线。该第四控制线01123提供给第三薄膜晶体管01121的第三栅极011213和第四薄膜晶体管01122的第四栅极011223的栅极驱动信号，可以与第七控制线01223提供给第三虚设薄膜晶体管01221的第三虚设栅极012213和第四虚设薄膜晶体管01222的第四虚设栅极012223的栅极驱动信号相同。
第五控制线01133可以与第八控制线01233电连接，也即是，第五控制线01133与第八控制线01233可以为同一条控制线。该第五控制线01133提供给第五薄膜晶体管01131的第五栅极011313和第六薄膜晶体管01132的第六栅极011323的栅极驱动信号，可以与第八控制线01233提供给第五虚设薄膜晶体管01231的第五虚设栅极012313和第六虚设薄膜晶体管01232的第六栅极012313的栅极驱动信号相同。
第三测试数据线01113可以与第八测试数据线01213电连接，也即是，第三测试数据线01113与第八测试数据线01213可以为同一条数据线。该第三测试数据线01113与第八测试数据线01213可以为提供给第二薄膜晶体管01111的第二源极01111提供数据信号。
第四测试数据线01124可以与第九测试数据线01224电连接，也即是，第四测试数据线01124与第九测试数据线01224可以为同一条数据线。该第四测试数据线01124与第九测试数据线01224可以为第三薄膜晶体管01121的第三源极011211提供数据信号。
第五测试数据线01125可以与第十测试数据线01225电连接，也即是，第五测试数据线01125与第十测试数据线01225可以为同一条数据线。该第五测试数据线01125与第十测试数据线01225可以为第四薄膜晶体管01122的第四源极011221提供数据信号。
第六测试数据线01134可以与第十一测试数据线01234电连接，也即是，第六测试数据线01134与第十一测试数据线01234可以为同一条数据线。该第六测试数据线01134与第十一测试数据线01234可以为第五薄膜晶体管01131的第五栅极011313提供数据信号。
第七测试数据线01135可以与第十二测试数据线01235电连接，也即是，第七测试数据线01135与第十二测试数据线01235可以为同一条数据线。该第七测试数据线01135与第十二测试数据线01235可以为第六薄膜晶体管01132的第六源极011321提供数据信号。
需要说明的是，在显示基板00的制造过程中，需在衬底基板001的周边区域001b中位于静电释放电路005和第一测试电路009之间制造第二测试电路011，该第二测试电路011可以用于连接静电释放电路005和第一测试电路009。由于在制造第二测试电路011时，为了保证该第二测试电路011的制造精度，可以在该衬底基板001上制造不与静电释放电路005和第一测试电路009电连接的测试电路，即第二测试虚设电路012。在本申请实施例中，显示基板中设置的静电释放虚设电路007可以通过该第二测试虚设电路012以及第一测试虚设电路010与面板裂纹检测走线006连接，可以优化背板的走线和电路排布。
在本申请实施例中，第二测试虚设电路012的数量可以与静电释放虚设电路007的数量以及第一测试虚设电路010的数量相同。每个静电释放虚设电路007可以通过一个第二测试虚设电路012与一个第一测试虚设电路010电连接。
示例的，图10中示出了两个第二测试虚设电路012，且该两个第二测试虚设电路012可以位于多个第二测试电路011的两侧。对于每个第二测试虚设电路012，该第二测试虚设电路012可以与其位于同侧的静电释放虚设电路007以及第一测试虚设电路010电连接。
图14是本申请实施例提供的再一种显示基板的结构示意图。参考图14可以看出，该显示基板00还可以包括：至少一个第一信号输入端013。该至少一个第一信号输入端013可以与第三子走线00613连接，该至少一个第一信号输入端013可以被配置为接收测试信号，以对显示基板进行检测。
可选的，该至少一个第一信号输入端013可以包括：两个第一信号输入端013，该两个第一信号输入端013可以分别位于第一测试电路009的两侧。
参考图14可以看出，多个子像素002可以包括：至少一列第一子像素0021。图14中仅示意性示出了每列子像素002中的部分子像素002。该第一子像素0021可以与第一子走线00611或第二子走线00612连接，该至少一个第一信号输入端013可以用于向第一子像素0021提供驱动信号，该驱动信号可以用于驱动每列第一子像素0021发出目标颜色的光。其中，该驱动信号可以为面板检测数据(cell test data，CTD)信号。
由于第三子走线00613与第二走线段0062以及第三走线段0063连接，第二走线段0062与第一子走线00611连接，第三走线段0063与第二子走线00612连接，该第一子走线00611可以与第一子像素0021连接，第二子走线00612可以与第一子像素0021连接。因此该第一信号输入端013向第三子走线00613输入驱动信号，该第三子走线00613可以将该驱动信号传输至第二走线段0062和第三走线段0063，第二走线段0062可以将该驱动信号传输至第一子走线00611，第三走线段0063可以将驱动信号传输至第二子走线00612。最后，第一子走线00611可以将驱动信号传输至与该第一子走线00611连接的第一子像素0021，第二子走线00612可以将驱动信号传输至与该第二子走线00612连接的第一子像素0021。
也即是，驱动信号需要依次通过第三子走线00613，第二走线段0062，以及第一子走线00611后才能传输至与该第一子走线00611连接的第一子像素0021。若显示基板中第三子走线00613，第二走线段0062，以及第一子走线00611所在区域的边缘存在裂纹，即该第三子走线00613，第二走线段0062或第一子走线00611存在断裂，该驱动信号无法传输至与该第一子走线00611连接的第一子像素0021，该第一子像素0021无法发出目标颜色的光。若显示基板00中第三子走线00613，第二走线段0062，以及第一子走线00611所在区域的边缘不存在裂纹，即该第三子走线00613，第二走线段0062以及第一子走线00611不存在断裂，则驱动信号可以传输至与该第一子走线00611连接的第一子像素0021，该第一子像素0021可以发出目标颜色的光。
并且，驱动信号需要依次通过第三子走线00613，第三走线段0063，以及第二子走线00612后才能传输至与该第二子走线00612连接的第一子像素0021。若显示基板中第三子走线00613，第三走线段0063，以及第二子走线00612所在区域的边缘存在裂纹，即该第三子走线00613，第三走线段0063或第二子走线00612存在断裂，该驱动信号无法传输至与该第二子走线00612连接的第一子像素0021，该第一子像素0021无法发出目标颜色的光。若显示基板中第三子走线00613，第三走线段0063，以及第二子走线00612所在区域的边缘不存在裂纹，即该第三子走线00613，第三走线段0063以及第二子走线00612不存在断裂，则驱动信号可以传输至与该第二子走线00612连接第一子像素0021，该第一子像素0021可以发出目标颜色的光。
可选的，该目标颜色可以为黑色，该第一子像素0021可以为绿色子像素002，若显示基板00的边缘存在裂纹，该绿色子像素002无法接收到驱动信号，该绿色子像素002可以发出绿色的光。
由此，可以通过判断第一子像素0021是否发出目标颜色的光确定显示基板的边缘是否存在裂纹。也即是，若每列第一子像素0021均能够发出目标颜色的光，即可以确定第一子像素0021能够接收到驱动信号，进而可以确定显示基板00的边缘不存在裂纹。若某列第一子像素0021无法发出目标颜色的光，可以确定该列第一子像素0021无法接收到驱动信号，进而可以确定显示基板00的边缘存在裂纹。
需要说明的是，若显示基板00的边缘存在裂纹，且该裂纹较小，则不会导致面板裂纹检测走线006出现裂纹，该第一子像素0021能够发出目标颜色的光。
图15是本申请实施例提供的一种面板裂纹检测走线的检测原理图。参考图15可以看出，面板裂纹检测走线006可以与目标晶体管M0的源极连接，该目标晶体管M0的栅极可以与栅线A连接，该目标晶体管M0的漏极可以通过数据传输线004以及数据线003与第一子像素0021连接。
该目标晶体管M0中流过的电流I可以满足：
I＝K(Vgs-Vth)2＝K[(Vdata+Vth-Vs)-Vth]2＝K(Vdata-Vs)2。
其中，K是由目标晶体管M0的特性决定的常数，其满足：
Figure GDA0002480391280000221
μ为目标晶体管M0的载流子迁移率，W/L为目标晶体管M0的沟道宽长比，ε为目标晶体管M0的栅极氧化层的介电常数，d为栅极氧化层的厚度。
并且，Vgs为目标晶体管M0的栅极与源极之间的电压差，Vth为目标晶体管M0的阈值电压，Vdata为数据传输线004上的电压，Vs为目标晶体管M0的源极电压。
若该面板裂纹检测走线006不存在断裂，该面板裂纹检测走线006提供给的目标晶体管M0的源级电压与第一目标驱动线B以及第二目标驱动线C提供给其他晶体管的源极电压相同，例如可以为6伏(V)。
若面板裂纹检测走线006存在断裂，该面板裂纹检测走线006提供的目标晶体管M0的电压为0V，栅线提供给目标晶体管M0的电压为-7V，则Vgs＝Vg-Vs＝-7V<Vth。Vdata＝0，I＝K(Vs)2。由此，与该目标晶体管M0连接的绿色子像素002会被点亮，即黑态画面出现绿色亮线。
图16是本申请实施例提供的再一种显示基板的结构示意图。参考图16可以看出，该显示基板00还可以包括：第一检测端014和第二检测端015。该第一检测端014可以与第一子走线00611连接，用于为第一子走线00611提供检测信号。该第二检测端015可以与第二子走线00612连接，用于接收检测信号，以对显示基板进行检测。
若第二检测端015能够接收到检测信号，则可以确定该面板裂纹检测走线006未断裂，即显示基板00的边缘不存在裂纹；若第二检测端015无法接收到检测信号，则可以确定该面板裂纹检测走线006断开，即显示基板00的边缘存在裂纹。
在本申请实施例中，参考图14和图16，多个子像素002还可以包括：除至少一列第一子像素0021之外的多列第二子像素0022。该显示基板00还可以包括：至少一个第二信号输入端016和至少一个第三信号输入端017。该第二信号输入端016可以与至少一列第二子像素0022连接，用于向与其所连接的各列第二子像素0022提供驱动信号，该驱动信号用于驱动每列第二子像素0022发出目标颜色的光。该第三信号输入端017可以与第一测试电路009和第一测试虚设电路010电连接。
由于第二子像素0022与第二信号输入端016直接电连接，因此驱动信号可以直接输入至第二子像素0022。也即是，无论显示基板00的边缘是否存在裂纹，第二子像素0022均能够发出目标颜色的光。
在本申请实施例中，该第二信号输入端016可以与第一测试数据线0093或第二测试数据线0094电连接。该第二子像素0022可以为红色子像素002或蓝色子像素002。
可选的，该至少一个第二信号输入端016可以包括：四个第二信号输入端016，该四个第二信号输入端016可以分别位于第一测试电路009的两侧。其中，该第一测试电路009的每侧可以具有两个该第二信号输入端016，其中一个第二信号输入端016与第一测试数据线0093电连接，另一个第二信号输入端016与第二测试数据线0094电连接。
图17是本申请实施例提供的一种静电释放虚设电路的电路图。参考图17可以看出，该静电释放虚设电路007可以包括：第一静电防护线0071，至少一个第一放电晶体管0072，以及至少一个第二放电晶体管0073。该至少一个放电晶体管的第一极和栅极均与面板裂纹检测走线006连接，至少一个第一放电晶体管0072的第二极可以与第一静电防护线0071连接。至少一个第二放电晶体管0073的第一极和栅极可以与第一静电防护线0071连接，至少一个第二放电晶体管0073的第二极可以与面板裂纹检测走线006连接。
若面板裂纹检测走线006上积累的静电为负电荷，则第一放电晶体管0072开启，将面板裂纹检测走线006与第一静电防护线0071导通，面板裂纹检测走线006可以通过第一放电晶体管0072向第一静电防护线0071放电。也即是，该面板裂纹检测走线006上积累的负电荷可以通过第一放电晶体管0072释放至第一静电防护线0071。
若该面板裂纹检测走线006上积累的静电为正电荷，则第二放电晶体管0073开启，将面板裂纹检测走线006与第一静电防护线0071导通，面板裂纹检测走线006可以通过第二放电晶体管0073向第一静电防护线0071放电。也即是，该面板裂纹检测走线006上积累的正电荷可以通过第二放电晶体管0073释放至第一静电防护线0071。
在本申请实施例中，参考图18，该第一静电防护线0071可以包括第一放电线00711和第二放电线00712。并且，该静电释放虚设电路007可以包括：两个第一放电晶体管0072和两个第二放电晶体管0073。
参考图18，第一个第一放电晶体管0072a的第一极和栅极均与面板裂纹检测走线006连接，第一个第一放电晶体管0072a第二极与第二个第一放电晶体管0072b的第一极和栅极连接，第二个第一放电晶体管0072b的第二极与第一放电线00711连接。也即是，该第二个第一放电晶体管0072b的第一极和栅极可以通过第一个第一放电晶体管0072a与该第一放电线00711连接。
第一个第二放电晶体管0073的第一极和栅极均与第二放电线00712连接，第一个第二放电晶体管0073的第二极与第二个第二放电晶体管0073的第一极和栅极连接，第二个第二放电晶体管0073的第二极与面板裂纹检测走线006连接。也即是，该第二个第二放电晶体管0073的第一极和栅极可以通过第一个第二放电晶体管0073与该第二放电线00712连接。
其中，第一放电线00711可以为低电位(voltage gate low，VGL)线。第二放电线00712可以为高电位(voltage gate high，VGH)线。
图19是本申请实施例提供的一种静电释放虚设电路释放负电荷的原理图，图19中将该至少一个第一放电晶体管0072等效为一个二极管D1，将该至少一个第二放电晶体管0073也等效为一个二极管D2。参考图19，在面板裂纹检测走线006上未积累负电荷时，第一放电晶体管0072的栅极的电位Vg1，以及第一放电晶体管0072的源极(即第一极)的电位Vs1，均等于面板裂纹检测走线006的电位Vpcd，该电位Vpcd大于第一放电线00711上的电位VGL。每个第一放电晶体管0072的漏极(即第二极)电位Vd1等于第一放电线00711上的电位VGL。即在面板裂纹检测走线006上未积累负电荷时，Vg1＝Vs1＝Vpcd>VGL，Vd1＝VGL。
在面板裂纹检测走线006上积累有负电荷时，每个第一放电晶体管0072的栅极电位Vg1，以及每个第一放电晶体管0072的源极电位Vs1均等于面板裂纹检测走线006的电位Vpcd，且该电位Vpcd小于第一放电线00711上的电位VGL。每个第一放电晶体管0072的漏极电位Vs1等于第一放电线00711上的电位VGL。即在面板裂纹检测走线006上积累有负电荷时，Vg1＝Vs1＝Vpcd<VGL，Vd1＝VGL。此时，每个第一放电晶体管0072开启(即二极管D1导通)，面板裂纹检测走线006中的负电荷可以释放至第一放电线00711。
示例的，假设第一放电线00711上的电位VGL为-7V，在面板裂纹检测走线006上未积累负电荷时，即面板裂纹检测走线006的电位Vpcd为0V(该第一放电晶体管0072的栅极电位和源极电位均为0V)，即大于-7V。该第一放电晶体管0072的漏极电位Vd1等于-7V。此时，该第一放电晶体管0072关断。
在面板裂纹检测走线006上积累负电荷时，该面板裂纹检测走线006上的电位小于-7V，该第一放电晶体管0072的漏极电位Vd1等于-7V。此时，第一放电晶体管0072导通。
图20是本申请实施例提供的一种静电释放虚设电路释放正电荷的原理图。图20中将该至少一个第一放电晶体管0072等效为一个二极管D1，将该至少一个第二放电晶体管0073也等效为一个二极管D2。参考图20，在面板裂纹检测走线006上未积累正电荷时，每个第二放电晶体管0073的栅极电位Vg2，以及每个第二放电晶体管0073的源极(第一极)电位Vs2均等于第二放电线00712上的电位VGH。每个第一放电晶体管0072的漏极(第二极)电位Vd2等于面板裂纹检测走线006的电位Vpcd，该电位Vpcd小于第二放电线00712上的电位VGH。即面板裂纹检测走线006上未积累正电荷时，Vg2＝Vs2＝VGH，Vd2＝Vpcd<VGH。
在面板裂纹检测走线006上积累有正电荷时，每个第二放电晶体管0073的栅极电位Vg2，以及每个第二放电晶体管0073的源极电位Vs2均等于第二放电线00712上的电位VGH。每个第二放电晶体管0073的漏极电位Vs2等于面板裂纹检测走线006的电位Vpcd，该电位Vpcd大于第二放电线00712上的电位VGH。即在面板裂纹检测走线006上积累有正电荷时，Vg2＝Vs2＝VGH，Vd2＝Vpcd＞VGH。此时，每个第二放电晶体管0073开启(即二极管导通)，面板裂纹检测走线006中的正电荷可以释放至第二放电线00712。
示例的，假设第二放电线00712上的电位VGH为7V，在面板裂纹检测走线006上未积累正电荷时，该第二放电晶体管0073的栅极电位和源极电位均等于第二放电线00712上的电位7V。该第二放电晶体管0073的漏极电位等于面板裂纹检测走线006的电位Vpcd，即0V。此时，该第二放电晶体管0073关断。
在面板裂纹检测走线006上积累正电荷时，该第二放电晶体管0073的漏极电位大于7V，而该第二放电晶体管0073的栅极电位和源极电位均等于7V。此时，第二放电晶体管0073导通。
本申请实施例中的显示基板00包括的静电释放虚设电路007可以释放面板裂纹检测走线006中的静电释放至第一静电防护线0071，避免显示基板00中的其他走线由于面板裂纹检测走线006上积累的静电而被烧断，提高显示基板00的良率。
可选的，该显示基板00包括的多个静电释放虚设电路007可以沿显示区域001a的边界均匀分布在周边区域001b。通过将静电释放虚设电路007均匀分布在周边区域001b，可以使得面板裂纹检测走线006上的静电被有效释放，保证显示基板00的良率。示例的，该多个静电释放虚设电路007可以均匀分布靠近第一边界001a1的周边区域001b1。
图21是本申请实施例提供的一种静电释放虚设电路的结构示意图。参考图21可以看出，该静电释放虚设电路007中的第一放电晶体管0072的第一极00721和栅极00722可以与多条数据传输虚设线008中的一条电连接，第二极00723可以与第一静电防护线0071电连接。第二放电晶体管0073的第一极00731和栅极00732可以与第一静电防护线0071电连接，第二极00733可以与多条数据传输虚设线008中的一条电连接。该多条数据传输线004与面板裂纹检测走线006连接，从而将面板裂纹检测走线006中的静电通过静电释放虚设电路007释放至第一静电防护线0071。
参考图21可以看出，每个静电释放虚设电路007包括的第一放电晶体管0072和第二放电晶体管0073可以位于两条数据传输虚设线008之间。例如，位于第一数据传输虚设线0081和第二数据传输虚设线0082之间。该第一静电防护线0071的延伸方向可以与数据传输虚设线008的延伸方向相交。例如，该第一静电防护线0071的延伸方向可以与数据传输虚设线008的延伸方向垂直。
在本申请实施例中，参考图21，沿平行于第一放电线00711的延伸方向排布的多个静电释放虚设电路007可以共用一条第一放电线00711，沿垂直于第一放电线00711的延伸方向排布的两个静电释放虚设电路007可以共用一条第一放电线00711。也即是，该显示基板00中包括的静电释放虚设电路007均共用一条第一放电线00711。沿平行于第二放电线00712的延伸方向排布的多个静电释放虚设电路007可以共用一个第二放电线00712。例如，第一数据传输虚设线0081所连接的第一放电晶体管0072a所连接的第一放电线00711，与第二数据传输虚设线0082所连接的第一放电晶体管0072b所连接的第一放电线00711为同一条第一放电线00711。
需要说明的是，第一放电线00711，第二放电线00712，面板裂纹检测走线006，以及晶体管的源漏极层可以同层设置。也即是，该第一放电线00711，第二放电线00712，面板裂纹检测走线006以及晶体管的源漏极层采用同一次构图工艺形成。或者，该第一放电线00711，第二放电线00712，面板裂纹检测走线006，以及晶体管的源漏极层中的至少两种结构可以位于不同层。例如，该第一放电线00711，第二放电线00712，面板裂纹检测走线006，以及晶体管的源漏极层均不同层。也即是，该第一放电线00711，第二放电线00712，面板裂纹检测走线006，以及晶体管的源漏极层需分别采用一次构图工艺形成，共四次构图工艺。
图22是本申请实施例提供的一种静电释放电路的电路图。参考图22可以看出，该静电释放电路005可以包括：第二静电防护线0051，至少一个第三放电晶体管0052，以及至少一个第四放电晶体管0053。该至少一个第三放电晶体管0052的第一极和栅极均与数据传输线004电连接，至少一个第三放电晶体管0052的第二极可以与第二静电防护线0051电连接。至少一个第四放电晶体管0053的第一极和栅极可以与第二静电防护线0051电连接，至少一个第四放电晶体管0053的第二极可以与数据传输线004电连接。
若数据传输线004上积累的静电为负电荷，则第三放电晶体管0052开启，将数据传输线004与第二静电防护线0051导通，数据传输线004可以通过第一放电晶体管0052向第二静电防护线0051放电。也即是，数据传输线004上积累的负电荷可以通过第三放电晶体管0052释放至第二静电防护线0051。
若数据传输线004上积累的静电为正电荷，则第四放电晶体管0053开启，将数据传输线004与第二静电防护线0051导通，数据传输线004可以通过第四放电晶体管0053向第二静电防护线0051放电。也即是，该数据传输线004上积累的正电荷可以通过第四放电晶体管0053释放至第二静电防护线0051。
在本申请实施例中，参考图23，该第二静电防护线0051可以包括第三放电线00511和第四放电线00512。并且，该静电释放电路005可以包括：两个第三放电晶体管0052和两个第四放电晶体管0053。
参考图23，第一个第三放电晶体管0052a的第一极和栅极均与数据传输线004连接，第一个第三放电晶体管0052a第二极与第二个第三放电晶体管0052b的第一极和栅极连接，第二个第三放电晶体管0052b的第二极与第三放电线00511连接。也即是，该第二个第三放电晶体管0052b的第一极和栅极可以通过第一个第三放电晶体管0052a与该第三放电线00511连接。
第一个第四放电晶体管0053a的第一极和栅极均与第四放电线00512连接，第一个第四放电晶体管0053a的第二极与第二个第四放电晶体管0053b的第一极和栅极连接，第二个第四放电晶体管0053b的第二极与数据传输线004连接。也即是，该第二个第四放电晶体管0053b的第一极和栅极可以通过第一个第四放电晶体管0053a与该第四放电线00512连接。
其中，第三放电线00511可以为VGL线。第四放电线00512可以为VGH线。
图24是本申请实施例提供的一种静电释放电路释放负电荷的原理图，图24中将该至少一个第三放电晶体管0052等效为一个二极管D3，将该至少一个第四放电晶体管0053也等效为一个二极管D4。参考图24，在数据传输线004上未积累负电荷时，第三放电晶体管0052的栅极的电位Vg3，以及第三放电晶体管0052的源极(即第一极)的电位Vs3，均等于数据传输线004的电位Vc，该电位Vc大于第三放电线00511上的电位VGL。每个第三放电晶体管0052的漏极(即第二极)电位Vd3等于第三放电线00511上的电位VGL。即在数据传输线004上未积累负电荷时，Vg3＝Vs3＝Vc>VGL，Vd3＝VGL。
在数据传输线004上积累有负电荷时，每个第三放电晶体管0052的栅极电位Vg3，以及每个第三放电晶体管0052的源极电位Vs3均等于数据传输线004的电位Vc，且该电位Vc小于第三放电线00511上的电位VGL。每个第三放电晶体管0052的漏极电位Vs3等于第一放电线00511上的电位VGL。即在数据传输线004上积累有负电荷时，Vg3＝Vs3＝Vc<VGL，Vd3＝VGL。此时，每个第一放电晶体管0052开启(即二极管D3导通)，数据传输线004中的负电荷可以释放至第一放电线00511。
示例的，假设第三放电线00511上的电位VGL为-7V，在数据传输线004上未积累负电荷时，即数据传输线004的电位Vc为0V(该第三放电晶体管0052的栅极电位和源极电位均为0V)，即大于-7V。该第三放电晶体管0052的漏极电位Vd3等于-7V。此时，该第三放电晶体管0052关断。
在数据传输线004上积累负电荷时，该数据传输线004上的电位小于-7V，该第三放电晶体管0052的漏极电位Vd3等于-7V。此时，第三放电晶体管0052导通。
图25是本申请实施例提供的一种静电释放电路释放正电荷的原理图。图25中将该至少一个第三放电晶体管0052等效为一个二极管D3，将该至少一个第四放电晶体管0053也等效为一个二极管D4。参考图25，在数据传输线004上未积累正电荷时，每个第四放电晶体管0053的栅极电位Vg4，以及每个第四放电晶体管0053的源极(第一极)电位Vs4均等于第四放电线00512上的电位VGH。每个第三放电晶体管0052的漏极(第二极)电位Vd3等于数据传输线004的电位Vc，该电位Vc小于第四放电线00512上的电位VGH。即数据传输线004上未积累正电荷时，Vg4＝Vs4＝VGH，Vd4＝Vc<VGH。
在数据传输线004上积累有正电荷时，每个第四放电晶体管0053的栅极电位Vg4，以及每个第四放电晶体管0053的源极电位Vs4均等于第四放电线00512上的电位VGH。每个第四放电晶体管0053的漏极电位Vs4等于数据传输线004的电位Vc，该电位Vc大于第四放电线00512上的电位VGH。即在数据传输线004上积累有正电荷时，Vg4＝Vs4＝VGH，Vd4＝Vc＞VGH。此时，每个第四放电晶体管0053开启(即二极管导通)，数据传输线004中的正电荷可以释放至第四放电线00512。
示例的，假设第四放电线00512上的电位VGH为7V，在数据传输线004上未积累正电荷时，该第四放电晶体管0053的栅极电位和源极电位均等于第四放电线00512上的电位7V。该第四放电晶体管0053的漏极电位等于数据传输线004的电位Vc，即0V。此时，该第四放电晶体管0053关断。
在数据传输线004上积累正电荷时，该第四放电晶体管0053的漏极电位大于7V，而该第四放电晶体管0053的栅极电位和源极电位均等于7V。此时，第四放电晶体管0053导通。
本申请实施例中的显示基板00包括的静电释放电路005可以释放数据传输线004中的静电释放至第二静电防护线0051，显示基板00的良率较高。
图26是本申请实施例提供的一种静电释放电路的结构示意图。参考图26可以看出，该静电释放电路005中的第三放电晶体管0072的第一极00721和栅极00722可以与多条数据传输线004中的一条电连接，第二极00523可以与第二静电防护线0051电连接。第四放电晶体管0053的第一极00531和栅极00532可以与第二静电防护线0051电连接，第二极00533可以与多条数据传输线004中的一条电连接。该多条数据传输线004与数据线003电连接，从而将数据线003中的静电通过静电释放电路007释放至第二静电防护线0051。
参考图26可以看出，每个静电释放电路005包括的第三放电晶体管0052和第四放电晶体管0053可以位于两条数据传输线004之间。例如，位于第一数据传输线0041和第二数据传输线0042之间。该第二静电防护线0051的延伸方向可以与数据传输线004的延伸方向相交。例如，该第二静电防护线0051的延伸方向可以与数据传输线004的延伸方向垂直。
在本申请实施例中，参考图26，沿平行于第二放电线00511的延伸方向排布的多个静电释放电路005可以共用一条第三放电线00511，沿垂直于第三放电线00511的延伸方向排布的两个静电释放电路005可以共用一条第一放电线00511。也即是，该显示基板00中包括的静电释放电路005均共用一条第三放电线00511。沿平行于第四放电线00512的延伸方向排布的多个静电释放电路005可以共用一个第四放电线00512。例如，第一数据传输线0041所连接的第三放电晶体管0052a所连接的第三放电线00511，与第二数据传输线0042所连接的第三放电晶体管0052b所连接的第三放电线00511为同一条第三放电线00511。
需要说明的是，第三放电线00511，第四放电线00512，面板裂纹检测走线006，以及晶体管的源漏极层可以同层设置。也即是，该第三放电线00511，第四放电线00512，面板裂纹检测走线006以及晶体管的源漏极层采用同一次构图工艺形成。或者，该第三放电线00511，第四放电线00512，面板裂纹检测走线006，以及晶体管的源漏极层中的至少两种结构可以位于不同层。例如，该第三放电线00511，第四放电线00512，面板裂纹检测走线006，以及晶体管的源漏极层均不同层。也即是，该第三放电线00511，第四放电线00512，面板裂纹检测走线006，以及晶体管的源漏极层需分别采用一次构图工艺形成，共四次构图工艺。
需要说明的是，第一放电线00711可以与第三放电线00511连接，即该第一放电线00711与第三放电线00511可以为同一条放电线。第二放电线00712可以与第四放电线00512连接，即该第二放电线00712与第四放电线00512可以为同一条放电线。
图27是本申请实施例提供的一种静电释放虚设电路，第一测试虚设电路以及第二测试虚设电路的结构示意图。参考图27可以看出，该第二测试虚设电路012可以位于静电释放虚设电路007和第一测试虚设电路010之间。并且，该多个静电释放虚设电路007可以通过多条数据传输虚设线008与第二测试虚设电路012连接，该第二测试虚设电路012可以通过多条数据传输虚设线008与第一测试虚设电路010电连接。
图28是本申请实施例提供的一种静电释放电路，第一测试电路以及第二测试电路的结构示意图。参考图28可以看出，该第二测试电路011可以位于静电释放电路005和第一测试电路009之间。并且，该多个静电释放电路005可以通过多条数据传输线004与第二测试电路011电连接，该第二测试电路011可以通过多条数据传输线004与第一测试电路009电连接。
参考图12还可以看出，该显示基板00还可以包括：缓冲层018，有源层019，第一栅极绝缘层020，第二栅极绝缘层021，层间介电层022，源漏极层023，钝化层024，平坦层025，阳极层026，发光层027，阴极层028，像素界定层029，支撑层030，第一无机封装层031，有机封装层032，以及第二无机封装层033。
其中，该缓冲层018可以位于衬底基板001的一侧，该有源层019可以位于缓冲层018远离衬底基板001的一侧，第一栅极绝缘层020可以位于有源层019远离缓冲层018的一侧，栅极层可以位于第一栅极层远离有源层019的一侧，第二栅极绝缘层021可以位于栅极层远离第一栅极绝缘层020的一侧，层间介电层022可以位于第二栅极绝缘层021远离栅极层的一侧，源漏极层023可以位于层间介电层022远离第二栅极绝缘层021的一侧，钝化层024可以位于源漏极层023远离层间介电层022的一侧，平坦层025可以位于钝化层024远离源漏极层的一侧，阳极层026可以位于平坦层025远离钝化层024的一侧，像素界定层029可以位于阳极层026远离平坦层025的一侧，支撑层030可以位于像素界定层029远离平坦层025的一侧，发光层027可以位于阳极层026远离平坦层025的一侧，阴极层028可以位于发光层027远离阳极层026的一侧，第一无机封装层031可以位于阴极层028远离发光层027的一侧，有机封装层032可以位于第一无机封装层031远离阴极层028的一侧，第二无机封装层033可以位于有机封装层032远离第一无机封装层031的一侧。
综上所述，本申请实施例提供了一种显示基板，该显示基板包括：衬底基板，多个子像素，多条数据线，多条数据传输线，多个静电释放电路，面板裂纹检测走线，以及多个静电释放虚设电路，其中多个静电释放虚设电路中的至少一个静电释放虚设电路可以与面板裂纹检测走线连接。本申请实施例提供的方案可以通过静电释放虚设电路释放面板裂纹检测走线上积累的静电，避免显示基板中的其他走线由于面板裂纹检测走线上积累的静电而被烧断，提高了显示基板的良率。
本申请实施例还提供了一种显示装置，该显示装置可以包括上述实施例所述的显示基板。
可选的，该显示装置可以为液晶显示装置、电子纸、有机发光二极管(organiclight-emitting diode，OLED)显示装置、有源矩阵有机发光二极管(active-matrixorganic light-emitting diode，AMOLED)显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (25)

1.一种显示基板，其中，所述显示基板包括：
衬底基板，所述衬底基板具有显示区域，以及围绕所述显示区域的周边区域，所述显示区域的边界包括依次连接的第一边界，第二边界，第三边界以及第四边界；
多个子像素，位于所述显示区域；
多条数据线，位于所述显示区域且与所述多个子像素电连接；
多条数据传输线，位于所述周边区域，且与所述多条数据线电连接；
多个静电释放电路，位于靠近所述第一边界的所述周边区域，且与所述多条数据传输线电连接，所述多个静电释放电路沿所述显示区域的边界的延伸方向排布；
面板裂纹检测走线，位于所述周边区域且环绕所述显示区域；
多条数据传输虚设线，位于靠近所述第一边界的所述周边区域；
多个静电释放虚设电路，位于靠近所述第一边界的所述周边区域，沿所述显示区域的边界的延伸方向排布，所述多个静电释放虚设电路在沿所述显示区域边界的延伸方向上位于所述多个静电释放电路的至少一侧，所述多个静电释放虚设电路通过所述多条数据传输虚设线与所述面板裂纹检测走线靠近所述第一边界的周边区域的部分电连接，用于释放所述面板裂纹检测走线上的静电；
其中，所述静电释放虚设电路和所述静电释放电路均包括：用于释放静电的静电防护线，且所述静电释放虚设电路包括的静电防护线与所述静电释放电路包括的静电防护线共用。
2.根据权利要求1所述的显示基板，其中，所述多个静电释放虚设电路包括多个第一静电释放虚设子电路和多个第二静电释放虚设子电路；
在沿所述第一边界的延伸方向上，所述多个第一静电释放虚设子电路和所述多个第二静电释放虚设子电路分别位于所述多个静电释放电路的两侧。
3.根据权利要求1所述的显示基板，其中，所述面板裂纹检测走线包括：第一走线段，第二走线段以及第三走线段；
所述第一走线段为不连续走线，位于靠近所述显示区域的第一边界的所述周边区域，所述第一走线段沿所述第一边界的延伸方向延伸；
所述第二走线段为连续走线，位于靠近所述第一边界，所述第二边界以及所述第三边界的所述周边区域，所述第二走线段的两个端点位于靠近所述第一边界的所述周边区域；
所述第三走线段为连续走线，位于靠近所述第三边界，所述第四边界以及所述第一边界的所述周边区域，所述第三走线段的两个端点位于靠近所述第一边界的所述周边区域，所述第二走线段和所述第三走线段分别与所述第一走线段连接；
其中，所述多个静电释放虚设电路与所述第一走线段电连接。
4.根据权利要求3所述的显示基板，其中，所述第一走线段包括：沿所述第一边界的延伸方向延伸的第一子走线，第二子走线以及第三子走线，所述第一子走线和所述第二子走线位于所述第三子走线靠近所述显示区域的一侧；
所述第一子走线和所述第三子走线分别与所述第二走线段的两个端点连接，所述第二子走线和所述第三子走线分别与所述第三走线段的两个端点连接；
所述多个静电释放虚设电路通过所述多条数据传输虚设线与所述第三子走线电连接。
5.根据权利要求4所述的显示基板，其中，所述显示基板还包括：多个第一测试电路，位于所述多个静电释放电路远离所述显示区域的一侧，且所述多个第一测试电路沿所述第一边界的延伸方向延伸排布；
所述多个第一测试电路中的至少一个所述第一测试电路包括：第一薄膜晶体管，第一控制线，第一测试数据线和第二测试数据线，所述第一控制线，所述第一测试数据线和所述第二测试数据线位于所述周边区域且沿所述第一边界的延伸方向延伸；
所述第一薄膜晶体管包括：第一源极，第一漏极和第一栅极，所述第一栅极与所述第一控制线电连接，所述第一源极与所述第一测试数据线，第二测试数据线，所述第一子走线以及所述第二子走线中的一条线电连接，所述第一漏极与所述多条数据传输线中的一条电连接。
6.根据权利要求5所述的显示基板，其中，所述显示基板还包括：多个第一测试虚设电路，所述多个第一测试虚设电路在沿所述第一边界的延伸方向上，位于所述多个第一测试电路的两侧且位于所述多个静电释放虚设电路和所述第三子走线之间，所述多个第一测试虚设电路通过所述多条数据传输虚设线与所述第三子走线以及所述静电释放虚设电路电连接。
7.根据权利要求6所述的显示基板，其中，所述多个第一测试虚设电路中的至少一个所述第一测试虚设电路包括：第一虚设薄膜晶体管以及第二控制线，所述第二控制线位于所述周边区域且沿所述第一边界的延伸方向延伸，所述第一虚设薄膜晶体管包括：第一虚设源极，第一虚设漏极以及第一虚设栅极；
所述第一虚设栅极与所述第二控制线电连接，所述第一虚设漏极与所述多条数据传输虚设线中的一条电连接。
8.根据权利要求6所述的显示基板，其中，所述静电释放虚设电路的数量与所述第一测试虚设电路的数量相同，每个所述静电释放虚设电路通过一个所述第一测试虚设电路与所述第三子走线电连接。
9.根据权利要求5至8任一所述的显示基板，其中，所述显示基板还包括：多个第二测试电路，所述多个第二测试电路位于所述多个静电释放电路和所述多个第一测试电路之间，且所述多个第二测试电路通过所述多条数据传输线与所述多个静电释放电路以及所述多个第一测试电路电连接。
10.根据权利要求9所述的显示基板，其中，所述多个第二测试电路中的至少一个所述第二测试电路包括：第一子电路，第二子电路和第三子电路，所述第二子电路位于所述第一子电路与所述第三子电路之间，所述第一子电路位于所述第二子电路远离所述多个子像素的一侧。
11.根据权利要求10所述的显示基板，其中，所述多条数据传输线包括：多条第一数据传输线和多条第二数据传输线，所述多条第一数据传输线和所述多条第二数据传输线一一交替排布；
所述第一子电路包括：第二薄膜晶体管，第三控制线，以及第三测试数据线，所述第三控制线和所述第三测试数据线沿所述第一边界的延伸方向延伸；
所述第二薄膜晶体管包括：第二源极，第二漏极和第二栅极，所述第二源极与所述第三测试数据线电连接，所述第二漏极与所述多条第一数据传输线中的一条电连接，所述第二栅极与所述第三控制线电连接。
12.根据权利要求11所述的显示基板，其中，
所述第二子电路包括：第三薄膜晶体管，第四薄膜晶体管，第四控制线，第四测试数据线，以及第五测试数据线，所述第四控制线，所述第四测试数据线，以及所述第五测试数据线沿所述第一边界的延伸方向延伸；
所述第三薄膜晶体管包括：第三源极，第三漏极和第三栅极，所述第三源极与所述第四测试数据线电连接，所述第三漏极与所述多条第二数据传输线中的一条电连接，所述第三栅极与所述第四控制线电连接；
所述第四薄膜晶体管包括：第四源极，第四漏极和第四栅极，所述第四源极与所述第五测试数据线电连接，所述第四漏极与所述多条第二数据传输线中的一条电连接，所述第四栅极与所述第四控制线电连接。
13.根据权利要求12所述的显示基板，其中，所述第三子电路包括：第五薄膜晶体管，第六薄膜晶体管，第五控制线，第六测试数据线，以及第七测试数据线；所述第五控制线，所述第六测试数据线和所述第七测试数据线沿所述第一边界的延伸方向延伸；
所述第五薄膜晶体管包括：第五源极，第五漏极和第五栅极，所述第五源极与所述第六测试数据线电连接，所述第五漏极与所述多条第二数据传输线中的一条电连接，所述第五栅极与所述第五控制线电连接；
所述第六薄膜晶体管包括：第六源极，第六漏极和第六栅极，所述第六源极与所述第七测试数据线电连接，所述第六漏极与所述多条第二数据传输线中的一条电连接，所述第六栅极与所述第五控制线电连接。
14.根据权利要求10至13任一所述的显示基板，其中，所述显示基板还包括：多个第二测试虚设电路，所述多个第二测试虚设电路在沿所述第一边界的延伸方向上，位于所述多个第二测试电路的两侧且位于多个静电释放虚设电路和所述多个第一测试虚设电路之间，所述多个第二测试虚设电路通过所述多条数据传输虚设线与所述第一测试虚设电路以及所述静电释放虚设电路电连接。
15.根据权利要求14所述的显示基板，其中，所述多个第二测试虚设电路中的至少一个所述第二测试虚设电路包括：第一虚设子电路，第二虚设子电路和第三虚设子电路，所述第二虚设子电路位于所述第一虚设子电路与所述第三虚设子电路之间，所述第一虚设子电路位于所述第二虚设子电路远离所述多个子像素的一侧。
16.根据权利要求15所述的显示基板，其中，所述多条数据传输虚设线包括：多条第一数据传输虚设线和多条第二数据传输虚设线，所述多条第一数据传输虚设线和所述多条第二数据传输虚设线一一交替排布；
所述第一虚设子电路包括：第二虚设薄膜晶体管，第六控制线，以及第八测试数据线，所述第六控制线和所述第八测试数据线沿所述第一边界的延伸方向延伸，所述第二虚设薄膜晶体管包括：第二虚设源极，第二虚设漏极和第二虚设栅极，所述第二虚设漏极与所述多条第一数据传输虚设线中的一条电连接，所述第二虚设栅极与所述第六控制线电连接。
17.根据权利要求16所述的显示基板，其中，
所述第二虚设子电路包括：第三虚设薄膜晶体管，第四虚设薄膜晶体管，第七控制线，第九测试数据线，以及第十测试数据线，所述第七控制线，所述第九测试数据线，以及所述第十测试数据线沿所述第一边界的延伸方向延伸；
所述第三虚设薄膜晶体管包括：第三虚设源极，第三虚设漏极和第三虚设栅极，所述第三虚设漏极与所述多条第二数据传输虚设线中的一条电连接，所述第三虚设栅极与所述第七控制线电连接；
所述第四虚设薄膜晶体管包括：第四虚设源极，第四虚设漏极和第四虚设栅极，所述第四虚设漏极与所述多条第二数据传输线中的一条电连接，所述第四虚设栅极与所述第七控制线电连接。
18.根据权利要求17所述的显示基板，其中，所述第三虚设子电路包括：第五虚设薄膜晶体管，第六虚设薄膜晶体管，第八控制线，第十一测试数据线，以及第十二测试数据线；所述第八控制线，所述第十一测试数据线和所述第十二测试数据线沿所述第一边界的延伸方向延伸；
所述第五虚设薄膜晶体管包括：第五虚设源极，第五虚设漏极和第五虚设栅极，所述第五虚设漏极与所述多条第二数据传输线中的一条电连接，所述第五虚设栅极与所述第八控制线电连接；
所述第六虚设薄膜晶体管包括：第六虚设源极，第六虚设漏极和第六虚设栅极，所述第六虚设漏极与所述多条第二数据传输线中的一条电连接，所述第六虚设栅极与所述第八控制线电连接。
19.根据权利要求15至18任一所述的显示基板，其中，所述第二测试虚设电路的数量与所述静电释放虚设电路的数量以及所述第一测试虚设电路的数量相同，每个所述静电释放虚设电路通过一个所述第二测试虚设电路与一个所述第一测试虚设电路电连接。
20.根据权利要求1至8，10至13，以及15至18任一所述的显示基板，其中，所述显示基板还包括：至少一个第一信号输入端；
所述至少一个第一信号输入端与所述面板裂纹检测走线中第一走线段中的第三子走线连接，所述至少一个第一信号输入端被配置为接收测试信号，以对所述显示基板进行检测。
21.根据权利要求20所述的显示基板，其中，所述至少一个第一信号输入端包括两个第一信号输入端，所述两个第一信号输入端分别位于所述第一测试电路的两侧。
22.根据权利要求1至8，10至13，以及15至18任一所述的显示基板，其中，所述显示基板还包括：第一检测端和第二检测端；
所述第一检测端与所述面板裂纹检测走线中第一走线段中的第一子走线连接，用于为所述第一子走线提供检测信号；
所述第二检测端与所述面板裂纹检测走线中第一走线段中的第二子走线连接，用于接收所述检测信号，以对所述显示基板进行检测。
23.根据权利要求1至8，10至13，以及15至18任一所述的显示基板，其中，所述静电释放虚设电路还包括：至少一个第一放电晶体管，以及至少一个第二放电晶体管；
所述至少一个第一放电晶体管的第一极和栅极均与所述面板裂纹检测走线电连接，所述至少一个第一放电晶体管的第二极与所述静电防护线电连接；
所述至少一个第二放电晶体管的第一极和栅极均与所述静电防护线电连接，所述至少一个第二放电晶体管的第二极与所述面板裂纹检测走线电连接。
24.根据权利要求1至8，10至13，以及15至18任一所述的显示基板，其中，所述多个静电释放虚设电路沿所述显示区域的边界均匀分布在所述周边区域。
25.一种显示装置，其中，所述显示装置包括：如权利要求1至24任一所述的显示基板。
CN202080000679.8A 2020-05-06 2020-05-06 显示基板及显示装置 Active CN113939912B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/088673 WO2021223080A1 (zh) 2020-05-06 2020-05-06 显示基板及显示装置

Publications (2)

Publication Number Publication Date
CN113939912A CN113939912A (zh) 2022-01-14
CN113939912B true CN113939912B (zh) 2023-02-17

Family

ID=78467723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000679.8A Active CN113939912B (zh) 2020-05-06 2020-05-06 显示基板及显示装置

Country Status (4)

Country Link
US (1) US11751464B2 (zh)
EP (1) EP4148786A4 (zh)
CN (1) CN113939912B (zh)
WO (1) WO2021223080A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
CN114342368A (zh) 2020-08-07 2022-04-12 京东方科技集团股份有限公司 显示基板、显示装置
CN114830330A (zh) * 2020-10-27 2022-07-29 京东方科技集团股份有限公司 显示基板及其裂纹检测方法、显示装置
KR20220067647A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
CN114335024A (zh) * 2021-12-30 2022-04-12 武汉天马微电子有限公司 显示面板及显示装置
CN115294889B (zh) * 2022-08-30 2023-11-21 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
WO2024221298A1 (zh) * 2023-04-26 2024-10-31 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658233A (zh) * 2016-07-26 2018-02-02 三星显示有限公司 具有裂缝感测线的显示设备
CN108922462A (zh) * 2018-07-20 2018-11-30 京东方科技集团股份有限公司 显示装置和用于显示装置的检测方法
CN109427752A (zh) * 2017-08-24 2019-03-05 三星显示有限公司 显示装置
CN109427273A (zh) * 2017-08-21 2019-03-05 三星显示有限公司 显示装置
CN109935571A (zh) * 2019-04-02 2019-06-25 京东方科技集团股份有限公司 显示基板及其制作方法、裂纹检测方法、显示装置
KR20190140629A (ko) * 2018-06-12 2019-12-20 엘지디스플레이 주식회사 발광 표시장치
CN209946604U (zh) * 2019-06-12 2020-01-14 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560786B1 (ko) * 2003-10-28 2006-03-13 삼성에스디아이 주식회사 전자계방지보호회로의 배치가 용이한 유기전계발광표시장치
JP6138480B2 (ja) * 2012-12-20 2017-05-31 株式会社ジャパンディスプレイ 表示装置
KR102508468B1 (ko) * 2018-02-08 2023-03-10 삼성디스플레이 주식회사 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658233A (zh) * 2016-07-26 2018-02-02 三星显示有限公司 具有裂缝感测线的显示设备
CN109427273A (zh) * 2017-08-21 2019-03-05 三星显示有限公司 显示装置
CN109427752A (zh) * 2017-08-24 2019-03-05 三星显示有限公司 显示装置
KR20190140629A (ko) * 2018-06-12 2019-12-20 엘지디스플레이 주식회사 발광 표시장치
CN108922462A (zh) * 2018-07-20 2018-11-30 京东方科技集团股份有限公司 显示装置和用于显示装置的检测方法
CN109935571A (zh) * 2019-04-02 2019-06-25 京东方科技集团股份有限公司 显示基板及其制作方法、裂纹检测方法、显示装置
CN209946604U (zh) * 2019-06-12 2020-01-14 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
EP4148786A1 (en) 2023-03-15
WO2021223080A1 (zh) 2021-11-11
CN113939912A (zh) 2022-01-14
US11751464B2 (en) 2023-09-05
US20220328574A1 (en) 2022-10-13
WO2021223080A9 (zh) 2022-01-06
EP4148786A4 (en) 2023-06-14

Similar Documents

Publication Publication Date Title
CN113939912B (zh) 显示基板及显示装置
US10644091B2 (en) Electronic device, display panel and method for manufacturing display panel
CN107658233B (zh) 具有裂缝感测线的显示设备
WO2019218709A1 (zh) 显示面板及其裂纹检测方法、显示装置
US11942032B2 (en) Display apparatus including power line comprising first power line in first direction and second power line in second direction
CN106920825B (zh) 显示装置及显示装置的制造方法
CN107887525B (zh) 有机发光显示装置
CN111863834A (zh) 阵列基板及其制作方法、显示面板、显示装置
KR20170080223A (ko) 유기전계 발광표시장치 및 그 제조방법
CN114270526A (zh) 显示基板、显示面板及显示装置
CN109449164B (zh) 一种tft基板、显示面板及显示装置
KR101975569B1 (ko) 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치
US11269446B2 (en) Touch display device and method for manufacturing the same
WO2022087815A1 (zh) 显示基板及其裂纹检测方法、显示装置
CN113871427A (zh) 显示面板及电子设备
KR102389177B1 (ko) 표시 장치
KR101174588B1 (ko) 반도체 장치, 및 발광 장치와 전자기기
KR102428385B1 (ko) 인쇄회로, 표시패널 및 이들을 포함하는 표시장치
KR20170081030A (ko) 유기발광표시패널 및 유기발광표시장치
US12142189B2 (en) Display device and display panel
US20220130945A1 (en) Display Panel and Display Apparatus Using the Same
WO2024180584A1 (ja) 表示装置
US11574605B2 (en) Display panel and display device including the same
US20240257704A1 (en) Display device and display panel
WO2023028875A1 (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant