CN205142186U - 一种逐次逼近型模数转换器 - Google Patents

Abstract

本实用新型公开了一种逐次逼近型模数转换器，逐次逼近型模数转换器包括多参考生成电路、电容阵列数模转换器、比较器和逐次逼近控制逻辑，其中电容阵列数模转换器比逐次逼近型模数转换器输出的二进制编码位数N少3位的N-3位电容对即可，实现N-3位电容对完成分辨率为N位的优良效果，能有效减小电容阵列面积，单位电容总数量可以被减少87.5％，从而降低电路复杂性、节省制作成本和满足体积小。在开关切换过程中，其前两次比较时不消耗能量，后面的每一次比较消耗的功耗都比传统结构的小，与传统结构相比，能节省开关切换时引起的平均动态功耗可达99.4％，从而降低整体功耗。

Description

一种逐次逼近型模数转换器

技术领域

本实用新型涉及一种模数转换器，特别是涉及一种逐次逼近型模数转换器，属于模拟或数模混合集成电路技术领域。

背景技术

逐次逼近型模数转换器(SuccessiveApproximationRegisterAnalogtoDigitalConverter，SARADC)是一种中高精度和中等速度的模数转换器，它的优点是低功耗和面积小，常被应用于雷达、通信、图像传感和手机触摸屏等领域。

SARADC通常采用电荷重分配型结构，由于电容型逐次逼近型模数转换器的单位电容总量与ADC精度成指数关系，对于较高精度的SARADC，电容总量和芯片面积会急剧增加，开关电容切换时消耗的动态功耗也会随之增加；以至于电容型逐次逼近型模数转换器在高分辨率情况下，需要使用大电容，不仅充放电功耗大，而且制作大电容浪费芯片面积、经济效益不高。

实用新型内容

本实用新型的主要目的在于，克服现有技术中的不足，提供一种逐次逼近型模数转换器，不仅能有效减小电容阵列面积，还能节省开关切换时引起的动态功耗。

为了达到上述目的，本实用新型所采用的技术方案是：

一种逐次逼近型模数转换器，包括多参考生成电路、电容阵列数模转换器、比较器和逐次逼近控制逻辑，所述电容阵列数模转换器包括与比较器的同相输入端相连的同相端电容阵列和与比较器的反相输入端相连的反相端电容阵列。

其中，所述多参考生成电路用于输入参考电压Vref而生成共模电压Vcm、四分之一参考电压Vref/4和四分之三参考电压3Vref/4；所述同相端电容阵列和反相端电容阵列分别包括比逐次逼近型模数转换器输出的二进制编码位数N少3位的N-3位电容，每个电容的非公共端通过开关选择连接多参考生成电路的输出端；所述比较器的输出端与逐次逼近控制逻辑的输入端连接，所述逐次逼近控制逻辑的输出端分别与同相端电容阵列和反相端电容阵列的开关控制端连接。

本实用新型进一步设置为：所述多参考生成电路包括第一开关和八个等阻值电阻，所述八个等阻值电阻为依次串联的第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻，所述第一电阻通过第一开关接地，所述第八电阻直接接地。

其中，所述第四电阻和第五电阻连接的节点与参考电压Vref相连，所述第六电阻和第七电阻连接的节点生成共模电压Vcm，所述第一电阻和第二电阻连接的节点生成四分之一参考电压Vref/4，所述第三电阻和第四电阻连接的节点生成四分之三参考电压3Vref/4。

本实用新型进一步设置为：所述同相端电容阵列包括并联连接的同相端第一位权重电容子阵列、同相端第i-3位权重电容子阵列和同相端终端电容；所述反相端电容阵列包括并联连接的反相端第一位权重电容子阵列、反相端第i-3位权重电容子阵列和反相端终端电容。

其中，所述同相端第一位权重电容子阵列和反相端第一位权重电容子阵列均包括2^N-4个并联的单位电容，其中N为大于4的自然数；所述同相端第i-3位权重电容子阵列和反相端第i-3位权重电容子阵列均包括2^N-i个并联的单位电容，其中i为5≤i≤N的自然数；所述同相端终端电容和反相端终端电容均为一个单位电容。

而且，所述同相端第一位权重电容子阵列、同相端第i-3位权重电容子阵列和同相端终端电容中每个电容的公共端耦合在一起与比较器的同相端连接并通过正相开关连接输入信号Vip；所述反相端第一位权重电容子阵列、反相端第i-3位权重电容子阵列和反相端终端电容中每个电容的公共端耦合在一起与比较器的反相端连接并通过反相开关连接输入信号Vin；所述同相端第一位权重电容子阵列、同相端第i-3位权重电容子阵列、反相端第一位权重电容子阵列和反相端第i-3位权重电容子阵列中每个电容的非公共端通过开关选择连接参考电压Vref、共模电压Vcm或接地；所述同相端终端电容和反相端终端电容的非公共端通过开关选择连接参考电压Vref、共模电压Vcm、四分之一参考电压Vref/4或四分之三参考电压3Vref/4。

与现有技术相比，本实用新型具有的有益效果是：

1、本实用新型提供的逐次逼近型模数转换器通过多参考生成电路、电容阵列数模转换器、比较器和逐次逼近控制逻辑的设置，其中电容阵列数模转换器比逐次逼近型模数转换器输出的二进制编码位数N少3位的N-3位电容对即可，实现N-3位电容对完成分辨率为N位的优良效果，能有效减小电容阵列面积，单位电容总数量可以被减少87.5％，从而降低电路的复杂性，节省制作成本和满足体积更小的要求。

2、本实用新型提供的逐次逼近型模数转换器，在开关切换过程中，其前两次比较时不消耗能量，后面的每一次比较消耗的功耗都比传统结构的小，与传统结构相比，能节省开关切换时引起的平均动态功耗可达99.4％，从而降低整体功耗。

上述内容仅是本实用新型技术方案的概述，为了更清楚的了解本实用新型的技术手段，下面结合附图对本实用新型作进一步的描述。

附图说明

图1为本实用新型实施例分辨率为N位的逐次逼近型模数转换器的电路结构图；

图2为本实用新型实施例逐次逼近型模数转换器中多参考生成电路的结构图。

具体实施方式

下面结合说明书附图，对本实用新型作进一步的说明。

如图1及图2所示，一种逐次逼近型模数转换器，包括多参考生成电路1、电容阵列数模转换器2、比较器3和逐次逼近控制逻辑4，所述电容阵列数模转换器2包括与比较器3的同相输入端相连的同相端电容阵列和与比较器3的反相输入端相连的反相端电容阵列。

如图2所示，所述多参考生成电路1用于输入参考电压Vref而生成共模电压Vcm、四分之一参考电压Vref/4和四分之三参考电压3Vref/4，包括第一开关SW和八个等阻值电阻；所述八个等阻值电阻为依次串联的第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8，所述第一电阻R1通过第一开关SW接地，所述第八电阻R8直接接地；所述第四电阻R4和第五电阻R5连接的节点与参考电压Vref相连，所述第六电阻R6和第七电阻R7连接的节点生成共模电压Vcm，所述第一电阻R1和第二电阻R2连接的节点生成四分之一参考电压Vref/4，所述第三电阻R3和第四电阻R4连接的节点生成四分之三参考电压3Vref/4。在确定LSB之前一小段时间第一开关Sw被导通，3Vref/4和Vref/4此时才被建立生成，这样能减小电阻串的静态功耗。

如图1所示，所述同相端电容阵列和反相端电容阵列分别包括比逐次逼近型模数转换器输出的二进制编码位数N少3位的N-3位电容，即同相端电容阵列和反相端电容阵列均包括N-3位电容对，N为大于4的自然数；其中每个电容的非公共端通过开关K选择连接多参考生成电路1的输出端。所述比较器3的输出端与逐次逼近控制逻辑4的输入端连接，所述逐次逼近控制逻辑4的输出端分别与同相端电容阵列和反相端电容阵列的开关K控制端连接。

为了叙述简便，将电容阵列数模转换器2位于图1中上部的同相端电容阵列命名为上面电容，位于图1中下部的反相端电容阵列命名为下面电容，以及将同相端电容阵列和反相端电容阵列中每个电容的非公共端命名为下极板，将同相端电容阵列和反相端电容阵列中每个电容的公共端命名为上极板。

如图1所示，上面电容的上极板与比较器的同相端连接并通过正相开关连接输入信号Vip，下面电容的上极板与比较器的反相端连接并通过反相开关连接输入信号Vin；上面电容中除位于最低位外，其下极板均通过开关选择连接参考电压Vref、共模电压Vcm或接地；下面电容中除位于最低位外，其下极板均通过开关选择连接参考电压Vref、共模电压Vcm或接地；而位于最低位的上面电容和下面电容为终端电容，其下极板通过开关选择连接参考电压Vref、共模电压Vcm、四分之一参考电压Vref/4或四分之三参考电压3Vref/4。

以上显示和描述了本实用新型的基本原理、主要特征及优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。

Claims (3)

1.一种逐次逼近型模数转换器，其特征在于：包括多参考生成电路、电容阵列数模转换器、比较器和逐次逼近控制逻辑，所述电容阵列数模转换器包括与比较器的同相输入端相连的同相端电容阵列和与比较器的反相输入端相连的反相端电容阵列；

所述多参考生成电路用于输入参考电压Vref而生成共模电压Vcm、四分之一参考电压Vref/4和四分之三参考电压3Vref/4；

所述同相端电容阵列和反相端电容阵列分别包括比逐次逼近型模数转换器输出的二进制编码位数N少3位的N-3位电容，每个电容的非公共端通过开关选择连接多参考生成电路的输出端；

所述比较器的输出端与逐次逼近控制逻辑的输入端连接，所述逐次逼近控制逻辑的输出端分别与同相端电容阵列和反相端电容阵列的开关控制端连接。

2.根据权利要求1所述的一种逐次逼近型模数转换器，其特征在于：所述多参考生成电路包括第一开关和八个等阻值电阻，所述八个等阻值电阻为依次串联的第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻，所述第一电阻通过第一开关接地，所述第八电阻直接接地；

所述第四电阻和第五电阻连接的节点与参考电压Vref相连，所述第六电阻和第七电阻连接的节点生成共模电压Vcm，所述第一电阻和第二电阻连接的节点生成四分之一参考电压Vref/4，所述第三电阻和第四电阻连接的节点生成四分之三参考电压3Vref/4。

3.根据权利要求1所述的一种逐次逼近型模数转换器，其特征在于：所述同相端电容阵列包括并联连接的同相端第一位权重电容子阵列、同相端第i-3位权重电容子阵列和同相端终端电容；所述反相端电容阵列包括并联连接的反相端第一位权重电容子阵列、反相端第i-3位权重电容子阵列和反相端终端电容；

所述同相端第一位权重电容子阵列和反相端第一位权重电容子阵列均包括2^N-4个并联的单位电容，其中N为大于4的自然数；所述同相端第i-3位权重电容子阵列和反相端第i-3位权重电容子阵列均包括2^N-i个并联的单位电容，其中i为5≤i≤N的自然数；所述同相端终端电容和反相端终端电容均为一个单位电容；

所述同相端第一位权重电容子阵列、同相端第i-3位权重电容子阵列和同相端终端电容中每个电容的公共端耦合在一起与比较器的同相端连接并通过正相开关连接输入信号Vip；所述反相端第一位权重电容子阵列、反相端第i-3位权重电容子阵列和反相端终端电容中每个电容的公共端耦合在一起与比较器的反相端连接并通过反相开关连接输入信号Vin；

所述同相端第一位权重电容子阵列、同相端第i-3位权重电容子阵列、反相端第一位权重电容子阵列和反相端第i-3位权重电容子阵列中每个电容的非公共端通过开关选择连接参考电压Vref、共模电压Vcm或接地；

所述同相端终端电容和反相端终端电容的非公共端通过开关选择连接参考电压Vref、共模电压Vcm、四分之一参考电压Vref/4或四分之三参考电压3Vref/4。