Nothing Special   »   [go: up one dir, main page]

CN109039332A - 一种逐次逼近型模数转换器及其低功耗开关算法 - Google Patents

一种逐次逼近型模数转换器及其低功耗开关算法 Download PDF

Info

Publication number
CN109039332A
CN109039332A CN201810613627.2A CN201810613627A CN109039332A CN 109039332 A CN109039332 A CN 109039332A CN 201810613627 A CN201810613627 A CN 201810613627A CN 109039332 A CN109039332 A CN 109039332A
Authority
CN
China
Prior art keywords
capacitor
array
capacitor array
msb
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810613627.2A
Other languages
English (en)
Other versions
CN109039332B (zh
Inventor
吴建辉
王甫锋
王鹏
包天罡
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201810613627.2A priority Critical patent/CN109039332B/zh
Publication of CN109039332A publication Critical patent/CN109039332A/zh
Application granted granted Critical
Publication of CN109039332B publication Critical patent/CN109039332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种逐次逼近型模数转换器及其低功耗开关算法，通过采用分裂的电容阵列结构以及合理的控制逻辑设置，极大的降低了SAR ADC中电容阵列在开关切换过程中消耗的能量。与传统开关算法相比，本发明提出的开关算法节省了99.76％的转换能量和75％的电容面积，提高了经济效益。此外，本发明提出的开算法使得电容阵列的输出共模电压只在最低位转换时有微小变化，极大的降低了比较器设计的复杂度。

Description

一种逐次逼近型模数转换器及其低功耗开关算法
技术领域
本发明属于集成电路技术领域，尤其涉及一种采用上极板采样技术的逐次逼近型模数转换器结构及低功耗开关算法。
背景技术
逐次逼近型模数转换器(SARADC)在无线传感器节点、生物医疗电子和环境监测等低功耗领域得到广泛应用。SARADC主要由电容阵列、比较器和数字控制逻辑组成。其中，数字控制逻辑的功耗随着工艺尺寸的进步在不断降低，而动态比较器的使用也使得比较器的功耗在SARADC功耗的比重越来越小。传统开关算法会使得消耗在电容阵列的功耗和所占的面积较大，不利于在当前低功耗领域得到广泛应用。
发明内容
发明目的：为了克服现有技术的不足，提出了一种采用上极板采样技术的逐次逼近型模数转换器及其低功耗开关算法，从而极大的降低了SARADC消耗在电容阵列的开关切换能耗。
技术方案：为实现上述目的，本发明采用的技术方案为：
一种逐次逼近型模数转换器结构，包括采样开关、电容阵列、比较器和数字控制逻辑；采样开关采用的是一个差分结构，电容阵列包括上电容阵列和下电容阵列，输入信号Vip通过采样开关同相端连接到上电容阵列的上极板，输入信号Vin通过采样开关反相端连接到下电容阵列的上极板，上电容阵列的上极板与比较器同相输入端相连，下电容阵列的上极板与比较器的反相输入端相连，比较器的差分输出通过数字控制逻辑后产生相应的控制信号来控制电容阵列的下极板开关，从而使电容阵列的下极板连接到对应的参考电压上。
作为本发明一种逐次逼近型模数转换器结构的进一步优选方案，所述电容阵列，在N位SARADC，整个电容阵列分为完全相同上下电容阵列，每个电容阵列包括一个dummy电容Cd，最低位电容C0以及最高位电容CN-3，其它电容按二进制权重进行分配，具体为：
①最高位电容CN-3
最高位电容CN-3分裂成与其他所有低位电容结构完全相同的结构，即CN-3在数值上等于所有其他低位电容的总和，其表达式为：
CN-3＝CD+C0+C1+C2+…+CN-4＝2N-3Cu
②最低位电容C0至次高位电容CN-4符合二进制电容权重，其表达式为：
Ci＝2iCu,0≤i≤N-4
③dummy电容Cd；
dummy电容与最低位电容C0的电容值相同，均为单位电容大小，为Cd＝Cu；
其中，上电容阵列的最高位电容所有下极板连接到参考电压Vref，其它所有低位电容下极板连接到GND；下电容阵列的最高位电容所有下极板连接到参考电压GND，其它所有低位电容下极板连接到Vref。
一种基于逐次逼近型模数转换器结构的低功耗开关算法，对于一个差分输入信号，经过SARADC的N次比较以后，得到N位数字输出码，进行N次比较包括两个阶段，具体为：
采样阶段：
步骤A1，输入信号Vip和Vin通过采样开关分别连接到上电容阵列和下电容阵列的上极板；
步骤A2，上电容阵列的最高位电容所有下极板连接到参考电压Vref，其它所有低位电容下极板连接到GND；
步骤A3，下电容阵列的最高位电容所有下极板连接到参考电压GND，其它所有低位电容下极板连接到Vref；
转换阶段：
步骤B1，确定最高位D(N)及次高位D(N-1)；
步骤B2，确定第3高位D(N-2)；
步骤B3，根据第k次比较结果确定D(N+1-k)，4≤k≤N-1；
步骤B4，根据D(N)和D(2)的比较结果，确定D(1)。
作为本发明基于逐次逼近型模数转换器结构的低功耗开关算法的进一步优选方案，所述B1具体包含如下步骤：
当采样阶段结束后，采样开关断开上下两个电容阵列与输入信号的连接，且上下两个电容阵列下极板的连接关系保持不变；此时，比较器直接对采样到的输入信号Vip和Vin的大小进行比较，得到D(N)的值；如果D(N)＝1，则需要将上电容阵列最高位电容的下极板从Vref连接到Vcm(Vcm＝1/2Vref)，下电容阵列最高位电容的下极板从GND连接到Vcm；如果D(N)＝0，则需要将上电容阵列中除了最高位电容以外的所有其他电容的下极板从GND连接到Vcm，下电容阵列中除了最高位电容以外的所有其他电容的下极板从Vref连接到Vcm；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-1)。
作为本发明基于逐次逼近型模数转换器结构的低功耗开关算法的进一步优选方案，所述B2具体包含如下步骤：
根据D(N)和D(N-1)的比较结果，确定D(N-2)；
情况一：如果D(N)＝1,D(N-1)＝1，此时需要将上电容阵列CMSB-1,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-1,M位电容下极板从Vcm连接到Vref；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)；
情况二：如果D(N)＝1,D(N-1)＝0,此时需要将上电容阵列CMSB-2位至Cd电容下极板从GND连接到Vcm，下电容阵列CMSB-2位至Cd电容下极板从Vref连接到Vcm；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)；
情况三：如果D(N)＝0,D(N-1)＝1,此时需要将上电容阵列CMSB-2,M位至Cd,M位电容下极板从Vref连接到Vcm，下电容阵列CMSB-2,M位至Cd,M位电容下极板从GND连接到Vcm；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)；
情况四：如果D(N)＝0,D(N-1)＝0，此时需要将上电容阵列CMSB-1位电容下极板从Vcm连接到Vref，下电容阵列CMSB-1位电容下极板从Vcm连接到GND；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)。
作为本发明基于逐次逼近型模数转换器结构的低功耗开关算法的进一步优选方案，所述步骤B3具体包含如下步骤：
根据D(N)和D(N-1)的比较结果，确定D(N+1-k)；
情况一：在D(N)＝1,D(N-1)＝1的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k位电容下极板从GND连接到Vcm，下电容阵列CMSB-2+k位电容下极板从Vref连接到Vcm，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)；
情况二：在D(N)＝1,D(N-1)＝0的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)；
情况三：在D(N)＝0,D(N-1)＝1的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)；
情况四：在D(N)＝0,D(N-1)＝0的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vref连接到Vcm，下电容阵列CMSB-2+k,M位电容下极板从GND连接到Vcm；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k位电容下极板从Vcm连接到Vref，下电容阵列CMSB-2+k位电容下极板从Vcm连接到GND，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)。
作为本发明基于逐次逼近型模数转换器结构的低功耗开关算法的进一步优选方案，所述步骤B4具体如下：
情况一：在D(N)为1的情况下，如果D(2)＝1,此时需要将上电容阵列的Cd,M位电容从Vcm连接到GND；如果D(2)＝0,此时需要将下电容阵列的Cd,M位电容从Vcm连接到GND。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(1)；
情况二：在D(N)为0的情况下，如果D(2)＝1,此时需要将上电容阵列的Cd位电容从Vcm连接到GND；如果D(2)＝0,此时需要将下电容阵列的Cd位电容从Vcm连接到GND，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(1)。
有益效果：本发明提供的采用上极板采样技术的逐次逼近型模数转换器结构，与现有技术相比，具有以下优点：
1、本发明采用分裂电容结构、上极板采样技术以及LSB采用单端开关切换技术，从而使得电容阵列的面积与传统的开关算法相比，节省了75％的芯片面积；
2、本发明在开关切换过程中，第一次比较没有能量消耗，第二次比较的时候电容阵列会将一部分能量回馈到参考电压源；
3、本发明除了LSB转换过程以外，其他的转换过程皆是同时对上下电容阵列进行开关切换，因而电容阵列的共模电压基本不变，进而简化了比较器的设计；
4、本发明通过优化控制逻辑，进而极大的降低了电容阵列的开关切换能耗。
附图说明
图1为本发明采用的N位SARADC结构图；
图2为本发明提出的应用于4bit SARADC的低功耗电容开关算法示意图；
图3为本发明提出的开关算法应用在4bit SARADC时电容阵列输出信号波形图；
图4为本发明提出的开关算法应用在10bit SARADC时的开关能耗图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
图1所示为一种采用上极板采样技术的逐次逼近型模数转换器结构。
图1所示电容阵列能实现N位SARADC的转换，整个电容分为完全相同上下电容阵列，每个电容阵列主要包括一个dummy电容Cd，最低位电容Cu以及最高位电容CN-3,其它电容按二进制权重进行分配，具体为：
①最高位电容CN-3
最高位电容CN-3分裂成与其他所有低位电容结构完全相同的结构，即CN-3在数值上等于所有其他低位电容的总和，其表达式为：
CN-3＝CD+C0+C1+C2+…+CN-4＝2N-3Cu
②最低位电容C0至次高位电容CN-4符合二进制电容权重，其表达式为：
Ci＝2iCu,0≤i≤N-4
③dummy电容Cd
dummy电容与最低位电容C0的电容值相同，均为单位电容大小，为Cd＝Cu
根据图1所示的N位SARADC结构，对于一个差分输入信号，经过N次比较以后，得到N位数字输出码，进行N次比较包括两个阶段，具体为：
采样阶段：
输入信号Vip和Vin通过采样开关分别连接到上电容阵列和下电容阵列的上极板；上电容阵列的最高位电容所有下极板连接到参考电压Vref，其他所有低位电容下极板连接到GND；下电容阵列的最高位电容所有下极板连接到参考电压GND，其他所有低位电容下极板连接到Vref。
转换阶段：
(1)确定最高位D(N)及次高位D(N-1):
当采样阶段结束后，采样开关断开上下两个电容阵列与输入信号的连接，且上下两个电容阵列下极板的连接关系保持不变。此时，比较器直接对采样到的输入信号Vip和Vin的大小进行比较，得到D(N)的值。如果D(N)＝1，则需要将上电容阵列最高位电容的下极板从Vref连接到Vcm，下电容阵列最高位电容的下极板从GND连接到Vcm；如果D(N)＝0，则需要将上电容阵列中除了最高位电容以外的所有其他电容的下极板从GND连接到Vcm，下电容阵列中除了最高位电容以外的所有其他电容的下极板从Vref连接到Vcm。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-1)；
(2)确定第3高位D(N-2)：
根据D(N)和D(N-1)的比较结果，确定D(N-2)
情况一：如果D(N)＝1,D(N-1)＝1,此时需要将上电容阵列CMSB-1,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-1,M位电容下极板从Vcm连接到Vref。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)；
情况二：如果D(N)＝1,D(N-1)＝0,此时需要将上电容阵列CMSB-2位至Cd电容下极板从GND连接到Vcm，下电容阵列CMSB-2位至Cd电容下极板从Vref连接到Vcm。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)；
情况三：如果D(N)＝0,D(N-1)＝1,此时需要将上电容阵列CMSB-2,M位至Cd,M位电容下极板从Vref连接到Vcm，下电容阵列CMSB-2,M位至Cd,M位电容下极板从GND连接到Vcm。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)；
情况四：如果D(N)＝0,D(N-1)＝0,此时需要将上电容阵列CMSB-1位电容下极板从Vcm连接到Vref，下电容阵列CMSB-1位电容下极板从Vcm连接到GND。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)；
(3)根据第k次比较结果确定D(N+1-k)，4≤k≤N-1
根据D(N)和D(N-1)的比较结果，确定D(N+1-k)
情况一：在D(N)＝1,D(N-1)＝1的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k位电容下极板从GND连接到Vcm，下电容阵列CMSB-2+k位电容下极板从Vref连接到Vcm。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)；
情况二：在D(N)＝1,D(N-1)＝0的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)；
情况三：在D(N)＝0,D(N-1)＝1的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)；
情况四:在D(N)＝0,D(N-1)＝0的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vref连接到Vcm，下电容阵列CMSB-2+k,M位电容下极板从GND连接到Vcm；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k位电容下极板从Vcm连接到Vref，下电容阵列CMSB-2+k位电容下极板从Vcm连接到GND。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)；
(4)根据D(N)和D(2)的比较结果，确定D(1)；
情况一：在D(N)为1的情况下，如果D(2)＝1,此时需要将上电容阵列的Cd,M位电容从Vcm连接到GND；如果D(2)＝0,此时需要将下电容阵列的Cd,M位电容从Vcm连接到GND。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(1)；
情况二：在D(N)为0的情况下，如果D(2)＝1,此时需要将上电容阵列的Cd位电容从Vcm连接到GND；如果D(2)＝0,此时需要将下电容阵列的Cd位电容从Vcm连接到GND。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(1)。
下面结合一个实例对本发明做具体的说明，图2所示为基于本发明的4bit SARADC的具体转换过程，详细的实施过程如下：
采样阶段：
如图2中A所示，输入信号Vip和Vin通过采样开关分别连接到上电容阵列和下电容阵列的上极板；上电容阵列的最高位电容所有下极板连接到参考电压Vref，其他所有低位电容下极板连接到GND；下电容阵列的最高位电容所有下极板连接到参考电压GND，其他所有低位电容下极板连接到Vref。
转换阶段：
(1)确定最高位D(4)及次高位D(3):
如图2中B所示，当采样阶段结束后，采样开关断开上下两个电容阵列与输入信号的连接，且上下两个电容阵列下极板的连接关系保持不变。此时，比较器直接对采样到的输入信号Vip和Vin的大小进行比较，得到D(4)的值。如图2中C.1所示，如果D(4)＝1，则需要将上电容阵列最高位电容的下极板从Vref连接到Vcm，下电容阵列最高位电容的下极板从GND连接到Vcm,电压建立完全后，Vp＝Vip-1/4Vref,Vn＝Vin+1/4Vref；如图2中C.2所示，如果D(4)＝0，则需要将上电容阵列中除了最高位电容以外的所有其他电容的下极板从GND连接到Vcm，下电容阵列中除了最高位电容以外的所有其他电容的下极板从Vref连接到Vcm,电压建立完全后，Vp＝Vip+1/4Vref,Vn＝Vin-1/4Vref。当参考电压建立完全后，比较器对上下两电容阵列上极板电压Vp和Vn进行比较，得到D(3)；
(2)确定第3高位D(2)：
根据D(4)和D(3)的比较结果，确定D(2)
情况一：如果D(4)＝1,D(3)＝1,如图2中D.1所示，此时需要将上电容阵列C0,M位电容下极板从Vcm连接到GND，下电容阵列C0,M电容下极板从Vcm连接到Vref，电压建立完全后，Vp＝Vip-3/8Vref,Vn＝Vin+3/8Vref。之后比较器对上下两电容阵列上极板电压Vp和Vn进行比较，得到D(2)；
情况二：如果D(4)＝1,D(3)＝0,如图2中D.2所示，此时需要将上电容阵列C0位下极板从GND连接到Vcm，下电容阵列C0位至Cd电容下极板从Vref连接到Vcm，电压建立完全后，Vp＝Vip-1/8Vref,Vn＝Vin+1/8Vref。之后比较器对上下两电容阵列上极板电压Vp和Vn进行比较，得到D(2)；
情况三：如果D(4)＝0,D(3)＝1,如图2中D.3所示，此时需要将上电容阵列C0,M位电容下极板从Vref连接到Vcm，下电容阵列C0,M位电容下极板从GND连接到Vcm，电压建立完全后，Vp＝Vip+1/8Vref,Vn＝Vin-1/8Vref。之后比较器对上下两电容阵列上极板电压Vp和Vn进行比较，得到D(2)；
情况四：如果D(4)＝0,D(3)＝0,如图2中D.4所示，此时需要将上电容阵列C0位电容下极板从Vcm连接到Vref，下电容阵列C0位电容下极板从Vcm连接到GND，电压建立完全后，Vp＝Vip+3/8Vref,Vn＝Vin-3/8Vref。之后比较器对上下两电容阵列上极板电压Vp和Vn进行比较，得到D(2)；
(4)根据D(4)和D(2)的比较结果，确定D(1)；
情况一：在D(4)为1的情况下，如果D(2)＝1,如图2中E.1和E.3所示，此时需要将上电容阵列的Cd,M位电容从Vcm连接到GND；如果D(2)＝0,如图2中E.2和E.4所示，此时需要将下电容阵列的Cd,M位电容从Vcm连接到GND。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(1)；
情况二：在D(N)为0的情况下，如果D(2)＝1,如图2中E.5和E.7所示，此时需要将上电容阵列的Cd位电容从Vcm连接到GND；如果D(2)＝0,如图2中E.6和E.8所示，此时需要将下电容阵列的Cd位电容从Vcm连接到GND。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(1)。
经过以上步骤以后，便可得到4位数字输出码。
如图3所示为本发明提出的开关算法应用在4bit SARADC时电容阵列输出信号波形图，从图中可以看出，电容阵列的输出共模电压除了在LSB位发生微小变化以外，在其他转换过程中其共模电压保持恒定，从而降低了比较器的设计难度。
如图4所示为本发明提出的开关算法应用于10bit SARADC时对应不同数字码的能量消耗示意图。从图中可以看出，其开关能耗很低，平均能耗为3.21CVref 2，与传统10bitSARADC相比，节省了99.76％的开关切换能耗。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种逐次逼近型模数转换器，其特征在于：包括采样开关、电容阵列、比较器和数字控制逻辑；采样开关采用的是一个差分结构，电容阵列包括上电容阵列和下电容阵列，输入信号Vip通过采样开关同相端连接到上电容阵列的上极板，输入信号Vin通过采样开关反相端连接到下电容阵列的上极板，上电容阵列的上极板与比较器同相输入端相连，下电容阵列的上极板与比较器的反相输入端相连，比较器的差分输出通过数字控制逻辑后产生相应的控制信号来控制电容阵列的下极板开关，从而使电容阵列的下极板连接到对应的参考电压上。
2.根据权利要求1所述的一种逐次逼近型模数转换器，其特征在于：所述电容阵列，在N位SARADC，整个电容阵列分为完全相同上下电容阵列，每个电容阵列包括一个dummy电容Cd，最低位电容C0以及最高位电容CN-3，其它电容按二进制权重进行分配，具体为：
①最高位电容CN-3
最高位电容CN-3分裂成与其他所有低位电容结构完全相同的结构，即CN-3在数值上等于所有其他低位电容的总和，其表达式为：
CN-3＝CD+C0+C1+C2+…+CN-4＝2N-3Cu
②最低位电容C0至次高位电容CN-4符合二进制电容权重，其表达式为：
Ci＝2iCu,0≤i≤N-4
③dummy电容Cd；
dummy电容与最低位电容C0的电容值相同，均为单位电容大小，为Cd＝Cu；
其中，上电容阵列的最高位电容所有下极板连接到参考电压Vref，其它所有低位电容下极板连接到GND；下电容阵列的最高位电容所有下极板连接到参考电压GND，其它所有低位电容下极板连接到Vref。
3.一种基于权利要求1至2所述的逐次逼近型模数转换器的低功耗开关算法，其特征在于：对于一个差分输入信号，经过SARADC的N次比较以后，得到N位数字输出码，进行N次比较包括两个阶段，具体为：
采样阶段：
步骤A1，输入信号Vip和Vin通过采样开关分别连接到上电容阵列和下电容阵列的上极板；
步骤A2，上电容阵列的最高位电容所有下极板连接到参考电压Vref，其它所有低位电容下极板连接到GND；
步骤A3，下电容阵列的最高位电容所有下极板连接到参考电压GND，其他它所有低位电容下极板连接到Vref；
转换阶段：
步骤B1，确定最高位D(N)及次高位D(N-1)；
步骤B2，确定第3高位D(N-2)；
步骤B3，根据第k次比较结果确定D(N+1-k)，4≤k≤N-1；
步骤B4，根据D(N)和D(2)的比较结果，确定D(1)。
4.根据权利要求3所述的基于逐次逼近型模数转换器结构的低功耗开关算法，其特征在于：所述B1具体包含如下步骤：
当采样阶段结束后，采样开关断开上下两个电容阵列与输入信号的连接，且上下两个电容阵列下极板的连接关系保持不变；此时，比较器直接对采样到的输入信号Vip和Vin的大小进行比较，得到D(N)的值；如果D(N)＝1，则需要将上电容阵列最高位电容的下极板从Vref连接到Vcm(Vcm＝1/2Vref)，下电容阵列最高位电容的下极板从GND连接到Vcm；如果D(N)＝0，则需要将上电容阵列中除了最高位电容以外的所有其他电容的下极板从GND连接到Vcm，下电容阵列中除了最高位电容以外的所有其他电容的下极板从Vref连接到Vcm；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-1)。
5.根据权利要求3所述的基于逐次逼近型模数转换器的低功耗开关算法，其特征在于：所述B2具体包含如下步骤：
根据D(N)和D(N-1)的比较结果，确定D(N-2)；
情况一：如果D(N)＝1,D(N-1)＝1，此时需要将上电容阵列CMSB-1,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-1,M位电容下极板从Vcm连接到Vref；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)；
情况二：如果D(N)＝1,D(N-1)＝0,此时需要将上电容阵列CMSB-2位至Cd电容下极板从GND连接到Vcm，下电容阵列CMSB-2位至Cd电容下极板从Vref连接到Vcm；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)；
情况三：如果D(N)＝0,D(N-1)＝1,此时需要将上电容阵列CMSB-2,M位至Cd,M位电容下极板从Vref连接到Vcm，下电容阵列CMSB-2,M位至Cd,M位电容下极板从GND连接到Vcm；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)；
情况四：如果D(N)＝0,D(N-1)＝0，此时需要将上电容阵列CMSB-1位电容下极板从Vcm连接到Vref，下电容阵列CMSB-1位电容下极板从Vcm连接到GND；当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N-2)。
6.根据权利要求3所述的基于逐次逼近型模数转换器的低功耗开关算法，其特征在于：所述步骤B3具体包含如下步骤：
根据D(N)和D(N-1)的比较结果，确定D(N+1-k)；
情况一：在D(N)＝1,D(N-1)＝1的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k位电容下极板从GND连接到Vcm，下电容阵列CMSB-2+k位电容下极板从Vref连接到Vcm，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)；
情况二：在D(N)＝1,D(N-1)＝0的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)；
情况三：在D(N)＝0,D(N-1)＝1的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vcm连接到Vref，下电容阵列CMSB-2+k,M位电容下极板从Vcm连接到GND，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)；
情况四：在D(N)＝0,D(N-1)＝0的情况下，如果D(N+2-k)＝1，此时需要将上电容阵列CMSB-2+k,M位电容下极板从Vref连接到Vcm，下电容阵列CMSB-2+k,M位电容下极板从GND连接到Vcm；如果D(N+2-k)＝0，此时需要将上电容阵列CMSB-2+k位电容下极板从Vcm连接到Vref，下电容阵列CMSB-2+k位电容下极板从Vcm连接到GND，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(N+1-k)。
7.根据权利要求3所述的基于逐次逼近型模数转换器的低功耗开关算法，其特征在于：所述步骤B4具体如下：
情况一：在D(N)为1的情况下，如果D(2)＝1,此时需要将上电容阵列的Cd,M位电容从Vcm连接到GND；如果D(2)＝0,此时需要将下电容阵列的Cd,M位电容从Vcm连接到GND。当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(1)；
情况二：在D(N)为0的情况下，如果D(2)＝1,此时需要将上电容阵列的Cd位电容从Vcm连接到GND；如果D(2)＝0,此时需要将下电容阵列的Cd位电容从Vcm连接到GND，当参考电压建立完全后，比较器对上下两电容阵列上极板电压进行比较，得到D(1)。
CN201810613627.2A 2018-06-14 2018-06-14 一种逐次逼近型模数转换器及其低功耗开关算法 Active CN109039332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810613627.2A CN109039332B (zh) 2018-06-14 2018-06-14 一种逐次逼近型模数转换器及其低功耗开关算法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810613627.2A CN109039332B (zh) 2018-06-14 2018-06-14 一种逐次逼近型模数转换器及其低功耗开关算法

Publications (2)

Publication Number Publication Date
CN109039332A true CN109039332A (zh) 2018-12-18
CN109039332B CN109039332B (zh) 2022-04-01

Family

ID=64609382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810613627.2A Active CN109039332B (zh) 2018-06-14 2018-06-14 一种逐次逼近型模数转换器及其低功耗开关算法

Country Status (1)

Country Link
CN (1) CN109039332B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109936370A (zh) * 2019-03-04 2019-06-25 东南大学 一种应用于sar adc的低功耗开关算法
CN110198169A (zh) * 2019-05-09 2019-09-03 东南大学 一种适用于sar adc的自适应预测型低功耗开关方法
CN110311677A (zh) * 2019-07-10 2019-10-08 湖北汽车工业学院 一种基于新型电容开关切换算法的sar adc
CN110380730A (zh) * 2019-07-04 2019-10-25 东南大学 一种应用于低电压sar adc的电容阵列开关方法
CN110912558A (zh) * 2019-11-29 2020-03-24 西安交通大学 两步非对称交替单调切换的逐次逼近型模数转换器
CN111371457A (zh) * 2020-03-12 2020-07-03 东南大学 一种模数转换器及应用于sar adc的三电平开关方法
CN111934689A (zh) * 2020-09-23 2020-11-13 电子科技大学中山学院 一种高精度模数转换器及转换方法
CN112039528A (zh) * 2020-07-22 2020-12-04 重庆中易智芯科技有限责任公司 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN112332847A (zh) * 2020-12-07 2021-02-05 东南大学 一种应用于逐次逼近型模数转换器的两电平开关方法
CN112583409A (zh) * 2020-12-28 2021-03-30 东南大学 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN113131934A (zh) * 2021-04-29 2021-07-16 东南大学 一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法
CN114095029A (zh) * 2021-11-26 2022-02-25 江苏科技大学 一种减少电容和开关数量的逐次逼近型模数转换器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056770A1 (en) * 2010-09-06 2012-03-08 Kabushiki Kaisha Toshiba Successive approximation register-analog digital converter and receiver
TW201424273A (zh) * 2012-12-14 2014-06-16 Univ Nat Chiao Tung 數位類比轉換電路及其權重誤差估測與校正方法
US9319059B1 (en) * 2015-06-06 2016-04-19 Texas Instruments Incorporated Calibrated SAR ADC having a reduced size
CN105553479A (zh) * 2016-01-27 2016-05-04 东南大学 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法
CN106301364A (zh) * 2016-08-25 2017-01-04 东南大学 一种逐次逼近型模数转换器结构及其低功耗开关方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056770A1 (en) * 2010-09-06 2012-03-08 Kabushiki Kaisha Toshiba Successive approximation register-analog digital converter and receiver
TW201424273A (zh) * 2012-12-14 2014-06-16 Univ Nat Chiao Tung 數位類比轉換電路及其權重誤差估測與校正方法
US9319059B1 (en) * 2015-06-06 2016-04-19 Texas Instruments Incorporated Calibrated SAR ADC having a reduced size
CN105553479A (zh) * 2016-01-27 2016-05-04 东南大学 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法
CN106301364A (zh) * 2016-08-25 2017-01-04 东南大学 一种逐次逼近型模数转换器结构及其低功耗开关方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIN-YI LIN 等: "A 0.3 V 10-bit 1.17 f SAR ADC With Merge and Split Switching in 90 nm CMOS", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—I: REGULAR PAPERS》 *

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109936370A (zh) * 2019-03-04 2019-06-25 东南大学 一种应用于sar adc的低功耗开关算法
CN109936370B (zh) * 2019-03-04 2023-03-24 东南大学 一种应用于sar adc的低功耗开关算法
CN110198169A (zh) * 2019-05-09 2019-09-03 东南大学 一种适用于sar adc的自适应预测型低功耗开关方法
CN110198169B (zh) * 2019-05-09 2022-12-13 东南大学 一种适用于sar adc的自适应预测型低功耗开关方法
CN110380730A (zh) * 2019-07-04 2019-10-25 东南大学 一种应用于低电压sar adc的电容阵列开关方法
CN110311677A (zh) * 2019-07-10 2019-10-08 湖北汽车工业学院 一种基于新型电容开关切换算法的sar adc
CN110912558B (zh) * 2019-11-29 2021-11-19 西安交通大学 两步非对称交替单调切换的逐次逼近型模数转换器
CN110912558A (zh) * 2019-11-29 2020-03-24 西安交通大学 两步非对称交替单调切换的逐次逼近型模数转换器
CN111371457A (zh) * 2020-03-12 2020-07-03 东南大学 一种模数转换器及应用于sar adc的三电平开关方法
CN111371457B (zh) * 2020-03-12 2023-05-23 东南大学 一种模数转换器及应用于sar adc的三电平开关方法
CN112039528B (zh) * 2020-07-22 2022-11-29 重庆中易智芯科技有限责任公司 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN112039528A (zh) * 2020-07-22 2020-12-04 重庆中易智芯科技有限责任公司 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN111934689B (zh) * 2020-09-23 2021-07-06 电子科技大学中山学院 一种高精度模数转换器及转换方法
CN111934689A (zh) * 2020-09-23 2020-11-13 电子科技大学中山学院 一种高精度模数转换器及转换方法
CN112332847A (zh) * 2020-12-07 2021-02-05 东南大学 一种应用于逐次逼近型模数转换器的两电平开关方法
CN112332847B (zh) * 2020-12-07 2024-03-15 东南大学 一种应用于逐次逼近型模数转换器的两电平开关方法
CN112583409A (zh) * 2020-12-28 2021-03-30 东南大学 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN112583409B (zh) * 2020-12-28 2024-03-15 东南大学 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN113131934A (zh) * 2021-04-29 2021-07-16 东南大学 一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法
CN114095029A (zh) * 2021-11-26 2022-02-25 江苏科技大学 一种减少电容和开关数量的逐次逼近型模数转换器
CN114095029B (zh) * 2021-11-26 2023-08-22 江苏科技大学 一种减少电容和开关数量的逐次逼近型模数转换器

Also Published As

Publication number Publication date
CN109039332B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
CN109039332A (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN106301364B (zh) 一种逐次逼近型模数转换器结构及其低功耗开关方法
CN105391451B (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN105007079B (zh) 逐次逼近型模数转换器的全差分增量采样方法
CN108055037A (zh) 一种逐次逼近型模数转换器及其开关切换方法
CN105553479B (zh) 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法
CN104124972A (zh) 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器
CN105723621A (zh) 使用数字斜坡模拟-数字转换器的混合模拟-数字转换器和相应的方法
CN111371457B (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN103595412B (zh) 低功耗小面积的电容阵列及其复位方法和逻辑控制方法
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN104253613B (zh) 一种sar adc的低压超低功耗高精度比较器
CN104467856A (zh) 一种高能效电容阵列逐次逼近型模数转换器及其转换方法
CN103618550A (zh) 电容阵列型的逐次逼近模数转换器及控制方法
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN110198169A (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN105187065A (zh) 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN104092466B (zh) 一种流水线逐次逼近模数转换器
CN105933007B (zh) 一种逐次逼近型模数转换器及其开关时序
CN104485960A (zh) 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN110995269A (zh) 一种适用于低电压sar adc设计的节能开关切换电路及其方法
CN109347480A (zh) 一种电容拆分结构的逐次逼近型模数转换器及其开关方法
Deng et al. A 12-bit 200KS/s SAR ADC with a mixed switching scheme and integer-based split capacitor array
CN109936370A (zh) 一种应用于sar adc的低功耗开关算法
CN111669179A (zh) 用于sar adc电容阵列的新型单向开关切换电路及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant