CN1934697A - 制造半导体器件的方法以及由所述方法获得的半导体器件 - Google Patents
制造半导体器件的方法以及由所述方法获得的半导体器件 Download PDFInfo
- Publication number
- CN1934697A CN1934697A CNA2005800090666A CN200580009066A CN1934697A CN 1934697 A CN1934697 A CN 1934697A CN A2005800090666 A CNA2005800090666 A CN A2005800090666A CN 200580009066 A CN200580009066 A CN 200580009066A CN 1934697 A CN1934697 A CN 1934697A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- groove
- cavity
- dielectric layer
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 145
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910008310 Si—Ge Inorganic materials 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 208000002925 dental caries Diseases 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种制造半导体器件的方法，该半导体器件包括衬底(1)和半导体主体(2)，在该半导体主体中，形成至少一个半导体元件，其中，在该半导体主体(2)中如下形成半导体岛(3)：通过在半导体主体(2)的表面中形成第一空腔(4)，所述第一空腔的壁由第一电介层(6)覆盖，其后借助于经由第一空腔(4)底部的钻蚀来除去半导体主体(2)的横向部分，由此在半导体主体(2)中形成空腔(20)，在该空腔上形成半导体岛(3)，并且其中，在半导体主体(2)的表面中形成第二空腔(5)，所述第二空腔的壁由第二电介质层覆盖，并且覆盖有第二电介质层的壁之一形成半导体岛(3)的侧壁。根据本发明，选择相同的电介质层(6)用于第一和第二电介质层，选择第二空腔(5)的横向尺寸和电介质层(6)的厚度使得第二空腔(5)基本上完全由电介质层(6)填充，并且选择第一空腔(4)的横向尺寸使得第一空腔(4)的壁和底部设有由电介质层(6)构成的均匀涂层。以这种方式，可以利用最少量的(掩模)步骤来形成与其环境隔离的半导体岛(3)。
Description
本发明涉及制造半导体器件的方法，该半导体器件包括衬底和半导体主体，在该半导体主体中，形成至少一个半导体元件，其中，在该半导体主体中如下形成半导体岛：通过在半导体主体的表面中形成第一凹槽，该第一凹槽壁由电介层覆盖，其后经由第一凹槽的底部借助于钻蚀(underetch)来除去半导体主体的横向部分，由此在半导体主体中形成空腔，在该空腔上形成半导体岛，并且其中，在半导体主体的表面中形成第二凹槽，所述第二凹槽壁由另一电介质层覆盖，并且将覆盖有另一电介质层的第二凹槽壁之一用于形成半导体岛的侧壁。
这种方法还特别适合用于制造例如包括集成功率器件的半导体器件。位于半导体岛内的半导体主体的部分则可以包括例如MOS(金属氧化物半导体)晶体管，而位于半导体岛外部的半导体主体部分可以包括一个或多个双极性晶体管。
从在2000年10月11日公开的编号为EP 1043769的欧洲专利说明书中获知一种在开篇段落所提及的方法类型。在所述文献中，给出了一种方法，在该方法中，在包括其上存在外延硅层的硅衬底的硅半导体主体中，通过利用绝缘层覆盖采取形成在半导体主体中的两个平行的所谓沟槽的形式的两个凹槽的壁来形成硅半导体岛。通过从沟槽底部进行蚀刻和钻蚀，在所述沟槽之间形成硅半导体岛。
在沟槽的端面处，在半导体主体中形成采取LOCOS(硅的局部氧化)区(例如参见图8)形式的隔离区或所谓的沟槽隔离区(例如参见图9)。因此，在这些侧面上限制所形成的半导体岛并由二氧化硅的区域支撑。描述了如何在沟槽隔离区的情况下，首先通过蚀刻形成这些隔离沟槽，其后用隔离层覆盖其壁且随后用多晶硅填充这些沟槽。接着，如对其中应用LOCOS隔离区的情形的描述产生将要形成的半导体岛的任一侧面上的沟槽。
该公知方法的缺点是由于其包括许多步骤而比较耗时。结果，该方法相对较昂贵，而且有用器件的产量也受到不利的影响。
因此，本发明的目的是提供一种在开篇段落中所提及类型的方法，其由于包含较少的步骤而比较便宜。
为了实现该目的，根据本发明在开篇段落中所提及类型的方法的特征在于：对于电介质层和另一电介质层使用相同的电介质层，将第二凹槽的横向尺寸和电介质层的厚度选择成使得第二凹槽被电介质层基本上完全填充，并且将第一凹槽的横向尺寸选择成使得通过电介质层为第一凹槽的壁和底部提供均匀的涂层。
本发明首先基于这样的认识：对于第一和第二凹槽的壁的隔离可以使用相同的隔离层。这已经导致工艺的简化。本发明还基于这样的认识：适当地选择电介质层的厚度和第二凹槽的宽度能够使后者在电介质层的沉积工艺过程中被完全填充。这导致工艺的进一步简化。实际上，所述选择意味着将第二凹槽的宽度选择成使其包括将要沉积的电介质层的厚度的大约两倍或(略微)低于两倍。将第一凹槽的宽度选择成使其大到该凹槽的壁和底部被电介质层均匀覆盖，而该凹槽的形状不会受到不利的影响并且该凹槽不被电介质层填充。由此，在该第一凹槽中，借助于各向异性蚀刻工艺来形成电介质层覆盖壁的部分，在该各向异性蚀刻工艺中，再次除去电介质层的平坦部分，例如在第一凹槽底部的部分，而第一凹槽的壁仍保留用电介质层的部分覆盖。本发明最后基于这样的认识：在这种各向异性蚀刻工艺中第二凹槽内的电介质层不被腐蚀或至少不被显著地腐蚀。因此根据本发明的方法可以包括相对较少的步骤并且带来高产量。
因此，在根据本发明的方法的优选实施中，在第一和第二凹槽形成之后，将电介质层施加在半导体主体的整个表面上，其后借助于各向异性蚀刻再次除去电介质层的平坦部分。
优选地，将第二凹槽形成为环绕第一凹槽的环形沟槽，在该沟槽内形成半导体岛，通过沟槽的宽度来形成第二凹槽的横向尺寸。因此容易将相邻或不相邻的半导体岛形成在半导体主体中。
在有利的实施例中，在提供电介质层之前，在半导体主体的表面中形成另外的沟槽，其具有与所述沟槽大概相同的宽度，结果，将半导体岛分为半导体子岛。所述分割可以如此进行以便于子岛也彼此完全被电分离，然而这不是必需的。这种变形的一个重要的优点是在电介质层沉积期间另外的沟槽被完全填充。这些沟槽由此构成填充肋，可以说一旦在半导体主体中形成位于半导体岛下方的空腔，就使该填充肋加强半导体岛。由此，减小了在该阶段对半导体岛造成(机械)损伤的风险。
优选地，从投影中看，沟槽的形状为正方形，并且形成另外的沟槽使其从正方形的侧边的中点延伸到位于中央的第一凹槽。由此容易在半导体主体中形成半导体岛的阵列或矩阵。
在根据本发明的方法的有利变形中，通过半导体衬底来形成半导体主体，在该半导体衬底上设置由不同半导体材料构成的两个半导体层。由此，在半导体主体中形成空腔期间，可以借助于抗蚀剂除去所述半导体主体中位于第一半导体层下面的部分，所述抗蚀剂相对于第一半导体层的材料具有选择性。可以以相似的方式相对于第二半导体层选择性地除去第一半导体层。除了对整个工艺的较好控制外，还可以制造具有非常小的厚度的半导体主体。
例如，可以通过将由硅和锗的混合晶体构成的第一半导体层施加到在其上存在或不存在硅外延层的硅衬底上，并且随后将由硅构成的第二半导体层施加到所述第一半导体层上，来实施后一种变形。选择Si-Ge混合晶体的组分和厚度使得，一方面，材料展现出与硅的最大偏离，而另一方面，外延生长所述层而又不含有许多缺陷仍是可能的。
因此，为了在半导体主体中形成空腔，优选在该变形中使用用于硅的抗蚀剂，其相对于第一半导体层的半导体材料，在这种情况下为硅-锗混合晶体，具有选择性。在一个变形中，在形成空腔之后，借助于相对于第二半导体层的半导体材料具有选择性的抗蚀剂来除去第一半导体层。优选地，一到达第一半导体层且因此与空腔相邻就停止对硅的选择性蚀刻，其后选择性地除去第一半导体层。
基于将空腔的横向尺寸选择成大到使空腔在半导体主体中在所述横向方向上延伸超出第二凹槽的事实，实现了使半导体岛与半导体主体的环绕部分完全(电)绝缘。在前一段落中最后提及的变形中，可以以简单的方式将空腔的横向扩展限制成直到第二凹槽，也可以在矩形几何形状的情况下如此。持续进行对第一半导体层的蚀刻，直到空腔处处到达第二凹槽，在该点处，蚀刻自动停止。
在有利的变形中，在空腔形成工艺中，使用所谓的蚀刻停止层，该蚀刻停止层位于半导体主体中处在所要形成的空腔的下侧。在硅半导体主体的情况下，为了该目的，或者可以使用含有硅和锗的混合晶体的层。
优选地，在形成空腔之后，其壁覆盖有另一电介质层。该层可以通过沉积或热氧化来形成。优选地，空腔填充有优选的高欧姆材料，例如polydox或者SIPOS。可以非常适合地将多晶硅用作空腔的填充剂，因为该材料的热膨胀系数近似等于单晶硅的热膨胀系数，结果，排除了在半导体主体的加热和/或冷却期间的问题。
本发明还包括借助于根据本发明的方法所获得的半导体主体。
参考下文中所描述的实施例，本发明的这些和其他方案将变得显而易见并且将对其进行详细说明。
在附图中：
除了作为平面图的图2之外，图1至8都是与借助于根据本发明的方法的实施例进行制造的连续阶段中的半导体器件的厚度方向成直角的示意性截面图，以及
图9和10是用于借助于根据本发明的方法制造大量半导体岛的不同的可行结构的示意性平面图。
附图未按比例进行绘制，并且为了清晰，放大了某些尺寸，例如厚度方向上的尺寸。只要可能，各附图中的相应区域或部件由相同的阴影线或相同的参考标记表示。
除了作为平面图的图2之外，图1至8都是与借助于根据本发明的方法的实施例进行制造的连续阶段中的半导体器件的厚度方向成直角的示意性截面图。用于形成器件10(参见图1)的起始元件为包括衬底1的半导体主体2，在这种情况下为由硅构成的半导体衬底。借助于外延在其上设置第一外延层11，该外延层包含硅和锗的混合晶体，并且在所述外延层上设置外延硅层12，其又设置有由硅和锗构成的外延混合晶体层8。通过硅层9的生长来结束外延工艺。在所述层的顶部，随后沉积例如由二氧化硅构成的硬掩模层M。Si-Ge层11和8的厚度的范围例如在1与50nm之间，同时这些层中的锗含量的范围在10与30at.％之间。在这种情况下，硅层12和9的厚度分别在20至30nm与大约2μm的范围内。
随后，(参见图2)，借助于光刻和蚀刻对硬掩模层M进行构图，不对如图2所示的掩模层M的阴影线部分进行所述处理。接着，借助于蚀刻在半导体主体2中形成两个凹槽(参见图3)：由形成闭合环的第二凹槽5环绕中央的第一凹槽4。图3至8的横截面是沿着图2的线III-III截取的。这些附图的左侧部分示出半导体主体2中位于中央凹槽4周围的部分，而这些附图的右侧部分示出半导体主体2中位于第二凹槽5周围的部分、即其位于图2中右侧的部分周围的部分。为了简明，从图3至8中省略了第二凹槽5中位于图2中的中央凹槽4左侧的部分。该省略部分与图3至8的右侧部分相同。
使第二凹槽5成形为如沟槽5，其宽度尺寸小于第一凹槽4的横向尺寸。在该例中，在半导体主体2中同时形成另外的沟槽7(参见图2)，在这种情况下为4个，所述另外的沟槽将第二凹槽5连接到第一凹槽4，所述另外的沟槽的宽度等于第二凹槽5的宽度。
随后，(参见图3)，借助于CVD(化学气相沉积)在半导体主体2的表面上设置电介质层6，在这种情况下为二氧化硅。选择该层6的厚度和凹槽4、5、7的尺寸使得第一凹槽4仅设置有均匀的由层6构成的涂层，而沟槽5(以及沟槽7)完全由电介质层6填充。
接着，(参见图4)，借助于各向异性蚀刻工艺，在这种情况下为所谓的干法/等离子蚀刻工艺，再除去电介质层6的平坦部分。结果，凹槽4的壁仍保持被电介质层6覆盖，而填充有所述电介质层的沟槽5(和7)仍保持被填充。
随后，(参见图5)，在硅层12中，借助于用于硅的蚀刻工艺，例如各向同性湿法化学蚀刻工艺，在第一凹槽4的下方和周围形成空腔20。在该工艺中，在该例中为Si-Ge层的层11用作蚀刻停止层，其限制空腔20的深度。合适的选择性蚀刻剂为热氨水溶液。然后继续该蚀刻工艺(参见图6)，例如从横向上看直到空腔20至少延伸到填充的沟槽5。由此在沟槽5内形成电绝缘半导体岛3，在该例中，该半导体岛包括层8、9的一部分，并且由通过沟槽5形成的绝缘区和覆盖第一凹槽4的壁的电介质层6的一部分来限制。正如该阶段的情况，空腔20自身可以保持被空气填充。用诸如氮气的惰性气体对其进行填充也是可能的。或者可以抽空和密封空腔20。
在该例中，另外的沟槽7将岛3分成四个子岛3A(参见图2)，因此，所述四个子岛相对于彼此也是电绝缘的。也被电介质层6填充的且比形成岛3和子岛3A的层8、9的厚度总和厚的沟槽7，还向后两者提供特定的坚固性。如果沟槽7不在两个凹槽4、5之间形成完全连接，则也可以获得所述坚固性。子岛3A的相互电绝缘和岛3与子岛的加固也是可以分别执行的功能，并且因此不像该例，不必同时执行。
在该例中(参见图7)，借助于相对于硅而选择性地蚀刻Si-Ge的蚀刻剂来继续空腔20的蚀刻。例如，合适的选择性蚀刻剂是按照1∶2∶3的(体积)比的氟化氢、过氧化氢和醋酸的混合物。以这种方式，除去与空腔20毗连的含Si-Ge层11、8的部分。以这种方式，形成岛3/子岛3A，在该例中，其仅包含硅。随后，利用例如由二氧化硅构成的薄电介质层30覆盖空腔20的壁。这可以通过短的热氧化来实现。在该例中，通过首先沉积薄的多晶硅层30，随后借助于氧化将其转变为含二氧化硅的层30，来形成层30。
接着，(参见图8)，用高欧姆多晶硅40填充空腔。或者可以用例如公知为SIPOS或POLYDOX的含氧多晶硅填充所述空腔。多晶硅的优点在于其热膨胀系数近似等于单晶硅的热膨胀系数。
在该例的发明方法的有利变形中，借助于选择性地蚀刻硅的蚀刻剂的蚀刻在图5所示的阶段停止，即，仅在少量的横向钻蚀之后停止，然而所述少量的横向钻蚀足以允许空腔20与Si-Ge毗连。紧接着借助于合适的蚀刻剂蚀刻Si-Ge层(如图9所示)。以这种方式，空腔20较深的部分可以具有相对较小的横向尺寸，而空腔20总体上仍可以延伸至沟槽5，而不能延伸超过不必要的大距离，即超出沟槽5。结果，在这种情况下，需要较少的材料来填充空腔20。
然后通过在岛3/子岛3A的内部或外部形成诸如MOS或双极性晶体管的有源半导体元件来完成器件10的制造。为了该目的，使用在IC技术领域中通常使用的工艺和工艺步骤。当然，器件10可以设置有一个或多个其他有源和/或无源元件，例如二极管、电阻器、线圈和电容器。还形成连接导体和/或键合焊盘的合适图案，并且借助于诸如切割的分离技术来提供可以包括分立或半分立器件10或甚至IC的独立半导体器件10。
图9和10是用于借助于本发明的方法制造大量半导体岛的不同的可行结构的示意性平面图。图9示出大量的如在上面给出的例子中的第一和第二凹槽4、5、4’、5’以及另外的沟槽7、7’的组合的六边形结构。虚线示出所形成的空腔20、20’的周线。该结构大致等同于闭合的球形封装体并且因为其高度的半导体主体2的效率而具有吸引力。
图10示出多个岛3和子岛3A的立方结构，如在上面给出的例子中所讨论的那样。在该更为实际的结构中，空腔20、20’彼此接触。图10示出三个空腔20、20’、20”的阵列。
本发明不限于上述典型实施例，并且对于本领域技术人员来说，在本发明的范围内许多变形和修改是可能的。例如，可以制造具有不同几何形状和/或不同尺寸的器件。应该明确注意到的是，本文中所使用的术语“岛”应被理解为也包含“半岛”。这意味着，例如，第二凹槽可以具有中断，其结果是该岛(电)连接到半导体主体位于所述岛外部的部分。如果岛包括子岛，一个或多个所述子岛连接到半导体主体位于所述子岛外部的部分也是可能的。此外，另外的凹槽/沟槽可以设有一个或多个中断。由此可以将岛(或半岛)细分为具有蜿蜒结构的区域。
还应该注意的是，在上面给出的例子中包含Si-Ge的第一半导体层可以有利地用于位于岛内部或外部的半导体元件。如果例如在岛外部形成双极性晶体管(如在介绍部分所提及的专利说明书中所描述的那样)，则Si-Ge层可以用于提高双极性晶体管的特性。在岛内部，可以形成例如MOS晶体管的地方，例如可以使用与Si-Ge层的存在相关的(机械)应力，来影响例如不是PMOST而是NMOST中的迁移率。
值得注意的是，在本发明的范围内，或者可以使用除在例子中所提及的那些材料之外的材料。此外，对于上述材料或其他材料，可以使用其他沉积技术，例如外延、CVD(化学气相沉积)、溅射和蒸镀。取代湿法化学蚀刻方法，可以使用“干法”技术，例如等离子体蚀刻，反之亦然。
最后，值得注意的是，无论是否采用集成电路的形式，器件可以包括额外的有源或无源半导体元件或电子元件，例如大量的二极管和/或晶体管和电阻器和/或电容器。制造工艺当然有效地与此相适应。
Claims (16)
1、一种制造半导体器件(10)的方法，该半导体器件包括衬底(1)和半导体主体(2)，在该半导体主体中，形成至少一个半导体元件，其中，在该半导体主体(2)中如下形成半导体岛(3)：通过在该半导体主体(1)的表面中形成第一凹槽(4)，该第一凹槽的壁由电介层(6)覆盖，其后借助于经由该第一凹槽底部的钻蚀来除去该半导体主体(2)的横向部分，由此在该半导体主体(2)中形成空腔(20)，在该空腔上形成所述半导体岛(3)，并且其中，在该半导体主体的表面中形成第二凹槽(5)，所述第二凹槽的壁由另一电介质层覆盖，并且将覆盖有所述另一电介质层的所述第二凹槽的壁之一用于形成所述半导体岛(3)的侧壁，其特征在于：对于所述电介质层和所述另一电介质层使用相同的电介质层(6)，选择所述第二凹槽(5)的横向尺寸和所述电介质层(6)的厚度使得所述第二凹槽(5)基本上完全由所述电介质层(6)来填充，并且选择所述第一凹槽(4)的横向尺寸使得所述第一凹槽(4)的壁和底部设置有由所述电介质层(6)构成的均匀涂层。
2、如权利要求1所述的方法，其特征在于，在形成所述第一和第二凹槽(4、5)之后，将所述电介质层(6)施加到所述半导体主体(2)的整个表面上，其后借助于各向异性蚀刻来再次除去所述电介质层(6)的平坦部分。
3、如权利要求1或2所述的方法，其特征在于，将所述第二凹槽(5)形成为环绕所述第一凹槽(4)的环状沟槽(5)，在该沟槽内，形成所述半导体岛(3)，依据所述沟槽(5)的宽度形成所述第二凹槽(5)的横向尺寸。
4、如权利要求1、2或3所述的方法，其特征在于，在设置所述电介质层(6)之前，在所述半导体主体(2)的表面中形成另外的沟槽(7)，其具有与所述沟槽(5)的宽度大约相同的宽度，结果，将所述半导体岛(3)分成半导体子岛(3A)。
5、如权利要求4所述的方法，其特征在于，从投影中看，所述沟槽(5)的形状为正方形，并且将所述另外的沟槽(7)形成为从所述正方形的侧边中点延伸到位于中央的所述第一凹槽(4)。
6、如前述权利要求中任意一项所述的方法，其特征在于，通过半导体衬底(1)来形成所述半导体主体(2)，在该半导体衬底上设有由不同的半导体材料构成的两个半导体层(8、9)。
7、如权利要求6所述的方法，其特征在于，在硅衬底(1)上设置由硅和锗的混合晶体构成的第一半导体层(8)，并在其上设置由硅构成的第二半导体层(9)。
8、如权利要求6或7所述的方法，其特征在于，为了在所述半导体主体(2)中形成所述空腔(20)，使用相对于所述第一半导体层(8)的半导体材料具有选择性的用于硅的蚀刻剂。
9、如权利要求8所述的方法，其特征在于，在形成所述空腔(20)之后，借助于相对于所述第二半导体层(9)的半导体材料具有选择性的蚀刻剂来除去所述第一半导体层(8)。
10、如权利要求8或9所述的方法，其特征在于，在所述空腔(20)形成期间，所述空腔(20)一到达所述第一半导体层(8)就停止对硅的蚀刻，其后选择性地除去所述第一半导体层。
11、如前述权利要求中任意一项所述的方法，其特征在于，将所述空腔(20)的横向尺寸选择成大到使所述半导体主体(2)中的所述空腔(20)在该横向方向上延伸至或超出所述第二凹槽(5)。
12、如前述权利要求中任意一项所述的方法，其特征在于，在所述半导体主体(2)中，用与其中形成所述空腔(20)的所述半导体主体(2)的叠层部分(12)不同的半导体材料形成另一层(11)。
13、如前述权利要求中任意一项所述的方法，其特征在于，在形成所述空腔(20)之后，其壁用不同的电介质层(30)覆盖。
14、如前述权利要求中任意一项所述的方法，其特征在于，在形成所述空腔(20)之后，该空腔优选用高欧姆材料(40)来填充。
15、如权利要求13所述的方法，其特征在于，所述空腔(20)由多晶硅来填充。
16、借助于前述权利要求中任意一项所述的方法获得的半导体器件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04101185 | 2004-03-23 | ||
| EP04101185.9 | 2004-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1934697A true CN1934697A (zh) | 2007-03-21 |
| CN100505208C CN100505208C (zh) | 2009-06-24 |
Family
ID=34961182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800090666A Expired - Fee Related CN100505208C (zh) | 2004-03-23 | 2005-03-11 | 制造半导体器件的方法以及由所述方法获得的半导体器件 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7381656B2 (zh) |
| EP (1) | EP1730771A1 (zh) |
| JP (1) | JP2007531259A (zh) |
| KR (1) | KR20060133024A (zh) |
| CN (1) | CN100505208C (zh) |
| TW (1) | TW200603255A (zh) |
| WO (1) | WO2005093824A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102867883A (zh) * | 2011-07-08 | 2013-01-09 | 茂迪股份有限公司 | 半导体基材表面结构与形成此表面结构的方法 |
| CN109801876A (zh) * | 2017-11-16 | 2019-05-24 | 英飞凌科技股份有限公司 | 用于制造半导体器件的方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8995921B2 (en) | 2004-09-10 | 2015-03-31 | Interdigital Technology Corporation | Measurement support for a smart antenna in a wireless communication system |
| EP1966822A1 (en) * | 2005-12-22 | 2008-09-10 | Nxp B.V. | Method of manufacturing a semiconductor device |
| US7838389B2 (en) * | 2008-05-30 | 2010-11-23 | Freescale Semiconductor, Inc. | Enclosed void cavity for low dielectric constant insulator |
| US7919388B2 (en) * | 2008-05-30 | 2011-04-05 | Freescale Semiconductor, Inc. | Methods for fabricating semiconductor devices having reduced gate-drain capacitance |
| FR3009887B1 (fr) * | 2013-08-20 | 2015-09-25 | Commissariat Energie Atomique | Procede ameliore de separation entre une zone active d'un substrat et sa face arriere ou une portion de sa face arriere |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2443122A1 (fr) | 1978-11-14 | 1980-06-27 | Commissariat Energie Atomique | Dispositif de stockage d'une source de photons et d'irradiation d'un corps par le rayonnement de la source |
| DE3715232A1 (de) | 1987-05-07 | 1988-11-17 | Siemens Ag | Verfahren zur substratkontaktierung bei der herstellung von durch isolationsgraeben getrennten bipolartransistorschaltungen |
| US5576221A (en) * | 1993-12-20 | 1996-11-19 | Nec Corporation | Manufacturing method of semiconductor device |
| US5972758A (en) * | 1997-12-04 | 1999-10-26 | Intel Corporation | Pedestal isolated junction structure and method of manufacture |
| US6285057B1 (en) * | 1999-11-17 | 2001-09-04 | National Semiconductor Corporation | Semiconductor device combining a MOSFET structure and a vertical-channel trench-substrate field effect device |
| US6291310B1 (en) * | 1999-11-24 | 2001-09-18 | Fairfield Semiconductor Corporation | Method of increasing trench density for semiconductor |
| US20030045119A1 (en) * | 2001-09-06 | 2003-03-06 | Hsiao-Lei Wang | Method for forming a bottle-shaped trench |
| US6727150B2 (en) * | 2002-07-26 | 2004-04-27 | Micron Technology, Inc. | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers |
| KR100745885B1 (ko) * | 2006-07-28 | 2007-08-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
-
2005
- 2005-03-11 WO PCT/IB2005/050883 patent/WO2005093824A1/en active Application Filing
- 2005-03-11 US US10/599,032 patent/US7381656B2/en not_active Expired - Fee Related
- 2005-03-11 CN CNB2005800090666A patent/CN100505208C/zh not_active Expired - Fee Related
- 2005-03-11 KR KR1020067021513A patent/KR20060133024A/ko not_active Application Discontinuation
- 2005-03-11 EP EP05708997A patent/EP1730771A1/en not_active Withdrawn
- 2005-03-11 JP JP2007504526A patent/JP2007531259A/ja not_active Withdrawn
- 2005-03-18 TW TW094108401A patent/TW200603255A/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102867883A (zh) * | 2011-07-08 | 2013-01-09 | 茂迪股份有限公司 | 半导体基材表面结构与形成此表面结构的方法 |
| CN102867883B (zh) * | 2011-07-08 | 2015-04-22 | 茂迪股份有限公司 | 半导体基材表面结构与形成此表面结构的方法 |
| CN109801876A (zh) * | 2017-11-16 | 2019-05-24 | 英飞凌科技股份有限公司 | 用于制造半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1730771A1 (en) | 2006-12-13 |
| JP2007531259A (ja) | 2007-11-01 |
| WO2005093824A1 (en) | 2005-10-06 |
| TW200603255A (en) | 2006-01-16 |
| KR20060133024A (ko) | 2006-12-22 |
| CN100505208C (zh) | 2009-06-24 |
| US7381656B2 (en) | 2008-06-03 |
| US20070197043A1 (en) | 2007-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220181211A1 (en) | Composite Wafer, Semiconductor Device and Electronic Component | |
| CN1085405C (zh) | 具有槽隔离结构的半导体器件的制造方法 | |
| CN1288745C (zh) | 具有提升的非本征基极的双极晶体管及其形成方法 | |
| CN1474436A (zh) | 具有自对准节接触孔的半导体器件及其制造方法 | |
| EP1164637A3 (en) | Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer | |
| US7265031B2 (en) | Methods of fabricating semiconductor-on-insulator (SOI) substrates and semiconductor devices using sacrificial layers and void spaces | |
| US6879000B2 (en) | Isolation for SOI chip with multiple silicon film thicknesses | |
| CN1627487A (zh) | 环绕栅极场效应晶体管 | |
| US20030193077A1 (en) | Bipolar transistor and method of fabricating the same | |
| CN100505208C (zh) | 制造半导体器件的方法以及由所述方法获得的半导体器件 | |
| CN111370368B (zh) | 一种半导体芯片密封环及其制造方法 | |
| US20030146490A1 (en) | Semiconductor device and method of providing regions of low substrate capacitance | |
| US7772673B1 (en) | Deep trench isolation and method for forming same | |
| US9412833B2 (en) | Narrow semiconductor trench structure | |
| US6661068B2 (en) | Semiconductor device and method of providing regions of low substrate capacitance | |
| WO2005065089A3 (en) | Method of manufacturing a semiconductor component, and semiconductor component formed thereby | |
| WO2006118673A3 (en) | Method of forming shallow trench isolation structures in the logic and memory areas | |
| US7867841B2 (en) | Methods of forming semiconductor devices with extended active regions | |
| US7858489B2 (en) | Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor | |
| US7816758B2 (en) | Integrated circuit having laterally dielectrically isolated active regions above an electrically contacted buried material, and method for producing the same | |
| CN114388496A (zh) | 利用具有<111>晶体取向的块体半导体基板的装置集成方案 | |
| CN1215534C (zh) | 半导体器件 | |
| US20090039428A1 (en) | Fabricating method for silicon on insulator and structure thereof | |
| CN110707009A (zh) | 通孔结构的制备方法以及三维存储器的制备方法 | |
| US20230125584A1 (en) | Semiconductor structure with semiconductor-on-insulator region and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20071019 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071019 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20110311 |