Nothing Special   »   [go: up one dir, main page]

CN1791966A - 通过掩模用横向过生长来制备氮化镓衬底以及由此制备的器件 - Google Patents

通过掩模用横向过生长来制备氮化镓衬底以及由此制备的器件 Download PDF

Info

Publication number
CN1791966A
CN1791966A CNA2004800139080A CN200480013908A CN1791966A CN 1791966 A CN1791966 A CN 1791966A CN A2004800139080 A CNA2004800139080 A CN A2004800139080A CN 200480013908 A CN200480013908 A CN 200480013908A CN 1791966 A CN1791966 A CN 1791966A
Authority
CN
China
Prior art keywords
gan
gallium nitride
epitaxial loayer
regrowth
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800139080A
Other languages
English (en)
Inventor
B·博蒙
J-P·福里
P·吉巴尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saint Gobain Lumilog SAS
Original Assignee
Lumilog SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumilog SA filed Critical Lumilog SA
Publication of CN1791966A publication Critical patent/CN1791966A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

使用多个步骤通过外延横向过生长来生长氮化镓衬底。在具有开口区的被掩盖衬底上，选择性生长产生了第一三角形条纹，其中大多数螺位错弯曲了90°。在第二步骤中，改变生长条件以提高横向生长速率并产生平坦的(0001)表面。在该阶段，表面上的位错密度＜5×107cm－2。位错主要位于一起夹断的两个横向生长面之间的聚合区。为了进一步降低位错密度，完成第二掩盖步骤，开口正好位于第一开口上方。聚合区的螺位错(TDs)不在顶层扩展。因此在整个表面上位错密度降到＜1×107cm－2之下。

Description

通过掩模用横向过生长来制备氮化镓衬底 以及由此制备的器件
技术领域
本发明涉及适于后续生长有效器件结构的高质量氮化镓晶片及其制备方法。
背景技术
1995年底展示了基于室温下运行的GaInN MQWs cw的蓝-紫激光二极管(LDs)。通过金属有机汽相外延在蓝宝石上生长有源结构(Jpn.J.Appl.Phys，35，L74(1996))。然而，GaN/蓝宝石衬底上的螺位错(threadingdislocations，TDs)密度介于108cm-2和109cm-2之间的这些第一LDs遭受到退化的损害。当被用来制备LDs结构的GaN晶片中的位错密度在107cm-2以下时，这些蓝-紫激光二极管的运行寿命可以达到10000小时。用外延横向过生长(Epitaxial Lateral Overgrowth，ELO)技术确实达到了这样的低位错密度。ELO技术的描述如下：首先，在蓝宝石或者6H-SiC上生长几μm厚的GaN层。其次，用诸如CVD或者PECVD的成熟技术来沉积电介质(SiO2或者SiN)掩模。用标准的光刻技术在掩模中开口由窗口区所分隔的一组平行条纹(stripes)。在初始的再生长期间，或者在MOVPE(T.S.Zheleva，O.-H.Nam，M.D.Bremser，R.F.Davis，Appl.Phys.，71，2472(1997))或者HVPE[A.Sakai，H.Sunakawa and A.Usui，Appl.Phys.Lett.71，2259(1997)]乃至升华生长(S.Kurai，K.Nishino，S.Sakai，Jpn.J.Appl.Phys.，36，L184(1997))中，获得选择区外延。这意味着后续生长是在窗口中起始的，而在电介质掩模上没有任何的成核。在适当条件下，并且一旦GaN生长膜到达条纹，即掩模水平，则掩模上方的外延横向生长开始，最终导致完全的聚合(coalescence)和适于制备器件的光滑表面。基本思想在于该技术会导致对缺陷的过滤：在窗口之上，复制了下面GaN模板的微结构，而横向生长的材料(在掩模上方)没有缺陷。掩盖区阻止了起因于模板的螺位错的扩展(propagation)，因为横向生长从没有TD的垂直面(vertical facets)开始。
目前，存在两种主要的ELO技术：较简单的一种技术涉及在形成条纹的开口上的单个生长步骤。在该一步ELO(1S-ELO)中，开口中的生长与下面的GaN模板保持一致(remains in registry)(连贯的部分)，而掩模上的GaN则横向地延伸(翼翅)(图2)。然而，在该方法中，表面的一些部分保持高缺陷(开口上的连贯部分和聚合边界)。这使得ELO上的LDs技术也变得复杂，因为不得不在模板上层的好部分上而制备器件结构，由此产出率较低。
相反地，在两步ELO(2S-ELO)过程(图3)中，监控第一步的生长条件以获得三角形的条纹。该技术例如在US6325850中得到充分的描述。在这些条纹内部，当起因于模板的螺位错遇到倾斜的横向面时，它们被弯曲了90°。在第二步骤中，改变生长条件以获得完全的聚合。在该两步ELO中，仅仅聚合边界有缺陷。在2S-ELO技术中，TDs密度减小到约107cm-2。确实，位错90°的弯曲是关键特征，其在2S-ELO中将TDs密度减少到掩模的简单阻塞之外。当位错遇到{11-22}横向面时，它们的线受到两种力，一种用于保持线与表面正交，而第二种用于将位错与其伯格斯矢量(Burgers vector)对准。
发明内容
本发明的目的旨在提供制备GaN衬底的方法，其中在整个表面上降低了TDs密度，由此使它适合于LDs制备。根据本发明，衬底包括其中已形成有开口区的掩模。通过掩模层有选择地生长。掩模层和选择性生长层交替地配置在两个或多个层上。后续的掩模正好平行地放置在彼此的顶上(placed exactly parallel on top of each other)。
在该方法中，使用了两步ELO技术(US6325850中所描述的2S-ELO)。在该方法制备的层中，剩余的位错位于聚合边界中，在掩盖区的中间。正好位于第一掩模的顶上的第二掩模防止了这些剩余位错的扩展。与US6051849 Davis et al，1999，WO 99/44224，Davis et al，1999，US 6111277，Ikeda，2000，US 6015979 Sugiara et al，(2000)，US2001/0003019A1中描述的过程相反，其中必须相对于第一掩模偏移第二掩模，在本发明中，这两个掩模必须正好在每个顶上以阻止聚合边界处TDs的扩展。
附图说明
现在参照附图和实例来描述根据本发明的过程的几个实施例。
●图1显示由在裸衬底上沉积氮化硅，沉积低温GaN缓冲层，以及在最终生长温度下退火该缓冲层而形成的岛(a)；在完全聚合之前所生长的层，已通过沿着[10-10]方向的横向延伸而生长(b)。
●图2是垂直于GaN[1-100]方向的示意性剖视图，所述GaN是通过如多个文件中所描述的标准一步ELO(1S-ELO)而生长的。
●图3是GaN的示意性剖视图，所述GaN通过两步ELO(2S-ELO)过程生长并作为本发明中的开始层。
●图4是GaN的示意性剖视图，所述GaN首先通过MOVPE中的两步方法生长，然后在正好与第一掩模组一致的掩模图案上生长，第二再生长也是两步工艺。最左下部分对应于根据两步ELO生长的GaN的TEM图像。
●图5是本发明的另一图示，其中在GaN生长了几μm之后放置第二掩模。在这种情况下，聚合边界处的TDs开始分叉(diverge)，因此第二掩模对于阻止聚合边界的TDs以及从第一ELO的顶点(apex)弯曲TDs是有效的。
●图6：在该方法的该变化中，在第一ELO的完全聚合之前沉积第二掩模，由此产生了形状可控的空隙(空隙设计)
●图7显示ELO的演变，其中在物质输运(mass transport)下刻沟槽以产生适当高度的空隙。
●图8，示意性地显示了第二掩模间距(pitch)正好是第一掩模间距的两倍的实例。这允许更宽的无缺陷条纹。
●图9.通过HVPE进行生长，在正好与第一掩模组一致的掩模图案上生长。第二再生长也是两步工艺。最左下部分对应于根据两步ELO生长的GaN的TEM图像(V.Wagner et al，APL(2002))。在该实例中，开口是5μm宽，间距13μm，由于应力或杂质，在聚合之前出现缺陷。
●图10是根据本发明通过HVPE生长的另一实例，其中开口是5μm，间距15μm。TDs横向扩展而不产生新缺陷，但在聚合边界中，形成一束位错，其通过第二掩模消除。
●图11集中了一些用于根据本发明的开口的可能图案。
具体实施方式
本发明涉及制备氮化镓(GaN)外延层的过程，包括：
-在衬底上沉积GaN层，
-沉积具有多个第一开口形成图案(first openings forming patterns)的第一掩模，
-在外延条件下在所述掩模上第一再生长氮化镓层，
-第二再生长氮化镓，用掺杂剂作为横向生长相对于垂直生长的增强剂(enhancer)，由此引发氮化镓特征的沉积和所述特征的各向异性生长及横向生长，
-沉积具有多个第二开口的第二掩模，正好在第一掩模之上形成与第一开口相同的图案，倘若第一开口图案的间距正好等于第二开口的间距或正好是第二开口间距的两倍，
-在外延条件下在第二掩模上第三再生长氮化镓层，
-第四再生长氮化镓，用掺杂剂作为横向生长相对于垂直生长的增强剂，以便引发氮化镓特征的沉积和所述特征的各向异性生长及横向生长。
在第二和第四再生长期间可提高温度以增强横向生长。在第二和第四再生长期间横向生长的增强也可以通过提高氨相对于镓源的分压比率或在第二和第四再生长期间降低压力来实现。
开口可以是不同类型的，例如条纹、或可选自多边形特别是六边形、三角形或者上述开口的组合的点状开口(punctual openings)。多个开口图案的每一个都可成形于(takes form in)在几乎平行于衬底表面的平面中沿一个方向排列的图案元件中。有利地，该周期图案沿着[1010]方向。
图案的间距或者换句话说图案的周期可以是一维的或二维的。图11集中了适合于本发明的各种可能图案的例子(见实例7)。
多个图案中的一个的图案元件间距与多个图案中的另一个的图案元件间距可以彼此不同，但在该特殊情况下，所述多个图案保持彼此平行。
当开口是条纹的形式时，它们通常具有小于10μm的宽度。
衬底或氮化镓相对于衬底总面积的暴露比例(或总开口面积)在5％和80％之间，有利地在5％和50％之间。
电介质层优选是SixNy类型的层，特别是Si3N4。也可以使用SiO2，但也可以使用其它熟知的电介质。
根据本发明的过程在第二和第四再生长中所使用的掺杂剂选自镁、锑或铋。
通过金属有机汽相外延(Metal Organic Vapour Phase Epitaxy，MOVPE)、或卤化物汽相外延(Halide Vapour Phase Epitaxy，HVPE)、闭合空间汽相输运(Close Space Vapour transport，CSVT)或上述生长方法中的两个的组合来进行根据本发明的过程的第二和第四再生长。
GaN顶层10可以是非故意(non-intentionally)掺杂的，或是n型的或p型的。通过适当地引入汽相掺杂杂质来获得N型和P型掺杂，诸如用于n掺杂的硅或氧或者用于p掺杂的Mg。
根据另一有利的变化，可以多次重复(repeated more than one time)根据本发明过程主题的步骤系列，以进一步减小TDs密度。
本发明还涉及外延氮化镓层，所述外延氮化镓层可通过包含在本发明范围内的过程而获得。有利地，所述外延氮化镓层具有介于1μm和1000μm之间的厚度并可选地与其衬底分离。
本发明进一步涉及与衬底分离的GaN独立晶体(free standingcrystal)，其可通过包含在本发明范围内的过程而获得，其特征在于，它具有介于10μm和1000μm之间的厚度，还涉及厚独立GaN，所述厚独立GaN通过加厚，通过HVPE或者CSVT根据本发明的过程所获得的GaN外延层而获得。
本发明还涉及光电组件，尤其是激光二极管，其特征在于，它们是用如上所述的氮化镓外延层而制备的。
将参照附图来说明本发明的优选实施例。
制备上述衬底的方法包括如图3和图4所示的几个步骤：
[1]优选通过使用金属有机汽相外延(MOVPE)来进行外延生长，虽然也可以使用卤化物汽相外延(HVPE)和闭合空间汽相输运(CSVT，也称作升华)。
[2]衬底1通常具有几百μm的厚度(尤其是大约300μm)，并可以选自由蓝宝石、ZnO、6H-SiC、4H-SiC、3C-SiC、Si、LiGaO2、LiAlO2、MgAl2O4、ZrB2、GaAs、HfB2、AlN、GaN、MgAl2O4所组成的组，优选是蓝宝石(0001)。
[3]优选地，载气是N2/H2的混和物。
[4]下面的段落[4]至[10]针对制备GaN层3的优选过程。制备氮化镓(GaN)层3的过程的特征在于，它包括在衬底1上沉积用作纳米掩模(nanomask)的氮化硅层2以及在外延沉积条件下在掩盖的衬底上生长GaN以促使氮化镓特征的沉积，并且继续各向异性生长直到各种特征的聚合。也可以使用术语“岛”或“特征”。
[5]在由SiN纳米掩盖之后，通常分两步进行氮化镓沉积。
[6]在第一步骤中，在大约600℃的温度下，沉积GaN缓冲层，从GaN缓冲层出现GaN岛，然后在更高的温度下(大约1000-1100℃)，从所述岛生长外延层。
[7]在从～600℃沉积成核层到最终生长温度的温度上升(ramping)期间，规则的岛于是加以发展(develop)。
[8]然后，GaN生长继续下去直到完全聚合，所述GaN生长在SiN覆盖的表面上沿[1010]方向从这些岛横向地进行。图1(b)显示正好在聚合之前的表面。该过程导致了比通常过程更高的GaN晶体质量。在获得所述特征之后，用MOVPE或HVPE继续生长。
[9]高分辨率显微镜检查显示，规则特征或规则岛中的位错密度比存在于第一层中的位错密度低得多，所述规则特征或规则岛因此是在没有异质外延应变的情况下生长的。
[10]下面的段落[10]至[17]针对实例1所示的特定实施例。根据所述实施例，通过同时施加硅烷和氨，在生长室中在GaN外延层3上原位(in situ)沉积氮化硅层4。此后蚀刻该层，以定义孔5(或开口5)并暴露出衬底的面对区(facing regions)。
[11]用光刻来图案化掩模层并通过反应离子蚀刻(reactive ionetching，RIE)进行电介质蚀刻。条纹形式的孔5定义在氮化硅掩模中，因而在测微特征(micrometric feature)上暴露氮化镓表面。孔可优选为规则多边形。有利地，条纹形式的孔具有小于10μm的宽度，条纹长度由衬底尺寸所限制。孔的间隔是规则的，必须允许局部氮化镓外延且接着进行各向异性生长及横向生长。通常，衬底的暴露区部分(或总开口区)介于5％至80％之间，优选介于5％至50％之间。已经发现氮化镓没有沉积在氮化硅掩模上。
[12]第一掩模层4和第二掩模层8具有约2-10nm的厚度并由生长室内沉积的氮化硅组成。每个掩模都具有延伸在GaN[1-100]方向上(图5的垂直方向)的多个开口。在第一掩模层4和第二掩模8的每一个中，掩模区的宽度例如为2-5μm，间距例如为5-15μm。掩模和间距在第一掩模和第二掩模之间分别是相同的。
[13]在被掩盖及被蚀刻的衬底上在外延沉积条件下再生长GaN，以促使面对区上GaN 6的沉积及所述特征的各向异性生长和横向生长，继续横向生长直到形成具有{11-22}横向面的三角形条纹(ELO的第一步骤)。
[14]随后，为了促进导致特征7的完全聚合的横向生长，在存在有选自镁、锑或铋(也就是，Mg、Sb、Bi)的掺杂剂时(和/或在更高温度下，和/或在更低操作压力下，和/或以更高的氨相对于TMG的分压比率)继续沉积氮化镓。(ELO的第二步骤)
[15]有利地，这些层具有在整个表面上所测得的在107cm-2中间的(mid 107cm-2)TDs密度，在条纹之间＜107cm-2。
[16]随后，在层7上沉积第二掩模8，在所述第二掩模8中，多个开口9正好布置在第一掩模4之上(图4)。确实，它们以这样一种方式来排列，使得阻止了由第一层7的聚合边界所引起的TDs在生长层中扩展。对比其它技术US6051849 Davis et al，1999，WO 99/44224，Davis et al，1999，US6111277，Ikeda，2000，US 6015979，Sugiara et al，(2000)，US2001/0003019A1，其中必须相对于第一掩模来移动第二掩模，以干扰螺位错(在开口之上)在上层中扩展，在本发明中，两个掩模必须正好一致以获得TDs减少机制的优点。2S-ELO技术(US6325850)防止在开口之上出现TDs。
[17]根据另一有利的实施例，按[13]-[14]所述的两个步骤进行第二外延再生长。
[18]这将最顶层(在该实施例中第二选择生长层10)处的选择生长层中的TDs密度降到大约107cm-2。
[19]根据本发明的衬底是衬底1、中间完全聚合2S-ELO和完全聚合2S-ELO 10的结合。通过均相外延(homoepitaxy)在10的顶表面上制备器件。
[20]根据另一实施例，氮化镓的第二再生长并不继续到各个特征的聚合，以便将空隙形成到所获得的氮化镓外延层中。在实例2和3中更详细地描述了该实施例。包含在本发明范围内的该特定方法由于空隙的存在而导致所获得的氮化镓外延层的上部的自发分离。
实例1
适合的外延生长反应器用于金属有机汽相外延。
[1]明确地，使用衬底1，尤其是(0001)蓝宝石。在蓝宝石的表面上形成很薄的氮化硅膜2，通过NH3和硅烷SiH4之间的反应来获得所述膜，且所述NH3和硅烷SiH4之间的反应的时间足够短以限制膜厚为大约几个原子面。
操作条件如下：
[2]气体媒介(gaseous vehicle)是相等比例的氮和氢的混和物。以稀释到氢中50ppm的形式将氨同硅烷一起引入。在这些条件下，NH3和SiH4的典型反应时间为30秒的量级(order)。
通过激光反射计(laser reflectometry，LR)监控后续步骤。在完全形成电介质层之后，在电介质膜上沉积厚度为20nm至30nm的连续氮化镓层。在600℃量级的低温下进行GaN层的沉积。在完成GaN层的沉积之后，在1080℃量级的高温下对其退火。在温度上升、气体媒介中存在足量的氢和GaN层下面存在很薄的电介质膜的组合效应下以及在硅的抗表面活性剂(antisurfactant)效应下，所述GaN层的形态经历了深度变化，而所述深度变化通过物质输运由固相再结晶引起。当温度接近1060℃时，缓冲层的反射率突然下降。初始连续的缓冲层于是转化为由氮化镓金字塔(pyramids)(图1(a))所形成的不连续层。在自发的原位再结晶过程结束时，获得了很好晶体质量的GaN特征或岛，这些由于电介质层的很小厚度而保留了与衬底的外延关系。在氮化镓的后续外延再生长期间，GaN特征或岛通过横向生长和垂直生长而发展。由此通过具有108cm-2量级缺陷密度的GaN特征的完全聚合而获得GaN层3。
[3]然后在上述GaN层上沉积SiN掩模4。为了暴露下层区域，然后在掩模中形成宽3μm及间隔7μm的线性孔。线性孔5有利地定向在GaN[1-100]方向，尽管对于线性孔的其它方向，特别是GaN[11-20]方向，可以可选地进行该实例中所描述的过程的变体。
[4]在操作条件下用非故意掺杂的GaN在暴露区域6上进行外延再生长，使得GaN特征在[0001]方向上的生长速率充分超过在垂直于所述特征的倾斜侧面的方向上的生长速率。在上述条件下，生长的各向异性导致(0001)面的消失。当GaN特征的(0001)面消失后，完成了该过程的第一实施步骤。在第一步骤结束时，GaN特征是具有{11-22}横向面的条纹的形式，其截面是三角形。然而，为了完全地覆盖掩模，可以继续第一步骤直到GaN特征的聚合。
[5]第二步骤包括在第一步骤所生成的GaN特征上用掺杂的GaN，特别是用掺镁的GaN来外延再生长。由于引入掺杂剂的结果，生长各向异性有助于GaN特征的平面化(planarization)。面(0001)在第一步骤所获得的每一GaN特征的顶部再出现。在该第二步骤期间，掺杂的GaN特征发展，面(0001)扩展，相反，侧面的面积减小。通过将温度升高到1150℃或降低操作压力，或提高汽相中的V/III比率可获得相同的效果。当侧面消失后，根据该实例的过程的第二步骤完成，于是由聚合的掺杂GaN特征所形成的沉积物的上表面是平的。
[6]因为TDs弯曲了90°，所以在与诸如GaN二极管激光器的电子器件的尺寸相兼容的区域中，由GaN特征的聚合所形成的上表面几乎没有出现缺陷。剩余的TDs出现在聚合边界上并可能从TDs没有达到横向面的开口中部出现。
[7]为了进一步提高该GaN的结晶质量，用SiN掩模8的另一沉积来重复2S-ELO，开口9正好在第一掩模的开口之上，由此掩盖了聚合边界区(图4)。剩余的TDs或者被掩模8阻止或者经历90°的弯曲。
[8]上述方法制备了TDs＜107cm-2的GaN。
实例2
更短或更长的第一ELO过程：空隙设计。
[1]实例1描述了双2S-ELO GaN，其中两个2S-ELO具有基本相同的持续时间。在该过程的其它修改中，第一2S-ELO可以较长(图5)，以这样的一种方式使得来自第一2S-ELO的并开始重新分布的剩余TDs或者弯曲90°或者被掩模阻止。
[2]相反地，第二2S-ELO甚至可在完全聚合之前就开始(图6)。在后面的这一修改中，可生成空隙V，并且空隙的形状可由生长条件而调整。在图6中，掩模8部分地覆盖(0001)面且完全地覆盖V形面。实例1中所描述过程的该第二替换确实允许控制空隙的形状和分布。因此，可调整该空隙设计，以促进上部10从衬底1由自发应变所引起的分离。
[3]上述方法产生了TDs＜107cm-2的GaN。
实例3
借助于物质输运的空隙设计
[1]在2S-ELO技术中，弯曲90°之后的TDs平行于衬底表面朝聚合边界扩展。实际上，两个横向过生长的翼翅一起夹断(pinch off)以形成聚合边界。最后在该聚合边界处形成空隙V(很可能是由于减少了有源种类的供应)。有趣地，观察到TDs的三种行为。由于TDs必须在自由表面上终止，所以观察到它们在空隙中终止(TD类型1)，向下弯曲并在空隙之上终止，TDs类型2，最终，它们可再一次朝层的顶部向上弯曲并合并，产生凹陷，TDs 3。这第3类型的TDs对层的最终质量有害，因为不能消除它们并且它们扩展到生长在层顶上的器件中。除此之外，已经显示空隙的形状控制着ELO层中的残余应力。[M.Benyoucef，et al，Appl.Phys.Lett.79，4127-9(2001)]。
[2]以这样的一种方式来控制空隙的形状使得所有横向扩展的TDs都在空隙中终止是很有趣的。调整空隙的形状以减小应力或相反地在开口处诱发剪切应力以增强应变诱发分离也是很有趣的。
[3]已经确定，过生长条纹的形状由生长条件、压力、温度、V/III比率来调整。然而，很难仅仅通过控制生长条件来成形空隙。自由度很窄。
在控制的生长条件下，将2S-ELO的第二步骤中的横向面调整为{11-20}(图7(a))。在这两个横向生长的垂直前方(fronts)中，TDs垂直于自由表面并且扩展而不弯曲。停止这两个垂直面的进程以生成宽度为两个(a couple of)μm的沟槽(图7(a))。可以精确地调整该距离。然后，如由Detchprohm et al，Jpn.J.Appl.Phys.，40，L16(2001)最先提出的弯曲位错，物质输运将用于本方法中以生成具有明确界定的几何形状(geometry)的空隙。图7(b)至(e)。物质输运发生在高温下，大约1100℃，在氨中，当然没有供应TMG。物质输运经表面扩散而发生。像在所有GaN相关的生长过程中，各向异性产生面。在物质输运步骤结束时，生成垂直空隙。倘若空隙的高度至少等于在第一步骤中获得的三角形条纹的高度，则所有横向扩展的TDs将在该空隙处终止。仅仅形成一个明确界定的聚合平面。
[4]如图7(f)所示的最终表面仅仅展示了空隙上方的凹陷，在增强横向生长的条件下通过生长很容易除去该凹陷(高温或Mg掺杂)。
[5]最后，通过用增强的横向速率再生长以得到平坦的表面来结束试验。重复该过程第二遍以进一步降低TDs密度并增强顶层10的脆性以促使从衬底1的轻易分离。
[6]上述方法产生TDs＜107cm-2的GaN。
实例4
双周期
[1]在本发明的另一实施例中，用这样一个间距获得第二2S-ELO，该间距是第一2S-ELO中所使用的间距的两倍(图8)。用像聚焦离子束(focused ions beam，FIB)的图案化技术可使第一2S-ELO的间距比通常小。典型地，1μm量级的间距是可以获得的。由该技术产生两个优点。由于第一ELO需要两个μm量级的很薄层，所以第一ELO晶片的弯曲保持很弱，由此使得第二掩模的对准更精确。除此之外，由于在该技术中，唯一的剩余TDs是来自聚合边界，所以本发明的该修改允许得到大于10μm的更宽的完全无缺陷条纹以用于LDs技术。
[2]上述方法产生TDs＜107cm-2的GaN。
实例5
HVPE
[1]已经证明通过HVPE可获得2S-ELO技术(例如见V.Wagner etal，JAP，92，1307，2002)。然而，是通过改变载气的成分来获得HVPE中横向生长的增强的。与MOVPE相比，HVPE允许更高的生长速率。因此间距可比MOVPE中的大得多，例如由50μm宽的掩模条所分隔的5μm开口。在实例3中，在实例1所描述的过程之后起始层是2μm厚的MOVPE层。
[2]也使用相同的基本技术来制备掩模(SiN原位沉积的掩模，或SiO2非原位(ex situ)，光刻和RIE)。图案化的间距或者是15μm或者是55μm，具有5μm开口和10μm或50μm宽的掩盖区。
[3]在ELO的第一步骤中，使用氢和氮的混和物作为载气。然后如实例1形成三角形条纹。
[4]然后，仅通过{11-22}面的横向延伸来继续生长直到来自两个相邻条纹的生长前方相遇。
[5]继续进行进一步的生长直到完全聚合。在该阶段，将载气成分变为纯氮以得到平坦的表面。图9和图10的左下方示意了在该第一ELO结束时TDs的重新分配(该图是由TEM数据而作出的)。如所希望的那样，TDs位于聚合区。另外，在图9中，出现位错环的V形综合体(V-shaped complex of dislocation loops)(其没有出现在MOVPE中)。因此，第二掩盖阻止了这些缺陷的扩展。
[6]在图10中，其中间距较大，大量的TDs产生在聚合边界中。再一次，第二掩模阻止了这些缺陷在第二2S-ELO中的扩展。
实例6
HVPE与MOVPE结合
[1]由于HVPE允许比MOVPE大得多的生长速率，所以足够的耦合(coupling)导致间隔宽得多的条纹聚合时间更短。
[2]实际上，可用不同方法进行试验：在实例1之后通过MOVPE生长直到第二套三角形条纹的形成。
[3]然后，采用HVPE进一步继续进行生长直到第一完全聚合，然后直到达到相当厚度(～200-300μm)以允许衬底1的分离并得到独立的GaN。
[4]可用激光分离(lift off)或者衬底的磨削(grinding)使衬底1分离。有利地，可通过适当的空隙设计来监控冷却期间应变引起的分离。
[5]这由此产生TDs密度＜5×106cm-2的独立GaN。
实例7
不同的开口形状
在前面的实例中，将掩模图案定义为具有给定间距并沿给定结晶方向的条纹开口。本发明不限于上述图案。可以用点状开口的两维阵列(图11(b)，(c)，(d))，只要两个图案4和8正好在彼此的顶上并且GaN层的生长接着2S-ELO过程继续进行。也可以使用图11(a)和(b)中所示的条纹开口或点状开口的非对称阵列作为掩模2和4。
图11(a)至(d)显示了开口的不同可能形状，这些是作为例子而给出的，用于ELO技术的掩模的形状不局限于图11。
引用文件：
WO 99/20816，US 6325850，US2002015952
US 6051849 Davis et al，1999；US20020148534
WO 99/44224，Davis et al，1999
US 6111277，Ikeda，2000
US 6015979，Sugiara et al，(2000)
US2001/0003019，E.Morita et al，(2001)
公开文献：
●Epitaxial Lateral Overgrowth of GaN
B.Beaumont，Ph.Vennéguès，P.Gibart，physica status solidi(b)，1-43(2001)
●Structural and optical properties of lateral overgrown GaN grown bydouble Pendeo-Epitaxy technique
H.S.Cheong，C.S.Park，C.-H.Hong，J.H.Yi，S.J.Leem and H.K.Cho，O.-H.Nam，physica status solidi(c)，0，N°1，550-553(2002)

Claims (26)

1.一种制备氮化镓(GaN)外延层的过程，包括：
-在衬底上沉积GaN层，
-沉积具有多个第一开口形成图案的第一掩模，
-在外延条件下在所述掩模上第一再生长氮化镓层，
-第二再生长氮化镓，用掺杂剂作为横向生长相对于垂直生长的增强剂，以便引发氮化镓特征的沉积和所述特征的各向异性生长及横向生长，
-沉积具有多个第二开口的第二掩模，正好在第一个的上方形成与第一开口相同的图案，倘若第一开口图案的间距正好等于第二开口的间距或正好是第二开口间距的两倍，
-在外延条件下在第二掩模上第三再生长氮化镓层，
-第四再生长氮化镓，用掺杂剂作为横向生长相对于垂直生长的增强剂，以便引发氮化镓特征的沉积和所述特征的各向异性生长及横向生长。
2.根据权利要求1的制备氮化镓(GaN)外延层的方法，其中在第二再生长和第四再生长期间提高温度以增强横向生长。
3.根据权利要求1的制备氮化镓(GaN)外延层的方法，其中在第二再生长和第四再生长期间提高氨相对于镓源的分压比率以增强横向生长。
4.根据权利要求1的制备氮化镓(GaN)外延层的方法，其中在第二再生长和第四再生长期间降低压力以增强横向生长。
5.根据权利要求1至4任一项的制备氮化镓(GaN)外延层的方法，其中多个开口图案的每一个都成形于在几乎平行于衬底表面的平面中沿一个方向排列的图案元件。
6.根据权利要求5的制备氮化镓(GaN)外延层的方法，其中多个图案中的一个的图案元件间距与多个图案中的另一个的图案元件间距彼此不同，但所述多个图案保持彼此平行。
7.根据权利要求1至6任一项的制备氮化镓(GaN)外延层的方法，其中多个图案的每一个的图案元件是条纹的形式。
8.根据权利要求7的制备氮化镓(GaN)外延层的方法，其中条纹具有小于10μm的宽度。
9.根据权利要求1至6任一项的制备氮化镓(GaN)外延层的方法，其中开口是点状开口。
10.根据权利要求1至6任一项的制备氮化镓(GaN)外延层的方法，其中开口是规则多边形，特别是六边形形状的。
11.根据权利要求1至10任一项的制备氮化镓(GaN)外延层的方法，其中衬底或氮化镓相对于衬底总面积的暴露比例在5％和80％之间，有利地在5％和50％之间。
12.根据权利要求1至11任一项的制备氮化镓(GaN)外延层的方法，其中如权利要求1所限定的氮化镓的第二再生长并不继续到各个特征的聚合，由此将空隙形成到所获得的氮化镓外延层中。
13.根据权利要求12的制备氮化镓(GaN)外延层的方法，还包括由于空隙的存在所获得的氮化镓外延层的上部的自发分离步骤。
14.根据权利要求1至13任一项的制备氮化镓(GaN)外延层的方法，其特征在于，衬底选自由蓝宝石、ZnO、6H-SiC、4H-SiC、3C-SiC、Si、GaAs、LiGaO2、LiAlO2、ZrB2、HfB2、GaAs、AlN、GaN或MgAl2O4构成的组。
15.根据权利要求1至14任一项的制备氮化镓(GaN)外延层的方法，其特征在于，电介质层是SixNy类型的层。
16.根据权利要求1至15任一项的制备氮化镓(GaN)外延层的方法，其中如权利要求1所限定的第二再生长和第四再生长中所使用的掺杂剂选自镁、锑或铋。
17.根据权利要求1至16任一项的制备氮化镓(GaN)外延层的方法，其中汽相外延沉积条件涉及使用优选由N2/H2混合物构成的载气。
18.根据权利要求1至17任一项的制备氮化镓(GaN)外延层的方法，其中通过金属有机汽相外延(MOVPE)、或卤化物汽相外延(HVPE)、闭合空间汽相输运(CSVT)或上述生长方法中的两个的组合来进行如权利要求1所限定的第二再生长和第四再生长。
19.根据权利要求1至18任一项的制备氮化镓(GaN)外延层的方法，其中GaN顶层10被掺杂成n型或p型。
20.根据权利要求1至19任一项的制备氮化镓(GaN)外延层的方法，其中如权利要求1所限定的衬底上GaN层的沉积包括：
-在衬底上沉积用作纳米掩模的氮化硅层，
-沉积GaN缓冲层，
-将温度上升到最终生长温度以使岛发展，
-在外延条件下沉积GaN层。
21.根据权利要求1至20任一项的制备氮化镓(GaN)外延层的方法，其中多次重复权利要求中1所限定的步骤系列。
22.一种外延氮化镓层，其特征在于，它能够通过根据权利要求1至21任一项的过程而获得。
23.根据权利要求22的外延氮化镓层，其中它的厚度在1μm和1000μm之间，并且其中它可选地从它的衬底分离。
24.根据权利要求23的从衬底分离的GaN独立晶体，其特征在于，它具有介于10μm和1000μm之间的厚度。
25.通过加厚，通过HVPE或CSVT根据权利要求22的GaN外延层而获得的厚独立GaN。
26.一种光电组件，特别是二极管激光器，其特征在于，它们提供有根据权利要求22至25任一项的氮化镓外延层。
CNA2004800139080A 2003-05-21 2004-05-18 通过掩模用横向过生长来制备氮化镓衬底以及由此制备的器件 Pending CN1791966A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US47282903P 2003-05-21 2003-05-21
US60/472,829 2003-05-21

Publications (1)

Publication Number Publication Date
CN1791966A true CN1791966A (zh) 2006-06-21

Family

ID=33476980

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800139080A Pending CN1791966A (zh) 2003-05-21 2004-05-18 通过掩模用横向过生长来制备氮化镓衬底以及由此制备的器件

Country Status (5)

Country Link
EP (1) EP1625612B1 (zh)
JP (1) JP5103014B2 (zh)
KR (1) KR101170889B1 (zh)
CN (1) CN1791966A (zh)
WO (1) WO2004105108A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005523A (zh) * 2009-09-01 2011-04-06 夏普株式会社 氮化物半导体元件及其制造方法及半导体层的制造方法
CN101308896B (zh) * 2007-05-17 2011-12-07 住友电气工业株式会社 GaN衬底以及采用该衬底的外延衬底和半导体发光器件
CN101600819B (zh) * 2006-12-08 2012-08-15 卢米洛格股份有限公司 通过在防止基材边缘的生长的基材上的外延生长制造氮化物单晶的方法
CN103237929A (zh) * 2010-11-23 2013-08-07 Soitec公司 用于形成iii族氮化物材料的方法以及通过该方法形成的结构
CN103526296A (zh) * 2012-06-29 2014-01-22 三星康宁精密素材株式会社 制造氮化镓基板的方法和由该方法制造的氮化镓基板
CN104465928A (zh) * 2014-12-10 2015-03-25 聚灿光电科技(苏州)有限公司 具有镂空结构的led外延结构及其制作方法
CN102856455B (zh) * 2007-03-22 2015-10-21 浜松光子学株式会社 氮化物半导体基板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
TWI519686B (zh) * 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
JP5903714B2 (ja) * 2007-07-26 2016-04-13 ソイテックＳｏｉｔｅｃ エピタキシャル方法およびこの方法によって成長させられたテンプレート
JP2013256440A (ja) * 2012-06-12 2013-12-26 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法及び該製造方法により製造された窒化ガリウム基板
DE102014101966A1 (de) 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
DE102015109761B4 (de) 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
CN109075022A (zh) * 2016-04-01 2018-12-21 六边钻公司 形成iii-氮化物材料的平坦表面
WO2018073013A1 (en) 2016-10-19 2018-04-26 Hexagem Ab Forming a planar surface of a iii-nitride material
KR102520379B1 (ko) * 2017-10-05 2023-04-10 헥사겜 아베 평면의 iii-n 반도체 층을 갖는 반도체 디바이스 및 제작 방법
JP7056390B2 (ja) * 2018-06-07 2022-04-19 株式会社豊田中央研究所 窒化物半導体装置の製造方法
DE102022000520A1 (de) * 2022-02-10 2023-08-10 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von Halbleiterbauelementen
KR102515944B1 (ko) * 2022-11-11 2023-03-31 한국세라믹기술원 Hvpe 성장법을 이용한 선택적 영역 성장에 의해 고전도성을 갖는 알파 산화갈륨 박막 구조물 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
JP4304750B2 (ja) * 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3274674B2 (ja) * 2000-05-16 2002-04-15 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
AU2001274810A1 (en) * 2000-04-17 2001-10-30 Virginia Commonwealth University Defect reduction in gan and related materials
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP4385504B2 (ja) * 2000-07-13 2009-12-16 日亜化学工業株式会社 窒化物半導体基板及びその製造方法
JP4192430B2 (ja) * 2001-02-28 2008-12-10 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法
JP2002299249A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 半導体基板、半導体素子および半導体層の形成方法
JP3852000B2 (ja) * 2001-09-28 2006-11-29 豊田合成株式会社 発光素子
WO2002099859A1 (fr) * 2001-06-04 2002-12-12 Toyoda Gosei Co., Ltd. Procede de production d'un semiconducteur au nitrure iii
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP4720051B2 (ja) * 2001-09-10 2011-07-13 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
US20030047746A1 (en) * 2001-09-10 2003-03-13 Fuji Photo Film Co., Ltd. GaN substrate formed over GaN layer having discretely formed minute holes produced by use of discretely arranged growth suppression mask elements

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101600819B (zh) * 2006-12-08 2012-08-15 卢米洛格股份有限公司 通过在防止基材边缘的生长的基材上的外延生长制造氮化物单晶的方法
CN102856455B (zh) * 2007-03-22 2015-10-21 浜松光子学株式会社 氮化物半导体基板
CN101308896B (zh) * 2007-05-17 2011-12-07 住友电气工业株式会社 GaN衬底以及采用该衬底的外延衬底和半导体发光器件
CN102005523A (zh) * 2009-09-01 2011-04-06 夏普株式会社 氮化物半导体元件及其制造方法及半导体层的制造方法
CN102005523B (zh) * 2009-09-01 2014-07-16 夏普株式会社 氮化物半导体元件及其制造方法及半导体层的制造方法
CN103237929A (zh) * 2010-11-23 2013-08-07 Soitec公司 用于形成iii族氮化物材料的方法以及通过该方法形成的结构
CN103526296A (zh) * 2012-06-29 2014-01-22 三星康宁精密素材株式会社 制造氮化镓基板的方法和由该方法制造的氮化镓基板
CN104465928A (zh) * 2014-12-10 2015-03-25 聚灿光电科技(苏州)有限公司 具有镂空结构的led外延结构及其制作方法

Also Published As

Publication number Publication date
EP1625612B1 (en) 2015-10-21
JP2007502546A (ja) 2007-02-08
WO2004105108A3 (en) 2005-01-13
EP1625612A2 (en) 2006-02-15
KR101170889B1 (ko) 2012-08-06
WO2004105108A2 (en) 2004-12-02
JP5103014B2 (ja) 2012-12-19
KR20060017804A (ko) 2006-02-27

Similar Documents

Publication Publication Date Title
CN1791966A (zh) 通过掩模用横向过生长来制备氮化镓衬底以及由此制备的器件
US7445673B2 (en) Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
EP2472566A2 (en) Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
CN1218374C (zh) 基于ⅲ族氮化物的半导体基片及其制造方法
CA2747574C (en) Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
KR101417732B1 (ko) 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정
CN100341116C (zh) 多孔基板及其制造方法、GaN系半导体叠层基板及其制造方法
US8274087B2 (en) Nitride semiconductor substrate and manufacturing method of the same
US20120187445A1 (en) Template, method for manufacturing the template, and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
CN1678771A (zh) 通过气相外延法制造具有低缺陷密度的氮化镓膜的方法
JP5908853B2 (ja) Ｉｉｉ−ｎ基板製造方法
EP2476134A1 (en) A method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure
KR20060043770A (ko) ＧａＮ 단결정 기판의 제조 방법 및 ＧａＮ 단결정 기판
JP2000331947A (ja) 半導体基材及びその作製方法
US10483103B2 (en) Method for manufacturing a semiconductor material including a semi-polar III-nitride layer
JP4192966B2 (ja) 窒化ガリウムの結晶成長方法
JP2007314360A (ja) テンプレート基板
JP4665286B2 (ja) 半導体基材及びその製造方法
JP2006298744A (ja) Ｇａ含有窒化物半導体単結晶、その製造方法、並びに該結晶を用いた基板およびデバイス
KR101379290B1 (ko) 질화알루미늄 핵생성층을 사용한 질화갈륨 웨이퍼 제조 방법
Takeda et al. Large Area Epitaxial Lateral Overgrowth of Semipolar (1101) GaN Stripes on Patterned Si Substrates Prepared using Maskless Lithography
Takeda et al. Large Area Epitaxial Lateral Overgrowth of Semipolar (1 1¯ 1\left(\right.\macr\left.\right) 01) GaN Stripes on Patterned Si Substrates Prepared using Maskless Lithography
JP6503894B2 (ja) 窒化物半導体テンプレートの製造方法および窒化物半導体テンプレート
JP2004006937A (ja) 半導体基材及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication