Nothing Special   »   [go: up one dir, main page]

CN1649098A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1649098A
CN1649098A CNA2005100068255A CN200510006825A CN1649098A CN 1649098 A CN1649098 A CN 1649098A CN A2005100068255 A CNA2005100068255 A CN A2005100068255A CN 200510006825 A CN200510006825 A CN 200510006825A CN 1649098 A CN1649098 A CN 1649098A
Authority
CN
China
Prior art keywords
metallic object
semiconductor
scolder
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100068255A
Other languages
English (en)
Inventor
平野尚彦
真光邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1649098A publication Critical patent/CN1649098A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体器件(S1)包括半导体元件(11、12)、用第一焊料部分(51)粘附到半导体元件(11、12)的第一面上的第一金属体(20)、用第二焊料部分(52)粘附到半导体元件(11、12)的第二面上的第二金属体(30)、以及通过封装半导体元件(11、12)、第一金属体(20)和第二金属体(30)而对其密封的树脂模(60)。在具有作为元件设置表面的第二面的半导体器件(S1)中，在半导体元件(11、12)的焊接部分中，第一焊料部分(51)处由热应力引起的应变测量最大。

Description

半导体器件
技术领域
本发明总体涉及用树脂模制的半导体器件，特别涉及具有用焊料粘附到半导体元件背面的金属体的半导体器件。
背景技术
常规的半导体器件通常包括半导体元件、由借助第一焊料粘附到半导体元件的第一面上的第一金属体构成的第一电极、以及由借助第二焊料粘附到与第一面相对的第二面上的第二金属体构成的第二电极。第一和第二电极具有散热性能。树脂模密封半导体元件、第一金属体、以及第二金属体的所有部分。这种半导体器件公开在例如日本专利公开No.2003-110064中，其内容这里作为参考引入。
然而，在常规的半导体器件中，半导体元件中热通量增加导致温度过高，在焊料部分中产生裂缝。
焊料中的裂缝中断了散热路径，由此器件的散热特性变差。
由于以上介绍的半导体器件具有许多焊接部分，要依先后顺序区分焊接部分以确定哪个焊接部分要断裂很复杂。
鉴于以上介绍的问题，本发明的一个目的是提供一种树脂模制的半导体器件，在半导体元件的第一面上具有焊接的第一金属体以及在第二面上焊接的第二金属体，其中当焊接部分中的热应力引起断裂时，抑制了散热特性变差。
发明内容
在本公开文本中，将介绍一种半导体器件结构，其中半导体元件的第二面用于设置元件并作为‘元件设置表面’，半导体元件的第一面上没有元件。
焊接部分的寿命通常由焊料的断裂率定义，由热应力造成的裂缝变宽增加了热阻。然而，此情况下，与第二面相比，其上没有半导体元件的半导体元件的第一面受热阻增加的影响最小。本公开文本的半导体器件利用了该特性。
根据第一方面，半导体器件包括半导体元件、用第一焊料粘附到半导体元件的第一面上作为电极和散热体的第一金属体、用第二焊料粘附到半导体元件的第二面(与第一面相对)同样作为电极和散热体的第二金属体、以及通过封装半导体元件、第一金属体和第二金属体来对其密封的树脂模。因此，在具有作为元件设置表面的第二面的半导体器件中的半导体元件的各焊接部分之中，第一焊料处由热应力引起的应变测量(strain measurement)最大。
也就是，由于由热应力引起的应变测量在第一焊料处最大，因此当热应力进一步集中在该特定部分上时，第一焊料将是第一个要断裂的部分。
因此，设计一种半导体器件，其中焊接的第一金属体位于半导体元件的第一面上，焊接的第二金属体位于第二面上，由此当焊接部分中的热应力引起断裂时，抑制了散热性能变差。
根据第二方案，半导体器件的特征在于覆盖半导体元件第一面的整个表面的第一焊料和覆盖半导体元件第二面的一部分的第二焊料在焊料的周边与第二面的边缘之间具有预定的距离。
按照其中焊料的边缘以预定的间距留在半导体元件第二面的边缘内的半导体器件结构，与焊料覆盖半导体元件的整个第二面的结构相比，由测量的热应力引起的焊料上的应变很小，如图2所示。
因此，由半导体元件的第二面上的热应力引起的第二焊料的应变测量小于半导体元件第一面上的热应力引起的第一焊料的应变测量。
也就是，在本结构中可以适当使得由热应力引起的第一焊料的应变测量最大化。
根据第三方案，第一或第二方案的半导体器件的特征在于具有多个不同平面尺寸的半导体元件，其中较大的半导体元件具有较薄的厚度。
当半导体元件的厚度更大时，由热应力引起的半导体元件上焊料的应变测量变大。
更具体地，半导体元件的厚度越薄，焊接部分处的应变越小，特别是在具有较大平面尺寸的半导体元件中。
根据第四方案，第三方案的半导体器件的进一步特征在于半导体元件包括IGBT元件和FWD元件，其中FWD元件具有的平面尺寸小于IGBT元件的平面尺寸。
根据第五方案，第一到第四方案的任何一个的半导体器件的进一步特征在于焊料的厚度，其中第一焊料薄于第二焊料。
根据本发明，需要说明的是焊料的厚度越薄，由热应力引起的焊料应变越大。
也就是，当第一焊料的厚度薄于第二焊料的厚度时，第二焊料的应变测量小于第一焊料的应变测量。
因此，由热应力引起的第一焊料的应变测量可以适当最大化。
根据第六方案，第一或第二方案的半导体器件的进一步特征在于多个不同厚度的半导体元件设置在单个第一金属体和与第一金属体相对的单个第二金属体之间的相同平面上，各元件由第一金属体和第二金属体限定。
根据第一或第二方案的半导体器件，如第六方案中提到的，多个半导体元件的每一个具有不同的厚度(t1，t1’)。此外，多个半导体元件平行设置在第一金属体和第二金属体之间的相同平面上。
然而，当半导体元件的厚度不同(t1，t1’)并且夹在金属体之间时，金属体的外表面，也就是，第一金属体的散热面和第二金属体的散热面具有变得倾斜的趋势，并且不再平行。
被正面/第一面上散热金属体夹持的半导体元件例如通过接触金属体上的冷却部件冷却。此时，如果金属体的散热面没有设置得相互平行，造成不能完全接触冷却部件，那么散热效率降低。
根据第七方案，如果从第六方案的半导体器件中的树脂模中暴露出第一金属体的散热面和第二金属体的散热面，那么冷却部件与散热面之间的接触损耗成为严重的问题。
进而，如果金属体没有平行排列，那么由于散热面和树脂模之间的间隙，树脂模倾向于覆盖金属体的散热表面。
通过认真的研究，本发明人确定了本措施以确保金属体散热面的平行排列并防止了热应力引起的焊接部分断裂时散热效率变差。
根据第八方案，第六或第七方案的半导体器件的进一步特征在于以下特点。
对于每个半导体元件，不同的第三金属体设置在半导体元件上的第二焊料与单个第二金属体之间。
每个半导体元件和第三金属体用第二焊料粘接，每个第三金属体和第二单个金属体用第三焊料粘接。
每个第三金属体的厚度(t4，t4’)不同，由此单个第一金属体的散热面与第二金属体的散热面平行设置。
在具有以上介绍特点的半导体器件中，调节设置在每个半导体元件和第二金属体之间的每个第三金属体的厚度以吸收每个半导体元件的不同厚度(t1，t1’)。
因此，可以确保第一金属体的散热面与第二金属体的散热面的平行设置，同时实现了在热应力引起断裂时抑制散热性能变差的初始目的。
由于冷却部件和每个散热表面之间完全接触并防止了在散热表面上形成树脂毛刺，因此可以提供能有效散热的半导体器件。
而且，如第九方案中提到的，半导体器件的第六或第七方案的特征在于以下特点。
对于每个半导体元件，不同的第三金属体设置在半导体元件上的第二焊料与单个第二金属体之间。
每个半导体元件和第三金属体用第二焊料粘接，每个第三金属体和单个第二金属体用第三焊料粘接。
调节每个第三焊料部分的厚度(t5，t5’)(使其不同)，由此单个第一金属体的散热面与第二金属体的散热面平行设置。
在具有上述特点的半导体器件中，在第三金属体和半导体元件之间的第三焊料和第三金属体一起吸收半导体元件的不同厚度(t1，t1’)。
因此，可以确保第一金属体的散热面与第二金属体的散热面的平行设置，并且可以确保初始目的。
由于冷却部件和每个散热表面之间完全接触并防止了在散热表面上形成树脂毛刺，因此可以提供能有效散热的半导体器件。
而且，如第十方案中提到的，半导体器件的第六或第七方案的特征在于在面向半导体元件上的单个第二金属体具有凹陷/凸起部分。凹陷/凸起部分允许单个第一金属体的散热面与单个第二金属体的散热面平行设置。
因此，对于具有不同厚度(t1，t1’)的每个半导体元件，凹陷/凸起部分设置在第二金属体上，凹陷/凸起部分吸收每个半导体元件之间的厚度差。
由此，除初始目的之外，本发明可以确保第一金属体的散热面与第二金属体的散热面的平行设置。而且，由于冷却部件和每个散热表面之间完全接触并防止了在散热表面上形成树脂毛刺，因此可以提供能有效散热的半导体器件。
根据第十一方案，根据第六到第十方案中任何一个的半导体器件，进一步的特征在于第一焊料和第二焊料包括用于限定焊料高度的金属粉。
金属粉易于调节第一和第二焊料的高度，由此可以优选确保第一金属体的散热面和第二金属体的散热面的平行设置。
根据第十二方案，根据第六到第十一方案中任何一个的半导体器件，进一步的特征在于不同厚度(t1，t1’)的多个半导体元件，即较薄的IGBT元件和厚于IGBT元件的FWD元件。
附图说明
从下面参考附图的详细说明中，本发明的以上和其它目的、特点及优点将变得显而易见：
图1为根据优选实施例的半导体器件的示意性剖面图；
图2为在第一和第二焊料部分的边缘处，距离d与等效的塑料应变值ε之间的关系图；
图3为图2中使用的模型的示意性剖面图；
图4A-4B示出了根据第一和第二变形的半导体器件的示意性剖面图；以及
图5示出了根据第三变形的第一和第二焊料的示意性剖面图。
具体实施方式
下面参考附图介绍本发明的每个优选实施例。在每个附图中，为简化说明，相同或等效的部分具有相同的数字。
图1示出了在本实施例中半导体器件S1的示意性剖面图。
如图1所示，本实施例中的半导体器件S1包括第一半导体芯片11、第二半导体芯片12、作为第一金属体的下热沉(heat sink)20、作为第二金属体30的上热沉30、作为第三金属体的热沉块40、在这些芯片和金属体之间的焊料部分51，52，53、以及树脂模60。
如图1所示，第一半导体芯片11和第二半导体芯片12平行地设置在相同的平面上。
在该结构中，半导体芯片11，12的第一面(图1中的下面)和下热沉20的上面通过第一焊料部分51连接。
半导体芯片11，12的第二面(图1中的上面)和热沉块40的下面通过第二焊料部分52连接。
而且，热沉块40的上面通过第三焊料部分53连接至上热沉30的下面。
在本实施例中，在第一、第二和第三焊料部分51，52，53之中，第一焊料部分51具有最大应变测量。任何典型类型的焊料可以用于每个焊料部分51，52，53。在本实施例中，使用Sn(锡)型焊料。
上述的结构可以通过第二焊料部分52、热沉块40、第三焊料部分53以及上热沉30从第一和第二半导体芯片11，12的第二面散热，并且通过第一焊料部分51和下热沉20从第一和第二半导体芯片11，12的第一面散热。
在半导体器件S1中，上/下热沉20，30对的外表面为散热面，也就是，图1中的下侧为下热沉20中的散热面21，图1中的上侧为上热沉30中的散热面31。
第一半导体芯片11可以是功率半导体元件，例如IGBT(绝缘栅双极晶体管)和晶闸管。然而，第一半导体芯片11不限于这些元件。
第二半导体芯片12可以是FWD(续流二极管(Free Wheel Diode))。在本实施例中，第一半导体芯片11为IGBT，第二半导体芯片12是FWD。
在具体形式中，例如第一和第二半导体芯片11，12为矩形薄板形。
如图1所示，第一半导体芯片11和第二半导体芯片12为不同的平面尺寸。第一半导体芯片11具有比第二半导体芯片大的平面尺寸。在本实施例中，第一半导体芯片11具有比第二半导体芯片12薄的元件厚度。
也就是，第一半导体芯片11的厚度t1小于第二半导体芯片12的厚度t1’。对于每个芯片11、12，t1、t1’的厚度关系不需要局限于图1所示。
第一和第二半导体芯片11，12的第一面不用做元件设置表面，而第二面为用于设置晶体管等的元件设置表面。
在本实施例中的第一和第二半导体芯片11，12的第二面和第一面上，形成了图中未示出的电极。
本实施例的半导体器件具有在通过第一焊料部分51电连接到作为第一金属体的下热沉20的第一和第二半导体芯片11，12的第一面上的电极，以及通过第二焊料部分52电连接到热沉块40的第一和第二半导体芯片11，12的第二面上的电极上的电极。
而且，热沉块40通过第三焊料部分53连接到作为第二金属体且具有与半导体芯片11，12的面向侧相对的面的上热沉30。
下热沉20、上热沉30和热沉块40例如由高导热/导电性材料例如铜合金或铝合金制成。热沉块40可以由典型的金属合金制成。在本实施例中，每个金属体20，30，40由铜制成。
下热沉20和上热沉30例如整体制成矩形板形。热沉块40可以制成比半导体芯片11，12小一点的矩形板形。
热沉块40设置在半导体芯片11，12以及上热沉30之间，热/电连接芯片11，12和上热沉30，以确保从第一半导体芯片11等设置键合线(以后介绍)所需要的高度。
下热沉20和上热沉30具有从树脂模60(图中未示出)中伸出的端子部分，作为用于外部连接的电极。端子部分用做将半导体器件S1连接到外部电路部分。
下热沉20和上热沉30分别用做第一金属体和第二金属体，起散热体和电极的作用。
由引线框架等制成的信号端子设置在第一半导体芯片11的外周边，从树脂模60的内部伸出到外部。
信号端子用做要连接到第一半导体芯片11的表面上的信号电极的端子或作为参考端子。信号端子和第一半导体芯片11通过使用键合线(图中未示出)进行电连接。
而且，本实施例中的半导体器件S1通过几乎整个覆盖器件S1的树脂模60被密封。更具体地，如图1所示，树脂模60密封一对热沉20，30之间的空间，以及包围半导体芯片11，12和热沉块40的空间。
树脂模60例如由如环氧树脂等的典型制模材料制成。在本实施例中，每个金属体20，30，40由铜制成。在该情况中，树脂模60优选由具有约11到16ppm/℃的热膨胀系数的树脂制成。
为了使用树脂模60模制热沉20，30等，使用具有上和下模(图中未示出)的成形模(form bloc)进行转移制模法。
本实施例中的半导体器件S1基本上是树脂模型半导体器件，包括第一和第二半导体芯片11，12，在芯片的第一和第二面上具有使用焊料部分51，52，53进行电和热连接的金属体20，30，40。
参考图1介绍以上面方式构成的半导体器件S1的制造方法。
首先，进行将半导体芯片11，12和热沉块40焊接到下热沉20的上面的焊接工艺。
在该情况中，Sn型焊料箔例如放置在下热沉20的上面以便层叠半导体芯片11，12，相同的焊料箔用在半导体芯片11，12的上面以便在每个芯片11，12上层叠热沉块40。
通过加热器(回流装置)将焊料加热到熔化温度以上以便熔化，然后使其硬化。接下来，进行布线键合第一半导体芯片11和信号端子的工艺。
然后进行在每个热沉块40上焊接上热沉30的焊接工艺。在该情况中，上热沉30借助焊料箔放置在热沉块40上。通过加热器熔化焊料箔，然后使其硬化。
一旦硬化了每个熔化的焊料箔，硬化的焊料构成了第一、第二和第三焊料部分51、52、53。
焊料部分51、52、53电和热连接下热沉20、半导体芯片11，12、热沉块40以及上热沉30。
然而，密封工艺使用成形模(图中未示出)在热沉20，30等之间和周围的空间中形成了树脂模。在该方式中，用树脂模60填充并密封热沉20，30等之间和周围的空间。由此完成了半导体器件S1。
在本实施例中的该半导体器件S1具有从树脂模60中露出的下热沉20的下面和上热沉30的上面。该结构有助于提高热沉20，30的散热效率。
在本实施例中，半导体器件S1包括半导体芯片11，12、用第一焊料部分51粘附到半导体芯片11，12的第一面作为电极和散热体的第一金属体20、用第二焊料部分52粘附到半导体芯片11，12的第二面作为电极和散热体的第二金属体30、以及通过封装半导体芯片11，12、第一金属体和第二金属体来对其密封的树脂模60。在具有作为元件设置表面的第二面的半导体器件S1中，在使用焊料部分51，52，53的半导体芯片11，12的焊接部分之中，由热应力引起的应变测量在第一焊接部分51处最大。
也就是，由热应力引起的应变测量在第一面上在第一焊接部分51处最大，也就是半导体芯片11，12的‘非元件设置表面’，由此当热应力进一步集中在该部分时，在各焊料部分之中，第一焊料部分51将是首先断裂的部分。
换句话说，半导体器件S1中热应力使得热阻的有效增加为最小的焊料部分首先断裂。
因此，在本实施例中，在具有焊接在半导体芯片11，12的第一面上的第一金属体20、焊接在半导体芯片11，12的第二面上的第二金属体30以及覆盖器件的树脂模6 0的半导体器件S1中，由焊接部分中的热应力引起裂缝的负面效应最小。
如图1所示，第一焊料51覆盖半导体芯片11，12的第一面的整个表面，第二焊料52覆盖半导体芯片11，12的第二面的一部分，在本实施例中焊料的周边与第二面的边缘之间有距离d。
距离d(单位：mm)与第一和第二焊料51，52的等效塑性应变值ε(百分值)之间的关系显示在图2中。图2中的曲线是使用图3中所示的模型在模拟的基础上推导出。
在图3所示的模型中，仅示出了第一半导体芯片11。然而，在分析第二半导体芯片12中可以观察到相同的趋势。
在该分析中，例如采用如下条件。即由硅制成的第一半导体芯片11的厚度t1为200μm，由Sn型焊料制成的第一和第二焊料部分51、52的厚度t2、t3为100μm，由铜制成的每个金属体20、30、40的热膨胀系数为17ppm/℃，由环氧树脂制成的树脂模60的热膨胀系数为14ppm/℃。
基于图2所示的结果，在半导体芯片11、12上的第二焊料部分52的应变测量在曲线上的d＝‘非零’点处与d＝0点处相比较小。即，与第二焊料部分52覆盖半导体芯片11、12的整个表面的情况相比，当第二焊料部分52在其外围与半导体芯片11、12的边缘之间具有一定距离的情况下部分覆盖半导体芯片11、12的表面时，第二焊料部分52的变形较小。
当第二焊料部分52的外围从芯片11、12的边缘偏离d放置时，如本实施例中所示，由热应力引起的在半导体芯片11、12的第二侧面上的第二焊料部分52的应变测量比由热应力引起的在半导体芯片11、12的第一侧面上的第一焊料部分51的应变测量小。
即，在本实施例中，具有偏移距离d的结构适当的最大化由热应力引起的第一焊料部分51的应变测量。
如图2所示，当距离d为大约1.5mm时，在第一焊料部分51和第二焊料部分52的外围处的第一焊料部分51与第二焊料部分52之间的等效塑性应变值ε的差最大。在本实施例中，例如距离d优选设置为1mm
如图1所示，在本实施例中的多个半导体芯片11、12的平面尺寸不同，并且较大的半导体芯片11具有较小的厚度。
本发明人阐明，当半导体芯片的厚度越大时，由热应力引起的在半导体芯片上的焊料部分51、52的应变测量越大。
因此，半导体芯片11的厚度越薄，特别是当应变测量趋于变大时，在焊接部分的应变测量变得越小。这导致焊接部分的强度提高，由此防止该部分断裂。
在本实施例中，如上所述，大平面尺寸的IGBT元件11和平面尺寸小于IGBT元件的FWD元件12用作半导体器件S1中的多个半导体元件。例如，IGBT元件11的厚度设置为大约100μm，FWD元件12的厚度设置为大约200μm。
在本实施例中，在半导体器件S1中的第一焊料部分51的厚度t2最好比第二焊料部分52的厚度t3小。参考图3，显示出了焊料部分51、52的厚度t2、t3之间的关系。
本发明人阐明，焊料部分的厚度越小，由热应力引起的焊料部分的应变越大。
因此，当第一焊料部分51的厚度小于第二焊料部分52的厚度时，第二焊料部分52的由热应力引起的应变测量小于第一焊料部分51的应变测量。即，以这种方式适当地使得第一焊料部分51的由热应力引起的应变测量最大化。
在上述例子中，例如，IGBT元件11的厚度t1设置为大约100μm，FWD元件12的厚度t1’设置为大约200μm。
在本实施例中，具有不同厚度t1、t1’的多个半导体芯片在同一个平面上平行排列，并且多个半导体芯片11、12放在一对上下热沉20、30之间。
因此，在本实施例中，不同厚度t1、t1’的多个半导体芯片11、12在半导体器件S1中的单个下热沉20与相对的单个上热沉30之间的同一个平面上平行排列，并且多个芯片11、12用一对上下热沉20、30粘结在一起。
但是，在不同厚度t1、t1’的多个半导体芯片11、12被一对热沉20、30粘结在一起的结构中，热沉对20、30的外表面，即，下热沉20的散热面21和上热沉30的散热面有倾斜的趋势，因此可能引起不平行排列的问题。
如图1所示，例如用下热沉20的散热面21和上热沉30的散热面31粘结半导体器件S1。散热面21、31接触冷却部件(在图中未示出)。在这种情况下，如果散热面21、31没有平行放置，导致没有与冷却部件等完全接触等，则散热效率会降低。
当从树脂模60中暴露出下热沉20的散热面21和上热沉30的散热面31时，如在图1中所示的半导体器件S1，冷却部件与散热面21、31的可靠接触尤其重要。
例如，冷却部件通过电绝缘材料热连接到热沉20、30的散热面21、31。例如，冷却部件具有内部冷却剂通道，冷却剂通道中流动的冷却剂可以促进热沉20、30的热交换。
此外，在这种情况下，如果热沉20、30的散热面21、31没有平行放置，则在密封工艺中树脂模60倾向于覆盖散热面21、31，这是因为散热面21、31和成形模之间有间隙，即，可能在散热面21、31上形成树脂毛刺。
例如，当多个半导体芯片11、12的每一个的厚度t1、t1’改变时，通过改变在每个半导体芯片11、12上的每个热沉块40的厚度，保证下热沉20的散热面21和上热沉30的散热面31的平行排列。
具体的，在较薄的半导体芯片11上的热沉块40的厚度t4比在较厚的第二半导体芯片12上的热沉块40的厚度t4’更厚，以实现散热面21和31的平行排列，如图1所示。
在本实施例中的半导体器件S1还提供以下特性。
对于在不同厚度t1、t1’的半导体芯片11、12上的每个第二焊料部分52，提供不同的热沉块40作为第三金属体，以支撑单个上热沉30。
每个半导体芯片11、12和热沉块40分别用第二焊料部分52连接，每个热沉块40和单个上热沉30分别用第三焊料部分53连接。
每个热沉块40的厚度t4、t4’不同，从而单个下热沉20的散热面21和单个上热沉30的散热面31平行放置。
在以上述要点为特征的半导体器件S1中，在每一个半导体芯片11、12与上热沉30之间提供热沉块40，用来调节厚度，吸收每个半导体元件11、12的厚度t1和t1’之间的差。
因此，在本实施例中的半导体器件S1除了上述效果之外还可以保证下热沉20的散热面21和上热沉30的散热面31平行放置。
由此，由于冷却部件与每个散热面21、31的完全接触，并且防止在散热面21、31上形成树脂毛刺，所以可以提供具有有效散热的半导体器件S1。
在图1所示的例子中，当多个半导体芯片11、12的每个的厚度t1和t1’不同时，通过改变在半导体芯片11、12上的每个热沉块40的厚度t4、t4’，来实现散热面21、31的平行排列。但是，通过改变在每个半导体芯片11、12上的每个第三焊料部分53的厚度t5、t5’，也可以实现平行排列。
具体的，在每个半导体芯片11、12上的热沉块40具有相同的厚度t4、t4’的条件下，通过将在较薄的第一半导体芯片11上的第三焊料部分53的厚度t5设置得比在较厚的第二半导体芯片12上的第三焊料部分53的厚度t5’更厚，可以实现散热面21、31的平行排列。
当每个第三焊料部分53的厚度t5、t5’改变时，在本实施例中的半导体器件S1具有以下特性。
对于在不同厚度t1、t1’的半导体芯片11、12上的每个第二焊料部分52，提供不同的热沉块40作为第三金属体，以支撑单个上热沉30。
每个半导体芯片11、12和热沉块40分别用第二焊料部分52连接，每个热沉块40和单个上热沉30分别用第三焊料部分53连接。
每个热沉块40的厚度t5、t5’不同，从而单个下热沉20的散热面21和单个上热沉30的散热面31平行放置。
在以上述要点为特征的半导体器件S1中，在每个半导体芯片11、12与上热沉30之间放置热沉块40，并且在每个半导体芯片11、12上提供第三焊料部分53，用来调节厚度，吸收半导体芯片11、12的厚度t1和t1’的差。
因此，由于冷却部件与每个散热面21、31的完全接触，并且通过保证散热面21、31的平行排列防止在散热面21、31上形成树脂毛刺，所以可以提供具有有效散热的半导体器件S1。
[修改的实施例]
在图1的例子中，当多个半导体芯片11、12的每个的厚度t1和t1’不同时，通过改变在每个半导体芯片11、12上的每个热沉块40的厚度t4、t4’，或者改变每个第三焊料部分53的厚度t5、t5’，来实现散热面21、31的平行排列。
在本修改的实施例中，设计不同的方法实现平行排列。图4A和4B示出了分别根据第一修改实施例和第二修改实施例的示意性剖面图。
在图4A和4B中的半导体器件实现散热面21、31的平行排列的方法不同，其它部分具有相同的结构。
在图4A和4B中的半导体器件中，不同厚度t1和t1’的多个半导体芯片11、12放在单个下热沉20与相对的单个上热沉30之间的同一个平面上。多个半导体芯片11、12用单个下热沉20和相对的单个上热沉30粘结在一起。从树脂模60中露出散热面21、31。
在修改实施例中的半导体器件中，上热沉30在半导体芯片11、12侧上具有凹陷/凸起部分，并且该结构实现了单个下热沉20的散热面21和单个上热沉30的散热面31平行排列，如图4A和图4B所示。
在图4A所示的半导体器件中，上热沉30包括在半导体芯片11、12面对上热沉30的侧面上放置的不同高度h1，h1’的凸起部分30a、30b。
即，布置高度h1的较高凸起部分30a以通过第二焊料52接触厚度t1的较薄的IGBT元件11，布置高度h1’的较低凸起部分30b以通过第二焊料52接触厚度t1’的较厚的FWD元件12。
在图4B所示的半导体器件中，不同高度h2，h2’的凹陷部分30c、30d放在半导体芯片11、12面对单个上热沉30的侧面上。
即，布置高度h2的较浅的凹陷部分30c以通过热沉块40、第二焊料部分52和第三焊料部分53接触厚度t1的较薄的IGBT元件11，布置高度h2’的较深的凹陷部分30d以通过热沉块40、第二焊料部分52和第三焊料部分53接触厚度t1’的较厚的FWD元件12。
如此，在本修改实施例中的半导体器件通过为每个半导体芯片11、12设置在上热沉30上面的凹陷/凸起部分，调节厚度，吸收厚度t1、t1’的差。
因此，图4A和4B所示的半导体器件除了本发明的上述目的之外可以实现散热面21、31的平行排列。如此，由于冷却部件与每个散热面21、31完全接触，并且防止在散热面21、31上形成树脂毛刺，所以可以提供具有有效散热的半导体器件。
图4A和4B所示的半导体器件还可以采用不同于改变热沉块40或第三焊料53的厚度的方法来保证散热面21、31的平行排列。
此外，在图4A中，没有热沉块40和相应的第三焊料部分53。但是，在该结构中也可以使用这些元件。此外，在图4B中，可以省略热沉块40和相应的第三焊料部分53。
在图5中，显示出第一焊料部分51和第二焊料部分52的示意性剖面图，作为第三修改实施例。
在之前的图中显示的半导体器件在每个半导体芯片11、12的第二面上具有第一焊料部分51，在背面具有第二焊料部分52，焊料部分含有限定焊料部分的高度t2、t3(见图3)的金属粉55。
对于金属粉55，可以使用几十到几百μm直径的Ni颗粒。可以以焊料箔或带的形式制备这种金属粉。
通过使用金属粉，容易控制第一焊料部分51和第二焊料部分52的厚度，因此，优选实现下热沉20的散热面21和上热沉30的散热面31的平行排列。
在图1所示的半导体器件S1中，较薄的IGBT元件11和比IGBT元件11厚的FWD元件12用作厚度t1、t1’的多个半导体芯片11、12。但是，不同类型的元件可以用作半导体芯片11、12。此外，半导体芯片的数量可以是三个或更多。
(其它实施例)
在上述实施例中，半导体器件包括多个半导体元件11、12。但是，半导体器件可以只包括一个半导体元件。
在上述介绍中，放在半导体芯片11、12与上热沉30之间的热沉块40用来保证第一半导体芯片11与上热沉30之间的间隔，或者保证上下热沉20、30的散热面21、31的平行排列。但是，在上述实施例中，如果热沉块40不是必需的，则可以省略热沉块40。
因此，本公开涉及包括半导体元件11、12，用第一焊料部分51粘附到半导体元件11、12的第一面上的第一金属体20，用第二焊料部分52粘附到半导体元件11、12的与第一面相对的第二面上的第二金属体30，以及通过封装半导体元件11、12、第一金属体和第二金属体而对其密封的树脂模60的半导体器件，在焊接部分中的第一焊料部分51处，热应力的应变测量最大。其它部分的设计可以适当改变。

Claims (12)

1.一种半导体器件，包括：
半导体元件(11、12)；
用第一焊料部分(51)粘附到半导体元件(11、12)的第一面上的第一金属体(20)，其中第一金属体(20)作为电极和散热体；
用第二焊料部分(52)粘附到半导体元件(11、12)的第二面上的第二金属体(30)，其中第二金属体(30)同样作为电极和散热体，其中半导体元件的第二面与第一面相对，并作为元件设置表面；以及
通过封装半导体元件(11、12)、第一金属体和第二金属体而对其密封的树脂模(60)，
其中在半导体元件(11、12)的焊接部分(51，52)中，第一焊料部分(51)处由热应力引起的应变测量最大。
2.根据权利要求1的半导体器件，
其中第一焊料部分(51)覆盖半导体元件(11、12)的第一面的整个表面，以及
其中第二焊料部分(52)以第二焊料部分(52)的外围与半导体元件(11、12)的第二面的边缘之间留有预定距离的方式覆盖半导体元件(11、12)的第二面的一部分。
3.根据权利要求1或2的半导体器件，其中半导体元件(10、12)还包括第一和第二半导体元件(11、12)，其中第一和第二半导体元件(11、12)的每一个具有不同的平面尺寸，其中较大平面尺寸的半导体元件具有比其它半导体元件更薄的厚度。
4.根据权利要求3的半导体器件，其中较大平面尺寸的半导体元件(11、12)为IGBT元件(11)，较小平面尺寸的半导体元件(11、12)为FWD元件(12)。
5.根据权利要求1到4中的任一个权利要求的半导体器件，其中第一焊料部分(51)比第二焊料部分(52)薄。
6.根据权利要求3的半导体器件，其中不同厚度(t1、t1’)的第一和第二半导体元件(11、12)设置在第一金属体(20)和与第一金属体(20)相对的第二金属体(30)之间的相同平面上。
7.根据权利要求6的半导体器件，其中第一金属体(20)的散热面(21)和第二金属体(30)的散热面(31)从树脂模(60)中露出。
8.根据权利要求6或7的半导体器件，
其中对于每个第一和第二半导体元件(11、12)，不同的第三金属体(40)设置在半导体元件(11、12)上的第二焊料部分(52)与第二金属体(30)之间，
其中每个第一和第二半导体元件(11、12)和第三金属体(40)用第二焊料部分(52)粘接，
其中每个第三金属体(40)和第二金属体(30)用第三焊料部分(53)粘接，
其中每个第三金属体(40)具有不同的厚度(t4，t4’)，由此第一金属体(20)的散热面(21)与第二金属体(30)的散热面(31)平行设置。
9.根据权利要求6或7的半导体器件，
其中对于每个半导体元件(11、12)，不同的第三金属体(40)设置在半导体元件(11、12)上的第二焊料部分(52)与第二金属体(30)之间，
其中每个半导体元件(11、12)和第三金属体(40)用第二焊料部分(52)粘接，
其中每个第三金属体(40)和第二金属体(30)用第三焊料部分(53)粘接，
其中每个第三焊料(53)具有不同的厚度(t5，t5’)，由此第一金属体(20)的散热面(21)与第二金属体(30)的散热面(31)平行设置。
10.根据权利要求6或7的半导体器件，
其中第二金属体(30)在面向半导体元件(11、12)的一面上具有凹陷/凸起部分，以及
其中凹陷/凸起部分允许第一金属体(20)的散热面(21)与第二金属体(30)的散热面(31)平行设置。
11.根据权利要求6到10中的任一个权利要求的半导体器件，
其中第一焊料部分(51)和第二焊料部分(52)包括用于限定焊料高度的金属粉(55)。
12.根据权利要求6到11中的任一个权利要求的半导体器件，其中厚度较小的半导体元件为IGBT元件(11)，较厚的半导体元件为IGBT元件(11)。
CNA2005100068255A 2004-01-30 2005-01-28 半导体器件 Pending CN1649098A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004023000 2004-01-30
JP23000/2004 2004-01-30
JP291397/2004 2004-10-04
JP2004291397A JP4302607B2 (ja) 2004-01-30 2004-10-04 半導体装置

Publications (1)

Publication Number Publication Date
CN1649098A true CN1649098A (zh) 2005-08-03

Family

ID=34810169

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100068255A Pending CN1649098A (zh) 2004-01-30 2005-01-28 半导体器件

Country Status (4)

Country Link
US (1) US20050167802A1 (zh)
JP (1) JP4302607B2 (zh)
CN (1) CN1649098A (zh)
DE (1) DE102005002767A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236963B (zh) * 2007-01-31 2010-06-23 雅马哈株式会社 半导体装置和用于该半导体装置的封装结构
US8026566B2 (en) 2007-05-18 2011-09-27 Fuji Electric Systems Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN102693969A (zh) * 2012-06-18 2012-09-26 南京银茂微电子制造有限公司 一种igbt功率模块
CN103503132A (zh) * 2011-06-09 2014-01-08 三菱电机株式会社 半导体装置
CN106298729A (zh) * 2015-05-12 2017-01-04 南茂科技股份有限公司 封装结构及其制作方法
CN107534035A (zh) * 2015-06-18 2018-01-02 株式会社电装 半导体装置
CN107534032A (zh) * 2015-05-18 2018-01-02 株式会社电装 半导体装置
CN108511406A (zh) * 2017-02-28 2018-09-07 迪尔公司 具有增强的散热性的电子组件
CN110520983A (zh) * 2017-03-29 2019-11-29 丰田自动车株式会社 半导体装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP4686318B2 (ja) * 2005-09-28 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
WO2007141851A1 (ja) * 2006-06-07 2007-12-13 Fujitsu Limited 半導体パッケージ及び電子装置
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
JP5947537B2 (ja) 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP5754372B2 (ja) * 2011-12-27 2015-07-29 トヨタ自動車株式会社 半導体装置の製造方法
US8780561B2 (en) * 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
JP2013229472A (ja) * 2012-04-26 2013-11-07 Denso Corp 半導体装置
CN104603937B (zh) 2012-09-07 2018-03-20 日立汽车系统株式会社 半导体装置及其制造方法
JP6160508B2 (ja) * 2014-02-25 2017-07-12 株式会社デンソー モールドパッケージ
JP5892184B2 (ja) * 2014-03-18 2016-03-23 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6276721B2 (ja) 2015-02-06 2018-02-07 日立オートモティブシステムズ株式会社 パワーモジュール
CN108463885A (zh) 2015-12-11 2018-08-28 罗姆股份有限公司 半导体装置
DE102016219565A1 (de) * 2016-10-07 2018-04-12 Continental Automotive Gmbh Leistungselektronikschaltung
JP6586970B2 (ja) * 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
JP6973109B2 (ja) * 2018-01-23 2021-11-24 株式会社デンソー 半導体装置の製造方法
JP2019129228A (ja) * 2018-01-24 2019-08-01 トヨタ自動車株式会社 半導体装置及びその製造方法
JP7180490B2 (ja) * 2019-03-26 2022-11-30 株式会社デンソー 半導体装置およびその製造方法
JP7268563B2 (ja) * 2019-09-30 2023-05-08 株式会社デンソー 半導体装置
KR102196385B1 (ko) * 2020-05-04 2020-12-30 제엠제코(주) 반도체 패키지
US11791240B2 (en) * 2020-12-28 2023-10-17 Baidu Usa Llc High performance baseboard cooling architecture
CN119343762A (zh) * 2022-06-22 2025-01-21 千住金属工业株式会社 层叠接合材料、半导体封装体和功率模块

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649881A (en) * 1970-08-31 1972-03-14 Rca Corp High-power semiconductor device assembly
AU572615B2 (en) * 1983-12-27 1988-05-12 Sony Corporation Electrically conductive adhesive sheet circuit board and electrical connection structure
US5097387A (en) * 1990-06-27 1992-03-17 Digital Equipment Corporation Circuit chip package employing low melting point solder for heat transfer
JPH06318655A (ja) * 1993-05-06 1994-11-15 Tanaka Denshi Kogyo Kk 半導体チップ用放熱部材及びその製造方法
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
KR100245971B1 (ko) * 1995-11-30 2000-03-02 포만 제프리 엘 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법
US6275381B1 (en) * 1998-12-10 2001-08-14 International Business Machines Corporation Thermal paste preforms as a heat transfer media between a chip and a heat sink and method thereof
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
JP2000277557A (ja) * 1999-03-26 2000-10-06 Fujitsu Ten Ltd 半導体装置
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
JP3601432B2 (ja) * 2000-10-04 2004-12-15 株式会社デンソー 半導体装置
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6888722B2 (en) * 1999-12-30 2005-05-03 Intel Corporation Thermal design for minimizing interface in a multi-site thermal contact condition
CN1222092C (zh) * 2000-11-29 2005-10-05 三菱化学株式会社 半导体发光器件
JP2002176133A (ja) * 2000-12-08 2002-06-21 Fuji Electric Co Ltd 平型半導体装置およびその製造方法
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236963B (zh) * 2007-01-31 2010-06-23 雅马哈株式会社 半导体装置和用于该半导体装置的封装结构
US8026566B2 (en) 2007-05-18 2011-09-27 Fuji Electric Systems Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN101339933B (zh) * 2007-05-18 2013-03-20 富士电机株式会社 半导体装置和半导体装置的制造方法
CN103503132A (zh) * 2011-06-09 2014-01-08 三菱电机株式会社 半导体装置
CN103503132B (zh) * 2011-06-09 2016-06-01 三菱电机株式会社 半导体装置
CN102693969A (zh) * 2012-06-18 2012-09-26 南京银茂微电子制造有限公司 一种igbt功率模块
CN102693969B (zh) * 2012-06-18 2014-12-24 南京银茂微电子制造有限公司 一种igbt功率模块
CN106298729B (zh) * 2015-05-12 2019-03-05 南茂科技股份有限公司 封装结构及其制作方法
CN106298729A (zh) * 2015-05-12 2017-01-04 南茂科技股份有限公司 封装结构及其制作方法
CN107534032A (zh) * 2015-05-18 2018-01-02 株式会社电装 半导体装置
CN107534032B (zh) * 2015-05-18 2020-01-24 株式会社电装 半导体装置
CN107534035A (zh) * 2015-06-18 2018-01-02 株式会社电装 半导体装置
CN107534035B (zh) * 2015-06-18 2020-04-28 株式会社电装 半导体装置
CN108511406A (zh) * 2017-02-28 2018-09-07 迪尔公司 具有增强的散热性的电子组件
CN108511406B (zh) * 2017-02-28 2024-02-09 迪尔公司 具有增强的散热性的电子组件
CN110520983A (zh) * 2017-03-29 2019-11-29 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
JP2005244166A (ja) 2005-09-08
JP4302607B2 (ja) 2009-07-29
DE102005002767A1 (de) 2005-08-18
US20050167802A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
CN1649098A (zh) 半导体器件
CN1132244C (zh) 树脂封装型半导体装置及其制造方法
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN100347857C (zh) 功率半导体装置
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1267978C (zh) 凸点的形成方法、半导体元件与半导体装置及其制造方法、电路板以及电子机器
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1150616C (zh) 半导体器件及其制造和装配方法
CN1638111A (zh) 半导体元件的制造方法
CN1197156C (zh) 半导体设备
CN1260795C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1815719A (zh) 半导体器件及其制造方法和装置
CN1244139C (zh) 半导体器件和半导体组件
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1441472A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1420555A (zh) 半导体装置及半导体装置的制造方法
CN1574346A (zh) 一种制造半导体器件的方法
CN1581474A (zh) 无引线型半导体封装及其制造方法
CN1423347A (zh) 发光元件及其制造方法和用于制造发光元件的引线框
CN1779951A (zh) 半导体器件及其制造方法
CN1160781C (zh) 分立半导体器件及其制造方法
CN1111906C (zh) 塑料封装的半导体器件及其制造方法
CN1638105A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication