CN1240087C - 平面线圈及平面变压器 - Google Patents

Abstract

本发明的目的是，在有限的空间内，以耗损最小的方式配置线圈。平面线圈配备有圆板状绝缘层(10)，在绝缘层(10)的一个面上将平板状导体配置成涡旋状形成的N匝(N为2以上的整数)的线圈(11)。线圈(11)，当令从内侧起第n匝(n为1以上、N以下的整数)的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，当r_i(1)＝r_min，r_i(n+1)-r₀(n)＝D，r₀(N)-r_i(1)＝W_total时，以使公式(1)表示的A的值成为最小值的方式确定r_i(n)及r₀(n)。A＝∑_n-1 ^N{log(r₀(n)/r_i(n))}^-1…(1)

Description

平面线圈及平面变压器

技术领域

本发明涉及具有将平板状的导体配置成涡旋状形成的线圈(绕组)的平面线圈及平面变压器。

背景技术

平面线圈及平面变压器，作为开关电源等中的扼流圈及变压器使用。平面线圈及平面变压器，具有将平板状的导体配置成涡旋状形成的图样化(patterned)导体构成的线圈。在平面变压器及具有多个线圈的平面线圈中，多个线圈中间经过绝缘层沿厚度方向重叠。

在平面线圈及平面变压器中，对于输出电流较小的，例如利用溅射法等薄膜形成技术，通过堆积涡旋状的图样化导体、绝缘层以及磁性层形成。此外，在平面线圈及平面变压器中，对于输出电流中等程度的情况，例如，采用将刻蚀各面上的导体层、在各面上形成涡旋状的图样化导体的双面印刷线路基板经由绝缘层叠层构成的印刷线圈(プリントコイル)，以及采用冲裁导体板形成的涡旋状的图样化导体经由绝缘层叠层构成的线圈。在所述这些线圈上，在涡旋状的图样化导体的中心部分形成沿厚度方向贯穿的孔，在该孔内插入EE型铁氧体磁心等磁性体。

由于上面所述的平面线圈及平面变压器，可以薄型化，特别用于小型、薄型的开关电源等。

近年来，由于伴随着IC(集成电路)的集成度的增大IC的电压降低，电路增大，在要求开关电源小型化的同时还要求其大电流化。在扼流圈及变压器中导体的电阻耗损，所谓铜损，与电流的平方成正比的增大。因此，在作为扼流圈及变压器使用的平面线圈及平面变压器中，降低导体的电阻值成为重要的课题。

作为开关电源的主要部件之一的FET(场效应晶体管)等开关元件，随着半导体技术的进展，其耗损也在降低并小型化。与此相对，作为开关电源的另一种主要部件的扼流圈线圈及变压器等磁性部件，是很难小型化的部件。因此，相对于整个开关电源而言，有磁性部件的体积比增大的趋势。虽然磁性部件向小型化的方向进展，但是，这将对随着上述开关元件的进步使开关频率高频化带来更大的负担。而且，在开关频率高频化的情况下，虽然可以使线圈及变压器的芯体小型化或降低耗损，但是，存在着由于趋肤效应的影响使作为导体的耗损的铜损反而增大的问题。

在现有技术，在大多数情况下，平面线圈及平面变压器中的线圈的各匝的每一个部分的宽度都是一定的。但是，在这种情况下，存在着线圈中的外侧部分的电阻变大，结果是整个线圈的电阻变大的问题。

与此相对，日本特开平5-226155号公报，公开了一种技术，为了使线圈的各部分的铜损相同，使线圈的宽度随着远离中心而增大。在这种技术中，利用复杂的公式决定线圈的各部分的宽度。此外，在日本特开平7-37728号公报中，也公开了一种技术，在该技术中，为了使线圈中的各部分的铜损相同或基本上相同，使线圈的宽度随着远离中心而增大。在这些技术中，全都是通过使线圈中的各匝的每一部分的内周部的半径Ri与各匝的每一部分的宽度W之比Ri/W一定，使线圈中的线圈的各部分的铜损到处都是一样的，在有限的空间的制约下，使线圈的整个铜损最小。

但是，并不能证明通过使上述Ri/W一定，能够令线圈的整个铜损为最小。

一般来说，在扼流圈和变压器中的线圈的匝数(圈数)由开关电源所要求的波纹电压及输入输出电压比，进而，电源驱动频率及芯体的形状、物理等决定，在大多数情况下，要求匝数为奇数。印刷线圈与使导线的线圈相比，线圈的设计自由度高。例如，在印刷线圈中，通过改变图样化导体的宽度可以在确定的线圈架(图样化导体的配置区域)内形成任意匝数的线圈。此外，在印刷线圈中，将相同图样的图样化导体叠层，通过用贯通孔将它们并联地连接，可以调整允许电流容量。

在现有技术的平面线圈及平面变压器中，作为形成3匝以上的奇数匝数的线圈的方法，主要采用以下四种方法。第一种方法，是利用具有奇数匝数的图样化导体的一层导体层形成所需的奇数匝数的线圈的方法。第二种方法，例如，如日本特开平4-113605号公报所述的那样，是一种将具有1匝的图样化导体的导体层以奇数层串联连接的方法。第三种方法是一种将具有偶数匝的图样化导体的导体层与具有奇数匝的图样化导体的导体层串联连接的方法。第四种方法，例如，如日本特开平10-163039号公报的图6至图9所示，是一种将具有〔偶数+α〕匝(α大于0、小于1)的图样化的导体层与具有〔偶数+(1-α)〕匝的图样化导体的导体层串联连接的方法。

但是，在上述任何一种方法中，都存在着以下的问题。在第一种方法中，有必要将线圈的一个端子从图样化导体的内周缘附近导出。因此，在第一种方法中，不能使用通常用于平面线圈的那种芯体，即，不能使用将线圈以贯穿的方式配置的部分(所谓中间引线)和配置在线圈的外周侧的部分(所谓外引线)的连接部的宽度很宽、能够基本上把线圈覆盖的芯体。在采用第一种方法的情况下，作为芯体，必须使用上述连接部分宽度窄的芯体，以便使得上述连接部分不与从图样化导体的内周缘附近导出的线圈的端子相互碰撞。在这种情况下，为了的确保足够的芯体的截面面积，以便使磁通不包含，必须增大芯体的厚度。从而，在第一种方法中，存在着难以使平面线圈或平面变压器薄型化的问题。

在第二种方法中，由于将与所需匝数的数目相同的导体层叠层，所以，存在着平面线圈或平面变压器的厚度变厚的问题。此外，在第二种方法中，所需匝数越多，串联连接奇数层的导体层所需的连接部越多。例如，在形成5匝线圈的情况下，需要在4个部位处有除端子之外的连接部。因此，在平面线圈及平面变压器中，存在着必须确保足够宽的配置连接部用的区域的问题。此外，在第二种方法中，由于导体层的层数与匝数一致，所以，存在着导体层的层数的设计自由度小的问题。例如，在形成5匝线圈的情况下，导体层的数目以5层为单位。即，在这种情况下，例如为了增大电流容量而增加导体层的数目时，导体层的层数必须是5的倍数，为了获得所需的电流容量，例如不可能制成8层及12层。

在第三种及第四种方法中，通过使2个导体层中图样化导体的卷绕方向相反，将2个图样化导体的内侧的端部彼此之间借此电连接，能够将线圈的2个端子从2个图样化导体的外侧端部导出。从而，在第三种及第四种方法中，由于可以把线圈的两个端子配置在芯体的外侧，所以可以将中间引线及外引线的连接部分的宽度加宽，使用薄型化的芯体。此外，在第三种及第四种方法中，对导体层的设计可以以2为单位进行，增大导体层的层数的设计自由度。

但是，在第三种方法和第四种方法中，在整个线圈在中，由于图样化导体的宽度在不同的部位加大，所以，电流密度随线圈的部位的不同而不同。因此，在第三种方法及第四种方法中，从缩小耗损的角度出发，对图样化导体不能进行最佳的设计。

发明的概述

本发明的第一个目的是，提供一种在有限的空间内以耗损最小的方式配置线圈的平面线圈及平面变压器。

此外，本发明的第二个目的是，提供一种在配备有奇数匝的线圈的平面线圈及平面变压器中，可薄型化、导体层的层数设计自由度大、耗损小的平面线圈及平面变压器。

本发明的第一种平面线圈，配备有将导体配置成涡旋状形成的线圈，线圈包含N匝(N是2以上的整数)的线圈部分，当令从内侧起第n匝(n为1以上、N以下的整数)的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式(1)表示的A的值成为最小值的方式确定r_i(n)及r₀(n)。其中，r_i(1)＝r_min、r_i(n+1)-r₀(n)＝D，r₀(N)-r_i(1)＝W_total。

$A={\mathrm{\Σ}}_{n=1}^N{\left(\log \frac{r_0\left(n\right)}{r_i\left(n\right)}\right)}^{-1}---\left(1\right)$

在本发明的第一种平面线圈中，通过令用公式(1)表示的A值为最小值的方式设定r_i(n)及r₀(n)，整个线圈的的电阻值变成最小，从而，整个线圈的耗损变成最小。此外，在本申请中，所谓线圈部分是指整个线圈中的1匝的部分。

在本发明的第一种平面线圈中，设置多个线圈，所述多个线圈经由绝缘层沿厚度方向叠层，并且可以进行并联或串联的连接。

本发明的第一平面变压器，配备有形成平面状的、沿厚度方向叠层的多个线圈，以及配置在各线圈之间的绝缘层，多个线圈中的一部分线圈成为初级(原)线圈，多个线圈中的另外一部分构成次级(副)线圈。

多个线圈中的至少其中之一，包含将导体配置成涡旋状形成的N匝(N为2以上的整数)的线圈部分，当令从内侧起第n匝(n为1以上、N以下的整数)的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式(1)表示的A的值成为最小值的方式确定r_i(n)及r₀(n)。

在本发明的第一种平面变压器中，通过令公式(1)表示的A的数值为最小值的方式设定r_i(n)及r₀(n)，可以使N匝线圈的整个电阻值达到最小，从而使整个N匝线圈中的耗损成为最小。

本发明的第二种平面线圈，有利用导体形成的奇数匝的线圈

它配备有：绝缘层，具有将导体配置成涡旋状形成的第一图样化导体的第一导体层，具有将导体配置成涡旋状形成的第二图样化导体的、经由绝缘层重叠到第一导体层上的第二导体层，

第一图样化导体层及第二图样化导体层分别含有N(N为1以上的整数)+1匝的线圈部分，

通过第一图样化导体与第二图样化导体的最内侧的线圈部分彼此并联连接，利用第一图样化导体及第二图样化导体构成2N+1匝的线圈。

在本发明第二种平面线圈中，第一图样化导体及第二图样化导体的最内侧的线圈部分彼此并列连接，借此构成线圈中的1匝的导电路径。此外，利用第一图样化导体及第二图样化导体中的其它的线圈部分，构成2N匝导电路径。在本发明中，可以将第一图样化导体及第二图样化导体就其宽度而言，制成同样的图样。此外，根据本发明，利用第一图样化导体及第二图样化导体的最内侧的线圈部分构成的1匝的导电路径的厚度为另外一个导电路径的厚度的2倍，但通过调整其宽度，可以缩小2N+1匝线圈的整个的电阻值，缩小整个线圈的耗损。此外，本发明并不局限于第一导体层及第二导体层仅经由绝缘层重叠的情况，也包括除绝缘层之外，第一导体层及第二导体层还经由其它的层重叠的情况。

在本发明的第二种平面线圈中，在第一图样化导体及第二图样化导体中，最内侧的线圈部分的宽度，实质上可以是其它线圈的宽度的一半。在这种情况下，利用第一图样化导体及第二图样化导体的最内侧的线圈的部分构成的1匝的导电路径的厚度成为另外的导电路径的厚度的2倍，由于实质上其宽度为另外的导电路径的宽度的一半，所以其截面面积实质上与另外的导电路径的截面面积相等。从而，在2N+1匝线圈的各部分的电流密度均匀化，降低线圈中的耗损。

此外，在本申请中，所谓线圈部分指的是图样化导体中的1匝的部分。此外，在本申请中，所谓“实质上一半”，其含意是指，即包括准确的一半，也处于包括在设计上圆整(舍入)误差及制造上的误差等允许误差范围内的值。

此外，在本发明的第二种平面线圈中，在第一图样化导体及第二图样化导体中，当令从内侧起第n匝(n为1以上、N+1以下的整数)的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式(5)表示的A的值成为最小值的方式确定r_i(n)及r₀(n)。其中，K(1)＝0.5，n≥2时，K(n)＝2，r_i(1)＝r_min，r_i(n+1)-r₀(n)＝D，r₀(N+1)-r_i(1)＝W_total。

$A={\mathrm{\Σ}}_{n=1}^{N+1}K\left(n\right){\left(\log \frac{r_0\left(n\right)}{r_i\left(n\right)}\right)}^{-1}---\left(5\right)$

这样，通过使公式(5)表示的A值成为最小值的方式设定r_i(n)及r₀(n)，使整个2N+1匝线圈的电阻值最小，从而，使整个线圈的耗损最小。

此外，在本发明的第二种平面线圈中，也可以将多组绝缘层，第一导体层及第二导体层沿厚度方向叠层，将各个组的线圈并联地连接。

本发明的第二种平面变压器，具有利用分别配置在平面上的导体形成的初级线圈及次级线圈，初级线圈和次级线圈的至少其中之一，配备有具有将导体配置成涡旋状形成的第一图样化导体的第一导体层，以及具有将导体配置成涡旋状形成的第二图样化导体、经由绝缘层与第一导体层重叠的第二导体层，

第一图样化导体及第二图样化导体分别包含N(N为1以上的整数)+1匝的线圈部分，

通过第一图样化导体与第二图样化导体的最内侧的线圈部分彼此之间并联连接，利用第一图样化导体和第二图样化导体构成2N+1匝线圈。

在本发明的第二种平面变压器中，第一图样化导体和第二图样化导体的最内侧的线圈部分彼此并联连接，由此构成线圈中1匝的导电路径。此外，利用第一图样化导体和第二图样化导体中另外的线圈部分构成2N匝导电路径。在本发明中，可以将第一图样化导体和第二图样化导体制成与它们的宽度相关的同样的图样。此外，在本发明中，利用第一图样化导体和第二图样化导体的最内侧的线圈部分构成的1匝导电路径的厚度为另外的导电路径的厚度的2倍，但通过调整其宽度，可以缩小2N+1匝线圈的整个的电阻值，减少整个线圈中的耗损。此外，本发明并不局限于第一图样化导体和第二图样化导体仅经由绝缘层重叠的情况，也包括除绝缘层之外，还经由其它层重叠第一导体层及第二导体层的情况。

在本发明的第二种平面变压器中，在第一图样化导体和第二图样化导体中，最内侧的线圈部分的宽度实质上可以是另外的线圈部分的一半。在这种情况下，利用第一图样化导体和第二图样化导体的最内侧的线圈部分构成1匝导电路径的厚度是另外的导电路径的厚度的2倍，由于其宽度实质上是另外的导电路径的宽度的一半，所以其截面面积实质上与另外的导电路径的截面面积相等。从而，在2N+1匝的线圈的各部分上的电流密度均匀化，降低线圈中的耗损。

此外，在本发明的第二种平面变压器中，在第一图样化导体和第二图样化导体中，当令从内侧起第n匝(n为1以上、N+1以下的整数)的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式(5)表示的A的值成为最小值的方式确定r_i(n)及r₀(n)。其中，K(1)＝0.5，n≥2时，K(n)＝2，r_i(1)＝r_min，r_i(n+1)-r₀(n)＝D，r₀(N+1)-r_i(1)＝W_total。

$A={\mathrm{\Σ}}_{n=1}^{N+1}K\left(n\right){\left(\log \frac{r_0\left(n\right)}{r_i\left(n\right)}\right)}^{-1}---\left(5\right)$

这样，通过使公式(5)表示的A的数值为最小值设定r_i(n)和r₀(n)，2N+1匝线圈的整个电阻值成为最小，其结果是，在整个线圈中的耗损变成最小。

本发明的其它目的、特征及优点，通过下面的说明会变得更加清楚。

附图的简单说明

图1、是根据本发明的第一种实施形式的平面线圈的平面图。

图2、是沿图1中的2-2线的剖面图。

图3、是第一个比较例的平面线圈的平面图。

图4、是第二个比较例的平面线圈的平面图。

图5、是根据本发明的第二种实施形式的平面线圈的平面图。

图6、是图5所示的平面线圈的右侧视图。

图7、是沿图5的7-7线的剖面图。

图8、是表示根据本发明的第二种实施形式的平面线圈中最上层的线圈及其下面的绝缘层的平面图。

图9、是表示根据本发明的第二种实施形式的平面线圈从上面起第二个线圈及其下面的绝缘层的平面图。

图10、是表示根据本发明的第二种实施形式的平面线圈从上面起第三个线圈及其下面的绝缘层的平面图。

图11、是表示根据本发明的第二种实施形式的平面线圈中最下层的线圈及其下面的绝缘层的平面图。

图12、是表示根据本发明的第二种实施形式的平面线圈中绝缘层的平面图。

图13、是表示根据本发明的第三种实施形式的平面变压器的平面图。

图14、是图13所示的平面变压器的右侧视图。

图15、是沿图13的15-15线的剖面图。

图16、是表示根据本发明的第三种实施形式的平面线圈中最上层的线圈及其下面的绝缘层的平面图。

图17、是表示根据本发明的第三种实施形式的平面线圈从上面起第二个线圈及其下面的绝缘层的平面图。

图18、是表示根据本发明的第三种实施形式的平面线圈从上面起第三个线圈及其下面的绝缘层的平面图。

图19、是表示根据本发明的第三种实施形式平面变压器中最下层的线圈的剖面图。

图20、是表示根据本发明的第三种实施形式的平面线圈中绝缘层的平面图。

图21、是表示根据本发明的第四种实施形式的平面线圈中第一导体层及其下面的绝缘层的平面图。

图22、是表示根据本发明的第四种实施形式的平面线圈中绝缘层的平面图。

图23、是表示根据本发明的第四种实施形式的平面线圈中第二导体层的平面图。

图24、是放大地表示图21中的24-24线所示的剖面的剖面图。图25、是表示根据本发明的第五种实施形式的平面线圈中第一导体层及其下面的绝缘层的平面图。

图26、表示根据本发明的第五种实施形式的平面线圈中第二导体层的平面图。

图27、是表示第五个比较例的平面线圈中的第一层导体层及其下面的绝缘层的平面图。

图28、表示第五个比较例的平面线圈中第二导体层的平面图。

图29、是表示第六个比较例的平面线圈中第一导体层及其下面的绝缘层。

图30、是表示第六个比较例的平面线圈中第二导体层及其下面的绝缘层。

图31、是表示在改变本发明中的各匝的每一个的线圈部分的宽度时、在本发明的整个线圈的电阻值与在比较例中整个线圈的电阻值之比的变化的一个例子的特性图。

图32、在本发明的整个线圈的电阻值与在比较例中整个线圈的电阻值之比的变化的另外一个例子的特性图。

图33、是表示根据本发明的第六种实施形式的平面线圈中的第一导体层及其下面的绝缘层的平面图。

图34、是表示根据本发明的第六种实施形式的平面线圈中的绝缘层的平面图。

图35、是表示根据本发明的第六种实施形式的平面线圈中的第二导体层的平面图。

图36、是放大地表示图33中36-36线所示的剖面的剖面图。

图37、是表示根据本发明的第七种实施形式的平面线圈中的第一导体层及其下面的绝缘层的平面图。

图38、是表示根据本发明的第七种实施形式的平面线圈中的第二导体层的平面图。

图39、是表示第七个比较例的平面线圈中的第一导体层及其下面的绝缘层的平面图。

图40、是表示第七个比较例的平面线圈中的第二导体层的平面图。

图41是表示本发明的第八种实施形式的平面线圈的平面图。

图42、是图41所示的平面线圈的右侧视图。

图43、是放大地表示图41中的43-43线所示的剖面的剖面图。

图44、是表示根据本发明的第八种实施形式的平面线圈中的芯体的平面图。

图45、是表示根据本发明的第八种实施形式的平面线圈中的芯体的侧视图。

图46、是根据本发明的第九种实施形式的平面线圈的剖面图。

图47、是第八个比较例的平面线圈的剖面图。

图48、是根据本发明的第十种实施形式的平面变压器的平面图。

图49、是图48所示的平面变压器的右侧视图。

图50、是放大地表示图48中50-50线所示的剖面的剖面图。

图51、是表示根据本发明的第十种实施形式的平面变压器中PA层及其下面的绝缘层的平面图。

图52、是表示根据本发明的第十种实施形式的平面变压器中PB层及其下面的绝缘层的平面图。

图53、是表示根据本发明的第十种实施形式的平面变压器中的SA层及其下面的绝缘层的平面图。

图54、是表示根据本发明的第十种实施形式的平面变压器中的SB层及其下面的绝缘层的平面图。

图55、是根据本发明的第十种实施形式的平面变压器中的绝缘层的平面图。

图56、是第九个比较例的平面变压器的剖面图。

实施发明的最佳形式

下面，参照附图详细说明本发明的实施形式。

[第一种实施形式]

首先，参照图1及图2说明根据本发明的第一种实施形式的平面线圈的结构。图1是根据本实施形式的平面线圈的平面图，图2是图1中2-2线的剖面图。根据本实施形式的平面线圈，配备有圆板状的绝缘层10，以及形成在该绝缘层10的一个面上的N匝(N为2以上的整数)线圈11。在图1中，作为一个例子表示出5匝的线圈11。在绝缘层10的中心部分上形成圆形孔10a。线圈11被配置在孔10a的外周部与绝缘层10的外周部之间的区域内。此外，可以将芯体插入到孔10a内。

线圈11由将包括箔状在内的平板状的导体配置成涡旋状形成的图样化导体构成。作为导体，例如采用铜。在线圈11的两个端部的位置处，形成贯穿线圈11及绝缘层10的贯通孔12。该贯通孔12，例如，可以被用作平面线圈的端子，或者被用作将多个平面线圈并联或串联连接时的连接部。

根据本实施形式的平面线圈，例如，可以通过将在绝缘基板的一个面上形成导体层的印刷线路基板中的导体层刻蚀制造而成，也可以通过冲裁导体板制造。此外，也可通过以利用溅射法等薄膜技术在绝缘基板的一个面上形成图样化导体来制造。

根据本实施形式的平面线圈中的线圈11，含有N匝线圈部分，当令从内侧起第n匝(n为1以上、N以下的整数)的线圈部分的内周部的半径(下称内半径)为r_i(n)，外周部的半径(下称外半径)为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式(1)表示的A的值成为最小值的方式确定r_i(n)及r₀(n)。其中，r_i(1)＝r_min、r_i(n+1)-r₀(n)＝D，r₀(N)-r_i(1)＝W_total。此外，logx是x的自然对数。

$A={\mathrm{\Σ}}_{n=1}^N{\left(\log \frac{r_0\left(n\right)}{r_i\left(n\right)}\right)}^{-1}---\left(1\right)$

通过令用公式(1)表示的A值为最小值的方式设定r_i(n)及r₀(n)，整个线圈的的电阻值变成最小，从而，整个线圈的耗损变成最小。下面对其进行详细说明。

首先，考虑厚度t，内半径r，外半径r+dr的环形图样化导体。如果宽度dr足够小的话，该图样化导体的电阻值可以用(2πr×ρ)/(t×dr)表示。这里，ρ为导体的体积电阻率。从而，图样化导体的电导，即，电阻的倒数，为(t×dr)/(2πr×ρ)。

设想内半径r_i，外半径r₀的环状图样化导体，与上述具有微小宽度dr的环状图样化导体并联连接的导体等效。从而，厚度t，内半径r_i，外半径r₀的环状图样化导体的电导，如下面的公式(2)所示，可以通过(t×dr)/(2πr×ρ)在r_i～r₀的范围内的积分求得。

${\∫}_{r_i}^{r_0}\frac{t}{2\mathrm{\πr\ρ}}\mathrm{dr}=\frac{t}{2\mathrm{\πr\ρ}}{\∫}_{r_i}^{r_0}\frac{1}{r}\mathrm{dr}=\frac{t}{2\mathrm{\π\ρ}}{\left[\log r\right]}_{r_i}^{r_0}=\frac{t}{2\mathrm{\π\ρ}}(\log r_0-\log r_i)=\frac{t}{2\mathrm{\π\ρ}}\log \left(\frac{r_0}{r_i}\right)---\left(2\right)$

由于厚度t，内半径r_i，外半径r₀的环状图样化导体的电阻值R是该电导的倒数，所以由下面的公式(3)表示。

$R=\frac{2\mathrm{\π\ρ}}{t\·\log \frac{r_0}{r_i}}---\left(3\right)$

由N匝线圈部分构成的线圈11，可以认为是与N个环状图样化导体(线圈部分)串联连接构成的线圈相同的。从而，N匝线圈的总的电阻值R_total由下面的公式(4)表示。

$R_{\mathrm{total}}={\mathrm{\Σ}}_{n=1}^N\frac{2\mathrm{\π\ρ}}{t\log \frac{r_0\left(n\right)}{r_i\left(n\right)}}---\left(4\right)$

从而，当令最内侧的线圈部分的内半径r_min，最外侧的线圈部分的外半径与最内侧的内半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，为使整个线圈11的电阻值为最小值，可以以使前述公式(1)表示的A的数值为最小的方式设定r_i(n)及r₀(n)。

使A的数值成为最小的r_i(n)及r₀(n)值，很难用解析的方法求出，但可以利用计算机的数值计算求出。

下面，在对根据本实施形式的平面线圈的实施例进行说明的同时，对于在实施例的平面线圈与比较例的平面线圈中，对通过计算求出的电阻值进行的结果进行说明。

第一个实施例的平面线圈，如图1及图2所示，配备有5匝线圈11。在该平面线圈中，作为构成线圈11的采用铜，令导体的厚度t为0.5mm，最内侧的线圈部分的内半径r_min为4mm，最外侧线圈部分的外半径与最内侧的线圈部分的内半径之差W_total为12mm，邻接的匝之间的线圈部分之间的距离D为0.7mm。对于该平面线圈，通过利用计算机的数值计算，求出使公式(1)表示的A的值最小时的各匝的每一个线圈部分的内半径r_i(n)及外半径r₀(n)的同时，求出线圈11的总的电阻值R_total。此外，令铜的体积电阻率为1.72×10^-8(Ωm)。此外，下面，用W(n)表示各匝的每一个线圈部分的宽度r₀(n)-r_i(n)。

图3是第一个比较例的平面线圈的平面图。第一个比较例的平面线圈，配备有圆板状的绝缘层110，形成于该绝缘层110的一个面上的5匝线圈111。在该平面线圈中，各匝的每一个线圈部分的宽度W(n)恒定。第一个比较例的平面线圈的其它条件与第一个实施例相同。

图4是第二个比较例的平面线圈的平面图。第二个比较例的平面线圈配备有圆板状绝缘层120，形成在该绝缘层120的一个面上的5匝线圈121。在该平面线圈中，令各匝的每一个线圈部分的内半径r_i(n)与线圈部分的宽度W(n)之比r_i(n)/W(n)恒定。第二个比较例的平面线圈中的其它条件与第一个实施例相同。

在第一个实施例，第一个比较例，第二个比较例的各平面线圈中各匝的每一个线圈部分的宽度W(n)及线圈的整个电阻值R_total示于下面的表中。

	第一个实施例	第一个比较例	第二个比较例
				W(1)(mm)	1.03	1.84	0.91
W(2)(mm)	1.37	1.84	1.28
				W(3)(mm)	1.77	1.84	1.74
W(4)(mm)	2.24	1.84	2.29
				W(5)(mm)	2.80	1.84	2.98
Rtotal(mΩ)	5.232	5.854	5.252

如从上表可以看出的，在第一个实施例的平面线圈中，线圈总的电阻值与第一个比较例的平面线圈相比，可以降低10.63％，与第二个比较例相比可以降低0.38％。

第二个实施例的平面线圈，图中未示出，但它配备有4匝线圈11。在该平面线圈中，用铜作为构成线圈11的导体，导体的厚度t为0.06mm，最内侧的线圈部分的内半径r_min为3mm，最外侧的线圈部分的外半径与最内侧的线圈部分的内半径之差W_total为5mm，邻接的匝之间的线圈部分之间的距离D为0.2mm。对于该平面线圈，通过利用计算机进行数值计算求出用公式(1)表示的A的值成为最小时的各匝的每一个线圈部分的内半径r_i(n)及外半径r₀(n)的同时，求出线圈11总的电阻值R_total。

第三个比较例的平面线圈，配备有4匝线圈，令各匝的每一个线圈部分的宽度W(n)恒定。第三个比较例的平面线圈中其它的条件与第二个实施例相同。

第四个比较例的平面线圈，配备有4匝线圈，令各匝的每一个线圈部分的内半径r_i(n)与线圈部分的宽度W(n)之比r_i(n)/W(n)恒定。第四个比较例的平面线圈中，其它的条件与第二个实施例相同。

第二个实施例。第三个比较例及第四个比较例的各个平面线圈中的各匝的每一个部分的宽度W(n)与线圈总的电阻值R_total示于下表。

	第二个实施例	第三个比较例	第四个比较例
				W(1)(mm)	0.74	1.10	0.72
W(2)(mm)	0.95	1.10	0.94
				W(3)(mm)	1.20	1.10	1.21
W(4)(mm)	1.51	1.10	1.54
				Rtotal(mΩ)	33.63	35.89	33.65

如可以从上述表可以看出的，在第二个实施例的平面线圈中，线圈总的电阻值可以比第三个比较例的平面线圈降低6.31％，与第四个比较例的平面线圈相比仅可以降低0.05％。

如上面所说明的那样，如果采用根据本发明的平面线圈，由于以使用公式(1)所示的A值成为最小值的方式设定r_i(n)及r₀(n)，所以，可以使线圈11的整个电阻值成为最小。从而，根据本实施形式能够以在有限的空间中使耗损最小的方式配置线圈11，其结果是，可以降低因导体的电阻造成的耗损。此外，根据本实施形式的平面线圈，与使各匝的每一个线圈部分的宽度W(n)恒定的平面线圈以及，使各匝的每一个线圈部分的内半径r_i(n)与线圈部分的宽W(n)之比r_i(n)/W(n)恒定的平面线圈相比，可以降低线圈11的总电阻值。

[第二种实施形式]

其次，说明根据本发明的第二种实施形式的平面线圈的结构。图5是根据本实施形式的平面线圈的平面图，图6是图5所示的平面线圈的右侧视图，图7是沿图5的7-7线的剖面图。如这些图所示，根据本实施形式的平面线圈，分别由包括箔状在内的平板状导体形成的图样化导体构成，配备有沿厚度方向叠层的4个线圈21～24，配置在各线圈之间的3个绝缘层20，安装在这些线圈21～24与绝缘层20的叠层体上的E型芯体25A、25B。作为导体，利用采用铜。

图8是表示最上层线圈21及其下面的绝缘层20的平面图，图9是表示从上面起第二个线圈22及其下面的绝缘层20的平面图，图10上表示从说明起第三个线圈23其起下面的绝缘层20的平面图，图11是表示最下层的线圈24的平面图，图12是表示绝缘层20的平面图。

如图12所示，绝缘层20基本上呈圆板状。在绝缘层20的中心部分形成圆形孔20a。此外，绝缘层20具有其外周部的一部分向半径方向的外侧隆起的隆起部20b。各线圈21～24配置在孔10a的外周部与绝缘层20的外周部之间的区域内。

线圈21～24分别由将包括箔状在内的平板状导体配置成涡旋状形成的图样化导体构成。此外，线圈21～24为N匝(N为2以上的整数)的线圈。在图8至图11中，作为一个例子，表示出5匝线圈21～24。

如图8及图10所示，线圈21、23从内侧向外侧沿顺时针方向卷绕。此外，线圈21、23的外侧端部配置在绝缘层20的隆起部20b部内的右侧位置处。在所述线圈21、23的外侧端部所配置的位置上，形成3个绝缘层20及贯穿线圈21、23的贯通孔26a。线圈21、23外侧的各端部，经由该贯通孔26a相互电连接。

另一方面，如图9及图11所示，线圈22、24从内侧向外侧沿逆时针方向卷绕。此外，线圈22、24的外侧端部，配置在绝缘层20的隆起部20b内的左侧位置处。在该线圈22、24的外侧端部的配置位置上，形成贯穿3个绝缘层20及线圈22、24的贯通孔26b。线圈22、24外侧的各端部经由贯通孔26b相互电连接。

如图8至图11所示，线圈21～24的内侧端部配置在相互重叠的位置上。在所示线圈21～24的内侧端部配置的位置上，形成贯穿3个绝缘层20及线圈21～24的贯通孔28。线圈21～24的内侧的各端部经由贯通孔28相互电连接。

这样，线圈21与线圈23并联连接，线圈22与线圈24并联连接。线圈21、23与线圈22、24串联连接。从而，在线圈21～24全部为5匝时，由线圈21～24构成10匝线圈。

如图6所示，例如，端子27插入到贯通孔26a、26b内。

此外，如图7所示，E型芯体25A、25B，其中央凸出部彼此之间通过绝缘层20的孔20a对接配置。

也可以通过刻蚀在绝缘基板的两个面上形成导体层的双面印刷线路基板上的各导体层形成线圈21及线圈22。线圈23与线圈24可以用同样的方法形成。在这种情况下，可以通过经由绝缘层20将2个双面基板叠层，形成线圈21～24及绝缘层20的叠层体。或者，通过刻蚀双面基板上的各导体层形成线圈22、线圈23，经由绝缘层在该双面印刷线路基板的上下叠层单面印刷线路基板之后，通过刻蚀在表面上露出的2个单面印刷线路基板的各导体层形成线圈21及线圈24，从而形成线圈21～24及绝缘层20的叠层体。或者，也可以通过冲裁导体板形成线圈21～24、中间经由聚酰亚胺薄膜等绝缘层将它们叠层，形成线圈21～24及绝缘层20的叠层体。此外，也可以利用溅射等薄膜形成技术，形成线圈21～24及绝缘层20的叠层体。

在根据本实施形式的平面线圈中，各线圈21～24与第一种实施形式中的线圈11一样，包含N匝线圈部分，当令从内侧起第n匝的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式(1)表示的A的值成为最小值的方式确定r_i(n)及r₀(n)。

在本实施形式中的其它结构、作用及效果，与第一种实施形式一样。

[第三种实施形式]

下面，说明根据本发明的第三种实施形式的平面变压器的结构。图13时根据本实施形式的平面变压器的平面图，图14是图13所示的平面变压器的右侧视图，图15是沿图13的15-15线的剖面图。如图这些图所示，根据本实施形式的平面变压器，分别由包括箔状在内的平板状导体形成的图样化导体构成，配备有沿厚度方向叠层的4个线圈31～34，配置在各线圈之间的3个绝缘层30，安装在这些线圈31～34与绝缘层30的叠层体上的E型芯体35A、35B。作为导体，例如，采用铜。线圈31～34，对应于本发明中的“形成平面、沿厚度方向叠层的多个线圈”。

图16是表示最上层线圈31及其下面的绝缘层30的平面图，图17是表示从上面起第二个线圈32及其下面的绝缘层30的平面图，图18是表示从上面起第三个线圈33及其下面的绝缘层30的平面图，图19是表示最下层的线圈34的平面图，图20是表示绝缘层30的平面图。

如图20所示，绝缘层30基本上为圆板状。在绝缘层30的中心部分上形成圆形孔30a。此外，绝缘层30具有其外周部的一部分向半径方向外侧隆起的隆起部30b、30c。隆起部30b、30c以孔30a为中心配置在对称的位置上。各线圈31～34配置在孔30a的外周部与绝缘层30的外周部之间的区域内。此外，在图20中没有示出，在配置在线圈32、33之间的绝缘层30上，形成后面描述的贯通孔38。

如图16及19所示，线圈31，34分别构成1匝的线圈。线圈31、34的各自的一个端部配置在绝缘层30的隆起部30c的右侧的位置上。在配置该线圈31、34的一个端部的位置上，形成贯穿3个绝缘层30及线圈31、34的贯通孔39a。线圈31、34的一个端部经由该贯通孔39a相互电连接。此外，线圈31、34的各自的另外一个端部，配置在绝缘层30的隆起部30c的左侧位置上。在配置该线圈31、34的另外一个端部的位置上，形成贯穿3个绝缘层30及线圈31、34的贯通孔39b。线圈31、34的另外一个端部经由该贯通孔39b相互电连接。从而，线圈31、34并联连接。

另一方面，如图17及图18所示，线圈32、33，分别由将包括箔状在内的平板状导体配置成涡旋状形成的图样化导体构成。此外，线圈32、33为N匝(N为2以上的整数)的线圈。在图17和图18中，作为一个例子表示出5匝线圈32、33。

如图17所示，线圈32从内侧向外侧沿逆时针方向卷绕。此外，线圈32的外侧的端部，配置在绝缘层30的隆起部30b中的左侧位置上。在配置该线圈32的外侧端部的位置上，形成贯穿3个绝缘层30及线圈32的贯通孔36b。

如图18所示，线圈33从内侧向外侧沿顺时针方向卷绕。此外，线圈33的外侧端部，配置在绝缘层30的隆起部30b的右侧位置上。在配置该线圈33的外侧端部的位置上，形成贯穿3个绝缘层30及线圈33的贯通孔36a。

如图17及图18所示，线圈32、33的内侧端部配置在相互重叠的位置上。在配置该线圈32、33的内侧端部的位置上，形成贯穿线圈32、33及配置在它们之间的绝缘层30的贯通孔38。线圈32、33的内侧的各端部，经由该贯通孔38相互电连接。从而，线圈32与线圈33串联连接。在线圈32、32分别为5匝的情况下，利用线圈32、33构成10匝的线圈。

如图14所示，在贯通孔36a、36b内，例如插入端子37A，在贯通孔39内，例如，插入端子37B。

此外，如图15所示，E型芯体35A、35B其中央凸出部彼此之间通过绝缘层30的孔30a对接地配置。

线圈31与线圈32，也可以通过刻蚀在绝缘基板的两个面上形成导体层的双面印刷线路基板上的各导体层来形成。线圈33与线圈34也可以用同样的方法形成。在这种情况下，可以通过经由绝缘层30将两个双面印刷线路基板叠层，形成线圈31～34及绝缘层30的叠层体。或者，通过刻蚀双面印刷线路基板上的各导体层形成线圈32和线圈33，经由绝缘层将单面印刷线路基板叠层在该双面印刷线路基板的上下之后，刻蚀从表面露出的2个单面印刷线路基板的各导体层形成线圈31及线圈34，形成线圈31～34及绝缘层30的叠层体。或者，也可以通过冲裁导体板形成线圈31～34、经由聚酰亚胺膜等绝缘层将它们叠层，形成线圈31～34及绝缘层30的叠层体。此外，也可以利用溅射等薄膜形成技术形成线圈31～34及绝缘层30的叠层体。

在根据本实施形式的平面变压器中，将线圈31、34及线圈32、33中之一作为初级(原)线圈，另一个作为次级(副)线圈。

在根据本实施形式的平面变压器中，线圈32、33与第一种实施形式中的线圈11相同，含N匝线圈部分，当令从内侧起第n匝的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式(1)表示的A的值成为最小值的方式确定r_i(n)及r₀(n)。

在本实施形式中的其它结构、作用及效果，与第一种实施形式相同。

此外，在第一至第三种实施形式中，线圈的匝数及线圈的个数可以任意设定。

此外，在第一至第三种实施形式中，线圈也可以用平板状之外的导体，例如圆形线导体构成。

采用上面所说明的第一至第三种实施形式，通过以使用公式(1)表示的A的值为最小的方式设定r_i(n)及r₀(n)，可以在有限的空间内以耗损最小的方式配置线圈，从而可以降低因导体的电阻引起的耗损。

[第四种实施形式]

下面，参照图21至图24说明根据本发明的第四种实施形式的平面线圈的结构。图21是表示根据本实施形式的平面线圈中的第一导体层及其下面的绝缘层的平面图，图22是表示根据本实施形式的平面线圈中绝缘层的平面图，图23是表示根据本实施形式的平面线圈中的第二导体层的平面图，图24是放大地表示图21中24-24线所示的剖面的剖面图。

根据本实施形式的平面线圈，配备有矩形板状的绝缘层40，形成在该绝缘层40的一个面(上表面)上的第一导体层41，形成在绝缘层40的另一个面(下表面)上的第二导体层42。这样，第一导体层41与第二导体层42中间经由绝缘层40重叠。

在绝缘层40的一个侧部的附近，设置配置线圈的端子的端子区域40b。在绝缘层40中除端子区域之外的部分的中心部分上形成圆形孔40a。可以在孔40a内插入芯体。

如图21所示，第一导体层41，具有将包括箔状在内的平板状导体配置涡旋状形成的第一图样化导体41a。作为导体，例如采用铜。同样地，如图23所示，第二导体层42，具有将包括箔状在内的平板状导体配置涡旋状形成的第二图样化导体42a。第一图样化导体41a及第二图样化导体42a，配置在孔40a的外周部及绝缘层40的外周部之间的区域内。

根据本实施形式的平面线圈，例如，可以通过刻蚀在绝缘基板的两个面上形成导体层的双面印刷线路基板上的各导体层制造，也可以通过冲裁导体板制造。此外，也可以利用溅射等薄膜形成技术制造。

第一图样化导体41a及第二图样化导体42a，分别包含N(N为1以上的整数)+1匝的线圈部分。在本实施形式中，特别令N＝1。即，第一图样化导体41a和第二图样化导体42a分别包含2匝的线圈部分。

在第一图样化导体41a与第二图样化导体42a中，导体的卷绕方向相反。即，如图21所示，在第一图样化导体41a中，导体从内侧向外侧沿顺时针方向卷绕，如图23所示，在第二图样化导体中，导体从内侧向外侧沿逆时针方向卷绕。

如图21所示，第一图样化导体41a的外侧端部，配置在绝缘层40的端子区域40b中的右侧位置上。在绝缘层40的一个面(上表面)上，在端子区域40b中的左侧位置上，设置作为端子用的端子层43。

如图23所示，第二图样化导体42a的外侧端部，配置在绝缘层40的端子区域40b左侧的位置上。在绝缘层40的另一个面(下表面)上，在端子区域40b的右侧位置处，设置作为端子用的端子层44。

在端子区域40b的左侧位置处，形成贯穿端子层43、绝缘层40及第二图样化导体42a的外侧端部的贯通孔45。端子层43与第二图样化导体42a的外侧端部，经由该贯通孔45电连接。

在端子区域40b的右侧位置上，形成贯穿第一图样化导体41a外侧的端部、绝缘层40以及端子层44的贯通孔46。经由该贯通孔46，第一图样化导体41a的外侧端部与端子层44电连接。

如图21及图23所示，第一图样化导体41a及第二图样化导体42a的最内侧的线圈部分彼此之间利用贯穿图样化导体41a、42a及绝缘层40的贯通孔47、48并联连接。由它们构成线圈中的1匝的导电路径。此外，贯通孔47、48设置在各图样化导体41a、42a的最内侧的线圈部分的两个端部的位置处。并且，利用第一图样化导体41a及第二图样化导体42a中的其它的线圈部分构成2N＝2匝的导电路径。这样，利用第一图样化导体41a及第二图样化导体42a构成2N+1＝3匝的线圈。

在本实施形式中，如图21及图23所示，可以将第一图样化导体41a及第二图样化导体42a就其宽度而言制成相同的图样。从而，根据本实施形式，除最内侧的线圈部分与其它的线圈部分之间的关系外，可以防止图样化导体的宽度产生大的不同。在本实施形式中，利用第一图样化导体41a及第二图样化导体42a的最内侧的线圈部分构成的1匝的导电路径的厚度为另外一个的导电路径的厚度的2倍，通过调整其宽度，可以缩小线圈的总电阻值，减少整个线圈的耗损。

在本实施形式中，特别是，如图21及图23所示，在第一图样化导体41a及第二图样化导体42a中，最内侧的线圈部分的宽度，实质上是另外一部分的线圈部分的宽度一半。并且，另外一部分的线圈的宽度是恒定的。利用第一图样化导体41a及第二图样化导体42a的最内侧的线圈部分构成的1匝的导电路径的厚度是另外一个导电路径的厚度的2倍，由于其宽度实质上是另外一个导电路径的宽度的一半，所以其截面面积实质上和另外一个导电路径的截面面积相等。从而，采用根据本实施形式的平面线圈，在3匝线圈的各部分上的电流密度是均匀的，降低线圈中的耗损。

此外，根据本实施形式，可以利用2层导体层41、42构成3匝的线圈。并且，根据本实施形式，可以将线圈的两个端子从两个图样化导体41a、42a的外侧的端部导出。从而，由于可以把线圈的两个端子配置在宽度宽的芯体的外侧，所以中间引线及外引线的路径部分宽，可以使用薄型的芯体。由此，根据本实施形式，可以使平面线圈薄型化。

此外，根据本实施形式，导体层41、42的层数的设计可以以2层为单位进行，可以加大导体层41、42的层数的设计的自由度。

[第五种实施形式]

下面，参照图25及图26说明根据本发明的第五种实施形式的平面线圈的结构。图25是表示根据本实施形式的平面线圈的第一导体层及其下面的绝缘层的平面图，图26是表示根据本实施形式的平面线圈的第二导体层的平面图。

根据本实施形式的平面线圈的结构，除图样化导体41a、42a的形状不同之外，其它和第四种实施形式相同。

在根据本实施形式的平面线圈中，在第一图样化导体41a及第二图样化导体42a中，当令从内侧起第n匝(n为1以上、N+1以下的整数)的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式(5)表示的A的值成为最小值的方式确定r_i(n)及r₀(n)。其中，K(1)＝0.5，n≥2时，K(n)＝2，r_i(1)＝r_min，r_i(n+1)-r₀(n)＝D，r₀(N+1)-r_i(1)＝W_total。此外，logx为x的自然对数。

$A={\mathrm{\Σ}}_{n=1}^{N+1}K\left(n\right){\left(\log \frac{r_0\left(n\right)}{r_i\left(n\right)}\right)}^{-1}---\left(5\right)$

在本实施形式中，通过使公式(5)表示的A值成为最小值的方式设定r_i(n)及r₀(n)，使整个2N+1匝线圈的电阻值最小，从而，使整个线圈的耗损最小。下面对其进行详细说明。

首先，考虑厚度t，内半径r，外半径r+dr的环形图样化导体。如果宽度dr足够小的话，该图样化导体的电阻值可以用(2πr×ρ)/(t×dr)表示。这里，ρ为导体的体积电阻率。从而，图样化导体的电导，即，电阻的倒数，为(t×dr)/(2πr×ρ)。

设想内半径r_i，外半径r₀的环状图样化导体，与上述具有微小宽度dr的环状图样化导体并联连接的导体等效。从而，厚度t，内半径r_i，外半径r₀的环状图样化导体的电导，如下面的公式(6)所示，可以通过(t×dr)/(2πr×ρ)在r_i～r₀的范围内的积分求得。

${\∫}_{r_i}^{r_0}\frac{t}{2\mathrm{\πr\ρ}}\mathrm{dr}=\frac{t}{2\mathrm{\πr\ρ}}{\∫}_{r_i}^{r_0}\frac{1}{r}\mathrm{dr}=\frac{t}{2\mathrm{\π\ρ}}{\left[\log r\right]}_{r_i}^{r_0}=\frac{t}{2\mathrm{\π\ρ}}(\log r_0-\log r_i)=\frac{t}{2\mathrm{\π\ρ}}\log \left(\frac{r_0}{r_i}\right)---\left(2\right)$

由于厚度t，内半径r_i，外半径r₀的环状图样化导体的电阻值R是该电导的倒数，所以由下面的公式(7)表示。

$R=\frac{2\mathrm{\π\ρ}}{t\·\log \frac{r_0}{r_i}}---\left(7\right)$

这里。令2πρ/t＝B。由第一图样化导体41a及第二图样化导体42a的最内侧所线圈部分构成的1匝的导电路径的电阻值R，由下面的公式(8)表示。

$R=\frac{1}{2}\·\frac{B}{\log \frac{r_0\left(1\right)}{r_i\left(1\right)}}---\left(8\right)$

另一方面，相当于第一图样化导体41a的另外一部分的线圈部分的1匝的电阻值与相当于第二图样化导体42a的另外一部分的线圈部分的的1匝的电阻值之和R，用下面的公式(9)表示。

$R=2\·\frac{B}{\log \frac{r_0\left(n\right)}{r_i\left(n\right)}}---\left(9\right)$

从而，2N+1匝的线圈的总的电阻值R_total，由下面的公式(10)表示。

$R_{\mathrm{total}}=\frac{1}{2}\·\frac{B}{\log \frac{r_0\left(1\right)}{r_i\left(1\right)}}+{\mathrm{\Σ}}_{n=2}^{N+1}2\·\frac{B}{\log \frac{r_0\left(n\right)}{r_i\left(n\right)}}---\left(10\right)$

从而，在第一图样化导体41a及第二图样化导体42a中，当令最内侧的线圈部分的内半径为r_min，最外侧的线圈部分的外半径与最内侧的线圈部分的内半径之差为W_total、及邻接的匝之间的线圈部分间的距离为D时，为了使2N+1匝的线圈的总的电阻值为最小，可以通过使利用前述公式(5)表示的A的数值为最小的方式设定r_i(n)和r₀(n)。

使A的数值为最小的r_i(n)及r₀(n)的值很难用解析的方法求出，但可以利用计算机通过数值计算求出。

在本实施形式中，特别地，令N＝1，用第一图样化导体41a及第二图样化导体42a构成3匝线圈。

采用根据本实施形式的平面线圈，由于通过使用公式(5)表示的A值成为最小值的方式设定r_i(n)及r₀(n)，所以可以使线圈的总体的电阻值最小。从而，根据本实施形式，可以在有限的空间内以耗损最小的方式配置线圈，其结果是，可以降低由导体的电阻引起的耗损。

本实施形式中的其它结构、作用及效果与第四种实施形式相同。

下面，在说明根据第四种实施形式的平面线圈的实施例(下面称之为第三个实施例)与根据第五种实施形式的平面线圈的实施例(下面称之为第四个实施例)进行说明的同时，对各实施例的平面线圈与两个平面线圈的中，通过计算求出的电阻值进行比较的结果进行说明。

图27是表示第五个比较例的平面线圈中的第一导体层及其下面的绝缘层的平面图，图28是表示第五个比较例的平面线圈中的第二个导体层的平面图。第五个比较例的平面线圈，配备有绝缘层140，形成在该绝缘层140的各个面上的第一导体层141及第二导体层142。第一导体层141具有第一图样化导体141a，第二层导体142具有第二图样化导体142a。第一图样化导体141a具有2匝线圈部分，第二图样化导体142a具有1匝线圈部分。在第一图样化导体141a及第二图样化导体142a中，导体的卷绕方向相反。图样化导体141a、142a的内侧的端部彼此之间，经由贯通孔147电连接。这样，由图样化导体141a、142a构成3匝线圈。

图29是表示第六个比较例的平面线圈中第一导体层及其下面的绝缘层的平面图，图30是表示第六个比较例中第二导体层的平面图。第六个比较例的平面线圈，配备有绝缘层150、形成在该绝缘层150的各面上的第一导体层151及第二导体层152。第一导体层151具有一第一图样化导体151a，第二导体层152具有第二图样化导体152a。第一图样化导体151a具有1.5匝线圈部分，第二图样化导体152a也具有1.5匝线圈部分。在第一图样化导体151及第二图样化导体152a中，导体卷绕方向相反。图样化导体151a、152a的内侧的端部彼此之间经由贯通孔157电连接。这样，由图样化导体151a、152a构成3匝的线圈。

在第三个实施例、第四个实施例、第五个比较例、第六个比较例的各个平面线圈中，作为构成线圈的导体采用铜。令导体的厚度t为0.06mm，最内侧的线圈部分的内半径r_min为6.4mm，最外侧的线圈部分的外半径与最内侧的线圈部分的内半径之差W_total为5.1mm。邻接的匝之间的线圈部分间的距离D为0.2mm。在这种条件下，在各平面线圈中，在求出各匝的每一个线圈部分的内半径r_i(n)及r₀(n)的同时，求出线圈的总的电阻值R_total。此外，令铜的体积电阻率为1.72×10^-8(Ωm)。此外，在下面用W(n)表示各匝的每一个线圈部分的的宽度r₀(n)-r_i(n)。

第三个实施例、第四个实施例及第五个比较例的各自的平面线圈中的各匝的每一个线圈部分的宽度W(n)与线圈的总的电阻值R_total示于下面的表中。此外，在表中，将第一导体层表示为A层，将第二导体层表示为B层。在第六个比较例的平面线圈中，在W_total中，由于构成2匝的导电路径的部分的宽度与构成1匝的导电路径的部分的宽度之比，与第五个比较例相同，所以从原理上讲，电阻值与第五个比较例相同。

	第三个实施例	第四个实施例	第五个比较例
				Rtotal(mΩ)	14.74	14.46	16.15
A层W(1)(mm)	1.63	1.33	2.45
				A层W(2)(mm)	3.27	3.57	2.45
B层W(1)(mm)	1.63	1.33	5.10
				B层W(2)(mm)	3.27	3.57	-----

如从上述表中可以看出的，在第三个实施例的平面线圈中，线圈的总的电阻值R_total可以比第五个比较例的平面线圈降低8.71％。此外，在第四个实施例的平面线圈中，与第五个比较例的平面线圈相比线圈总的电阻值R_total可以降低10.45％。

其中，在第三个实施例中，内侧线圈部分的宽度W(1)，是外侧线圈部分的宽度W(2)的0.5倍。此外，在第四个实施例中，各匝的每一个线圈部分的的宽度W(n)，通过令公式(5)所示的A的数值为最小来决定，但在上述例子中，内侧线圈部分的宽度W(1)，为外侧线圈部分的宽度W(2)的0.37倍。然而，即使内侧线圈部分的宽度W(1)相对于外侧线圈部分的宽度W(2)之比W(1)/W(2)不是0.5和0.37，与第五个比较例的平面线圈相比，也可以降低线圈总的电阻值R_total。下面参照图31及图32对此进行说明。

图31是表示在除各匝的每一个线圈部分的宽度W(1)、W(2)之外的条件，第三个实施例及第四个实施例及第五个比较例均相同、在改变W(1)/W(2)时线圈总的电阻值R_total与第五个比较例中的线圈总的电阻值R_total之比的曲线图。从图31可以看出，在W(1)/W(2)从0.18至0.75的很宽的范围内，上述电阻值之比均低于1。从而，在这种情况下，在W(1)/W(2)大于0.18小于0.75的范围内，线圈的总的电阻值R_total都可以比第五个比较例减少。

上述电阻值的比值小于1时的W(1)/W(2)的范围，因r_min，W_total及D值的不同而改变。例如，考虑r_min为3mm，其它条件和求出图31的曲线时的条件相同时的情况。此外，在这种情况下作为比较例，可以看作是除令r_min为3mm之外，其它情况与第五个比较例相同。在这种情况下，在使W(1)/W(2)变化时的线圈总的电阻值R_total相对于比较例中线圈的总电阻值R_total之比用曲线表示时，如图32所示。在这种情况下，从图32可以看出，W(1)/W(2)从0.13至0.68这样宽的范围内，上述电阻值之比在1以下。从而，在这种情况下，在在W(1)/W(2)大于0.13至小于0.68的范围内，与比较例相比，都可以降低线圈总的电阻值R_total。

这样，在本发明中，关于第一图样化导体及第二图样化导体的宽度，并不局限于最内侧的线圈部分的宽度实质上是另外一部分的线圈部分的宽度的一半的情况、也不局限于使得用公式(5)表示的A值为最小时决定r_i(n)和r₀(n)时的情况，例如，可以在如图31及图32所示的很宽的范围内降低线圈总的电阻值R_total。

[第六种实施形式]

下面参照图33至图36说明根据本发明的第六种实施形式的平面线圈的结构。图33是表示根据本实施形式的平面线圈的第一导体层及其下面的绝缘层的平面图，图34是表示根据本实施形式的平面线圈的绝缘层的平面图，图35是表示根据本实施形式的平面线圈的第二导体层的平面图，图36是放大地表示图33中的36-36线所示的剖面的剖面图。

在根据本实施形式的平面线圈中，令N＝2。即，第一图样化导体41a与第二图样化导体42a分别包含3匝线圈部分。同时，利用第一图样化导体41a及第二图样化导体42a构成2N+1＝5匝线圈。在第一图样化导体41a及第二图样化导体42a中，最内侧的线圈部分的宽度实质上为另外一个线圈部分的宽度的一半。此外，另外一个线圈部分的宽度恒定。在本实施形式中的其它结构、作用及效果与第四种实施形式相同。

[第七种实施形式]

下面，参照图37及图38说明根据本发明的的第七种实施形式的平面线圈的结构。图37是表示根据第七种实施形式的平面线圈中的第一导体层及其下面的绝缘层的平面图，图38是表示根据本实施形式的平面线圈的第二导体层的平面图。

根据本实施形式的平面线圈的结构，除图样化导体41a、42a的形状不同之外，其它与第六种实施形式的平面线圈一样。

在根据本实施形式的平面线圈中，和第五种实施形式一样，在第一图样化导体41a和第二图样化导体42a中，当令从内侧起第n匝(n为1以上、N+1以下的整数)的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式(5)表示的A的值成为最小值的方式确定r_i(n)及r₀(n)。

本实施形式中的其它结构、作用及效果，和第五种实施形式及第六种实施形式一样。

下面，在说明根据第六种实施形式的平面线圈(下面称之为第五个实施例)与第七种实施形式的平面线圈(下面称之为第六个实施例)的同时，对在各实施例的平面线圈与第七个比较例的平面线圈中计算求出的电阻值进行比较的结果进行说明。

图39是表示第七个比较例的平面线圈中第一导体层及其下面的绝缘层的平面图，图40是是表示第七个比较例的平面线圈中第二导体层的平面图。第七个比较例的平面线圈配备有绝缘层140，形成在该绝缘层140的各个面上的第一导体层141及第二导体层142。第一导体层1541具有第一图样化导体141a，第二导体层142具有第二图样化导体142a。第一图样化导体141a具有3匝线圈部分，第二图样化导体142a具有2匝线圈部分。第一图样化导体141a与定额而图样化导体142a中，导体的卷绕方向相反。图样化导体141a、142a的内侧端部的保持之间经由贯通孔147电连接。这样，利用图样化导体141a、142a构成5匝线圈。

在第五个实施例、第六个实施例以及第七个比较例的各个平面线圈中，作为构成线圈的导体采用铜，令导体的厚度t为0.06mm，最内侧的线圈部分的内半径r_min为6.4mm，最外侧的线圈部分的外半径与最内侧的线圈部分的内半径之差W_total为5.1mm，邻接的匝间的线圈部分间的距离D为0.2mm。在这种条件下，对于每个平面线圈，在求出各匝的每一个线圈部分的内半径r_i(n)及外半径r₀(n)的同时，求出线圈的总的电阻值R_total。采取，令铜的体积电阻率为1.72×10^-8(Ωm)。此外，在下面，用W(n)表示各匝的每一个线圈部分的宽度r₀(n)-r_i(n)。在第五个实施例、第六个实施例及第七个比较例的各个平面线圈中的个匝的每一个线圈部分的宽度W(n)及线圈的总的电阻值R_total表示在下面的表中。此外，在表中，将第一导体层表示为A层，将第二导体层表示为B层。

	第五个实施例	第六个实施例	第七个比较例
				Rtotal(mΩ)	42.93	41.96	43.86
A层W(1)(mm)	0.94	0.74	1.57
				A层W(2)(mm)	1.88	1.76	1.57
A层W(3)(mm)	1.88	2.20	1.57
				B层W(1)(mm)	0.94	0.74	2.45
B层W(2)(mm)	1.88	1.76	2.45
				B层W(3)(mm)	1.88	2.20	-----

如从上表可以看出的，与第七个比较例的平面线圈相比，可以把第五个实施例的平面线圈中的线圈总的电阻值R_total减少2.12％。此外，在第六个实施例中，与第七个比较例的平面线圈相比，可以将其总的电阻值R_total降低4.35％。此外，第一图样化导体与第二图样化导体分别具有2.5匝线圈部分，由此，在构成5匝的线圈的平面线圈中的线圈总的电阻值与第七个比较例的相等。

[第八种实施形式]

下面，参照图41至图45说明根据本发明的第八种实施形式的平面线圈的结构。图41是根据本实施形式的平面线圈的平面图，图42是图41所示的平面线圈的右侧视图，图43是放大地表示图41中的43-43线表示的剖面的剖面图。此外，图44是表示根据本实施形式的平面线圈中的芯体的平面图2，图45是该芯体的侧视图。

在根据本实施形式的平面线圈中，将第四或第五种实施形式中的绝缘层40、第一导体层41及第二导体层42作为一组，将它们沿厚度方向叠层成3组，将各组的每一个线圈并联的连接。根据本实施形式的平面线圈，配备有由叠层的3组绝缘层40、第一导体层41及第二导体层42构成的叠层体50，以及安装在该叠层体50上的E型芯体51A、51B。

如图41及图42所示，端子区域40b配置芯体51A、51B的外侧。叠层体50中的各组的每一个线圈，经由贯通孔45、46并联地连接。如图42所示，例如，将端子52插入到在贯通孔45、46内。

此外，如图43所示，E型芯体51A、51B，其中央的凸出部彼此之间通过绝缘层40的孔40a对接地配置。

在本实施形式中的其它结构、作用及效果与第四或第五种实施形式相同。

[第九种实施形式]

下面，参照图46说明根据本发明的第九种实施形式的平面线圈的结构。图46是根据本实施形式的平面线圈的剖面图。在根据本实施形式的平面线圈中，代替第八种实施形式的叠层体50，设置下面的叠层体50。即，在本实施形式中，将第六或第七种实施形式中的绝缘层40、第一导体层41即第二导体层42作为一组，将它们沿厚度方向叠层成3组，将各组的每一个线圈并联连接，构成叠层体50。

作为根据本实施形式的平面线圈的实施例(下面称之为第七个实施例)，将3组第五个实施例的平面线圈叠层，将各组的每一个线圈并联连接，试制构成叠层体50的平面线圈。测定这样试制成的第七个实施例的平面线圈中的线圈总的电阻值，其数值为15.05mΩ。

此外，作为相对于第七个实施例的比较例(下面称之为第八个比较例)，将3组第七个比较例的平面线圈叠层，将各组的每一个线圈并联连接，试制构成叠层体250的平面线圈。图47是该第八个比较例的平面线圈的剖面图。在第八个比较例的平面线圈中，除叠层体25之外，其它的结构与第七个实施例一样。测定第八个比较例的平面线圈中的线圈的总的电阻值，为15.38mΩ。

从而，相对于第八个比较例的平面线圈而言，第七个实施例的平面线圈的电阻值的减少率为2.15％，这和第五个实施例平面线圈的毒质相对于第七个比较例的平面线圈的电阻值减少率相等。

本实施形式中的其它结构、作用及效果，和第六、第七或第八种

实施形式相同。

[第十种实施形式]

下面，说明根据本发明的第十种实施形式的平面变压器的结构。图48是根据本实施形式的平面变压器的平面图，图49是图48所示的平面变压器的右侧视图，图50是放大地表示图48中用50-50线所示的剖面的剖面图。根据本实施形式的平面变压器，具有分别利用以平面的方式配置的导体形成的初级线圈和次级线圈。如图48至图50所示，根据本实施形式的平面变压器，配备有多个导体层及多个绝缘层交替地叠层构成的叠层体60，以及安装到该叠层体60上的E型芯体51A、51B。

如图48及图49所示，叠层体60具有端子区域61、62。端子区域61、62相互配置在相反侧，且配置在芯体51A、51B的外侧。在端子区域61上设置贯通孔63、64，在端子区域62上设置贯通孔65、66。如图49所示，例如，端子67插入到贯通孔63、64中，端子68插入到贯通孔65、66内。

此外，如图50所示，E型芯体51A、51B，其中央凸出部彼此之间通过后面所述的绝缘层70的孔70a对接地配置。

叠层体60，具有PA层、PB层、SA层、SB层四种导体层，及绝缘层70。四种导体层分别具有将包括箔状在内的平板状的导体配置成涡旋状形成的图样化导体。PA层与PB层构成5匝的初级线圈，SA层及SB层构成2匝的次级线圈。从而，根据本实施形式的平面变压器的线圈比为5∶2。

图51是表示PA层及其下面的绝缘层70的平面图，图52是表示PB层及其下面的绝缘层70的平面图，图53是表示SA层及其下面的绝缘层70的平面图，图54是表示SB层及其下面的绝缘层70的平面图，图55是表示绝缘层70的平面图。

如图51所示，PA层具有和第六或第七种实施形式相同的第一图样化导体41a。如图52所示，PB层具有和第六或第七种实施形式相同的第二图样化导体42a。即，第一图样化导体41a及第二图样化导体42a分别包含有3匝线圈部分。在第一图样化导体41a及第二图样化导体42a中，导体的卷绕方向相反。此外，第一图样化导体41a及第二图样化导体42a的最内侧的线圈部分彼此通过贯穿图样化导体41a、42a及绝缘层70的贯通孔47、48并联连接。从而，利用第一图样化导体41a及第二图样化导体42a构成5匝初级线圈。

如图51所示，第一图样化导体41a的外侧端部连接到贯通孔64上。在设置第一图样化导体41a的绝缘层70的表面上，分别设置连接到贯通孔63、65、66上的端子层43、75、76。

如图52所示，第二图样化导体42a的外侧端部连接到贯通孔63上。在设置第二图样化导体42a的绝缘层70的上表面上，分别设置连接到贯通孔64、65、66上的端子层47、75、76。

如图53、54所示，SA层、SB层分别具有图样化导体81a、82a。图样化导体81a、82a分别具有1匝线圈部分。在图样化导体81a、82a中，导体的卷绕方向相反。图样化导体81a的一个端部连接到贯通孔65上。在设置图样化导体81a的绝缘层70的上表面上，设置分别连接到贯通孔63、64、66上的端子层43、44、76。图样化导体82a的一个端部连接到贯通孔66上。在设置图样化导体82a的绝缘层70的表面上，设置分别连接到贯通孔63、64、65上的端子层43、44、75。图样化导体81a、82a的另一个端部彼此经由贯穿图样化导体81a、82a及绝缘层70的贯通孔83电连接。这样，利用图样化导体81a、82a构成2匝的次级线圈。

如图55所示，在绝缘层70的中心部分上形成圆形孔70a。各图样化导体配置在孔70a的外周部与绝缘层70的外周部之间的区域内。此外，在绝缘层70上，形成前述贯通孔77、78、63～66、83。

PA层，PB层，SA层，SB层的叠层顺序为，从下面起SA层-PA层-SB层-PB层-SA层-PA层-SB层-SA层-PB层-SB层-PA层-SA层-PB层-SB层。

作为根据本实施形式的平面变压器的实施例(下面称之为第八个实施例)，对于PA层、PB层，分别采用具有第五个实施例中的第一图样化导体41a、第二图样化导体42a、绝缘层70的厚度为0.1mm，利用铁氧体制的芯体51A、51B试制平面变压器样品。在所试制的第八个实施例的平面变压器中，在200kHz的情况下测定从初级侧观察时的线圈电阻，测定的结果为36.82mΩ。

此外，作为第八个实施例的比较例(下面称之为第九个比较例)，对于PA层、PB层，分别采用具有第七个比较例中的第一图样导体141a、第二图样化导体142a的层，令绝缘层70的厚度为0.1mm构成叠层体260，同时，采用铁氧体制的芯体51A、51B试制平面变压器样品。图56是该比较例的平面变压器的剖面图。对于该第九个比较例的平面变压器，在200kHz的情况下测定从初级侧观察所看到的线圈的电阻，其数值为37.81mΩ。

从而，在第八个实施例的平面变压器中，相对于第九个比较例而言，在200kHz的高频下的阻抗降低2.6％。

此外，在本实施形式中，令初级线圈为奇数匝(5匝)，次级线圈为偶数匝(2匝)，反之，也可以令初级线圈为偶数匝，次级线圈为奇数匝。或者，也可以使初级和次级线圈均为奇数匝。

在本实施形式中的其它结构、作用和效果，与第六或第七种实施形式相同。

此外，在第四至第十种实施形式中，线圈及图样化导体的匝数、导体层的数目，可以任意设定。

如上面说明的，在第四至第十种实施形式中，在分别包含有N+1匝的线圈部分的第一图样化导体及第二图样化导体中，通过将第一图样化导体与第二图样化导体的最内侧的线圈部分彼此并联连接，构成2N+1匝的线圈。从而，在第四至第十种实施形式中，可以将第一图样化导体与第二图样化导体就其将宽度而言，制成相同的形状。此外，在第四至第十种实施形式中，利用第一图样化导体与第二图样化导体的最内侧的线圈部分构成的1匝的导电路径的厚度成为另外一个导电路径的厚度的2倍，通过调整其宽度，可以缩小2N+1匝线圈的总体的电阻值，从而可以缩小整个线圈的耗损。根据上面所述，采用第四至第十种实施形式，可以将平面线圈或平面变压器薄型化，加大导体层的设计自由度，进而，可以降低耗损。

此外，在第四至第十种实施形式中，第一图样化导体与第二图样化导体，可以使最内侧的线圈部分的宽度实质上为利用一个线圈部分的宽度的一半。在这种情况下，可以使2N+1匝线圈的各部分的电流密度均匀化，其结果是，可以进一步降低线圈中的耗损。

此外，在第四至第十种实施形式中，第一图样化导体与第二图样化导体，可以以使公式(5)表示的A值为最小值的方式设定r_i(n)和r₀(n)。在这种情况下，可以使2N+1匝线圈的整个的电阻值最小，其结果是，可以使整个线圈的的耗损最小。

基于以上的说明，可以看出，可以实施本发明的各种形式及变形例。从而，在和下面的权利要求的范围等价的范围内，也可以利用除上述最佳形式以外的形式实施本发明。

Claims (7)

1.一种平面线圈，在具有利用导体形成的奇数匝的线圈的平面线圈中，

它配备有：绝缘层，具有将导体配置成涡旋状形成的第一图样化导体的第一导体层，具有将导体配置成涡旋状形成的第二图样化导体而通过前述绝缘层重叠在前述第一导体层上的第二导体层，

前述第一图样化导体和第2图样化导体分别含有N+1匝的线圈部分，其中N是1以上的整数；

通过前述第一图样化导体及第二图样化导体的最内侧的线圈部分彼此并联连接，由前述第一图样化导体及第二图样化导体构成2N+1匝线圈。

2.如权利要求1所示的平面线圈，其特征为，在前述第一图样化导体及第二图样化导体中，最内侧的线圈部分的宽度是另外的线圈部分的宽度的一半。

3.如权利要求1所述的平面线圈，其特征为，在前述第一图样化导体及第二图样化导体中，当令从内侧起第n匝，其中n为1以上、N+1以下的整数，的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式5表示的A的值成为最小值的方式确定r_i(n)及r₀(n)，

$A={\mathrm{\Σ}}_{n=1}^{N+1}K\left(n\right){\left(\log \frac{r_0\left(n\right)}{r_i\left(n\right)}\right)}^{-1}\·\·\·5$

其中，K(1)＝0.5，n≥2时，K(n)＝2，r_i(1)＝r_min，r_i(n+1)-r₀(n)＝D，r₀(N+1)-r_i(1)＝W_total。

4.如权利要求1所述的平面线圈，其特征为，将多组绝缘层、第一导体层及第二导体层沿厚度方向叠层，各组的每一线圈并联连接。

5.一种平面变压器，在具有分别由以平面的方式配置的导体构成的初级线圈及次级线圈的平面变压器中，其特征为，

前述初级线圈及次级线圈的至少其中之一配备有：具有将导体配置出涡旋状形成的第一图样化导体的第一导体层，具有将导体配置出涡旋状形成的第二图样化导体而通过绝缘层重叠在前述第一导体层上的第二导体层，

前述第一图样化导体及第二图样化导体分别包含N匝+1匝的线圈部分，其中N为1以上的整数，

通过前述第一图样化导体及第二图样化导体最内侧的线圈部分彼此并联连接，利用前述第一图样化导体及第二图样化导体构成2N+1匝线圈。

6.如权利要求5所述的平面变压器，其特征为，前述第一图样化导体及第二图样化导体中，最内侧的线圈部分的宽度是另外的线圈部分的宽度的一半。

7.如权利要求5所述的平面变压器，其特征为，在前述第一图样化导体及第二图样化导体中，当令从内侧起第n匝，其中n为1以上、N+1以下的整数，的线圈部分的内周部的半径为r_i(n)，外周部的半径为r₀(n)，最内侧的线圈部分的内周部的半径r_min，最外侧的线圈部分的外周部的半径与最内侧的线圈部分的内周部的半径之差为W_total，以及相邻的匝之间的线圈部分之间的距离为D时，以使公式5表示的A的值成为最小值的方式确定r_i(n)及r₀(n)，

$A={\mathrm{\Σ}}_{n=1}^{N+1}K\left(n\right){\left(\log \frac{r_0\left(n\right)}{r_i\left(n\right)}\right)}^{-1}\·\·\·5$

其中，K(1)＝0.5，n≥2时，K(n)＝2，r_i(1)＝r_min，r_i(n+1)-r₀(n)＝D，r₀(N+1)-r_i(1)＝W_total。

Images