Nothing Special   »   [go: up one dir, main page]

CN113506813B - 光检测设备和电子装置 - Google Patents

光检测设备和电子装置 Download PDF

Info

Publication number
CN113506813B
CN113506813B CN202110590825.3A CN202110590825A CN113506813B CN 113506813 B CN113506813 B CN 113506813B CN 202110590825 A CN202110590825 A CN 202110590825A CN 113506813 B CN113506813 B CN 113506813B
Authority
CN
China
Prior art keywords
negative electrode
positive electrode
pixel
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110590825.3A
Other languages
English (en)
Other versions
CN113506813A (zh
Inventor
小林贤司
若野寿史
大竹悠介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202110590825.3A priority Critical patent/CN113506813B/zh
Publication of CN113506813A publication Critical patent/CN113506813A/zh
Application granted granted Critical
Publication of CN113506813B publication Critical patent/CN113506813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明涉及光检测设备和电子装置。其中，所述光检测设备可包括：第一芯片，所述第一芯片包括：第一像素，第一像素包括第一正极区域和第一负极区域；第二像素，第二像素包括第二正极区域和第二负极区域；第三像素，第三像素包括第三正极区域和第三负极区域；第一负极电极，第一负极电极通过第一过孔连接到第一负极区域；第二负极电极，第二负极电极通过第二过孔连接到所述第二负极区域；第三负极电极，第三负极电极通过第三过孔连接到所述第三负极区域，其中，所述第二像素与所述第一像素以及所述第三像素相邻，并且其中，在平面图中，所述第一负极电极和所述第二负极电极之间的距离比所述第三负极电极和所述第二负极电极之间的距离小。

Description

光检测设备和电子装置
本申请是申请日为2018年7月25日、发明名称为“固体摄像器件”的申请号为201880003275.7的专利申请的分案申请。
技术领域
本发明涉及固体摄像器件(或摄像器件)和/或包括摄像器件的电子装置，特别地，涉及被配置成抑制噪声发生的固体摄像器件和/或电子装置。
相关申请的交叉参考
本申请要求2017年8月4日提交的日本优先专利申请JP 2017-151980的权益，并将该日本优先专利申请的全部内容以引用的方式并入本文。
背景技术
固体摄像器件用来在相机或类似设备中采集图像。在光入射面布置在半导体基板的正面上的正面照射型固体摄像器件中，消弧电路(quench circuit)布置在半导体基板的正面侧(光入射面侧)上。结果，孔径比由于空间而减小。
另一方面，在背面照射型固体摄像器件中，消弧电路布置在与半导体基板的光入射面相反的一侧(背面侧)上。即使在背面照射型固体摄像器件中，各像素的尺寸有时也会由于诸如像素的数量增加等因素而减小。在这种情况下，由于工艺设计的限制，消弧电路有时可能必须布置在各像素的有效区域的外部，且因此，在这种情况下，孔径比也减小。因此，已经提出了将消弧电路布置在安装基板上而不是布置在半导体基板上的技术(例如，PTL1)。
此外，已经提出了这样的技术：通过将从包括半导体区域表面的参考平面到读出布线的距离增大到大于从该参考平面到表面电极的距离并且通过增加设计读出布线的宽度时的自由度来减小孔径比(例如，PTL 2)。
此外，已经提出了这样的技术：通过连接区域连接用于交换信号的第一半导体芯片和第二半导体芯片并且在连接区域中形成用于交换信号的凸块和用于围绕凸块的屏蔽构件来降低噪声(例如，PTL 3)。
引用列表
专利文献
PTL 1：JP 2013-89919A
PTL 2：JP 2016-192551A
PTL 3：JP 2015-60909A
发明内容
技术问题
然而，在PTL 1的技术中，因为雪崩光电二极管和消弧电路是层叠的，所以缩短了与相邻的雪崩光电二极管连接的负极布线与电极之间的距离，使得寄生电容增加。此外，当孔径比增大时，整个像素部的倍增层的密度增大，且因此，击穿时产生的电流的量也增加，使得雪崩击穿发生时的正极电压的波动量增加。因此，难以抑制噪声。
此外，在PTL 2的技术中，难以减小读出布线之间的寄生电容的影响，且在小型化的情况下，难以抑制由读出布线之间的干扰造成的噪声。
此外，在PTL 3的技术中，屏蔽构件的长度增大，且因此，电阻值相应地增加，使得雪崩击穿发生时的正极电压的波动量增加。因此，难以抑制噪声。
本发明是鉴于上述情况而做出的，并且本发明旨在抑制噪声。
技术问题的解决方案
本发明的一个方面是摄像器件，其包括第一芯片。所述第一芯片包括第一像素和第二像素，所述第一像素包括第一正极区域和第一负极区域，所述第二像素包括第二正极区域和第二负极区域。所述第一芯片包括第一配线层，所述第一配线层包括：第一正极电极；第一正极过孔，所述第一正极过孔连接至所述第一正极电极和所述第一正极区域；和第二正极过孔，所述第二正极过孔连接至所述第一正极电极和所述第二正极区域。
在平面图中，所述第一像素和所述第二像素彼此相邻，并且在所述平面图中，所述第一正极电极以及所述第一正极过孔和所述第二正极过孔位于所述第一负极区域与所述第二负极区域之间。
所述第一芯片还包括绝缘材料，所述绝缘材料位于所述第一正极区域与所述第二正极区域之间。在所述平面图中，所述第一正极电极与所述第一正极区域的一部分、所述第二正极区域的一部分和所述绝缘材料的一部分重叠。
在所述平面图中，所述第一正极过孔和所述第二正极过孔沿着第一方向彼此对齐。
所述摄像器件还包括第二芯片，所述第二芯片粘合至所述第一芯片，并且所述第二芯片包括对来自所述第一像素和所述第二像素的信号进行处理的电路。
所述第二芯片还包括第二配线层，所述第二配线层包括：第二正极电极，所述第二正极电极连接至所述第一正极电极；第一正极配线；第三正极过孔，所述第三正极过孔连接至所述第二正极电极和所述第一正极配线；以及第四正极过孔，所述第四正极过孔连接至所述第二正极电极和所述第一正极配线。
所述第一配线层还包括：第一负极电极；第一负极过孔，所述第一负极过孔连接至所述第一负极区域和所述第一负极电极；第二负极电极；以及第二负极过孔，所述第二负极过孔连接至所述第二负极区域和所述第二负极电极。
所述摄像器件还包括第二芯片，所述第二芯片粘合至所述第一芯片，并且所述第二芯片包括对来自所述第一像素和所述第二像素的信号进行处理的电路。所述第二芯片包括第二配线层，所述第二配线层包括：第二正极电极，所述第二正极电极连接至所述第一正极电极；第一正极配线；第三正极过孔，所述第三正极过孔连接至所述第二正极电极和所述第一正极配线；以及第四正极过孔，所述第四正极过孔连接至所述第二正极电极和所述第一正极配线。
所述第二配线层还包括：第三负极电极，所述第三负极电极连接至所述第一负极电极；第一负极配线；第三负极过孔，所述第三负极过孔连接至所述第三负极电极和所述第一负极配线；第四负极电极，所述第四负极电极连接至所述第二负极电极；第二负极配线；以及第四负极过孔，所述第四负极过孔连接至所述第四负极电极和所述第二负极配线。
所述第二配线层还包括：第三负极配线；第五负极过孔，所述第五负极过孔连接至所述第一负极配线和所述第三负极配线；第四负极配线；以及第六负极过孔，所述第六负极过孔连接至所述第二负极配线和所述第三负极配线。
所述第一配线层还包括：第一负极电极；第一负极配线，所述第一负极配线在横截面图中位于所述第一负极电极与所述第一负极区域之间；以及多个负极过孔，所述多个负极过孔连接至所述第一负极区域和所述第一负极配线。所述第一负极配线连接至所述第一负极电极。
在平面图中，所述多个负极过孔中的第一负极过孔位于所述第一负极区域的中心部，且所述多个负极过孔中的其余负极过孔位于所述第一负极区域的边缘部。
所述多个负极过孔中的所述其余负极过孔围绕所述第一负极过孔对称地布置在所述第一负极区域的所述边缘部。
所述第一配线层还包括第一屏蔽配线，所述第一屏蔽配线在平面图中与所述第一正极区域和所述第二正极区域重叠。
所述屏蔽配线与所述第一负极配线是共面的。
所述第一配线层还包括第二屏蔽配线，所述第二屏蔽配线在所述平面图中与所述第一负极配线和所述第一屏蔽配线重叠。
所述第二屏蔽配线与所述第一负极电极是共面的。
在本发明的一个方面中，摄像器件包括第一芯片，所述第一芯片包括第一像素，所述第一像素包括第一正极区域和第一负极区域。所述第一芯片包括第一配线层，所述第一配线层包括：第一负极电极；第一负极配线，所述第一负极配线在横截面图中位于所述第一负极电极与所述第一负极区域之间；和多个负极过孔，所述多个负极过孔连接至所述第一负极区域和所述第一负极配线。所述第一负极配线连接至所述第一负极电极。
在平面图中，所述多个负极过孔中的第一负极过孔位于所述第一负极区域的中心部，且所述多个负极过孔中的其余负极过孔围绕所述第一负极过孔对称地布置在所述第一负极区域的边缘部。
所述摄像器件可以安装在移动体上。
在本发明的一个方面中，电子装置包括摄像器件，所述摄像器件包括第一芯片，所述第一芯片包括第一像素和第二像素。所述第一像素包括第一正极区域和第一负极区域，并且所述第二像素包括第二正极区域和第二负极区域。所述第一芯片包括第一配线层，所述第一配线层包括：第一正极电极；第一正极过孔，所述第一正极过孔连接至所述第一正极电极和所述第一正极区域；和第二正极过孔，所述第二正极过孔连接至所述第一正极电极和所述第二正极区域。
本发明的有益效果
如上所述，根据本发明的一个方面，可以抑制噪声。此外，本文中所述的效果未必是限制性的，且可以获得本说明书中所述的任一效果。
附图说明
图1是图示了SPAD像素芯片的构造的立体图。
图2是图示了光电二极管芯片的构造的横截面图。
图3是图示了光电二极管芯片的构造的平面图。
图4是图示了光电二极管芯片的构造的平面图。
图5是图示了光电二极管芯片的构造的平面图。
图6是图示了SPAD像素芯片的构造的横截面图。
图7是图示了SPAD像素芯片的构造的平面图。
图8是图示了光电二极管的连接的视图。
图9A和图9B是图示了屏蔽效果的视图。
图10A和图10B是图示了屏蔽效果的视图。
图11是图示了光电二极管芯片的构造的横截面图。
图12是图示了光电二极管芯片的构造的平面图。
图13是图示了光电二极管芯片的构造的横截面图。
图14是图示了光电二极管芯片的构造的平面图。
图15是图示了光电二极管芯片的构造的平面图。
图16是图示了光电二极管芯片的构造的平面图。
图17是图示了光电二极管芯片的构造的横截面图。
图18是图示了光电二极管芯片的构造的平面图。
图19是图示了光电二极管芯片的构造的平面图。
图20是图示了光电二极管芯片的构造的横截面图。
图21是图示了光电二极管芯片的构造的横截面图。
图22是图示了光电二极管芯片的构造的横截面图。
图23是图示了光电二极管芯片的构造的平面图。
图24是图示了光电二极管芯片的构造的平面图。
图25是图示了光电二极管芯片的构造的横截面图。
图26是图示了光电二极管芯片的构造的横截面图。
图27是图示了光电二极管芯片的构造的平面图。
图28是图示了光电二极管芯片的构造的平面图。
图29是图示了光电二极管芯片的构造的横截面图。
图30是图示了光电二极管芯片的构造的横截面图。
图31是图示了光电二极管芯片的构造的平面图。
图32是图示了光电二极管芯片的构造的平面图。
图33是图示了光电二极管芯片的构造的横截面图。
图34是图示了光电二极管芯片的构造的横截面图。
图35是图示了光电二极管芯片的构造的平面图。
图36是图示了光电二极管芯片的构造的平面图。
图37是图示了光电二极管芯片的构造的横截面图。
图38是图示了光电二极管芯片的构造的横截面图。
图39是图示了光电二极管芯片的构造的平面图。
图40是图示了光电二极管芯片的构造的平面图。
图41是图示了光电二极管芯片的构造的横截面图。
图42是图示了光电二极管芯片的构造的横截面图。
图43是图示了光电二极管芯片的构造的平面图。
图44是图示了光电二极管芯片的构造的平面图。
图45是图示了SPAD像素芯片的构造的横截面图。
图46是图示了SPAD像素芯片的构造的横截面图。
图47是图示了电路芯片的构造的平面图。
图48是图示了电路芯片的构造的平面图。
图49是图示了光电二极管芯片的构造的横截面图。
图50是图示了光电二极管芯片的构造的横截面图。
图51是图示了光电二极管芯片的构造的平面图。
图52是图示了光电二极管芯片的构造的横截面图。
图53是图示了光电二极管芯片的构造的横截面图。
图54是图示了光电二极管芯片的构造的平面图。
图55是图示了光电二极管芯片的构造的横截面图。
图56是图示了光电二极管芯片的构造的横截面图。
图57是图示了光电二极管芯片的构造的平面图。
图58是图示了车辆控制系统的示意性构造示例的框图。
图59是图示了车外信息检测单元和摄像单元的安装位置的示例的说明图。
具体实施方式
以下，将说明用于实施本发明的实施例。此外，将按照下面的顺序进行说明。
1.第一实施例：SPAD像素芯片(图1至图10B)
2.第二实施例：SPAD像素芯片(图11和图12)
3.第三实施例：SPAD像素芯片(图13至图16)
4.第四实施例：SPAD像素芯片(图17至图19)
5.第五实施例：SPAD像素芯片(图20至图24)
6.第六实施例：SPAD像素芯片(图25至图28)
7.第七实施例：SPAD像素芯片(图29至图32)
8.第八实施例：SPAD像素芯片(图33至图36)
9.第九实施例：SPAD像素芯片(图37至图40)
10.第十实施例：SPAD像素芯片(图41至图44)
11.第十一实施例：SPAD像素芯片(图45至图48)
12.第十二实施例：SPAD像素芯片(图49至图51)
13.第十三实施例：SPAD像素芯片(图52至图54)
14.第十四实施例：SPAD像素芯片(图55至图57)
15.移动体的应用示例(图58和图59)
16.其他
<第一实施例>
(SPAD像素芯片(图1至图10B))
首先，将参照图1至图10B说明第一实施例。
图1是图示了SPAD像素芯片的构造的立体图，图2是图示了光电二极管芯片的构造的横截面图，并且图3至图5是图示了光电二极管芯片的构造的平面图。图2图示了沿着图3或图4中的线A1-A1'或线B1-B1'截取的光电二极管芯片12的横截面的构造。此外，省略了透镜等的图示。
如图1所示，作为固体摄像器件的单光子雪崩二极管(SPAD：single photonavalanche diode)像素芯片1通过将具有消弧电路等的电路芯片11和具有对来自物体(未图示)的光进行光电转换的光电二极管的光电二极管芯片12粘合而构成。来自物体(未图示)的光L从图1中的下侧入射到光电二极管芯片12上。由光电二极管芯片12进行光电转换后的信号被供给至电路芯片11中的消弧电路，并且被处理。即，SPAD像素芯片1是背面照射型层叠式固体摄像器件，且SPAD像素芯片能够通过利用雪崩现象而检测弱光。
在光电二极管芯片12中，n×m(n和m是任意整数)的SPAD像素21(以下，也简称为像素21)以矩阵形状布置着，但是在附图中，仅图示了数个像素21。这也适用于下述的其他实施例。在图3和图4的示例中，图示了3×3的像素21。像素21被像素隔离部(或绝缘材料)39隔离，以便彼此独立。像素21包括Si层22和配线层23。
正极31和负极32形成在各像素21的Si层22中，且正极倍增层33形成在负极32的光入射侧(图2中的下侧)上。即，形成了SPAD。此外，空穴累积层34形成为围绕各像素21。此外，可以省略像素隔离部39和空穴累积层34。
例如，在Si层22内部的各部件中，负极32包括N型半导体，正极31包括P型半导体，像素隔离部39包括氧化物，正极倍增层33包括PN结，空穴累积层34包括浓度低于正极31的浓度的P型半导体。P型半导体和N型半导体可以互换。
在配线层23中，负极过孔36连接至负极32。负极32的与负极过孔36连接的部分形成为杂质浓度高于其他部分的部分32a，以便促进含有金属的负极过孔36的连接。含有金属的负极电极35连接至负极过孔36的与连接至负极32的部分相反的一侧。在图2和图3的示例中，一个负极过孔36连接至一个负极电极35。然而，多个负极过孔36可以连接至一个负极电极35。负极32通过负极过孔36和负极电极35而连接至电路芯片11中的消弧电路。
正极过孔38连接至正极31，且正极电极37连接至正极过孔38的与连接至正极31的部分相反的一侧。正极过孔38和正极电极37也含有金属。类似于负极电极35，一个正极过孔38可以连接至一个正极电极37。然而，如图3所示，可以连接多个(在图3的示例中，两个)正极过孔38。
此外，在稍后说明的所有实施例及本实施例中，电极、布线和过孔含有金属。
图5是图示了光电二极管芯片的构造的平面图。在图5的示例中，三十六个正极过孔38连接至一个正极电极37。因为相对大的电流在SPAD中流动，所以优选地增加正极过孔38和负极过孔36的数量。
此外，负极电极35和负极过孔36可以彼此一体化，且正极电极37和正极过孔38可以彼此一体化。
正极31通过正极过孔38和正极电极37而连接至电路芯片11中的正极电源(将在稍后说明的图8中的正极电源40)。
在本示例中，负极电极35和正极电极37具有四边形形状，特别地，方形形状。
此外，尽管省略了图示，但是配线层23的负极过孔36、负极电极35、正极过孔38和正极电极37等之间的空间填充有绝缘体(例如，SiO2等)。
图6是图示了SPAD像素芯片的构造的横截面图，且图7是图示了SPAD像素芯片的构造的平面图。图6是沿着图7中的线A1-A1'或线B1-B1'截取的横截面图。
图6图示了与图2所示的光电二极管芯片12的配线层23连接的电路芯片11的配线层91的构造。如图6所示，配线层91形成在电路芯片11侧，以便电连接至光电二极管芯片12的配线层23。
配线层91从更靠近配线层23的一侧依次包括电极层91P、VE层91VE、Mn层91Mn和Vn层91Vn。
在配线层91中，负极电极35C和正极电极37C设置成分别连接至光电二极管芯片12的负极电极35和正极电极37。例如，负极电极35和35C彼此粘合。负极电极35C通过负极过孔36VEC而连接至负极布线(或负极配线)52Mn。负极布线52Mn通过负极过孔36Vn进一步连接至图中被图示为部分93的另一层。然而，未图示详细的构造。
正极电极37C通过正极过孔38VEC而连接至正极布线51Mn。正极布线51Mn通过正极过孔(未图示)进一步连接至部分93且从此处连接至正极电源40(参照稍后说明的图8)。
图8是图示了光电二极管的连接的视图。如图8所示，被像素隔离部39隔离为彼此独立的像素21设置有各自的光电二极管41，各光电二极管41是配置有负极32和正极31的SPAD。各像素21的负极32独立地连接至电路芯片11的消弧电路(未图示)。此外，各像素21的正极31独立地连接至电路芯片11的作为固定电位的正极电源40。
可以考虑在光电二极管芯片12侧形成正极电源。即，可以考虑这样的构造：各光电二极管41的正极31共同连接至正极电源，且该正极电源通过一个正极过孔而连接至电路芯片11侧的正极电源40。然而，在本实施例中，不采用该构造。在使用该构造的情况下，因为从一个正极过孔到各像素21的正极31的距离增大，所以两者之间的电阻增大，电力通过该正极过孔从电路芯片11侧供给至光电二极管芯片12侧的正极电源。电阻越大，电压降随之也越大，使得各像素21发生变化。
另一方面，在本实施例中，各像素21的正极31独立地连接至光电二极管芯片12侧的正极电源40。结果，从各像素21的正极31到光电二极管芯片12侧的正极电源40的距离变成最短(或较短)的距离，且因此，电阻最小化(或减小)，使得电压降也最小化(或减小)。此外，使各像素21的电阻相等，因此使电压降相等，并且能够抑制变化。结果，也能够抑制噪声。
如图3所示，在第一实施例中，负极过孔36在平面图中布置在像素21的中心。然而，关于负极电极35，奇数行中的像素21的负极电极35与下方偶数行中的像素21的负极电极35之间的距离设定为“a”。此外，偶数行中的像素21的负极电极35与下方奇数行中的像素21的负极电极35之间的距离设定为“b”。此外，距离“a”设定成比距离“b”短(a<b)。
例如，第一行中的像素21的负极电极35与第二行中的负极电极35之间的距离“a”设定成小于第二行中的像素21的负极电极35与第三行中的负极电极35之间的距离“b”。
同样，奇数列中的像素21的负极电极35与右边偶数列中的像素21的负极电极35之间的距离设定为“a”。此外，偶数列中的像素21的负极电极35与右边奇数列中的像素21的负极电极35之间的距离设定为“b”。此外，距离“a”设定成比距离“b”短(a<b)。
例如，第一列中的像素21的负极电极35与第二列中的负极电极35之间的距离“a”设定成比第二列中的像素21的负极电极35与第三列中的负极电极35之间的距离“b”短。
即，负极电极35被设定成使得与相邻的另一个负极电极35之间的距离可以是比平均值((a+b)/2)短的距离“a”或可以是较长的距离“b”。
更具体地，负极过孔36在平面图中布置在像素21的中心。然而，关于负极电极35，奇数行且奇数列中的像素21的负极电极35被布置成使得负极过孔36位于负极电极35的左上方。奇数行且偶数列中的像素21的负极电极35被布置成使得负极过孔36位于负极电极35的右上方。
此外，偶数行且奇数列中的像素21的负极电极35被布置成使得负极过孔36位于负极电极35的左下方。偶数行且偶数列中的像素21的负极电极35被布置成使得负极过孔36位于负极电极35的右下方。
正极电极37(正极过孔38)布置在相邻的负极电极35(负极过孔36)之中的距离更靠近的相邻负极电极之间(图中距离为“a”的负极电极35之间)。即，如图3所示，作为屏蔽电极的正极电极37(正极过孔38)布置在第一行和第二行中的像素21的负极电极35之间以及第三行和第四行(未图示)中的像素21的负极电极35之间等。同样，正极电极37(正极过孔38)布置在第一列和第二列中的像素21的负极电极35之间以及第三列和第四列(未图示)中的像素21的负极电极35之间等。
如图3所示，基于此规则的基本构造是总共四个正极电极37布置在2×2(总共四个)的像素21中，使得一个正极电极37布置在具有距离“a”的负极电极35之间。使用该构造，负极电极35与距离该负极电极35最近距离的另一个负极电极35之间的空间能够被正极电极37屏蔽，使得可以抑制由负极电极35之间的寄生电容导致的负极信号的干扰。
相比之下，在图4的示例中，一个正极电极37还布置在2×2(总共四个)的像素21的中心位置处，且因此，布置有总共五个正极电极37，使得可以期望更好的屏蔽效果。
此外，负极电极35和正极电极37对从背面(图2中的下侧)入射且穿过Si层22的光进行朝着Si层22侧的反射。此外，这些部件对通过驱动电路芯片11而在电路芯片11中产生并且朝着光电二极管芯片12(朝着Si层22)被引导的光进行朝着电路芯片11的反射。因此，光电二极管芯片12和电路芯片11能够彼此光学分离。
每个像素21的正极电极37的数量在图3的示例中是1，且在图4的示例中是1.25。结果，像素21和正极电源40能够以低电阻彼此连接，且因此，可以抑制在雪崩期间当电流在正极电源中流动时的电压波动。此外，可以抑制由正极电源40的电压波动导致的噪声产生(例如，通过正极电极37(正极过孔38)叠加在负极电极35(负极过孔36)上的噪声)。
接着，将说明屏蔽效果。图9A至图10B是图示了屏蔽效果的视图。图9A和图9B图示了未被正极电极37屏蔽的情况。即，如图9A所示，光电二极管111和光电二极管112彼此相邻，且假设两个光电二极管的负极32之间存在寄生电容113。在这种状态下，如果在光电二极管111中发生雪崩，则它的负极32的输出电压仅在如图9B的线L1所示的产生间隔中暂时快速且大幅地下降。
另一方面，如图9B的线L2所示，在光电二极管111中发生雪崩时，没有发生雪崩的光电二极管112的负极32的输出电压也暂时快速且大幅地下降。它的输出值是光电二极管111的输出的Cp/Ctotal倍。Cp是光电二极管111的负极32与光电二极管112的负极32之间的寄生电容113的值，且Ctotal是光电二极管111的负极32的电容值。
相比之下，图10A和图10B图示了光电二极管111的负极32与光电二极管112的负极32之间的空间被正极电极37屏蔽的情况。即，在这种情况下，如图10A所示，由于作为屏蔽电极的正极电极37(正极过孔38)，光电二极管111的负极32与光电二极管112的负极32之间的寄生电容121的电容值小于电容113的电容值。
此外，在这种情况下，如果在光电二极管111中发生雪崩，则它的负极32的输出电压仅在如图10B的线L1所示的产生间隔中暂时快速且大幅地下降。
然而，如图10B的线L2所示，没有发生雪崩的光电二极管112的负极32的输出电压几乎不变化。即，减小了相邻的光电二极管111的影响。
此外，负极电极35的面积设定成等于或小于作为屏蔽电极的正极电极37的面积。这也适用于所有其他实施例。因此，能够减小负极32的电容，且能够增大固定电位的电容，这有益于抑制噪声。
此外，通过像素隔离部39使像素21绝缘和隔离，可以抑制在发生雪崩时像素之间在Si层22中的干扰。
此外，在下文中，将说明其他实施例，但是将仅主要说明与其他实施例的不同之处，并且将省略相同点的说明。
<第二实施例>
(SPAD像素芯片(图11、图12))
接着，将参照图11和图12说明第二实施例。
图11是图示了光电二极管芯片的构造的横截面图，并且图12是图示了光电二极管芯片的构造的平面图。图11图示了沿着图12中的线A2-A2'或线B2-B2'截取的光电二极管芯片12的横截面的构造。此外，省略了电路芯片11的配线层91的图示。
在该第二实施例中，负极过孔36在平面图中布置在像素21的中心。此外，在所有像素21中，负极电极35被布置成使得负极过孔36位于负极电极35的左下方。结果，负极电极35之间的间隔都是相同的。
在各像素21中，正极电极37布置在负极电极35的左下方、左中心和下中心处。结果，正极电极37布置在负极电极35的左上方、左中心、左下方、下中心、右下方、右中心、右上方和上中心，以便围绕各像素21的负极电极35。正极过孔38被布置成位于左下方的正极电极37的右上方、位于左中心的正极电极37的右下方、和位于下中心的正极电极37的左上方。即，像素21被配置为具有平移对称性。
因为正极电极37(正极过孔38)在纵向和横向上彼此相邻地布置在所有负极电极35(负极过孔36)之间，所以可以进一步提高降低由负极电极35(负极过孔36)之间的寄生电容导致的噪声的效果。
此外，在第二实施例中，关于负极电极35、负极过孔36、正极电极37和正极过孔38的布置，像素21与相邻的像素21具有相同的布局。因此，能够使各像素21的电特性(例如，对由相邻的像素21中的负极电极35、负极过孔36、正极电极37和正极过孔38等导致的寄生电容进行处理的方法)变得一致。此外，能够使光学特性(例如，受负极电极35、负极过孔36、正极电极37和正极过孔38等的布置影响的斜入射特性)变得一致。
<第三实施例>
(SPAD像素芯片(图13至图16))
接着，将参照图13至图16说明第三实施例。
图13是图示了光电二极管芯片的构造的横截面图。图14至图16是图示了光电二极管芯片的构造的平面图。图13图示了沿着图14至图16中的线A3-A3'或B3-B3'截取的光电二极管芯片12的横截面的构造。图16图示了将图15的正极电极37和正极过孔38去除的构造。此外，省略了电路芯片11的配线层91的图示。
在图14的示例中，布置在像素21中心处的负极过孔36位于负极电极35的中心，使得负极电极35位于像素21的中心。类似于图12的情况，在各像素21中，正极电极37布置在负极电极35的左下方、左中心和下中心。因此，正极电极37布置在负极电极35的左上方、左中心、左下方、下中心、右下方、右中心、右上方和上中心，以便围绕像素21。
在正极电极37位于左中心的情况下，正极过孔38被布置成位于正极电极37的右中心。在正极电极37位于左下方的情况下，正极过孔38被布置成位于正极电极37的右上方。此外，在正极电极37位于下中心的情况下，正极过孔38被布置成位于正极电极37的上中心。
结果，在图14的示例中，各像素21相对于负极电极35、负极过孔36、正极电极37和正极过孔38的布置纵向对称且横向对称。即，类似于图12中的情况，不仅像素21的布置与相邻的像素21的布局相同，而且该布局在像素21内纵向对称且横向对称。结果，对于各像素，能够使各像素21的电特性(例如，对由相邻的像素21等中的负极电极35、负极过孔36、正极电极37和正极过孔38等导致的寄生电容进行处理的方法)纵向对称且横向对称。此外，能够使各像素21的光学特性(例如，受负极电极35、负极过孔36、正极电极37和正极过孔38等的布置影响的斜入射特性)纵向对称且横向对称。
在图15的示例中，正极电极37形成为连续地围绕像素21。其他构造类似于图14的示例中的构造。
<第四实施例>
(SPAD像素芯片(图17至图19))
接着，将参照图17至图19说明第四实施例。
图17是图示了光电二极管芯片的构造的横截面图。图18和图19是图示了光电二极管芯片的构造的平面图。图17图示了沿着图18和图19中的线A4-A4'或B4-B4'截取的光电二极管芯片12的横截面的构造。此外，省略了电路芯片11的配线层91的图示。
在第四实施例中，配线层23包括从图17的底部依次图示的V1层23V1、M1层23M1、VE层23VE和电极层23P。图18图示了V1层23V1和M1层23M1的平面构造，并且图19图示了VE层23VE和电极层23P的平面构造。
如图19所示，类似于图14的情况，负极电极35布置在像素21的中心。负极32通过V1层23V1的负极过孔36V1、M1层23M1的负极布线52M1和VE层23VE的负极过孔36VE而连接至电极层23P的负极电极35。如上所述，负极电极35连接至电路芯片11中的消弧电路。
正极电极37布置在像素21中的Si层22附近且布置在像素21的左中心、左下方和下中心。正极31通过V1层23V1的正极过孔38V1、M1层23M1的正极布线51M1、VE层23VE的正极过孔38VE和电极层23P的正极电极37而连接至电路芯片11中的正极电源40。
在第四实施例中，存在着如下的区域R1：其中，在平面图中，负极电极35和正极布线51M1彼此重叠。即，负极电极35被布置成覆盖正极布线51M1及其相邻的正极布线51M1之间的间隙。即，负极电极35被布置成与正极布线51M1的至少一部分重叠。
因此，像素21完全覆盖有配线层23。通过采用该构造，几乎所有穿过Si层22且朝着配线层23被引导的光被配线层23反射而返回到Si层22。结果，光电二极管芯片12和电路芯片11彼此光学分离，且因此，可以提高灵敏度。此外，可以防止(或可替代地，减弱)电路芯片11中产生的光入射到Si层22上。此外，如图18所示，因为负极布线52M1被正极布线51M1围绕，所以可以进一步提高相邻的负极32之间的屏蔽效果。
此外，除了可以组合负极电极35和正极布线51M1以外，或可以将负极电极35、屏蔽电极和屏蔽布线中的至少两者的至少一部分布置成彼此重叠。
此外，负极电极35的面积与负极布线52M1的面积的和设定成等于或小于作为屏蔽电极的正极电极37的面积与作为屏蔽布线的正极布线51M1的面积的和。因此，能够减小负极32的电容，且能够增大固定电位的电容，这有益于抑制噪声。
<第五实施例>
(SPAD像素芯片(图20至图24))
接着，将参照图20至图24说明第五实施例。
图20、图21和图22是图示了光电二极管芯片的构造的横截面图。图23和图24是图示了光电二极管芯片的构造的平面图。图20图示了沿着图23和图24中的线A5-A5'截取的光电二极管芯片12的横截面的构造。图21图示了沿着图23和图24中的线B5-B5'截取的光电二极管芯片12的横截面的构造。图22图示了沿着图23和图24中的线C5-C5'截取的光电二极管芯片12的横截面的构造。图23图示了V1层23V1和M1层23M1的平面构造，并且图24图示了VE层23VE和电极层23P的平面构造。此外，省略了电路芯片11的配线层91的图示。
在第五实施例中，类似于第一至第四实施例，负极32、正极倍增层33、像素隔离部39和空穴累积层34形成在Si层22中。此外，在第五实施例中，钉扎层64形成在像素21的中心。
钉扎层64包括相对于负极32具有高浓度的P型半导体。钉扎层64的与钉扎过孔(或负极过孔)62V1连接的部分64a具有比其他部分高的杂质浓度。然而，类似于第一实施例中所述的情况，也可以将整个P型半导体与N型半导体进行互换。
类似于第四实施例，配线层23包括负极过孔36V1、负极布线52M1、负极过孔36VE、负极电极35、正极过孔38V1、正极布线51M1、正极过孔38VE和正极电极37。此外，在第五实施例中，配线层23还包括钉扎过孔62V1、钉扎布线63M1、钉扎过孔62VE和钉扎电极61。
钉扎层64以像素21为单位通过钉扎过孔62V1、钉扎布线63M1、钉扎过孔62VE和钉扎电极61而连接至接地，接地是电路芯片11中的固定电位。
在第五实施例中，如图23所示，在M1层23M1中，负极布线52M1被作为屏蔽布线的钉扎布线63M1围绕。此外，如图24所示，在电极层23P中，负极电极35布置在像素21的上侧的中心，且正极电极37布置在像素21的左上方和右上方。作为屏蔽电极的钉扎电极61布置在像素21的中心、左中心和右中心。负极电极35夹在位于其上侧和下侧的钉扎电极61之间，并且夹在位于其左侧和右侧的正极电极37之间。
钉扎布线63M1和钉扎电极61连接至电路芯片11的接地。结果，与钉扎布线和钉扎电极连接至正极电源40的情况相比，电位变成几乎没有诸如kTC噪声等噪声的恒定电位，以便可以以较低的噪声将从负极32输出的信号传输至电路芯片11的消弧电路。
此外，负极电极35的面积与负极布线52M1的面积的和设定成等于或小于作为屏蔽电极的正极电极37和钉扎电极61的面积与作为屏蔽布线的正极布线51M1和钉扎布线63M1的面积的和。因此，能够减小负极32的电容，且能够增大固定电位的电容，这有益于抑制噪声。
在第一至第四实施例中，屏蔽布线连接至一个固定电位(正极电源40)。然而，在第五实施例中，正极31通过正极布线51M1和正极电极37而连接至作为固定电位的正极电源40。此外，钉扎层64通过钉扎电极61和钉扎布线63M1而连接至作为另一个固定电位的接地。即，屏蔽布线连接至多个(在本实施例中，两个)固定电位。
<第六实施例>
(SPAD像素芯片(图25至图28))
接着，将参照图25至图28说明第六实施例。
图25和图26是图示了光电二极管芯片的构造的横截面图。图27和图28是图示了光电二极管芯片的构造的平面图。图25是图示了沿着图27和图28中的线A6-A6'或线B6-B6'截取的横截面的构造的视图。图26是图示了沿着图27和图28中的线C6-C6'截取的横截面的构造的视图。图27图示了V1层23V1和M1层23M1的平面构造，并且图28图示了VE层23VE和电极层23P的平面构造。此外，省略了电路芯片11的配线层91的图示。
Si层22包括负极32、正极倍增层33、像素隔离部39、空穴累积层34和围绕负极32的钉扎层64。此外，N型杂质区44设置在钉扎层64与正极31之间。这样设置是为了抑制在正极倍增层33以外的部分中发生雪崩现象，但是这不是必不可少的。
在第六实施例中，如图27所示，在平面图中，负极布线52M1被其上侧、下侧、左侧和右侧的钉扎布线63M1围绕。此外，如图28所示，在平面图中，负极电极35被其上侧、下侧、左侧和右侧的钉扎电极61围绕。因为钉扎布线63M1和钉扎电极61连接至如上所述的接地，所以在被接地围绕的状态下输出来自负极32的信号。
另一方面，如上所述，第五实施例被配置成：如图23所示，负极布线52M1被钉扎布线63M1围绕。然而，如图24所示，负极电极35的上侧和下侧夹在钉扎电极61之间，但是负极电极35的左侧和右侧夹在正极电极37之间。
如上所述，因为不仅负极电极35的上侧和下侧夹在钉扎电极61之间，而且负极电极35的左侧和右侧也夹在钉扎电极61之间，所以第六实施例被配置成：与第五实施例相比，难以容易地叠加噪声。
此外，在本实施例中，屏蔽电极和屏蔽布线连接至多个固定电位。
<第七实施例>
(SPAD像素芯片(图29至图32))
接着，将参照图29至图32说明第七实施例。
图29和图30是图示了光电二极管芯片的构造的横截面图。图31和图32是图示了光电二极管芯片的构造的平面图。图29是图示了沿着图31和图32中的线A7-A7'或线B7-B7'截取的横截面的构造的视图。图30是图示了沿着图31和图32中的线C7-C7'截取的横截面的构造的视图。图31图示了V1层23V1和M1层23M1的平面构造，并且图32图示了VE层23VE和电极层23P的平面构造。此外，省略了电路芯片11的配线层91的图示。
如图31所示，钉扎布线63M1连接至相邻像素21的位于M1层23M1上的钉扎布线63M1，并且被布置成覆盖整个M1层23M1。使用该构造，负极布线52M1和负极电极35能够被钉扎布线63M1围绕，以便可以抑制由相邻像素21的负极信号和正极电源40的波动而导致的噪声。
此外，钉扎布线63M1被布置成覆盖几乎所有的M1层23M1，使得几乎所有从图29和图30中的下侧入射、透过Si层22且朝着配线层23被引导的光能够被反射到配线层23且返回到Si层22。可以防止(或可替代地，减弱)电路芯片11中产生的光入射到Si层22上。结果，可以提高灵敏度。
此外，在本实施例中，屏蔽电极和屏蔽布线连接至多个固定电位。
<第八实施例>
(SPAD像素芯片(图33至图36))
接着，将参照图33至图36说明第八实施例。
图33和图34是图示了光电二极管芯片的构造的横截面图。图35和图36是图示了光电二极管芯片的构造的平面图。图33是图示了沿着图35和图36中的线A8-A8'截取的横截面的构造的视图。图34是图示了沿着图35和图36中的线B8-B8'截取的横截面的构造的视图。图35图示了V1层23V1和M1层23M1的平面构造，并且图36图示了VE层23VE和电极层23P的平面构造。此外，省略了电路芯片11的配线层91的图示。
在本实施例中，负极布线52M1被配置成连接至负极过孔36V1且连接至钉扎过孔62V1，使得负极32和钉扎层64电连接。布置在像素21中心的钉扎过孔62V1与方形负极布线52M1连接，使得钉扎过孔位于方形负极布线52M1的中心。结果，如图35所示，负极布线52M1被配置成相对于像素21的中心纵向对称且横向对称。
在第八实施例中，作为屏蔽电极的正极电极37(作为屏蔽布线的正极布线51M1)设置在负极电极35(负极布线52M1)与在图36的横向方向上相邻的负极电极35(负极布线52M1)之间。此外，在负极电极35与正极电极37之间，作为屏蔽电极的遮挡电极81(作为屏蔽布线的遮挡布线83M1)设置在垂直方向上。
类似于负极电极35、正极电极37和钉扎电极61，遮挡电极81具有四边形形状，特别地，方形形状。遮挡电极81通过遮挡过孔82VE而连接至遮挡布线83M1。此外，因为遮挡布线83M1、遮挡电极81和遮挡过孔82VE设置用于屏蔽负极32并且没有连接至Si层22，所以不存在与遮挡布线83M1至V1层23V1连接的过孔(不存在遮挡过孔82V1)。
在负极32和钉扎层64连接且允许电位共用的情况下，断开钉扎层64与接地的连接。通过这样做，负极32与钉扎层64之间的电容变成零，使得可以提高负极输出的时间分辨率。
此外，用于屏蔽的固定电位通过遮挡电极81而从电路芯片11供给至遮挡布线83M1。与第五至第七实施例一样，该固定电位可以是正极电源40的电位或钉扎层64的同一电位。然而，固定电位可以是其他电位。例如，在存在用于数字用途的接地和与用于数字用途的接地不同的用于模拟用途的接地的情况下，针对接地之间未使用的接地，负极32被屏蔽。此外，如图36所示，可以形成不与遮挡过孔82VE连接的遮挡电极81b。
在第八实施例中，使用正极电源40和遮挡布线83M1的电源这两个固定电位。
此外，负极电极35的面积与负极布线52M1的面积的和设定成等于或小于作为屏蔽电极的正极电极37和遮挡电极81的面积与作为屏蔽布线的正极布线51M1和遮挡布线83M1的面积的和。因此，能够减小负极32的电容，且能够增大固定电位的电容，这有益于抑制噪声。
<第九实施例>
(SPAD像素芯片(图37至图40))
接着，将参照图37至图40说明第九实施例。
图37和图38是图示了光电二极管芯片的构造的横截面图。图39和图40是图示了光电二极管芯片的构造的平面图。图37是图示了沿着图39和图40中的线A9-A9'或B9-B9'截取的横截面的构造的视图。图38是图示了沿着图39和图40中的线C9-C9'截取的横截面的构造的视图。图39图示了V1层23V1和M1层23M1的平面构造，并且图40图示了VE层23VE和电极层23P的平面构造。此外，省略了电路芯片11的配线层91的图示。
在第九实施例中，各过孔(负极过孔36V1、负极过孔36VE、正极过孔38V1、正极过孔38VE和遮挡过孔82VE)被布置成纵向对称且横向对称。此外，各布线(负极布线52M1、正极布线51M1和遮挡布线83M1)被布置成纵向对称且横向对称。此外，各电极(负极电极35、正极电极37和遮挡电极81)也被布置成纵向对称且横向对称。
在第九实施例中，最靠近各负极过孔(负极过孔36V1和负极过孔36VE)的过孔是遮挡过孔82VE。最靠近负极布线52M1的布线是遮挡布线83M1。最靠近负极电极35的电极(在纵向和横向上相邻的电极)是遮挡电极81。使用该构造，可以抑制这样的噪声：其由电路芯片11在光电二极管期间产生的电力的波动导致，并且叠加在负极信号上。
此外，在本实施例中，屏蔽布线连接至多个固定电位。此外，允许负极32和钉扎层64的电位是共用的。此外，负极布线52M1布置在像素21的中心。
<第十实施例>
(SPAD像素芯片(图41至图44))
接着，将参照图41至图44说明第十实施例。
图41和图42是图示了光电二极管芯片的构造的横截面图。图43和图44是图示了光电二极管芯片的构造的平面图。图41是图示了沿着图43和图44中的线A10-A10'或B10-B10'截取的横截面的构造的视图。图42是图示了沿着图43和图44中的线C10-C10'截取的横截面的构造的视图。图43图示了V1层23V1和M1层23M1的平面构造，并且图44图示了VE层23VE和电极层23P的平面构造。此外，省略了电路芯片11的配线层91的图示。
在第八实施例(图36)和第九实施例(图40)中，遮挡电极81被配置成具有单个四边形形状。然而，在第十实施例中，如图44所示，遮挡电极81被配置成不是具有单个四边形形状，而是在多个像素21上连续地延伸。更具体地，遮挡电极81被配置成围绕四边形负极电极35，该四边形负极电极35布置在具有环状四边形(annular quadrangle)的像素21的中心。此外，遮挡电极81被配置成围绕四边形正极电极37，该四边形正极电极37布置在具有环状四边形的各像素21的左上方。此外，环状四边形的角部被配置成与相邻像素21的环状四边形的角部连续。
使用该构造，负极电极35和正极电极37能够被单独地围绕，且如在其他实施例中所执行的，不仅能够执行相邻的负极电极35之间的屏蔽，而且能够执行负极32与正极31之间的屏蔽。
此外，负极电极35和正极电极37的尺寸也是不同的。负极电极35的面积小于正极电极37的面积。为了提高在传输负极信号时的时间分辨率，要求尽可能不将寄生电容添加至负极电极35。在遮挡电极81中，尽管需要防止(或可替代地，减小)噪声叠加，但是优选地减小负极电极35的寄生电容。因此，通过将负极电极35形成为小的，寄生电容减小。
相比之下，优选地将大量的寄生电容添加至正极电极37，以便供给没有电位波动的稳定电位。因此，通过增大正极电极37的面积或通过减小正极电极37与遮挡电极81之间的距离，寄生电容用作旁路电容器，以便可以稳定正极电位。
此外，在本实施例中，屏蔽布线连接至多个固定电位。此外，允许负极32和钉扎层64的电位是共用的。此外，负极布线52M1布置在像素21的中心。
<第十一实施例>
(SPAD像素芯片(图45至图48))
接着，将参照图45至图48说明第十一实施例。
图45和图46是图示了SPAD像素芯片的构造的横截面图。图47和图48是图示了电路芯片的构造的平面图。图45是图示了沿着图47和图48中的线A11-A11'或B11-B11'截取的横截面的构造的视图。图46是图示了沿着图47和图48中的线C11-C11'截取的横截面的构造的视图。图47图示了VE层91VE和电极层91P的平面构造，并且图48图示了Vn层91Vn和Mn层91Mn的平面构造。
第十一实施例具有这样的构造：其中，电路芯片11侧的构造添加至第十实施例的构造。电路芯片11的配线层91包括从更靠近配线层23的一侧依次图示的电极层91P、VE层91VE、Mn层91Mn和Vn层91Vn。此外，这里，省略了比电路芯片11的配线层91低的部分93(图45和图46中的上部)的说明。
电路芯片11中的配线层91包括负极电极35C、负极过孔36VEC、负极布线52Mn、负极过孔36Vn、正极电极37C、正极过孔38VEC、正极布线51Mn和正极过孔38Vn。尽管省略了图示，但是配线层91之间的空间以与光电二极管芯片12的配线层23的情况类似的方式填充有绝缘体(例如，SiO2等)。
光电二极管芯片12和电路芯片11通过各配线层23和各配线层91而彼此电连接。在光电二极管芯片12中，负极32顺序地连接至负极过孔36V1、负极布线52M1、负极过孔36VE和负极电极35。此外，负极电极35通过电路芯片11中的负极电极35C、负极过孔36VEC、负极布线52Mn和负极过孔36Vn而连接至电路芯片11中的消弧电路。
配线层91的负极电极35C、负极过孔36VEC、负极布线52Mn、负极过孔36Vn、正极电极37C、正极过孔38VEC、正极布线51Mn和正极过孔38Vn对应于配线层23中具有相应名称的部件。即，负极电极35C对应于负极电极35，负极过孔36VEC对应于负极过孔36VE，负极布线52Mn对应于负极布线52M1，且负极过孔36Vn对应于负极过孔36V1。此外，正极电极37C对应于正极电极37，正极过孔38VEC对应于正极过孔38VE，正极布线51Mn对应于正极布线51M1，且正极过孔38Vn对应于正极过孔38V1。
此外，在本实施例中，一个负极过孔36VE设置用于一个负极电极35，且一个负极过孔36VEC设置用于一个负极电极35C。然而，多个负极过孔36VE或负极过孔36VEC可以分别连接至一个负极电极35或一个负极电极35C。
同样，光电二极管芯片12中的正极31顺序地连接至正极过孔38V1、正极布线51M1、正极过孔38VE和正极电极37。此外，正极电极37通过电路芯片11的正极电极37C、正极过孔38VEC、正极布线51Mn和正极过孔38Vn而连接至正极电源40。
此外，在光电二极管芯片12内，遮挡布线83M1、遮挡过孔82VE和遮挡电极81顺序地连接。此外，遮挡电极81顺序地通过电路芯片11中的遮挡电极81C、遮挡过孔82VEC、遮挡布线83Mn和遮挡过孔82Vn而连接至用于屏蔽的固定电位。
如图45所示，电路芯片11的遮挡布线83Mn被布置成在平面图中覆盖光电二极管芯片12的遮挡布线83M1与负极布线52M1之间的间隙。即，遮挡布线83Mn被布置成与遮挡布线83M1和负极布线52M1的至少一部分重叠。即，在平面图中，整个像素21覆盖有遮挡布线83Mn、遮挡布线83M1和负极布线52M1。使用该布置，可以使电路芯片11和光电二极管芯片12彼此光学分离。
此外，可以组合遮挡布线83Mn和配线层23的负极布线52M1，遮挡布线83Mn是配线层91中的相应遮挡布线并且不同于遮挡布线83M1。即，配线层23的负极电极35、屏蔽电极或屏蔽布线的至少一部分被布置成在平面图中与配线层91中的相应负极电极35C、相应屏蔽电极或相应屏蔽布线重叠。
此外，在电路芯片11中，遮挡布线83Mn被布置成与以网格形状布置的正极电极37C相邻。此外，在光电二极管芯片12中，遮挡布线83M1被布置成与以网格形状布置的正极电极37相邻。使用该布置，遮挡布线83Mn和正极电极37C的寄生电容增大，遮挡布线83M1和正极电极37的寄生电容增大，且寄生电容用作旁路电容器，以便可以稳定正极电位。
类似于第十实施例的情况，同样在第十一实施例中，如图47所示，遮挡电极81C被配置成不是具有单个四边形形状，而是在多个像素21上连续地延伸。更具体地，遮挡电极81C被配置成围绕四边形负极电极35C，该四边形负极电极35C布置在具有环状四边形的像素21的中心。此外，遮挡电极81C被配置成围绕四边形正极电极37C，该四边形正极电极37C布置在具有环状四边形的像素21的左上方。此外，环状四边形的角部被配置成与相邻像素21的环状四边形的角度连续。
使用该构造，负极电极35C和正极电极37C能够被单独地围绕，且不仅能够执行相邻的负极电极35C之间的屏蔽，而且能够执行负极32与正极31之间的屏蔽。
此外，负极电极35C和正极电极37C的尺寸也是不同的。负极电极35C的面积小于正极电极37C的面积。为了提高在传输负极信号时的时间分辨率，要求尽可能不添加寄生电容。在遮挡电极81C中，尽管需要防止(或可替代地，减小)噪声叠加，但是优选地减小负极电极35C的寄生电容。因此，通过将负极电极35C形成为小的，负极电极35C的寄生电容减小。
相比之下，优选地将大量的寄生电容添加至正极电极37C，以便供给没有电位波动的稳定电位。因此，通过增大正极电极37C的面积或通过减小正极电极37C与遮挡电极81C之间的距离，寄生电容用作旁路电容器，以便可以稳定正极电位。
此外，在本实施例中，屏蔽布线连接至多个固定电位。此外，允许负极32和钉扎层64的电位是共用的。此外，负极布线52M1布置在像素21的中心。
<第十二实施例>
(SPAD像素芯片(图49至图51))
接着，将参照图49至图51说明第十二实施例。
图49和图50是图示了光电二极管芯片的构造的横截面图。图51是图示了光电二极管芯片的构造的平面图。图49是图示了沿着图51中的线A12-A12'或线B12-B12'截取的横截面的构造的视图。图50是图示了沿着图51中的线C12-C12'截取的横截面的构造的视图。此外，省略了电路芯片11的配线层91的图示。
除了负极过孔36、负极电极35、正极过孔38和正极电极37以外，配线层23还包括例如低介电常数构件101，低介电常数构件101含有诸如SiOF、SiCO或SiCOH等低介电材料。
在第十二实施例中，如图51所示，在2×2的像素21设定为一个单元的情况下，正极电极37布置在左上角、左下角、右下角和右上角。
此外，如图49和图51所示，类似于第一实施例，负极过孔36在平面图中布置在像素21的中心。然而，关于负极电极35，奇数行中的像素21的负极电极35与下方偶数行中的像素21的负极电极35之间的距离设定为“a”。此外，偶数行中的像素21的负极电极35与下方奇数行中的像素21的负极电极35之间的距离设定为“b”。此外，距离“a”设定成比距离“b”短(a<b)。
低介电常数构件101布置在负极电极35与以距离“a”彼此相邻的负极电极35之间。即，在第一实施例中，低介电常数构件101布置在配线层23的在布置有正极电极37的位置的部分中。
使用该布置，通过低介电常数构件101减小最靠近负极电极35的另一个负极电极35(最靠近负极过孔36的另一个负极过孔36)的寄生电容，以便可以抑制由寄生电容导致的负极信号的干扰。
此外，在图4的第一实施例中，对于一个像素21，布置有比率为1的负极电极35和比率为1.25的正极电极37。此外，在图3所示的第一实施例中，对于一个像素21，布置有比率为1的负极电极35和比率为1的正极电极37。相比之下，在第十二实施例中，如图51所示，对于一个像素21，布置有比率为1的负极电极35和比率为0.25的正极电极37。因此，能够减少电极的数量，这有益于小型化。
<第十三实施例>
(SPAD像素芯片(图52至图54))
接着，将参照图52至图54说明第十三实施例。
图52和图53是图示了光电二极管芯片的构造的横截面图。图54是图示了光电二极管芯片的构造的平面图。图52是图示了沿着图54中的线A13-A13'或线B13-B13'截取的横截面的构造的视图。图53是图示了沿着图54中的线C13-C13'截取的横截面的构造的视图。此外，省略了电路芯片11的配线层91的图示。
在第十三实施例中，除了负极电极35、负极过孔36、正极电极37和正极过孔38以外，配线层23还包括低介电常数构件101。
低介电常数构件101被布置成填充配线层23的所有电极(负极电极35和正极电极37)与过孔(负极过孔36和正极过孔38)之间的空间。在设置有布线(负极布线52M1和正极布线51M1)的情况下，低介电常数构件101也布置在上述布线之间。
通过如上所述地使用低介电常数构件101填充配线层23，可以抑制由负极电极35和负极过孔36的寄生电容导致的负极信号的干扰。此外，通过减小负极电极35(负极过孔36)与正极电极37(正极过孔38)之间的寄生电容，可以抑制正极电源的波动在负极信号上的叠加。
此外，在第三实施例(图14)和第四实施例(图19)中，对于一个像素21，布置有比率为1的负极电极35和比率为3的正极电极37。另一方面，在第十三实施例中，对于一个像素21，布置有比率为1的负极电极35和比率为1的正极电极37。因此，能够减少电极的数量，这有益于小型化。
<第十四实施例>
(SPAD像素芯片(图55至图57))
接着，将参照图55至图57说明第十四实施例。
图55和图56是图示了光电二极管芯片的构造的横截面图。图57是图示了光电二极管芯片的构造的平面图。图55是图示了沿着图57中的线A14-A14'或线B14-B14'截取的横截面的构造的视图。图56是图示了沿着图57中的线C14-C14'截取的横截面的构造的视图。此外，省略了电路芯片11的配线层91的图示。
配线层23包括负极电极35、负极过孔36、正极电极37、正极过孔38和低介电常数构件101。低介电常数构件101被布置成以相距一定距离的方式围绕负极过孔36和布置在像素21中心的负极电极35。即，低介电常数构件101布置在配线层23的一部分中。
在不存在低介电常数构件101的部分中，布置有含有诸如SiO2等通常介电材料的构件。因此，具有小折射率的低介电常数构件101用作光缆的包层，且具有比低介电常数构件101的折射率高的折射率的介电材料的构件用作缆芯。结果，从平面图中与正极倍增层33重叠的区域透过的光能够被引导以便不偏离该区域，且传输到正极倍增层33外部的光能够被引导以便进入倍增层33中。
<移动体的应用示例>
(图58和图59)
本发明能够应用于各种产品。例如，本发明可以被实现为安装在任何类型的移动体上的装置，移动体例如是汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动性设备、飞机、无人机、船舶或机器人等。
图58是图示了作为应用根据本发明的实施例的技术的移动体控制系统的示例的车辆控制系统的示意性构造例的框图。
车辆控制系统12000包括经由通信网络12001连接的多个电子控制单元。在图58所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、主体系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，作为集成控制单元12050的功能构造，图示了微计算机12051、音频/图像输出单元12052和车内网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生装置的控制装置；用于将驱动力传输至车轮的驱动力传输机构的控制装置；用于调整车辆的转向角的转向机构的控制装置；以及用于产生车辆的制动力的制动装置的控制装置，等等。
主体系统控制单元12020根据各种程序控制装配在车辆主体上的各种装置的操作。例如，主体系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或诸如车头灯、车尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置。在这种情况下，从替代钥匙的便携式装置传输过来的无线电波或各种开关的信号能够输入至主体系统控制单元12020。主体系统控制单元12020接收这种无线电波或信号的输入，并且控制车辆的锁门装置、电动窗装置和灯等。
车外信息检测单元12030检测安装有车辆控制系统12000的车辆外部的信息(车外信息)。例如，摄像单元12031连接至车外信息检测单元12030。车外信息检测单元12030使摄像单元12031对车辆外部的图像进行拍摄，并且接收所拍摄的图像。车外信息检测单元12030可以在接收的图像的基础上对人、汽车、障碍物、标记和路面上的字母等执行物体检测处理或距离检测处理。
摄像单元12031是光学传感器，其用于接收光并且输出与接收的光量对应的电信号。摄像单元12031可以输出电信号作为图像或输出电信号作为距离测量信息。此外，摄像单元12031接收的光可以是可见光或诸如红外线等不可见光。
车内信息检测单元12040检测车辆内部的信息(车内信息)。例如，检测驾驶员状态的驾驶员状态检测单元12041连接至车内信息检测单元12040。驾驶员状态检测单元12041例如可以包括用于对驾驶员进行摄像的相机，且车内信息检测单元12040可以在从驾驶员状态检测单元12041输入的检测信息的基础上计算驾驶员的疲劳程度或驾驶员的集中程度，或可以判断驾驶员是否正在打瞌睡。
微计算机12051可以在车外信息检测单元12030或车内信息检测单元12040获取的车外信息或车内信息的基础上计算驱动力产生装置、转向机构或制动装置的控制目标值，并且可以将控制命令输出至驱动系统控制单元12010。例如，微计算机12051可以执行协作控制，以实现先进驾驶辅助系统(ADAS：advanced driver assistance system)的功能，该功能包括车辆的碰撞避免或冲击缓和、基于车间距离的跟车行驶、车辆速度维持行驶、车辆碰撞警告和车辆偏离车道警告等。
此外，微计算机12051可以在车外信息检测单元12030或车内信息检测单元12040获取的车辆周围信息的基础上执行协作控制，以通过例如控制驱动力产生装置、转向装置或制动装置等来实现车辆不依赖驾驶员的操作而自主地行驶的自主驾驶等。
此外，微计算机12051能够在车外信息检测单元12030获取的车外信息的基础上将控制命令输出至主体系统控制单元12020。例如，微计算机12051可以执行实现防炫目的协作控制，诸如通过根据车外信息检测单元12030检测到的前行车辆或对向车辆的位置控制车头灯而将远光灯切换到近光灯等。
音频/图像输出单元12052将音频和图像中的至少一者的输出信号传输至输出装置，该输出装置能够在视觉上或听觉上将信息通知车辆的乘客或车辆的外部。在图58的示例中，作为输出装置，图示了音频扬声器12061、显示单元12062和仪表盘12063。显示单元12062可以包括例如车载显示器和平视显示器中的至少一者。
图59是图示了摄像单元12031的安装位置的示例的视图。
在图59中，车辆12100包括作为摄像单元12031的摄像单元12101、12102、12103、12104和12105。
例如，摄像单元12101、12102、12103、12104和12105设置在车辆12100的诸如前鼻、侧视镜、后保险杠、后门以及车厢内挡风玻璃的上部等位置处。设置用于前鼻的摄像单元12101和设置在车厢内挡风玻璃的上部中的摄像单元12105主要获取车辆12100的前方图像。设置在侧视镜中的摄像单元12102和12103主要获取车辆12100的侧面图像。设置在后保险杠或后门中的摄像单元12104主要获取车辆12100的后方图像。摄像单元12101和12105获取的前方图像主要用于检测前行车辆或行人、障碍物、交通信号、交通标志和车道等。
此外，图59图示了摄像单元12101至12104的摄像范围的示例。摄像范围12111表示设置在前鼻中的摄像单元12101的摄像范围，摄像范围12112和12113表示设置在侧视镜中的摄像单元12102和12103的摄像范围，且摄像范围12114表示设置在后保险杠或后门中的摄像单元12104的摄像范围。例如，通过将摄像单元12101至12104拍摄的图像数据进行重叠，获得从上侧观看到的车辆12100的俯视图像。
摄像单元12101至12104中的至少一者可以具有获取距离信息的功能。例如，摄像单元12101至12104中的至少一者可以是配置有多个摄像器件的立体相机，或可以是具有用于相位差检测的像素的摄像器件。
例如，通过根据从摄像单元12101至12104获得的距离信息来计算与摄像范围12111至12114内的各三维物体相距的距离以及该距离的时间变化(相对于车辆12100的相对速度)，微计算机12051能够提取这样的三维物体作为前行车辆：其在与车辆12100大致相同的方向上以预定的速度(例如，0km/h以上)行驶，并且是在车辆12100的行驶路径上最近的三维物体。此外，微计算机12051能够预先设定前行车辆要确保的车间距离，并且能够执行自主制动控制(包括跟车停止控制)和自主加速控制(包括跟车开始控制)等。以这种方式，可以执行协作控制，以实现车辆不依赖驾驶员的操作而自主地行驶的自主驾驶等。
例如，根据从摄像单元12101至12104获得的距离信息，微计算机12051将关于三维物体的三维物体数据分成且提取为两轮车辆、标准尺寸车辆、大型车辆、行人、诸如电线杆等其他三维物体，并且使用三维物体数据而自主地避开障碍物。例如，微计算机12051将车辆12100附近的障碍物识别为车辆12100的驾驶员可以看见的障碍物和驾驶员可能不容易看见的障碍物。然后，微计算机12051判断表明与各障碍物碰撞的风险程度的碰撞风险，并且当有可能存在碰撞风险等于或高于设定值的碰撞时，微计算机通过音频扬声器12061和显示单元12062将警告输出给驾驶员，或通过驱动系统控制单元12010执行强制减速或避免转向，以便可以执行用于避免碰撞的驾驶辅助。
摄像单元12101至12104中的至少一者可以是用于检测红外线的红外相机。例如，微计算机12051能够通过确定摄像单元12101至12104的拍摄图像中是否存在行人来识别行人。例如，通过对作为红外相机的摄像单元12101至12104的拍摄图像中的特征点进行提取的过程，且通过对表示物体轮廓的一系列特征点执行模式匹配处理以判断物体是否是行人的过程，执行行人识别。当微计算机12051确定摄像单元12101至12104的拍摄图像中存在行人且识别出行人时，音频/图像输出单元12052控制显示单元12062，以便以重叠的方式将用于强调的方形轮廓线显示在识别出的行人上。此外，音频/图像输出单元12052可以控制显示单元12062以将表示行人的图标等显示在期望的位置。
至此，已经说明了能够应用根据本发明的实施例的技术的车辆控制系统的示例。图1的SPAD像素芯片1能够应用于摄像单元12031。结果，可以获得具有较少噪声的更易观看的图像，以便能够减少驾驶员的疲劳感。
本发明的实施例不限于上述的实施例，且在不偏离本发明的主旨的情况下，可以进行各种变型。
<其他>
本发明可以具有下面的构造。
(1)摄像器件，其包括第一芯片，所述第一芯片包括：
第一像素和第二像素，所述第一像素包括第一正极区域和第一负极区域，所述第二像素包括第二正极区域和第二负极区域；以及
第一配线层，所述第一配线层包括：
第一正极电极；
第一正极过孔，所述第一正极过孔连接至所述第一正极电极和所述第一正极区域；和
第二正极过孔，所述第二正极过孔连接至所述第一正极电极和所述第二正极区域。
(2)如(1)所述的摄像器件，其中，在平面图中，所述第一像素和所述第二像素彼此相邻，并且其中，在所述平面图中，所述第一正极电极以及所述第一正极过孔和所述第二正极过孔位于所述第一负极区域与所述第二负极区域之间。
(3)如(1)至(2)中一项或多项所述的摄像器件，其中，所述第一芯片还包括：
绝缘材料，所述绝缘材料位于所述第一正极区域与所述第二正极区域之间，并且其中，在所述平面图中，所述第一正极电极与所述第一正极区域的一部分、所述第二正极区域的一部分和所述绝缘材料的一部分重叠。
(4)如(1)至(3)中一项或多项所述的摄像器件，其中，在所述平面图中，所述第一正极过孔和所述第二正极过孔沿着第一方向彼此对齐。
(5)如(1)至(4)中一项或多项所述的摄像器件，其还包括：
第二芯片，所述第二芯片粘合至所述第一芯片，并且所述第二芯片包括对来自所述第一像素和所述第二像素的信号进行处理的电路。
(6)如(1)至(5)中一项或多项所述的摄像器件，其中，所述第二芯片还包括第二配线层，所述第二配线层包括：
第二正极电极，所述第二正极电极连接至所述第一正极电极；
第一正极配线；
第三正极过孔，所述第三正极过孔连接至所述第二正极电极和所述第一正极配线；以及
第四正极过孔，所述第四正极过孔连接至所述第二正极电极和所述第一正极配线。
(7)如(1)至(6)中一项或多项所述的摄像器件，其中，所述第一配线层还包括：
第一负极电极；
第一负极过孔，所述第一负极过孔连接至所述第一负极区域和所述第一负极电极；
第二负极电极；以及
第二负极过孔，所述第二负极过孔连接至所述第二负极区域和所述第二负极电极。
(8)如(1)至(7)中一项或多项所述的摄像器件，其还包括第二芯片，所述第二芯片粘合至所述第一芯片，并且所述第二芯片包括对来自所述第一像素和所述第二像素的信号进行处理的电路，所述第二芯片包括第二配线层，所述第二配线层包括：
第二正极电极，所述第二正极电极连接至所述第一正极电极；
第一正极配线；
第三正极过孔，所述第三正极过孔连接至所述第二正极电极和所述第一正极配线；以及
第四正极过孔，所述第四正极过孔连接至所述第二正极电极和所述第一正极配线。
(9)如(1)至(8)中一项或多项所述的摄像器件，其中，所述第二配线层还包括：
第三负极电极，所述第三负极电极连接至所述第一负极电极；
第一负极配线；
第三负极过孔，所述第三负极过孔连接至所述第三负极电极和所述第一负极配线；
第四负极电极，所述第四负极电极连接至所述第二负极电极；
第二负极配线；以及
第四负极过孔，所述第四负极过孔连接至所述第四负极电极和所述第二负极配线。
(10)如(1)至(9)中一项或多项所述的摄像器件，其中，所述第二配线层还包括：
第三负极配线；
第五负极过孔，所述第五负极过孔连接至所述第一负极配线和所述第三负极配线；
第四负极配线；以及
第六负极过孔，所述第六负极过孔连接至所述第二负极配线和所述第三负极配线。
(11)如(1)至(10)中一项或多项所述的摄像器件，其中，所述第一配线层还包括：
第一负极电极；
第一负极配线，所述第一负极配线在横截面图中位于所述第一负极电极与所述第一负极区域之间，其中，所述第一负极配线连接至所述第一负极电极；以及
多个负极过孔，所述多个负极过孔连接至所述第一负极区域和所述第一负极配线。
(12)如(1)至(11)中一项或多项所述的摄像器件，其中，在平面图中，所述多个负极过孔中的第一负极过孔位于所述第一负极区域的中心部，且所述多个负极过孔中的其余负极过孔位于所述第一负极区域的边缘部。
(13)如(1)至(12)中一项或多项所述的摄像器件，其中，所述多个负极过孔中的所述其余负极过孔围绕所述第一负极过孔对称地布置在所述第一负极区域的所述边缘部。
(14)如(1)至(13)中一项或多项所述的摄像器件，其中，所述第一配线层还包括：
第一屏蔽配线，所述第一屏蔽配线在所述平面图中与所述第一正极区域和所述第二正极区域重叠。
(15)如(1)至(14)中一项或多项所述的摄像器件，其中，所述屏蔽配线与所述第一负极配线是共面的。
(16)如(1)至(15)中一项或多项所述的摄像器件，其中，所述第一配线层还包括：
第二屏蔽配线，所述第二屏蔽配线在所述平面图中与所述第一负极配线和所述第一屏蔽配线重叠。
(17)如(1)至(16)中一项或多项所述的摄像器件，其中，所述第二屏蔽配线与所述第一负极电极是共面的。
(18)摄像器件，其包括第一芯片，所述第一芯片包括：
第一像素，所述第一像素包括第一正极区域和第一负极区域；以及
第一配线层，所述第一配线层包括：
第一负极电极；
第一负极配线，所述第一负极配线在横截面图中位于所述第一负极电极与所述第一负极区域之间，其中，所述第一负极配线连接至所述第一负极电极；和
多个负极过孔，所述多个负极过孔连接至所述第一负极区域和所述第一负极配线。
(19)如(18)所述的摄像器件，其中，在平面图中，所述多个负极过孔中的第一负极过孔位于所述第一负极区域的中心部，且所述多个负极过孔中的其余负极过孔围绕所述第一负极过孔对称地布置在所述第一负极区域的边缘部。
(20)电子装置，其包括摄像器件，所述摄像器件包括第一芯片，所述第一芯片包括：
第一像素和第二像素，所述第一像素包括第一正极区域和第一负极区域，所述第二像素包括第二正极区域和第二负极区域；以及
第一配线层，所述第一配线层包括：
第一正极电极；
第一正极过孔，所述第一正极过孔连接至所述第一正极电极和所述第一正极区域；和
第二正极过孔，所述第二正极过孔连接至所述第一正极电极和所述第二正极区域。
本领域技术人员应理解，根据设计要求及其他因素，可以发生各种变型、组合、次组合和替代，只要它们在随附的权利要求、上述公开内容或它们的等同物的范围内。还应理解，术语“第一”、“第二”、“第三”等用于方便说明，可以是可互换的，且不会限制本发明。
附图标记列表
1 SPAD像素芯片
11 电路芯片
12 光电二极管芯片
21 像素
22 Si层
23 配线层
31 正极
32 负极
33 正极倍增层
34 空穴累积层
35 负极电极
36 负极过孔
37 正极电极
38 正极过孔

Claims (10)

1.一种光检测设备，包括：
第一芯片，所述第一芯片包括：
第一像素，所述第一像素包括第一正极区域和第一负极区域；
第二像素，所述第二像素包括第二正极区域和第二负极区域；
第三像素，所述第三像素包括第三正极区域和第三负极区域；
第一负极电极，所述第一负极电极通过第一过孔连接到所述第一负极区域；
第二负极电极，所述第二负极电极通过第二过孔连接到所述第二负极区域；
第三负极电极，所述第三负极电极通过第三过孔连接到所述第三负极区域，
其中，所述第二像素与所述第一像素以及所述第三像素相邻，并且
其中，在平面图中，所述第一负极电极和所述第二负极电极之间的距离比所述第三负极电极和所述第二负极电极之间的距离小。
2.如权利要求1所述的光检测设备，其中，所述第一芯片还包括：
第一正极电极；
第一正极过孔，所述第一正极过孔连接到所述第一正极电极和所述第一正极区域；以及
第二正极过孔，所述第二正极过孔连接到所述第一正极电极和所述第二正极区域。
3.如权利要求2所述的光检测设备，其中，所述第一芯片还包括：
绝缘材料，所述绝缘材料位于所述第一正极区域与所述第二正极区域之间，并且其中，在所述平面图中，所述第一正极电极与所述第一正极区域的一部分、所述第二正极区域的一部分和所述绝缘材料的一部分重叠。
4.如权利要求2所述的光检测设备，其中，
在所述平面图中，所述第一正极过孔和所述第二正极过孔沿第一方向彼此对齐。
5.如权利要求1所述的光检测设备，还包括：
第二芯片，所述第二芯片粘合至所述第一芯片，并且所述第二芯片包括对来自所述第一像素、所述第二像素和所述第三像素的信号进行处理的电路。
6.如权利要求1所述的光检测设备，其中，所述第一芯片还包括：
第四像素，在所述平面图中，所述第四像素和所述第一像素成对角布置；以及
第一正极电极，在所述平面图中，所述第一正极电极在连接所述第一像素和所述第四像素的对角线上位于所述第一像素和所述第四像素之间。
7.如权利要求6所述的光检测设备，其中，所述第一芯片还包括：
多个正极过孔，所述多个正极过孔连接至所述第一正极电极，并且所述多个正极过孔布置在相互垂直的第一方向和第二方向上。
8.如权利要求7所述的光检测设备，其中，所述第一方向和所述第二方向与所述对角线的方向不同。
9.一种光检测设备，包括：
第一芯片，所述第一芯片包括：
第一像素，所述第一像素包括第一正极区域和第一负极区域；以及
第一负极电极，所述第一负极电极通过第一过孔连接到所述第一负极区域；和
第二芯片，所述第二芯片包括：
第一布线；以及
第一消弧电路，所述第一消弧电路通过所述第一布线、所述第一负极电极和所述第一过孔连接到所述第一像素的所述第一负极区域，
其中，所述第一过孔布置为从所述第一负极电极的中心偏移。
10.一种电子装置，其包括如权利要求1-9中任一项所述的光检测设备。
CN202110590825.3A 2017-08-04 2018-07-25 光检测设备和电子装置 Active CN113506813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110590825.3A CN113506813B (zh) 2017-08-04 2018-07-25 光检测设备和电子装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-151980 2017-08-04
JP2017151980A JP6932580B2 (ja) 2017-08-04 2017-08-04 固体撮像素子
CN201880003275.7A CN110168733B (zh) 2017-08-04 2018-07-25 固体摄像器件
PCT/JP2018/027845 WO2019026719A1 (en) 2017-08-04 2018-07-25 SEMICONDUCTOR IMAGING DEVICE
CN202110590825.3A CN113506813B (zh) 2017-08-04 2018-07-25 光检测设备和电子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880003275.7A Division CN110168733B (zh) 2017-08-04 2018-07-25 固体摄像器件

Publications (2)

Publication Number Publication Date
CN113506813A CN113506813A (zh) 2021-10-15
CN113506813B true CN113506813B (zh) 2024-10-18

Family

ID=63244929

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110590825.3A Active CN113506813B (zh) 2017-08-04 2018-07-25 光检测设备和电子装置
CN201880003275.7A Active CN110168733B (zh) 2017-08-04 2018-07-25 固体摄像器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880003275.7A Active CN110168733B (zh) 2017-08-04 2018-07-25 固体摄像器件

Country Status (8)

Country Link
US (5) US10680028B2 (zh)
EP (2) EP3507836B1 (zh)
JP (2) JP6932580B2 (zh)
KR (3) KR102646942B1 (zh)
CN (2) CN113506813B (zh)
DE (1) DE112018003978T5 (zh)
TW (1) TWI779062B (zh)
WO (1) WO2019026719A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055544B2 (ja) * 2016-11-29 2022-04-18 ソニーセミコンダクタソリューションズ株式会社 センサチップおよび電子機器
JP6932580B2 (ja) 2017-08-04 2021-09-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
EP3442032B1 (en) * 2017-08-10 2020-04-01 ams AG Single photon avalanche diode and array of single photon avalanche diodes
JP6878338B2 (ja) * 2018-03-14 2021-05-26 株式会社東芝 受光装置および受光装置の製造方法
DE102018120141A1 (de) * 2018-08-17 2020-02-20 Sick Ag Erfassen von Licht mit einer Vielzahl von Lawinenphotodiodenelementen
US11424282B2 (en) * 2019-02-25 2022-08-23 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
CN117080233A (zh) 2019-03-29 2023-11-17 索尼半导体解决方案公司 固态摄像装置和电子设备
JP7445397B2 (ja) * 2019-07-31 2024-03-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP2021027277A (ja) * 2019-08-08 2021-02-22 キヤノン株式会社 光電変換装置、光電変換システム
JP7362352B2 (ja) * 2019-08-23 2023-10-17 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US11275186B2 (en) * 2019-08-26 2022-03-15 Semiconductor Components Industries, Llc Imaging devices with capacitively coupled single-photon avalanche diodes
JP2021068811A (ja) * 2019-10-24 2021-04-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2021124697A1 (ja) * 2019-12-16 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
CN114667606A (zh) * 2019-12-25 2022-06-24 索尼半导体解决方案公司 光检测器
WO2021161687A1 (ja) * 2020-02-10 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 センサ装置、測距装置
CN115461868A (zh) * 2020-03-20 2022-12-09 灵明光子有限公司 用于直接飞行时间传感器的spad像素电路及其方法
CN115315809A (zh) * 2020-03-31 2022-11-08 索尼半导体解决方案公司 光接收元件和电子设备
CN111968999A (zh) * 2020-09-08 2020-11-20 上海大芯半导体有限公司 堆栈式背照单光子雪崩二极管图像传感器
JP2022047438A (ja) * 2020-09-11 2022-03-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7551589B2 (ja) 2020-10-28 2024-09-17 キヤノン株式会社 光電変換装置、光電変換システム
WO2022107512A1 (ja) * 2020-11-17 2022-05-27 ソニーセミコンダクタソリューションズ株式会社 受光装置及び測距装置
CN116457630A (zh) * 2020-12-02 2023-07-18 索尼半导体解决方案公司 光接收元件、光探测器和测距系统
JP2022113371A (ja) * 2021-01-25 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 光検出装置
JP2022114788A (ja) * 2021-01-27 2022-08-08 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法及び測距システム
JP7487131B2 (ja) * 2021-03-18 2024-05-20 株式会社東芝 半導体装置
JP2022148028A (ja) * 2021-03-24 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 センサ素子および測距システム
JP2022176838A (ja) * 2021-05-17 2022-11-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
KR20220156319A (ko) 2021-05-18 2022-11-25 남도금형(주) 전기자동차용 배터리 케이스
US20230065063A1 (en) * 2021-08-24 2023-03-02 Globalfoundries Singapore Pte. Ltd. Single-photon avalanche diodes with deep trench isolation
JP2023038415A (ja) * 2021-09-07 2023-03-17 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
JP7512241B2 (ja) * 2021-09-22 2024-07-08 キヤノン株式会社 光電変換装置
JP7467401B2 (ja) * 2021-09-22 2024-04-15 キヤノン株式会社 光電変換装置
JP2023154356A (ja) * 2022-04-06 2023-10-19 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置ならびに撮像装置
US11967664B2 (en) * 2022-04-20 2024-04-23 Globalfoundries Singapore Pte. Ltd. Photodiodes with serpentine shaped electrical junction
GB202207847D0 (en) * 2022-05-27 2022-07-13 Ams Osram Ag Single photon avalanche diode
JP2023176969A (ja) * 2022-06-01 2023-12-13 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置
WO2024202677A1 (ja) * 2023-03-31 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2024202539A1 (ja) * 2023-03-31 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870244A (zh) * 2011-10-21 2016-08-17 浜松光子学株式会社 光检测装置
WO2017094362A1 (ja) * 2015-12-03 2017-06-08 ソニー株式会社 固体撮像素子および撮像装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0216075D0 (en) * 2002-07-11 2002-08-21 Qinetiq Ltd Photodetector circuits
GB2392308B (en) 2002-08-15 2006-10-25 Detection Technology Oy Packaging structure for imaging detectors
US6953925B2 (en) 2003-04-28 2005-10-11 Stmicroelectronics, Inc. Microlens integration
CN101379615B (zh) 2006-02-01 2013-06-12 皇家飞利浦电子股份有限公司 盖革式雪崩光电二极管
US7586139B2 (en) * 2006-02-17 2009-09-08 International Business Machines Corporation Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor
JP4413940B2 (ja) * 2007-03-22 2010-02-10 株式会社東芝 固体撮像素子、単板カラー固体撮像素子及び電子機器
JP5919653B2 (ja) 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
JP5999402B2 (ja) * 2011-08-12 2016-09-28 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
DE102011115656B4 (de) * 2011-09-28 2014-10-16 Pnsensor Gmbh Halbleiterdetektor mit einem Zwischenspeicher für Signalladungsträger und entsprechendes Betriebsverfahren
JP5832852B2 (ja) * 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP5925711B2 (ja) * 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
JP2015060909A (ja) 2013-09-18 2015-03-30 オリンパス株式会社 半導体装置
US20160181302A1 (en) * 2014-12-19 2016-06-23 Sensl Technologies Ltd Semiconductor photomultiplier
JP6663167B2 (ja) * 2015-03-18 2020-03-11 浜松ホトニクス株式会社 光検出装置
JP6738129B2 (ja) * 2015-07-28 2020-08-12 株式会社東芝 光検出器およびこれを用いたライダー装置
EP3128342A1 (en) * 2015-08-07 2017-02-08 Canon Kabushiki Kaisha Photoelectric conversion device, ranging apparatus, and information processing system
CN105185796B (zh) * 2015-09-30 2018-06-29 南京邮电大学 一种高探测效率的单光子雪崩二极管探测器阵列单元
US10014340B2 (en) * 2015-12-28 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked SPAD image sensor
US20170242081A1 (en) 2016-02-24 2017-08-24 General Electric Company System and method for optimization of recommended service intervals
JP6190915B2 (ja) * 2016-04-20 2017-08-30 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
JP6932580B2 (ja) 2017-08-04 2021-09-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870244A (zh) * 2011-10-21 2016-08-17 浜松光子学株式会社 光检测装置
WO2017094362A1 (ja) * 2015-12-03 2017-06-08 ソニー株式会社 固体撮像素子および撮像装置

Also Published As

Publication number Publication date
EP4254502A2 (en) 2023-10-04
KR20230085226A (ko) 2023-06-13
CN113506813A (zh) 2021-10-15
CN110168733A (zh) 2019-08-23
KR20200033789A (ko) 2020-03-30
JP2021192436A (ja) 2021-12-16
US20240274642A1 (en) 2024-08-15
JP6932580B2 (ja) 2021-09-08
JP7418934B2 (ja) 2024-01-22
CN110168733B (zh) 2021-05-14
EP3507836A1 (en) 2019-07-10
US11222916B2 (en) 2022-01-11
US20230246055A1 (en) 2023-08-03
TWI779062B (zh) 2022-10-01
EP4254502A3 (en) 2024-01-10
US20200203415A1 (en) 2020-06-25
TW201919217A (zh) 2019-05-16
US10680028B2 (en) 2020-06-09
US20190181177A1 (en) 2019-06-13
KR102551408B1 (ko) 2023-07-06
CN113506812A (zh) 2021-10-15
JP2019033136A (ja) 2019-02-28
KR102646942B1 (ko) 2024-03-13
US20220077218A1 (en) 2022-03-10
EP3507836B1 (en) 2024-01-03
DE112018003978T5 (de) 2020-04-16
WO2019026719A1 (en) 2019-02-07
KR20240036139A (ko) 2024-03-19
US11699716B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
CN113506813B (zh) 光检测设备和电子装置
KR102180695B1 (ko) 수광 소자, 촬상 소자, 및, 촬상 장치
KR102590054B1 (ko) 고체 촬상 장치 및 전자 기기
US11916154B2 (en) Light receiving element and ranging module having a plurality of pixels that each includes voltage application units and charge detection units
JPWO2020017337A1 (ja) 受光素子および測距モジュール
CN110739325A (zh) 受光元件以及测距模块
CN113506812B (zh) 光检测设备和电子装置
US20220181363A1 (en) Sensor chip and distance measurement device
WO2023195235A1 (en) Photodetector and distance measurement apparatus
WO2022163373A1 (ja) 光検出装置および測距装置
WO2024004222A1 (ja) 光検出装置およびその製造方法
CN112602195B (zh) 摄像装置和电子设备
JP2023176969A (ja) 光検出装置および測距装置
JP2023059071A (ja) 光検出装置および測距装置
CN118284973A (zh) 光电转换元件和摄像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant