Nothing Special   »   [go: up one dir, main page]

CN113163599B - 使用参考迹线设置电路板的信号迹线的阻抗 - Google Patents

使用参考迹线设置电路板的信号迹线的阻抗 Download PDF

Info

Publication number
CN113163599B
CN113163599B CN202011372009.7A CN202011372009A CN113163599B CN 113163599 B CN113163599 B CN 113163599B CN 202011372009 A CN202011372009 A CN 202011372009A CN 113163599 B CN113163599 B CN 113163599B
Authority
CN
China
Prior art keywords
trace
circuit board
signal
impedance
signal trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011372009.7A
Other languages
English (en)
Other versions
CN113163599A (zh
Inventor
潘孟进
周茂林
李智豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Super Micro Computer Inc
Original Assignee
Super Micro Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Super Micro Computer Inc filed Critical Super Micro Computer Inc
Priority to CN202410042990.9A priority Critical patent/CN117896891A/zh
Publication of CN113163599A publication Critical patent/CN113163599A/zh
Application granted granted Critical
Publication of CN113163599B publication Critical patent/CN113163599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

电路板具有带有信号迹线的边缘连接器。信号迹线形成在电路板的介电层上。参考迹线形成在介电层内或介电层的另一表面上。调整参考迹线的参数以设置单端信号迹线的阻抗或两个相邻的信号迹线的差分阻抗。

Description

使用参考迹线设置电路板的信号迹线的阻抗
技术领域
本发明有关于电路板。
背景技术
电路的元件可安装在电路板上，例如印刷电路板上；一般而言，印刷电路板具有包含金属层和介电层的基板；金属层包含信号迹线及参考面，其中该信号迹线电性连接在印刷电路板上的两个或更多个点，该参考面提供参考，例如接地参考。
图1是已知技术的印刷电路板104的剖视图；印刷电路板104包含多个信号迹线101、介电层103和参考面102；信号迹线101和参考面102包含金属；信号迹线101在介电层103的一个表面上，并且参考面102在介电层103的相对表面上；介于信号迹线101与参考面102之间的距离由介电层103的厚度H所决定。
差分阻抗是由两个信号迹线101呈现给在该两个信号迹线101上传播的差分信号的阻抗；传统上，借由调整信号迹线101的宽度W、信号迹线101的厚度T、介于该些信号迹线101之间的分开距离S及/或介电层103的厚度H以设置差分阻抗。本发明的实施例考虑到当这些参数中的一个或多个不容易调整时，能够设置差分阻抗或单端阻抗。
发明内容
在一个实施例中，借由在电路板的介电层的第一表面上形成第一信号迹线以设置电路板的一个或多个信号迹线的阻抗。参考面形成在介电层的第二表面上。参考迹线形成在介电层内。借由调整参考迹线的一个或多个参数以设置第一信号迹线的阻抗或第一信号迹线和第二信号迹线的差分阻抗。
在另一个实施例中，电路板包含介电层、形成在电路板的边缘连接器上的介电层的第一表面上的第一信号迹线和第二信号迹线、在介电层的第二表面上形成的参考面以及在介电层内且介于参考面与第一信号迹线和第二信号迹线之间形成的参考迹线，其中参考迹线被配置为设置第一信号迹线和第二信号迹线的目标差分阻抗。
在又一个实施例中，借由在电路板的介电层的第一表面上形成第一信号迹线以设置电路板的一个或多个信号迹线的阻抗。参考迹线形成在介电层的第二表面上。借由调整参考迹线的一个或多个参数以设置第一信号迹线的阻抗或第一信号迹线和第二信号迹线的差分阻抗。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1是已知技术的印刷电路板的剖视图。
图2是根据本发明的实施例的印刷电路板的侧视图。
图3是根据本发明的实施例的图2的印刷电路板的连接器的放大图。
图4是根据本发明的实施例的图2的印刷电路板的剖视图。
图5和图6是举例说明信号迹线的方向的立体图，其中信号迹线相关于根据本发明的实施例的图2的印刷电路板的参考迹线。
图7是由发明人进行的第一案例研究中的差分阻抗的曲线的图。
图8是由发明人进行的第二案例研究中的连接器的放大图。
图9是由发明人进行的第二案例研究中的差分阻抗的曲线的图。
图10是由发明人进行的第三案例研究中的连接器的放大图。
图11是由发明人进行的第三案例研究中的差分阻抗的曲线的图。
图12是根据本发明的实施例的设置差分信号迹线的差分阻抗的方法的流程图。
图13是根据本发明的实施例的印刷电路板的剖视图。
图14是根据本发明的实施例的设置差分信号迹线的差分阻抗的方法的流程图。
图15是根据本发明的实施例的印刷电路板的剖视图。
图16是根据本发明的实施例的印刷电路板的剖视图。
其中，附图标记：
101:信号迹线
102:参考面
103:介电层
104:印刷电路板
200:印刷电路板
200B:印刷电路板
200C:印刷电路板
200D:印刷电路板
201:连接器
201B:连接器
201C:连接器
202:凹口
203:信号迹线,差分信号迹线,单端信号迹线
204:参考迹线
205:贯孔
209:参考面
210:参考面,参考层
211:介电层,介电质
212:相对表面,表面
213:表面
221:纵向部分
222:部分
251:曲线
256:曲线
261:曲线
300:方法
301:步骤
302:步骤
303:步骤(图12),参考迹线(图13、16)
304:步骤
350:方法
351:步骤
352:步骤
353:步骤
D:跨越距离
E:宽度
F:厚度
G:深度
H:厚度
J:宽度
K:厚度
S:分开距离
T:厚度
W:宽度
具体实施方式
在不同附图中使用相同的参考标记表示相同或相似的元件；附图不一定按照比例绘制。
在本发明中，提供了许多具体细节，例如装置、元件和方法的示例，以提供对本发明的实施例的透彻理解；然而，本领域一般技术人员应理解，可在没有一个或多个该些特定细节的情况下实现本发明；在其他情况下，未示出或描述众所周知的细节，以避免模糊了本发明的各方面。
下面结合附图对本发明的结构原理和工作原理作具体的描述：
图2是根据本发明的实施例的印刷电路板200的侧视图。印刷电路板200包含从印刷电路板200的底部边缘突出的连接器201；顾名思义，连接器201允许印刷电路板200可移除地连接到另一电路板，例如主板或底板。在图2的示例中，连接器201是一个边缘连接器，可移除地插入到另一电路板的插槽(未示出)中。连接器201包含多个信号迹线203(在图3中示出)；在图2的示例中，该些信号迹线203是与插槽的相应引脚接触的接触指。连接器201可包含一个或多个凹口202；凹口202防止连接器201不正确地插入到插槽中。
图3是根据本发明的实施例的连接器201的放大图。在图3的示例中，参考迹线204直接形成在相邻的该些信号迹线203的下方，相邻的该些信号迹线203在这里称为“差分信号迹线”，因为差分信号迹线被配置为承载差分信号。
仅用于说明的目的，参考迹线204在图3中为可见；实际上，参考迹线204不容易看见，因为参考迹线204是在印刷电路板200的介电层211(图4中所示)内。信号迹线203使印刷电路板200上的点与电子元件互相连接，其中该电子元件例如为安装在印刷电路板200上的集成电路、电阻、电容等等。印刷电路板200可包含一个或多个贯孔205，以允许信号迹线203被配线到印刷电路板200的其他层。信号迹线203是至少在印刷电路板200的连接器201部分中的接触指。
图4是根据本发明的实施例的印刷电路板200的剖视图。在图4的示例中，印刷电路板200包含具有表面213和相对表面212的介电层211。信号迹线203形成在表面213上，参考面210形成在相对表面212上。介电层211具有厚度H，在图4的示例中，该厚度H是介于信号迹线203和参考面210之间的距离。信号迹线203和参考面210包含金属；例如，信号迹线203和参考面210可各自包含金或铜。根据应用，印刷电路板200可具有附加层；例如，参考面210可介于介电层211和另一介电层(未示出)之间。
在一个实施例中，信号迹线203是连接器的接触指，其中该连接器必须满足标准的规格，例如周边组件互连(PCI)快速汇流排标准的规格。一些标准可指定差分阻抗，亦即，由两个信号迹线呈现给在该两个信号迹线上传播的差分信号的阻抗；例如，周边组件互连快速汇流排标准要求目标差分阻抗为85欧姆。当信号迹线203的宽度W、信号迹线203的厚度T及/或介电层211的厚度H由于电气或机械限制而不能被调整或可调整性有限时，可能难以满足由标准所要求的目标差分阻抗。
在图4的示例中，印刷电路板200包含参考迹线204；众所周知，“迹线”在印刷电路板上的介于两个或更多个点之间进行电连接，而“面”是覆盖印刷电路板的一层的金属的不间断区域。在没有任何电子元件安装在印刷电路板200上且就直流电(DC)而言，参考迹线204、每个信号迹线203和参考面210为彼此隔离的，亦即，在参考迹线204、每个信号迹线203和参考面210之间的电阻非常高。可使用时域反射仪(TDR)测量差分信号迹线203的差分阻抗。
参考迹线204可包含金属，例如铜。在一实施例中，参考迹线204形成在介电层211内，直接在被配置为差分信号迹线的两个相邻的信号迹线203之下与之间。参考迹线204可具有宽度E，该宽度E比该些差分信号迹线203的介于外侧周边之间的跨越距离D还要窄。参考迹线204具有厚度F，并且与信号迹线203隔开深度G。宽度E、厚度F、深度G、介电质211内的参考迹线204的位置及/或参考迹线204的其他参数可被调整以满足信号迹线203的目标差分阻抗。更具体地，给定信号迹线203、介电层211和参考面210的参数的恒定/固定或有限的可调整性，可借由调整参考迹线204的一个或多个参数来将差分信号迹线203的差分阻抗设置为满足目标阻抗。可借由使用合适的电磁场模拟软件，例如ANSYS HFSS软件，来设置参考迹线204的参数以满足目标阻抗。
图5和图6是举例说明差分信号迹线203的方向的立体(3D)图，其中差分信号迹线203相关于根据本发明的实施例的参考迹线204。未示出介电层211的图5和图6可以是图3所示的连接器201的3D视图。图5是从参考迹线204下方看的视图。如图5所示，参考迹线204可具有与差分信号迹线203的至少接触指部分的长度平行的纵向部分221。在图5的示例中，参考迹线204具有T形形状，其中该T形形状具有与纵向部分221垂直的部分222。图6是从信号迹线203的顶部观看的视图。
发明人进行了几个案例研究，将参考迹线204的有效性与设置差分信号迹线203(亦即，配置为传播差分信号的两个相邻的信号迹线203)的差分阻抗的其他方式进行比较以满足目标阻抗，其中在该些案例研究中，该目标阻抗为85欧姆。在该些案例研究中，介电层211的总厚度为63.5密耳且介电常数为3.0，以及每个差分信号迹线203的焊垫尺寸(亦即，接触指部分的尺寸)为28x166密耳，都是按照周边组件互连快速汇流排标准。该些案例研究是使用ANSYS HFSS软件进行的。现在参考图7至图12以解释这些案例研究。
图7是由发明人进行的第一案例研究中的差分阻抗的曲线251的图。曲线251指示用作接触指并且具有如图3所示的参考迹线204的差分信号迹线203的差分阻抗。对于图7的案例研究，参考迹线204具有12.2密耳的深度G(见图4)和25密耳的宽度E。在图7的示例中，纵轴表示以欧姆为单位的差分阻抗，横轴表示以皮秒为单位的时间。如图7所示，参考迹线204考虑到大约85欧姆的差分阻抗，在该示例中85欧姆是目标阻抗。参考迹线204的宽度E可被调整以调谐信号迹线203的差分阻抗。
图8是由发明人进行的第二案例研究中的连接器201B的放大图。连接器201B是图3的连接器201的特定实施例，但是没有参考层210及参考迹线204。在第二案例研究中，差分信号迹线203的差分阻抗受到介电层211的厚度H和信号迹线203的焊垫尺寸的限制。
图9是第二案例研究中的差分阻抗的曲线256的图。曲线256指示在图8的连接器201B中用作接触指的差分信号迹线203的差分阻抗。在图9的示例中，纵轴表示以欧姆为单位的差分阻抗，横轴表示以皮秒为单位的时间。如图9所示，去除参考面210和参考迹线204会产生大约92欧姆的差分阻抗，高于85欧姆的目标阻抗。
图10是由发明人进行的第三案例研究中的连接器201C的放大图。连接器201C是图3的连接器201的特定实施例，但是在连接器201的所有信号迹线203下方以参考面209代替参考迹线204；亦即，连接器201C具有参考面210(如图4中所示)和代替参考迹线204的参考面209。参考面209设置在介电层211中，距离信号迹线203的深度G为29.14密耳。在第三案例研究中，差分信号迹线203的差分阻抗受限于参考面209的有限的深度G和信号迹线203的固定焊垫尺寸。
图11是第三案例研究中的差分阻抗的曲线261的图。曲线261指示如在图10的连接器201C中用作接触指的差分信号迹线203的差分阻抗。在图10的示例中，纵轴表示以欧姆为单位的差分阻抗，横轴表示以皮秒为单位的时间。如图11所示，以参考面209代替参考迹线204导致大约89欧姆的差分阻抗，高于85欧姆的目标阻抗。
图12是根据本发明的实施例的设置差分信号迹线的差分阻抗的方法300的流程图。在图12的示例中，差分信号迹线是形成在介电层的第一表面上的相邻的信号迹线(步骤301)。介电层可以是印刷电路板的介电层，并且差分信号迹线可以是印刷电路板的边缘连接器上的接触指。在介电层的相对的第二表面上形成参考面(步骤302)。在介于差分信号迹线和参考面之间的介电层内形成参考迹线(步骤303)。参考迹线、参考面和差分信号迹线中的每一个都包含金属。参考迹线位于该些差分信号迹线之间，并且可具有被限制在信号迹线的外周之内的尺寸。
调整参考迹线的一个或多个参数以设置差分信号迹线的差分阻抗(步骤304)。参考迹线的参数包含参考迹线的厚度、参考迹线的宽度、参考迹线相对于差分信号迹线的距离以及参考迹线在介电层内的位置。例如，由于标准所施加的电气或机械约束，差分信号迹线、参考面和介电层的参数可能为固定的或具有有限的可调整性。在该示例中，调整参考迹线的一个或多个参数以设置差分信号迹线的差分阻抗以满足由标准所要求的目标阻抗，同时保持介电层、差分信号迹线和参考面的参数不变。
图13是根据本发明的实施例的印刷电路板200B的剖视图。印刷电路板200B是图4中所示的印刷电路板200的特定实施例。印刷电路板200B与印刷电路板200基本相同，但是在介电层211内没有参考迹线204，并且在介电层211的相对表面212上没有参考面210。反而，印刷电路板200B具有形成在介电层211的表面212上的参考迹线303。
更具体地，印刷电路板200B包含如前所述的介电层211和信号迹线203。在介电层211的表面212上形成参考迹线303而不是参考面。在图13的示例中，参考迹线303介于该些信号迹线203之间，具有厚度K，并且具有比相邻的信号迹线203的介于外侧周边之间的跨越距离D更窄的宽度J。在表面212上的参考迹线303的厚度K、宽度J和位置可被调整以设置信号迹线203的差分阻抗。
图14是根据本发明的实施例的设置差分信号迹线的差分阻抗的方法350的流程图。在图14的示例中，差分信号迹线是形成在介电层的第一表面上的相邻的信号迹线(步骤351)。介电层可以是印刷电路板的介电层，并且差分信号迹线可以是印刷电路板的边缘连接器的接触指。参考迹线形成在介电层的第二表面上(步骤352)。参考迹线介于该些差分信号迹线之间，并且可具有被限制在信号迹线的外部参数之内的尺寸。每个参考迹线和差分信号迹线都包含金属。
调整参考迹线的一个或多个参数以设置差分信号迹线的差分阻抗(步骤353)。参考迹线的参数包含参考迹线的厚度、参考迹线的宽度以及参考迹线在介电层的第二表面上的位置。例如，由于标准所施加的电气或机械约束，差分信号迹线和介电层的参数可能为固定的或具有有限的可调整性；在该示例中，调整参考迹线的一个或多个参数以设置差分信号迹线的差分阻抗以满足由标准所要求的目标阻抗，同时保持介电层和差分信号迹线的参数不变。
上面已经在差分信号迹线的背景下描述了本发明的实施例。根据本发明，可以理解的是，本教导还可以应用于如现在从图15开始描述的单端信号迹线。
图15是根据本发明的实施例的印刷电路板200C的剖视图。印刷电路板200C是图4所示的印刷电路板200的特定实施例。
在印刷电路板200C中，参考迹线204在单端信号迹线203的正下方，亦即，被配置为传播单端信号的信号迹线。信号迹线203具有宽度W和厚度T。信号迹线203形成在具有厚度H的介电层211的表面213上。参考迹线204可具有比信号迹线203的宽度W更窄或更宽的宽度E。
调整参考迹线204的一个或多个参数以设置信号迹线203的阻抗以满足目标阻抗；例如，在给定信号迹线203、介电层211和参考面210的参数的恒定/固定或有限的可调整性的情况下，可借由调整参考迹线204的一个或多个参数以设置信号迹线203的阻抗以满足目标阻抗。参考迹线204的参数包含宽度E、厚度F、介于参考迹线204和信号迹线203之间的深度G以及参考迹线204在介电层211内的位置。除了信号迹线是单端的而不是差分的之外，其余设置单端信号迹线203的阻抗的方法可与图12的方法300相同。
图16是根据本发明的实施例的印刷电路板200D的剖视图。印刷电路板200D是图4所示的印刷电路板200的特定实施例。印刷电路板200D与印刷电路板200相同，但是在介电层211内没有参考迹线204，且在介电层211的相对表面212上没有参考面210，而是具有单端信号迹线203以取代差分信号迹线。类似于图13的印刷电路板200B，印刷电路板200D包含在介电层211的表面212上的参考迹线303。
更具体地，印刷电路板200D包含介电层211和单端信号迹线203。形成在介电层211的表面213上的信号迹线203具有宽度W和厚度T。介电层211具有厚度H。在介电层211的表面212上形成参考迹线303，而不是参考面。在图16的示例中，参考迹线303直接在信号迹线203的下方，具有厚度K，并且具有宽度J。参考迹线303可具有比信号迹线203的宽度W更窄或更宽的宽度J。可调整厚度K、宽度J以及在介电层211的表面212上的参考迹线303的位置以设置信号迹线203的阻抗。除了信号迹线是单端的而不是差分的之外，其余设置单端信号迹线203的阻抗的方法可与图14的方法350相同。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种设置电路板的信号迹线的阻抗的方法，其特征在于，包含：
在一电路板的一介电层的一第一表面上形成一第一信号迹线；
在该介电层的一第二表面上形成一参考面；
在该介电层内形成一参考迹线；
借由调整该参考迹线的一个或多个参数以设置该第一信号迹线的一阻抗；及
在该介电层的该第一表面上形成一第二信号迹线，其中该第二信号迹线包含金属，
其中，该参考面、该参考迹线及该第一信号迹线中的每一个包含金属；设置该第一信号迹线的该阻抗包含：调整该参考迹线的该一个或多个参数以设置该第一信号迹线与该第二信号迹线的一差分阻抗。
2.如权利要求1所述的设置电路板的信号迹线的阻抗的方法，其特征在于，设置该第一信号迹线的该阻抗包含：调整该参考迹线的一宽度或一厚度。
3.如权利要求1所述的设置电路板的信号迹线的阻抗的方法，其特征在于，设置该第一信号迹线的该阻抗包含：调整从该第一信号迹线到该参考迹线的一深度。
4.如权利要求3所述的设置电路板的信号迹线的阻抗的方法，其特征在于，更包含：
保持该介电层、该第一信号迹线、该第二信号迹线和该参考面的参数不变，同时调整该参考迹线的该一个或多个参数以设置该第一信号迹线与该第二信号迹线的该差分阻抗。
5.如权利要求3所述的设置电路板的信号迹线的阻抗的方法，其特征在于，该第一信号迹线与该第二信号迹线的该差分阻抗被设置为85欧姆。
6.如权利要求3所述的设置电路板的信号迹线的阻抗的方法，其特征在于，该参考迹线形成为具有比介于该第一信号迹线和该第二信号迹线的外周之间的一跨越距离更窄的一宽度。
7.如权利要求3所述的设置电路板的信号迹线的阻抗的方法，其特征在于，该第一信号迹线和该第二信号迹线形成在该电路板的一边缘连接器上。
8.一种电路板，其特征在于，包含：
一介电层；
一第一信号迹线和一第二信号迹线，该第一信号迹线和该第二信号迹线形成在该电路板的一边缘连接器上的该介电层的一第一表面上；
一参考面，该参考面形成在该介电层的一第二表面上；及
一参考迹线，该参考迹线形成在该介电层内并且介于该参考面与该第一信号迹线和该第二信号迹线之间，该参考迹线被配置为设置该第一信号迹线和该第二信号迹线的一差分阻抗，
其中，该参考面、该参考迹线、该第一信号迹线和该第二信号迹线中的每一个包含金属。
9.如权利要求8所述的电路板，其特征在于，该第一信号迹线和该第二信号迹线的该差分阻抗被设置为85欧姆。
10.如权利要求8所述的电路板，其特征在于，该参考迹线具有比介于该第一信号迹线和该第二信号迹线的外周之间的一跨越距离更窄的一宽度。
CN202011372009.7A 2020-01-23 2020-11-30 使用参考迹线设置电路板的信号迹线的阻抗 Active CN113163599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410042990.9A CN117896891A (zh) 2020-01-23 2020-11-30 使用参考迹线设置电路板的信号迹线的阻抗

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/750,686 2020-01-23
US16/750,686 US10849220B1 (en) 2020-01-23 2020-01-23 Setting the impedance of signal traces of a circuit board using a reference trace

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410042990.9A Division CN117896891A (zh) 2020-01-23 2020-11-30 使用参考迹线设置电路板的信号迹线的阻抗

Publications (2)

Publication Number Publication Date
CN113163599A CN113163599A (zh) 2021-07-23
CN113163599B true CN113163599B (zh) 2024-05-14

Family

ID=73462143

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011372009.7A Active CN113163599B (zh) 2020-01-23 2020-11-30 使用参考迹线设置电路板的信号迹线的阻抗
CN202410042990.9A Pending CN117896891A (zh) 2020-01-23 2020-11-30 使用参考迹线设置电路板的信号迹线的阻抗

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410042990.9A Pending CN117896891A (zh) 2020-01-23 2020-11-30 使用参考迹线设置电路板的信号迹线的阻抗

Country Status (3)

Country Link
US (4) US10849220B1 (zh)
CN (2) CN113163599B (zh)
TW (1) TWI742941B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12082336B2 (en) * 2020-09-14 2024-09-03 Lumentum Japan, Inc. Differential circuit board and semiconductor light emitting device
CN115767882B (zh) * 2023-01-09 2023-06-09 苏州浪潮智能科技有限公司 差分信号传输电路、电路板、电子设备及电路制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200948231A (en) * 2008-05-02 2009-11-16 Hon Hai Prec Ind Co Ltd Flexible printed circuit board
CN104488135A (zh) * 2012-08-01 2015-04-01 申泰公司 多层传输线
CN106686882A (zh) * 2015-11-05 2017-05-17 新科实业有限公司 多层印刷电路板的边缘手指

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677831A (en) 1996-03-21 1997-10-14 Lin; Jung-Hui Expandable uninterruptible power supply system
US6444922B1 (en) * 1999-11-18 2002-09-03 Nortel Networks Limited Zero cross-talk signal line design
US6677831B1 (en) 2001-01-31 2004-01-13 3Pardata, Inc. Differential impedance control on printed circuit
JP2003133814A (ja) * 2001-10-24 2003-05-09 Kyocera Corp 高周波用配線基板
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
US7336139B2 (en) * 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US20040211590A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and integrated circuit using the same
US7478472B2 (en) * 2004-03-03 2009-01-20 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with signal wire shielding
US7755445B2 (en) * 2004-08-03 2010-07-13 Banpil Photonics, Inc. Multi-layered high-speed printed circuit boards comprised of stacked dielectric systems
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
JP4892514B2 (ja) * 2008-04-22 2012-03-07 日本オプネクスト株式会社 光通信モジュールおよびフレキシブルプリント基板
US8706050B2 (en) * 2008-07-31 2014-04-22 Kyocera Corporation Matching circuit, wiring board, and transmitter, receiver, transceiver, and radar apparatus that have the matching circuit
KR100999529B1 (ko) * 2008-09-04 2010-12-08 삼성전기주식회사 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
US8248183B2 (en) * 2009-07-30 2012-08-21 Sierra Wireless, Inc. Circuit board pad having impedance matched to a transmission line and method for providing same
TWI442843B (zh) * 2009-08-18 2014-06-21 Hon Hai Prec Ind Co Ltd 軟性電路板
JP5472555B2 (ja) * 2012-01-31 2014-04-16 株式会社村田製作所 高周波信号伝送線路及び電子機器
US20130275083A1 (en) * 2012-04-16 2013-10-17 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Apparatus and method for measuring thickness of printed circuit board
US9269653B2 (en) * 2012-06-27 2016-02-23 Mediatek Inc. SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
US9622339B2 (en) * 2012-09-11 2017-04-11 Intel Corporation Routing design for high speed input/output links
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
JP5677499B2 (ja) * 2013-04-11 2015-02-25 太陽誘電株式会社 高周波回路モジュール
TWI565375B (zh) * 2014-06-25 2017-01-01 中原大學 傳輸線佈線結構
CN204937899U (zh) 2015-09-10 2016-01-06 合肥京东方光电科技有限公司 一种基板卡匣
US20180084638A1 (en) * 2016-09-20 2018-03-22 Ciena Corporation Pcb microstrip propagation delay matching through control of trace width
US10575382B2 (en) * 2017-04-06 2020-02-25 Hisense Broadband Multimedia Technologies Co., Ltd. Optical module
CN107896418B (zh) * 2017-10-10 2020-11-06 青岛海信宽带多媒体技术有限公司 一种光模块
CN111164841B (zh) * 2017-08-03 2022-01-28 安费诺有限公司 用于高速互连的线缆连接器
US10978797B2 (en) * 2018-04-10 2021-04-13 Apple Inc. Electronic devices having antenna array apertures mounted against a dielectric layer
US10257921B1 (en) * 2018-04-12 2019-04-09 Google Llc Embedded air gap transmission lines
US11395402B2 (en) * 2018-10-25 2022-07-19 Intel Corporation High-density dual-embedded microstrip interconnects
US10784607B2 (en) * 2018-12-27 2020-09-22 Quanta Computer Inc. Golden finger design methodology for high speed differential signal interconnections

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200948231A (en) * 2008-05-02 2009-11-16 Hon Hai Prec Ind Co Ltd Flexible printed circuit board
CN104488135A (zh) * 2012-08-01 2015-04-01 申泰公司 多层传输线
CN106686882A (zh) * 2015-11-05 2017-05-17 新科实业有限公司 多层印刷电路板的边缘手指

Also Published As

Publication number Publication date
US20230217583A1 (en) 2023-07-06
TW202130234A (zh) 2021-08-01
TWI742941B (zh) 2021-10-11
CN113163599A (zh) 2021-07-23
US11632857B2 (en) 2023-04-18
US20210235578A1 (en) 2021-07-29
US20220007501A1 (en) 2022-01-06
US10849220B1 (en) 2020-11-24
US11166367B2 (en) 2021-11-02
US12016114B2 (en) 2024-06-18
CN117896891A (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
US11805595B2 (en) Backplane footprint for high speed, high density electrical connectors
US11765813B2 (en) Backplane footprint for high speed, high density electrical connectors
JP4600910B2 (ja) 高速相互接続構造
US8071890B2 (en) Electrically conductive structure of circuit board and circuit board using the same
US7666001B2 (en) Circuit connection structure and printed circuit board
US20080088007A1 (en) System, device and method for reducing cross-talk in differential signal conductor pairs
US11758656B2 (en) Backplane footprint for high speed, high density electrical connectors
US12016114B2 (en) Setting the impedance of signal traces of a circuit board using a reference trace
CN114364117A (zh) 用于设置连接器的金属触点的阻抗的参考金属层
US11297713B2 (en) Reference metal layer for setting the impedance of metal contacts of a connector
US20140054066A1 (en) Circuit layout method and associated printed circuit board
CN111602472B (zh) 用于高速、高密度电连接器的背板占板区
JP2019149489A (ja) 電気回路基板の接続構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant