Nothing Special   »   [go: up one dir, main page]

CN113156578A - 半导体器件和制造方法 - Google Patents

半导体器件和制造方法 Download PDF

Info

Publication number
CN113156578A
CN113156578A CN202110002382.1A CN202110002382A CN113156578A CN 113156578 A CN113156578 A CN 113156578A CN 202110002382 A CN202110002382 A CN 202110002382A CN 113156578 A CN113156578 A CN 113156578A
Authority
CN
China
Prior art keywords
integrated circuit
waveguide
layer
photonic integrated
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110002382.1A
Other languages
English (en)
Other versions
CN113156578B (zh
Inventor
翁崇铭
余振华
刘重希
蔡豪益
谢政杰
郭鸿毅
戴志轩
林华奎
于宗源
徐敏翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113156578A publication Critical patent/CN113156578A/zh
Application granted granted Critical
Publication of CN113156578B publication Critical patent/CN113156578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G02B6/4253—Sealed packages by embedding housing components in an adhesive or a polymer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本公开涉及半导体器件和制造方法。提供了光子器件和制造方法。在实施例中，利用填充材料和/或辅助波导，以便保护其他内部结构(例如，光栅耦合器)免受后续处理步骤的严格影响。通过在制造工艺期间的适当时间处使用这些结构，可以避免可能以其他方式干扰器件的制造工艺或器件的操作的损坏和碎屑。

Description

半导体器件和制造方法
技术领域
本公开涉及半导体器件和制造方法。
背景技术
以电的方式发信号和进行处理已经成为信号传输和处理的主流技术。近年来，以光的方式发信号和进行处理已经在越来越多的应用中使用，特别是由于使用与光纤相关的应用来进行信号传输。
发明内容
根据本公开的一个实施例，提供了一种制造半导体器件的方法，所述方法包括：去除第一光子集成电路器件的一部分以形成开口，作为到所述第一光子集成电路器件内的光栅耦合器的光路；利用填充材料来填充所述开口；以及在所述填充材料之上形成第一重新分布层。
根据本公开的另一实施例，提供了一种半导体器件，包括：第一光子集成电路，所述第一光子集成电路包括：半导体衬底；波导，形成在所述半导体衬底内；光栅耦合器，形成在所述半导体衬底内；填充材料，覆盖在所述光栅耦合器上；以及外部接触件，与所述填充材料齐平；以及重新分布层，覆盖在所述填充材料和所述外部接触件上。
根据本公开的又一实施例，提供了一种半导体器件，包括：光子集成电路，包括：第一波导，在衬底之上；以及第二波导，至少部分地在所述第一波导之上；以及重新分布层，覆盖在所述第二波导上，所述重新分布层具有与所述第二波导的表面共面的表面。
附图说明
在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
图1A-图1B示出了根据一些实施例的第一光子(photonic)集成电路的放置。
图2示出了根据一些实施例的第一重新分布(redistribution)结构的形成。
图3示出了根据一些实施例的结构到第二载体衬底的转移。
图4示出了根据一些实施例的第二重新分布结构的形成。
图5示出了根据一些实施例的外部接触件的形成。
图6示出了根据一些实施例的电子集成电路的结合(bonding)。
图7示出了根据一些实施例的第一底部填充(underfill)的放置。
图8示出了根据一些实施例的切割分离工艺(singulation process)。
图9示出了根据一些实施例的光纤的放置。
图10A-图10B示出了根据一些实施例的具有半导体管芯的第一光子集成电路的封装。
图11A-图11B示出了根据一些实施例的第二波导的形成。
图12示出了根据一些实施例的结构到第二载体衬底的附接。
图13示出了根据一些实施例的第二重新分布结构的形成。
图14示出了根据一些实施例的外部接触件的形成。
图15示出了根据一些实施例的电子集成电路的结合。
图16示出了根据一些实施例的光纤的放置。
图17示出了根据一些实施例的第一光子集成电路与电子集成电路的封装。
图18示出了根据一些实施例的第一硬掩模。
图19示出了根据一些实施例的开口的形成。
图20示出了根据一些实施例的变薄工艺(thinning process)。
图21示出了根据一些实施例的第二波导和第一重新分布结构的形成。
图22示出了根据一些实施例的完全集成器件。
具体实施方式
下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可能重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。
现在将针对用于保护光子集成电路的敏感组件(例如，光栅耦合器和波导)的特定方法和工艺来描述实施例。然而，本文所讨论的实施例旨在作为代表，并且不旨在以任何方式限制实施例。
现在参考图1A-图1B(其中图1B是图1A中被标为110的虚线框的特写视图)，示出了一种形成可插拔模块化器件的方法，该可插拔模块化器件包括第一载体衬底101、在第一载体衬底101之上的第一粘合剂层103、以及在第一粘合剂层103之上的贯穿绝缘体通孔(TIV，through insulator vias)107。第一载体衬底101包括例如硅基材料(例如，玻璃或氧化硅)、或其他材料(例如，氧化铝)、这些材料的任何组合等。第一载体衬底101是平面的，以便容纳半导体器件(例如，(下面进一步描述的)第一光子集成电路105)的附接。
第一粘合剂层103放置在第一载体衬底101上，以帮助粘合上覆结构(例如，第一光子集成电路105)。在实施例中，第一粘合剂层103可以包括管芯附接膜、紫外线胶(该紫外线胶在暴露于紫外线光时失去其粘合特性)。然而，还可以使用其他类型的粘合剂，例如，压敏粘合剂、可辐射固化粘合剂、环氧树脂、前述的组合等。第一粘合剂层103可以用半液体或凝胶形式放置在第一载体衬底101上，其在压力下容易变形。
TIV 107形成在第一粘合剂层103之上，并且包括第一种子层(未与TIV 107分开示出)。第一种子层形成在第一粘合剂层103之上，并且是导电材料的薄层，其有助于在后续处理步骤期间形成较厚层。第一种子层可以包括约
Figure BDA0002881813630000041
厚的钛层，跟随着约
Figure BDA0002881813630000042
厚的铜层。取决于期望的材料，可以使用诸如溅射、蒸发或PECVD工艺之类的工艺来产生第一种子层。第一种子层可以形成为具有约0.3μm至约1μm之间的厚度，例如约0.5μm。
一旦形成了第一种子层，则在第一种子层之上放置光致抗蚀剂(未单独示出)并且对该光致抗蚀剂进行图案化。在实施例中，可以使用例如旋涂技术将光致抗蚀剂放置在第一种子层上，达到约50μm至约250μm之间的高度，例如约120μm。一旦就位，然后可以通过将光致抗蚀剂暴露于经图案化的能量源(例如，经图案化的光源)来对光致抗蚀剂进行图案化，以引起化学反应，从而在光致抗蚀剂的暴露于经图案化的光源的那些部分上引起物理变化。然后将显影剂施加到经曝光的光致抗蚀剂，以利用物理变化，并且根据期望的图案来选择性地去除光致抗蚀剂的曝光部分或光致抗蚀剂的未曝光部分。
在实施例中，形成在光致抗蚀剂中的图案是用于TIV 107的图案。TIV 107以这样的放置形成，该放置允许电路径被定位为与后续放置的第一光子集成电路105相邻，并且可以形成具有小于约40μm的间距(pitch)。然而，可以利用用于TIV 107的图案的任何合适布置，例如通过被定位为使得一个或多个第一光子集成电路105被放置在TIV 107的相对侧上。
在实施例中，TIV 107形成在光致抗蚀剂内，并且包括一个或多个导电材料，例如，铜、钨、其他导电金属等。TIV 107可以例如通过电镀、化学镀等形成。在实施例中，使用电镀工艺，其中将第一种子层和光致抗蚀剂浸没或浸入电镀溶液中。第一种子层表面电连接到外部DC电源的负极侧，使得第一种子层在电镀工艺中用作阴极。固态导电阳极(例如，铜阳极)也浸入溶液中，并且附接到电源的正极侧。来自阳极的原子溶解到溶液中，阴极(例如，第一种子层)从溶液中获取溶解的原子，从而电镀第一种子层在光致抗蚀剂的开口内的暴露导电区域。
一旦已经使用光致抗蚀剂和第一种子层形成TIV 107，则可以使用合适的去除工艺来去除光致抗蚀剂。在实施例中，可以使用等离子体灰化工艺来去除光致抗蚀剂，其中可以提高光致抗蚀剂的温度，直到光致抗蚀剂经历热分解并且可以被去除。然而，可以利用任何其他合适的工艺，例如湿法脱离(wet strip)。光致抗蚀剂的去除可以暴露第一种子层的下面部分。
一旦暴露，则可以执行第一种子层的暴露部分的去除。在实施例中，第一种子层的暴露部分(例如，未被TIV 107覆盖的那些部分)可以通过例如湿法或干法蚀刻工艺来去除。例如，在干法蚀刻工艺中，可以使用TIV 107作为掩模将反应物引导至第一种子层。在另一实施例中，蚀刻剂可以被喷射或以其他方式被放入与第一种子层接触，以去除第一种子层的暴露部分。在第一种子层的暴露部分被蚀刻掉之后，第一粘合剂层103的部分在TIV 107之间暴露。
图1A还示出了第一光子集成电路105在第一粘合剂层103上的放置。第一光子集成电路105用于发送和接收光信号。具体地，第一光子集成电路105将电信号转换为光信号以用于沿着光纤901(在图1A-图1B中未示出，但是在下面相对于图9进一步示出和描述)传输，并且将来自光纤901的光信号转换为电信号。因此，第一光子集成电路105负责去往/来自光纤901的光信号的输入/输出(I/O)。
图1B示出了图1A中的虚线框110的特写视图，并且示出了第一光子集成电路105的特写详细视图。在实施例中，可以使用绝缘体上硅(SOI)衬底151来形成第一光子集成电路105。通常，SOI衬底包括形成在绝缘体层155上的半导体材料层153，例如硅。绝缘体层155可以是例如掩埋氧化物(BOX)层或氧化硅层。绝缘体层155设置在通常为硅或玻璃衬底的衬底158上。还可以使用其他衬底，例如多层或梯度衬底。
图1B还示出了光栅耦合器157在半导体材料153内形成的波导154之上的形成。在实施例中，波导154可以是通过对半导体材料153进行图案化而形成的硅波导。可以利用可接受的光刻和蚀刻技术来完成对半导体材料153的图案化。例如，可以在半导体材料153的正面上形成光致抗蚀剂，并且显影光致抗蚀剂。光致抗蚀剂可以被图案化为具有与波导154相对应的开口。可以使用经图案化的光致抗蚀剂作为蚀刻掩模来执行一个或多个蚀刻工艺。具体地，可以蚀刻半导体材料153的正面以形成限定波导154的凹槽；半导体材料153的剩余的未凹陷部分形成波导154，其中剩余的未凹陷部分的侧壁限定波导154的侧壁。蚀刻工艺可以是各向异性的湿法蚀刻或干法蚀刻。应当理解的是，波导154的尺寸取决于应用；在实施例中，波导154的宽度为约500nm至约3000nm，例如约500nm，并且高度为约220nm至约300nm，例如约250nm。
波导154还包括形成在波导154的顶部中的光栅耦合器157。光栅耦合器157允许波导154向上覆光源或光信号源(例如，光纤901)发送光，或从上覆光源或光信号源(例如，光纤901)接收光。可以通过可接受的光刻和蚀刻技术来形成光栅耦合器157。在实施例中，在限定波导154之后形成光栅耦合器157。例如，可以在半导体材料153的正面上(例如，在波导154上以及在限定波导154的凹槽中)形成光致抗蚀剂，并且显影光致抗蚀剂。光致抗蚀剂可以被图案化为具有与光栅耦合器157相对应的开口，并且可以使用经图案化的光致抗蚀剂作为蚀刻掩模来执行一个或多个蚀刻工艺。具体地，可以蚀刻半导体材料153的正面以在波导154中形成限定光栅耦合器157的凹槽。蚀刻工艺可以是各向异性的湿法蚀刻或干法蚀刻。
一旦已经形成了波导154和光栅耦合器157，则在半导体材料153的正面上形成电介质层159。在波导154和光栅耦合器157之上以及在限定波导154和光栅耦合器157的凹槽中形成电介质层159。电介质层159可以由氧化硅、氮化硅、前述的组合等来形成，并且可以通过CVD、PVD、原子层沉积(ALD)、旋涂电介质工艺等、或前述的组合来形成。在形成之后，可以例如通过化学机械抛光(CMP)或机械研磨来对电介质层159进行平坦化，以避免将波导154的图案转移到电介质层159。在实施例中，电介质层159是半导体材料153的材料的氧化物，例如氧化硅。由于波导154和电介质层159的材料的折射率不同，波导154具有高内部反射，使得取决于光的波长和相应材料的反射率，光被限制在波导154中。在实施例中，波导154的材料的折射率高于电介质层159的材料的折射率。
图1B还示出了重新分布结构161的形成，例如在半导体材料153和电介质层159之上的后段制程(BEOL，back end of line)结构，以便与第一光子集成电路105内的结构进行电连接。在实施例中，重新分布结构161可以由被一层或多层电介质材料分开的一层或多层导电材料来形成。在一些实施例中，电介质材料被沉积，并且然后被图案化以形成开口，并且然后这些开口被导电材料填充和/或过度填充。然后，导电材料被平坦化，以便用镶嵌或双镶嵌工艺将导电材料嵌入电介质材料中。一旦形成第一层，可以通过重复镶嵌或双重镶嵌工艺来形成附加层。
一旦已经形成了重新分布结构161，则可以在重新分布结构161之上形成接触衬垫162(参见图1A)，以便在重新分布结构161和上覆结构之间提供电连接。在实施例中，接触衬垫162由诸如铝之类的导电材料形成，尽管可以替代地利用诸如铜、钨等之类的其他合适的材料。可以使用诸如CVD之类的工艺来形成接触衬垫162，尽管可以替代地利用其他合适的材料和方法。一旦已经沉积了用于接触衬垫162的材料，则可以使用例如光刻掩模和蚀刻工艺将材料成形为接触衬垫162。
钝化膜163形成在重新分布结构161的背面。钝化膜163可以使用诸如化学气相沉积、物理气相沉积、原子层沉积、前述的组合等之类的沉积工艺由诸如氧化硅、氮化硅等、或前述的组合之类的一个或多个电介质材料来形成。在特定实施例中，钝化膜163可以是三层膜，包括两层电介质材料，该两层电介质材料将一层导电材料(例如金属，例如铝)夹在中间。然而，可以使用任何合适的材料和制造方法。
一旦形成了钝化膜163，则可以在钝化膜163之上形成保护层165。在实施例中，保护层165可以是基于聚合物的电介质材料，例如聚酰亚胺，尽管可以利用诸如聚苯并恶唑(PBO)或聚酰亚胺衍生物之类的任何合适的材料。可以使用例如旋涂工艺来放置保护层165。然而，可以使用任何合适的材料和沉积方法。
在已经形成保护层165之后，可以形成外部接触件164(参见图1A)以提供到第一光子集成电路105的外部连接。在实施例中，外部接触件164可以是导电柱，例如铜柱，并且可以通过以下方式来形成：使用例如具有光致抗蚀剂的光刻掩蔽和蚀刻工艺，首先对保护层165和钝化膜163进行图案化以暴露出下面的接触衬垫162的部分。一旦接触衬垫162被暴露，则可以将导电材料电镀到穿过光致抗蚀剂和保护层165的开口中，并且可以去除光致抗蚀剂。外部接触件164可以形成为具有大于约25μm的间距。然而，可以利用任何合适的材料、方法和间距。
在已经形成外部接触件164之后，对电介质层159的部分、保护层165、钝化膜163和重新分布结构161进行图案化以形成开口171，以允许光传输穿过这些层并且到达光栅耦合器157。在实施例中，可以使用光刻掩蔽和蚀刻工艺来形成开口171，其中光致抗蚀剂被放置在保护层165之上，对光致抗蚀剂进行曝光和显影，以暴露出保护层165的期望被去除的部分。然后，利用一个或多个各向异性蚀刻工艺来依次蚀刻穿过剩余层。
在实施例中，确定开口171的尺寸以便允许光信号传递进入和离开光纤901。在实施例中，开口171可以在开口171的顶部处具有在约30μm至约40μm之间的第一宽度W1，并且可以在开口171的底部处具有在约20μm至约30μm之间的第二宽度W2。另外，开口171可以具有不大于约13.5μm的第一高度H1，并且可以以小于约310nm的第一深度D1延伸到第一电介质层159中。然而，可以利用任何合适的尺寸。
一旦已经形成开口171，则可以使用填充材料173来填充开口171。在实施例中，填充材料173可以是透光的但仍保护下面的结构(例如，光栅耦合器157和波导154)的材料。在特定实施例中，填充材料173可以是诸如聚酰亚胺、环氧树脂、硅氧烷、前述的组合等之类的材料。可以使用诸如旋涂、化学气相沉积、物理气相沉积、原子层沉积等之类的沉积工艺来施加或沉积填充材料173。可以施加或沉积填充材料173以填充和过度填充开口171，并且可以在保护层165之上沉积至在约13μm和约31μm之间的第二深度。然而，可以利用任何合适的材料、形成方法和厚度。
一旦已经制造了第一光子集成电路105，则可以对第一光子集成电路105进行切割分离以准备用于放置。在实施例中，切割分离可以通过以下方式来执行：使用锯片(未单独示出)切穿绝缘体SoI衬底151和上覆结构。然而，如本领域的普通技术人员将认识到的，将锯片用于切割分离仅仅是一个示例性实施例，而并非旨在进行限制。可以利用用于执行切割分离的任何方法，例如利用一个或多个蚀刻。可以利用这些方法和任何其他合适的方法来对结构进行切割分离。
一旦被切割分离，则将第一光子集成电路105放置在第一载体衬底101上。在实施例中，可以使用例如拾取和放置工艺将第一光子集成电路105放置在第一粘合剂层103上。然而，可以使用放置第一光子集成电路105的任何其他方法。
现在回到图1A，图1A还示出了TIV 107和第一光子集成电路105的封装。封装可以在模制(molding)设备(图1A中未单独示出)中执行，该模制设备可以包括顶部模制部分和可与顶部模制部分分离的底部模制部分。当顶部模制部分下降到与底部模制部分相邻时，可以形成用于第一载体衬底101、TIV 107和第一光子集成电路105的模制腔。
在封装工艺中，顶部模制部分可以与底部模制部分相邻放置，从而将第一载体衬底101、TIV 107和第一光子集成电路105封闭在模制腔内。一旦被封闭，顶部模制部分和底部模制部分可以形成气密密封，以便控制气体从模制腔的流入和流出。一旦被密封，则可以将封装剂(encapsulant)109放置在模制腔内。封装剂109可以是模塑料树脂(moldingcompound resin)，例如聚酰亚胺、PPS、PEEK、PES、耐热晶体树脂、前述的组合等。封装剂109可以在顶部模制部分和底部模制部分对准之前被放置在模制腔内，或者可以通过注入口被注入到模制腔中。
一旦封装剂109已经被放置在模制腔中，使得封装剂109封装第一载体衬底101、TIV 107和第一光子集成电路105，则封装剂109可以被固化以便硬化封装剂109用于最佳保护。虽然确切的固化工艺至少部分地取决于为封装剂109选择的特定材料，但是在选择模塑料作为封装剂109的实施例中，固化可以通过以下工艺进行：例如，将封装剂109加热到约100℃和约130℃之间(例如约125℃)，持续约60秒至约3000秒(例如约600秒)。另外，引发剂和/或催化剂可以被包括在封装剂109内以更好地控制固化工艺。
然而，如本领域普通技术人员将认识到的，上述固化工艺仅是示例性工艺，并且不意味着限制当前的实施例。可以使用其他固化工艺，例如辐射或甚至允许封装剂109在环境温度下硬化。可以使用任何合适的固化工艺，并且所有这类工艺完全旨在包括在本文所讨论的实施例的范围内。
图2示出了封装剂109的变薄，以便暴露出TIV 107和第一光子集成电路105的外部接触件164以用于进一步处理。可以例如使用机械研磨或化学机械抛光(CMP)工艺来执行变薄，其中利用化学蚀刻剂和研磨剂来反应并且研磨掉封装剂109和填充材料173，直到已经暴露出TIV 107和第一光子集成电路105的外部接触件164。这样，第一光子集成电路105和TIV 107可以具有也与封装剂109共面的平坦表面。
然而，虽然上述CMP工艺被呈现作为一个说明性实施例，但是并不旨在限制于这些实施例。可以使用任何其他合适的去除工艺来使封装剂109和填充材料173变薄并且暴露出TIV 107。例如，可以利用一系列化学蚀刻。可以利用该工艺和任何其他合适的工艺来使封装剂109和填充材料173变薄，并且所有这类工艺完全旨在包括在实施例的范围内。
图2还示出了第一重新分布结构201的形成，其中第一重新分布层205延伸穿过第一电介质层203。在实施例中，第一电介质层203可以是基于聚合物的电介质材料，例如聚苯并恶唑(PBO)，尽管可以利用任何合适的材料，例如聚酰亚胺或聚酰亚胺衍生物。可以使用例如旋涂工艺将第一电介质层203放置为在约5μm和约25μm之间的厚度，例如约7μm，尽管可以利用任何合适的方法和厚度。
一旦已经放置了第一电介质层203，则可以对第一电介质层203进行图案化，以便暴露出下面结构的导电部分(例如，TIV 107和外部接触件164)。在实施例中，可以使用例如光刻掩蔽和蚀刻工艺来对第一电介质层203进行图案化，其中光致抗蚀剂被放置、被曝光和被显影，并且然后光致抗蚀剂在各向异性蚀刻工艺期间被用作掩模。然而，可以利用用于对第一电介质层203进行图案化的任何合适的工艺。
一旦已经对第一电介质层203进行了图案化，则可以形成第一重新分布层205以使该第一重新分布层205与下面的导电区域接触。在实施例中，第一重新分布层205可以通过以下方式来形成：首先通过诸如CVD或溅射之类的适当形成工艺来形成钛铜合金的第二种子层。一旦已经沉积了第二种子层，则可以将光致抗蚀剂(未单独示出)放置在第二种子层上，以准备形成第一重新分布结构201。一旦已经形成了光致抗蚀剂并且对光致抗蚀剂进行了图案化，则可以通过诸如电镀之类的沉积工艺在第二种子层上形成诸如铜之类的导电材料。导电材料可以形成为具有约1μm至约10μm之间的厚度，例如约5μm。然而，虽然所讨论的材料和方法适合于形成导电材料，但是这些材料仅是示例性的。任何其他合适的材料(例如，AlCu或Au)以及任何其他合适的形成工艺(例如，CVD或PVD)都可以用于形成第一重新分布层205。
一旦已经形成了导电材料，则可以通过诸如灰化、湿法蚀刻或等离子体蚀刻之类的适当去除工艺来去除光致抗蚀剂。另外，在去除了光致抗蚀剂之后，可以通过例如使用导电材料作为掩模的适当蚀刻工艺来去除第二种子层的被光致抗蚀剂覆盖的那些部分。
一旦已经形成了第一重新分布层205，则在第一重新分布层205之上形成第二电介质层207。在实施例中，第二电介质层207可以类似于第一电介质层203，例如是通过旋涂形成的基于聚合物的电介质。然而，可以利用任何合适的材料和沉积方法。
一旦已经放置了第二电介质层207，则可以对第二电介质层207进行图案化，以便暴露出下面结构的导电部分(例如，第一重新分布层205)。在实施例中，可以使用例如光刻掩蔽和蚀刻工艺来对第二电介质层207进行图案化，其中光致抗蚀剂被放置、被曝光和被显影，并且然后光致抗蚀剂在各向异性蚀刻工艺期间被用作掩模。然而，可以利用用于对第二电介质层207进行图案化的任何合适的工艺。
在特定实施例中，第一重新分布结构201可以形成为使得第一重新分布结构201在导电元件之间具有减小的间距。例如，导电元件可以形成为具有在约4μm和约20μm之间的间距。然而，可以利用任何合适的间距。
另外，一旦已经对第二电介质层207进行了图案化，则可以在第二电介质层207的开口内形成接触衬垫209。在实施例中，接触衬垫209可以包括铝，并且还可以使用其他材料，例如铜。接触衬垫209可以通过以下方式来形成：使用诸如溅射之类的沉积工艺，以形成填充第二电介质层207内的开口的材料层(未示出)。一旦被填充，则可以使用例如化学机械抛光工艺来将材料与第二电介质层207平坦化。然而，可以利用任何其他合适的工艺来形成接触衬垫209。
图3示出了结构到第二载体衬底301的转移以及第一载体衬底101的去除。在实施例中，第二电介质层207和接触衬垫209可以使用例如第二粘合剂层304来附接到第二载体衬底301。第二载体衬底301和第二粘合剂层304可以类似于(上面参考图1A描述的)第一载体衬底101和第一粘合剂层103，尽管可以利用任何合适的结构和任何合适的粘合剂。
此外，一旦已经将结构转移到第二载体衬底301，则可以去除第一载体衬底101。在实施例中，可以使用例如热处理来改变第一粘合剂层103的粘合特性，从而使第一载体衬底101可以被剥离(debonded)。在特定实施例中，利用诸如紫外线(UV)激光、二氧化碳(CO2)激光或红外(IR)激光之类的能量源来照射和加热第一粘合剂层103，直到第一粘合剂层103失去其至少一些粘合特性。一旦被执行，则可以从结构上实体分离和去除第一载体衬底101和第一粘合剂层103。
一旦被附接到第二载体衬底301，则可以使第一光子集成电路105、封装剂109和TIV 107变薄，以便减小结构的整体高度。在实施例中，可以使用例如化学机械抛光工艺来执行变薄。然而，可以利用任何合适的变薄工艺，例如机械研磨或蚀刻工艺。
图4示出了以下内容：一旦结构已经被变薄，则第二重新分布结构401可以被形成在第一光子集成电路105的与第一重新分布结构201相反的一侧，并且被形成为与TIV 107电连接。在实施例中，可以使用一系列交替的重新分布层和电介质层来形成第二重新分布结构401。电介质层中的每一个可以是使用与(上面参考图2描述的)第一电介质层203相似的工艺形成的相似材料，而重新分布层中的每一个可以是使用与(上面参考图2还描述的)第一重新分布层205相似的工艺形成的相似材料。然而，可以利用任何合适的材料和制造方法。
在实施例中，第二重新分布结构401可以包括三个重新分布层和四个电介质层。然而，该数字仅是示例性的，并且不旨在限制于实施例。准确地，可以使用任何适当数量的重新分布层和电介质层，并且所有这类层完全旨在包括在实施例的范围内。
另外，在特定实施例中，第二重新分布结构401可以形成为使得第二重新分布结构401在导电元件之间具有减小的间距。例如，导电元件可以形成为具有在约4μm至约20μm之间的间距。然而，可以利用任何合适的间距。
图5示出了与第二重新分布结构401连接的凸点下金属化(underbumpmetallization，UBM)501的形成。在实施例中，UBM 501的形成可以通过以下方式来发起：首先使用例如光刻掩蔽和蚀刻工艺来暴露第二重新分布结构401中的重新分布层中的一个。然而，可以利用任何合适的图案化工艺。
一旦被暴露，则可以形成UBM 501。在实施例中，UBM 501可以包括三层导电材料，例如钛层、铜层和镍层。然而，本领域普通技术人员将认识到，存在适用于形成UBM 501的许多合适的材料和层的布置，例如，铬/铬铜合金/铜/金的布置、钛/钛钨/铜的布置、或铜/镍/金的布置。能够用于UBM 501的任何合适的材料或材料层完全旨在包括在实施例的范围内。
在实施例中，UBM 501是通过在第二重新分布结构401之上形成每一层而创建的。可以使用诸如电化学电镀之类的电镀工艺来执行每一层的形成，尽管还可以取决于期望的材料而使用诸如溅射、蒸发或PECVD工艺之类的其他形成工艺。UBM 501可以形成为具有在约0.7μm至约10μm之间的厚度，例如约5μm。
图5还示出了第一外部接触件503在UBM 501上的形成。在实施例中，第一外部接触件503可以是例如作为球栅阵列(BGA，ball grid array)的一部分的接触凸点，尽管可以利用任何合适的连接。在第一外部接触件503是接触凸点的实施例中，第一外部接触件503可以包括诸如锡之类的材料，或诸如银、无铅锡、或铜之类的其他合适的材料。在第一外部接触件503是锡焊料凸点的实施例中，第一外部接触件503可以通过以下方式来形成：首先通过诸如蒸发、电镀、印刷、焊料转移、球放置等之类的方法形成例如约250μm的厚度的锡层。一旦已经在结构上形成锡层，则可以执行回流(reflow)以便使材料成形为期望的凸点形状。
图6示出了以下内容：一旦已经形成了第一外部接触件503，则第一外部接触件503可以附接到环形结构601。环形结构601可以是旨在为结构在剥离工艺期间和之后提供支撑和稳定性的金属环。在实施例中，第一外部接触件503使用例如紫外线胶带603附接到环形结构，尽管可以替代地使用任何其他合适的粘合剂或附接。
一旦第一外部接触件503附接到环形结构601，则可以使用例如热处理来改变第二粘合剂层303的粘合特性，从而使第二载体衬底301从结构上剥离。在特定实施例中，利用诸如紫外(UV)激光、二氧化碳(CO2)激光或红外(IR)激光之类的能量源来照射和加热第二粘合剂层303，直到第二粘合剂层303失去其至少一些粘合特性。一旦被执行，则可以实体分离和去除第二载体衬底301和第二粘合剂层303。
图6还示出了与第一重新分布结构201连接的第二外部连接器607的放置。在实施例中，第二外部连接器607可以是接触凸点，例如微凸点或受控塌陷芯片连接(C4，controlled collapse chip connection)凸点，并且可以包括诸如锡之类的材料，或诸如过去的焊料、银、或铜之类的其他合适的材料。在第二外部连接器607是锡焊料凸点的实施例中，第二外部连接器607可以通过以下方式来形成：首先通过诸如蒸发、电镀、印刷、焊料转移、球放置等之类的任何适当方法来形成例如约100μm的厚度的锡层。一旦已经在结构上形成了锡层，则执行回流以便使材料成形为期望的凸点形状。
一旦已经形成了第二外部连接器607，则可以将第一电子集成电路(EIC)605放置为与第二外部连接器607接触并且与第一光子集成电路105电接触。在实施例中，第一电子集成电路605可以包括形成在EIC衬底609(例如硅衬底)的表面处的器件，这些器件用于使第一光子集成电路105与其他器件连接。例如，第一电子集成电路605可以包括控制器、CMOS驱动器、跨阻抗放大器等，以便执行诸如根据从例如分开的逻辑管芯接收到的(数字的或模拟的)电信号来控制第一光子集成电路105的高频信令之类的功能。
在实施例中，第一电子集成电路605还可以包括EIC接触衬垫611、EIC钝化层613、EIC保护层615和EIC外部接触件617。在实施例中，EIC接触衬垫611、EIC钝化层613、EIC保护层615和EIC外部接触件617可以类似于上面参考图1A描述的接触衬垫162、钝化膜163、保护层165和外部接触件164。然而，可以利用任何合适的结构。
可以使用例如拾取和放置工艺将第一电子集成电路605放置在第二外部连接器607上。然而，可以使用放置第一电子集成电路605的任何其他方法。一旦实体接触，则可以执行结合工艺，以便将第一电子集成电路605与第二外部连接器607结合。例如，在第二外部连接器607是焊料凸点的实施例中，结合工艺可以包括：回流工艺，其中第二外部连接器607的温度升高到第二外部连接器607将液化并且流动的点，从而一旦第二外部连接器607再固化，则将第一电子集成电路605结合到第二外部连接器607。
图7示出了第一底部填充701在第一电子集成电路605和第一重新分布结构201之间的放置。在实施例中，第一底部填充701是用于缓冲和支撑第一电子集成电路605和第一重新分布结构201免受操作和环境劣化(例如，由操作期间的热量生成而引起的应力)的保护材料。第一底部填充701可以注入或以其他方式形成在第一电子集成电路605和第一重新分布结构201之间的空间中，并且可以例如包括液态环氧树脂，该液态环氧树脂分配在第一电子集成电路605和第一重新分布结构201之间，并且然后固化以硬化。
图8示出了用于对结构进行切割分离的切割分离工艺。在实施例中，切割分离可以通过以下方式来执行：使用锯片(在图8中由标记为801的虚线框表示)切穿第一底部填充701和封装剂109。然而，本领域普通技术人员将认识到，将锯片用于切割分离仅仅是一个示例性实施例，而并非旨在进行限制。可以利用用于执行切割分离的任何方法，例如利用一个或多个蚀刻。可以利用这些方法和任何其他合适的方法来对结构进行切割分离。
图9示出了用作到第一光子集成电路105的光输入/输出端口的光纤901的附接。在实施例中，光纤901被放置为将光纤901与光栅耦合器157光学耦合，例如通过定位光纤901，使得离开光纤901的光信号被引导穿过填充材料173，并且撞击光栅耦合器157。类似地，光纤901被定位，使得离开光栅耦合器157的光信号被引导到光纤901中以用于传输。在特定实施例中，光纤901被定位为使得光纤位于填充材料173和第一重新分布结构201的与光栅耦合器157相对的一侧上。然而，可以利用任何合适的位置。
如果期望，则可以在第一重新分布结构201内形成沟槽以辅助光纤901的放置。在实施例中，可以使用例如光刻掩蔽和蚀刻工艺在制造工艺期间的任何点处在第二重新分布结构内形成沟槽。然而，可以利用任何合适的方法或方法的组合。
图9还示出了第一外部接触件503与另一衬底903的可选结合。在实施例中，衬底903可以是印刷电路板，例如被形成为聚合物材料(例如，双马来酰亚胺三嗪(BT)、FR-4、ABF等)的多个薄层(或叠层)的堆叠的叠层衬底。然而，可以替代地利用任何其他合适的衬底，例如硅中介层、硅衬底、有机衬底、陶瓷衬底等，并且提供对第一外部接触件503的支撑和连接的所有这类重新分布衬底完全旨在包括在实施例的范围内。
通过利用填充材料173来填充开口171，对光纤901和光栅耦合器157之间的光路提供附加保护层。具体地，填充材料173在诸如(上面参考图2描述的)平坦化工艺之类的工艺期间的存在，防止来自工艺的碎屑(debris)进入开口171并且干扰光信号的通过。此外，通过填充材料173的存在，还保护诸如光栅耦合器157之类的敏感结构不受这类工艺的影响，从而防止出现不期望的缺陷并且增加制造工艺的总体良率。
此外，通过如上所述地包装(packaging)第一集成光子电路105，可以将第一光子集成电路105模块化为独立包装，该独立包装可以通过减小重新分布结构、TIV 107和外部接触件164的间距来实现良好的管芯到管芯带宽。这样，独立包装可以根据需要与其他包装一起快速安装，或者甚至与其他包装一起包装。这样，第一光子集成电路105可以以最小的或重新设计的方式被使用并且被结合在各种各样的用途中。
图10A-图10B示出了另一实施例，其中替代接收和/或发送光至位于顶表面之上的光纤901，第一光子集成电路105接收和/或发送光至沿着第一光子集成电路105的侧面定位的光纤901(参见图16)，其中图10B示出了具有图10A中标记为1000的虚线框的更多细节的特写视图。在该实施例中，TIV 107形成在第一载体衬底101之上，并且第一光子集成电路105放置在第一载体衬底101上，如上面参考图1A所描述的。例如，可以使用光致抗蚀剂图案化和电镀工艺来形成TIV 107，并且可以使用拾取和放置工艺来放置第一光子集成电路105。然而，可以使用任何合适的形成或放置方法。
另外，在该实施例中，第一光子集成电路105可以形成为不具有开口171。这样，填充材料173形成在衬底152之上，但是不延伸到结构中。另外，在不去除用于开口171的材料(例如，填充材料173、保护层165、钝化膜163、重新分布结构161和电介质层159的材料)的情况下，材料保持存在以在诸如化学机械抛光之类的后续处理期间保护下面结构。
另外，在该实施例中，波导154被修改以便接收来自后续形成的第二波导1101的光信号。具体地，在该实施例中，波导154的材料(例如，硅)是使用例如光刻掩蔽和蚀刻工艺来形成的，并且被形成为渐缩(tapered)波导，以便接收以一定角度接收的光信号(替代垂直于波导154接收的光信号)。然而，可以利用形成波导154以接收这些信号的任何适当方法。
图10A还示出了第一半导体管芯1001和第二半导体管芯1003与第一光子集成电路105一起在第一载体衬底101上的放置。在实施例中，第一半导体管芯1001和第二半导体管芯1003被设计为与第一电子集成电路605和第一光子集成电路105协同工作以执行期望的功能，并且可以是例如逻辑管芯、存储器管芯、ASIC管芯等。
例如，在第一半导体管芯1001和第二半导体管芯1003中的一个或多个是逻辑器件的实施例中，第一半导体管芯1001和第二半导体管芯1003可以是诸如中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)器件、应用处理器(AP)器件、微控制器等之类的器件。另外，在第一半导体管芯1001和第二半导体管芯1003中的一个或多个是存储器器件的实施例中，第一半导体管芯1001和第二半导体管芯1003可以是例如动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯、混合存储器立方体(HMC)器件、高带宽存储器(HBM)器件等。然而，由任何合适的结构定限定的任何合适的功能完全旨在包括在实施例的范围内。
在实施例中，第一半导体管芯1001和第二半导体管芯1003两者还可以包括管芯接触衬垫1002、管芯钝化层1004、管芯保护层1005和管芯外部接触件1006。在实施例中，管芯接触衬垫1002、管芯钝化层1004、管芯保护层1005和管芯外部接触件1006可以类似于上面参考图1A描述的接触衬垫162、钝化膜163、保护层165和外部接触件164。然而，可以利用任何合适的结构。
图10A还示出了TIV 107、第一光子集成电路105、第一半导体管芯1001和第二半导体管芯1003的封装。在实施例中，可以如上面参考图1A和图2所描述地执行封装。例如，封装剂109被放置在TIV 107、第一光子集成电路105、第一半导体管芯1001和第二半导体管芯1003的周围，并且封装剂109可以被平坦化以便去除多余部分，并且暴露出TIV 107、第一光子集成电路105、第一半导体管芯1001和第二半导体管芯1003。然而，可以利用任何合适的材料和方法。
图10A还示出了以下内容：一旦已经放置了封装剂109并且已经执行了化学机械抛光工艺，则第二开口1007可以形成为从第一光子集成电路105的侧面延伸的窗口。然而，因为已经进行了用于封装的平坦化工艺，所以化学机械抛光工艺不再能够损坏第二开口1007内的结构，并且来自平坦化工艺的碎屑不能进入第二开口1007。
在实施例中，可以使用光刻掩蔽和蚀刻工艺来执行第二开口1007的形成。例如，在实施例中，光致抗蚀剂被放置在结构之上，利用经图案化的能源进行成像，并且被显影。一旦光致抗蚀剂作为掩模就位，则可以利用一个或多个蚀刻工艺来蚀刻穿过期望的材料并且形成第二开口1007。
参见图10B，在实施例中，第二开口1007形成为延伸到第一光子集成电路105中，达到在约13.5μm至约17.5μm之间的第二深度D2。另外，第二开口1007可以形成为从第一光子集成电路105的侧壁向内延伸第一距离Dis1，该第一距离Dis1足以在第二光子集成电路105内的波导154之上形成第二开口1007，例如第一距离Dis1在约100μm至约2.5mm之间。然而，可以利用任何合适的尺寸。
另外，在第二开口1007的形成期间，封装剂109的一部分可以从第一光子集成电路105被去除并且被凹陷。在实施例中，封装剂109可以在第二开口1007的表面之下被凹陷在约5μm至约20μm之间的第三距离D3。然而，可以使用任何合适的尺寸。
图11A-图11B示出了第二波导1101在第二开口1007内的形成，其中图11B示出了图11A中标记为1100的虚线框的特写和更详细视图。在实施例中，利用第二波导1101，以便将光信号从(下面在图16中的该实施例中示出的)光纤901引导到已经在第一光子集成电路105内的波导154。通过使用在封装工艺之后形成的第二波导1101，波导154保持被保护，并且在制造工艺期间不太可能遭受缺陷。
为了发起第二波导1101的形成，利用电介质填充材料1103来填充封装剂109的凹槽。在实施例中，电介质填充材料1103可以是诸如聚苯并恶唑(PBO)之类的材料，尽管可以利用诸如聚酰亚胺或聚酰亚胺衍生物之类的任何合适的材料。可以使用例如旋涂工艺来放置电介质填充材料1103，从而填充第二开口1007。一旦就位，则可以使用例如湿法或干法蚀刻工艺来使电介质填充材料1103凹陷。
一旦电介质填充材料1103就位，则形成第二波导1101。在实施例中，第二波导1101可以是任何类型的波导，例如平面波导或沟道波导，并且可以包括两种不同的材料，核芯材料和包层材料，其中核芯材料的折射率高于包层材料。
在实施例中，第二波导1101可以是聚合物波导，并且核芯材料和包层材料包括聚合物材料的组合，例如，聚(甲基丙烯酸甲酯)(PMMA)、聚苯乙烯(PS)、聚碳酸酯、聚氨酯、苯并环丁烷、全氟乙烯基醚环聚合物、四氟乙烯、全氟乙烯基醚共聚物、硅酮、氟化(亚芳基醚硫化物)、聚(五氟苯乙烯)、氟化树状聚合物、氟化超支化聚合物等。在另一实施例中，核芯材料和包层材料可以包括氘代和卤代聚丙烯酸酯、氟化聚酰亚胺、全氟环丁基芳基醚聚合物、非线性光学聚合物等。在又一实施例中，核芯材料和包层材料可以包括硅或二氧化硅，以利用材料之间的折射率来限制和约束光信号通过第二波导1101的路径。
第二波导1101的核芯材料和包层材料可以通过以下方式来形成：例如通过首先使用诸如旋涂、刮胶(doctor blading)、挤出、层压等之类的工艺将每个层或层组合放置在第二开口1007内。在每个层被形成时，可以对该层进行图案化和成形，以便控制和引导光信号进入和离开位于第一光子集成电路105内的波导154。例如，在第二波导1101的每一层材料被形成时，可以使用一系列的一个或多个蚀刻(例如，湿法蚀刻或干法蚀刻)来根据需要成形材料层。然而，可以利用任何合适的方法。
图11A-图11B还示出了以下内容：一旦已经形成第二波导1101，则可以在封装剂109和第一光子集成电路105之上形成第一重新分布结构201。在实施例中，可以如上面参考图2所描述地形成第一重新分布结构201，例如通过放置电介质层并且对电介质层进行图案化，并且然后在电介质层之上以及穿过电介质层形成导线。然而，可以使用任何合适的材料和方法。
然而，因为该实施例利用允许从第一光子集成电路105的侧面连接光纤901的第二波导1101，所以可以在波导154和第二波导1101之上附加地形成第一重新分布结构201的导电层。这样，可以实现更大的制造面积。
图12示出了使用第二粘合剂层303的、结构到第二载体衬底301的转移。在实施例中，可以如上面参考图3所描述地执行转移，例如通过将第一重新分布结构201附接至第二粘合剂层303，去除第一载体衬底101，并且然后使封装剂、TIV 107、第一光子集成电路105、第一半导体管芯1001和第二半导体管芯1003变薄。然而，可以利用任何合适的方法。
图13示出了与TIV 107电连接的第二重新分布结构401的形成。在实施例中，第二重新分布结构401可以如上面参考图4所描述地形成，例如通过放置电介质层并且对电介质层进行图案化，并且然后在电介质层之上以及穿过电介质层形成导线，并且根据需要重复该过程。然而，可以利用任何合适的材料和方法。
图14示出了UBM 501的形成和第一外部接触件503的形成。在实施例中，UBM 501和第一外部接触件503可以如上面参考图5所描述地形成。例如，UBM 501可以穿过第二重新分布结构401的电介质层中的一个来形成，第一外部接触件503形成和/或放置在UBM 501之上，并且可以执行回流工艺。然而，可以利用任何合适的方法和材料。
图15示出了使用例如拾取和放置工艺的，结构在环形结构601上的放置、第二载体衬底301的去除、第二外部连接器607的放置、以及第一电子集成电路605的放置。
图15还示出了第三半导体管芯1501的放置。在实施例中，第三半导体管芯1501可以类似于第一半导体管芯1001和/或第二半导体管芯1003(例如，可以是逻辑管芯、存储器管芯等)，并且可以用类似的方式放置(例如，通过拾取和放置工艺)。然而，可以利用任何合适的功能和任何合适的放置方法。
图16示出了第一电子集成电路605和第三半导体管芯1501到第一重新分布结构201的结合。在实施例中，结合可以如上面参考图7所描述地执行，例如通过执行回流工艺。然而，可以利用任何合适的结合方法。
图16还示出了第一底部填充701在第一重新分布结构201与第一电子集成电路605和第三半导体管芯1501之间的放置，以及结构的切割分离，使得第二波导1101与封装剂109和第一重新分布结构201是平面的。在实施例中，第一底部填充701的放置和切割分离工艺可以如上面参考图7和图8所描述地执行。然而，可以利用任何合适的方法和材料。
最后，图16示出了与第二波导1101光学连接的光纤901的放置。在实施例中，光纤901将光信号路由到第二波导1101，第二波导1101接收光信号，并且将光信号引导到第一光子集成电路105中并且朝向波导154。通过使用第二波导1101，波导154可以保持被保护，并且在制造工艺期间可以出现更少缺陷。
图17示出了又一个实施例，其中使用填充材料和第二波导1101的形成来保护第一光子集成电路105的结构(如上面参考图1A-图1B所描述的)。然而，在该实施例中，第一电子集成电路605与第一光子集成电路105一起被嵌入在封装剂109内。在该实施例中，TIV 107未形成在第一载体衬底101之上，并且使用例如拾取和放置工艺将第一光子集成电路105和第一电子集成电路605两者形成、切割分离并且放置在第一载体衬底101和第一粘合剂层103上。
此外，图17还示出了封装剂109在第一光子集成电路105和第一电子集成电路605周围的放置。在实施例中，封装剂109可以如上面参考图1A所描述地放置。然而，可以利用任何合适的材料和方法来封装第一光子集成电路105和第一电子集成电路605。
图18示出了平坦化工艺，用于去除封装剂109和填充材料173的多余材料，并且暴露出第一光子集成电路105的外部接触件164和第一电子集成电路605的EIC外部接触件617。在实施例中，平坦化工艺可以是化学机械抛光工艺，尽管可以利用任何合适的平坦化工艺，例如机械研磨或甚至一系列的一个或多个蚀刻工艺。
图18还示出了第一硬掩模层1801在封装剂109、第一光子集成电路105和第一电子集成电路605之上的沉积和图案化。在实施例中，第一硬掩模层1801可以是使用诸如化学气相沉积、物理气相沉积、原子层沉积、前述的组合等之类的沉积工艺的诸如钛、钽、前述的组合等之类的材料。然而，可以利用任何合适的材料和沉积方法。
一旦已经沉积了第一硬掩模层1801，则可以对第一硬掩模层1801进行图案化，以便暴露出填充材料173在光栅耦合器157之上的部分以用于去除。在实施例中，可以使用光刻掩蔽和蚀刻工艺来对第一硬掩模层1801进行图案化，以便在光栅耦合器157之上形成开口1703。然而，可以使用任何合适的方法来对第一硬掩模层1801进行图案化。
在实施例中，第一硬掩模层1801可以被图案化为具有开口(该开口具有第三宽度W3)，该第三宽度W3足以用于后续去除下面的填充材料173以及形成第二波导1101(图18中未示出，但下面参考图21示出和描述)。这样，在一些实施例中，第三宽度W3可以在约100μm至约2.5mm之间，尽管可以利用任何合适的尺寸。
图19示出了以下内容：一旦第一硬掩模层1801已经被图案化，则可以去除填充材料173的暴露部分，以暴露出光栅耦合器157和波导154并且形成第三开口1901。在实施例中，可以在存在氧气的情况下使用灰化工艺来执行去除。在这种工艺中，填充材料173的温度升高，直到与氧气环境接触的暴露部分经历分解过程并且被去除。然而，可以使用任何合适的工艺(例如，各向异性蚀刻工艺)来去除填充材料173的暴露部分并且暴露光栅耦合器157。在实施例中，第三开口1901可以形成为具有第三宽度W3、和在约13.5μm至约31μm之间的第三深度D3。然而，可以利用任何合适的尺寸。
图20示出了能够用来使填充材料173远离光栅耦合器157凹陷的可选修整工艺。在实施例中，可以使用例如湿法或干法蚀刻工艺来去除第一硬掩模层1801。然而，可以使用任何合适的工艺来去除第一硬掩模层1801。
一旦已经去除了第一硬掩模层1801，则可以利用单独的光刻掩蔽和蚀刻工艺以使填充材料173的材料凹陷。通过使材料凹陷，可以将第三开口1901扩展为具有在约100μm至约2.5mm之间的第四宽度W4。然而，可以使用任何合适的尺寸。
图21示出了以下内容：一旦已经执行了修整工艺，则可以在第一光子集成电路105内形成第二波导1101。在实施例中，第二波导1101可以如上面参考图11所描述地形成。例如，一系列聚合物材料被沉积并且被图案化到第三开口1901中。一旦被沉积，则可以对材料进行平坦化。然而，可以利用形成第二波导1101的任何合适的方法。
图21还示出了以下内容：一旦已经形成了第二波导1101，则可以形成第一重新分布结构201，以便将第一光子集成电路105和第一电子集成电路605互连。在实施例中，第一重新分布结构201可以如上面参考图2所描述地形成。例如，一系列电介质材料和导电材料被交替地沉积和/或图案化以形成第一重新分布结构201。然而，可以利用任何合适的方法和材料。
图21还示出了UBM 502和第一外部接触件503的形成。在实施例中，UBM 501和第一外部接触件503可以如上面参考图5所描述地形成。例如，UBM 501可以穿过第一重新分布结构201的电介质层中的一个来形成，第一外部接触件503形成和/或放置在UBM 501之上，并且可以执行回流工艺。然而，可以利用任何合适的方法和材料。
最后，图21示出了光纤901在第二波导1101之上的放置。在实施例中，光纤901可以放置在第一重新分布结构201内形成的沟槽内，并且被定位以便发送和接收光信号到第二波导1101。然而，可以利用任何合适的放置。
通过利用填充材料173在封装剂109的平坦化工艺期间保护下面结构，来自平坦化工艺的碎屑不会被嵌入并且不会干扰第一光子集成电路105的后续处理或操作。此外，存在填充材料173的材料以在平坦化工艺期间保护下面结构，从而产生更少损坏和更少缺陷。
图22示出了又一个实施例，其中图1A-图9中示出的模块化实施例被替代完全集成到具有第一半导体管芯1001、第二半导体管芯1003、第三半导体管芯1501和第四半导体管芯2201(其可以类似于第一半导体管芯1001)的器件中。在该实施例中，如上面参考图1A-图1B所描述的第一光子集成器件105与第一半导体管芯1001和第二半导体管芯1003被封装，并且然后第一光子集成电路105如以上面参考图1B所描述地处理。一旦被封装，则形成第一重新分布结构201和第二重新分布结构401，并且结合第一电子集成电路605和第三半导体管芯1501。另外，第四半导体管芯2201以与第三半导体管芯1501相似的方式结合到第一重新分布结构201。
通过将第一光子集成电路105与第一半导体管芯1001、第二半导体管芯1003、第三半导体管芯1501和第四半导体器件2201集成在一起，可以获得易于扩展到任何期望带宽的、具有封装在一起的所有期望功能的完全集成器件。在一个特定实施例中，第一半导体管芯1001和第二半导体管芯1003可以都是逻辑管芯(例如，LSI)，第三半导体管芯1501可以是ASIC器件，并且第四半导体器件2201可以是存储器器件，例如高带宽存储器。然而，可以利用任何合适的器件组合，以便与第一光子集成电路105形成完全合并器件。
通过利用本文所描述的实施例，可以实现具有成本效益的硅光子器件，该器件利用均匀保护层，例如填充材料173和/或次级波导(例如，第二波导1101)，而无需在第一光子集成电路105中使用贯穿硅通孔。通过使用这些结构，诸如光栅耦合器157或波导154之类的其他结构可以在某些原位制造工艺(例如，化学机械抛光工艺)期间保持免受损坏和污染。通过利用该保护，可以简化包括边缘耦合器到光栅耦合器光纤组件的整体制造工艺。
根据实施例，一种制造半导体器件的方法，包括：去除第一光子集成电路器件的一部分以形成开口，作为到第一光子集成电路器件内的光栅耦合器的光路；利用填充材料来填充开口；以及在填充材料之上形成第一重新分布层。在实施例中，方法还包括：在载体衬底上形成贯穿通孔；将第一光子集成电路器件与贯穿通孔相邻放置在载体衬底上；以及利用封装剂来封装贯穿通孔和第一光子集成电路器件，其中，形成第一重新分布层在封装剂之上形成第一重新分布层。在实施例中，方法还包括：在形成第一重新分布层之前，对填充材料、贯穿通孔和封装剂进行平坦化。在实施例中，方法还包括：在第一光子集成电路器件的与第一重新分布层相反的一侧形成第二重新分布层。在实施例中，方法还包括：将第一电子集成电路附接到第一重新分布层。在实施例中，填充材料包括聚酰亚胺。
根据实施例，一种半导体器件，包括：第一光子集成电路，该第一光子集成电路包括：半导体衬底；波导，形成在半导体衬底内；光栅耦合器，形成在半导体衬底内；填充材料，覆盖在光栅耦合器上；以及外部接触件，与填充材料平齐；以及重新分布层，覆盖在填充材料和外部接触件上。在实施例中，半导体器件还包括：封装剂，围绕第一光子集成电路。在实施例中，半导体器件还包括：贯穿通孔，从封装剂的第一侧延伸到封装剂的第二侧。在实施例中，半导体器件还包括：电子集成电路，结合到重新分布层。在实施例中，半导体器件还包括：第一半导体管芯，位于封装剂内。在实施例中，半导体器件还包括：电子集成电路，结合到重新分布层。在实施例中，半导体器件还包括：光纤，位于重新分布层之上。在实施例中，填充材料是聚酰亚胺。
根据另一实施例，一种半导体器件，包括：光子集成电路，包括：第一波导，在衬底之上；以及第二波导，至少部分地在第一波导之上；以及重新分布层，覆盖在第二波导上，该重新分布层具有与第二波导的表面共面的表面。在实施例中，半导体器件还包括：封装剂，封装光子集成电路；以及贯穿通孔，延伸穿过封装剂。在实施例中，半导体器件还包括：第一半导体管芯，在封装剂内。在实施例中，半导体器件还包括：第二重新分布层，位于第一半导体管芯的与重新分布层相反的一侧。在实施例中，第一波导是硅波导，并且第二波导是聚合物波导。在实施例中，半导体器件还包括：电介质材料，位于第二波导和封装剂之间；以及光纤，位于第二波导附近。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
示例1是一种制造半导体器件的方法，所述方法包括：
去除第一光子集成电路器件的一部分以形成开口，作为到所述第一光子集成电路器件内的光栅耦合器的光路；
利用填充材料来填充所述开口；以及
在所述填充材料之上形成第一重新分布层。
示例2是示例1所述的方法，还包括：
在载体衬底上形成贯穿通孔；
将所述第一光子集成电路器件与所述贯穿通孔相邻放置在所述载体衬底上；以及
利用封装剂来封装所述贯穿通孔和所述第一光子集成电路器件，其中，形成所述第一重新分布层在所述封装剂之上形成所述第一重新分布层。
示例3是示例2所述的方法，还包括：在形成所述第一重新分布层之前，对所述填充材料、所述贯穿通孔和所述封装剂进行平坦化。
示例4是示例3所述的方法，还包括：在所述第一光子集成电路器件的与所述第一重新分布层相反的一侧形成第二重新分布层。
示例5是示例4所述的方法，还包括：将第一电子集成电路附接到所述第一重新分布层。
示例6是示例1所述的方法，其中，所述填充材料包括聚酰亚胺。
示例7是一种半导体器件，包括：
第一光子集成电路，所述第一光子集成电路包括：
半导体衬底；
波导，形成在所述半导体衬底内；
光栅耦合器，形成在所述半导体衬底内；
填充材料，覆盖在所述光栅耦合器上；以及
外部接触件，与所述填充材料齐平；以及
重新分布层，覆盖在所述填充材料和所述外部接触件上。
示例8是示例7所述的半导体器件，还包括：封装剂，围绕所述第一光子集成电路。
示例9是示例8所述的半导体器件，还包括：贯穿通孔，从所述封装剂的第一侧延伸到所述封装剂的第二侧。
示例10是示例9所述的半导体器件，还包括：电子集成电路，结合到所述重新分布层。
示例11是示例9所述的半导体器件，还包括：第一半导体管芯，位于所述封装剂内。
示例12是示例11所述的半导体器件，还包括：电子集成电路，结合到所述重新分布层。
示例13是示例7所述的半导体器件，还包括：光纤，位于所述重新分布层之上。
示例14是示例7所述的半导体器件，其中，所述填充材料是聚酰亚胺。
示例15是一种半导体器件，包括：
光子集成电路，包括：
第一波导，在衬底之上；以及
第二波导，至少部分地在所述第一波导之上；以及
重新分布层，覆盖在所述第二波导上，所述重新分布层具有与所述第二波导的表面共面的表面。
示例16是示例15所述的半导体器件，还包括：
封装剂，封装所述光子集成电路；以及
贯穿通孔，延伸穿过所述封装剂。
示例17是示例16所述的半导体器件，还包括：第一半导体管芯，在所述封装剂内。
示例18是示例17所述的半导体器件，还包括：第二重新分布层，位于所述第一半导体管芯的与所述重新分布层相反的一侧。
示例19是示例17所述的半导体器件，其中，所述第一波导是硅波导，并且所述第二波导是聚合物波导。
示例20是示例19所述的半导体器件，还包括：
电介质材料，位于所述第二波导和所述封装剂之间；以及
光纤，位于所述第二波导附近。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：
去除第一光子集成电路器件的一部分以形成开口，作为到所述第一光子集成电路器件内的光栅耦合器的光路；
利用填充材料来填充所述开口；以及
在所述填充材料之上形成第一重新分布层。
2.根据权利要求1所述的方法，还包括：
在载体衬底上形成贯穿通孔；
将所述第一光子集成电路器件与所述贯穿通孔相邻放置在所述载体衬底上；以及
利用封装剂来封装所述贯穿通孔和所述第一光子集成电路器件，其中，形成所述第一重新分布层在所述封装剂之上形成所述第一重新分布层。
3.根据权利要求2所述的方法，还包括：在形成所述第一重新分布层之前，对所述填充材料、所述贯穿通孔和所述封装剂进行平坦化。
4.根据权利要求3所述的方法，还包括：在所述第一光子集成电路器件的与所述第一重新分布层相反的一侧形成第二重新分布层。
5.根据权利要求4所述的方法，还包括：将第一电子集成电路附接到所述第一重新分布层。
6.根据权利要求1所述的方法，其中，所述填充材料包括聚酰亚胺。
7.一种半导体器件，包括：
第一光子集成电路，所述第一光子集成电路包括：
半导体衬底；
波导，形成在所述半导体衬底内；
光栅耦合器，形成在所述半导体衬底内；
填充材料，覆盖在所述光栅耦合器上；以及
外部接触件，与所述填充材料齐平；以及
重新分布层，覆盖在所述填充材料和所述外部接触件上。
8.根据权利要求7所述的半导体器件，还包括：封装剂，围绕所述第一光子集成电路。
9.根据权利要求8所述的半导体器件，还包括：贯穿通孔，从所述封装剂的第一侧延伸到所述封装剂的第二侧。
10.一种半导体器件，包括：
光子集成电路，包括：
第一波导，在衬底之上；以及
第二波导，至少部分地在所述第一波导之上；以及
重新分布层，覆盖在所述第二波导上，所述重新分布层具有与所述第二波导的表面共面的表面。
CN202110002382.1A 2020-01-22 2021-01-04 半导体器件和制造方法 Active CN113156578B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062964375P 2020-01-22 2020-01-22
US62/964,375 2020-01-22
US16/930,702 2020-07-16
US16/930,702 US11614592B2 (en) 2020-01-22 2020-07-16 Semiconductor devices and methods of manufacture

Publications (2)

Publication Number Publication Date
CN113156578A true CN113156578A (zh) 2021-07-23
CN113156578B CN113156578B (zh) 2023-06-20

Family

ID=76857630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110002382.1A Active CN113156578B (zh) 2020-01-22 2021-01-04 半导体器件和制造方法

Country Status (4)

Country Link
US (2) US11614592B2 (zh)
KR (1) KR102486221B1 (zh)
CN (1) CN113156578B (zh)
TW (1) TWI768671B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116859522A (zh) * 2023-08-30 2023-10-10 之江实验室 光栅耦合器、光芯片系统及光栅耦合器的制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020130962A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
US11894318B2 (en) * 2020-05-29 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US12100698B2 (en) * 2021-08-19 2024-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11798931B2 (en) * 2021-08-30 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US20230204879A1 (en) * 2021-12-24 2023-06-29 Intel Corporation Optical packaging using embedded-in-mold (eim) optical module integration
EP4307023A1 (en) * 2022-07-11 2024-01-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Package having component carrier and embedded optical and electric chips with horizontal signal path in between

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103217740A (zh) * 2012-01-18 2013-07-24 国际商业机器公司 硅光子芯片光学耦合结构
CN109216334A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 光子封装件及其形成方法
CN109799577A (zh) * 2017-11-17 2019-05-24 三星电子株式会社 半导体器件及为半导体衬底提供垂直光学通孔的方法
US20190250326A1 (en) * 2015-12-14 2019-08-15 Intel Corporation Substrate integrated waveguide
US20190295943A1 (en) * 2016-09-26 2019-09-26 Intel Corporation Preformed interlayer connections for integrated circuit devices
CN110637246A (zh) * 2017-05-17 2019-12-31 法国原子能源和替代能源委员会 具有集成准直结构的光子芯片
CN110648974A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 光子器件和形成光子器件方法
CN110646898A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 形成光子半导体器件的方法和光子系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670222B1 (en) * 1997-06-14 2003-12-30 Jds Uniphase Corporation Texturing of a die pad surface for enhancing bonding strength in the surface attachment
US9142426B2 (en) * 2011-06-20 2015-09-22 Cyntec Co., Ltd. Stack frame for electrical connections and the method to fabricate thereof
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
JP6200642B2 (ja) * 2012-11-30 2017-09-20 日本オクラロ株式会社 光学装置
US20160291269A1 (en) 2015-04-01 2016-10-06 Coriant Advanced Technology, LLC Photonic integrated circuit chip packaging
JP6533118B2 (ja) * 2015-08-05 2019-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20180052281A1 (en) * 2016-08-16 2018-02-22 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor device and semiconductor package structure
US10698156B2 (en) 2017-04-27 2020-06-30 The Research Foundation For The State University Of New York Wafer scale bonded active photonics interposer
WO2019050477A1 (en) 2017-09-06 2019-03-14 Agency For Science, Technology And Research PHOTONIC INTEGRATED CIRCUIT BOX AND METHOD FOR FORMING THE SAME
US10784203B2 (en) * 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10371893B2 (en) * 2017-11-30 2019-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect device and method
FR3077652B1 (fr) * 2018-02-05 2022-05-27 Commissariat Energie Atomique Puce photonique a structure de collimation integree
US10274678B1 (en) * 2018-03-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming photonic devices
JP7112254B2 (ja) * 2018-05-31 2022-08-03 ルネサスエレクトロニクス株式会社 半導体モジュールおよび半導体モジュールを用いた通信方法
US10777430B2 (en) 2018-06-27 2020-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated package and method forming same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103217740A (zh) * 2012-01-18 2013-07-24 国际商业机器公司 硅光子芯片光学耦合结构
US20190250326A1 (en) * 2015-12-14 2019-08-15 Intel Corporation Substrate integrated waveguide
US20190295943A1 (en) * 2016-09-26 2019-09-26 Intel Corporation Preformed interlayer connections for integrated circuit devices
CN110637246A (zh) * 2017-05-17 2019-12-31 法国原子能源和替代能源委员会 具有集成准直结构的光子芯片
CN109216334A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 光子封装件及其形成方法
CN109799577A (zh) * 2017-11-17 2019-05-24 三星电子株式会社 半导体器件及为半导体衬底提供垂直光学通孔的方法
CN110648974A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 光子器件和形成光子器件方法
CN110646898A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 形成光子半导体器件的方法和光子系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116859522A (zh) * 2023-08-30 2023-10-10 之江实验室 光栅耦合器、光芯片系统及光栅耦合器的制备方法
CN116859522B (zh) * 2023-08-30 2024-01-09 之江实验室 光栅耦合器、光芯片系统及光栅耦合器的制备方法

Also Published As

Publication number Publication date
KR20210095549A (ko) 2021-08-02
US11614592B2 (en) 2023-03-28
US20230236372A1 (en) 2023-07-27
TW202133258A (zh) 2021-09-01
US20210223489A1 (en) 2021-07-22
KR102486221B1 (ko) 2023-01-06
TWI768671B (zh) 2022-06-21
CN113156578B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
CN113156578B (zh) 半导体器件和制造方法
US20220320029A1 (en) Dummy Structure of Stacked and Bonded Semiconductor Device
CN114830003B (zh) 用于封装内光互连的垂直集成光子小芯片
US11417698B2 (en) Semiconductor package and method of forming the same
US11830841B2 (en) Semiconductor package and method for manufacturing the same
US9478939B2 (en) Light coupling device and methods of forming same
US20220342150A1 (en) Photonic integrated circuit packaging architecture
TWI830800B (zh) 積體電路封裝件
US20220328552A1 (en) Semiconductor package and method of forming the same
KR102480685B1 (ko) 반도체 디바이스 및 제조 방법
US11973095B2 (en) Method for forming chip package with second opening surrounding first opening having conductive structure therein
US20240061195A1 (en) Package assembly and manufacturing method thereof
US20230384517A1 (en) Structure and process for photonic packages
US20240210636A1 (en) Package structure
KR102450735B1 (ko) 반도체 디바이스 및 제조 방법
US20240069277A1 (en) Semiconductor package and manufacturing method thereof
US20240077669A1 (en) Integrated circuit package and method of forming same
US20230258881A1 (en) Package structure, semiconductor device and method of fabricating the same
CN117476472A (zh) 光电集成式半导体封装结构及其制备方法
CN117457625A (zh) 封装件、半导体封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant