Nothing Special   »   [go: up one dir, main page]

CN113098415B - 以太网发射器的驱动器及其控制方法 - Google Patents

以太网发射器的驱动器及其控制方法 Download PDF

Info

Publication number
CN113098415B
CN113098415B CN202110345085.7A CN202110345085A CN113098415B CN 113098415 B CN113098415 B CN 113098415B CN 202110345085 A CN202110345085 A CN 202110345085A CN 113098415 B CN113098415 B CN 113098415B
Authority
CN
China
Prior art keywords
switch
signal
voltage
driver
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110345085.7A
Other languages
English (en)
Other versions
CN113098415A (zh
Inventor
庄志禹
华羽峰
何飒
黄怡仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianyun Technology Hangzhou Co ltd
Original Assignee
Lianyun Technology Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lianyun Technology Hangzhou Co ltd filed Critical Lianyun Technology Hangzhou Co ltd
Priority to CN202110345085.7A priority Critical patent/CN113098415B/zh
Publication of CN113098415A publication Critical patent/CN113098415A/zh
Priority to US17/709,737 priority patent/US11700154B2/en
Application granted granted Critical
Publication of CN113098415B publication Critical patent/CN113098415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/10—Current supply arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本公开提供以太网发射器的驱动器及其控制方法，该驱动器具有通过传输线连接以太网接收器的第一输出端口和第二输出端口，包括：信号转换模块，用于将上级电路提供的差分电流信号转换成第一电压信号和第二电压信号；第一驱动模块，连接在信号转换模块的第一输出端和第一输出端口间，用于调整第一电压信号的摆幅以在第一输出端口得到第一输出信号，第一输出信号的电压值等于第一电压信号；第二驱动模块，连接在信号转换模块的第二输出端和第二输出端口间，用于调整第二电压信号的摆幅以在第二输出端口得到第二输出信号，第二输出信号的电压值等于第二电压信号。本公开以较小面积架构使以太网发射器满足10BASE‑T模式的大输出摆幅要求。

Description

以太网发射器的驱动器及其控制方法
技术领域
本公开涉及以太网收发器的技术领域，具体涉及一种以太网发射器的驱动器及其控制方法。
背景技术
根据SPEC(Standard Performance Evaluation Corporation)要求，GBE(GigabitEthernet，千兆以太网)在10BASE-T模式下其发射器的输出摆幅要在4.4～5.6V，在100BASE-TX和1000BASE-T模式下其发射器的输出摆幅要在1.9～2.1V。然而，发射器的传统驱动器在10BASE-T模式下无法使发射器具有满足要求的输出摆幅。
相关技术中采用电压驱动器(voltage mode driver)搭配电流驱动器(currentmode driver)一起驱动负载的方式来增加发射器的输出摆幅，其中，电压驱动器本质是电阻分压，输出信号的差分摆幅必然小于输入信号VDD，因而电压驱动器通过搭配电流驱动器来使输出信号摆幅增大到输入信号VDD的一倍值和二倍值之间；电流驱动器的理想输出阻抗极大，因而理论上电压驱动器搭配电流驱动器的整体输出阻抗由电压驱动器决定，电压驱动器独自较容易实现阻抗的匹配。
但是，上述电压驱动器搭配电流驱动器的架构存在如下缺点：电压驱动器和电流驱动器各自需要一个运算放大器搭建，运算放大器的面积是常规电阻或晶体管这些器件的十几倍，因而电压驱动器搭配电流驱动器后整体面积庞大，从而导致高频的回波损耗(return loss)严重。
发明内容
为了解决上述技术问题，本公开提供了一种以太网发射器的驱动器及其控制方法，能够以较小面积的架构使发射器满足10BASE-T模式的大输出摆幅要求。
本公开的第一方面提供了一种太网发射器的驱动器，所述驱动器具有第一输出端口和第二输出端口，所述第一输出端口和所述第二输出端口通过传输线连接以太网接收器，所述驱动器包括信号转换模块、第一驱动模块和第二驱动模块，其中，
所述信号转换模块连接上级电路，用于将所述上级电路提供的差分电流信号转换成第一电压信号和第二电压信号，并分别传输至所述第一驱动模块和所述第二驱动模块；
所述第一驱动模块连接在所述信号转换模块的第一输出端和所述第一输出端口之间，用于调整所述第一电压信号的摆幅以在所述第一输出端口得到第一输出信号，其中，所述第一输出信号的电压值等于所述第一电压信号的电压值；
所述第二驱动模块连接在所述信号转换模块的第二输出端和所述第二输出端口之间，用于调整所述第二电压信号的摆幅以在所述第二输出端口得到第二输出信号，其中，所述第二输出信号的电压值等于所述第二电压信号的电压值。
可选地，所述第一驱动模块包括第一电压驱动单元、第二电压驱动单元和第一阻抗匹配单元；
所述第一电压驱动单元和所述第一阻抗匹配单元，串联在所述信号转换模块的第一输出端和所述第一输出端口之间，且与所述第二电压驱动单元并联，使所述第一驱动模块的第一等效阻抗与所述以太网接收器中驱动器的等效阻抗之间阻抗匹配；
所述第二驱动模块包括第三电压驱动单元、第四电压驱动单元和第二阻抗匹配单元；
所述第三电压驱动单元和所述第二阻抗匹配单元，串联在所述信号转换模块的第二输出端和所述第二输出端口之间，且与所述第四电压驱动单元并联，使所述第二驱动模块的第二等效阻抗与所述以太网接收器中驱动器的等效阻抗之间阻抗匹配。
可选地，所述信号转换模块包括运算放大器、第一转换单元和第二转换单元，其中，
所述运算放大器的第一输入端和第二输入端分别连接所述上级电路，用于将所述差分电流信号转换为差分电压信号；
所述第一转换单元包括：第一PMOS管和第一NMOS管，二者的漏极皆连接所述第一驱动模块的输入端，二者的栅极皆连接所述运算放大器的第一输出端，所述第一PMOS管的源极连接供电端，所述第一NMOS管的源极接地，其中，所述第一PMOS管的漏极输出所述第一电压信号；第一电阻，串接在所述运算放大器的第一输入端与所述第一PMOS管的漏极之间；
所述第二转换单元包括：第二PMOS管和第二NMOS管，二者的漏极皆连接所述第二驱动模块的输入端，二者的栅极皆连接所述运算放大器的第二输出端，所述第二PMOS管的源极连接所述供电端，所述第二NMOS管的源极接地，其中，所述第二PMOS管的漏极输出所述第二电压信号；第二电阻，串联在所述运算放大器的第二输入端与所述第二PMOS管的漏极之间。
可选地，所述第一电压驱动单元包括：第三PMOS管和第三NMOS管，二者的漏极相连于第一节点，二者的栅极皆连接所述运算放大器的第一输出端，所述第三PMOS管的源极连接所述供电端，所述第三NMOS管的源极接地；第三电阻，串接在所述信号转换模块的第一输出端和所述第一节点之间；
所述第二电压驱动单元包括：第四PMOS管和第四NMOS管，二者的漏极皆连接所述第一输出端口，二者的栅极皆连接所述运算放大器的第一输出端，所述第四PMOS管的源极连接所述供电端，所述第四NMOS管的源极接地；第四电阻，串接在所述信号转换模块的第一输出端和所述第一输出端口之间；
所述第一阻抗匹配单元包括：第五电阻，串接在所述第一节点和所述第一输出端口之间。
可选地，所述第三电压驱动单元包括：第五PMOS管和第五NMOS管，二者的漏极相连于第二节点，二者的栅极皆连接所述运算放大器的第二输出端，所述第五PMOS管的源极连接所述供电端，所述第五NMOS管的源极接地；第六电阻，串接在所述信号转换模块的第二输出端和所述第二节点之间；
所述第四电压驱动单元包括：第六PMOS管和第六NMOS管，二者的漏极皆连接所述第二输出端口，二者的栅极皆连接所述运算放大器的第二输出端，所述第六PMOS管的源极连接所述供电端，所述第六NMOS管的源极接地；第七电阻，串接在所述信号转换模块的第二输出端和所述第二输出端口之间；
所述第二阻抗匹配单元包括：第八电阻，串接在所述第二节点和所述第二输出端口之间。
可选地，比值为M，所述第三NMOS管的宽长比与所述第一NMOS管的宽长比的比值为M，其中，M＞40；
所述第四PMOS管的宽长比与所述第一PMOS管的宽长比的比值为N，所述第四NMOS管的宽长比与所述第一NMOS管的宽长比的比值为N，其中，N＞40；
所述第五PMOS管的宽长比与所述第二PMOS管的宽长比的比值为M，所述第五NMOS管的宽长比与所述第二NMOS管的宽长比的比值为M；
所述第六PMOS管的宽长比与所述第二PMOS管的宽长比的比值为N，所述第六NMOS管的宽长比与所述第二NMOS管的宽长比的比值为N。
可选地，所述第三电阻与所述第五电阻的电阻比值为Y，所述第四电阻与所述第五电阻的电阻比值为Z，其中，Y＞100，Z＞100；
所述第六电阻与所述第八电阻的电阻比值为Y，所述第七电阻与所述第八电阻的电阻比值为Z。
可选地，所述第一阻抗匹配单元和所述第二阻抗匹配单元的阻值均与所述以太网接收器中驱动器的等效阻抗的阻值相等，且与所述传输线的特性阻抗阻值相等。
可选地，所述驱动器还包括模式切换模块，所述模式切换模块包括第一切换单元、第二切换单元和控制器，其中，
所述第一切换单元包括：第一开关，串接在所述信号转换模块的第一输出端和所述第一节点之间；第二开关，设在所述信号转换模块的第一输出端和所述第三电阻的连线上；第三开关，设在所述信号转换模块的第一输出端和所述第四电阻的连线上；第四开关，设在所述第四PMOS管栅极和所述运算放大器的连线上；第五开关，设在所述第四NMOS管栅极和所述运算放大器的连线上；
所述第二切换单元包括：第六开关，串接在所述信号转换模块的第二输出端和所述第二节点之间；第七开关，设在所述信号转换模块的第二输出端和所述第六电阻的连线上；第八开关，设在所述信号转换模块的第二输出端和所述第七电阻的连线上；第九开关，设在所述第六PMOS管栅极和所述运算放大器的连线上；第十开关，设在所述第六NMOS管栅极和所述运算放大器的连线上；
所述控制器用于控制所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第六开关、所述第七开关、所述第八开关、所述第九开关和所述第十开关的开关状态，使所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第七开关、所述第八开关、所述第九开关和所述第十开关的开关状态一致，且与所述第一开关的开关状态相反，所述第一开关和所述第六开关的开关状态一致。
本公开的第二方面提供了一种驱动器的控制方法，用于对第一方面中最后一种可选驱动器进行控制，所述控制方法包括：
接收模式选择指令；
判断所述模式选择指令是选择10BASE-T模式以太网的指令还是选择100BASE-TX/1000BASE-T模式以太网的指令；
在所述模式选择指令是选择10BASE-T模式以太网指令的情况下，控制所述第一开关和所述第六开关断开，并且控制所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第七开关、所述第八开关、所述第九开关和所述第十开关闭合；
在所述模式选择指令为选择100BASE-TX/1000BASE-T模式以太网指令的情况下，控制所述第一开关和所述第六开关闭合，并且控制所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第七开关、所述第八开关、所述第九开关和所述第十开关断开。
本公开的有益效果是：
本公开的以太网发射器的驱动器中，信号转换模块将上级电路提供的差分电流信号转换成差分的第一电压信号和第二电压信号，第一驱动模块调整第一电压信号的摆幅以在第一输出端口得到第一输出信号，第二驱动模块调整第二电压信号的摆幅以在第二输出端口得到第二输出信号，其中，第一输出信号的电压值等于第一电压信号，第二输出信号的电压值等于第二电压信号，因而第一输出端口和第二输出端口作为驱动器的两输出端口能够使以太网发射器满足10BASE-T模式的大输出摆幅要求；并且，第一驱动模块和第二驱动模块各自结合信号转换模块构成了一个电压驱动器，两个电压驱动器能够共用一个放大器搭建，从而该驱动器能够以较小面积架构使以太网发射器满足10BASE-T模式的大输出摆幅要求。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
图1示出本公开实施例中驱动器的一种结构图；
图2示出本公开实施例中驱动器的另一种结构图；
图3示出本公开实施例中驱动器的一种电路图；
图4示出本公开实施例中驱动器所采用原理的一种电路图；
图5示出图4所示电路求输出端等效电阻的小信号模型；
图6示出本公开实施例中驱动器的另一种电路图；
图7示出图6所示驱动器应用于100BASE-TX/1000BASE-T模式的等效电路图；
图8示出本公开实施例中驱动器的控制方法流程图。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
图1所示为本公开实施例中以太网发射器的驱动器的一种结构图。参照图1，驱动器具有第一输出端口PAD1和第二输出端口PAD2，第一输出端口PAD1和第二输出端口PAD2通过传输线连接以太网接收器。驱动器还包括信号转换模块110、第一驱动模块120和第二驱动模块130，其中，信号转换模块110连接上级电路，用于将上级电路提供的差分电流信号I-和I+转换成第一电压信号V-和第二电压信号V+，并分别传输至第一驱动模块120和第二驱动模块130；第一驱动模块120连接在信号转换模块110的第一输出端B1和第一输出端口PAD1之间，用于调整第一电压信号V-的摆幅以在第一输出端口PAD1得到第一输出信号V1，其中，第一输出信号V1的电压值等于第一电压信号V-的电压值；第二驱动模块130连接在信号转换模块110的第二输出端B2和第二输出端口PAD2之间，用于调整第二电压信号V+的摆幅以在第二输出端口PAD2得到第二输出信号V2，其中，第二输出信号V2的电压值等于第二电压信号V+的电压值。第二输出信号V2与第一输出信号V1的电压差值即为太网接收器接收的差分电压。该驱动器可以在10BASE-T模式下差分输出摆幅在4.4～5.6V范围内。
图2所示为本公开实施例中以太网发射器的驱动器的另一种结构图。参照图2，第一驱动模块120包括第一电压驱动单元121、第二电压驱动单元122和第一阻抗匹配单元123。第一电压驱动单元121和第一阻抗匹配单元123，串联在信号转换模块110的第一输出端B1和第一输出端口PAD1之间，且与第二电压驱动单元122并联，使从第一输出端口PAD1往里看，第一驱动模块120的第一等效阻抗Ro1与以太网接收器中驱动器的等效阻抗之间阻抗匹配。第二驱动模块130包括第三电压驱动单元131、第四电压驱动单元132和第二阻抗匹配单元133。第三电压驱动单元131和第二阻抗匹配单元133，串联在信号转换模块110的第二输出端B2和第二输出端口PAD2之间，且与第四电压驱动单元132并联，使从第二输出端口PAD2往里看，第二驱动模块130的第二等效阻抗Ro2与以太网接收器中驱动器的等效阻抗之间阻抗匹配。该驱动器可以在10BASE-T模式下差分输出摆幅在4.4～5.6V范围内。
图3所示为驱动器的一种电路图。下面结合图3对驱动器中各模块的电路结构进行详细介绍。
(一)信号转换模块110的电路结构
信号转换模块110包括运算放大器OTA、第一转换单元和第二转换单元。
运算放大器OTA的第一输入端A1和第二输入端A2分别连接上级电路，用于将差分电流信号I-和I+转换为差分电压信号。
第一转换单元包括：第一PMOS管PM1、第一NMOS管NM1和第一电阻R1。第一PMOS管PM1和第一NMOS管NM1的漏极连接后作为信号转换模块110的第一输出端B1且连接第一驱动模块120的输入端，第一PMOS管PM1和第一NMOS管NM1的栅极皆连接运算放大器OTA的第一输出端C1，第一PMOS管PM1的源极连接供电端Vcc，第一NMOS管NM1的源极接地，其中，第一PMOS管PM1的漏极(即信号转换模块110的第一输出端B1)输出第一电压信号V-。第一电阻R1串接在运算放大器OTA的第一输入端A1与第一PMOS管PM1的漏极之间。
第二转换单元包括：第二PMOS管PM2、第二NMOS管NM2和第二电阻R2。第二PMOS管PM2和第二NMOS管NM的漏极接后作为信号转换模块110的第二输出端B2且连接第二驱动模块130的输入端，第二PMOS管PM2和第二NMOS管NM的栅极皆连接运算放大器OTA的第二输出端C2，第二PMOS管PM2的源极连接供电端Vcc，第二NMOS管NM2的源极接地，其中，第二PMOS管PM2的漏极(即信号转换模块110的第二输出端B2)输出第二电压信号V+。第二电阻R2串联在运算放大器OTA的第二输入端A2与第二PMOS管PM2的漏极之间。
进一步，运算放大器OTA的第一输入端A1为运算放大器OTA的同相输入端，运算放大器OTA的第二输入端A2为运算放大器OTA的反相输入端；运算放大器OTA的第一输出端C1为运算放大器OTA的反相输出端，运算放大器OTA的第二输出端C2为运算放大器OTA的同相输出端。
该信号转换模块110中，运算放大器OTA结合第一PMOS管PM1、第一NMOS管NM1和第一电阻R1以及结合第二PMOS管PM2、第二NMOS管NM2和第二电阻R2构成了一个差分的跨阻放大器，从而基于差分的跨阻放大器实现了差分电流信号I-和I+切换为差分电压信号(即第一电压信号V-和第二电压信号V+)的目的。
(二)第一驱动模块120的电路结构
第一电压驱动单元121包括：第三电阻R3、第三PMOS管PM3和第三NMOS管NM3。第三PMOS管PM3和第三NMOS管NM3的漏极相连于第一节点EC1，第三PMOS管PM3和第三NMOS管NM3的栅极皆连接运算放大器OTA的第一输出端C1，第三PMOS管PM3的源极连接供电端Vcc，第三NMOS管NM3的源极接地。第三电阻R3串接在信号转换模块110的第一输出端B1和第一节点EC1之间。
第二电压驱动单元122包括：第四电阻R4、第四PMOS管PM4和第四NMOS管NM4。第四PMOS管PM4和第四NMOS管NM4的漏极相连后的节点TX1连接第一输出端口PAD1，第四PMOS管PM4和第四NMOS管NM4的栅极皆连接运算放大器OTA的第一输出端C1，第四PMOS管PM4的源极连接供电端Vcc，第四NMOS管NM4的源极接地。第四电阻R4串接在信号转换模块110的第一输出端B1和第一输出端口PAD1之间。
第一阻抗匹配单元123包括：第五电阻R5，串接在第一节点EC1和第一输出端口PAD1之间。
该第一驱动模块120中，第三PMOS管PM3、第一PMOS管PM1、第三NMOS管NM3与第一NMOS管NM1的栅源电压均相等，因而在第三PMOS管PM3宽长比与第一PMOS管PM1宽长比的比值为M、且第三NMOS管NM3宽长比与第一NMOS管NM1宽长比的比值为M的情况下，记：第一PMOS管PM1、第一NMOS管NM1支路上流出的电流为I，则第三PMOS管PM3、第三NMOS管NM3支路上流出的电流为M·I(以下描述中，若无特别说明，I和M采用此处释义)。
同理，由于第四PMOS管PM4、第一PMOS管PM1、第四NMOS管NM4与第一NMOS管NM1的栅源电压均相等，因而在第四PMOS管PM4宽长比与第一PMOS管PM1宽长比的比值为N、且第四NMOS管NM4宽长比与第一NMOS管NM1宽长比的比值为N的情况下，则第四PMOS管PM4、第四NMOS管NM4支路上流出的电流为N·I(以下描述中，若无特别说明，N采用此处释义)。
需要说明的是，先调节第三电阻R3与第五电阻R5的电阻比值则能够调节第一输出信号V1的电压值，在第三电阻R3与第五电阻R5的电阻比值调节完成后再调节第四电阻R4与第五电阻R5的电阻比值则能够调节第一等效阻抗Ro1。当第五电阻R5的电阻固定，则可以先通过调节第三电阻R3的阻值来调节第一输出信号V1的电压值，再通过调节第四电阻R4的阻值来调节第一等效阻抗Ro1。
(三)第二驱动模块130的电路结构
第三电压驱动单元131包括：第六电阻R6、第五PMOS管PM5和第五NMOS管NM5。第五PMOS管PM5和第五NMOS管NM5的漏极相连于第二节点EC2，第五PMOS管PM5和第五NMOS管NM5的栅极皆连接运算放大器OTA的第二输出端C2，第五PMOS管PM5的源极连接供电端Vcc，第五NMOS管NM5的源极接地。第六电阻R6串接在信号转换模块110的第二输出端B2和第二节点EC2之间。
第四电压驱动单元132包括：第七电阻R7、第六PMOS管PM6和第六NMOS管NM6。第六PMOS管PM6和第六NMOS管NM6的漏极相连后的节点TX2连接第二输出端口PAD2，第六PMOS管PM6和第六NMOS管NM6的栅极皆连接运算放大器OTA的第二输出端C2，第六PMOS管PM6的源极连接供电端Vcc，第六NMOS管NM6的源极接地。第七电阻R7串接在信号转换模块110的第二输出端B2和第二输出端口PAD2之间。
第二阻抗匹配单元133包括：第八电阻R8，串接在第二节点EC2和第二输出端口PAD2之间。
该第二驱动模块130中，第五PMOS管PM5的宽长比与第二PMOS管PM2的宽长比的比值为M，第五NMOS管NM5的宽长比与第二NMOS管NM2的宽长比的比值为M；第六PMOS管PM6的宽长比与第二PMOS管PM2的宽长比的比值为N，第六NMOS管NM6的宽长比与第二NMOS管NM2的宽长比的比值为N。
由于第三电压驱动单元131的结构类似于上述第一电压驱动单元121，第四电压驱动单元132的结构类似于上述第二电压驱动单元122，第二阻抗匹配单元133的结构类似于上述第一阻抗匹配单元123，因而第二驱动模块130的具体工作原理可以参照第一驱动模块120的相关描述，此处不再赘述。以下对第一驱动模块120的工作原理进行说明。
第一阻抗匹配单元123的阻值与以太网接收器中驱动器的等效阻抗R0的阻值相等，且与传输线140的特性阻抗阻值相等。一般地，传输线140的特性阻抗的阻值为50Ohm。
第一电压信号V-和第一输出信号V1的比值K具有以下公式(1)所示的表达式。
Figure BDA0003000413450000111
上述公式(1)中，I1为第一电阻R1上流过的电流，I2为以太网接收器中驱动器的等效阻抗R0(以下亦称外界等效阻抗)上流过的电流，Y为第三电阻R3和第五电阻R5的电阻比值(即R3＝Y·R5)，以及，第三PMOS管PM3宽长比与第一PMOS管PM1宽长比的比值以及第三NMOS管NM3宽长比与第一NMOS管NM1宽长比的比值相同且均为M，第四PMOS管PM4宽长比与第一PMOS管PM1宽长比的比值以及第四NMOS管NM4宽长比与第一NMOS管NM1宽长比的比值相同且均为N。I作为第一PMOS管PM1、第一NMOS管NM1支路上流出的电流，由上级电路输入的差分电流信号决定。
由公式(1)可知，第一电阻R1和外界等效阻抗R0的电阻比值、M、N这三个参数恒定的情况下，K由Y决定；差分电流信号决定第一电压信号V-的大小，进而在K确定后差分电流信号影响第一输出信号V1的大小。因而，对于恒定的第一电压信号V-来说，Y可以作为一个调节第一输出信号V1电压值的数值，具体基于第一输出信号V1电压值的大小需求而根据M、N和X设定，其中，X为第一电阻R1与外界等效阻抗R0的比值(即R1＝X·R0)。
具体地，第一输出信号V1的电压值等于第一电压信号V-(即V1＝V-)要求第三电阻R3和第五电阻R5的电阻比值Y由公式(2)确定。
Figure BDA0003000413450000121
该驱动器电路中，从节点TX1看第三电阻R3和第五电阻R5的等效电阻Re1的取值如以下公式(3)，从节点TX1看第四电阻R4的等效电阻Re2的取值如以下公式(4)。
Figure BDA0003000413450000122
Figure BDA0003000413450000123
针对图3所示驱动器电路，表示等效电阻Re1取值的公式(3)和表示等效电阻Re2取值的公式(4)依图4和图5进行推导。
参照图4，晶体管M1'和晶体管M2'的源极皆连接供电端Vdd且栅极皆连接运算放大器OTA'的输出端，晶体管M2'的漏极TX'通过电阻R2'连接晶体管M1'的漏极Vout'，晶体管M1'的漏极Vout'通过电阻R1'接地，晶体管M2'的漏极TX'还通过电阻RL接地(电阻RL在此充当负载电阻)，其中，晶体管M2'与晶体管M1'的宽长比值为n，电阻R1'与电阻RL的电阻比值为n。同理于上述分析，晶体管M2'与晶体管M1'的宽长比值为n，因而晶体管M2'支路上的电流I2'为晶体管M1'支路上电流I1'的n倍，这样在电阻R1'与电阻RL的电阻比值为n的情况下，晶体管M1'的输出端Vout'和晶体管M2'的输出端TX'是等电压的。这里需要注意的是，由于晶体管M1'的输出端Vout'和晶体管M2'的输出端TX'是等电压的，因而电阻R2'上无压降，即该电路中即无电压损失也无电流损失。
图5示出图4所示电路求输出端等效电阻的小信号模型。参照图5，由于晶体管M1'和晶体管M2'自身内阻很大，图中已将其忽略；由于晶体管M2'与晶体管M1'的宽长比比值为n，所以晶体管M2'的小信号电流gm2与晶体管M1'的小信号电流gm1存在公式(5)所示的关系：
gm2＝n·gm1 (5)
需要说明的是，图4所示电路中，运算放大器OTA'将晶体管M1'漏极Vout'电压钳位在运算放大器OTA'反相输入端电压Vin上，因而晶体管M2'的漏极TX'具有电压Vin。最终晶体管M2'漏极TX'的电压Vin的表达式如公式(6)所示，晶体管M2'漏极TX'的干路电流I'的表达式如公式(7)所示。
Figure BDA0003000413450000131
Figure BDA0003000413450000132
公式(6)和公式(7)中，VXA为运算放大器OTA'输出端的电压，VX为运算放大器OTA'反向输入端的电压。由于运算放大器OTA'的增益很大，因此VX≈0，所以等效输出电阻Req的表达式如公式(8)所示，该电路在信号无损条件下实现了输出阻抗的改变。
Figure BDA0003000413450000133
基于上述结合图4和图5推导的公式(8)，在图3所示电路存在关系R1＝X·R0的情况下，第三电阻R3和第五电阻R5串联后的等效电阻Re1具有公式(3)所示的表达式，第四电阻R4的等效电阻Re2具有公式(4)所示的表达式。
接下来，图3所示电路中由于从节点TX1看第一等效阻抗Ro1为等效电阻Re1和等效电阻Re2的并联电阻，则第一等效阻抗Ro1的表达式如以下公式(9)所示。
Figure BDA0003000413450000134
在R5＝Y·R3的情况下，公式(9)结合公式(1)、公式(3)和公式(4)可推知：要使Ro1＝R0，则调节第四电阻R4的电阻值使得第四电阻R4与第五电阻R5的电阻比值Z的表达式为公式(10)。
Figure BDA0003000413450000135
由于外界等效阻抗R0与第五电阻R5的电阻比值确定后，结合公式(10)可知，第四电阻R4与第五电阻R5的电阻比值Z为一个能够调节第一等效阻抗Ro1的数值，具体是根据X和Y来确定数值以使得第一等效阻抗Ro1等于外界等效阻抗R0。
实际电路中，由于晶体管自身存在电阻和寄生电容，因而设置：M以及N皆大于40，Y＞100，Z＞100，这样使得电路中各MOS管自身电阻和寄生电容对驱动器电路精确度带来的不利影响能够忽略不计。
针对图3所示驱动器电路，在R0＝50ohm的情况下，下面给出一组典型值：R5＝50ohm，Y＝138，Z＝142，M＝N＝47，X＝70以及R4＝7100ohm，继而Re1＝R5·139/71≈2·R5＝100ohm，Re2＝100ohm，则第一等效阻抗Ro1＝50ohm，即Ro1＝R0。值得注意的是，这里的一组取值并不表示对本公开的限定，只是给出满足Ro1＝R0以及V1＝V-的示例性数据。
图3所示电路中，第一驱动模块120和信号转换模块110结合构成第一电压驱动器，第二驱动模块130和信号转换模块110结合构成第二电压驱动器，这样两个电压驱动器能够共用一个放大器搭建，因而该驱动器通过信号转换模块110、第一驱动模块120、第二驱动模块130相结合达到以小面积架构实现大输出摆幅的目的，能够较好满足以太网发射器10BASE-T模式下的大输出摆幅要求；并且，上述第一驱动模块120和第二驱动模块130的具体搭建电路还使得驱动器能够较好地实现阻抗匹配。
图6所示为驱动器的另一种电路图，参照图6，驱动器还包括模式切换模块，模式切换模块包括第一切换单元、第二切换单元和控制器(图中未示出)。第一切换单元分别连接第一电压驱动单元121和第二电压驱动单元122，第二切换单元分别连接第三电压驱动单元131和第四电压驱动单元132，控制器分别连接第一切换单元和第二切换单元。
控制器在接收到选择10BASE-T模式以太网指令的情况下，控制第一切换单元和第二切换单元为10BASE-T模式状态，以使第一电压驱动单元121、第二电压驱动单元122、第三电压驱动单元131和第四电压驱动单元132都工作，该以太网发射器的驱动器处于10BASE-T模式。控制器在接收到选择100BASE-TX/1000BASE-T模式以太网指令的情况下，控制第一切换单元和第二切换单元为100BASE-TX/1000BASE-T模式状态，以使第一电压驱动单元121和第三电压驱动单元131工作，第二电压驱动单元122和第四电压驱动单元132不接入电路，该以太网发射器的驱动器处于100BASE-TX/1000BASE-T模式。通过模式切换模块用一个驱动器就可同时满足10BASE-T、100BASE-TX和1000BASE-T模式下SPEC要求，节省静态功耗。
第一切换单元包括：第一开关S1，串接在信号转换模块110的第一输出端B1和第一节点EC1之间；第二开关S2，设在信号转换模块110的第一输出端B1和第三电阻R3的连线上；第三开关S3，设在信号转换模块110的第一输出端B1和第四电阻R4的连线上；第四开关S4，设在第四PMOS管PM4栅极和运算放大器OTA的连线上；第五开关S5，设在第四NMOS管NM4栅极和运算放大器OTA的连线上。
第二切换单元包括：第六开关S6，串接在信号转换模块110的第二输出端B2和第二节点EC2之间；第七开关S7，设在信号转换模块110的第二输出端B2和第六电阻R6的连线上；第八开关S8，设在信号转换模块110的第二输出端B2和第七电阻R7的连线上；第九开关S9，设在第六PMOS管PM6栅极和运算放大器OTA的连线上；第十开关S10，设在第六NMOS管NM6栅极和运算放大器OTA的连线上。
控制器分别连接第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9和第十开关S10，用于控制第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9和第十开关S10的开关状态，使第二开关S2、第三开关S3、第四开关S4、第五开关S5、第七开关S7、第八开关S8、第九开关S9和第十开关S10的开关状态一致，且与第一开关S1的开关状态相反，第一开关S1和第六开关S6的开关状态一致。
图6所示的驱动器电路，在第一开关S1和第六开关S6均闭合，并且第二开关S2、第三开关S3、第四开关S4、第五开关S5、第七开关S7、第八开关S8、第九开关S9和第十开关S10均断开的情况下，等效电路图如图7所示。只有第一电压驱动单元121和第三电压驱动单元131中的部分元器件接入电路中，从TX1端往第一电压驱动单元121看得到的等效阻抗Z11等于0，从TX1端往第二电压驱动单元122看得到的等效阻抗Z12为无穷大，从TX1端往第一驱动模块120看得到第一等效阻抗Ro1，此时第一等效阻抗Ro1的阻值等于第一阻抗匹配单元123的阻值，因第一阻抗匹配单元123的阻值与外界等效阻抗R0的阻值要相同，此时第一等效阻抗Ro1与外界等效阻抗R0匹配。第二驱动模块130的阻抗情况同理，此处不再赘述。
对于图7所示电路图，信号转换模块110的第一输出端B1和第一节点EC1直接连接，信号转换模块110的第二输出端B2和第二节点EC2直接连接。应当理解的是，由于第一节点EC1直接连接号转换模块110的第一输出端B1，第二节点EC2直接连接信号转换模块110的第二输出端B2，因而第一节点EC1的电压和第二节点EC2的电压由信号转换模块110接收的差分电流信号控制。该电路中，第一驱动模块120的第一等效阻抗为第五电阻R5，由于第五电阻R5的电阻值与外界等效阻抗R0相同(即R5＝R0)，因而驱动器的等效输出阻抗与外界等效阻抗R0匹配；并且，由于R5＝R0，因而节点TX1作为驱动器的一个电压生成端生成电压VTX1是第一节点EC1电压VEC1的二分之一，即VTX1＝VEC1/2。同样，节点TX2作为驱动器的另一个电压生成端生成电压VTX2是第二节点EC2电压VEC2的二分之一，即VTX2＝VEC2/2。驱动器生成的两个电压对应为运算放大器OTA所控制电压VEC1、VEC2的二分之一，基于以太网10BASE-T模式与100BASE-TX/1000BASE-T模式的输出摆幅约成倍数关系，因而此情况下的电路对应100BASE-TX/1000BASE-T模式下的驱动器电路，且满足阻抗匹配需求。
图6所示的驱动器电路，在第一开关S1和第六开关S6均断开，并且第二开关S2、第三开关S3、第四开关S4、第五开关S5、第七开关S7、第八开关S8、第九开关S9和第十开关S10均闭合的情况下，等效电路图如图3所示，第一驱动模块120中的第一电压驱动单元121和第二电压驱动单元122皆接入电路中。只要等效阻抗Z11和第一阻抗匹配单元123串接后与阻抗Z12的并接电阻等于外界等效阻抗R0，就可以进一步确保10BASE-T模式下实现阻抗匹配。第二驱动模块130的阻抗情况同理。驱动器如上所述对应10BASE-T模式，且以较小面积架构使以太网发射器满足10BASE-T模式下的阻抗匹配以及大输出摆幅需求。第二驱动模块130的阻抗设置原理同第一驱动模块120，这里不再赘述。本公开提供的驱动器，在实际应用中要根据以上分析结果来匹配电路内各元件。
以第一驱动模块120为例，由于在1000BASE-T模式下，发射器(Transmitter)和接收器(Receiver)共用一条信号线，因此当接收器接收所需信号时需要将信号线中的发射信号减去，图7中第一节点EC1处信号就是用于消除节点TX1处信号所包含的反射信号；而10BASE-T和100BASE-TX模式下，发射器和接收器各用一条信号线。图6所示电路图使得10BASE-T、100BASE-TX、1000BASE-T三种模式下都保留了第一节点EC1处信号，这样有利于提高系统的线性度。第二驱动模块130的信号处理原理类似，这里不再赘述。相对于现有的各种方案，图6所提供的驱动器基于一个运算放大器OTA、12个晶体管、八个电阻以及一些开关搭建，运算放大器的数目相较于现有技术减少，且晶体管、电阻以及开关的数目也较少，因而在电路占用面积方面具有突出优势。
相应于图6所示的以太网发射器的驱动器，本公开还提供了一种对驱动器进行控制的控制方法来实现双模切换，从而使用一个驱动器就能够同时满足10BASE-T、100BASE-TX、1000BASE-T三种模式下SPEC要求，节省静态功耗。图8所示为该控制方法的流程图，该控制方法的执行主体为上述模式切换模块110所包括的控制器。参照图8，该控制方法包括：
步骤S101，接收模式选择指令；
步骤S102，判断模式选择指令是选择10BASE-T模式以太网的指令还是选择100BASE-TX/1000BASE-T模式以太网的指令，其中，若模式选择指令是选择10BASE-T模式以太网的指令则执行步骤S103，若模式选择指令是选择100BASE-TX/1000BASE-T模式以太网的指令则执行步骤S104；
步骤S103，断开第一开关S1和第六开关S6，并且闭合第二开关S2、第三开关S3、第四开关S4、第五开关S5、第七开关S7、第八开关S8、第九开关S9和第十开关S10；
步骤S104，闭合第一开关S1和第六开关S6，并且断开第二开关S2、第三开关S3、第四开关S4、第五开关S5、第七开关S7、第八开关S8、第九开关S9和第十开关S10。
相应于上述以太网发射器的驱动器，本公开还提供了一种以太网发射器，该以太网发射器包括以上所述的任一种驱动器，以通过驱动器生成输出电压(第一输出信号和第二输出信号的差值即为输出电压)，从而在满足阻抗匹配以及10BASE-T模式的大输出摆幅要求下能够避免电路面积大导致的回波损耗严重问题，更进一步还能够通过双模切换使一个驱动器同时满足以太网10BASE-T、100BASE-TX、1000BASE-T三种模式下SPEC的要求，节省静态功耗。
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims (9)

1.一种以太网发射器的驱动器，所述驱动器具有第一输出端口和第二输出端口，所述第一输出端口和所述第二输出端口通过传输线连接以太网接收器，其特征在于，所述驱动器包括信号转换模块、第一驱动模块和第二驱动模块，其中，
所述信号转换模块连接上级电路，用于将所述上级电路提供的差分电流信号转换成第一电压信号和第二电压信号，并分别传输至所述第一驱动模块和所述第二驱动模块；
所述第一驱动模块连接在所述信号转换模块的第一输出端和所述第一输出端口之间，用于调整所述第一电压信号的摆幅以在所述第一输出端口得到第一输出信号，其中，所述第一输出信号的电压值等于所述第一电压信号的电压值；
所述第二驱动模块连接在所述信号转换模块的第二输出端和所述第二输出端口之间，用于调整所述第二电压信号的摆幅以在所述第二输出端口得到第二输出信号，其中，所述第二输出信号的电压值等于所述第二电压信号的电压值；
其中，所述信号转换模块包括运算放大器和第一转换单元，所述运算放大器的第一输入端和第二输入端分别连接所述上级电路，用于将所述差分电流信号转换为差分电压信号；所述第一转换单元包括：第一PMOS管和第一NMOS管，二者的漏极皆连接所述第一驱动模块的输入端，二者的栅极皆连接所述运算放大器的第一输出端，所述第一PMOS管的源极连接供电端，所述第一NMOS管的源极接地，其中，所述第一PMOS管的漏极输出所述第一电压信号；第一电阻，串接在所述运算放大器的第一输入端与所述第一PMOS管的漏极之间；
所述第一驱动模块包括第一电压驱动单元、第二电压驱动单元和第一阻抗匹配单元；所述第一电压驱动单元和所述第一阻抗匹配单元，串联在所述信号转换模块的第一输出端和所述第一输出端口之间，且与所述第二电压驱动单元并联，使所述第一驱动模块的第一等效阻抗与所述以太网接收器中驱动器的等效阻抗之间阻抗匹配，其中，
所述第一电压驱动单元包括：第三PMOS管和第三NMOS管，二者的漏极相连于第一节点，二者的栅极皆连接所述运算放大器的第一输出端，所述第三PMOS管的源极连接所述供电端，所述第三NMOS管的源极接地；第三电阻，串接在所述信号转换模块的第一输出端和所述第一节点之间；
所述第二电压驱动单元包括：第四PMOS管和第四NMOS管，二者的漏极皆连接所述第一输出端口，二者的栅极皆连接所述运算放大器的第一输出端，所述第四PMOS管的源极连接所述供电端，所述第四NMOS管的源极接地；第四电阻，串接在所述信号转换模块的第一输出端和所述第一输出端口之间；
所述第一阻抗匹配单元包括：第五电阻，串接在所述第一节点和所述第一输出端口之间。
2.根据权利要求1所述的驱动器，其特征在于，
所述第二驱动模块包括第三电压驱动单元、第四电压驱动单元和第二阻抗匹配单元；
所述第三电压驱动单元和所述第二阻抗匹配单元，串联在所述信号转换模块的第二输出端和所述第二输出端口之间，且与所述第四电压驱动单元并联，使所述第二驱动模块的第二等效阻抗与所述以太网接收器中驱动器的等效阻抗之间阻抗匹配。
3.根据权利要求2所述的驱动器，其特征在于，所述信号转换模块还包括第二转换单元，其中，
所述第二转换单元包括：第二PMOS管和第二NMOS管，二者的漏极皆连接所述第二驱动模块的输入端，二者的栅极皆连接所述运算放大器的第二输出端，所述第二PMOS管的源极连接所述供电端，所述第二NMOS管的源极接地，其中，所述第二PMOS管的漏极输出所述第二电压信号；第二电阻，串联在所述运算放大器的第二输入端与所述第二PMOS管的漏极之间。
4.根据权利要求3所述的驱动器，其特征在于，
所述第三电压驱动单元包括：第五PMOS管和第五NMOS管，二者的漏极相连于第二节点，二者的栅极皆连接所述运算放大器的第二输出端，所述第五PMOS管的源极连接所述供电端，所述第五NMOS管的源极接地；第六电阻，串接在所述信号转换模块的第二输出端和所述第二节点之间；
所述第四电压驱动单元包括：第六PMOS管和第六NMOS管，二者的漏极皆连接所述第二输出端口，二者的栅极皆连接所述运算放大器的第二输出端，所述第六PMOS管的源极连接所述供电端，所述第六NMOS管的源极接地；第七电阻，串接在所述信号转换模块的第二输出端和所述第二输出端口之间；
所述第二阻抗匹配单元包括：第八电阻，串接在所述第二节点和所述第二输出端口之间。
5.根据权利要求4所述的驱动器，其特征在于，
所述第三PMOS管的宽长比与所述第一PMOS管的宽长比的比值为M，所述第三NMOS管的宽长比与所述第一NMOS管的宽长比的比值为M，其中，M＞40；
所述第四PMOS管的宽长比与所述第一PMOS管的宽长比的比值为N，所述第四NMOS管的宽长比与所述第一NMOS管的宽长比的比值为N，其中，N＞40；
所述第五PMOS管的宽长比与所述第二PMOS管的宽长比的比值为M，所述第五NMOS管的宽长比与所述第二NMOS管的宽长比的比值为M；
所述第六PMOS管的宽长比与所述第二PMOS管的宽长比的比值为N，所述第六NMOS管的宽长比与所述第二NMOS管的宽长比的比值为N。
6.根据权利要求4所述的驱动器，其特征在于，
所述第三电阻与所述第五电阻的电阻比值为Y，所述第四电阻与所述第五电阻的电阻比值为Z，其中，Y＞100，Z＞100；
所述第六电阻与所述第八电阻的电阻比值为Y，所述第七电阻与所述第八电阻的电阻比值为Z。
7.根据权利要求2所述的驱动器，其特征在于，所述第一阻抗匹配单元和所述第二阻抗匹配单元的阻值均与所述以太网接收器中驱动器的等效阻抗的阻值相等，且与所述传输线的特性阻抗阻值相等。
8.根据权利要求4所述的驱动器，其特征在于，所述驱动器还包括模式切换模块，所述模式切换模块包括第一切换单元、第二切换单元和控制器，其中，
所述第一切换单元包括：第一开关，串接在所述信号转换模块的第一输出端和所述第一节点之间；第二开关，设在所述信号转换模块的第一输出端和所述第三电阻的连线上；第三开关，设在所述信号转换模块的第一输出端和所述第四电阻的连线上；第四开关，设在所述第四PMOS管栅极和所述运算放大器的连线上；第五开关，设在所述第四NMOS管栅极和所述运算放大器的连线上；
所述第二切换单元包括：第六开关，串接在所述信号转换模块的第二输出端和所述第二节点之间；第七开关，设在所述信号转换模块的第二输出端和所述第六电阻的连线上；第八开关，设在所述信号转换模块的第二输出端和所述第七电阻的连线上；第九开关，设在所述第六PMOS管栅极和所述运算放大器的连线上；第十开关，设在所述第六NMOS管栅极和所述运算放大器的连线上；
所述控制器用于控制所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第六开关、所述第七开关、所述第八开关、所述第九开关和所述第十开关的开关状态，使所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第七开关、所述第八开关、所述第九开关和所述第十开关的开关状态一致，且与所述第一开关的开关状态相反，所述第一开关和所述第六开关的开关状态一致。
9.一种驱动器的控制方法，用于对权利要求8所述的驱动器进行控制，所述控制方法包括：
接收模式选择指令；
判断所述模式选择指令是选择10BASE-T模式以太网的指令还是选择100BASE-TX/1000BASE-T模式以太网的指令；
在所述模式选择指令是选择10BASE-T模式以太网指令的情况下，控制所述第一开关和所述第六开关断开，并且控制所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第七开关、所述第八开关、所述第九开关和所述第十开关闭合；
在所述模式选择指令为选择100BASE-TX/1000BASE-T模式以太网指令的情况下，控制所述第一开关和所述第六开关闭合，并且控制所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第七开关、所述第八开关、所述第九开关和所述第十开关断开。
CN202110345085.7A 2021-03-31 2021-03-31 以太网发射器的驱动器及其控制方法 Active CN113098415B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110345085.7A CN113098415B (zh) 2021-03-31 2021-03-31 以太网发射器的驱动器及其控制方法
US17/709,737 US11700154B2 (en) 2021-03-31 2022-03-31 Driver of ethernet transmitter and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110345085.7A CN113098415B (zh) 2021-03-31 2021-03-31 以太网发射器的驱动器及其控制方法

Publications (2)

Publication Number Publication Date
CN113098415A CN113098415A (zh) 2021-07-09
CN113098415B true CN113098415B (zh) 2022-11-01

Family

ID=76671862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110345085.7A Active CN113098415B (zh) 2021-03-31 2021-03-31 以太网发射器的驱动器及其控制方法

Country Status (2)

Country Link
US (1) US11700154B2 (zh)
CN (1) CN113098415B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115189702B (zh) * 2022-05-07 2024-05-03 联芸科技(杭州)股份有限公司 以太网发射器的驱动器及以太网发射器
CN115001878B (zh) * 2022-05-07 2024-07-02 联芸科技(杭州)股份有限公司 以太网收发器的驱动器及其控制方法和以太网收发器
CN117631747B (zh) * 2023-12-01 2024-05-28 景略半导体(上海)有限公司 一种阻抗匹配电路、系统和自终端发射机
CN117997317B (zh) * 2024-04-03 2024-06-21 上海安其威微电子科技有限公司 一种开关模块及其控制方法、存储介质和器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946301A (en) * 1997-02-14 1999-08-31 Fluke Corporation Circuit for determining local area network speed
US6879640B1 (en) * 1999-10-20 2005-04-12 Broadcom Corporation Method, apparatus and system for high-speed transmission on fiber optic channel
US7119611B2 (en) * 2003-04-11 2006-10-10 Vitesse Semiconductor Corporation On-chip calibrated source termination for voltage mode driver and method of calibration thereof
TWI271962B (en) * 2003-12-01 2007-01-21 Realtek Semiconductor Corp Network transmission unit with compensation feature
US7839994B1 (en) * 2005-03-01 2010-11-23 Marvell International Ltd. Class A-B line driver for gigabit Ethernet
TWI318522B (en) * 2005-03-25 2009-12-11 Realtek Semiconductor Corp Network transmission unit
US8598906B2 (en) * 2006-05-11 2013-12-03 Broadcom Corporation Low-power ethernet transmitter
CN103762972B (zh) * 2014-01-16 2017-01-25 四川和芯微电子股份有限公司 全差分电平转换电路
US10700652B2 (en) * 2018-09-17 2020-06-30 Texas Instruments Incorporated Ethernet line driver
CN113079105B (zh) 2021-03-30 2023-03-24 联芸科技(杭州)股份有限公司 数据传输方法、系统、计算机设备和介质
CN113098667B (zh) 2021-03-30 2023-06-23 联芸科技(杭州)股份有限公司 数据传输方法、系统、计算机设备和介质

Also Published As

Publication number Publication date
CN113098415A (zh) 2021-07-09
US20220321385A1 (en) 2022-10-06
US11700154B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
CN113098415B (zh) 以太网发射器的驱动器及其控制方法
US7271639B2 (en) Voltage level converter circuit and semiconductor integrated circuit device
US7528636B2 (en) Low differential output voltage circuit
JPH07297678A (ja) Ｃｍｏｓ終端抵抗回路
US6927608B1 (en) Low power low voltage differential signaling driver
TWI517566B (zh) 可調式阻抗電路以及阻抗設定方法
JP4416728B2 (ja) 低電圧差動信号の駆動回路及び制御方法
CN101282108B (zh) 低差动电压输出电路
CN115001878B (zh) 以太网收发器的驱动器及其控制方法和以太网收发器
US8058926B2 (en) Amplifier input switch configuration with improved PSRR
TW200414677A (en) LVDS driving device operated by low power
JP2001148621A (ja) ヒステリシスコンパレータ
US20060139066A1 (en) Input buffer circuit having a differential amplifier structure
EP1811654A1 (en) Amplifier feedback switch configuration with improved PSRR
CN115189702B (zh) 以太网发射器的驱动器及以太网发射器
US7102414B2 (en) Muting circuit for audio amplifier
US20070296352A1 (en) Display panel driving circuit
KR20100079543A (ko) 트랜스미터
TWI781869B (zh) 具有電壓保護的後置驅動器
US20240128941A1 (en) Hybrid low power rail to rail amplifier with leakage control
US20240235480A9 (en) Dual-Mode Line Driver for Ethernet Applications
JPH10116309A (ja) ニューロンｍｏｓトランジスタを有する増幅器回路の中の自動調整動作点調整装置
WO2006136034B1 (en) A method and device for lowering the impedance of a fet (field effect transistor)
CN114564069A (zh) 基准电流产生电路和电流模式逻辑电路
KR100711525B1 (ko) 저전압 차동신호 구동회로 및 제어방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 310051 room c1-604, building C, No. 459, Qianmo Road, Xixing street, Binjiang District, Hangzhou, Zhejiang Province

Applicant after: Lianyun Technology (Hangzhou) Co.,Ltd.

Address before: 6 / F, block C1, spotlight center, 459 Qianmo Road, Binjiang District, Hangzhou City, Zhejiang Province, 310051

Applicant before: MAXIO TECHNOLOGY (HANGZHOU) Ltd.

GR01 Patent grant
GR01 Patent grant