Nothing Special   »   [go: up one dir, main page]

CN115001878B - 以太网收发器的驱动器及其控制方法和以太网收发器 - Google Patents

以太网收发器的驱动器及其控制方法和以太网收发器 Download PDF

Info

Publication number
CN115001878B
CN115001878B CN202210494899.1A CN202210494899A CN115001878B CN 115001878 B CN115001878 B CN 115001878B CN 202210494899 A CN202210494899 A CN 202210494899A CN 115001878 B CN115001878 B CN 115001878B
Authority
CN
China
Prior art keywords
signal
voltage
resistor
output
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210494899.1A
Other languages
English (en)
Other versions
CN115001878A (zh
Inventor
庄志禹
孙飞阳
黄怡仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianyun Technology Hangzhou Co ltd
Original Assignee
Lianyun Technology Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lianyun Technology Hangzhou Co ltd filed Critical Lianyun Technology Hangzhou Co ltd
Priority to CN202210494899.1A priority Critical patent/CN115001878B/zh
Publication of CN115001878A publication Critical patent/CN115001878A/zh
Application granted granted Critical
Publication of CN115001878B publication Critical patent/CN115001878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本公开提供以太网收发器的驱动器及其控制方法和以太网收发器，该驱动器通过传输线连接远端以太网收发器，包括：信号转换模块，用于将上级电路提供的差分电流信号转换成差分电压信号；第一驱动模块和第二驱动模块，各自基于差分电流信号生成第一电压信号和第二电压信号以及各自在差分电压信号的驱动下生成电压值等于第一电压信号的第一输出信号和电压值等于第二电压信号的第二输出信号；阻抗匹配模块，连接在第一电压信号的输出端和第二电压信号的输出端之间；调节模块，用于基于自第一驱动模块、第二驱动模块和传输线接收的信号调节阻抗匹配模块的阻抗，以使驱动器的等效阻抗与传输线的特性阻抗之间阻抗匹配，从而实现混合残存电压极小化的目的。

Description

以太网收发器的驱动器及其控制方法和以太网收发器
技术领域
本公开涉及以太网收发器的技术领域，具体涉及一种以太网收发器的驱动器及其控制方法和以太网收发器。
背景技术
根据SPEC(Standard Performance Evaluation Corporation)要求，GBE(GigabitEthernet，千兆以太网)在不同模式下其收发器采用不同的输出摆幅。例如10BASE-T模式下其收发器的输出摆幅要在4.4～5.6V，100BASE-TX和1000BASE-T模式下其收发器的输出摆幅要在1.9～2.1V。为了满足输出摆幅的要求，多模式的以太网收发器应运而生。然而，现有的多模式以太网收发器通过调整有源器件实现混合残存电压极小化的自适应功能，这存在非线性问题，调整难度较高。
发明内容
为了解决上述技术问题，本公开提供了一种以太网收发器的驱动器及其控制方法和以太网收发器，通过无源器件的调整实现混合残存电压的极小化。
本公开的第一方面提供了一种太网收发器的驱动器，所述驱动器具有第一输出端口和第二输出端口，所述第一输出端口和所述第二输出端口通过传输线连接远端的以太网收发器，所述驱动器包括：
信号转换模块，连接上级电路，用于将所述上级电路提供的差分电流信号转换成差分电压信号；
第一驱动模块，连接所述第一输出端口，具有第三输出端，用于基于所述差分电流信号中的一个在所述第三输出端生成第一电压信号，且在所述差分电压信号中的一个的驱动下在所述第一输出端口生成电压值等于所述第一电压信号的第一输出信号；
第二驱动模块，连接所述第二输出端口，具有第四输出端，用于基于所述差分电流信号中的另一个在所述第四输出端生成第二电压信号，且在所述差分电压信号中的另一个的驱动下在所述第二输出端口生成电压值等于所述第二电压信号的第二输出信号；
阻抗匹配模块，连接在所述第三输出端和所述第四输出端之间；
调节模块，分别连接所述第一驱动模块、所述第二驱动模块和所述传输线，所述调节模块的信号输出端连接所述阻抗匹配模块；
其中，所述调节模块用于基于自所述第一驱动模块、所述第二驱动模块和所述传输线接收的信号生成控制信号并传输至所述阻抗匹配模块，以通过所述控制信号调节所述阻抗匹配模块的阻抗，使所述驱动器的等效阻抗与所述传输线的特性阻抗之间阻抗匹配。
可选地，所述调节模块包括：混合单元、模数转换器和控制器；
其中，所述混合单元的四个输入端分别连接所述第三输出端、与所述第一输出端口连接的所述传输线、所述第四输出端以及与所述第二输出端口连接的所述传输线，所述混合单元的第一模拟信号输出端口和第二模拟信号输出端口分别连接所述模数转换器，用于基于所述四个输入端接收的信号生成差分模拟信号并传输至所述模数转换器，其中，所述差分模拟信号的差值为所述远端的以太网收发器的传输信号和混合残存电压的差值；
所述模数转换器的两个输入端口分别连接所述混合单元，所述模数转换器的数字信号输出端口连接所述控制器，用于将所述差分模拟信号转换为数字信号并传输至所述控制器；
所述控制器的输入端连接所述模数转换器，所述控制器的信号输出端连接所述阻抗匹配模块，用于基于所述数字信号生成所述控制信号并传输至所述阻抗匹配模块。
可选地，所述混合单元包括：
第一运算放大器；
第九电阻和第十电阻，串联在所述混合单元的第一输入端和所述第一运算放大器的同相输出端之间，且所述第九电阻和所述第十电阻之间的节点连接所述第一运算放大器的反相输入端；
第十一电阻，连接在所述混合单元的第二输入端和所述第一运算放大器的反向输入端之间；
第十二电阻，连接在所述混合单元的第三输入端和所述第一运算放大器的同相输入端之间；
第十三电阻和第十四电阻，串联在所述混合单元的第四输入端和所述第一运算放大器的反相输出端之间，且所述第十三电阻和所述第十四电阻之间的节点连接所述第一运算放大器的同相输入端；
其中，所述第九电阻、所述第十电阻、所述第十一电阻、所述第十二电阻、所述第十三电阻、所述第十四电阻具有相同的电阻值。
可选地，所述阻抗匹配模块包括：
第一变阻器和第二变阻器，串联在所述第三输出端和所述第四输出端之间；
所述第一变阻器和所述第二变阻器皆通过各自的电阻控制端连接所述调节模块，以根据所述控制信号分别调节各自的电阻值。
可选地，所述信号转换模块包括第二运算放大器，其中，
所述第二运算放大器具有第一电流输入端和第二电流输入端，所述第一电流输入端和所述第二电流输入端分别连接所述上级电路，用于从所述上级电路接收所述差分电流信号；
所述第二运算放大器还具有第一电压输出端和第二电压输出端，所述第一电压输出端和所述第二电压输出端用于输出所述差分电压信号。
可选地，所述第一驱动模块包括：
第一电阻，串接在所述第一电流输入端和所述第三输出端之间；
第三电阻，串接在所述第三输出端和所述第一输出端口之间；
第一PMOS管和第一NMOS管，二者的漏极皆连接所述第三输出端，二者的栅极皆连接所述第一电压输出端，所述第一PMOS管的源极连接供电端，所述第一NMOS管的源极接地；
第三PMOS管和第三NMOS管，二者的漏极皆连接所述第一输出端口，二者的栅极皆连接所述第一电压输出端，所述第三PMOS管的源极连接所述供电端，所述第三NMOS管的源极接地。
可选地，所述第二驱动模块包括：
第二电阻，串接在所述第二电流输入端和所述第四输出端之间；
第四电阻，串接在所述第四输出端和所述第二输出端口之间；
第二PMOS管和第二NMOS管，二者的漏极皆连接所述第四输出端，二者的栅极皆连接所述第二电压输出端，所述第二PMOS管的源极连接所述供电端，所述第二NMOS管的源极接地；
第四PMOS管和第四NMOS管，二者的漏极皆连接所述第二输出端口，二者的栅极皆连接所述第二电压输出端，所述第四PMOS管的源极连接所述供电端，所述第四NMOS管的源极接地。
可选地，所述第三PMOS管的宽长比与所述第一PMOS管的宽长比的比值为N，所述第四PMOS管的宽长比与所述第二PMOS管的宽长比的比值为N；
以及，所述第三NMOS管的宽长比与所述第一NMOS管的宽长比的比值为N，所述第四NMOS管的宽长比与所述第二NMOS管的宽长比的比值为N。
可选地，所述第三电阻和所述第四电阻的阻值均为所述远端的以太网收发器中驱动器的等效阻抗的阻值的(N+1)倍，且所述远端的以太网收发器中驱动器的等效阻抗的阻值与所述传输线的特性阻抗阻值相等。
本公开的第二方面提供了一种以太网收发器，包括上级电路和第一方面所述的任一种驱动器，所述上级电路用于根据所述以太网收发器当前模式的输出摆幅向所述驱动器提供差分电流信号。
本公开的第三方面提供了一种驱动器的控制方法，应用于第一方面所述的任一种驱动器，所述方法包括：
根据自所述第一驱动模块、所述第二驱动模块、所述传输线接收的信号生成控制信号；
将所述控制信号传输至所述阻抗匹配模块，以通过所述控制信号调节所述阻抗匹配模块的阻抗，使所述驱动器的等效阻抗与传输线的特性阻抗之间阻抗匹配。
可选地，根据自所述第一驱动模块、所述第二驱动模块、所述传输线接收的信号生成控制信号，包括：
基于自所述第一驱动模块、所述第二驱动模块、所述传输线接收的信号生成差分模拟信号，其中，所述差分模拟信号的差值为所述远端的以太网收发器的传输信号和混合残存电压的差值；
将所述差分模拟信号转换为数字信号，并基于所述数字信号生成所述控制信号。
可选地，所述控制信号调节所述阻抗匹配模块的阻抗，以控制所述混合残存电压极小化。
本公开的有益效果是：
本公开的以太网收发器的驱动器中，信号转换模块将上级电路提供的差分电流信号转换成差分电压信号；第一驱动模块基于差分电流信号中的一个在第三输出端生成第一电压信号，且在差分电压信号中的一个的驱动下在第一输出端口生成电压值等于第一电压信号的第一输出信号；第二驱动模块基于差分电流信号中的另一个在第四输出端生成第二电压信号，且在差分电压信号中的另一个的驱动下在第二输出端口生成电压值等于第二电压信号的第二输出信号；阻抗匹配模块连接在第三输出端和第四输出端之间；调节模块基于自第一驱动模块、第二驱动模块和传输线接收的信号生成控制信号并通过控制信号调节阻抗匹配模块的阻抗，使驱动器的等效阻抗与传输线的特性阻抗之间阻抗匹配，从而实现混合残存电压极小化的目的，这相比于调整有源器件的方法无非线性问题且调整难度低。并且，由于调整上级电路提供的差分电流信号即可无电压损失地满足当前模式的输出摆幅需求，因而能应用于多种模式。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
图1示出本公开实施例中驱动器的一种结构图；
图2示出本公开实施例中调节模块的一种电路图；
图3示出本公开实施例中驱动器中部分结构的一种电路图；
图4示出本公开实施例中以太网收发器的一种结构图；
图5示出本公开实施例中驱动器的控制方法流程图。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
图1所示为本公开实施例中以太网收发器的驱动器的一种结构图。参照图1，本公开实施例提供的以太网收发器的驱动器是作为本地的以太网收发器的驱动器1100(以下简称驱动器1100)，具有第一输出端口TXN和第二输出端口TXP，第一输出端口TXN和第二输出端口TXP通过传输线(包括与第一输出端口TXN连接的第一传输线Cable_N以及与第二输出端口TXP连接的第二传输线Cable_P)连接远端的以太网收发器。
参照图1，驱动器1100还包括信号转换模块110、第一驱动模块120、第二驱动模块130、阻抗匹配模块140和调节模块150。
信号转换模块110连接上级电路，用于将上级电路提供的差分电流信号I-和I+转换成差分电压信号V-和V+。第一驱动模块120连接第一输出端口TXN，具有第三输出端ECN，用于基于差分电流信号中的I+在第三输出端ECN生成第一电压信号Vecn，且在差分电压信号中的V-的驱动下在第一输出端口TXN生成电压值等于第一电压信号Vecn的第一输出信号Vtxn。第二驱动模块130连接第二输出端口TXP，具有第四输出端ECP，用于基于差分电流信号中的I-在第四输出端ECP生成第二电压信号Vecp，且在差分电压信号中的V+的驱动下在第二输出端口TXP生成电压值等于第二电压信号Vecp的第二输出信号Vtxp。阻抗匹配模块140连接在第三输出端ECN和第四输出端ECP之间。调节模块150分别连接第一驱动模块120、第二驱动模块130、第一传输线Cable_N和第二传输线Cable_P，调节模块150的信号输出端连接阻抗匹配模块140。其中，调节模块150用于基于自第一驱动模块120、第二驱动模块130、第一传输线Cable_N和第二传输线Cable_P接收的信号生成控制信号Con并传输至阻抗匹配模块140，以通过控制信号Con调节阻抗匹配模块140的阻抗，使驱动器1100的等效阻抗与传输线的特性阻抗之间阻抗匹配。
需要说明的是，驱动器1100中第一驱动模块120和第二驱动模块130构成的是一种差分结构，第一电压信号Vecn和第二电压信号Vecp幅度相等、相位相反，以及，第一输出信号Vtxn和第二输出信号Vtxp幅度相等、相位相反，第一输出信号Vtxn和第二输出信号Vtxp的电压差值即为包括驱动器1100的以太网收发器的输出摆幅。
在驱动器1100的等效阻抗与传输线的特性阻抗之间阻抗不匹配或者传输线的特性阻抗与远端的以太网收发器中驱动器2100(以下简称驱动器2100)的等效阻抗之间阻抗不匹配的情况下，会造成混合残存电压(亦称混合泄露电压，即hybrid leakage voltage)，此情况下第一输出端口TXN还会输出第一混合残存信号Vern以及第二输出端口TXP还会输出第二混合残存信号Verp，且第一混合残存信号Vern和第二混合残存信号Verp幅度相等、相位相反，第一混合残存信号Vern和第二混合残存信号Verp的电压差即为混合残存电压。
同时，对于工作在双工模式下的驱动器1100，传输线上会有远端的以太网收发器发送来的传输信号，其中，第一传输线Cable_N上传输第一接收信号Vrxn，第二传输线Cable_P上传输第二接收信号Vrxp，第一接收信号Vrxn和第二接收信号Vrxp幅度相等、相位相反，第一接收信号Vrxn和第二接收信号Vrxp的电压差即为远端的以太网收发器的传输信号。
基于以上所述，第一传输线Cable_N上会传输驱动器1100发送出的第一输出信号Vtxn和第一混合残存信号Vern以及远端的以太网收发器发送来的第一接收信号Vrxn，这样调节模块150自第一传输线Cable_N接收的信号为Vtxn+Vern+Vrxn；第二传输线Cable_P上会传输驱动器1100发送出的第二输出信号Vtxp和第二混合残存信号Verp以及远端的以太网收发器发送来的第二接收信号Vrxp，这样调节模块150自第二传输线Cable_P接收的信号为即Vtxp+Verp+Vrxp。
需要说明的是，如图1、2所示，本地的以太网收发器的驱动器1100包括发射单元1TX和接收单元1RX，上述转换模块110、第一驱动模块120、第二驱动模块130和阻抗匹配模块140属于发射单元1TX，上述调节模块150中的混合单元151和模数转换器152属于接收单元1RX。
图2所示为调节模块150的电路图。参照图2，调节模块150包括：混合单元151、模数转换器152和控制单元153。
混合单元151的四个输入端(包括第一输入端CN1、第二输入端CN2、第三输入端CN3和第四输出端CN4)分别如图1所示连接图1中的第三输出端ECN、第二传输线Cable_P、第一传输线Cable_N和第四输出端ECP，混合单元151的第一模拟信号输出端口D1和第二模拟信号输出端口D2分别连接模数转换器152，用于基于四个输入端接收的信号生成差分模拟信号Ana+和Ana-并传输至模数转换器152。模数转换器152的两个输入端口E1和E2分别连接混合单元151(如图2所示，模数转换器152的输入端口E1和混合单元151的第一模拟信号输出端口D1连接，模数转换器152的输入端口E2和混合单元151的第二模拟信号输出端口D2连接)，模数转换器152的数字信号输出端口E3连接控制单元153，用于将差分模拟信号Ana+和Ana-转换为数字信号Dig并传输至控制单元153。控制单元153的输入端连接模数转换器152，即连接模数转换器152的数字信号输出端口E3，控制单元153的信号输出端通过调节模块150的信号输出端CF连接阻抗匹配模块140，用于基于数字信号Dig生成控制信号Con并传输至阻抗匹配模块140。
参照图2，混合单元151具体包括：第一运算放大器OPA1；第九电阻R9和第十电阻R10，串联在混合单元151的第一输入端CN1和第一运算放大器OPA1的同相输出端A3之间，且第九电阻R9和第十电阻R10之间的节点P1连接第一运算放大器OPA1的反相输入端A2；第十一电阻R11，连接在混合单元151的第二输入端CN2和第一运算放大器OPA1的反向输入端A2之间；第十二电阻R12，连接在混合单元151的第三输入端CN3和第一运算放大器OPA1的同相输入端A1之间；第十三电阻R13和第十四电阻R14，串联在混合单元151的第四输入端CN4和第一运算放大器OPA1的反相输出端A4之间，且第十三电阻R13和第十四电阻R14之间的节点P2连接第一运算放大器OPA1的同相输入端A1；其中，第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14具有相同的电阻值。
基于混合单元151的上述电路，在第一输入端CN1自第三输出端ECN接收第一电压信号Vecn、第二输入端CN2自第二传输线Cable_P接收信号Vtxp+Verp+Vrxp、第三输入端CN3自第一传输线Cable_N接收信号Vtxn+Vern+Vrxn以及第四输入端CN4自第四输出端ECP接收第二电压信号Vecp的情况下，差分模拟信号Ana+和Ana-的差值为(Vrxp-Vrxn)-(Verp-Vern)，即远端的以太网收发器的传输信号和混合残存电压的差值。
图3示出驱动器中部分结构的一种电路图。下面参照图3，对驱动器中信号转换模块110、第一驱动模块120、第二驱动模块130和阻抗匹配模块140进行详细介绍。
(一)信号转换模块110的电路结构
信号转换模块110包括第二运算放大器OPA2。
第二运算放大器OPA2具有第一电流输入端B1和第二电流输入端B2。第一电流输入端B1和第二电流输入端B2分别连接上级电路，用于从上级电路接收差分电流信号I-和I+。
第二运算放大器OPA2还具有第一电压输出端C1和第二电压输出端C2，第一电压输出端C1和第二电压输出端C2用于输出差分电压信号V-和V+。
进一步，第二运算放大器OPA2的第一电流输入端B1为第二运算放大器OPA2的同相输入端，第二运算放大器OPA2的第二电流输入端B2为第二运算放大器OPA2的反相输入端；第二运算放大器OPA2的第一电压输出端C1为第二运算放大器OPA2的反相输出端，第二运算放大器OPA2的第二电压输出端C2为第二运算放大器OPA2的同相输出端。
(二)第一驱动模块120和第二驱动模块130的电路结构
第一驱动模块120包括：第一电阻R1，串接在第一电流输入端B1和第三输出端ECN之间；第三电阻R3，串接在第三输出端ECN和第一输出端口TXN之间；第一PMOS管PM1和第一NMOS管NM1，二者的漏极皆连接第三输出端ECN，二者的栅极皆连接第一电压输出端C1，第一PMOS管PM1的源极连接供电端Vcc，第一NMOS管NM1的源极接地；第三PMOS管PM3和第三NMOS管NM3，二者的漏极皆连接第一输出端口TXN，二者的栅极皆连接第一电压输出端C1，第三PMOS管PM3的源极连接供电端Vcc，第三NMOS管NM3的源极接地。
第二驱动模块130包括：第二电阻R2，串接在第二电流输入端B2和第四输出端ECP之间；第四电阻R4，串接在第四输出端ECP和第二输出端口TXP之间；第二PMOS管PM2和第二NMOS管NM2，二者的漏极皆连接第四输出端ECP，二者的栅极皆连接第二电压输出端C2，第二PMOS管PM2的源极连接供电端Vcc，第二NMOS管NM2的源极接地；第四PMOS管PM4和第四NMOS管NM4，二者的漏极皆连接第二输出端口TXP，二者的栅极皆连接第二电压输出端C2，第四PMOS管PM4的源极连接供电端Vcc，第四NMOS管NM4的源极接地。
上述电路结构中，第一电阻R1的作用在于基于差分电流信号中的I+在第三输出端ECN生成第一电压信号Vecn，第二电阻R2的作用在于基于差分电流信号中的I-在第四输出端ECP生成第二电压信号Vecp。
进一步，第三PMOS管PM3宽长比与第一PMOS管PM1宽长比的比值为N、第四PMOS管PM4宽长比与第二PMOS管PM2宽长比的比值为N。
由于第三PMOS管PM3的栅源电压与第一PMOS管PM1的栅源电压相等，因而在第三PMOS管PM3宽长比与第一PMOS管PM1宽长比的比值为N的情况下，记：第一PMOS管PM1漏极流出的电流为I1，则第三PMOS管PM3漏极上流出的电流I3为N·I1(以下描述中，若无特别说明，I1和I3采用此处释义)。
同理，由于第四PMOS管PM4的栅源电压与第二PMOS管PM2的栅源电压相等，因而在第四PMOS管PM4宽长比与第二PMOS管PM2宽长比的比值为N的情况下，记：第二PMOS管PM2漏极上流出的电流为I2，则第四PMOS管PM4漏极上流出的电流I4为N·I2(以下描述中，若无特别说明，I2和I4采用此处释义)。
需要说明的是，图3所示驱动器中，第一NMOS管NM1和第三NMOS管NM3的设置以及第二NMOS管NM2和第四NMOS管NM4的设置，使得第一驱动模块120和第二驱动模块130皆为AB类结构(即Class AB结构)。因而，第三NMOS管NM3宽长比同样设置为与第一NMOS管NM1宽长比的比值为N，且第四NMOS管NM4宽长比同样设置为与第二NMOS管NM2宽长比的比值为N。
(三)阻抗匹配模块140的电路结构
阻抗匹配模块140包括：串联在第三输出端ECN和第四输出端ECP之间的第一变电阻Rp1和第二变电阻Rp2。第一变阻器Rp1和第二变阻器Rp2皆通过各自的电阻控制端连接调节模块150，以根据控制信号Con分别调节各自的电阻值。
上述信号转换模块110接收的是差分电流信号且提供的是差分电压信号，上述第一驱动模块120和第二驱动模块130构成的是一种差分结构，阻抗匹配模块140通过第一变阻器Rp1和第二变阻器Rp2构成搭建在第三输出端ECN和第四输出端ECP之间的一种对称结构，第一变阻器Rp1和第二变阻器Rp2经电阻调节后电阻值是相等的，从而驱动器1100的电路是一种全差分结构。
进一步，设置第三电阻R3和第四电阻R4的阻值均为驱动器2100的等效阻抗R0的阻值的(N+1)倍，且驱动器2100的等效阻抗R0的阻值与传输线的特性阻抗阻值相等，因而传输线的输入端和输出端分别处于阻抗匹配状态，从而能够避免第一输出端口TXN输出第一混合残存信号Vern以及第二输出端口TXP输出第二混合残存信号Verp。
需要说明的是，Rp1＝N·R0以及Rp2＝N·R0时驱动器1100的等效阻抗与传输线的特性阻抗之间阻抗匹配，这是一种理想情况，即驱动器1100中所有电器元件皆是理想元件。对于实践中驱动器1100中所有电器元件不可能都是理想元件的情况，控制单元153无法直接通过调节Rp1＝N·R0以及Rp2＝N·R0来实现驱动器1100的等效阻抗与传输线的特性阻抗之间阻抗匹配，而是根据混合残存电压的电压值生成控制信号Con来调节第一变阻器Rp1的电阻值和第二变阻器Rp2的电阻值。
具体地，在调节模块150中：混合单元151生成差分模拟信号Ana+和Ana-；模数转换器152将差分模拟信号Ana+和Ana-转换为数字信号Dig，数字信号Dig例如为M个位的数据，表示大小为差分模拟信号Ana+和Ana-的差值，即：(Vrxp-Vrxn)-(Verp-Vern)；控制单元153基于预先确定的远端的以太网收发器的传输信号(大小为：Vrxp-Vrxn)从数字信号Dig中解析出混合残存电压的电压值(即：Verp-Vern)，从而根据混合残存电压的电压值生成控制信号Con来调节第一变阻器Rp1的电阻值和第二变阻器Rp2的电阻值，使得驱动器1100的等效阻抗与传输线的特性阻抗之间阻抗匹配，进而改变混合残存电压大小以便混合残存电压极小化，实现自适应功能。
并且，控制单元153调节第一变阻器Rp1的电阻值和第二变阻器Rp2的电阻值，这是通过控制驱动器1100中模拟部分的电路对驱动器1100的电路进行调节，因而调节精度较高。此外，差分模拟信号Ana+和Ana-的差值为：(Vrxp-Vrxn)-(Verp-Vern)，因而模数转换器152的动态范围最大程度应用于量化远端的以太网收发器的传输信号，尽可能少地应用于量化混合残存电压的电压值，最终的调节结果是：(Vrxp-Vrxn)与(Verp-Vern)的差值为预先确定的远端的以太网收发器的传输信号的电压值，这将有助于整体提升信号接收性能。
实践中，控制单元153根据混合残存电压的电压值生成控制信号Con来使混合残存电压极小化，可以是一个多次调节的过程。即，若控制单元153在上次调节后混合残存电压减小，则在本次调节中以相同的方向调节第一变阻器Rp1的划片以及以相同的方向调节第二变阻器Rp2的划片；若控制单元153在上次调节后混合残存电压增大，则在本次调节中以相反的方向调节第一变阻器Rp1的划片以及以相反的方向调节第二变阻器Rp2的划片，直到混合残存电压小到满足需求。
本公开实施例提供的上述驱动器1100，能够自适应控制混合残存电压极小化，能够有效提高信号质量和传输性能。由于驱动器1100是通过调节第一变阻器Rp1和第二变阻器Rp2各自的电阻值实现混合残存电压极小化，因而相比于现有技术中调整有源器件的方法具有无非线性问题且调整难度低的优势。并且，由于调整上级电路提供的差分电流信号即可无电压损失地满足当前模式的输出摆幅需求，因而能应用于多种模式，例如1000BASE-T、1000BASE-T1、100BASE-T1、10BASE-T1S、10BASE-T1及其他任何全双工(full-duplex)规格；此外，只要关闭混合单元151的第一输入端CN1和第四输入端CN4，更可应用于10BASE-T、100BASE-TX等单向传输规格。
相应于上述提供的以太网收发器的驱动器，本公开实施例还提供了一种以太网收发器。参照图4，该以太网收发器包括上级电路1200和驱动器1100，上级电路1200用于根据以太网收发器当前模式的输出摆幅向驱动器1100提供差分电流信号I-和I+。上级电路1200例如为提供差分电流信号I-和I+的数模转换器(digital to analog converter，简称DAC)。驱动器1100为以上实施例所提供的驱动器，因而该以太网收发器能自适应控制混合残存电压极小化，能有效提高信号质量和传输性能，且具有无非线性问题以及调整难度低的优势，还能应用于多种模式。
相应于上述提供的以太网收发器的驱动器，本公开实施例还提供了一种驱动器的控制方法，该控制方法应用于以上所述的任一种驱动器1100，以自适应控制混合残存电压极小化。参照图5，该控制方法包括：
步骤S110，根据自第一驱动模块120、第二驱动模块130、传输线接收的信号生成控制信号Con。
步骤S120，将控制信号Con传输至阻抗匹配模块140，以通过控制信号Con调节阻抗匹配模块140的阻抗，使驱动器的等效阻抗与传输线的特性阻抗之间阻抗匹配。
在一个可选的实施例中，步骤S110，根据自第一驱动模块120、第二驱动模块130、传输线接收的信号生成控制信号Con，包括：基于自第一驱动模块120、第二驱动模块130、传输线接收的信号生成差分模拟信号Ana+和Ana-，差分模拟信号Ana+和Ana-的差值为：(Vrxp-Vrxn)-(Verp-Vern)，即为远端的以太网收发器的传输信号和混合残存电压的差值；然后将差分模拟信号转换为数字信号，并基于数字信号生成控制信号。
在一个可选的实施例中，所述控制信号调节所述阻抗匹配模块的阻抗，使驱动器的等效阻抗与传输线的特性阻抗之间阻抗匹配，可以控制所述混合残存电压极小化。通过调整阻值实现自适应控制混合残存电压极小化，相较于调整有源器件实现混合残存电压极小化，调整更容易且无非线性问题。
由于上述描述驱动器1100的实施例中已对驱动器1100的控制方法进行了详述，因而这里关于控制方法的执行过程不再赘述。
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

Claims (11)

1.一种以太网收发器的驱动器，所述驱动器具有第一输出端口和第二输出端口，所述第一输出端口和所述第二输出端口通过传输线连接远端的以太网收发器，其特征在于，所述驱动器包括：
信号转换模块，连接上级电路，用于将所述上级电路提供的差分电流信号转换成差分电压信号；
第一驱动模块，连接所述第一输出端口，具有第三输出端，用于基于所述差分电流信号中的一个在所述第三输出端生成第一电压信号，且在所述差分电压信号中的一个的驱动下在所述第一输出端口生成电压值等于所述第一电压信号的第一输出信号；
第二驱动模块，连接所述第二输出端口，具有第四输出端，用于基于所述差分电流信号中的另一个在所述第四输出端生成第二电压信号，且在所述差分电压信号中的另一个的驱动下在所述第二输出端口生成电压值等于所述第二电压信号的第二输出信号；
阻抗匹配模块，连接在所述第三输出端和所述第四输出端之间；
调节模块，分别连接所述第一驱动模块、所述第二驱动模块和所述传输线，所述调节模块的信号输出端连接所述阻抗匹配模块；
其中，所述调节模块用于基于自所述第一驱动模块、所述第二驱动模块和所述传输线接收的信号生成控制信号并传输至所述阻抗匹配模块，以通过所述控制信号调节所述阻抗匹配模块的阻抗，使所述驱动器的等效阻抗与所述传输线的特性阻抗之间阻抗匹配；
所述调节模块包括：混合单元、模数转换器和控制器；
其中，所述混合单元的四个输入端分别连接所述第三输出端、与所述第一输出端口连接的所述传输线、所述第四输出端以及与所述第二输出端口连接的所述传输线，所述混合单元的第一模拟信号输出端口和第二模拟信号输出端口分别连接所述模数转换器，用于基于所述四个输入端接收的信号生成差分模拟信号并传输至所述模数转换器，其中，所述差分模拟信号的差值为所述远端的以太网收发器的传输信号和混合残存电压的差值；
所述模数转换器的两个输入端口分别连接所述混合单元，所述模数转换器的数字信号输出端口连接所述控制器，用于将所述差分模拟信号转换为数字信号并传输至所述控制器；
所述控制器的输入端连接所述模数转换器，所述控制器的信号输出端连接所述阻抗匹配模块，用于基于所述数字信号生成所述控制信号并传输至所述阻抗匹配模块。
2.根据权利要求1所述的驱动器，其特征在于，所述混合单元包括：
第一运算放大器；
第九电阻和第十电阻，串联在所述混合单元的第一输入端和所述第一运算放大器的同相输出端之间，且所述第九电阻和所述第十电阻之间的节点连接所述第一运算放大器的反相输入端；
第十一电阻，连接在所述混合单元的第二输入端和所述第一运算放大器的反向输入端之间；
第十二电阻，连接在所述混合单元的第三输入端和所述第一运算放大器的同相输入端之间；
第十三电阻和第十四电阻，串联在所述混合单元的第四输入端和所述第一运算放大器的反相输出端之间，且所述第十三电阻和所述第十四电阻之间的节点连接所述第一运算放大器的同相输入端；
其中，所述第九电阻、所述第十电阻、所述第十一电阻、所述第十二电阻、所述第十三电阻、所述第十四电阻具有相同的电阻值。
3.根据权利要求1所述的驱动器，其特征在于，所述阻抗匹配模块包括：
第一变阻器和第二变阻器，串联在所述第三输出端和所述第四输出端之间；
所述第一变阻器和所述第二变阻器皆通过各自的电阻控制端连接所述调节模块，以根据所述控制信号分别调节各自的电阻值。
4.根据权利要求2或3所述的驱动器，其特征在于，所述信号转换模块包括第二运算放大器，其中，
所述第二运算放大器具有第一电流输入端和第二电流输入端，所述第一电流输入端和所述第二电流输入端分别连接所述上级电路，用于从所述上级电路接收所述差分电流信号；
所述第二运算放大器还具有第一电压输出端和第二电压输出端，所述第一电压输出端和所述第二电压输出端用于输出所述差分电压信号。
5.根据权利要求4所述的驱动器，其特征在于，所述第一驱动模块包括：
第一电阻，串接在所述第一电流输入端和所述第三输出端之间；
第三电阻，串接在所述第三输出端和所述第一输出端口之间；
第一PMOS管和第一NMOS管，二者的漏极皆连接所述第三输出端，二者的栅极皆连接所述第一电压输出端，所述第一PMOS管的源极连接供电端，所述第一NMOS管的源极接地；
第三PMOS管和第三NMOS管，二者的漏极皆连接所述第一输出端口，二者的栅极皆连接所述第一电压输出端，所述第三PMOS管的源极连接所述供电端，所述第三NMOS管的源极接地。
6.根据权利要求5所述的驱动器，其特征在于，所述第二驱动模块包括：
第二电阻，串接在所述第二电流输入端和所述第四输出端之间；
第四电阻，串接在所述第四输出端和所述第二输出端口之间；
第二PMOS管和第二NMOS管，二者的漏极皆连接所述第四输出端，二者的栅极皆连接所述第二电压输出端，所述第二PMOS管的源极连接所述供电端，所述第二NMOS管的源极接地；
第四PMOS管和第四NMOS管，二者的漏极皆连接所述第二输出端口，二者的栅极皆连接所述第二电压输出端，所述第四PMOS管的源极连接所述供电端，所述第四NMOS管的源极接地。
7.根据权利要求6所述的驱动器，其特征在于，
所述第三PMOS管的宽长比与所述第一PMOS管的宽长比的比值为N，所述第四PMOS管的宽长比与所述第二PMOS管的宽长比的比值为N；
以及，所述第三NMOS管的宽长比与所述第一NMOS管的宽长比的比值为N，所述第四NMOS管的宽长比与所述第二NMOS管的宽长比的比值为N。
8.根据权利要求6所述的驱动器，其特征在于，
所述第三电阻和所述第四电阻的阻值均为所述远端的以太网收发器中驱动器的等效阻抗的阻值的(N+1)倍，且所述远端的以太网收发器中驱动器的等效阻抗的阻值与所述传输线的特性阻抗阻值相等。
9.一种以太网收发器，其特征在于，包括上级电路和权利要求1-8中任一项所述的驱动器，所述上级电路用于根据所述以太网收发器当前模式的输出摆幅向所述驱动器提供差分电流信号。
10.一种驱动器的控制方法，其特征在于，应用于权利要求1-8中任一项所述的驱动器，所述方法包括：
根据自所述第一驱动模块、所述第二驱动模块、所述传输线接收的信号生成控制信号；
将所述控制信号传输至所述阻抗匹配模块，以通过所述控制信号调节所述阻抗匹配模块的阻抗，使所述驱动器的等效阻抗与传输线的特性阻抗之间阻抗匹配；
其中，根据自所述第一驱动模块、所述第二驱动模块、所述传输线接收的信号生成控制信号，包括：基于自所述第一驱动模块、所述第二驱动模块、所述传输线接收的信号生成差分模拟信号，其中，所述差分模拟信号的差值为所述远端的以太网收发器的传输信号和混合残存电压的差值；将所述差分模拟信号转换为数字信号，并基于所述数字信号生成所述控制信号。
11.根据权利要求10所述的控制方法，其特征在于，所述控制信号调节所述阻抗匹配模块的阻抗，以控制所述混合残存电压极小化。
CN202210494899.1A 2022-05-07 2022-05-07 以太网收发器的驱动器及其控制方法和以太网收发器 Active CN115001878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210494899.1A CN115001878B (zh) 2022-05-07 2022-05-07 以太网收发器的驱动器及其控制方法和以太网收发器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210494899.1A CN115001878B (zh) 2022-05-07 2022-05-07 以太网收发器的驱动器及其控制方法和以太网收发器

Publications (2)

Publication Number Publication Date
CN115001878A CN115001878A (zh) 2022-09-02
CN115001878B true CN115001878B (zh) 2024-07-02

Family

ID=83025440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210494899.1A Active CN115001878B (zh) 2022-05-07 2022-05-07 以太网收发器的驱动器及其控制方法和以太网收发器

Country Status (1)

Country Link
CN (1) CN115001878B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115913274B (zh) * 2023-02-08 2023-05-30 上海芯浦科技有限公司 一种消除发送器本地信号的方法
CN116094877B (zh) * 2023-04-11 2023-06-27 浙江地芯引力科技有限公司 差分信号传输电路及数据传输装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098415A (zh) * 2021-03-31 2021-07-09 联芸科技（杭州）有限公司 以太网发射器的驱动器及其控制方法
CN114385535A (zh) * 2021-12-06 2022-04-22 裕太微电子股份有限公司 Phy芯片的自适应阻抗匹配电路及其工作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122932B (zh) * 2011-01-20 2015-06-03 中兴通讯股份有限公司 一种智能自适应阻抗匹配调节的方法和装置
CN105097396A (zh) * 2014-05-19 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种阻抗匹配装置及半导体加工设备
CN109995343B (zh) * 2019-03-27 2023-06-30 无锡海斯凯尔医学技术有限公司 阻抗匹配装置及超声成像系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098415A (zh) * 2021-03-31 2021-07-09 联芸科技（杭州）有限公司 以太网发射器的驱动器及其控制方法
CN114385535A (zh) * 2021-12-06 2022-04-22 裕太微电子股份有限公司 Phy芯片的自适应阻抗匹配电路及其工作方法

Also Published As

Publication number Publication date
CN115001878A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
US8598906B2 (en) Low-power ethernet transmitter
CN115001878B (zh) 以太网收发器的驱动器及其控制方法和以太网收发器
US7176823B2 (en) Gigabit ethernet line driver and hybrid architecture
WO2006120889A1 (ja) 送信装置
CN113098415B (zh) 以太网发射器的驱动器及其控制方法
EP0547814A2 (en) Balanced line driver for local area networks or the like
US20030020518A1 (en) Output driver for high speed Ethernet transceiver
US10848151B1 (en) Driving systems
KR100311447B1 (ko) 서로 무관한 게인 및 바이어싱을 갖는 가변 게인 전류 합산 회로
CN114744992A (zh) 一种线路驱动器阻抗校准超压保护电路及方法
US8085008B2 (en) System for accounting for switch impendances
US8508252B2 (en) Variable resistor voltage driver with self-noise compensation circuit
US8452001B1 (en) Class A-B line driver for gigabit Ethernet
CN102109869B (zh) 驱动电路
CN117200783A (zh) 支持lvds传输协议和cml传输协议相互切换的高速驱动电路
TWI271962B (en) Network transmission unit with compensation feature
CN115189702B (zh) 以太网发射器的驱动器及以太网发射器
CN109891758B (zh) 用于全双工传输的虚拟混合的电路和方法
WO2019001369A1 (zh) 一种串行解串链路发射机的驱动器
JP4706043B2 (ja) イコライザ回路
EP1122923B1 (en) Line driver with transformer coupling and impedance control
JP2004537923A (ja) データを伝送するためのラインドライバ
US7729300B1 (en) Class-B transmitter and replica transmitter for gigabit ethernet applications
KR100563014B1 (ko) 적응출력임피던스를가지는라인구동기
CN117130960A (zh) 串行接口电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant