Nothing Special   »   [go: up one dir, main page]

CN112599655A - 多功能单晶薄膜、其制备方法和谐振器 - Google Patents

多功能单晶薄膜、其制备方法和谐振器 Download PDF

Info

Publication number
CN112599655A
CN112599655A CN202011443320.6A CN202011443320A CN112599655A CN 112599655 A CN112599655 A CN 112599655A CN 202011443320 A CN202011443320 A CN 202011443320A CN 112599655 A CN112599655 A CN 112599655A
Authority
CN
China
Prior art keywords
single crystal
small
size
different materials
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011443320.6A
Other languages
English (en)
Inventor
罗文博
吴传贵
帅垚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202011443320.6A priority Critical patent/CN112599655A/zh
Publication of CN112599655A publication Critical patent/CN112599655A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种多功能单晶薄膜、其制备方法和谐振器,包括如下制备步骤：选择至少两种不同材质的小尺寸压电单晶晶圆，在各小尺寸压电单晶晶圆的下表面注入高能量离子，在衬底的上表面划分出与各具有损伤层的小尺寸压电单晶晶圆匹配的键合区域，在各键合区域内制备键合层；将各具有损伤层的小尺寸压电单晶晶圆的下表面叠放于一一对应的键合区域内，进行键合处理和单晶劈裂处理，移除上压电层，在大尺寸衬底上拼接不同材质的小尺寸单晶薄膜；本发明提供的多功能单晶薄膜的制备方法，可以在同一衬底上集成不同材质的单晶薄膜，可以为多种膜器件提供多功能性单晶薄膜。

Description

多功能单晶薄膜、其制备方法和谐振器
技术领域
本发明涉及单晶薄膜制备技术领域，尤其是涉及一种多功能单晶薄膜、其制备方法和谐振器。
背景技术
离子注入剥离方法可以实现几乎所有单晶薄膜材料的转移制备，其制备的薄膜材料具有与单晶材料相当的晶体结构和电学性能。现有的硅晶圆的尺寸通常在12英寸，而氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)；铌酸锂(LN)等材料的晶圆尺寸通常在4-6英寸。由于离子注入剥离方法原理的限制，其将类似氮化镓(GaN)等小尺寸晶圆制备超过6英寸的单晶薄膜受到了严重限制，氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)；铌酸锂(LN)等单晶薄膜受到了应用的局限性。
此外，超越摩尔定律发展路线的提出，多功能器件的这一全新集成电路发展路径，这一技术需要在同一衬底上实现多功能器件的集成，目前常见的方法是将基于不同种类材料的器件分别制备，然后通过wire-bonding等方式进行混合集成，限制了系统体积的进一步缩小，不能充分发挥集成技术对增强系统功能和缩小系统体积、重量的作用。
因此，针对上述问题本发明急需提供一种多功能单晶薄膜、其制备方法和谐振器。
发明内容
本发明的目的在于提供一种多功能单晶薄膜、其制备方法和谐振器，通过将不同材质的小尺寸的单晶薄膜拼接在一个大的衬底上的设计以解决现有技术存在的压电单晶晶圆功能单一，无法满足多功能器件的应用的技术问题。
本发明提供的一种多功能单晶薄膜的制备方法，包括如下制备步骤：
选择至少两种不同材质的小尺寸压电单晶晶圆，在各不同材质的小尺寸压电单晶晶圆的下表面注入高能量离子，使得各不同材质的小尺寸压电单晶晶圆内部形成损伤层，损伤层将各不同材质的小尺寸压电单晶晶圆分隔成上压电层和单晶薄膜层，得到具有损伤层的小尺寸压电单晶晶圆；
在衬底的上表面划分出与各具有损伤层的不同材质的小尺寸压电单晶晶圆匹配的键合区域，在各键合区域内制备用于与各具有损伤层的不同材质的小尺寸单晶晶圆压电单晶晶圆键合的键合层；
将各具有损伤层的不同材质的小尺寸压电单晶晶圆的下表面叠放于一一对应的键合区域内，进行键合处理和单晶劈裂处理，移除上压电层，在大尺寸衬底上拼接不同材质的小尺寸单晶薄膜；
小尺寸压电单晶晶圆为石英、铌酸锂、钽酸锂、氮化铝、氧化锌、钛酸钡、磷酸二氢钾、铌镁酸铅-钛酸铅、氮化镓、砷化镓、磷化铟、碳化硅、金刚石或铌镁酸铅-钛酸铅。
进一步地，小尺寸压电单晶晶圆的规格为1×1mm2-100×100mm2。
进一步地，单晶劈裂处理方法包括退火处理或激光聚焦加热处理中的至少一种。
进一步地，高能量离子能量为100KeV-1000kev。
进一步地，键合固化温度为150℃-500℃；键合固化时间为10min-600min；压电单晶单晶劈裂温度为180℃-400℃；单晶劈裂时间为10min-600min。
进一步地，键合层材质采用二氧化硅(SiO2)、Si、金属、合金、苯并环丁烯(BCB)、硅倍半环氧乙烷(HSQ)或旋转涂布玻璃(SOG)中的一种；
衬底的材质包括硅(Si)、绝缘层上硅、玻璃、石英、铌酸锂、钽酸锂、碳化硅、氮化镓、砷化镓或金刚石中的一种。
本发明还提供了一种多功能单晶薄膜，包括衬底，衬底上设有至少两个不同材质的小尺寸单晶薄膜层；各不同材质的小尺寸单晶薄膜层与衬底间设有键合层。
进一步地，不同材质的小尺寸单晶薄膜层规格为1×1mm2-100×100mm2。
进一步地，不同材质的小尺寸压电单晶晶圆包括铌酸锂、钽酸锂、氮化铝、氧化锌、钛酸钡、磷酸二氢钾、铌镁酸铅、磷化铟和碳化硅中的一种。
本发明还提供了一种谐振器，包括如上述中任一项所述的多功能单晶薄膜。本发明提供的一种多功能单晶薄膜在大尺寸衬底上拼接小尺寸单晶薄膜、其制备方法和谐振器与现有技术相比具有以下进步：
1、本发明提供的多功能单晶薄膜的制备方法，能够在大尺寸的硅衬底和玻璃衬底上键合多个不同材质的小尺寸的单晶薄膜，在突破小尺寸单晶薄膜自身尺寸的限制的同时，还可以集成不同功能的单晶薄膜，可以为多种膜器件提供多功能性单晶薄膜。
2、本发明提供的多功能单晶薄膜的制备方法，在键合过程中，由于键合面积小可以提高键合层气泡的扩散效率，减小薄膜在升温和降温过程中的应力积累，使制得的拼接的小尺寸单晶薄膜表面平整，无气泡，无裂纹。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中所述多功能单晶薄膜的制备方法步骤框图；
图2为本发明中所述多功能单晶薄膜的制备方法步骤示意图；
图3为本发明中所述多功能单晶薄膜的制备方法步骤示意图；
图4为本发明中所述多功能单晶薄膜的制备方法步骤示意图；
图5为本发明中所述多功能单晶薄膜的制备方法步骤示意图；
图6为本发明中所述多功能单晶薄膜结构示意图(俯视图)。
附图标记说明：
1-单晶薄膜；2-衬底；3-键合层；4-损伤层；5-上压电层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本发明提供一种多功能单晶薄膜的制备方法，包括如下制备步骤：
选择至少两种不同材质的小尺寸压电单晶晶圆，在各不同材质的小尺寸压电单晶晶圆的下表面注入高能量离子，使得各不同材质的小尺寸压电单晶晶圆内部形成损伤层，损伤层将各不同材质的小尺寸压电单晶晶圆分隔成上压电层和单晶薄膜层，得到具有损伤层的小尺寸压电单晶晶圆；
在衬底的上表面划分出与各具有损伤层的不同材质的小尺寸压电单晶晶圆匹配的键合区域，在各键合区域内制备用于与各具有损伤层的不同材质的小尺寸单晶晶圆压电单晶晶圆键合的键合层；
将各具有损伤层的不同材质的小尺寸压电单晶晶圆的下表面叠放于一一对应的键合区域内，进行键合处理和单晶劈裂处理，移除上压电层，在大尺寸衬底上拼接不同材质的小尺寸单晶薄膜；
小尺寸压电单晶晶圆为石英、铌酸锂、钽酸锂、氮化铝、氧化锌、钛酸钡、磷酸二氢钾、铌镁酸铅-钛酸铅、氮化镓、砷化镓、磷化铟、碳化硅、金刚石或铌镁酸铅-钛酸铅。
具体地，小尺寸压电单晶晶圆的规格为1×1mm2-100×100mm2。
具体地，单晶劈裂处理方法包括退火处理或激光聚焦加热处理中的至少一种。
具体地，高能量离子能量为100KeV-1000kev。
具体地，键合固化温度为150℃-500℃；键合固化时间为10min-600min；压电单晶单晶劈裂温度为180℃-400℃；单晶劈裂时间为10min-600min。
具体地，键合层材质采用二氧化硅(SiO2)、Si、金属、合金、苯并环丁烯(BCB)、硅倍半环氧乙烷(HSQ)或旋转涂布玻璃(SOG)中的一种；
衬底的材质包括硅(Si)、绝缘层上硅、玻璃、石英、铌酸锂、钽酸锂、碳化硅、氮化镓、砷化镓或金刚石中的一种。
本发明还提供了一种多功能单晶薄膜，包括衬底，衬底上设有至少两个不同材质的小尺寸单晶薄膜层；各不同材质的小尺寸单晶薄膜层与衬底间设有键合层。
具体地，不同材质的小尺寸单晶薄膜层规格为1×1mm2-100×100mm2。
具体地，不同材质的小尺寸压电单晶晶圆包括铌酸锂、钽酸锂、氮化铝、氧化锌、钛酸钡、磷酸二氢钾、铌镁酸铅、磷化铟和碳化硅中的一种。本发明还提供了一种谐振器，包括如上述中任一项所述的多功能单晶薄膜。
实施例一
样品一的制备过程：
101)分别选用不同材质的小尺寸的铌酸锂、氮化镓、磷化铟、砷化镓作为压电单晶晶圆；其中，铌酸锂的尺寸范围选择为1×1mm2-100×100mm2；氮化镓的尺寸选择范围1×1mm2-100×100mm2；磷化铟的尺寸选择范围1×1mm2-100×100mm2；砷化镓的尺寸范围选择为1×1mm2-100×100mm2；可以根据需要的尺寸，在上述范围内选择；分别在铌酸锂、氮化镓、磷化铟、砷化镓的下表面注入He+,He+注入能量为100KeV,He+注入剂量1×1016ions/cm2，使得铌酸锂，氮化镓，磷化铟，砷化镓压电单晶晶圆内部分别产生损伤层，损伤层分别将铌酸锂分隔成铌酸锂上压电层和铌酸锂单晶薄膜层；将氮化镓分隔成氮化镓上压电层和氮化镓单晶薄膜层；将磷化铟分隔成磷化铟上压电层和磷化铟单晶薄膜层；
102)选用硅(Si)作为衬底，在Si衬底相应的划分出铌酸锂、氮化镓、磷化铟、砷化镓压电单晶晶圆的键合区域，在铌酸锂、氮化镓、磷化铟、砷化镓压电单晶晶圆的键合区域制备分别一一对应制备BCB键合胶，喷涂金属，生长二氧化硅(SiO2)和喷涂金属；
103)将各具有损伤层的不同材质的小尺寸压电单晶晶圆的下表面叠放于一一对应的键合区域内，放入到管式炉中进行键合和单晶劈裂处理，键合固化温度依次设定220℃、300℃和500℃，键合固化时间为90min,整个单晶劈裂时间为180min；降至室温，移除铌酸锂，氮化镓，磷化铟，砷化镓上压电层,在Si衬底形成大面积的拼接的多种不同材质的压电单晶晶圆的单晶薄膜。
实施例二
样品二的制备过程：
101)分别选用不同材质的小尺寸的铌酸锂、氮化镓、磷化铟、砷化镓作为压电单晶晶圆；其中，铌酸锂的尺寸范围选择为1×1mm2-100×100mm2；氮化镓的尺寸选择范围1×1mm2-100×100mm2；磷化铟的尺寸选择范围1×1mm2-100×100mm2；砷化镓的尺寸范围选择为1×1mm2-100×100mm2；可以根据需要的尺寸，在上述范围内选择；分别在铌酸锂、氮化镓、磷化铟、砷化镓的下表面注入He+,He+注入能量为100KeV,He+注入剂量1×1016ions/cm2，使得铌酸锂，氮化镓，磷化铟，砷化镓压电单晶晶圆内部分别产生损伤层，损伤层分别将铌酸锂分隔成铌酸锂上压电层和铌酸锂单晶薄膜层；将氮化镓分隔成氮化镓上压电层和氮化镓单晶薄膜层；将磷化铟分隔成磷化铟上压电层和磷化铟单晶薄膜层；
102)选用玻璃作为衬底，在玻璃衬底相应的划分出铌酸锂、氮化镓、磷化铟、砷化镓压电单晶晶圆的键合区域，对铌酸锂单晶薄膜层表制备苯并环丁烯键合胶(BCB键合胶)，氮化镓单晶薄膜层喷涂金属，磷化铟单晶薄膜层生长二氧化硅(SiO2)，砷化镓单晶薄膜层喷涂金属；
103)将铌酸锂，氮化镓，磷化铟，砷化镓压电单晶晶圆一一对应对于放于玻璃衬底上的铌酸锂，氮化镓，磷化铟，砷化镓压电单晶晶圆的键合区域上，采用激光聚焦加热的方式，根据铌酸锂，氮化镓，磷化铟，砷化镓的玻璃厚度和剥离温度设定聚焦能量，逐一对铌酸锂，氮化镓，磷化铟，砷化镓上的上压电层进行剥离。
在键合过程中，也可分别对铌酸锂，氮化镓，磷化铟，砷化镓单晶薄膜层表面制备苯并环丁烯键合胶(BCB键合胶)，再与衬底键合。
可以在玻璃衬底键合多个不同材质的铌酸锂单晶薄膜，多个氮化镓单晶薄膜，多个砷化镓单晶薄膜，多个磷化铟单晶薄膜。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种多功能单晶薄膜的制备方法，其特征在于：包括如下制备步骤：
选择至少两种不同材质的小尺寸压电单晶晶圆，在各不同材质的小尺寸压电单晶晶圆的下表面注入高能量离子，使得各不同材质的小尺寸压电单晶晶圆内部形成损伤层，损伤层将各不同材质的小尺寸压电单晶晶圆分隔成上压电层和单晶薄膜层，得到具有损伤层的小尺寸压电单晶晶圆；
在衬底的上表面划分出与各具有损伤层的不同材质的小尺寸压电单晶晶圆匹配的键合区域，在各键合区域内制备用于与各具有损伤层的不同材质的小尺寸单晶晶圆压电单晶晶圆键合的键合层；
将各具有损伤层的不同材质的小尺寸压电单晶晶圆的下表面叠放于一一对应的键合区域内，进行键合处理和单晶劈裂处理，移除上压电层，在大尺寸衬底上拼接不同材质的小尺寸单晶薄膜；
小尺寸压电单晶晶圆为石英、铌酸锂、钽酸锂、氮化铝、氧化锌、钛酸钡、磷酸二氢钾、铌镁酸铅-钛酸铅、氮化镓、砷化镓、磷化铟、碳化硅、金刚石或铌镁酸铅-钛酸铅。
2.根据权利要求1所述的多功能单晶薄膜的制备方法，其特征在于：小尺寸压电单晶晶圆的规格为1×1mm2-100×100mm2。
3.根据权利要求2所述的多功能单晶薄膜的制备方法，其特征在于：单晶劈裂处理方法包括退火处理或激光聚焦加热处理中的至少一种。
4.根据权利要求3所述的多功能单晶薄膜的制备方法，其特征在于：高能量离子能量为100KeV-1000kev。
5.根据权利要求4所述的多功能单晶薄膜的制备方法，其特征在于：键合固化温度为150℃-500℃；键合固化时间为10min-600min；压电单晶单晶劈裂温度为180℃-400℃；单晶劈裂时间为10min-600min。
6.根据权利要求5所述的多功能单晶薄膜的制备方法，其特征在于：键合层材质采用二氧化硅(SiO2)、Si、金属、合金、苯并环丁烯(BCB)、硅倍半环氧乙烷(HSQ)或旋转涂布玻璃(SOG)中的一种；
衬底的材质包括硅(Si)、绝缘层上硅、玻璃、石英、铌酸锂、钽酸锂、碳化硅、氮化镓、砷化镓或金刚石中的一种。
7.一种多功能单晶薄膜，其特征在于：包括衬底，衬底上设有至少两个不同材质的小尺寸单晶薄膜层；各不同材质的小尺寸单晶薄膜层与衬底间设有键合层。
8.根据权利要求7所述的多功能单晶薄膜，其特征在于：不同材质的小尺寸单晶薄膜层规格为1×1mm2-100×100mm2。
9.根据权利要求7所述的多功能单晶薄膜，其特征在于：不同材质的小尺寸压电单晶晶圆包括铌酸锂、钽酸锂、氮化铝、氧化锌、钛酸钡、磷酸二氢钾、铌镁酸铅、磷化铟和碳化硅中的一种。
10.一种谐振器，其特征在于：包括如权利要求7-9任一项所述的多功能单晶薄膜。
CN202011443320.6A 2019-03-13 2019-03-13 多功能单晶薄膜、其制备方法和谐振器 Pending CN112599655A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011443320.6A CN112599655A (zh) 2019-03-13 2019-03-13 多功能单晶薄膜、其制备方法和谐振器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011443320.6A CN112599655A (zh) 2019-03-13 2019-03-13 多功能单晶薄膜、其制备方法和谐振器
CN201910187266.4A CN109989111A (zh) 2019-03-13 2019-03-13 拼接式小尺寸单晶薄膜的制备方法、单晶薄膜及谐振器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910187266.4A Division CN109989111A (zh) 2019-03-13 2019-03-13 拼接式小尺寸单晶薄膜的制备方法、单晶薄膜及谐振器

Publications (1)

Publication Number Publication Date
CN112599655A true CN112599655A (zh) 2021-04-02

Family

ID=67130587

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910187266.4A Pending CN109989111A (zh) 2019-03-13 2019-03-13 拼接式小尺寸单晶薄膜的制备方法、单晶薄膜及谐振器
CN202011443320.6A Pending CN112599655A (zh) 2019-03-13 2019-03-13 多功能单晶薄膜、其制备方法和谐振器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910187266.4A Pending CN109989111A (zh) 2019-03-13 2019-03-13 拼接式小尺寸单晶薄膜的制备方法、单晶薄膜及谐振器

Country Status (2)

Country Link
CN (2) CN109989111A (zh)
WO (1) WO2020181815A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109989111A (zh) * 2019-03-13 2019-07-09 电子科技大学 拼接式小尺寸单晶薄膜的制备方法、单晶薄膜及谐振器
CN112951713A (zh) * 2021-02-07 2021-06-11 长春长光圆辰微电子技术有限公司 一种小尺寸晶圆的加工方法
CN113013061B (zh) * 2021-02-23 2023-06-02 绍兴同芯成集成电路有限公司 一种利用有机薄膜进行化合物半导体加工的方法
CN113013064A (zh) * 2021-02-23 2021-06-22 绍兴同芯成集成电路有限公司 一种基于硅基载板的化合物半导体晶圆制造工艺
CN117460388B (zh) * 2023-12-25 2024-07-23 天通瑞宏科技有限公司 一种复合衬底及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1324554A (en) * 1970-03-23 1973-07-25 Comp Generale Electricite Manufacutre of an integrated semiconductor circuit
JP2009076784A (ja) * 2007-09-21 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法
US20090117704A1 (en) * 2007-11-05 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20170317050A1 (en) * 2014-11-04 2017-11-02 The Regents Of The University Of California Solid-state wafer bonding of functional materials on substrates and self-aligned contacts
CN107508569A (zh) * 2017-08-07 2017-12-22 电子科技大学 一种薄膜体声波谐振器的制备方法
CN108063185A (zh) * 2017-12-28 2018-05-22 电子科技大学 一种三维堆叠结构的单晶薄膜忆阻交叉阵列制备方法
CN108493326A (zh) * 2018-04-09 2018-09-04 中国科学院上海微系统与信息技术研究所 基于单晶压电薄膜的声波谐振器及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849691B2 (ja) * 2008-12-25 2012-01-11 独立行政法人産業技術総合研究所 大面積ダイヤモンド結晶基板及びその製造方法
CN204577429U (zh) * 2015-03-20 2015-08-19 东莞市中镓半导体科技有限公司 一种阵列化图形转移的GaN基复合衬底
CN107342748B (zh) * 2017-07-04 2020-04-28 浙江大学 一种基于单晶压电薄膜的体声波谐振器及其制备方法
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法
CN108103570A (zh) * 2017-12-11 2018-06-01 湖北碳六科技有限公司 一种拼接生长单晶金刚石的方法及系统
CN108336219A (zh) * 2018-03-15 2018-07-27 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
CN108493334B (zh) * 2018-03-15 2020-06-30 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
CN109161964A (zh) * 2018-09-30 2019-01-08 济南中乌新材料有限公司 一种大尺寸cvd金刚石晶体的制备方法
CN109913954B (zh) * 2019-03-13 2021-08-06 电子科技大学 具有隔离层的单晶薄膜的制备方法、单晶薄膜及谐振器
CN109989111A (zh) * 2019-03-13 2019-07-09 电子科技大学 拼接式小尺寸单晶薄膜的制备方法、单晶薄膜及谐振器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1324554A (en) * 1970-03-23 1973-07-25 Comp Generale Electricite Manufacutre of an integrated semiconductor circuit
JP2009076784A (ja) * 2007-09-21 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法
US20090117704A1 (en) * 2007-11-05 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20170317050A1 (en) * 2014-11-04 2017-11-02 The Regents Of The University Of California Solid-state wafer bonding of functional materials on substrates and self-aligned contacts
CN107508569A (zh) * 2017-08-07 2017-12-22 电子科技大学 一种薄膜体声波谐振器的制备方法
CN108063185A (zh) * 2017-12-28 2018-05-22 电子科技大学 一种三维堆叠结构的单晶薄膜忆阻交叉阵列制备方法
CN108493326A (zh) * 2018-04-09 2018-09-04 中国科学院上海微系统与信息技术研究所 基于单晶压电薄膜的声波谐振器及其制备方法

Also Published As

Publication number Publication date
CN109989111A (zh) 2019-07-09
WO2020181815A1 (zh) 2020-09-17

Similar Documents

Publication Publication Date Title
CN112599655A (zh) 多功能单晶薄膜、其制备方法和谐振器
JP5296281B2 (ja) 脆弱化された基板およびそのような基板の製造方法
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
CN108702141B (zh) 复合基板及复合基板的制造方法
KR102671192B1 (ko) 지지 기판 상에 압전 층을 전달하기 위한 방법
US7759220B2 (en) Method and structure for fabricating solar cells using a layer transfer process
TWI700729B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法
KR100718783B1 (ko) 멤브레인 제조 방법 및 이를 이용한 멤브레인 구조물
CN110952068B (zh) 图形化单晶薄膜制备方法、图形化单晶薄膜及谐振器
US20040224482A1 (en) Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US20040248378A1 (en) Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
US20100112784A1 (en) Large area semiconductor on glass insulator
JP6319849B2 (ja) 単結晶材料の利用効率を改善した擬似基板
CN109950392A (zh) 具有沟槽的单晶薄膜制备方法、单晶薄膜及谐振器
CN113394338A (zh) 一种异质单晶薄膜的制备方法及异质单晶薄膜
CN109818590A (zh) 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器
US6436614B1 (en) Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
JP2019527937A (ja) ドナー基板から圧電層を剥離するための電界の使用
CN114214732B (zh) 一种改善复合薄膜表面极化反转现象的方法及复合薄膜
CN112490349B (zh) 一种电光晶体薄膜、制备方法及电子元器件
CN114355635B (zh) 一种电光晶体薄膜、制备方法及电子元器件
JP2020181974A (ja) 溶融シリカカバーガラスを備える多接合型太陽電池
CN118748146A (zh) 功能薄膜异质衬底结构及其制备方法、电子元器件
CN111755594B (zh) 一种超薄压电单晶箔的制作方法及其应用
KR100465630B1 (ko) 웨이퍼의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination