Nothing Special   »   [go: up one dir, main page]

KR101291956B1 - 증착된 장벽층을 구비한 유리 절연체 상의 반도체 - Google Patents

증착된 장벽층을 구비한 유리 절연체 상의 반도체 Download PDF

Info

Publication number
KR101291956B1
KR101291956B1 KR1020087007247A KR20087007247A KR101291956B1 KR 101291956 B1 KR101291956 B1 KR 101291956B1 KR 1020087007247 A KR1020087007247 A KR 1020087007247A KR 20087007247 A KR20087007247 A KR 20087007247A KR 101291956 B1 KR101291956 B1 KR 101291956B1
Authority
KR
South Korea
Prior art keywords
glass substrate
semiconductor wafer
layer
delete delete
glass
Prior art date
Application number
KR1020087007247A
Other languages
English (en)
Other versions
KR20080049068A (ko
Inventor
제임스 지. 코일라드
키쇼르 피. 개드캐리
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20080049068A publication Critical patent/KR20080049068A/ko
Application granted granted Critical
Publication of KR101291956B1 publication Critical patent/KR101291956B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

유리 기판; 반도체 물질 층; 및 유리 기판 및 반도체 물질 사이에 증착된 약 60 nm 내지 약 600 nm 사이의 증착된 장벽층을 포함하는 절연체 구조물 상의 실리콘을 제공하기 위한 방법 및 장치가 개시되는데, 여기에서 유리 기판 및 반도체 물질은 전기분해를 통해 서로 결합된다.
유리 기판, 반도체, 절연체, 장벽, 전기분해

Description

증착된 장벽층을 구비한 유리 절연체 상의 반도체{SEMICONDUCTOR ON GLASS INSULATOR WITH DEPOSITED BARRIER LAYER}
관련 출원에 대한 상호 참조
본 출원은 2005년 8월 26일에 출원된 미국 특허 출원 제11/213,130호{발명의 명칭: 증착된 장벽층(barrier layer)을 구비한 유리 절연체 상의 반도체}를 우선권으로서 주장하며, 상기 출원은 본원에 참조로써 인용된다.
기술 분야
본 발명은 절연체 상의 반도체(semiconductor-on-insulator (SOI)) 구조물 및 이의 제조 방법에 관한 것이다.
오늘날, 절연체 상의 반도체 구조물에 가장 많이 사용되는 반도체 물질은 실리콘이다. 이러한 구조물은 절연체 상의 실리콘 구조물(silicon-on-insulator structures)로서 문헌에서 언급되며, 이러한 구조물에 대해 "SOI"라는 약자가 적용되어 왔다. 절연체 상의 실리콘 기술은 고성능 박막 트랜지스터, 태양 전지, 및 디스플레이, 예컨대 활성 매트릭스 디스플레이에 대해 그 중요성이 증대되어 왔다. 절연체 상의 실리콘 웨이퍼(wafer)는 절연 물질 상의 실질적으로 단일한 결정 실리콘의 박막(일반적으로 두께가 0.1 내지 0.3 마이크론이지만, 일부 경우에는 5 마이 크론 정도로 두껍다)으로 구성된다.
설명을 보다 쉽게 하기 위해, 지금부터 절연체 상의 실리콘 구조물에 대해 논의하고자 한다. 이와 같은 특정한 유형의 절연체 상의 반도체 구조물에 대한 참조문헌은 본 발명의 설명을 용이하게 하기 위해서 채택하였으며, 어떠한 방식으로든 본 발명의 범위를 한정하는 것으로 해석되어서는 아니될 것이다. 본원에 사용된 SOI라는 약자는 일반적으로 절연체 상의 실리콘 구조물을 포함하나 이에 국한되는 것은 아닌 절연체 상의 반도체 구조물을 언급하는 것이다. 마찬가지로, SOG라는 약자는 일반적으로 유리 상의 실리콘 구조물을 포함하나 이에 국한되는 것은 아닌 유리 상의 반도체 구조물을 언급하는데 사용된다. SOG라는 용어는 유리 세라믹 상의 실리콘 구조물을 포함하나 이에 국한되지는 않는 유리 세라믹 상의 반도체 구조물을 포함하는 것으로 의도된다. SOI라는 약자는 SOG 구조물을 포함하는 것이다.
SOI 구조물 웨이퍼를 얻기 위한 여러가지 방법은 래티스 매치드 기판(lattice matched substrates) 위에 Si를 에피성장(epitaxial growth)시키는 것을 포함한다. 대안적인 방법은 SiO2의 산화물 층이 성장되는 또다른 실리콘 웨이퍼에 단일 결정 실리콘 웨이퍼를 결합시키는 단계와, 그 후에 예를 들어 단일 결정 실리콘의 0.1 내지 0.3 마이크론 층까지 상부 웨이퍼를 연마(polishing) 또는 에칭(etching)하는 단계를 포함한다. 또다른 방법은 수소나 산소 이온 중 하나가 임플랜팅(implanting)되어 산소 이온 임플랜테이션(implantation)의 경우 Si에 의해 토핑된(topped) 실리콘 웨이퍼 내의 파묻힌(buried) 산화물 층을 형성하거나, 수소 이온 임플랜테이션의 경우에는 산화물 층과 또다른 Si 웨이퍼를 결합시키기 위해 Si 박층을 분리시키는 것(박리시키는 것)을 포함하는, 이온-임플랜테이션 방법을 포함한다.
전자의 두 가지 방법은 비용 및/또는 결합 강도 및 내구성의 측면에서 만족스러운 구조물을 생성시키지 못한다. 수소 이온 임플랜테이션을 포함하는 후자의 방법은 좀 더 주목을 받고, 전자의 방법에 비해 더 유리한 것으로 여겨지는데, 그 이유는 요구되는 임플랜테이션 에너지가 산소 이온 임플란트의 것의 50% 이하이고, 요구되는 용량(dosage)이 2배 더 적기 때문이다.
수소 이온 임플랜테이션 방법에 의한 박리(Exfoliation) 단계는 하기의 단계로 전형적으로는 구성된다. 단일 결정 실리콘 웨이퍼 상에서 열 산화물(thermal oxide) 층이 성장된다. 그 다음 수소 이온이 이 웨이퍼에 임플랜팅되어 기판 플로(flaws)를 발생시킨다. 임플랜테이션 에너지는 플로가 발생하는 깊이를 결정짓고, 용량은 플로 밀도를 결정짓는다. 이어서 이러한 웨이퍼는 실온에서 다른 실리콘 웨이퍼(지지 기판)와 접촉되도록 배치되어 임시(tentative) 결합을 형성한다. 이어서 웨이퍼는 약 600℃까지 열처리되어 Si 웨이퍼로부터 실리콘의 박막을 분리시키는데 사용하기 위한 용도의 기판 플로 성장을 유발시킨다. 생성된 조립체(assembly)는 이어서 1,000℃ 이상의 온도까지 가열되어 지지 기판에 SiO2 하부층(underlayer), 즉 임플랜팅되지 않은 Si 웨이퍼와 Si 필름을 완전히 결합시킨다. 이에 따라 이 과정에 의해서, 그 사이에 산화물 절연체 층을 갖는 다른 실리콘 웨 이퍼에 결합된 실리콘의 박막을 갖는 SOI 구조물이 형성된다.
비용은 SOI 구조물을 상업적으로 사용하기 위해서 중요한 문제이다. 오늘날까지, 상기 기술한 방법 및 구조물에 드는 비용의 대부분은 Si 박막에 의해 토핑된 산화물의 층을 지지하는 실리콘 웨이퍼의 비용이었는데, 즉 비용의 대부분은 지지 기판에서 발생한다. 지지 기판으로서 석영을 사용하는 것이 여러 특허 문헌에서 언급된 바 있다고는 하지만(참조: 미국 특허 번호 6,140,209 6,211,041, 6,309,950, 6,323,108, 6,335,231, 및 6,391,740), 석영 자체는 비교적 값비싼 물질이다. 지지 기판을 논하는데 있어, 상기 참조문헌 중 일부는 석영 유리, 유리 및 유리-세라믹을 언급한 바 있다. 이러한 참조문헌에 제시된 기타의 지지 기판에는 다이아몬드, 사파이어, 실리콘 카바이드, 실리콘 니트라이드, 세라믹, 금속 및 플라스틱이 포함된다.
미국 특허 5,374,564는 열 가공을 사용하여 기판 상에서 단일 결정 실리콘 필름을 수득하기 위한 방법을 개시하고 있다. 편평한 면(planar face)을 갖는 반도체 물질 웨이퍼는 하기의 단계에 투입된다: (i) 기판의 주요부(mass)를 구성하는 하부 영역(lower region)과 박막을 구성하는 상부 영역(upper region)을 규정짓는 기체성 미세 기포(micro-bubbles)의 층을 발생시키는 이온을 통해, 웨이퍼 면의 충격(bombardment)에 의한 임플랜테이션 단계; (ii) 적어도 하나의 경질(rigid) 물질 층에 의해 구성되는 경화제(stiffener)와 웨이퍼의 편평한 면을 접촉시키는 단계; 및 (iii) 이온 충격이 수행되었고 미세 기포내에서 압력 효과를 발생시키고 박막 과 기판의 주요부 사이를 분리시키는 것을 수행하기에 충분한 온도 이상에서 웨이 퍼 조립체 및 경화제를 열처리하는 세번째 단계. 고온 단계 때문에, 이 공정은 더욱 저렴한 비용의 유리 및 유리-세라믹 기판에서는 사용할 수 없다.
미국 특허 출원 2004/0229444는 SOG 구조물의 제조방법을 개시하고 있다. 상기의 단계는 하기를 포함한다: (i) 수소 이온 임플랜테이션에 실리콘 웨이퍼 표면을 노출시켜서 결합 표면을 발생시키는 단계; (ii) 유리 기판과 웨이퍼의 결합 표면을 접촉시키도록 하는 단계; (iii) 압력, 온도 및 전압을 웨이퍼 및 유리 기판에 적용하여 그 사이의 결합을 촉진하는 단계; 및 (iv) 유리 기판과 실리콘 박막을 실리콘 웨이퍼와 분리하는 것을 촉진하기 위하여 공통되는 온도로 구조물을 냉각시키는 단계.
하지만, 알칼리와 기타의 이온이 유리 기판에서부터 실리콘 층으로 이동할 때 SOI 구조물에서 발생할 수 있는 문제점이 발견되었다. 미국 특허 출원 번호 2004/022944에 개시된 SOI 제조 기술은 실리콘 층과 유리 사이에 비교적 얇은 실리카 장벽층을 생성시키는 것으로 밝혀졌다. 실리콘 층과 유리 층 사이의 실리카의 장벽층은 약 200 nm 또는 그 이하에 불과하며, 이것은 최상으로 활용되는 것이 아닌 경우에 일부 적당한 것이다. 하지만, 실리카의 장벽층은 다른 용도의 이온 이동에 대해서는 만족스러운 장벽을 제공하지 못할 수 있다.
발명의 개요
본 발명의 하나 이상의 구체예에 따르면, 절연체 상의 실리콘 구조물에 대한 방법 및 장치가 제공되는데, 이는 하기를 포함하는 것이다: 유리 기판; 유리 기판 또는 실리콘 기판 중 어느 하나에 증착된 약 100 내지 약 600 nm 사이의 장벽층; 및 전기분해를 통해 장벽층에 결합되는 반도체 물질의 층. 장벽층은 실리카, 실리콘 옥시니트라이드, 지르코니아(zirconia), 탄탈륨 산화물, 및 하프늄 산화물 중 적어도 하나로 형성된다. 유리 기판은 유리, 유리 세라믹 또는 임의의 기타 적당한 물질일 수 있다. 반도체 층은 바람직하게는 하기로 구성되는 군 중에서 취해진다: 실리콘(Si), 게르마늄-도핑된(doped) 실리콘(SiGe), 실리콘 카바이드(SiC), 게르마늄(Ge), 갈륨 아르세나이드(gallium arsenide)(GaAs), GaP, 및 InP.
본 발명의 다른 측면, 기술적 특징, 장점 등은 첨부하는 도면과 함께 발명의 상세한 설명을 읽으면 당업자에게 명백할 것이다.
본 발명의 여러 측면을 설명하기 위하여, 현재 바람직한 도면 형태로 제공하지만, 이것은 본 발명이 정확히 이러한 배열과 장치로 한정되지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 하나 이상의 구체예에 따른 SOI 장치의 구조를 도해하는 블록 다이어그램(block diagram)이다.
도 2는 유리 기판 상에 장벽층이 증착되는 경우의, 도 1의 SOI 구조물을 생성시키기 위해서 수행될 수 있는 단계를 도해하는 흐름도이다.
도 3 a-b는 도 2의 방법을 사용하여 도 1의 SOI 구조물을 형성하는 방법을 도해하는 블록 다이어그램이다.
도 4는 장벽층이 실리콘 웨이퍼에 증착되는 경우의, 도 1의 SOI 구조물을 생성시키기 위해서 수행될 수 있는 단계를 도해하는 흐름도이다.
도 5 a-b는 도 4의 방법을 사용하여 SOI 구조물을 형성하는 것을 도해하는 블록 다이어그램이다.
도 6은 도 3의 중간 구조물에 유리 기판을 결합시키기 위한 방법을 도해하는 블록 다이어그램이다.
지금부터 도면을 참고하여 설명하고자 하는데, 여기에서 유사 기호는 유사 부품을 지칭하는 것으로서, 본 발명의 하나 이상의 구체예에 따라 SOG 구조물(100)을 도 1에서 제시하고 있다. SOG 구조물(100)은 바람직하게는 유리 기판(102), 장벽층(103) 및 반도체 층(104)을 포함한다. SOG 구조물(100)은 박막 트랜지스터(TFT)를 제조하는 데 있어, 예를 들면 유기 발광 다이오드(organic light-emitting diode (OLED)) 디스플레이 및 액정 디스플레이(LCD), 집적 회로, 광전지장치(photovoltaic device) 등을 포함하는 디스플레이를 위해 적합한 용도를 지닌다.
층(104)을 구성하는 반도체 물질은 바람직하게는 실질적으로 단일 결정 물질 형태이다. "실질적으로"라는 말은 층(104)을 묘사할 때 반도체 물질이 정상적으로는 고유적으로 또는 의도적으로 첨가된 래티스 결합 또는 몇가지 그레인 바운더리(grain boundaries)와 같은 적어도 일부의 내부 또는 표면 결함(defect)을 함유하는 사실을 말하고자 할 때 사용된다. "실질적으로"라는 말은 또한 특정한 도펀트(dopant)가 벌크 반도체의 결정 구조를 변형시키거나 그렇지 않으면 이에 악영향을 미칠 수 있다는 사실을 반영하는 것이다.
논의를 위해서, 반도체 층(104)은 실리콘으로 형성된 것으로 간주된다. 하지만, 반도체 물질은 실리콘계 반도체이거나 다른 임의의 유형의 반도체, 예컨대 III-V, II-IV, II-IV-V 부류의 반도체일 수 있다는 것으로 이해된다. 이러한 물질의 예는 하기를 포함한다: 실리콘(Si), 게르마늄 도핑된 실리콘(SiGe), 실리콘 카바이드(SiC), 게르마늄(Ge), 갈륨 아르세나이드(GaAs), GaP, 및 InP.
유리 기판(102)은 바람직하게는 산화물 유리 또는 산화물 유리-세라믹으로 형성된다. 요구되지는 않더라도, 본원에 개시된 구체예는 바람직하게는 약 1,000℃ 이하의 변형점을 보이는 산화물 유리 또는 유리-세라믹을 포함한다. 유리 제조 업계에서 통상적인 바와 같이, 변형점은 유리 또는 유리-세라믹이 1014.6 poise(1013.6 Pa.s)의 점도를 가지는 온도를 말한다. 산화물 유리와 산화물 유리-세라믹 사이에서는, 유리가 가장 바람직한데 왜냐하면 유리가 보통 제조하기 쉽기 때문에, 더욱 폭넓게 사용할 수 있고 비용이 더 저렴하기 때문이다.
예를 들어, 유리 기판(102)은 알칼리 토금속 이온을 함유하는 유리 기판, 예컨대 CORNING INCORPORATED GLASS COMPOSITION NO. 1737 또는 CORNING INCORPORATED GLASS COMPOSITION NO. EAGLE 2000TM로 형성될 수 있다. 이러한 유리 물질은 특히 예를 들어, 액정 디스플레이의 제조에 사용된다.
유리 기판은 바람직하게는 약 0.1 mm 내지 약 10 mm 범위의 두께를 가지고, 가장 바람직하게는 약 0.5 mm 내지 약 1 mm 범위의 두께를 가진다. 일부 SOI 구조물에 대해서는, 약 1 마이크론 이상의 두께를 가지는 절연층이 바람직한데, 이것은 예를 들어 실리콘/실리콘 디산화물/실리콘 구조를 갖는 표준 SOI가 높은 주파수에서 작동되는 경우에 발생하는 기생적인 용량 효과(parasitic capacitive effects)를 피하기 위해서이다. 과거에, 이러한 두께는 달성하기 어려웠다. 본 발명에 따르면, 약 1 마이크론보다 두꺼운 절연층을 갖는 SOI 구조물은 약 1 마이크론 이상의 두께를 갖는 유리 기판(102)을 단순히 사용함으로써 쉽게 달성된다. 그러므로 바람직한 유리 기판(102)의 두께에 대한 하한은 약 1 마이크론이다.
일반적으로, 유리 기판(102)은 본 발명의 공정 뿐 아니라, SOG 구조물(100) 상에서 수행되는 추후의 공정에서 장벽층(103) 및 반도체 층(104)을 지지하기 충분할 정도로 두꺼워야 한다. 유리 기판(102)의 두께에 대한 이론적인 상한은 존재하지 않더라도, 지지 기능이나 최종 SOG 구조물(100)에 대해 요구되는 것 이상의 두께는 일반적으로 바람직하지 않은데, 그 이유는 유리 기판(102)의 두께보다 더 두꺼운 두께는 SOG 구조물(100)을 형성하는데 있어 공정 단계 중 적어도 일부에서 수행될 것을 어렵게 만들기 때문이다.
산화물 유리 또는 산화물 유리-세라믹 기판(102)은 바람직하게는 실리카계(silica-based)이다. 그러므로, 산화물 유리 또는 산화물 유리-세라믹내의 SiO2의 몰%는 바람직하게는 30 몰% 이상이고, 가장 바람직하게는 40 몰% 이상이다. 유리-세라믹의 경우, 결정상은 멀라이트(mullite), 코르디에라이트(cordierite), 아노타이트(anorthite), 스피넬(spinel), 또는 유리-세라믹 업계에 공지되어 있는 기타의 결정상일 수 있다. 비-실리카계 유리 및 유리-세라믹은 본 발명의 하나 이상의 구체예에서 실시에 사용될 수 있지만, 일반적으로는 덜 바람직한데, 그 이유는 이들의 높은 비용 및/또는 낮은 성능 특징 때문이다. 유사하게는, 일부 용도를 위해서, 예를 들면 실리콘계가 아닌 반도체 물질을 사용하는 SOI 구조물에 대해서, 산화물계가 아닌 유리 기판, 예를 들어, 비-산화물 유리가 바람직할 수 있지만, 일반적으로는 이의 높은 비용 때문에 바람직하지 않다.
일부 용도를 위해서, 예를 들어, 디스플레이 용도를 위해서, 유리 또는 유리-세라믹(102)은 바람직하게는 가시광선, UV 근처 및/또는 IR 파장 범위의 빛을 투과시킬 수 있고, 예를 들어, 유리 또는 유리 세라믹(102)은 바람직하게는 350 nm 내지 2 마이크론 파장 범위를 투과시킨다.
유리 기판(102)은 바람직하게는 단일 유리 또는 유리-세라믹으로 구성되는 것이 바람직하지만, 희망하는 경우 라미네이팅된(laminated) 구조물을 사용할 수 있다. 라미네이팅된 구조물을 사용하였을 때, 반도체층(104)에 가장 가까운 라미네이트 층은 바람직하게는 단일 유리 또는 유리-세라믹으로 구성된 기판 유리(102)에 대해 본원에 기술된 성질을 가진다. 반도체 층(104)에서 더욱 멀리 있는 층도 바람직하게는 이러한 성질은 가지지만, 이보다 더 완화된 성질을 가질 수 있는데, 왜냐하면 이들은 반도체 층(104)과 직접 반응하지 않기 때문이다. 후자의 경우에, 유리 기판(102)은 유리 기판(102)에 대해 언급된 성질이 더 이상 만족스럽지 않은 경우 종결된 것으로 간주된다(considered to have ended).
지금부터 도 2 및 3a-b를 참조로 할 것인데, 이는 도 1의 SOG 구조물(100)을 제조하는 것과 관련하여 중간 구조물을 생성시키기 위하여 수행할 수 있는 방법의 단계를 도해하는 것이다. 작동(202)시, 박리층(122)은 반도체 웨이퍼(120)(도 3a)의 표면 위에 형성된다. 더 자세히 말하면, 반도체 웨이퍼(120)는 바람직하게는 실질적으로 단일 결정 Si 웨이퍼이지만, 상기 기술한 바와 같이 임의의 다른 적당한 반도체 도체 물질이 사용될 수 있다.
박리층(122)은 바람직하게는 반도체 웨이퍼(120)로부터 분리될 수 있는(이 점에 대해서는 본원에서 추후 논의할 것이다) 비교적 얇은 실리콘의 층이다; 본 발명의 구체예가 박리층을 형성하는 임의의 특정한 방법을 한정하고 있는 것은 아니지만, 하나의 적당한 방법은 실리콘 웨이퍼(120)의 표면 아래에 취약 영역을 발생시키기 위한 이온 임플랜테이션의 사용을 포함한다. 예를 들면, 수소 이온 임플랜테이션을 사용할 수 있지만, 다른 이온이나 이의 조합도 사용될 수 있는데, 예를 들면 붕소 + 수소, 헬륨 + 수소, 또는 박리를 위한 문헌에 기재된 다른 이온을 사용할 수 있다. 또한, 박리층(122)을 형성하기 위한 적당한, 개발된 임의의 다른 공지된 기술이나 앞으로 개발할 기술을 본 발명의 취지 및 범위를 일탈함이 없이 사용할 수 있다.
박리층(122)을 발생시키기 위해 사용되는 기술이 무엇인지는 중요하지 않고, 실리콘 웨이퍼(120)는 바람직하게는 표면의 이온 농도(예를 들면 수소)를 감소시키기 위하여 처리된다. 예를 들면, 작동(204)시에, 반도체 웨이퍼(120)는 바람직하게는 세척되고 세정되며 박리층(122)은 바람직하게는 약한 산화에 투입된다. 약한 산화 처리는 산소 플라즈마, 오존 처리, 과산화수소 처리, 과산화수소 및 암모니아 처리, 과산화수소 및 산 처리, 또는 이들 방법의 조합의 처리를 포함할 수 있다. 이들 처리 중에 수소로 마감된(terminated) 표면 작용기는 하이드록실기로 산화될 것으로 예상되는데, 이것은 다시 실리콘 웨이퍼의 표면을 친수성(hydrophilic)으로 만든다. 처리는 바람직하게는 산소 플라즈마를 위한 실온에서 수행되며, 암모니아 또는 산 처리를 위해서는 25-150℃ 사이의 온도에서 수행된다.
도 2 및 3b를 참조하면, 작동(206)시에, 장벽층(103)은 바람직하게는 유리 기판(102) 위에 직접적으로 또는 간접적으로 형성된다. 장벽층(103)은 바람직하게는 실리카, 실리콘 옥시니트라이드, 지르코니아, 탄탈륨 산화물, 및 하프늄 산화물 중 하나 이상으로 형성될 수 있지만, 다른 적당한 물질도 사용할 수 있다. 장벽층(103)은 바람직하게는 화학적 기상 증착(이는 강화 플라즈마 방법(plasma enhanced process)일 수 있다), 스퍼터링(sputtering), e-빔 증발, 열 증발, 또는 다른 적당한 방법을 통해 생성된다. 장벽층(103)의 두께는 약 50 nm 내지 약 600 nm일 수 있지만, 더 두꺼운 두께를 포함하는 다른 두께도 구조물(100)의 특정한 용도에 따라 사용될 수 있다. 하지만, 장벽층의 두께는 유리 기판(102)으로부터 실리콘 층(104)으로 이온을 이동시키는 것을 상당히 방해한다. 장벽층(103)은 SOG 구조물(100)을 제조하는 과정 중에 형성될 수 있는 임의의 인 시츄(in situ) 장벽층에 추가의 층으로서 수립될 수 있음이 주목된다.
예를 들면, 유리 기판/장벽층 조합(102, 122)은 바람직하게는 전기분해 방법을 사용하여 박리층(122)에 결합된다. 바람직한 전기 분해 방법에 대한 상세한 사항은 도 6을 참조로 하여 발명의 상세한 설명에서 하기에 기재될 것이지만, 미국 특허 출원 번호 2004/0229444와 관련하여 상기에 기술된 전기 분해 방법이 사용될 수 있음이 주목된다. 이 방법은 예를 들면, 박리층(122) 상의 실리카의 인 시츄 층을 발생시킬 수 있다. 본 발명의 하나 이상의 구체예에 따르면, 장벽층(103)은 인 시츄 실리카의 층(존재하는 경우)과 독립적으로 또는 협력하여 활동하도록 증착되는(또는 성장되는) 추가의 층이다.
유리 기판/장벽층 조합(102, 103)에 박리층(122)을 결합시키는 것을 논의하기 전에, 장벽층(103)을 제공하는 대안적인 방법을 기술하고자 한다. 도 4 및 5a-b는 도 1의 SOG 구조물(100)을 제조하는 것과 관련하여 대안적인 중간 구조물을 생성시키기 위하여 수행될 수 있는 방법의 단계들을 도해한다. 이 구체예에서, 장벽층(103)은 유리 기판(102) 상이 아닌, 실리콘 웨이퍼(120) 상에 직접적으로 또는 간접적으로 증착된다. 도 4 및 5a와 관련하여, 작동(402)시에 장벽층(103)은 공지된 증착 기술을 사용하여 실리콘 웨이퍼(120) 상에 증착되거나 발생된다. 예를 들어, 열 산화, CVD, 졸-(sol-), 겔(gel), 스퍼터링 등을 웨이퍼(120) 상에 장벽층(103)을 증착시키기 위해 사용할 수 있다. 다시, 장벽층(103)은 바람직하게는 실리카, 실리콘 옥시니트라이드, 지르코니아, 탄탈륨 산화물, 및 하프늄 산화물 중 하나로 형성되지만, 다른 적당한 물질이 사용될 수도 있다. 또한, 장벽층의 두께는 약 50 nm 내지 약 600 nm 사이에 있을 것이지만, 장벽층의 두께가 결합 후에 이온이 유리 기판(102)으로부터 실리콘 층(104)으로 이동하는 것을 상당히 방해하지 않는 한, 더욱 두꺼운 두께를 포함하는 기타의 두께도 구조물(100)의 특정한 용도에 따라 사용될 수 있다(이 점에 대해서는 하기에 기술한다).
작동(404)시에, 박리층(122)은 장벽층(103) 아래 및 반도체 웨이퍼(120) 아래에 형성된다. 박리층(122)은 바람직하게는 반도체 웨이퍼(120)와 분리될 수 있는 비교적 얇은 실리콘이다. 본 발명의 구체예는 박리층(122)을 형성하는 임의의 특정한 방법에 국한되는 것은 아니고, 적당한 방법은 실리콘 웨이퍼(120)의 표면 아래에 취약 영역을 발생시키기 위한 이온 임플랜테이션을 사용하는 것을 포함한다. 예를 들면, 수소 이온 임플랜테이션이 사용될 수 있지만, 다른 이온 또는 이의 조합도 사용될 수 있는데, 예컨대 붕소 + 수소, 헬륨 + 수소, 또는 박리(exfoliation)에 관한 문헌에 공지된 기타의 이온을 말한다.
작동(406)시에, 유리 기판(102)은 바람직하게는 전기분해 방법을 사용하여 장벽층(103)에 결합된다.
본 발명의 추가의 대안적인 구체예는 도 2 및 4의 방법의 조합을 설명한다. 구체적으로, 제1 장벽층은 유리 기판(102)에 증착될 수 있고(도 3b에 설명된 바와 같다), 제2 장벽층은 실리콘 웨이퍼(120) 상에 증착될 수 있다(도 5a-b에 설명된 바와 같다). 그 후에, 각 구조물의 제1 및 제2 장벽층은 전기분해를 사용하여 직접적으로 또는 간접적으로 결합될 수 있다.
도 2의 방법이 무엇인지와는 관계없이, 도 4의 방법 또는 이의 조합이 도 6과 관련하여, 장벽층을 가진 중간 구조물을 제조하기 위하여 사용되며, 각 구조물은 바람직하게는 전기분해 방법을 사용하여 서로 결합된다. 바람직한 전기분해 결합 방법은 미국 특허 출원 2004/0229444에 기술되어 있고, 상기 특허의 내용은 본원에 참조로써 인용된다. 상기 방법의 일부를 하기에 기술하고자 한다.
장벽층(103)을 제조하기 위해 사용되는 방법과는 관계없이, 적당한 표면 세정처리(cleaning)가 바람직하게는 수행된다. 그 후에, 도 6에 개괄적으로 설명된 배열을 달성하기 위하여 중간 구조물이 직접적으로 또는 간접적으로 접촉하게 된다. 접촉 전 또는 후에, 반도체 웨이퍼(120), 박리층(122), 장벽층(103), 유리 기판(102)을 포함하는 구조물(들)은 차별적인 온도 구배 하에 가열된다. 바람직하게는 유리 기판(102)(도 3의 구조가 사용된 경우라면 장벽층(103))은 반도체 웨이퍼(120) 및 박리층(122)(도 5b의 구조가 사용된 경우라면 장벽층(103))보다 더 높은 온도로 가열된다. 예를 들면, 유리 기판(102)(및 이와 관련된 층) 및 반도체 웨이퍼(120)(및 이와 관련된 층) 사이의 온도차는 적어도 1℃이지만, 이 온도차는 약 100 내지 약 150℃ 만큼이나 클 수 있다. 이 온도 차는 실리콘의 것과 매치되는(matched) 열 팽창 계수(CTE, coefficient of thermal expansion)를 갖는 유리에 대해 바람직한데, 왜냐하면 이는 열 응력(thermal stresses) 때문에 반도체 웨이퍼(120)로부터 박리층(122)의 후분리(later separation)를 촉진하기 때문이다.
유리 기판(102)과 반도체 웨이퍼(120) 사이의 온도 차가 일단 안정화되면, 기계적 압력을 중간 조립체에 대해 적용한다. 바람직한 압력 범위는 약 1 내지 약 50 psi이다. 고압력이 적용되면, 예컨대 100 psi 이상의 압력이 적용되면 유리 웨이퍼 파괴를 유발시킬 수도 있다.
유리 기판(102) 및 반도체 웨이퍼(120)는 바람직하게는 유리 기판(102)의 변형점의 약 +/- 150 ℃ 범위내의 온도를 취한다.
다음에는, 중간 조립체에 전압이 적용되는데, 바람직하게는 반도체 웨이퍼(120)가 양극이 되고, 유리 기판(102)이 음극이 된다. 전압이 적용되면, 유리 기판(102) 내의 알칼리 또는 알칼리 토금속이 반도체/유리 계면으로부터 유리 기판(102)으로 더 이동하게 유발시킨다. 이러한 과정은 두 가지 기능을 가지는데, 즉 (i) 알칼리 또는 알칼리 토금속이 없는 계면이 생성되고; (ii) 유리 기판(102)을 매우 반응성으로 변하게 하여 비교적 저온의 열을 적용하였을 때에도 반도체 층(104)에 강력하게 결합하게 하는 것이 그것이다.
작동시(210), 도 2 및 작동시(408), 도 4에서, 몇 시간 동안(예를 들어 대략 1시간 또는 그 이하) 중간 조립체를 이러한 조건 하에서 유지한 다음에, 전압을 제거한 다음에, 중간 조립체를 실온에서 냉각시킨다. 그 다음 반도체 웨이퍼(120) 및 유리 기판(102)을 분리하는데, 이 단계는 결합된 얇은 반도체 층(104)을 갖는 유리 기판(102)을 수득하기 위해서, 이미 완전히 없어진 것이 아닌 경우에 일부 박리(peeling) 단계를 포함할 수 있다.
분리 단계는 바람직하게는 열 응력에 기인한 박리층(122)의 분열(fracture)을 통해 달성된다. 대안적으로 또는 추가하여 물 제트 절단(water jet cutting)과 같은 기계적 응력 또는 화학적 에칭(chemical etching)이 이러한 분리를 촉진하기 위하여 사용될 수 있다.
도 1에서 도해된 바와 같이, 분리 후에 생성된 구조물은 유리 기판(102), 장벽층(103), 및 이에 결합된 반도체 층(104)을 포함할 수 있다. 임의의 원하지 않는 반도체 물질은 연마 기술, 예를 들어, CMP 또는 유리 기판(102) 위의 단일 결정 실리콘 층(104)을 수득하기 위하여 당업계에 공지되어 있는 기타의 기술을 사용하여 제거할 수 있다.
반도체 웨이퍼(120)는 기타의 SOG 구조물(100)을 연속 제조하기 위하여 재사용될 수 있음이 주목된다.
유리하게도 장벽층(103)의 증착 및 제어된 두께는 유리 기판(102)으로부터 실리콘 층(104)으로 알칼리 이온이나 다른 이온이 이동하는 것을 방지한다. 장벽층(103)의 증착은 두께 대 인 시츄로 형성된 장벽층으로써 조절될 수 있는데, 이로써 더 많은 장벽이 확산되도록 한다. 장벽층(103)은 본질적으로 실리카보다 더 장벽이 잘 확산되도록 하는 물질로 구성될 수 있는데, 이러한 것으로는 예컨대 실리콘 옥시니트라이드 또는 탄탈륨 산화물이 있다. 추가로, 장벽층(103) 조성물은 이의 기계적 성질, 예컨대 열팽창계수(CTE) 미스매치(mismatch) 및/또는 필름 응력을 최소화하는 것에 따라 선택될 수 있다. 장벽층(103) 조성물은 실리콘 필름으로 만들어진 장치의 성능을 개선시키기 위하여, 예컨대 전하 트랩핑을 최소화함으로써(minimizing charge trapping), 또는 낮은 재조합 속도 표면(low recombination velocity surface)을 제공함으로써 선택될 수 있다. 증착된 장벽 필름(103)은 실리콘 필름이 전달되지 않은 영역에 장벽층을 제공할 수 있다. 그러한 예로 주변(periphery)에만 실리콘이 선택적으로 결합된 후에 기판의 중심, 또는 실리콘이 넓은 면적의 기판을 피복하도록 타일링(tiled)된 경우 타일 사이의 틈(gap)이 포함된다.
실시예 1
100 mm 직경 및 100 마이크론 두께의 실리콘 웨이퍼를 8X1016 이온/cm2 의 용량 및 100 KeV의 임플랜테이션 에너지로 수소 이온 임플랜테이션시켰다. 웨이퍼를 산소 플라즈마로 처리하여 표면 작용기(group)를 산화시켰다. 100 mm 직경의 EAGLE 유리 웨이퍼를 세정한 다음에, 표준 PECVD 과정을 통해 200 nm의 실리카로 코팅하여 증착된 장벽층을 형성하였다. 이어서 두 개의 웨이퍼를 Suss MicroTec SB6 결합기(bonder)에 삽입하였다. 유리 웨이퍼를 음극에 배치한 다음에, 실리콘 웨이퍼를 양극에 배치하고 격리판(spacer)으로 유리 웨이퍼를 떨어뜨려 놓았다. 두 개의 웨이퍼를 접촉하게 한 다음에, 525℃(실리콘 웨이퍼) 내지 575℃(유리 웨이퍼)로 진공에서 가열하였다. 1750 Volt의 전위를 웨이퍼 표면에 적용하였다. 전압을 20분간 적용하였으며, 그 말단에는 전압이 0으로 되게 하였고, 웨이퍼를 실온으로 냉각시켰다. 웨이퍼는 쉽게 분리될 수 있을 것이다. 코팅된 유리 웨이퍼 상에 강하게 결합된 실리콘 박막(500 nm)을 갖는 우수한 품질의 샘플이 이러한 방법을 통해 수득되었다. 결합의 품질은 육안 검사를 통해 측정하였고, 결합에서 구조물을 박리시키는 시도를 통해서도 측정하였다. 이러한 시험결과, 결합 형성에 악영향을 미치지 아니하고도 방법에서 200 nm의 추가의 실리카 장벽층이 사용될 수 있는 것으로 나타났다.
실시예 2
실리카 장벽층 두께를 500 nm으로 증가시킨 것을 제외하고는, 실시예 1의 실험을 반복하였다. 이 실험에서, 코팅된 유리 웨이퍼에 결합된 실리콘 층은 또다시 육안 검사 및 기계 검사를 통해 연속적으로 측정하였다.
실시예 3
장벽층을 생성시키기 위해 100 nm의 지르코늄 산화물을 유리 웨이퍼에 스퍼터(sputter) 코팅한 것을 제외하고, 실시예 2의 실험을 반복하였다. 실리콘 층 결합을 다시 육안 검사 및 기계 검사를 통해 연속적으로 측정하였다.
실시예 4
장벽층을 생성시키기 위해 100 nm의 탄탈륨 산화물을 유리 웨이퍼에 스퍼터 코팅한 것을 제외하고, 실시예 3의 실험을 반복하였다. 코팅된 유리 웨이퍼에 실리콘 층을 전달 및 결합시킨 것을 다시 육안 검사 및 기계 검사를 통해 연속적으로 측정하였다.
실시예 5
장벽층을 생성시키기 위해 플라즈마 강화 화학적 기상 증착(PECVD, plasma enhanced chemical vapor deposition)함으로써 증착시킨 200 nm의 실리콘 옥시니트라이드를 사용한 것을 제외하고, 실시예 2의 실험을 반복하였다. 이 경우 다시 실리콘 층을 연속적으로 전달하고 결합시켰다.
실시예 6
열 산화(thermal oxidation) 후 장벽층에 수소 임플랜테이션시킨 것을 통해, 실리콘 웨이퍼 상에서 100 nm의 장벽층을 성장시킨 것을 제외하고, 실시예 1의 실험을 반복하였다. 유리 기판에는 장벽층을 증착시키지 않았다. 장벽층과 유리 웨이퍼 및 실리콘 웨이퍼를 접촉되게 하고, 결합 과정을 실시예 1에 기술된 바와 같이 수행하였다. 유리 웨이퍼에 실리콘 층을 연속적으로 전달 및 결합시키는 것(장벽층과)을 수행하였고, 육안 검사 및 기계 검사를 통해 연속적으로 측정하였다.
이러한 실시예는 실리콘 층 전달 과정에 영향을 미치지 않으면서, 첨가된 이온 이동에 대한 저항성 또는 다른 제품 향상을 제공하기 위해 유리 웨이퍼와 실리콘 필름 사이에 추가의 산화물 또는 비-산화물 장벽층을 도입할 수 있음을 보여주는 것이다.
본 발명은 특정한 구체예를 참고로 하여 기술하기는 하였지만, 이는 본 발명의 원리 및 적용을 주로 설명하고자 하는 것으로서 이해되어야 한다. 그러므로, 다수의 변형도 예시적인 구체예를 구성할 수 있으며, 다른 구체예도 첨부되는 청구항에 의해 정해지는 것과 같은 본 발명의 취지 및 범위를 일탈하지 않으면서 가능할 수 있는 것으로 이해된다.

Claims (24)

  1. 유리 기판 및 반도체 웨이퍼 중 적어도 하나 상에 직접적으로 또는 간접적으로 총 두께 60 내지 600 nm의 하나 이상의 장벽층을 증착시키는 단계;
    반도체 웨이퍼에 박리층을 생성시키는 단계;
    박리층을 25 내지 150℃ 사이의 온도에서 산화시키는 단계;
    반도체 웨이퍼, 산화된 박리층, 하나 이상의 장벽층, 및 유리 기판을 포함하는 중간 구조물을 형성하는 단계;
    전기분해를 사용하여 중간 구조물을 결합시키는 단계; 및
    결합된 유리 기판, 장벽층 및 박리층이 반도체 웨이퍼로부터 분리될 수 있도록, 박리층에 응력을 적용하는 단계를 포함하는,
    유리 기판 상의 반도체 구조물의 제조방법.
  2. 제1항에 있어서, 상기 유리 기판 및 반도체 웨이퍼 중 적어도 하나 상에 장벽층을 형성하는 단계는, 화학적 기상 증착법을 사용하여 유리 기판 및 반도체 웨이퍼 중 적어도 하나를 장벽 물질로 코팅하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 결합 단계는
    유리 기판 및 반도체 웨이퍼 중 적어도 하나를 가열하는 단계;
    유리 기판을 박리층 및 하나 이상의 장벽층을 통하여 직접적으로 또는 간접적으로 반도체 웨이퍼와 접촉되도록 하는 단계; 및
    유리 기판 및 반도체 웨이퍼에 전위를 적용하여 결합을 유발시키는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 응력은 박리층에서 분열이 발생되도록, 결합된 유리 기판, 박리층, 및 반도체 웨이퍼를 냉각시킴으로써 유발되며, 상기 분리는 유리 기판, 장벽층 및 박리층을 포함하는 구조물을 생성시키는 것을 특징으로 하는 방법.
  6. 제2항에 있어서, 상기 반도체 웨이퍼 상에 장벽층을 형성시키는 단계는 열 산화, 화학적 기상 증착, 졸-겔, 및 스퍼터링 중 적어도 하나를 사용하여 반도체 웨이퍼를 장벽 물질로 코팅하는 것을 포함하는 것을 특징으로 하는 방법.
  7. 제2항에 있어서, 상기 장벽층은 실리카, 실리콘 옥시니트라이드, 지르코니아, 탄탈륨 산화물, 및 하프늄 산화물 중 적어도 하나를 포함하는 것을 특징으로 하는 방법.
  8. 제2항에 있어서, 상기 결합 단계는
    유리 기판 및 반도체 웨이퍼 중 적어도 하나를 가열하는 단계;
    박리층 및 하나 이상의 장벽층을 통해 반도체 웨이퍼와 직접적으로 또는 간접적으로 유리 기판이 접촉되도록 하는 단계; 및
    유리 기판 및 반도체 웨이퍼를 통해 전위를 적용하여 결합을 유발시키는 단계를 더욱 포함하는 것을 특징으로 하는 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020087007247A 2005-08-26 2006-08-15 증착된 장벽층을 구비한 유리 절연체 상의 반도체 KR101291956B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/213,130 US7268051B2 (en) 2005-08-26 2005-08-26 Semiconductor on glass insulator with deposited barrier layer
US11/213,130 2005-08-26
PCT/US2006/031726 WO2007024549A2 (en) 2005-08-26 2006-08-15 Semiconductor on glass insulator with deposited barrier layer

Publications (2)

Publication Number Publication Date
KR20080049068A KR20080049068A (ko) 2008-06-03
KR101291956B1 true KR101291956B1 (ko) 2013-08-09

Family

ID=37772148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087007247A KR101291956B1 (ko) 2005-08-26 2006-08-15 증착된 장벽층을 구비한 유리 절연체 상의 반도체

Country Status (7)

Country Link
US (1) US7268051B2 (ko)
EP (1) EP1929511B1 (ko)
JP (1) JP2009506540A (ko)
KR (1) KR101291956B1 (ko)
CN (1) CN101248515B (ko)
TW (1) TWI305014B (ko)
WO (1) WO2007024549A2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
US7619283B2 (en) 2007-04-20 2009-11-17 Corning Incorporated Methods of fabricating glass-based substrates and apparatus employing same
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5700617B2 (ja) * 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR101127574B1 (ko) * 2009-04-06 2012-03-23 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
KR101058105B1 (ko) * 2009-04-06 2011-08-24 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
US8674468B2 (en) * 2009-05-29 2014-03-18 Carestream Health, Inc. Imaging array with dual height semiconductor and method of making same
US7948017B2 (en) * 2009-06-19 2011-05-24 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
US8129810B2 (en) 2009-06-19 2012-03-06 Carestream Health, Inc. Continuous large area imaging and display arrays using readout arrays fabricated in silicon-on-glass substrates
US7968358B2 (en) * 2009-07-29 2011-06-28 Carestream Health, Inc. Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same
DE102009042886A1 (de) 2009-09-24 2011-05-26 Schott Ag Verfahren zur Herstellung einer Solarzelle oder eines Transistors mit einer kristallinen Silizium-Dünnschicht
US8377825B2 (en) * 2009-10-30 2013-02-19 Corning Incorporated Semiconductor wafer re-use using chemical mechanical polishing
US8562849B2 (en) * 2009-11-30 2013-10-22 Corning Incorporated Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
WO2011087789A2 (en) 2009-12-22 2011-07-21 Becton, Dickinson And Company Methods for the detection of microorganisms
JP5643509B2 (ja) 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US8357974B2 (en) 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
US8405036B2 (en) 2010-08-24 2013-03-26 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5810718B2 (ja) * 2011-03-18 2015-11-11 富士ゼロックス株式会社 シリコン層転写用基板及び半導体基板の製造方法
CN103872189B (zh) * 2012-12-18 2016-09-07 比亚迪股份有限公司 垂直结构白光led芯片及其制备方法
EP3475975B1 (en) * 2016-06-24 2021-12-15 Qromis, Inc. Method of manufacture of a polycrystalline ceramic substrate
FR3079661A1 (fr) 2018-03-29 2019-10-04 Soitec Procede de fabrication d'un substrat pour filtre radiofrequence

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
US20040229444A1 (en) * 2003-02-18 2004-11-18 Couillard James G. Glass-based SOI structures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
CA2232796C (en) * 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6323408B1 (en) * 2000-02-29 2001-11-27 Chi Fai Liu Music creation
US6610582B1 (en) * 2002-03-26 2003-08-26 Northrop Grumman Corporation Field-assisted fusion bonding
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
US20040229444A1 (en) * 2003-02-18 2004-11-18 Couillard James G. Glass-based SOI structures
WO2005029576A2 (en) 2003-02-18 2005-03-31 Corning Incorporated Glass-based soi structures

Also Published As

Publication number Publication date
WO2007024549A2 (en) 2007-03-01
KR20080049068A (ko) 2008-06-03
US7268051B2 (en) 2007-09-11
WO2007024549A3 (en) 2007-09-07
CN101248515A (zh) 2008-08-20
US20070048968A1 (en) 2007-03-01
EP1929511B1 (en) 2016-04-13
TW200721312A (en) 2007-06-01
EP1929511A2 (en) 2008-06-11
EP1929511A4 (en) 2009-09-23
TWI305014B (en) 2009-01-01
CN101248515B (zh) 2012-03-28
JP2009506540A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
US7691730B2 (en) Large area semiconductor on glass insulator
US7456080B2 (en) Semiconductor on glass insulator made using improved ion implantation process
US7619283B2 (en) Methods of fabricating glass-based substrates and apparatus employing same
US20080286539A1 (en) Glass-based semiconductor on insulator structures and methods of making same
US7498245B2 (en) Embrittled substrate and method for making same
US9257328B2 (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
TWI470743B (zh) 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法
KR101384845B1 (ko) 반도체 기판의 제조 방법
WO2007079077A2 (en) Germanium on glass and glass-ceramic structures
JP5649579B2 (ja) ガラス−セラミックベース絶縁体上半導体構造及びその作成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee