CN112563207A - 半导体存储器件制作方法 - Google Patents
半导体存储器件制作方法 Download PDFInfo
- Publication number
- CN112563207A CN112563207A CN201910911915.0A CN201910911915A CN112563207A CN 112563207 A CN112563207 A CN 112563207A CN 201910911915 A CN201910911915 A CN 201910911915A CN 112563207 A CN112563207 A CN 112563207A
- Authority
- CN
- China
- Prior art keywords
- forming
- layer
- sacrificial
- bit line
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 60
- 125000006850 spacer group Chemical group 0.000 claims abstract description 99
- 239000000463 material Substances 0.000 claims abstract description 72
- 230000001681 protective effect Effects 0.000 claims abstract description 53
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000007789 sealing Methods 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 15
- 229910052755 nonmetal Inorganic materials 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000005360 phosphosilicate glass Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000003795 chemical substances by application Substances 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 9
- 230000001808 coupling effect Effects 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000007522 mineralic acids Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- -1 silicon carbide nitride Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种半导体存储器制作方法。该制作方法包括：在半导体衬底上形成多个位元线结构，位元线结构沿第一方向延伸，并在第二方向上重复排列；在形成位元线结构的半导体衬底上形成阻挡层，阻挡层覆盖半导体衬底和多个位元线结构；形成填充位元线结构之间的凹槽的牺牲材料层；形成硬掩膜图案，并以硬掩膜图案为掩模板，对牺牲材料层进行刻蚀，形成多个沿第二方向延伸的条状的牺牲隔离物；在牺牲隔离物的侧壁上形成第一保护隔离物，第一保护隔离物和位元线结构共同定义出电容接触窗；去除牺牲隔离物，在对应于同一牺牲隔离物的两个第一保护隔离物之间形成空气间隙，并在空气间隙的顶部形成密封层。
Description
技术领域
本发明涉及半导体存储器件技术领域，尤其涉及一种半导体存储器件制作方法。
背景技术
DRAM(ynamic Random Access Memory，动态随机存储器)发展趋势之一是通过工艺微缩，减小晶体管等器件的尺寸，来达到在一个晶圆上产出更多芯片的目的。然而随着尺寸越来越小，相邻金属导线之间产生的寄生电容随之增大，会导致DRAM内部信号的读取延迟，强度减弱，更严重的会导致芯片的低良率乃至零良率，有效的降低寄生电容已成为先进半导体制程中的一个重要课题。
目前常用的动态随机存储器位元线结构常采用堆叠结构，氮化硅是蚀刻掩膜层也是绝缘层，防止在后续电容接触窗口蚀刻时损伤到位元线结构中的金属导电层。一方面氮化硅厚度要足够厚来保证电容接触窗口蚀刻后氮化硅还有剩余，另一方面在电容接触窗口结构形成的过程中位元线结构的氮化硅会被蚀刻到，造成位线方向氮化硅的高度低于字线方向氮化硅的高度，后续还需要回蚀刻的工艺使介电层厚度均匀，导致工艺流程复杂。
发明内容
基于此，有必要针对形成电容接触窗时工艺流程复杂的问题，提供了一种半导体存储器件制作方法。
本发明实施例提供了一种半导体存储器件的制作方法，包括：
在半导体衬底上形成多个位元线结构，所述位元线结构沿第一方向延伸，并在第二方向上重复排列；
在形成所述位元线结构的半导体衬底上形成阻挡层，所述阻挡层覆盖所述半导体衬底和多个所述位元线结构；
形成填充所述位元线结构之间的凹槽的牺牲材料层；
形成硬掩膜图案，并以所述硬掩膜图案为掩模板，对所述牺牲材料层进行刻蚀，形成多个沿所述第二方向延伸的条状的牺牲隔离物；
在所述牺牲隔离物的侧壁上形成第一保护隔离物，所述第一保护隔离物和所述位元线结构共同定义出电容接触窗；
去除所述牺牲隔离物，在对应于同一所述牺牲隔离物的两个所述第一保护隔离物之间形成空气间隙，并在所述空气间隙的顶部形成密封层。
在其中一个实施例中，所述制作方法还包括：利用形成所述第一保护隔离物的工艺，在所述位元线结构的侧壁上同步形成第二保护隔离物。
在其中一个实施例中，形成所述第一保护隔离物和所述第二保护隔离物的步骤包括：
在形成所述牺牲隔离物的半导体衬底上形成隔离材料层，所述隔离材料层覆盖所述阻挡层和所述牺牲隔离物；
对所述隔离材料层进行刻蚀，形成所述第一保护隔离物和所述第二保护隔离物。
在其中一个实施例中，所述形成硬掩膜图案，包括：
在所述牺牲材料层上依次形成第一硬掩膜层、第二硬掩膜层和光刻胶层；
在所述光刻胶层形成目标图案；
在包含所述目标图案的光刻胶层表面形成一牺牲氧化材料层；
利用回刻蚀工艺在所述牺牲氧化材料层和所述第二硬掩膜层中形成硬掩膜图案；
以所述第一硬掩膜层为阻挡层，去除剩余的光刻胶；
利用干法刻蚀工艺将所述硬掩膜图案转移到所述第一硬掩膜层。
在其中一个实施例中，所述制作方法还包括：在形成所述牺牲隔离物后，去除所述硬掩模图案。
在其中一个实施例中，形成所述密封层的步骤包括：
在去除牺牲隔离物的半导体衬底上形成一绝缘材料层；
对所述绝缘层材料进行刻蚀，在所述空气间隙的顶端形成所述密封层。
在其中一个实施例中，采用氮化硅形成所述阻挡层。
在其中一个实施例中，所述牺牲材料层由相对于所述阻挡层具有刻蚀选择比的材料形成。
在其中一个实施例中，采用有机碳、硼磷硅玻璃和磷硅玻璃中一种或多种形成所述牺牲材料层。
在其中一个实施例中，所述牺牲隔离物的尺寸等于所述空气间隙的尺寸。
在其中一个实施例中，所述第一方向和所述第二方向相互垂直。
在其中一个实施例中，所述制作方法还包括：
在所述电容接触窗内形成非金属导电材料层；
在所述电容接触窗内形成金属层，所述金属层与所述非金属导电材料层共同构成接触插塞。
在其中一个实施例中，所述制作方法还包括：在非金属导电材料层之前，去除位于所述位元线之间的阻挡层，形成所述电容接触窗。
综上，本发明提供了一种半导体存储器制作方法。该制作方法包括：在半导体衬底上形成多个位元线结构，所述位元线结构沿第一方向延伸，并在第二方向上重复排列；在形成所述位元线结构的半导体衬底上形成阻挡层，所述阻挡层覆盖所述半导体衬底和多个所述位元线结构；形成填充所述位元线结构之间的凹槽的牺牲材料层；形成硬掩膜图案，并以所述硬掩膜图案为掩模板，对所述牺牲材料层进行刻蚀，形成多个沿所述第二方向延伸的条状的牺牲隔离物；在所述牺牲隔离物的侧壁上形成第一保护隔离物，所述第一保护隔离物和所述位元线结构共同定义出电容接触窗；去除所述牺牲隔离物，在对应于同一牺牲隔离物的两个所述第一保护隔离物之间形成空气间隙，并在所述空气间隙的顶部形成密封层。本发明中，通过在形成阻挡层，可以防止位元线结构中的介质材料被刻蚀掉，因此可适当减小位元线结构中介质层的厚度。此外，本发明中通过形成空气间隙能够很好的降低金属线之间的电容耦合效应，因此还可以进一步减小位元线结构中介质层的厚度。此外，在形成电容接触窗后，不需要进一步对位元线结构上方的介电层进行平坦化处理，因此还简化了形成电容接触窗的工艺流程。
附图说明
图1为本发明实施例提供的一种半导体存储器件的制作方法流程图；
图2至图3为本发明实施例提供的一种形成阻挡层的方法流程图；
图4至图5为本发明实施例提供的一种形成牺牲隔离物的方法流程图；
图6为本发明实施例提供的形成第一保护隔离物和第二保护隔离物后的结构示意图；
图7为本发明实施例提供的形成第一保护隔离物和第二保护隔离物后的结构示意图；
图8为本发明实施例提供的形成硬掩模图案的方法流程图；
图9为本发明实施例提供的形成第一保护隔离物和第二保护隔离物的方法流程图；
图10为本发明实施例提供的形成接触插塞的方法流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
请参见图1，本发明实施例提供了一种半导体存储器件的制作方法，包括：
步骤S110，在半导体衬底100上形成多个位元线结构200，所述位元线结构200沿第一方向延伸，并在第二方向上重复排列，请参见图2。
步骤S120，在形成所述位元线结构200的半导体衬底100上形成阻挡层300，所述阻挡层300覆盖所述半导体衬底100和多个所述位元线结构200，请参见图3。
步骤S130，形成填充所述位元线结构200之间的凹槽的牺牲材料层400，请参见图4。
步骤S140，形成硬掩膜图案，并以所述硬掩膜图案为掩模板，对所述牺牲材料层400进行刻蚀，形成多个沿所述第二方向延伸的条状的牺牲隔离物410，请参见图5。
步骤S150，在所述牺牲隔离物410的侧壁上形成第一保护隔离物510，所述第一保护隔离物510和所述位元线结构共同定义出电容接触窗，请参见图6。
步骤S160，去除所述牺牲隔离物410，在对应于同一牺牲隔离物410的两个所述第一保护隔离物510之间形成空气间隙AG，并在所述空气间隙AG的顶部形成密封层600，请参见图7。
目前常用的动态随机存储器位元线结构常采用金属+介电材料的堆叠结构，介电层是蚀刻掩膜层也是绝缘层。防止在后续电容接触窗口蚀刻时损伤到金属层，一方面介电层厚度要足够厚来保证电容接触窗口蚀刻后介质材料还有剩余。另一方面在电容接触窗口结构形成的过程中位元线结构的介电层会被蚀刻到，造成位线方向介电层的高度低于字线方向介电层的高度，后续还需要回蚀刻的工艺使介电层处于相同的高度。此外，氮化硅材料作为半导体制造领域中一种重要的介电材料，被广泛用于形成位元线结构200的介电层等。为了得到满足半导体制程要求的氮化硅薄膜，目前常通过低压气相沉积技术在炉管中生长，厚的SIN薄膜需要数小时乃至十几小时的长膜时间，导致生产周期增长。
随着半导体存储器件结构尺寸的微缩，尤其是在关键尺寸小于20nm的动态随机存储器的制造过程中，对导线的绝缘材质有了更高的要求，例如，需要具有更高的带宽以保证绝缘性能良好，需要具有更低的介电系数以确保寄生电容和耦合效应较小，各种各样的具有低介电系数的介电材质广泛被应用于半导体制造的中。其中，氮化硅-空气层-氮化硅的空气层结构是最优的低k介电材质结构之一，该结构中的空气层可以确保其绝缘性能良好，同时空气层具有最低的介电系数，降低金属导线之间耦合效应、寄生电容，从而达到降低IC延迟，提高器件响应速度的效果。
本申请中，通过在形成阻挡层300，可以防止位元线结构200中的介质材料被刻蚀掉，因此可适当减小位元线结构200中介质层的厚度，在其中一个实施例中，所述位元线结构200中介质层的厚度为60～180nm。此外，本发明中通过形成空气间隙AG能够很好的降低金属线之间的电容耦合效应，因此还可以进一步减小位元线结构200中介质层的厚度，同时减小形成介质层所需的时间，进而缩短生产周期。此外，在形成电容接触窗后，不需要进一步对位元线结构200上方的介电层进行平坦化处理，因此还简化了形成电容接触窗的工艺流程。
具体工艺中，所述半导体衬底100可为硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底，但不以此为限。
在其中一个实施例中，采用氮化硅形成所述阻挡层300。可以理解，氮化硅化学性能稳定，除了氢氟酸和热磷酸外，几乎不与其他的无机酸发生反应，因此在作为阻挡层300时，便于在刻蚀其它结构时选择合适的刻蚀气体。用于形成阻挡层300的工艺可以包括适用于要沉积的材料的沉积工艺。例如，形成工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、金属有机CVD(MOCVD)、原子层沉积(ALD)以及等离子体增强ALD(PEALD)。
在其中一个实施例中，所述牺牲隔离物410的尺寸等于所述空气间隙AG的尺寸。可以理解，本发明是通过将牺牲隔离物410刻蚀掉，从而形成空隙间隙，以形成具有空隙间隙的电容接触窗，从而改善金属线之间耦合电容较大的问题，因此所述牺牲隔离物410的尺寸等于所述空气间隙AG的尺寸。
在其中一个实施例中，所述牺牲材料层400由相对于所述阻挡层300具有刻蚀选择比的材料形成。可以理解，在对所述牺牲材料层400刻蚀形成空气间隙AG时，利用所述阻挡层300作为屏障，避免刻蚀气体对位元线结构200中的介电层造成损伤，有效降低位元线结构200中介电层的厚度。因此，本实施例中选用氮化硅材料制作所述阻挡层300时，可选用相对于氮化硅具有刻蚀选择比的材料形成所述牺牲材料层400，已实现对所述牺牲材料层400进行快速刻蚀，而对阻挡层300的刻蚀速度几乎为0。
在其中一个实施例中，采用有机碳、硼磷硅玻璃和磷硅玻璃中一种或多种形成所述牺牲材料层400。可以理解，有机碳、硼磷硅玻璃和磷硅玻璃均具有良好的填空能力，并且能够调高整个牺牲材料层400表面的平整度，从而为光刻以及后续工艺提供更大的工艺范围。
请一并参见图4和图8，在其中一个实施例中，所述形成硬掩膜图案，包括：
在所述牺牲材料层400上依次形成第一硬掩膜层710、第二硬掩膜层720和光刻胶层730；
在所述光刻胶层730形成目标图案；
在包含所述目标图案的光刻胶层表面形成一牺牲氧化材料层740；
利用回刻蚀工艺在所述牺牲氧化材料层和所述第二硬掩膜层中形成硬掩膜图案；
以所述第一硬掩膜层710为阻挡层，去除剩余的光刻胶；
利用干法刻蚀工艺将所述目标图案转移到所述第一硬掩膜层710。
本实施例中，采用自对准双重图形技术形成掩膜图案。即，在所述牺牲材料层400上沉积有机材料(例如正硅酸乙酯)以形成第一硬掩模层，以及沉积氮氧化硅材料以形成第二硬掩膜层720，并在所述第二硬掩模层表面涂覆一层光刻胶。然后利用紫外光通过掩模板照射光刻胶，引起曝光区域的光刻胶发生化学反应；再通过显影技术溶解去除曝光区域或未曝光区域的光刻胶(前者称正性光刻胶，后者称负性光刻胶)，将掩膜板上的图案转移到所述光刻胶层730，该光刻胶层730上剩余的光刻胶的尺寸对应后续形成的电容接触窗的尺寸。然后在所述光刻胶层730表面沉积牺牲氧化材料，形成牺牲氧化材料层，然后通过回刻蚀工艺刻蚀掉所述牺牲氧化材料层的顶部和底部，保留所述光刻胶层730侧壁上的牺牲氧化材料，形成硬掩膜图案；然后继续刻蚀将所述掩膜图案转移到所述第二硬掩膜层720。在其中一个实施例中，所述制作方法还包括：在形成所述牺牲隔离物410后，去除所述硬掩模图案。
本实施例中，将图形转移到第一硬掩膜层710中的同时，对部分牺牲材料层400也进行了刻蚀，这一过程蚀刻机台通过调整工艺参数的变更整合了两种不同材料的蚀刻，但在对牺牲材料层400蚀刻时应控制制程参数确保牺牲材料层400底部并没有被完全打开，应当有20～100nm厚度剩余。进一步的，通过干法蚀刻或湿法蚀刻(优选干法蚀刻)去除剩余少量的第一硬掩模层，这一步也可与上一步刻蚀工艺整合在一起，在同一蚀刻机台完成，提高生产效率。
在其中一个实施例中，所述制作方法还包括：利用形成所述第一保护隔离物510的工艺，在所述位元线结构200的侧壁上同步形成第二保护隔离物520。可以理解，在利用刻蚀工艺形成第一保护隔离物510的同时，由于位元线结构200侧壁的几何效应，沉积在位元线结构200两侧的隔离材料会保存下来，形成第二保护隔离物520，通过所述第二保护隔离物520进一步降低位元线结构200中的金属与电容接触窗内的金属之间的电容耦合效应。
请参见图6和图9，在其中一个实施例中，形成所述第一保护隔离物510和所述第二保护隔离物520的步骤包括：
在形成所述牺牲隔离物410的半导体衬底100上形成隔离材料层500，所述隔离材料层500覆盖所述阻挡层300和所述牺牲隔离物410；
对所述隔离材料层500进行刻蚀，形成所述第一保护隔离物510和所述第二保护隔离物520。
本实施例中，采用氮化硅材料、氮氧化硅或氮碳化硅等绝缘材料作为隔离材料，来形成所述隔离材料层500等。采用等离子沉积工艺将隔离材料沉积在所述牺牲隔离物410表面，所述隔离材料层500覆盖所述牺牲隔离物410以及所述阻挡层300。然后利用回刻蚀工艺，刻蚀掉隔离材料层500的顶部和底部，暴露出所述牺牲隔离物410和阻挡层300的顶面。
在其中一个实施例中，形成所述密封层600的步骤包括：
在去除所述牺牲隔离物410的半导体衬底100上形成一绝缘材料层600a；
对所述绝缘层材料层600a进行刻蚀，在所述空气间隙AG的顶端形成所述密封层600。
可以理解，为了避免后续工艺中金属颗粒掉入所述空气间隙AG中而导致发生漏电情况，因此需要对所述空气间隙AG的顶端进行密封。本实施例中，首先利用原子沉积技术形成一绝缘材料材，绝缘材料具有可选用氮化硅或氮氧化硅等。然后通过刻蚀去除所述就绝缘材料层的顶部和底部，在空气间隙AG内的顶端形成密封层600，形成具有氮化硅-空气间隙AG-氮化硅层结构的间隔结构，从而降低相邻金属之间的耦合电容。
在其中一个实施例中，所述第一方向和所述第二方向相互垂直。可以理解，所述第一方向和所述第二方向相互垂直时，有利于增大电容接触窗的截面面积，降低形成于电容接触窗内的电容连接线的电阻，提升半导体存储器件的效能。
请参见图10，在其中一个实施例中，所述的制作方法还包括：
在所述电容接触窗内形成非金属导电材料层710；
在所述电容接触窗内形成金属层720，所述金属层720与所述非金属导电材料层710共同构成接触插塞700。
本实施例中，采用多晶硅、非晶硅或其他含硅或不含硅的非金属导电材料形成所述非金属导电材料层710，以及采用铝、钨、铜、钛铝合金或其他适合的低电阻金属导电材料形成所述金属层720。
本实施例中利用多晶硅和金属钨制作所述接触插塞700的具体步骤包括：
形成填充所述电容接触窗的多晶硅材料层710a；
通过刻蚀工艺，将所述多晶硅材料层710a刻蚀到形成电容连接线所需的高度；
形成填充所述电容接触窗上部的钨材料层720a；
然后通过化学机械研磨工艺或回刻蚀工艺，对所述钨材料进行平坦化处理，露出所述第一保护隔离物510、空气间隙AG以及所述位元线结构的顶面。
可以理解，在形成接触插塞700之前，所述接触窗的底部还存在阻挡层300，因此需要刻蚀掉阻挡层300。在其中一个实施例中，所述制作方法还包括：在非金属导电材料层710之前，去除位于所述位元线之间的阻挡层300，形成所述电容接触窗。在一些实施例中，可利用同一道刻蚀工艺去除阻挡层300和绝缘材料层的顶部和底部，有利于进一步简化工艺流程。
基于同一发明构思，本发明实施例还提供了一种利用上述半导体存储器件的制作方法形成的半导体存储器件，所述半导体存储器件包括半导体衬底100、位元线结构200、阻挡层300、接触插塞700、第一保护隔离物510、空隙间隙和密封层600。
所述半导体衬底100可为硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底，但不以此为限。
所述位元线结构200设置于所述半导体衬底100，所述位元线结构200沿第一方向延伸，且在第二方向上重复排列。本实施例中所述位元线结构200采用金属+介质层的叠层结构设计。制作工艺可采用的金属包括铝、钨、铜、钛铝合金或其他适合的低电阻金属导电材料，所述介质层采用氮化硅材料制作，在其它实施例中还可以采用氮氧化硅、氮碳化硅或其他适合的绝缘材料，但不以此为限。
所述阻挡层300包覆所述半导体衬底100和所述位元线结构200。本实施例中，通过在形成阻挡层300，可以防止位元线结构200中的介质材料被刻蚀掉，因此可适当减小位元线结构200中介质层的厚度，例如，本实施例中所述位元线结构200中介质层的厚度为60～180nm。在其中一个实施例中，采用氮化硅制作所述阻挡层300。可以理解，氮化硅化学性能稳定，除了氢氟酸和热磷酸外，几乎不与其他的无机酸发生反应，因此在作为阻挡层300时，便于在刻蚀其它结构时选择合适的刻蚀气体。用于形成阻挡层300的工艺可以包括适用于要沉积的材料的沉积工艺。例如，形成工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、金属有机CVD(MOCVD)、原子层沉积(ALD)以及等离子体增强ALD(PEALD)。
所述接触插塞700形成在两个相邻的所述位元线结构200之间。所述接触插塞700包括叠层设置的非金属导电层和位线金属。本实施例中，所述非金属导电层可包括多晶硅、非晶硅或其他含硅或不含硅的非金属导电材料，所述位线金属可包括铝、钨、铜、钛铝合金或其他适合的低电阻金属导电材料。
所述第一保护隔离物510设置在所述阻挡层300上方，沿所述第二方向延伸，且在第二方向上被所述位元线结构200间隔开。本实施例中，距离相近的两个所述第一保护隔离物510以及二者之间的空隙间隙共同构成了介质层-空气间隙AG-介质层这样间隔结构，介电隔离作用增强，从而使得金属线之间的电容耦合效应减弱，提升器件的效能。并且还可以进一步减小位元线结构200中介质层的厚度，同时减小形成介质层所需的时间，进而缩短生产周期。
所述空隙间隙，形成在两个相匹配的所述第一保护隔离物510之间，利用空气以增强介电隔离作用。
所述密封层600设置于所述空气间隙AG的顶端，防止后续工艺中金属落入所述空气间隙AG。
在其中一个实施例中，所述半导体存储器件还包括第二保护隔离物520，所述第二保护隔离物520与所述位元线结构200的侧壁相邻。可以理解，在利用刻蚀工艺形成第一保护隔离物510的同时，由于位元线结构200侧壁的几何效应，沉积在位元线结构200两侧的隔离材料会保存下来，形成该第二保护隔离物520，通过所述第二保护隔离物520进一步降低位元线结构200中的金属与电容接触窗内的金属之间的电容耦合效应。
在其中一个实施例中，所述第一方向和所述第二方向相互垂直。可以理解，所述第一方向和所述第二方向相互垂直时，有利于增大电容接触窗的截面面积，降低形成于电容接触窗内的电容连接线的电阻，提升半导体存储器件的效能。
综上，本发明提供了一种半导体存储器及其制作方法。该制作方法包括：在半导体衬底上形成多个位元线结构，所述位元线结构沿第一方向延伸，并在第二方向上重复排列；在形成所述位元线结构的半导体衬底上形成阻挡层，所述阻挡层覆盖所述半导体衬底和多个所述位元线结构；形成填充所述位元线结构之间的凹槽的牺牲材料层；形成硬掩膜图案，并以所述硬掩膜图案为掩模板，对所述牺牲材料层进行刻蚀，形成多个沿所述第二方向延伸的条状的牺牲隔离物；在所述牺牲隔离物的侧壁上形成第一保护隔离物，所述第一保护隔离物和所述位元线结构共同定义出电容接触窗；去除所述牺牲隔离物，在对应于同一牺牲隔离物的两个所述第一保护隔离物之间形成空气间隙，并在所述空气间隙的顶部形成密封层。本发明中，通过在形成阻挡层，可以防止位元线结构中的介质材料被刻蚀掉，因此可适当减小位元线结构中介质层的厚度。此外，本发明中通过形成空气间隙能够很好的降低金属线之间的电容耦合效应，因此还可以进一步减小位元线结构中介质层的厚度。此外，在形成电容接触窗后，不需要进一步对位元线结构上方的介电层进行平坦化处理，因此还简化了形成电容接触窗的工艺流程。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种半导体存储器件的制作方法，其特征在于，包括：
在半导体衬底上形成多个位元线结构，所述位元线结构沿第一方向延伸，并在第二方向上重复排列；
在形成所述位元线结构的半导体衬底上形成阻挡层，所述阻挡层覆盖所述半导体衬底和多个所述位元线结构；
形成填充所述位元线结构之间的凹槽的牺牲材料层；
形成硬掩膜图案，并以所述硬掩膜图案为掩模板，对所述牺牲材料层进行刻蚀，形成多个沿所述第二方向延伸的条状的牺牲隔离物；
在所述牺牲隔离物的侧壁上形成第一保护隔离物，所述第一保护隔离物和所述位元线结构共同定义出电容接触窗；
去除所述牺牲隔离物，在对应于同一所述牺牲隔离物的两个所述第一保护隔离物之间形成空气间隙，并在所述空气间隙的顶部形成密封层。
2.如权利要求1所述的制作方法，其特征在于，还包括：利用形成所述第一保护隔离物的工艺，在所述位元线结构的侧壁上同步形成第二保护隔离物。
3.如权利要求2所述的制作方法，其特征在于，形成所述第一保护隔离物和所述第二保护隔离物的步骤包括：
在形成所述牺牲隔离物的半导体衬底上形成隔离材料层，所述隔离材料层覆盖所述阻挡层和所述牺牲隔离物；
对所述隔离材料层进行刻蚀，形成所述第一保护隔离物和所述第二保护隔离物。
4.如权利要求1所述的制作方法，其特征在于，所述形成硬掩膜图案，包括：
在所述牺牲材料层上依次形成第一硬掩膜层、第二硬掩膜层和光刻胶层；
在所述光刻胶层形成目标图案；
在包含所述目标图案的光刻胶层表面形成一牺牲氧化材料层；
利用回刻蚀工艺在所述牺牲氧化材料层和所述第二硬掩膜层中形成硬掩膜图案；
以所述第一硬掩膜层为阻挡层，去除剩余的光刻胶；
利用干法刻蚀工艺将所述硬掩膜图案转移到所述第一硬掩膜层。
5.如权利要求1所述的制作方法，其特征在于，还包括：在形成所述牺牲隔离物后，去除所述硬掩模图案。
6.如权利要求1所述的制作方法，其特征在于，形成所述密封层的步骤包括：
在去除所述牺牲隔离物的半导体衬底上形成一绝缘材料层；
对所述绝缘层材料进行刻蚀，在所述空气间隙的顶端形成所述密封层。
7.如权利要求1所述的制作方法，其特征在于，采用氮化硅形成所述阻挡层。
8.如权利要求1所述的制作方法，其特征在于，所述牺牲材料层由相对于所述阻挡层具有刻蚀选择比的材料形成。
9.如权利要求8所述的制作方法，其特征在于，采用有机碳、硼磷硅玻璃和磷硅玻璃中一种或多种形成所述牺牲材料层。
10.如权利要求1所述的制作方法，其特征在于，所述牺牲隔离物的尺寸等于所述空气间隙的尺寸。
11.如权利要求1所述的制作方法，其特征在于，所述第一方向和所述第二方向相互垂直。
12.如权利要求1所述的制作方法，其特征在于，还包括：
在所述电容接触窗内形成非金属导电材料层；
在所述电容接触窗内形成金属层，所述金属层与所述非金属导电材料层共同构成接触插塞。
13.如权利要求12所述的制作方法，特征在于，还包括：在非金属导电材料层之前，去除位于所述位元线之间的阻挡层，形成所述电容接触窗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910911915.0A CN112563207B (zh) | 2019-09-25 | 2019-09-25 | 半导体存储器件制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910911915.0A CN112563207B (zh) | 2019-09-25 | 2019-09-25 | 半导体存储器件制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112563207A true CN112563207A (zh) | 2021-03-26 |
| CN112563207B CN112563207B (zh) | 2022-06-21 |
Family
ID=75029501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910911915.0A Active CN112563207B (zh) | 2019-09-25 | 2019-09-25 | 半导体存储器件制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112563207B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148673A (zh) * | 2021-03-30 | 2022-10-04 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
| WO2023028917A1 (zh) * | 2021-09-01 | 2023-03-09 | 华为技术有限公司 | 自对准四重图案化半导体装置的制作方法以及半导体装置 |
| CN117476549A (zh) * | 2023-12-25 | 2024-01-30 | 合肥晶合集成电路股份有限公司 | 半导体叠层结构的制造方法及半导体结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100285662A1 (en) * | 2009-05-11 | 2010-11-11 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit devices including air spacers separating conductive structures and contact plugs |
| CN102760723A (zh) * | 2011-04-25 | 2012-10-31 | 海力士半导体有限公司 | 半导体器件 |
| CN102760683A (zh) * | 2011-04-27 | 2012-10-31 | 海力士半导体有限公司 | 具有包括空气间隙的间隔体的半导体器件的制造方法 |
| US20160118388A1 (en) * | 2013-05-13 | 2016-04-28 | Kazuaki Tonari | Method for manufacturing semiconductor device |
| CN106158756A (zh) * | 2014-10-10 | 2016-11-23 | 爱思开海力士有限公司 | 垂直沟道半导体器件 |
| CN106941097A (zh) * | 2016-01-05 | 2017-07-11 | 华邦电子股份有限公司 | 半导体装置及其制造方法 |
| CN109314111A (zh) * | 2016-07-14 | 2019-02-05 | 美光科技公司 | 在一对导线之间侧向地形成竖向延伸导体的方法 |
| US20190312037A1 (en) * | 2018-04-10 | 2019-10-10 | Winbond Electronics Corp. | Semiconductor device and method for manufacturing the same |
-
2019
- 2019-09-25 CN CN201910911915.0A patent/CN112563207B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100285662A1 (en) * | 2009-05-11 | 2010-11-11 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit devices including air spacers separating conductive structures and contact plugs |
| CN102760723A (zh) * | 2011-04-25 | 2012-10-31 | 海力士半导体有限公司 | 半导体器件 |
| CN102760683A (zh) * | 2011-04-27 | 2012-10-31 | 海力士半导体有限公司 | 具有包括空气间隙的间隔体的半导体器件的制造方法 |
| US20160118388A1 (en) * | 2013-05-13 | 2016-04-28 | Kazuaki Tonari | Method for manufacturing semiconductor device |
| CN106158756A (zh) * | 2014-10-10 | 2016-11-23 | 爱思开海力士有限公司 | 垂直沟道半导体器件 |
| CN106941097A (zh) * | 2016-01-05 | 2017-07-11 | 华邦电子股份有限公司 | 半导体装置及其制造方法 |
| CN109314111A (zh) * | 2016-07-14 | 2019-02-05 | 美光科技公司 | 在一对导线之间侧向地形成竖向延伸导体的方法 |
| US20190312037A1 (en) * | 2018-04-10 | 2019-10-10 | Winbond Electronics Corp. | Semiconductor device and method for manufacturing the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148673A (zh) * | 2021-03-30 | 2022-10-04 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
| CN115148673B (zh) * | 2021-03-30 | 2024-05-14 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
| WO2023028917A1 (zh) * | 2021-09-01 | 2023-03-09 | 华为技术有限公司 | 自对准四重图案化半导体装置的制作方法以及半导体装置 |
| CN117476549A (zh) * | 2023-12-25 | 2024-01-30 | 合肥晶合集成电路股份有限公司 | 半导体叠层结构的制造方法及半导体结构 |
| CN117476549B (zh) * | 2023-12-25 | 2024-04-09 | 合肥晶合集成电路股份有限公司 | 半导体叠层结构的制造方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112563207B (zh) | 2022-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6114201A (en) | Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs | |
| US6696336B2 (en) | Double sided container process used during the manufacture of a semiconductor device | |
| US20020105088A1 (en) | Semiconductor device having multilayer interconnection structure and manfacturing method thereof | |
| CN112563207B (zh) | 半导体存储器件制作方法 | |
| US6100137A (en) | Etch stop layer used for the fabrication of an overlying crown shaped storage node structure | |
| US9349736B2 (en) | Method for manufacturing high-strength structural stacked capacitor | |
| WO2022088758A1 (zh) | 半导体结构的形成方法以及半导体结构 | |
| TWI440166B (zh) | 動態隨機存取記憶體的電容器下電極的製造方法 | |
| CN101211821A (zh) | 用于制造半导体器件的方法 | |
| US6991978B2 (en) | World line structure with single-sided partially recessed gate structure | |
| US20070184694A1 (en) | Wiring structure, semiconductor device and methods of forming the same | |
| US7902631B2 (en) | Contact plug structure | |
| CN112652623B (zh) | 半导体器件的制作方法 | |
| WO2021233111A1 (zh) | 存储器的形成方法及存储器 | |
| TW388984B (en) | Dynamic random access memory manufacturing | |
| US8518772B2 (en) | Fabricating method of semiconductor device | |
| TWI396261B (zh) | 堆疊式隨機動態存取記憶體之低寄生電容位元線之製造方法 | |
| US5795805A (en) | Fabricating method of dynamic random access memory | |
| US20070020844A1 (en) | Method for fabricating bit line of memory device | |
| CN114093869A (zh) | 一种半导体结构及其制造方法 | |
| TWI757193B (zh) | 半導體記憶體結構及其形成方法 | |
| CN113903803B (zh) | 半导体器件及其形成方法 | |
| US6245633B1 (en) | Fabrication method for a double-side double-crown stacked capacitor | |
| US11991875B2 (en) | Semiconductor memory structure and the method for forming the same | |
| WO2024000634A1 (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |