Nothing Special   »   [go: up one dir, main page]

CN112420529B - 封装件及形成封装件的方法 - Google Patents

封装件及形成封装件的方法 Download PDF

Info

Publication number
CN112420529B
CN112420529B CN202011352636.4A CN202011352636A CN112420529B CN 112420529 B CN112420529 B CN 112420529B CN 202011352636 A CN202011352636 A CN 202011352636A CN 112420529 B CN112420529 B CN 112420529B
Authority
CN
China
Prior art keywords
chip
coupler
layer
package
couplers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011352636.4A
Other languages
English (en)
Other versions
CN112420529A (zh
Inventor
李维平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yibu Semiconductor Co ltd
Original Assignee
Shanghai Yibu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yibu Semiconductor Co ltd filed Critical Shanghai Yibu Semiconductor Co ltd
Priority to CN202011352636.4A priority Critical patent/CN112420529B/zh
Publication of CN112420529A publication Critical patent/CN112420529A/zh
Priority to KR1020210163984A priority patent/KR102665954B1/ko
Priority to TW110144187A priority patent/TWI782803B/zh
Priority to US17/535,985 priority patent/US20220173074A1/en
Priority to US17/535,984 priority patent/US11973061B2/en
Priority to US17/535,987 priority patent/US12087737B2/en
Application granted granted Critical
Publication of CN112420529B publication Critical patent/CN112420529B/zh
Priority to KR1020230116743A priority patent/KR20230132417A/ko
Priority to KR1020230116744A priority patent/KR102666025B1/ko
Priority to KR1020230116745A priority patent/KR102666026B1/ko
Priority to US18/413,020 priority patent/US20240153918A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种封装件及形成封装件方法。一种形成封装件的方法，包括：在载体的上方放置第一芯片层，所述第一芯片层包括正面朝下的多个第一芯片和在所述多个第一芯片之间的多个芯片联接器；在所述第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝下的多个第二芯片；在所述载体的上方对所有芯片层进行模塑处理；去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和凸点；以及分割所述封装件主体以形成多个所述封装件。

Description

封装件及形成封装件的方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种封装件及形成封装件方法。
背景技术
目前，半导体集成电路所需的功能越来越多，所需的计算速度越来越快，在这种形势下，业界已经开始在芯片堆叠技术的研发上增加投入，以探索在芯片堆叠技术中更有效的解决方案。然而，传统的晶圆级封装(WLP)技术无法实现芯片的堆叠。而在传统的芯片堆叠技术中，堆叠大多是在最终组装中完成的，并且需要利用硅片通孔(TSV，ThroughSilicon Via)、玻璃基板通孔(TGV，Through Glass Via)、塑封层通孔(TMV，Through MoldVia)或者引线键合(Wire-bond)等技术来实现竖直联接堆叠的芯片。传统堆叠技术的封装工艺较复杂并且成本较高。
发明内容
本发明实施例提供一种形成封装件的方案，该封装件包含堆叠的多个芯片。
在一个方面，本发明提供了一种形成封装件的方法，所述方法可以包括：在载体的上方放置第一芯片层，所述第一芯片层包括正面朝下的多个第一芯片和在所述多个第一芯片之间的多个芯片联接器；在所述第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝下的多个第二芯片；在所述载体的上方对所述第一芯片层和所述第二芯片层进行模塑处理；去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和凸点；以及分割所述封装件主体以形成多个所述封装件。
所述封装件可以包括第一芯片、第二芯片和被分割的芯片联接器，其中，所述第二芯片被放置在所述第一芯片的上方并且被组装在所述被分割的芯片联接器的上方，其中，所述第二芯片能够通过所述被分割的芯片联接器和所述重布线层电联接至所述第一芯片。
所述封装件可以包括第一芯片、第二芯片和芯片联接器，其中，所述第二芯片被放置在所述第一芯片的上方并且被组装在所述芯片联接器的上方，其中，所述第二芯片能够通过所述芯片联接器和所述重布线层电联接至所述第一芯片。
在另一个方面，本发明提供了一种形成封装件的方法，所述方法可以包括：在载体的上方放置第一芯片层，所述第一芯片层包括多个第一芯片联接器和正面朝下的多个第一芯片；在所述第一芯片层的上方放置并组装至少一个第二芯片层，每个第二芯片层包括正面朝下的多个第二芯片以及多个第二芯片联接器；在所述至少一个第二芯片层上放置并组装第三芯片层，所述第三芯片层包括正面朝下的多个第三芯片；在所述载体的上方对所述第一芯片层、所述至少一个第二芯片层和所述第三芯片层进行模塑处理；去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和凸点；以及分割所述封装件主体以形成多个所述封装件。
所述封装件可以包括第一芯片、至少一个第二芯片、第三芯片、被分割的第一芯片联接器和至少一个被分割的第二芯片联接器，其中，所述至少一个被分割的第二芯片联接器被组装在所述被分割的第一芯片联接器的上方，所述至少一个第二芯片被放置在所述第一芯片的上方，所述第三芯片被放置在所述至少一个第二芯片的上方，其中，所述第三芯片能够通过所述至少一个被分割的第二芯片联接器、所述被分割的第一芯片联接器电联接至所述至少一个第二芯片，所述第三芯片能够通过所述至少一个被分割的第二芯片联接器、所述被分割的第一芯片联接器和所述重布线层电联接至所述第一芯片，并且所述至少一个第二芯片能够通过所述被分割的第一芯片联接器和所述重布线层电联接至所述第一芯片，或者所述至少一个第二芯片能够通过所述至少一个被分割的第二芯片联接器、所述被分割的第一芯片联接器和所述重布线层电联接至所述第一芯片。
所述封装件可以包括第一芯片、至少一个第二芯片、第三芯片、第一芯片联接器和至少一个第二芯片联接器，其中，所述至少一个第二芯片联接器被组装在所述第一芯片联接器的上方，所述至少一个第二芯片被放置在所述第一芯片的上方，所述第三芯片被放置在所述至少一个第二芯片的上方，其中，所述第三芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器电联接至所述至少一个第二芯片，所述第三芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器和所述重布线层电联接至所述第一芯片，并且所述至少一个第二芯片能够通过所述第一芯片联接器和所述重布线层电联接至所述第一芯片，或者所述至少一个第二芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器和所述重布线层电联接至所述第一芯片。
所述多个第一芯片联接器中的部分第一芯片联接器可以与堆叠在其上的至少一个第二芯片联接器能够一体成型。
所述多个第一芯片联接器中的部分第一芯片联接器可以与堆叠在其上的至少一个第二芯片联接器在水平方向上的面积相同。
所述多个第一芯片联接器中的部分第一芯片联接器可以与堆叠在其上的至少一个第二芯片联接器在水平方向上的面积不同。
在又一个方面，本发明提供了一种封装件，包括：重布线层，其包括第一侧和第二侧；多个凸点，其设置在所述重布线层的第一侧上；第一芯片，其包括正面和背面，所述第一芯片的正面放置并组装在所述重布线层的第二侧；第一芯片联接器和第二芯片联接器，其放置并组装在所述重布线层的第二侧上，并且分别水平地放置并组装在所述第一芯片的两侧；以及第二芯片和第三芯片，其分别包括正面和背面，在所述第一芯片的背面和所述第一芯片联接器的上方放置并组装正面朝下的所述第二芯片，在所述第一芯片的背面和所述第二芯片联接器的上方放置并组装正面朝下的所述第三芯片，其中，所述封装件被模塑处理成塑封结构。其中，所述第二芯片通过所述第一芯片联接器和所述重布线层电联接至所述第一芯片，所述第三芯片通过所述第二芯片联接器和所述重布线层电联接至所述第一芯片。
在又一个方面，本发明提供了一种封装件，包括：重布线层，其包括第一侧和第二侧；多个凸点，其设置在所述重布线层的第一侧上；第一芯片，其包括正面和背面，所述第一芯片的正面放置并组装在所述重布线层的第二侧；第一芯片联接器，其放置并组装在所述重布线层的第二侧上，并且水平地放置并组装在所述第一芯片的侧面；至少一个第二芯片联接器，其放置并组装在所述第一芯片联接器的上方；至少一个第二芯片，其包括正面和背面，所述至少一个第二芯片正面朝下地放置在所述第一芯片的背面并组装在所述第一芯片联接器的上方；以及第三芯片，其放置在所述至少一个第二芯片的背面的上方并组装在所述至少一个第二芯片联接器的上方，其中，所述封装件被模塑处理成塑封结构。其中，所述至少一个第二芯片通过所述第一芯片联接器和所述重布线层电联接至所述第一芯片，或者所述至少一个第二芯片通过所述至少一个第二芯片联接器、所述第一芯片联接器和所述重布线层电联接至所述第一芯片，其中，所述第三芯片能够通过所述至少一个第二芯片联接器和所述第一芯片联接器电联接至所述至少一个第二芯片，或者所述第三芯片能够通过所述至少一个第二芯片联接器电联接至所述至少一个第二芯片，其中，所述第三芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器和所述重布线层电联接至所述第一芯片。
在又一个方面，本发明提供了一种封装件，包括：重布线层，其包括第一侧和第二侧；多个凸点，其设置在所述重布线层的第一侧上；第一芯片，其包括正面和背面，所述第一芯片的正面放置并组装在所述重布线层的第二侧；第一芯片联接器，其放置并组装在所述重布线层的第二侧上，并且水平地放置并组装在所述第一芯片的一侧；跨层芯片联接器，其放置并组装在所述重布线层的第二侧上，并且水平地放置并组装在所述第一芯片的另一侧；至少一个第二芯片，其包括正面和背面，所述至少一个第二芯片正面朝下地放置在所述第一芯片的背面的上方并组装在所述第一芯片联接器的上方；至少一个第二芯片联接器，其放置并组装在所述第一芯片联接器的上方；以及第三芯片，其放置在所述至少一个第二芯片的背面的上方并组装在所述跨层芯片联接器的上方，其中，所述封装件被模塑处理成塑封结构。其中，所述至少一个第二芯片能够通过所述第一芯片联接器和所述重布线层电联接至所述第一芯片，或者所述至少一个第二芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器和所述重布线层电联接至所述第一芯片，其中，所述第三芯片能够通过所述跨层芯片联接器、所述重布线层、所述第一芯片联接器和所述至少一个第二芯片联接器电联接至所述至少一个第二芯片，或者所述第三芯片能够通过所述跨层芯片联接器、所述重布线层和所述第一芯片联接器电联接至所述至少一个第二芯片，其中，所述第三芯片能够通过所述跨层芯片联接器和所述重布线层电联接至所述第一芯片。
本发明的实施例利用芯片联接器和一站式的WLP工艺实现芯片的堆叠，无需在功能芯片中使用TSV等垂直联接芯片的技术。因此，降低了三维多层芯片封装的复杂度和制造成本。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1至3示出了形成根据本发明第一实施例的封装件的剖面示意图。
图4至5示出了形成根据本发明第二实施例的封装件的剖面示意图。
图6至8示出了形成根据本发明第三实施例的封装件的剖面示意图。
图9至11示出了形成根据本发明第四实施例的封装件的剖面示意图。
图12至13示出了形成根据本发明第五实施例的封装件的剖面示意图。
图14示出了根据本发明实施例的形成封装件的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”、“在…上方”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。另外，在本文中，术语“组装”是指在各个电子器件之间实现电路联接。术语“芯片”可以指各种类型的芯片，例如逻辑芯片、储存芯片等。
图14示出了根据本发明实施例的形成封装件的方法的流程图。在该方法中包括如下四个步骤：
步骤100：在载体上放置并组装芯片层。
步骤200：对芯片层进行模塑处理。
步骤300：去除载体以形成封装件主体，并添加重布线层和凸点。
步骤400：分割封装件主体以形成封装件。
在一些实施例中，载体是表面平整度很高的部件，可以将至少一个芯片层堆叠在载体上。在对芯片层进行模塑处理后，可以在载体上形成塑封结构。在一些实施例中，用于模塑处理的材料可以包括添加或没有添加硅基或玻璃填料的环氧树脂、有机聚合物或其它化合物为原料的固体或者液体塑封材料。
在一些实施例中，去除载体的步骤、添加重布线层和凸点的步骤和分割封装件主体的步骤是晶圆级封装(WLP)中已知的步骤。
下面将基于上述方法并参照各个附图说明本发明的各个实施例。
图1至3示出了形成根据本发明第一实施例的封装件的剖面示意图。
如图1所示，在载体10上放置了两个芯片层。第一芯片层包括多个第一芯片11和多个芯片联接器13。第二芯片层包括多个第二芯片12。
可以首先将第一芯片11和芯片联接器13在水平方向上间隔地放置在载体10上，然后将第二芯片12放置并组装在第一芯片11和芯片联接器13上。芯片包括正面和背面。在本领域中，具有例如凸点的表面被认为是正面。在一些实施例中，第一芯片11和第二芯片12是正面朝下放置的。
在本文中，芯片联接器可以用于电联接不同的电子器件，所述电子器件例如包括芯片、重布线层和其他芯片联接器等各种器件；芯片联接器所联接的电子器件通常不与芯片联接器处于相同的芯片层中。在一些实施例中，芯片联接器可以由玻璃或硅等材料制成。在一些实施例中，芯片联接器可以是有源联接器件或无源联接器件。例如，芯片联接器在竖直方向上可以具有若干通孔18。可以在通孔18中填充导电介质。在一些实施例中，芯片联接器的上表面和下表面上都可以设置导电线路，从而在一个表面上使不同的通孔电联接。
在不同的芯片层之间还可以设置粘合点(adhesive dot)，如在图1中所示的粘合点14。粘合点用于隔离和固定不同的芯片层。在一些实施例中，粘合点由非导电介质制成。在一些实施例中，将省略对粘合点的说明。
图2示出了在实施步骤200和300后的封装件主体的结构。
如图2所示，两个芯片层被模塑处理，从而形成了塑封结构15。在去除载体10后，可以在封装件主体的下方添加重布线层16，并且在重布线层16下添加凸点17。
图3示出了在实施步骤400后的封装件的结构。
该封装件包括两个被分割的芯片联接器、两个第二芯片和一个第一芯片。两个第二芯片能够分别通过两个被分割的芯片联接器和重布线层电联接到第一芯片。
图4至5示出了形成根据本发明第二实施例的封装件的剖面示意图。第二实施例是第一实施例的变体。
图4示出了在实施步骤200和300后的封装件主体的结构。在封装件主体中，包括多个第一芯片21、多个第二芯片22和多个芯片联接器23。
图5示出了在实施步骤400后的封装件的结构。
该封装件包括一个芯片联接器、一个第二芯片和一个第一芯片。第二芯片能够通过芯片联接器和重布线层电联接到第一芯片。
图6至8示出了形成根据本发明第三实施例的封装件的剖面示意图。
如图6所示，在载体30上放置了三个芯片层。第一芯片层包括多个第一芯片31和多个第一芯片联接器33。第二芯片层包括多个第二芯片32和多个第二芯片联接器34。第三芯片层包括多个第三芯片35。
可以首先将多个第一芯片31和多个第一芯片联接器33放置在载体10上，然后多个第二芯片32和多个第二芯片联接器34放置并组装在第一芯片11和芯片联接器13上，最后将多个第三芯片35放置并组装在多个第二芯片32和多个第二芯片联接器34上。在一些实施例中，第一芯片31、第二芯片32和第三芯片35是正面朝下放置的。
在一些实施例中，如图6至8所示的封装结构可以包含多个第二芯片层。多个第二芯片层中的每一层都包含多个第二芯片和多个第二芯片联接器。多层第二芯片联接器可以堆叠在第一芯片联接器33上。在一些实施例中，在由多层第二芯片联接器和第一芯片联接器33形成的堆叠中，每层芯片联接器在水平方向上的面积可以不完全相同。例如，在由多层第二芯片联接器和第一芯片联接器33形成的堆叠中，任一层中的芯片联接器在水平方向上的面积可以比在该芯片联接器下方的芯片联接器在水平方向上的面积小或大。
图7示出了在实施步骤200和300后的封装件主体的结构。
如图7所示，三个芯片层被模塑处理，从而形成了塑封结构。在去除载体30后，可以在封装件主体的下方添加重布线层36，并且在重布线层36下添加凸点37。
图8示出了在实施步骤400后的封装件的结构。
该封装件可以包括一个被分割的第一芯片联接器、一个被分割的第二芯片联接器、一个第三芯片、一个第二芯片和一个第一芯片。在一些实施例中，该封装件可以包括一个被分割的第一芯片联接器、至少一个被分割的第二芯片联接器、一个第三芯片、至少一个第二芯片和一个第一芯片。
由于可以在被分割的第一芯片联接器的表面上设置有导电线路，因此第三芯片可以通过至少一个被分割的第二芯片联接器、被分割的第一芯片联接器电联接到至少一个第二芯片。第三芯片还可以通过至少一个被分割的第二芯片联接器、被分割的第一芯片联接器和重布线层电联接至第一芯片。至少一个第二芯片可以通过被分割的第一芯片联接器和重布线层电联接至第一芯片，或者至少一个第二芯片可以通过至少一个被分割的第二芯片联接器、被分割的第一芯片联接器和重布线层电联接至第一芯片。
图9至11示出了形成根据本发明第四实施例的封装件的剖面示意图。
如图9所示，在载体40上放置了三个芯片层。第一芯片层包括多个第一芯片41、多个第一芯片联接器44、多个跨层芯片联接器45，其中跨层芯片联接器45的厚度超过至少一个芯片层。第二芯片层包括多个第二芯片42。第三芯片层包括多个第三芯片43。在一些实施例中，跨层芯片联接器可以是堆叠在一起的多个芯片联接器，也可以是一体成型的芯片联接器。在一些实施例中，在多个芯片联接器被堆叠在一起的情况下，其中的每个芯片联接器在水平方向上的面积可以相同也可以不同。在一些实施例中，在跨层芯片联接器是一体成型的情况下，跨层芯片联接器可以具有阶梯形状、金字塔形状或其他形状。
可以首先将多个第一芯片41、多个跨层芯片联接器45和多个第一芯片联接器44放置在载体40上，然后多个第二芯片42放置并组装在多个第一芯片41和多个第一芯片联接器44上，最后将多个第三芯片43放置并组装在多个第二芯片42和多个跨层芯片联接器45上。在一些实施例中，第一芯片41、第二芯片42和第三芯片43是正面朝下放置的。
在一些实施例中，如图9至11所示的封装结构可以包含多个第二芯片层。多个第二芯片层中的每一层都包含多个第二芯片和多个第二芯片联接器。多层第二芯片联接器可以堆叠在第一芯片联接器44上。在一些实施例中，在由多层第二芯片联接器和第一芯片联接器44形成的堆叠中，每层芯片联接器在水平方向上的面积可以不完全相同。例如，在由多层第二芯片联接器和第一芯片联接器44形成的堆叠中，任一层中的芯片联接器在水平方向上的面积可以比在该芯片联接器下方的芯片联接器在水平方向上的面积小或大。
图10示出了在实施步骤200和300后的封装件主体的结构。
如图10所示，三个芯片层被模塑处理，从而形成了塑封结构。在去除载体40后，可以在封装件主体的下方添加重布线层46，并且在重布线层46下添加凸点47。
图11示出了在实施步骤400后的封装件的结构。
该封装件可以包括一个被分割的第一芯片联接器、一个被分割的跨层芯片联接器、一个第三芯片、一个第二芯片和一个第一芯片。在一些实施例中，该封装件可以包括一个被分割的第一芯片联接器、至少一个被分割的第二芯片联接器、一个被分割的跨层芯片联接器、一个第三芯片、至少一个第二芯片和一个第一芯片。
至少一个第二芯片可以通过被分割的第一芯片联接器和重布线层电联接至第一芯片，或者至少一个第二芯片可以通过至少一个被分割的第二芯片联接器、被分割的第一芯片联接器和重布线层电联接至第一芯片。第三芯片可以通过被分割的跨层芯片联接器、重布线层、被分割的第一芯片联接器和至少一个被分割的第二芯片联接器电联接到至少一个第二芯片，或者第三芯片可以通过被分割的跨层芯片联接器、重布线层和被分割的第一芯片联接器电联接到至少一个第二芯片。第三芯片可以通过被分割的跨层芯片联接器和重布线层电联接至第一芯片。
图12至13示出了形成根据本发明第五实施例的封装件的剖面示意图。第五实施例是第四实施例的变体。
图12示出了在实施步骤200和300后的封装件主体的结构。
如图12所示，封装件主体的芯片层被模塑处理，从而形成了塑封结构。封装件主体包括三个芯片层、多个凸点56和重布线层57。第一芯片层包括多个第一芯片51、多个第一芯片联接器55、多个跨层芯片联接器54，其中跨层芯片联接器54的厚度超过至少一个芯片层。第二芯片层包括多个第二芯片52。第三芯片层包括多个第三芯片53。在一些实施例中，在多个芯片联接器被堆叠在一起的情况下，其中的每个芯片联接器在水平方向上的面积可以相同也可以不同。在一些实施例中，在跨层芯片联接器是一体成型的情况下，跨层芯片联接器可以具有阶梯形状、金字塔形状或其他形状。
可以首先将多个第一芯片51、多个跨层芯片联接器54和多个第一芯片联接器55放置在载体上，然后多个第二芯片52放置并组装在多个第一芯片51和多个第一芯片联接器55上，最后将多个第三芯片53放置并组装在多个第二芯片52和多个跨层芯片联接器54上。在一些实施例中，第一芯片51、第二芯片52和第三芯片53是正面朝下放置的。
在一些实施例中，如图12至13所示的封装结构可以包含多个第二芯片层。多个第二芯片层中的每一层都包含多个第二芯片和多个第二芯片联接器。多层第二芯片联接器可以堆叠在第一芯片联接器55上。在一些实施例中，在由多层第二芯片联接器和第一芯片联接器55形成的堆叠中，每层芯片联接器在水平方向上的面积可以不完全相同。例如，在由多层第二芯片联接器和第一芯片联接器55形成的堆叠中，任一层中的芯片联接器在水平方向上的面积可以比在该芯片联接器下方的芯片联接器在水平方向上的面积小或大。
图13示出了在实施步骤400后的封装件的结构。
该封装件可以包括一个第一芯片联接器、一个跨层芯片联接器、一个第三芯片、一个第二芯片和一个第一芯片。在一些实施例中，该封装件可以包括一个第一芯片联接器、至少一个第二芯片联接器、一个跨层芯片联接器、一个第三芯片、至少一个第二芯片和一个第一芯片。
至少一个第二芯片可以通过第一芯片联接器和重布线层电联接至第一芯片，或者至少一个第二芯片可以通过至少一个第二芯片联接器、第一芯片联接器和重布线层电联接至第一芯片。第三芯片可以通过跨层芯片联接器、重布线层、第一芯片联接器和至少一个第二芯片联接器电联接到至少一个第二芯片，或者第三芯片可以通过跨层芯片联接器、重布线层和第一芯片联接器电联接到至少一个第二芯片。第三芯片可以通过跨层芯片联接器和重布线层电联接至第一芯片。
在本发明的各个实施例中，各个芯片不仅可以利用芯片联接器和/或重布线层互联，还可以利用芯片联接器、和/或重布线层以及凸点联接到封装件外部的各种电路结构。
如本领域技术人员所公知的，凸点可以由导电材料或焊料制成，导电材料包括Cu、Ni、Au、Ag等或其它合金材料，也可以包括其他材料。在一些实施例中，凸点可以具有焊盘的形式，也可以具有其他可能的形式。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的各个方面。本领域人员应该理解，它们可以容易地被使用并以本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (25)

1.一种形成封装件的方法，所述方法包括：
在载体的上方放置第一芯片层，所述第一芯片层包括正面朝下的多个第一芯片和在所述多个第一芯片之间的多个芯片联接器；
在所述第一芯片层上放置并组装第二芯片层，所述第二芯片层包括正面朝下的多个第二芯片；
在所述载体的上方对所述第一芯片层和所述第二芯片层进行模塑处理；
去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和凸点；和
分割所述封装件主体以形成多个所述封装件，
其中，所述方法还包括：
在所述多个第一芯片中的每一个第一芯片和所述多个第二芯片中的每一个第二芯片之间设置用于隔离和固定的粘合点。
2.根据权利要求1所述的方法，其中，所述多个芯片联接器是有源联接器件或无源联接器件。
3.根据权利要求1所述的方法，其中，所述多个芯片联接器被设置成在竖直方向上包含至少一个通孔。
4.根据权利要求1所述的方法，其中，所述封装件包括第一芯片、第二芯片和被分割的芯片联接器，其中，所述第二芯片被放置在所述第一芯片的上方并且被组装在所述被分割的芯片联接器的上方，其中，所述第二芯片能够通过所述被分割的芯片联接器和所述重布线层电联接至所述第一芯片。
5.根据权利要求1所述的方法，其中，所述封装件包括第一芯片、第二芯片和芯片联接器，其中，所述第二芯片被放置在所述第一芯片的上方并且被组装在所述芯片联接器的上方，其中，所述第二芯片能够通过所述芯片联接器和所述重布线层电联接至所述第一芯片。
6.一种形成封装件的方法，所述方法包括：
在载体的上方放置第一芯片层，所述第一芯片层包括多个第一芯片联接器和正面朝下的多个第一芯片；
在所述第一芯片层的上方放置并组装至少一个第二芯片层，每个第二芯片层包括正面朝下的多个第二芯片以及多个第二芯片联接器；
在所述至少一个第二芯片层上放置并组装第三芯片层，所述第三芯片层包括正面朝下的多个第三芯片；
在所述载体的上方对所述第一芯片层、所述至少一个第二芯片层和所述第三芯片层进行模塑处理；
去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和凸点；和
分割所述封装件主体以形成多个所述封装件，
其中，所述多个第一芯片联接器和所述多个第二芯片联接器中的每一个芯片联接器作为独立的元件进行使用。
7.根据权利要求6所述的方法，其中，所述多个第一芯片联接器是有源联接器件或无源联接器件，并且所述多个第二芯片联接器是有源联接器件或无源联接器件。
8.根据权利要求6所述的方法，其中，所述多个第一芯片联接器和所述多个第二芯片联接器被设置成在竖直方向上包含至少一个通孔。
9.根据权利要求6所述的方法，其中，所述封装件包括第一芯片、至少一个第二芯片、第三芯片、被分割的第一芯片联接器和至少一个被分割的第二芯片联接器，
其中，所述至少一个被分割的第二芯片联接器被组装在所述被分割的第一芯片联接器的上方，所述至少一个第二芯片被放置在所述第一芯片的上方，所述第三芯片被放置在所述至少一个第二芯片的上方，
其中，所述第三芯片能够通过所述至少一个被分割的第二芯片联接器、所述被分割的第一芯片联接器电联接至所述至少一个第二芯片，
所述第三芯片能够通过所述至少一个被分割的第二芯片联接器、所述被分割的第一芯片联接器和所述重布线层电联接至所述第一芯片，并且
所述至少一个第二芯片能够通过所述被分割的第一芯片联接器和所述重布线层电联接至所述第一芯片，或者所述至少一个第二芯片能够通过所述至少一个被分割的第二芯片联接器、所述被分割的第一芯片联接器和所述重布线层电联接至所述第一芯片。
10.根据权利要求6所述的方法，其中，所述封装件包括第一芯片、至少一个第二芯片、第三芯片、第一芯片联接器和至少一个第二芯片联接器，
其中，所述至少一个第二芯片联接器被组装在所述第一芯片联接器的上方，所述至少一个第二芯片被放置在所述第一芯片的上方，所述第三芯片被放置在所述至少一个第二芯片的上方，
其中，所述第三芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器电联接至所述至少一个第二芯片，
所述第三芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器和所述重布线层电联接至所述第一芯片，并且
所述至少一个第二芯片能够通过所述第一芯片联接器和所述重布线层电联接至所述第一芯片，或者所述至少一个第二芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器和所述重布线层电联接至所述第一芯片。
11.根据权利要求6所述的方法，其中，所述多个第一芯片联接器中的部分第一芯片联接器与堆叠在其上的至少一个第二芯片联接器能够一体成型。
12.根据权利要求6所述的方法，其中，所述多个第一芯片联接器中的部分第一芯片联接器与堆叠在其上的至少一个第二芯片联接器在水平方向上的面积相同。
13.根据权利要求6所述的方法，其中，所述多个第一芯片联接器中的部分第一芯片联接器与堆叠在其上的至少一个第二芯片联接器在水平方向上的面积不同。
14.一种封装件，包括：
重布线层，其包括第一侧和第二侧；
多个凸点，其设置在所述重布线层的第一侧；
第一芯片，其包括正面和背面，所述第一芯片的正面放置并组装在所述重布线层的第二侧；
第一芯片联接器和第二芯片联接器，其放置并组装在所述重布线层的第二侧上，并且分别水平地放置并组装在所述第一芯片的两侧；和
第二芯片和第三芯片，其分别包括正面和背面，在所述第一芯片的背面和所述第一芯片联接器的上方放置并组装正面朝下的所述第二芯片，在所述第一芯片的背面和所述第二芯片联接器的上方放置并组装正面朝下的所述第三芯片，
其中，所述封装件被模塑处理成塑封结构，
其中，在所述第二芯片和所述第一芯片之间并且在所述第三芯片和所述第一芯片之间设置用于隔离和固定的粘合点。
15.根据权利要求14所述的封装件，其中，所述第二芯片通过所述第一芯片联接器和所述重布线层电联接至所述第一芯片，所述第三芯片通过所述第二芯片联接器和所述重布线层电联接至所述第一芯片。
16.根据权利要求14所述的封装件，其中，所述第一芯片联接器是有源联接器件或无源联接器件，并且所述第二芯片联接器是有源联接器件或无源联接器件。
17.根据权利要求14所述的封装件，其中，所述第一芯片联接器和所述第二芯片联接器被设置成在竖直方向上包含至少一个通孔。
18.一种封装件，包括：
重布线层，其包括第一侧和第二侧；
多个凸点，其设置在所述重布线层的第一侧；
第一芯片，其包括正面和背面，所述第一芯片的正面放置并组装在所述重布线层的第二侧；
第一芯片联接器，其放置并组装在所述重布线层的第二侧上，并且水平地放置并组装在所述第一芯片的侧面；
至少一个第二芯片联接器，其放置并组装在所述第一芯片联接器的上方；
至少一个第二芯片，其包括正面和背面，所述至少一个第二芯片正面朝下地放置在所述第一芯片的背面并组装在所述第一芯片联接器的上方；和
第三芯片，其放置在所述至少一个第二芯片的背面的上方并组装在所述至少一个第二芯片联接器的上方，
其中，所述封装件被模塑处理成塑封结构，
其中，所述第一芯片联接器和所述至少一个第二芯片联接器中的每一个芯片联接器作为独立的元件进行使用。
19.根据权利要求18所述的封装件，其中，所述至少一个第二芯片能够通过所述第一芯片联接器和所述重布线层电联接至所述第一芯片，或者所述至少一个第二芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器和所述重布线层电联接至所述第一芯片，
其中，所述第三芯片能够通过所述至少一个第二芯片联接器和所述第一芯片联接器电联接至所述至少一个第二芯片，或者所述第三芯片能够通过所述至少一个第二芯片联接器电联接至所述至少一个第二芯片，
其中，所述第三芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器和所述重布线层电联接至所述第一芯片。
20.根据权利要求18所述的封装件，其中，所述第一芯片联接器是有源联接器件或无源联接器件，并且所述至少一个第二芯片联接器是有源联接器件或无源联接器件。
21.根据权利要求18所述的封装件，其中，所述第一芯片联接器和所述至少一个第二芯片联接器被设置成在竖直方向上包含至少一个通孔。
22.一种封装件，包括：
重布线层，其包括第一侧和第二侧；
多个凸点，其设置在所述重布线层的第一侧；
第一芯片，其包括正面和背面，所述第一芯片的正面放置并组装在所述重布线层的第二侧；
第一芯片联接器，其放置并组装在所述重布线层的第二侧上，并且水平地放置并组装在所述第一芯片的一侧；
跨层芯片联接器，其放置并组装在所述重布线层的第二侧上，并且水平地放置并组装在所述第一芯片的另一侧；
至少一个第二芯片，其包括正面和背面，所述至少一个第二芯片正面朝下地放置在所述第一芯片的背面的上方并组装在所述第一芯片联接器的上方；
至少一个第二芯片联接器，其放置并组装在所述第一芯片联接器的上方；和
第三芯片，其放置在所述至少一个第二芯片的背面的上方并组装在所述跨层芯片联接器的上方，
其中，所述封装件被模塑处理成塑封结构，
其中，所述第一芯片联接器、所述跨层芯片联接器和所述至少一个第二芯片联接器中的每一个芯片联接器作为独立的元件进行使用。
23.根据权利要求22所述的封装件，其中，所述至少一个第二芯片能够通过所述第一芯片联接器和所述重布线层电联接至所述第一芯片，或者所述至少一个第二芯片能够通过所述至少一个第二芯片联接器、所述第一芯片联接器和所述重布线层电联接至所述第一芯片，
其中，所述第三芯片能够通过所述跨层芯片联接器、所述重布线层、所述第一芯片联接器和所述至少一个第二芯片联接器电联接至所述至少一个第二芯片，或者所述第三芯片能够通过所述跨层芯片联接器、所述重布线层和所述第一芯片联接器电联接至所述至少一个第二芯片，
其中，所述第三芯片能够通过所述跨层芯片联接器和所述重布线层电联接至所述第一芯片。
24.根据权利要求22所述的封装件，其中，所述第一芯片联接器是有源联接器件或无源联接器件，所述跨层芯片联接器是有源联接器件或无源联接器件，并且所述至少一个第二芯片联接器是有源联接器件或无源联接器件。
25.根据权利要求22所述的封装件，其中，所述第一芯片联接器、所述跨层芯片联接器和所述至少一个第二芯片联接器被设置成在竖直方向上包含至少一个通孔。
CN202011352636.4A 2020-11-27 2020-11-27 封装件及形成封装件的方法 Active CN112420529B (zh)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CN202011352636.4A CN112420529B (zh) 2020-11-27 2020-11-27 封装件及形成封装件的方法
KR1020210163984A KR102665954B1 (ko) 2020-11-27 2021-11-25 패키지 및 패키지 형성 방법
TW110144187A TWI782803B (zh) 2020-11-27 2021-11-26 封裝件及形成封裝件的方法
US17/535,985 US20220173074A1 (en) 2020-11-27 2021-11-26 Chip Package and Method of Forming Chip Packages
US17/535,984 US11973061B2 (en) 2020-11-27 2021-11-26 Chip package including stacked chips and chip couplers
US17/535,987 US12087737B2 (en) 2020-11-27 2021-11-26 Method of forming chip package having stacked chips
KR1020230116743A KR20230132417A (ko) 2020-11-27 2023-09-04 패키지 및 패키지 형성 방법
KR1020230116744A KR102666025B1 (ko) 2020-11-27 2023-09-04 패키지 및 패키지 형성 방법
KR1020230116745A KR102666026B1 (ko) 2020-11-27 2023-09-04 패키지 및 패키지 형성 방법
US18/413,020 US20240153918A1 (en) 2020-11-27 2024-01-15 Method of Forming Packages of Stacked Chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011352636.4A CN112420529B (zh) 2020-11-27 2020-11-27 封装件及形成封装件的方法

Publications (2)

Publication Number Publication Date
CN112420529A CN112420529A (zh) 2021-02-26
CN112420529B true CN112420529B (zh) 2022-04-01

Family

ID=74842606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011352636.4A Active CN112420529B (zh) 2020-11-27 2020-11-27 封装件及形成封装件的方法

Country Status (3)

Country Link
KR (4) KR102665954B1 (zh)
CN (1) CN112420529B (zh)
TW (1) TWI782803B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225273A1 (en) * 2013-02-11 2014-08-14 Oracle International Corporation Chip package for high-count chip stacks
CN104704631A (zh) * 2012-10-08 2015-06-10 高通股份有限公司 堆叠式多芯片集成电路封装
CN104885217A (zh) * 2012-10-23 2015-09-02 泰塞拉公司 两个或多个晶元的多晶元堆叠
CN105118823A (zh) * 2015-09-24 2015-12-02 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构及封装方法
CN107644871A (zh) * 2016-07-21 2018-01-30 三星电子株式会社 固态驱动器封装
CN110114874A (zh) * 2016-12-30 2019-08-09 英特尔Ip公司 微电子设备中堆叠管芯的互连结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200921889A (en) 2007-11-01 2009-05-16 Advanced Chip Eng Tech Inc Package on package structure for semiconductor devices and method of the same
FI122217B (fi) * 2008-07-22 2011-10-14 Imbera Electronics Oy Monisirupaketti ja valmistusmenetelmä
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
KR101060117B1 (ko) * 2009-09-14 2011-08-29 앰코 테크놀로지 코리아 주식회사 적층 칩 반도체 패키지
KR101703747B1 (ko) * 2009-12-30 2017-02-07 삼성전자주식회사 적층 구조의 반도체 칩들을 구비하는 반도체 메모리 장치, 반도체 패키지 및 시스템
KR101236798B1 (ko) * 2011-02-16 2013-02-25 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
KR102208622B1 (ko) * 2013-10-18 2021-01-28 삼성전자 주식회사 반도체 장치 및 이를 포함하는 전자 장치
CN103887291B (zh) * 2014-04-02 2017-01-04 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
US9881859B2 (en) 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
KR102171286B1 (ko) * 2014-07-11 2020-10-29 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN104810332A (zh) * 2015-05-05 2015-07-29 三星半导体(中国)研究开发有限公司 一种扇出晶圆级封装件及其制造方法
EP3430646B1 (en) * 2016-03-16 2021-11-10 INTEL Corporation Stairstep interposers with integrated shielding for electronics packages
US10050024B2 (en) * 2016-06-17 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
KR102600106B1 (ko) * 2016-09-13 2023-11-09 삼성전자주식회사 반도체 패키지의 제조 방법
KR102556517B1 (ko) * 2018-08-28 2023-07-18 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지
KR20200102883A (ko) * 2019-02-22 2020-09-01 에스케이하이닉스 주식회사 브리지 다이를 포함한 시스템 인 패키지
US10770433B1 (en) * 2019-02-27 2020-09-08 Apple Inc. High bandwidth die to die interconnect with package area reduction
US11139249B2 (en) * 2019-04-01 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104704631A (zh) * 2012-10-08 2015-06-10 高通股份有限公司 堆叠式多芯片集成电路封装
CN104885217A (zh) * 2012-10-23 2015-09-02 泰塞拉公司 两个或多个晶元的多晶元堆叠
US20140225273A1 (en) * 2013-02-11 2014-08-14 Oracle International Corporation Chip package for high-count chip stacks
CN105118823A (zh) * 2015-09-24 2015-12-02 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构及封装方法
CN107644871A (zh) * 2016-07-21 2018-01-30 三星电子株式会社 固态驱动器封装
CN110114874A (zh) * 2016-12-30 2019-08-09 英特尔Ip公司 微电子设备中堆叠管芯的互连结构

Also Published As

Publication number Publication date
KR102666025B1 (ko) 2024-05-20
TWI782803B (zh) 2022-11-01
KR20230131458A (ko) 2023-09-13
KR20220075183A (ko) 2022-06-07
KR20230132417A (ko) 2023-09-15
KR20230131457A (ko) 2023-09-13
KR102666026B1 (ko) 2024-05-20
CN112420529A (zh) 2021-02-26
KR102665954B1 (ko) 2024-05-20
TW202221806A (zh) 2022-06-01

Similar Documents

Publication Publication Date Title
CN110660783B (zh) 半导体器件封装件和方法
KR102060742B1 (ko) 패키지 구조물 및 그 형성 방법
KR101522763B1 (ko) 콤포넌트 패키지용 장치 및 방법
US20150061130A1 (en) Chip arrangement and a method for manufacturing a chip arrangement
US20150348940A1 (en) Structure and method for integrated circuits packaging with increased density
CN113056097B (zh) 半导体器件及其形成方法
CN115588651A (zh) 半导体封装件以及其制造方法
US20120146216A1 (en) Semiconductor package and fabrication method thereof
CN116034474A (zh) 使用跨接管芯和管芯通孔形成管芯之间的互连件
CN111508928A (zh) 封装装置
CN113838840B (zh) 半导体封装及制造半导体封装的方法
CN112420529B (zh) 封装件及形成封装件的方法
CN112420530B (zh) 封装件及其形成方法
CN112802764B (zh) 封装件及其形成方法
CN114975359A (zh) 半导体器件和制造方法
CN112435966B (zh) 封装件及其形成方法
US20220173074A1 (en) Chip Package and Method of Forming Chip Packages
TW202341399A (zh) 積體電路封裝及其形成方法
EP2342741A1 (en) Electronic component and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant