Nothing Special   »   [go: up one dir, main page]

CN112289737B - 一种半导体结构的制造方法 - Google Patents

一种半导体结构的制造方法 Download PDF

Info

Publication number
CN112289737B
CN112289737B CN202011565146.2A CN202011565146A CN112289737B CN 112289737 B CN112289737 B CN 112289737B CN 202011565146 A CN202011565146 A CN 202011565146A CN 112289737 B CN112289737 B CN 112289737B
Authority
CN
China
Prior art keywords
substrate
etching
dielectric layer
layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011565146.2A
Other languages
English (en)
Other versions
CN112289737A (zh
Inventor
张星辉
蓝胜益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202011565146.2A priority Critical patent/CN112289737B/zh
Publication of CN112289737A publication Critical patent/CN112289737A/zh
Application granted granted Critical
Publication of CN112289737B publication Critical patent/CN112289737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提出一种半导体结构的制造方法，包括：将衬底放置在第一刻蚀腔体中，所述衬底上包括垫氧化层和垫氮化层；向所述第一刻蚀腔体中通入刻蚀气体，以对所述衬底进行刻蚀，而在所述衬底中形成至少一沟槽，所述沟槽从所述垫氮化层延伸至所述衬底中；将已形成所述沟槽的所述衬底从所述第一刻蚀腔体转移至第二刻蚀腔体，所述第一刻蚀腔体和所述第二刻蚀腔体之间为真空状态；向所述第二刻蚀腔体中通入氧气，以形成氧气等离子体，所述氧气等离子体与所述沟槽暴露出的所述衬底反应，而在所述沟槽暴露出的所述衬底表面形成衬氧化层。本发明提出的半导体的制造方法可以提高制造效率。

Description

一种半导体结构的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的制造方法。
背景技术
在当今半导体工艺技术中，浅沟槽隔离结构(STI)工艺是前道工艺中最重要和最复杂的工艺之一，尽管此工艺已经被广泛应用于0.25微米以下的半导体制造工艺技术中，但随着特征尺寸的不断降低，浅沟槽隔离结构工艺也在不断的改进和发展。对于浅沟槽隔离结构工艺的基本要求是：当大量的晶体管器件等集成到越来越小的芯片上时，它能很好的起到把每一个微小器件绝缘隔离开的作用，同时又不会影响这些器件的工作特性。
在制造浅沟槽隔离结构时，通常先在衬底中形成沟槽，然后在将衬底转移至炉管中，从而在沟槽中填充绝缘介质层。由于沟槽暴露出硅衬底，因此会在硅衬底上形成一层薄薄的氧化层，且当在炉管中生长绝缘介质层时，还需要先将氧化层刻蚀掉，然后在沟槽中形成氧化层和绝缘介质层，因此这样会导致制程复杂，工艺时间变长。
发明内容
鉴于上述现有技术的缺陷，本发明提出一种半导体结构的制造方法，该制造可以提高工艺效率，简化工艺制程。
为实现上述目的及其他目的，本发明提出一种半导体结构的制造方法，包括：
将衬底放置在第一刻蚀腔体中，所述衬底上包括垫氧化层和垫氮化层；
向所述第一刻蚀腔体中通入刻蚀气体，以对所述衬底进行刻蚀，而在所述衬底中形成至少一沟槽，所述沟槽从所述垫氮化层延伸至所述衬底中；
将已形成所述沟槽的所述衬底从所述第一刻蚀腔体转移至第二刻蚀腔体，所述第一刻蚀腔体和所述第二刻蚀腔体之间为真空状态；
向所述第二刻蚀腔体中通入氧气，以形成氧气等离子体，所述氧气等离子体与所述沟槽暴露出的所述衬底反应，而在所述沟槽暴露出的所述衬底表面形成衬氧化层；
将已形成所述衬氧化层的所述衬底从所述第二刻蚀腔体转移至沉积腔体内，用以在所述衬氧化层上形成介质层，且所述介质层填满所述沟槽；
对已形成所述介质层的所述衬底进行快速热处理。
进一步地，所述垫氧化层的厚度小于所述垫氮化层的厚度。
进一步地，将所述衬底放置在所述第一刻蚀腔体之前，还在所述垫氮化层上形成图案化的光阻层，通过所述图案化的光阻层定义出所述沟槽的位置。
进一步地，所述刻蚀气体包括含氟气体。
进一步地，通入所述氧气的流量为100-5000sccm。
进一步地，所述衬氧化层的厚度为200-300埃。
进一步地，形成所述介质层至少包括第一阶段和第二阶段，所述第一阶段形成第一介质层，所述第二阶段形成第二介质层，所述第一介质层和所述第二介质层的应力类型相反。
进一步地，所述第一阶段和所述第二阶段交替进行。
进一步地，在所述第一阶段中，向所述沉积腔体中同时通入含硅前驱体和含氧前驱体，所述含硅前驱体的流量为2000-4000sccm，所述含氧前驱体的流量为12000-32000sccm。
进一步地，在所述第二阶段中，向所述沉积腔体中同时通入含硅前驱体和含氧前驱体，所述含硅前驱体的流量为20-30sccm，所述含氧前驱体的流量为40-50sccm。
综上所述，本发明提出一种半导体结构的制造方法，本发明首先将衬底放置在第一刻蚀腔体中，然后向第一刻蚀腔体中通入刻蚀气体，从而在衬底中形成沟槽，然后将衬底从第一刻蚀腔体转移至第二刻蚀腔体，由于第一刻蚀腔体和第二刻蚀气体中间为真空状态，因此不会在暴露出的衬底表面形成氧化层，然后向第二刻蚀腔体内通入氧气，从而在第二刻蚀腔体内形成氧气等离子体，氧气等离子体与衬底反应，会在沟槽暴露出的衬底表面形成衬氧化层。由于氧气等离子体与衬底的反应较快，因此形成衬氧化层的时间比较短。然后将衬底转移至沉积腔体中，从而在沟槽中形成介质层。由于在形成沟槽时，第一刻蚀腔体不包括含氧刻蚀气体，且第一刻蚀腔体和第二刻蚀腔体之间为真空状态，因此不会在衬底上形成氧化层，因此也在形成衬氧化层之前，也不需要移除之前生长的氧化层。因此本发明提出的半导体结构的制造方法可以缩短工艺流程，提高工艺效率。
综上所述，本发明在形成介质层时，通过形成间隔设置的第一介质层和第二介质层，由于第一介质层和第二介质层具有相反的应力类型，因此第一介质层和第二介质层的应力会抵消，从而形成无应力状态或应力很小的介质层。
附图说明
图1：本发明中半导体制造系统的示意图。
图2：本发明中半导体制造方法的流程图。
图3：本发明中衬底的示意图。
图4：本发明中形成沟槽的示意图。
图5：本发明中形成衬氧化层的示意图。
图6：本发明中形成介质层的示意图。
图7：本发明中第一阶段和第二阶段的示意图。
100：制造系统，10：第一刻蚀腔体，20：第二刻蚀腔体，30：沉积腔体，40：退火腔体，101：衬底，102：垫氧化层，103：垫氮化层，104：图案化的光阻层，105：沟槽，106：衬氧化层，107：第一介质层，108：第二介质层，109：介质层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施例提出一种半导体结构的制造系统100，该制造系统100包括第一刻蚀腔体10，第二刻蚀腔体20，沉积腔体30和退火腔体40。第一刻蚀气体10连接第二刻蚀气体20，且第一刻蚀腔体10与第二刻蚀腔体20之间为真空状态。第二刻蚀腔体20连接沉积腔体30，沉积腔体30连接退火腔体40。
如图2所示，本实施例还提出一种半导体结构的制造方法，该制造方法可以用于形成浅沟槽隔离结构。所述制造方法包括：
S1：将衬底放置在第一刻蚀腔体中，所述衬底上包括垫氧化层和垫氮化层；
S2：向所述第一刻蚀腔体中通入刻蚀气体，以对所述衬底进行刻蚀，而在所述衬底中形成至少一沟槽，所述沟槽从所述垫氮化层延伸至所述衬底中；
S3：将已形成所述沟槽的所述衬底从所述第一刻蚀腔体转移至第二刻蚀腔体，所述第一刻蚀腔体和所述第二刻蚀腔体之间为真空状态；
S4：向所述第二刻蚀腔体中通入氧气，以形成氧气等离子体，所述氧气等离子体与所述沟槽暴露出的所述衬底反应，而在所述沟槽暴露出的所述衬底表面形成衬氧化层；
S5：将已形成所述衬氧化层的所述衬底从所述第二刻蚀腔体转移至沉积腔体内，用以在所述衬氧化层上形成介质层，且所述介质层填满所述沟槽；
S6：对已形成所述介质层的所述衬底进行快速热处理。
如图1和图3所示，在步骤S1中，首先将衬底101放置在第一刻蚀腔体10中，衬底101上包括垫氧化层102，垫氮化层103和图案化的光阻层104。垫氧化层102位于衬底101上，垫氮化层103位于垫氧化层102上，且垫氮化层103的厚度大于垫氧化层102的厚度。垫氮化层103还可以作为牺牲层。图案化的光阻层104位于垫氮化层103上，图案化的光阻层104暴露出需要刻蚀的垫氮化层103上，也就是说图案化的光阻层104暴露出后续形成沟槽的位置。所述衬底101的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，所述衬底101还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
如图3所示，在形成垫氧化层102时，首先对衬底101表面进行清洗，去除衬底101表面的杂质颗粒或其它污染物。然后在所述衬底101上形成垫氧化层102，形成所述垫氧化层102的方法可以是高温炉管氧化，快速热氧化，原位水蒸气产生氧化法中的一种。垫氧化层102的厚度可以在500-1000埃。垫氧化层102可以作为衬底101保护层，在后续工艺中其覆盖的半导体衬底101起到保护作用，避免半导体衬底101受到不必要的损伤。垫氧化层102的材料可以为二氧化硅。在形成垫氧化层102后，在垫氧化层102上形成垫氮化层103。该垫氮化层103的材料可以是氮化硅，氮氧化物或金属氮化物。该垫氮化层103可以通过低压化学气相沉积，次大气压化学气相沉积，常压化学气相沉积，离子体增强化学气相沉积或高密度等离子体化学气相淀积中的一种实施的。
如图1和图4所示，在步骤S2中，当将衬底101放置在第一刻蚀腔体10内时，然后向第一刻蚀腔体10内通入刻蚀气体，从而可以对衬底101进行刻蚀。向所述第一刻蚀腔体10内通入的刻蚀气体例如为含氟气体，例如为Cl2、HBr或HBr与其它气体的混合气体。当然，在一些实施例中，还可以是HBr与O2和Cl2的混合气体，或HBr与NF3和He的混合气体。所述刻蚀气体可以在衬底101中刻蚀出沟槽105，且沟槽105的侧壁较为光滑，具有较少的晶格缺陷，且形成的沟槽105的深度可以通过刻蚀时间控制。
如图1所示，在一些实施例中，在形成沟槽105时，还可以向第一刻蚀腔体10中SF6。SF6能与衬底101发生快速反应。
如图3-图4所示，由于图案光的光阻层104定义出沟槽105的位置，因此可以通过干法刻蚀依次移除垫氮化层103，垫氧化层102和部分衬底101，也就是以图案化的光刻胶层104为掩膜层，依次刻蚀垫氮化层103和垫氧化层102，然后去除图案化的光刻胶层104，然后以垫氮化层103和垫氧化层102为掩膜层，刻蚀衬底101，从而形成沟槽105。从图4中可以看出，在衬底101中形成多个沟槽105，图4中显示出两个沟槽105。沟槽105从垫氮化层103延伸至衬底101中。沟槽105的形状为上宽下窄的倒梯形，也就是沟槽105顶部的宽度大于沟槽105底部的宽度。当然，在一些实施例中，沟槽105的形状还可以为U形。
如图1和图5所示，在步骤S3-S4中，在形成沟槽105之后，将沟槽105转移至第二刻蚀腔体20中，由于第一刻蚀腔体10和第二刻蚀腔体20之间为真空状态，并且第一刻蚀腔体10中不包括氧气，因此沟槽105暴露出的部分衬底101不会被氧化，也就是不会在沟槽105暴露出的衬底表面形成衬氧化层。本实施例通过向第二刻蚀腔体20内通入氧气，氧气将形成氧气等离子体，氧气等离子体会与沟槽105暴露出的衬底101发生反应，将在沟槽105暴露出的衬底101表面上形成衬氧化层106。本实施例向第二刻蚀腔体20通入氧气的流量可以在100-5000sccm，例如为300sccm，通入氧气的时间可以为3-5min，例如为4min。形成衬氧化层106的厚度例如为200-300埃，例如为250埃。
如图5所示，在本实施例中，衬氧化层102位于沟槽105中，且与衬底101接触，由于垫氧化层102和垫氮化层103不与氧气等离子体发生反应，因此在垫氧化层102和垫氮化层103上不会形成衬氧化层106。本实施例通过向第二刻蚀腔体20中通入氧气，从而形成氧气等离子体，由于氧气等离子体与衬底101的反应速率较快，因此可以在较短的时间内形成衬氧化层106，从而可以提高制造效率。
如图1和图4-图5所示，在本实施例中，当在形成沟槽105时，如果向第一刻蚀腔体10内通入氧气，那么也可以在第一刻蚀腔体10内形成氧气等离子体，氧气等离子可以与衬底101反应，在衬底101上形成衬氧化层106，但是由于第一刻蚀腔体10内还包括其他刻蚀气体，例如刻蚀气体Cl2，刻蚀气体Cl2在刻蚀衬底101的同时，还将会将衬氧化层106刻蚀掉，无法保证衬氧化层106的完整性，因此本实施例不需要向第一刻蚀腔体10中通入氧气。
如图1所示，在本实施例中，向第二刻蚀腔体20中通入氧气后，氧气等离子体与衬底101的反应速率大于氧气等离子体对衬底101的刻蚀速率，因此第二刻蚀腔体20可以起到沉积作用。氧气等离子体还会对垫氮化层103进行刻蚀，从而使得垫氮化层103的厚度相对减小。在一些实施例中，第二刻蚀腔体20还可以起到刻蚀作用，例如当需要连续刻蚀衬底101时，衬底101可以先在第一刻蚀腔体10中进行第一次刻蚀，然后将衬底101转移至第二刻蚀腔体20中进行第二次刻蚀。
如图1和图6所示，在步骤S5中，在形成衬氧化层105之后，将该衬底101从第二刻蚀腔体20转移至沉积腔体30中，第二刻蚀腔体20和沉积腔体30之间可以为真空状态。然后向沉积腔体30中同时通入含氧前驱体和含硅前驱体，从而在沟槽105中形成介质层109。
如图6-图7所示，在本实施例中，形成介质层109的步骤至少包括第一阶段和第二阶段，在第一阶段时，含氧前驱体和含硅前驱体反应形成第一介质层107。在第二阶段时，含氧前驱体和含硅前驱体反应形成第二介质层108。在本实施例中，第一阶段和第二阶段交替进行，也就是说第一介质层107和第二介质层108间隔设置。第一介质层107和第二介质层108的应力类型相反。
如图6和图7所示，首先进行第一阶段，向沉积腔体30中同时通入含硅前驱体和含氧前驱体，所述含硅前驱体（正硅酸乙酯）的流量例如在2000-4000sccm，例如为3000sccm，所述含氧前驱体（臭氧）的流量例如在12000-32000sccm，例如为20000sccm。需要说明的是，在第一阶段中，沉积腔体30内的温度例如为400-800℃，沉积腔体30内的压力例如为400-1000torr。在第一阶段中可以形成第一介质层107，第一介质层107可以具有较强的拉应力，由于第一介质层107是在亚大气压的状态下形成的，形成第一介质层107（氧化硅膜层）的致密度不是很高，氧化硅分子之间分子键合力的作用没有达到紧密收缩的状态。第一阶段进行完毕时，进行第二阶段，也就是向沉积腔体30内同时通入含氧前驱体和含硅前驱体，所述含氧前驱体（氧气）的流量在40-50sccm，所述含硅前驱体（硅烷）的流量在20-30sccm。在第二阶段中，沉积腔体30内的压力为15-20mTorr，产生等离子体射频功率7000-8000W，从而在第二阶段中形成第二介质层108，第二介质层108（氧化硅膜层）具有很高的致密程度，因而第二介质层108具有较高的压应力。当然，在一些实施例中，第一介质层107的应力状态还可以为压应力，第二介质层108的应力状态还可以为拉应力。
如图6-图7所示，在本实施例中，第一阶段和第二阶段交替进行，因此第一介质层107和第二介质层108间隔设置，同时由于第一介质层107和第二介质层108的应力类型相反，因此第一介质层107和第二介质层108的应力会抵消，因此介质层109的应力会变小或者表现为无应力状态。在本实施例中，第一介质层107和第二介质层108的厚度相同或基本相同。
如图6所示，在本实施例中，第一介质层107和第二介质层108填满该沟槽，当然，第一介质层107和第二介质层108还可以位于垫氮化层103上，也可以通过化学机械研磨工艺将垫氮化层103上的第一介质层107和第二介质层108研磨掉。
如图1和图6所示，在步骤S6中，在形成介质层109之后，然后将衬底101从沉积腔体30转移至退火腔体40中，从而对该衬底101进行快速热处理。退火温度例如为700-800℃，退火时间例如为5-10秒，从而进一步消除衬氧化层106和沟槽侧壁与填充的介质层109之间的应力。
如图6所示，在一些实施例中，在向第二刻蚀腔体20中通入氧气的同时，还可以向第二刻蚀腔体20中通入氮气，在形成介质层109时游离的氧，与氮气相结合，将游离的氧固定在衬底101中，防止游离的氧扩散至垫氧化层102中。
如图6所示，在一些实施例中，还可以将垫氮化层103完全移除掉，暴露出垫氧化层102，然后可以在垫氧化层102上形成栅极结构，栅极结构可以位于介质层109的一侧。
如图6所示，本实施例中，由该制造方法制造的半导体结构可以应用于多种集成电路中，所述集成电路例如是存储器电路，如随机存取存储器，动态随机存取存储器，同步随机存取存储器，静态随机存取存储器或只读存储器等等。所述集成电路还可以是逻辑器件，如可编程逻辑阵列，专用集成电路，合并式逻辑集成电路，射频电路或任意其他电路器件。所述集成电路还可以用于例如用户电子产品，如个人计算机，便携式计算机，游戏机，蜂窝式电话，个人数字助理，摄像机，数码相机，手机等各种电子产品中。
综上所述，本发明提出一种半导体结构的制造方法，本发明首先将衬底放置在第一刻蚀腔体中，然后向第一刻蚀腔体中通入刻蚀气体，从而在衬底中形成沟槽，然后将衬底从第一刻蚀腔体转移至第二刻蚀腔体，由于第一刻蚀腔体和第二刻蚀气体中间为真空状态，因此不会在暴露出的衬底表面形成氧化层，然后向第二刻蚀腔体内通入氧气，从而在第二刻蚀腔体内形成氧气等离子体，氧气等离子体与衬底反应，会在沟槽暴露出的衬底表面形成衬氧化层。由于氧气等离子体与衬底的反应较快，因此形成衬氧化层的时间比较短。然后将衬底转移至沉积腔体中，从而在沟槽中形成介质层。由于在形成沟槽时，第一刻蚀腔体不包括含氧刻蚀气体，且第一刻蚀腔体和第二刻蚀腔体之间为真空状态，因此不会在衬底上形成氧化层，因此也在形成衬氧化层之前，也不需要移除之前生长的氧化层。因此本发明提出的半导体结构的制造方法可以缩短工艺流程，提高工艺效率。
综上所述，本发明在形成介质层时，通过形成间隔设置的第一介质层和第二介质层，由于第一介质层和第二介质层具有相反的应力类型，因此第一介质层和第二介质层的应力会抵消，从而形成无应力状态或应力很小的介质层。
在整篇说明书中提到“一个实施例(one embodiment)”、“实施例(anembodiment)”或“具体实施例(a specific embodiment)”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中(in one embodiment)”、“在实施例中(inan embodiment)”或“在具体实施例中(in a specific embodiment)”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。
还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。
另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。
如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“一个(a)”、“一个(an)”和“该(the)”包括复数参考物。同样，如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“在…中(in)”的意思包括“在…中(in)”和“在…上(on)”。
本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本发明进行这些修改，并且这些修改将在本发明的精神和范围内。
本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外，已经给出了各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到，本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。
因而，尽管本发明在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换意在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本发明的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实施例，但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本发明的范围将只由所附的权利要求书进行确定。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。

Claims (10)

1.一种半导体结构的制造方法，其特征在于，包括：
将衬底放置在第一刻蚀腔体中，所述衬底上包括垫氧化层和垫氮化层；
向所述第一刻蚀腔体中通入刻蚀气体，以对所述衬底进行刻蚀，而在所述衬底中形成至少一沟槽，所述沟槽从所述垫氮化层延伸至所述衬底中；
将已形成所述沟槽的所述衬底从所述第一刻蚀腔体转移至第二刻蚀腔体，所述第一刻蚀腔体和所述第二刻蚀腔体之间为真空状态；
向所述第二刻蚀腔体中通入氧气，以形成氧气等离子体，所述氧气等离子体与所述沟槽暴露出的所述衬底反应，而在所述沟槽暴露出的所述衬底表面形成衬氧化层；
将已形成所述衬氧化层的所述衬底从所述第二刻蚀腔体转移至沉积腔体内，用以在所述衬氧化层上形成介质层，且所述介质层填满所述沟槽；
对已形成所述介质层的所述衬底进行快速热处理；
其中，在向所述第二刻蚀腔体中通入所述氧气的同时，还包括向所述第二刻蚀腔体内通入氮气。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述垫氧化层的厚度小于所述垫氮化层的厚度。
3.根据权利要求1所述的半导体结构的制造方法，其特征在于，将所述衬底放置在所述第一刻蚀腔体之前，还在所述垫氮化层上形成图案化的光阻层，通过所述图案化的光阻层定义出所述沟槽的位置。
4.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述刻蚀气体包括含氟气体。
5.根据权利要求1所述的半导体结构的制造方法，其特征在于，通入所述氧气的流量为100-5000sccm。
6.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述衬氧化层的厚度为200-300埃。
7.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述介质层至少包括第一阶段和第二阶段，所述第一阶段形成第一介质层，所述第二阶段形成第二介质层，所述第一介质层和所述第二介质层的应力类型相反。
8.根据权利要求7所述的半导体结构的制造方法，其特征在于，所述第一阶段和所述第二阶段交替进行。
9.根据权利要求7所述的半导体结构的制造方法，其特征在于，在所述第一阶段中，向所述沉积腔体中同时通入含硅前驱体和含氧前驱体，所述含硅前驱体的流量为2000-4000sccm，所述含氧前驱体的流量为12000-32000sccm。
10.根据权利要求7所述的半导体结构的制造方法，其特征在于，在所述第二阶段中，向所述沉积腔体中同时通入含硅前驱体和含氧前驱体，所述含硅前驱体的流量为20-30sccm，所述含氧前驱体的流量为40-50sccm。
CN202011565146.2A 2020-12-25 2020-12-25 一种半导体结构的制造方法 Active CN112289737B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011565146.2A CN112289737B (zh) 2020-12-25 2020-12-25 一种半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011565146.2A CN112289737B (zh) 2020-12-25 2020-12-25 一种半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN112289737A CN112289737A (zh) 2021-01-29
CN112289737B true CN112289737B (zh) 2021-05-14

Family

ID=74426309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011565146.2A Active CN112289737B (zh) 2020-12-25 2020-12-25 一种半导体结构的制造方法

Country Status (1)

Country Link
CN (1) CN112289737B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314006B (zh) * 2023-05-26 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123204A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 形成浅沟槽隔离结构的方法和浅沟槽隔离结构
CN101156233A (zh) * 2005-03-31 2008-04-02 东京毅力科创株式会社 氧化硅膜的制造方法、其控制程序、存储介质和等离子体处理装置
CN102054688A (zh) * 2009-11-06 2011-05-11 中芯国际集成电路制造(上海)有限公司 用于图形化基底上形成无空洞介质填充的方法
CN102087955A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 改善等离子体工艺中反应腔室内部颗粒状况的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401348B1 (ko) * 2000-06-30 2003-10-11 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101156233A (zh) * 2005-03-31 2008-04-02 东京毅力科创株式会社 氧化硅膜的制造方法、其控制程序、存储介质和等离子体处理装置
CN101123204A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 形成浅沟槽隔离结构的方法和浅沟槽隔离结构
CN102054688A (zh) * 2009-11-06 2011-05-11 中芯国际集成电路制造(上海)有限公司 用于图形化基底上形成无空洞介质填充的方法
CN102087955A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 改善等离子体工艺中反应腔室内部颗粒状况的方法

Also Published As

Publication number Publication date
CN112289737A (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
CN104008994B (zh) 半导体装置的制造方法
CN111933689B (zh) 一种半导体结构及其制造方法
US10157919B2 (en) Device for a FinFET
US7705417B2 (en) Semiconductor device and method of fabricating isolation region
CN113035770B (zh) 一种半导体结构及其制造方法
TW200529317A (en) Semiconductor device with trench isolation structure and method for fabricating the same
CN112289737B (zh) 一种半导体结构的制造方法
US8940615B2 (en) Method of forming isolation structure
US20140162431A1 (en) Method for manufacturing semiconductor structure
CN111933571B (zh) 一种半导体结构及其制造方法
US20090098702A1 (en) Method to Form CMOS Circuits Using Optimized Sidewalls
CN108735670B (zh) 一种半导体器件及其制造方法和电子装置
US7368342B2 (en) Semiconductor device and method of manufacturing the same
US20170076976A1 (en) Isolation structure and method for fabricating the same
US11114331B2 (en) Method for fabricating shallow trench isolation
JP5194328B2 (ja) 半導体装置及びその製造方法
US7670954B2 (en) Method of manufacturing semiconductor device
JP2000100926A (ja) 半導体装置の製造方法及び半導体装置
KR19990080168A (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
CN108878421B (zh) 半导体装置及其制造方法
CN107403754B (zh) 一种半导体器件及其制作方法、电子装置
CN107665822B (zh) 一种半导体器件及其制作方法、电子装置
US20080227266A1 (en) Method of STI corner rounding using nitridation and high temperature thermal processing
KR100420701B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US20240322001A1 (en) Method of manufacturing a semiconductor device having a trench capacitor and a logic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant