CN112188730A

CN112188730A - 缓冲器电路以及具有缓冲器电路的功率半导体模块

Info

Publication number: CN112188730A
Application number: CN202010606317.5A
Authority: CN
Inventors: M·施吕特; A·乌勒曼
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2019-07-05
Filing date: 2020-06-29
Publication date: 2021-01-05
Anticipated expiration: 2040-06-29
Also published as: US11631974B2; US20210006062A1; EP3761492A1; CN112188730B; EP3761492B1

Abstract

本发明公开了一种缓冲器电路，其包括缓冲器基板，所述缓冲器基板包括电绝缘载体和施加于其上的导电结构化层，所述导电结构化层包括两个区段。所述缓冲器电路还包括：两个电阻层，每一个电阻层被施加到缓冲器基板的导电结构化层的两个区段上；以及电容器，所述电容器设置在电阻层上，并且具有两个端子，每一个端子电连接到电阻层中的一个。此外，公开了一种具有这样的缓冲器电路的功率半导体模块。

Description

缓冲器电路以及具有缓冲器电路的功率半导体模块

技术领域

本公开涉及缓冲器电路以及具有缓冲器电路的功率半导体模块。

背景技术

“缓冲器电路”(或者简称“缓冲器”)被频繁地使用在具有电感负载的电系统当中，在这样的电系统当中，流动通过该负载的电流的突然中断引起跨越电流开关器件(简称为“开关器件”)的电压的急剧升高。相应生成的电流瞬变可能成为其他电路中的电磁干扰(EMI)的来源。此外，如果跨越开关器件生成的电压超出了该开关器件能够容忍的程度，那么该器件可能被损坏或损毁。缓冲器提供了围绕开关器件的短期替代的电流路径，从而使电感元件可以安全地放电。

简单的RC缓冲器使用与电容器(C)串联的电阻器(R)。在用直流(DC)或交流(AC)对电感负载进行开关时，可以使用适当设计的RC缓冲器限制跨越开关器件的峰值电压。跨越电容器的电压不能立即变化，因而降低的瞬变电流将在短时间内流动通过电容器，从而在开启开关器件时，允许跨越开关器件的电压更缓慢地增大。

在流动的电流为DC时，可以采用简单的整流器二极管作为二极管缓冲器(又称为续流二极管、缓冲器二极管、抑制器二极管或者环流二极管)。该二极管被连线为与电感负载并联，使得所述二极管在正常操作条件下不导电。在外部的驱动电流中断时，电感器电流流动通过该二极管而不是开关器件。之后，电感负载所存储的能量逐渐被二极管电压降和电感负载的电阻消耗。在驱动电流中断时，二极管必须立即进入正向导电模式。最普通的二极管(甚至“慢”功率硅二极管)也能够非常快地导通，这与它们的缓慢的反向恢复时间形成了对照。这些仅足以对诸如继电器和电动机的机电器件进行缓冲。在高速情况下，诸如在开关功率调节器中，需要超快的二极管。还有一些将二极管与RC网络组合使用的设计。

在涉及较高的电流和/或较高的开关频率时，包括电容器的缓冲器倾向于表现出较高的功率消耗。此外，如上文所指出的，缓冲器可以限制跨越开关器件的电压的升高的速率，并且因而延长了开关器件的开关时间。例如，碳化硅晶体管是适于快速开关应用的开关器件。更快的开关可以增大缓冲器中的功率消耗。因而，期望允许增大的功率消耗的用于诸如功率半导体模块的电子开关的缓冲器。

发明内容

缓冲器电路包括缓冲器基板，所述缓冲器基板包括电绝缘载体和施加于其上的导电结构化层，所述导电结构化层包括两个区段。所述缓冲器电路还包括：两个电阻层，每一个电阻层被施加到缓冲器基板的导电结构化层的两个区段上；以及电容器，所述电容器设置在电阻层上，并且具有两个端子，每一个端子电连接到电阻层中的一个。

功率半导体模块包括模块基板，所述模块基板包括电绝缘载体和施加于其上的导电结构化模块层，所述导电结构化层包括多个区段。所述功率半导体模块还包括：至少一个半导体开关器件，所述至少一个半导体开关器件设置在模块基板上，并且电连接到导电结构化层；以及至少一个缓冲器电路，所述至少一个缓冲器电路设置在模块基板上，并且经由模块基板的导电结构化层连接到至少一个半导体开关器件。所述缓冲器电路包括缓冲器基板，所述缓冲器基板包括电绝缘载体和施加于其上的导电结构化层，所述导电结构化层包括两个区段。所述缓冲器电路还包括：两个电阻层，每一个电阻层被施加到缓冲器基板的导电结构化层的两个区段上；以及电容器，所述电容器设置在电阻层上，并且具有两个端子，每一个端子电连接到电阻层中的一个。

在本领域中的技术人员研究下文的详细描述和附图时，其他系统、方法、特征和优点对于技术人员将会或将变得显而易见。所有这些额外的系统、方法、特征和优点旨在包括在该说明书中、包括在本发明的范围之内，并且受所附权利要求的保护。

附图说明

参考以下附图和描述可以更好的理解系统。附图中的部件未必是成比例的，相反重点在于说明本发明的原理。此外，在附图中，贯穿不同的视图，相似的附图标记表示对应的部分。

图1是示出了结合半导体开关器件采用的示例性缓冲器电路的电路图。

图2是示出了在开关之前不久以及开关之后不久通过开关器件的电流和跨越开关器件的电压的示例性曲线的电流/电压-时间图。

图3是示出了对于缓冲器电容器的各种电容值的跨越缓冲器电容器的峰值电压对比由电源提供的电流的示例性曲线的电压-电流图。

图4是示出了在缓冲器电路的非周期性阻尼的情况下在开关之前不久或开关之后不久跨越缓冲器电容器的电流和电压的示例性曲线的电流/电压-时间图。

图5是示出了对于各种开关频率的阻尼电阻的功率消耗对比由电源提供的电流的示例性曲线的电压-电流图。

图6是示出了对于缓冲器电容器的各种电容值的在开关之前不久或者在开关之后不久跨越缓冲器电容器的电流和电压的示例性曲线的电流/电压-时间图。

图7是包括至少一个缓冲器电路的示例性功率半导体模块的基板的俯视图。

图8是包括连接层、电阻层和以立方体端盖作为端子的电容器的堆叠体的示例性缓冲器电路的横截面图。

图9是包括连接层、电阻层和具有L形端子的电容器的堆叠体的示例性缓冲器电路的横截面图。

图10是包括电阻层和以立方体端盖作为端子的电容器的堆叠体的示例性缓冲器电路的横截面图。

图11是包括电阻层和具有L形端子的电容器的堆叠体的示例性缓冲器电路的横截面图。

图12是包括掺杂的半导体层和两个金属热电容的示例性阻尼电阻器的横截面图。

图13是示出了对于不同类型的半导体材料的这样的电阻半导体层的多个实施方式的表格。

具体实施方式

参考图1，具有缓冲器电路的示例性半导体开关包括开关器件101，例如，碳化硅金属氧化物场效应晶体管或者任何其他适当的半导体开关，诸如绝缘栅双极型晶体管、金属氧化物场效应晶体管等，开关器件101具有用于接收控制信号的栅极端子G、连接到直流(DC)电源102的第一(例如，负)端子的源极端子S以及连接到电感负载103的第一端子的漏极端子D。开关器件101包括处于源极端子S和漏极端子D之间的寄生芯片电容104，所述寄生芯片电容104因此与开关器件101的负载路径并联连接，即，与处于开关器件101的源极端子S和漏极端子D之间的路径并联连接。电感负载103的第二端子经由寄生线路电感105连接到电源102的第二(即，正)端子。缓冲器电路包括与电感负载103并联连接的二极管109，使得二极管109在正常操作条件下不导电，即，在所示的示例中，二极管109的阴极连接到电感负载103的第一端子，并且二极管109的阳极连接到电感负载103的第二端子。缓冲器电路还包括RC元件，所述RC元件具有与缓冲器电容器108串联的两个串联连接的阻尼电阻器106和107。在这一示例中，阻尼电阻器106和107的电阻之和在下文中被称为阻尼电阻。

可以以两个不同的方式对上文结合图1描述的缓冲器电路进行调适。考虑到这些方式中的一个，为了成功地限制过电压，缓冲器电容器108通常被调适为允许在开关点与第一峰值电压的发生之间的时间周期内累积来自寄生线路电感105以及来自电源102的所有能量。相应调适的电容器具有相对较大的电容，并且因而具有大的外部尺寸。在忽略其间的任何寄生线路电感时，跨越缓冲器电容器108的峰值电压约等于跨越开关器件101的寄生芯片电容104的电压，并且因而约等于跨越开关器件101的负载路径的电压。基于寄生线路电感105和缓冲器电容器108的谐振电路的未衰减振荡频率f₀可以被描述为：

其中，L_S代表寄生线路电感105的电感值，并且C_Snub代表缓冲器电容器108的电容值。在循环持续时间的1/4处，即，在t_Umax＝1/4·f₀处，由缓冲器电容器108累积的能量最大，并且跨越缓冲器电容器108的电压也是如此。跨越缓冲器电容器108的峰值电压U_Snubmax可以被描述为：

其中，

是在缓冲器电容器108中累积的能量，

是在寄生线路电感105中累积的能量，并且

由电源102提供的能量。

图2示出了在将开关器件101关断之后随着时间推移的通过开关器件101的电流I(以[A]为单位)和跨越开关器件101的电压U(以[V]为单位)，假设阻尼电阻足够小，即，显著小于临界阻尼的电阻。最初，电流I最大，并且在时间点t_Umax之前不久下降。相反地，电压U在时间点t_Umax之前不久从大约零以某一瞬变曲线在时间点t_Umax处升高到最大值。

对应的峰值电压U_Snubmax允许确定缓冲器电容器108的所需电容值C_Snub。图3针对寄生线路电感105的示例性电感值L_S＝20nH以及由电源102提供的电压U_DC描绘了峰值电压U_Snubmax对比由电源102提供的电流I_DC，所述电流I_DC等于通过寄生线路电感105的电流I_L。

为了使谐振电路的振荡减弱，可以插入阻尼电阻，所述阻尼电阻除了使振荡减弱之外还产生相移，所述相移将使峰值电压出现的时间点朝向关断时间点偏移。通过图4与图2的比较显然可以看出峰值电压的偏移。可以根据下式确定用于非周期性阻尼所需的插入阻尼电阻的电阻值R_adamp：

例如，对于电感值L_S＝20nH和电容值C_Snub＝500nF，所得到的电阻值R_adamp＝400mΩ。由于峰值电压在接近关断时间点处出现，因而功率消耗可能增大，使得欧姆电阻可能适得其反。对于具有电阻值R_adamp＝400mΩ的阻尼电阻和电流值I_DC＝500A，功率消耗为

P_peak＝R_adamp·I_DC ²＝100kW。

可以根据开关频率f_sw与寄生线路电感105中累积的能量的乘积来确定平均功率消耗P_AVG，将该乘积乘以2，以根据下式处理导通和关断开关：

电功率P_AVG由阻尼电阻转换成热。因此，一方面可以选择尽可能低的阻尼电阻值，使得峰值电压发生在开关之后，从而从插入的阻尼电阻中的寄生线路电感105中尽可能少地消耗能量。另一方面，可以选择尽可能高的阻尼电阻值，从而胜过出现在中间连接(诸如，母线)上的频率相关的寄生电阻，并且因而，卸载这些寄生电阻。在上文概述的示例中，这样的寄生电阻可以达到150mΩ和350mΩ之间。图5描绘了对于电感值L_S＝20nH的取决于在不同频率上由电源102提供的电流I_DC的功率消耗。

在另一种方式中，可以将缓冲器电路调适为减小其振荡。在容忍较高的峰值电压时，可以采用具有较低电容并且因而具有较小尺寸的缓冲器电容器。然而，在某些环境下，在存在缓冲器电路的情况下，跨越缓冲器电容器108并且相应地跨越开关器件101的负载路径的峰值电压甚至可以比在没有缓冲器电路的情况下跨越开关器件101的峰值电压更高。例如，如果缓冲器电容器108的电容如此之小，使得振荡的循环持续时间的1/4多于或少于开关器件的上升/下降时间，那么跨越开关器件101的负载路径的关断电压(L_S·di/dt)将被该振荡叠加。在上文概述的示例中，在没有缓冲器电路的情况下，跨越开关器件的负载路径的过电压可以超过200V，并且di/dt可以远高于10A/ns，例如，高达40A/ns。

其中缓冲器电容器108具有25nF的电容的缓冲器电路可以生成跨越开关器件101的负载路径的730V的电压。如果开关器件能够容忍比没有缓冲器电路时出现的电压更高的电压，那么可以将阻尼电阻调适为在缓冲器电路中生成临界阻尼振荡。图6针对缓冲器电容的50nF的电容值、50ns的下降时间以及1.26Ω的阻尼电阻值R_adamp通过电压时间曲线和电流时间曲线描绘了开关器件的负载路径电流I_d以及跨越负载路径的电压V_d的性能。这里所得到的峰值电压为623V。图6还示出了对于25nF和0nF(无缓冲器)的电容值的跨越负载路径的电压V_d的曲线，以用于比较。

由于跨越开关器件的负载路径的更高的峰值电压的原因，与上文作为调适缓冲器电路的第一方式所描述的设计相比，开关器件的功率消耗(并且因而热消耗)增大。接着，阻尼电阻的功率消耗和热消耗会降低。在增大阻尼电阻的电阻值时，缓冲器的有效性更差，并且芯片电容器104的作用可能不再是可忽略的，即，其可能对振荡性能具有显著影响。从结合调适缓冲器电路的两个方式的上述考虑可以看出，阻尼电阻值可以从宽范围的值选择，这实际上意味着，为了实施该阻尼电阻，也可以使用表现出广泛的制造和温度系数变化的电阻器。

重新参考上文描述的用于调适缓冲器电路的第一方式，由于缓冲器电路为了有效则需要低寄生电感，尤其是在开关器件的连接路径中，因而在图7所示的示例中，使用了具有非常紧凑的布置的功率半导体模块702的基板701，所述基板不管紧凑度如何都允许足够的热消耗，并且能够包括(两个)因为其较大的电容而具有较大尺寸的电容器703。基板701可以是印刷电路板(PCB)、直接铜键合(DCB)基板或者任何其他具有电绝缘载体704的基板，所述电绝缘载体704在其上具有导电结构化(图案化)层705，所述导电结构化(图案化)层705对布置在基板701上的各种器件(诸如并且包括开关器件706)进行互连。在这一示例中使用的布置采用了缓冲器电路，所述缓冲器电路包括接近开关器件706的两个电阻器和至少一个电容器的堆叠构造(用于互连，参见图1中的电阻器106、107和电容器108)。例如，电容器703具有在其端子之间延伸的两个较大的平行表面，并且被布置为使这两个较大的平行表面与基板701的至少一个较大的表面平行。电容器703经由电阻器(图7中未示出)与基板701隔开，在电容器703的每一个端子处有一个电阻器。

下文将结合图8-图11说明用于这样的堆叠缓冲器电路的示例。此外，还可以在电容器端子与(一个或多个)电阻器之间和/或在(一个或多个)电阻器与基板的导电结构化层(例如，金属层图案)之间布置导电层或导电件。

图8描绘了附接到结构化金属层802的两个区段的示例性“堆叠的”缓冲器电路801。缓冲器电路801包括导电平坦的第一连接层803和804(例如，焊料层或金属片层)，它们每一个连接到结构化金属层802的区段中的一个。第一连接层803和804中的每一个分别承载着平坦的电阻层805和806，从而使电阻层805和806在一侧上分别连接到第一连接层803和804，并且在相对侧上分别连接到导电平坦的第二连接层807和808。第二连接层807和808将电容器809的布置在电容器809的两个相对横向端部处的两个端子连接到第二连接层807和808。电容器809的两个端子810和811具有立方体端盖的形状，并且由导电材料制成。

除了由电容器902代替了电容器809之外，图9所示的另一示例性“堆叠的”缓冲器电路901与图8中所示的缓冲器电路801相同。替代电容器809的具有立方体端盖形状的两个端子，电容器902具有例如可以提供更大的接触面积的L形端子。替代地，诸如J形的其他形状也是适用的。J形允许端子在电容器之下延伸。

图10描绘了附接到结构化金属层1002的两个区段的另一示例性“堆叠的”缓冲器电路1001。缓冲器电路1001包括两个(例如，平坦的)电阻层1003和1004，所述电阻层1003和1004在一侧上连接到结构化金属层1002的两个区段，并且在相对侧上连接到电容器1005的布置在电容器1005的两个横向端部处的两个端子1006和1007。电容器1005的两个端子1006和1007具有由导电材料制成的立方体端盖的形状。电阻层可以可选地由例如充分导电的粘合剂或诸如导电聚合物或掺杂的半导体材料的其他材料制成。

除了由电容器1102代替了电容器1005之外，图11所示的另一示例性“堆叠的”缓冲器电路1101与图10中所示的缓冲器电路1001相同。替代电容器1005的具有立方体端盖形状的两个端子，电容器1102具有可以提供更大的接触面积的L形端子。

根据图7，包括电容器703的至少一个缓冲器电路(在图7中只有缓冲器电路的部分是可见的)可以被设置在基板701的中心内或附近，和/或可以被设置在相对于开关器件706的近距离处，以允许短互连距离，从而确保低寄生电感，尤其是在开关器件和缓冲器电路之间的连接路径中。图8-图11是可适合用作图7所示的半导体模块中的缓冲器电路的可能堆叠的并且因而非常紧凑的缓冲器电路的横截面。在堆叠的缓冲器电路中使用的电阻器、电阻或电阻层可以由导电粘合剂、烧结(粉末)金属或者其他具有适当电阻率的电阻材料制成。

为了实现电阻器、电阻或电阻层的令人满意的峰值功率性能，可以例如通过采用具有均匀的电阻率分布和足够高的总电阻率的导电材料而使电阻器、电阻或电阻层内的功率消耗的分布是均匀的。此外，电阻器、电阻或电阻层可以被形成为相对平坦的，即，具有相对于基板的小高度的大尺寸的基底面积。在电流流动方向上具有短距离以及垂直于电流流动方向的大横截面的电阻器、电阻和电阻层并不是通常可得的。电阻层可以具有等于或者小于相应电阻层的基本面积的平方根的1/5的高度。对于下文的考虑，假设电阻层具有相应电阻层的基本面积的平方根的1/10的高度。例如，为了针对1mm的高度和1cm²的基本面积实施300mΩ的电阻器或电阻层，需要具有值ρ＝0.3Ω·100mm²/0.001m＝0.03Ωm的电阻率的材料。常见的电阻材料通常表现出显著低于0.03Ωm的值。为了满足上文概述的所有要求，可以使用具有充分掺杂的半导体材料，诸如硅或碳化硅(例如，以半导体层的形式)。例如，由于电荷载流子迁移率的温度依赖性，这样的材料表现出了电阻的高温度系数，然而高温度系数对上文详细说明的缓冲器应用具有较小的影响。

为了进一步改善电阻器、电阻或电阻层的峰值功率性能，它们可以是或者包括掺杂的半导体层1201，所述掺杂的半导体层1201在其两个主要表面上与金属层1202和1203层合，如图12所示。金属层1202和1203创建了热电容的类型，并且可以包括铜和铝中的至少一个。上文结合图8和图10描述的连接层可以被设计为(额外地)具有热电容的作用。

当忽略了源自于例如不同的n掺杂材料(诸如N+(接触部)、N-(电阻层)和N+(另一接触部))之间的半导体结的、源自于半导体的边缘构造(仅考虑有源区域)的、源自于电流密度/电场强度对迁移率的依赖性的、源自于雪崩击穿场强度的以及源自于功率消耗的所有影响时，半导体电阻器可以被看作具有均匀电阻率分布的(半导体)材料。在这种情况下，电阻R可以被描述为

R＝ρ_A·(d/A)，

其中，ρ_A代表空气中的电阻率，d代表层厚度，并且A代表层的基底面积。图13是示出了对于两个类型的半导体材料(例如，硅和锗)的这样的电阻半导体层的多个实施方式的表格。

出于说明和描述的目的提出了实施例的描述。根据上文的描述可以执行对实施例的适当修改和变化。所描述的电路和模块实质上是示例性的，并且可以包括额外的元件和/或省略元件。

如本申请中所使用的，以单数形式阐述并且冠以单数冠词的元件或步骤应当被理解为不排除复数的所述元件或步骤，除非陈述了这样的排除。此外，提到本公开的“一个实施例”或“一个示例”并非旨在使其被解释为排除同样合并了所阐述的特征的额外实施例的存在。术语“第一”、“第二”和“第三”等仅用作标签，而非旨在对其对象强加数字的要求或者特定的位置顺序。

尽管已经描述了本发明的各种实施例，但是对于本领域中的普通技术人员显而易见的是，在本发明的范围内可能存在更多的实施例和实施方式。具体而言，技术人员将认识到来自不同实施例的各种特征的可互换性。尽管这些技术和系统是在某些实施例和示例的环境中公开的，但是应当理解，这些技术和系统可以被超越具体公开的实施例扩展到其他实施例和/或用途以及对其的明显修改。

Claims

1.一种缓冲器电路，包括：

缓冲器基板，所述缓冲器基板包括电绝缘载体和施加于所述电绝缘载体上的导电结构化层，所述缓冲器基板的所述导电结构化层包括两个区段；

两个电阻层，每一个电阻层被施加到所述缓冲器基板的所述导电结构化层的所述两个区段上；以及

电容器，所述电容器设置在所述电阻层上，并且具有两个端子，每一个端子电连接到所述电阻层中的一个。

2.根据权利要求1所述的缓冲器电路，其中，满足下列中的至少一个：

第一导电互连层被设置在所述两个电阻层与所述缓冲器基板的所述导电结构化层的所述两个区段之间；以及

第二导电互连层被设置在所述两个电阻层与所述电容器的所述两个端子之间。

3.根据权利要求2所述的缓冲器电路，其中，所述第一导电互连层和所述第二导电互连层中的至少一个被配置为具有热电容的作用。

4.根据权利要求1-3中的任一项所述的缓冲器电路，其中，所述两个电阻层包括超过0.03Ωm的电阻率。

5.根据权利要求1-4中的任一项所述的缓冲器电路，其中，所述两个电阻层具有等于或者小于相应的所述电阻层的基本面积的平方根的1/5的高度。

6.根据权利要求4或5所述的缓冲器电路，其中，所述电阻层包括具有均匀电阻率分布的材料。

7.根据权利要求1-6中的任一项所述的缓冲器电路，其中，所述两个电阻层包括掺杂的半导体材料或由掺杂的半导体材料构成。

8.根据权利要求1-7中的任一项所述的缓冲器电路，其中，所述电容器的所述端子被布置在所述电容器的横向端部处，并且具有立方体端盖的形状。

9.根据权利要求1-7中的任一项所述的缓冲器电路，其中，所述电容器的所述端子被布置在所述电容器的横向端部处，并且具有L形。

10.一种功率半导体模块，包括：

模块基板，所述模块基板包括电绝缘载体和施加于所述电绝缘载体上的导电结构化模块层，所述导电结构化层包括多个区段；

至少一个半导体开关器件，所述至少一个半导体开关器件设置在所述模块基板上，并且电连接到所述导电结构化层；以及

根据权利要求1-9中的任一项的至少一个缓冲器电路，所述至少一个缓冲器电路设置在所述模块基板上，并且经由所述模块基板的所述导电结构化层连接到所述至少一个半导体开关器件。

11.根据权利要求10所述的功率半导体模块，其中，所述至少一个缓冲器电路被设置为紧密靠近所述至少一个半导体开关器件。

12.根据权利要求10或11所述的功率半导体模块，其中，所述缓冲器基板是所述模块基板的部分。

13.根据权利要求10-12中的任一项所述的功率半导体模块，其中，所述至少一个半导体开关器件是碳化硅金属氧化物场效应晶体管。

14.根据权利要求10-13中的任一项所述的功率半导体模块，其中，所述缓冲器电路还包括缓冲器二极管。

15.根据权利要求10-14中的任一项所述的功率半导体模块，其中，所述至少一个缓冲器电路被设置在所述模块基板的中心。