CN111863831B - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN111863831B CN111863831B CN201911086235.6A CN201911086235A CN111863831B CN 111863831 B CN111863831 B CN 111863831B CN 201911086235 A CN201911086235 A CN 201911086235A CN 111863831 B CN111863831 B CN 111863831B
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial
- sacrificial layer
- forming
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 125000006850 spacer group Chemical group 0.000 claims abstract description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 42
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 578
- 239000000463 material Substances 0.000 claims description 102
- 239000011241 protective layer Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000002356 single layer Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000013519 translation Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H01L21/82—
-
- H01L21/823418—
-
- H01L27/0688—
-
- H01L29/42324—
-
- H01L29/66825—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
半导体装置的制造方法。一种制造半导体装置的方法包括:在第一源极层上方形成包括氮化物的第一牺牲层;在第一牺牲层上方形成包括氧化铝的第二牺牲层;在第二牺牲层上方形成第二源极层;在第二源极层上方形成层叠结构;形成穿过层叠结构、第二源极层、第二牺牲层和第一牺牲层的沟道层,该沟道层被存储器层包围;形成穿过层叠结构和第二源极层的狭缝;在狭缝中形成多晶硅间隔件;通过去除第一牺牲层和第二牺牲层形成开口;通过蚀刻存储器层来露出沟道层;以及在开口中形成第三源极层。
Description
技术领域
本公开的各个实施方式总体上涉及一种电子装置,并且更具体地,涉及一种半导体装置的制造方法。
背景技术
非易失性存储器装置即使在没有电力供应的情况下也保持所存储的数据。其中存储器单元以单层形成在基板上方的二维非易失性存储器装置的集成度的增加已经受到限制。因此,已经提出了其中存储器单元沿垂直方向层叠在基板上方的三维非易失性存储器装置。
三维非易失性存储器装置可以包括彼此交替层叠的层间绝缘层和栅电极以及穿过其中的沟道层,并且存储器单元可以沿着沟道层层叠。已经开发出各种结构和制造方法以提高具有三维结构的非易失性存储器装置的操作可靠性。
发明内容
本公开的各种实施方式涉及具有容易的制造工艺、稳定化的结构和改进的特性的半导体装置的制造方法。
根据实施方式,一种制造半导体装置的方法可以包括:在第一源极层上方形成包括氮化物的第一牺牲层;在第一牺牲层上方形成包括氧化铝的第二牺牲层;在第二牺牲层上方形成第二源极层;在第二源极层上方形成层叠结构,该层叠结构包括交替层叠的第一材料层和第二材料层;形成穿过层叠结构、第二源极层、第二牺牲层和第一牺牲层的沟道层,该沟道层被存储器层包围;形成穿过层叠结构和第二源极层的狭缝,该狭缝露出第二牺牲层;在狭缝中形成多晶硅间隔件;通过经由狭缝去除第一牺牲层和第二牺牲层形成开口;通过经由开口蚀刻存储器层来露出沟道层;以及在开口中形成接触沟道层的第三源极层。
根据实施方式,一种制造半导体装置的方法可以包括:形成包括第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层的牺牲结构;在牺牲结构上方形成层叠结构,该层叠结构包括交替层叠的第一材料层和第二材料层;形成穿过层叠结构和牺牲结构的沟道层,该沟道层被存储器层包围;形成穿过层叠结构和第四牺牲层的狭缝,该狭缝露出第三牺牲层;在狭缝中形成多晶硅间隔件;通过经由狭缝蚀刻第三牺牲层,露出第二牺牲层;通过经由狭缝去除第二牺牲层和第三牺牲层,形成露出存储器层的开口;去除存储器层的一部分、第一牺牲层和第四牺牲层以露出沟道层;以及在开口中形成接触沟道层的源极层。
根据实施方式,一种制造半导体装置的方法可以包括在第一源极层上方顺序形成第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层以形成牺牲结构;在牺牲结构上方形成第二源极层;在第二源极层上方形成层叠结构,该层叠结构包括交替层叠的第一材料层和第二材料层;形成穿过层叠结构、第二源极层和牺牲结构的沟道层,并形成包围沟道层的存储器层;形成穿过层叠结构、第二源极层和第四牺牲层并露出第三牺牲层的狭缝;在狭缝中形成多晶硅间隔件;通过使用多晶硅间隔件作为保护层,蚀刻第一牺牲层、第二牺牲层和第三牺牲层来露出第一源极层;通过使用多晶硅间隔件作为保护层,去除第二牺牲层和第三牺牲层来形成露出存储器层的开口;去除存储器层的一部分、第一牺牲层和第四牺牲层以露出沟道层;以及在开口中形成接触沟道层的第三源极层。
附图说明
图1A和图1B是例示根据本公开的实施方式的半导体装置的结构的图;
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H和图2I是例示根据本公开的实施方式的制造半导体装置的方法的截面图;
图3A、图3B和图3C是例示根据本公开的实施方式的制造半导体装置的方法的截面图;
图4和图5是各自例示根据本公开的实施方式的存储器系统的配置的框图;以及
图6和图7是各自例示根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
在下文中,将参照附图详细描述各种实施方式。在附图中,为了便于例示,组件的厚度和距离与实际的物理厚度和距离相比可能被夸大。在以下描述中,为了简单和简洁,可以省略对已知相关功能和构造的详细描述。在整个说明书和附图中,相似的附图标记指代相似的组件。
还应注意,在本说明书中,“连接/联接”不仅指代一个组件“直接连接/联接”到另一组件,而且指代一个组件通过中间组件“间接连接/联接”到另一组件。在说明书中,当组件称为“包括”或“包含”组件时,除非说明书另有说明,否则它不可以排除其它组件,而是还可以包括其它组件。
图1A和图1B是例示根据本公开的实施方式的半导体装置的结构的图。图1A是截面图,图1B是立体图。
参照图1A,根据本公开的实施方式的半导体装置可以包括源极结构S、层叠结构ST和沟道结构CH。半导体装置还可以包括狭缝SL和狭缝绝缘层20。
源极结构S可以具有多层结构,并且包括顺序层叠的第一源极层11、第二源极层12、第三源极层13和第四源极层14。第一源极层11、第二源极层12、第三源极层13和第四源极层14可以包括相同材料或不同材料,并且具有基本相同的电阻或不同的电阻。此外,第一源极层11、第二源极层12、第三源极层13和第四源极层14可以具有基本相同的厚度或不同的厚度。
第一源极层11可以比第二源极层12、第三源极层13和第四源极层14中的每个具有更低的电阻率。第一源极层11可以包括金属,并且第二源极层12、第三源极层13和第四源极层14中的每个可以包括多晶硅。例如,第一源极层11可以是金属板,并且第二源极层12、第三源极层13和第四源极层14中的每个可以是多晶硅层。
层叠结构ST可以包括彼此交替层叠的导电层15和绝缘层16。导电层15可以用作存储器单元、选择晶体管等的栅电极。绝缘层16可以被配置为使相邻层叠的导电层15彼此绝缘。导电层15可以包括多晶硅、钨、金属、金属氮化物等。绝缘层16可以包括氧化物、氮化物等。
沟道结构CH可以穿过源极结构S的一部分和层叠结构ST。沟道结构CH可以包括沟道层18和包围沟道层18的存储器层17。沟道结构CH还可以在沟道层18中包括间隙填充层19。
沟道层18可以被配置为形成存储器单元、选择晶体管等的沟道,并且可以包括诸如硅(Si)、锗(Ge)或硅锗(SiGe)之类的半导体材料。存储器层17可以包括隧道绝缘层、数据储存层和电荷阻挡层中的一个或更多个。数据储存层可以包括浮置栅、电荷捕获材料、纳米结构、可变电阻材料、相变材料等。间隙填充层19可以包括诸如氧化物之类的绝缘材料,并且可以在其内包括气隙。
存储器层17可以包括使沟道层18的侧壁部分地露出的开口。第三源极层13可以通过存储器层17的开口接触沟道层18。换句话说,第三源极层13可以穿过存储器层17以直接联接至沟道层18。
如上所述的结构可以形成从沟道层18至源极结构S的电流路径(由图1A中的虚线箭头所指示)。电流可以流动到源极结构S中具有相对低的电阻的第一源极层11。
参照图1B,可以在第一方向I和与第一方向I交叉的第二方向II上布置多个沟道结构CH。在第一方向I上相邻的沟道结构CH可以在第二方向II上偏移,或者在第二方向II上相邻的沟道结构CH可以在第一方向I上偏移。另外,每个沟道结构CH可以在与第一方向I和第二方向II交叉的第三方向III上延伸。如以上参照图1A所描述的,沟道结构CH可以穿过源极结构S的一部分和层叠结构ST。然而,在图1中,为了更好地理解,省略了图1A的层叠结构ST并且仅例示了了沟道结构CH中的一部分。
沟道结构CH可以联接在位线22和源极结构S之间。位线22可以包括金属,例如,铜(Cu)。
源极结构S可以包括:包括金属的第一源极层11;以及各自包括多晶硅的第二源极层12、第三源极层13和第四源极层14。第一源极层11可以具有沿着由第一方向I和第二方向II限定的平面扩展的板形状。第二源极层12、第三源极层13和第四源极层14可以位于第一源极层11上方,并且第一源极层11的上表面可以直接接触第二源极层12的下表面。第二源极层12、第三源极层13和第四源极层14中的每个可以具有沿着由第一方向I和第二方向II限定的平面扩展的板形状。
多个狭缝绝缘层20可以各自在第二方向II上延伸以彼此平行。多个沟道结构CH可以位于相邻的狭缝绝缘层20之间。例如,多个沟道结构CH在第二方向II上布置以形成单行,并且沟道结构CH的多行中的每行可以位于相邻的狭缝绝缘层20之间。
外围电路CIRCUIT、互连结构等可以位于源极结构S的下方。互连结构可以包括接触插塞、布线等,并且电联接外围电路CIRCUIT和源极结构S。外围电路CIRCUIT可以包括解码器等。
图1B例示了其中源极结构S位于沟道结构CH下方并且外围电路CIRCUIT位于源极结构S下方的结构。然而,本公开的实施方式不限于此,并且根据本公开的实施方式的结构可以包括被定位为不同顺序的沟道结构CH、源极结构S和外围电路CIRCUIT。例如,源极结构S可以位于外围电路CIRCUIT下方,并且沟道结构CH可以位于源极结构S下方。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I是例示根据本公开的实施方式的制造半导体装置的方法的截面图。在下文中,为了简洁起见,将省略上述组件的重复详细描述。
参照图2A,可以在第一源极层41上方形成牺牲结构SC,并且可以在牺牲结构SC上方形成第二源极层42。随后,可以在第二源极层42上方形成层叠结构ST。层叠结构ST可以包括彼此交替层叠的第一材料层43和第二材料层44。第一源极层41可以形成在金属层(例如,图1A中的源极层11)上方。金属层可以是源极层并且可以具有板形状。
第一源极层41和第二源极层42可以是导电层。例如,第一源极层41和第二源极层42中的每个可以包括多晶硅。第一源极层41可以是第一多晶硅层,并且第二源极层42可以是第二多晶硅层。第一源极层41可以比第二源极层42具有更大的厚度。在实施方式中,第一源极层41的厚度T1可以从至/>并且第二源极层42的厚度T4可以从/>到例如,第一源极层41的厚度T1可以是第二源极层42的厚度T4的大约一倍半至大约三倍。
第一材料层43可以被配置为形成存储器单元、选择晶体管等的栅电极。第二材料层44可以被配置为使层叠的栅电极彼此绝缘。第一材料层43可以包括相对于第二材料层44具有高蚀刻选择性的材料。例如,第一材料层43可以包括诸如氮化物之类的牺牲材料,而第二材料层44可以是包括氧化物等的绝缘层。另选地,第一材料层43可以是包括多晶硅、钨等的导电层,并且第二材料层44可以是包括氧化物等的绝缘层。在另一示例中,第一材料层43可以是包括掺杂多晶硅等的导电层,并且第二材料层44可以包括诸如未掺杂多晶硅之类的牺牲材料。
牺牲结构SC可以被配置为确保在第一源极层41和第二源极层42之间形成第三源极层(例如,图2H中的第三源极层49A)的空间。牺牲结构SC可以是多层膜,并且包括用作蚀刻停止层、保护层等的层。
牺牲结构SC可以包括第二牺牲层32和在第二牺牲层32上方的第三牺牲层33。第三牺牲层33可以包括相对于第一材料层43和第二材料层44、第二源极层42和第四牺牲层34具有高蚀刻选择性的材料。当第一材料层43包括氮化物、第二材料层44包括氧化物、第二源极层42包括多晶硅、并且第四牺牲层34包括氧化物时,第三牺牲层33可以包括氧化铝。另外,第三牺牲层33可以包括比第二牺牲层32具有更高的蚀刻速率的材料。第二牺牲层32可以包括氮化物,并且第三牺牲层33可以包括氧化铝。
第二牺牲层32的厚度T2可以大于第三牺牲层33的厚度T3(T2>T3)。在实施方式中,第二牺牲层32可以具有从至/>的厚度T2,并且第三牺牲层33可以具有从/>至/>的厚度T3。例如,第二牺牲层32的厚度T2可以是第三牺牲层33的厚度T3的大约十倍至大约十五倍。
牺牲结构SC还可以包括第一牺牲层31和第四牺牲层34。结果,牺牲结构SC可以包括顺序层叠的第一牺牲层31、第二牺牲层32、第三牺牲层33和第四牺牲层34。第一牺牲层31和第四牺牲层34可以用作保护层,以在随后的用第三源极层替换牺牲结构SC的工艺中保护第一源极层41和第二源极层42。第一牺牲层31和第四牺牲层34可以包括蚀刻速率比第二牺牲层32和第三牺牲层33的蚀刻速率低的材料。当第二牺牲层32包括氮化物并且第三牺牲层33包括氧化铝时,第一牺牲层31和第四牺牲层34可以包括氧化物。另外,第一牺牲层31和第四牺牲层34可以包括与存储器层45相同的一种或更多种材料。例如,第一牺牲层31和第四牺牲层34可以是氧化硅层。
第一牺牲层31和第四牺牲层34可以包括相同材料或不同材料。第一牺牲层31和第四牺牲层34可以具有基本相同的厚度或不同的厚度。第一牺牲层31和第四牺牲层34中的每个的厚度可以比第三牺牲层33的厚度T3更小。第一牺牲层31和第四牺牲层34中的每个的厚度可以比第二牺牲层32的厚度T2更小。
参照图2B,可以形成穿过层叠结构ST、第二源极层42和牺牲结构SC的沟道结构CH。沟道结构CH还可以延伸到第一源极层41中。沟道结构CH的底表面可以定位为高于第一源极层41的底表面。沟道结构CH可以包括沟道层46和包围沟道层46的存储器层45,并且还包括在沟道层46中的间隙填充层47。
随后,可以形成穿过层叠结构ST和第二源极层42的第一狭缝SL。在另一实施方式中,可以在形成沟道结构CH之前形成狭缝SL。狭缝SL还可以穿过第四牺牲层34并且露出第三牺牲层33。第三牺牲层33可以包括相对于第一材料层43和第二材料层44、第二源极层42和第四牺牲层44具有高蚀刻选择性的材料。因此,当形成狭缝SL时,第三牺牲层33的蚀刻速率可以低于第一材料层43和第二材料层44、第二源极层42和第四牺牲层34的蚀刻速率。另外,当形成狭缝SL时,第三牺牲层33可以用作蚀刻停止层。
狭缝SL可以具有宽度从其上部向下部减小的锥形截面。另外,狭缝SL的侧壁在第二源极层42与层叠结构ST之间的界面处可以具有向外突出部P。例如,狭缝SL在与层叠结构ST的底表面相对应的第一水平处的宽度W1可以与狭缝SL在对应于第二源极层42的上表面的第二水平处的宽度W2不同,并且宽度W2可以大于宽度W1。宽度的不同可以是由层叠结构ST和第二源极层42之间的蚀刻速率的不同以及蚀刻配方的调整而引起的。
随后,可以在狭缝SL中形成间隔件材料层48。间隔件材料层48可以共形地形成在狭缝SL的内壁和底表面上。间隔件材料层48可以包括相对于第二牺牲层32、第三牺牲层33和存储器层45具有高蚀刻选择性的材料。
当第二牺牲层32包括氮化物并且存储器层45包括氧化物或氮化物或两者时,间隔件材料层48可以包括多晶硅。间隔件材料层48可以是多晶硅层并且是单层。例如,间隔件材料层48的厚度可以为2nm至6nm。
参照图2C,可以通过蚀刻间隔件材料层48来在狭缝SL的内壁上形成包括多晶硅的间隔件(spacer)48A。例如,间隔件48A可以是多晶硅层并且是单层。可以使用覆盖(blanket)蚀刻工艺来蚀刻间隔件材料层48。因此,可以蚀刻间隔件材料层48的形成在狭缝SL的底表面上的区域,并且可以露出第三牺牲层33。间隔件材料层48的形成在狭缝SL的内壁上的区域可以不被蚀刻而是保留以形成间隔件48A。另外,由于图2B的突出部P,间隔件48A的与狭缝SL的底表面相邻的区域A可以较少地暴露于蚀刻环境。因此,可以减少在蚀刻工艺期间区域A中的材料损失。
随后,可以使用间隔件48A作为保护层来蚀刻第三牺牲层33。可以使用干法蚀刻工艺来蚀刻第三牺牲层33。在第三牺牲层33的蚀刻工艺期间,第一材料层43和第二材料层44可以由间隔件48A保护。当第三牺牲层33被蚀刻时,可以露出第二牺牲层32。第二牺牲层32的厚度T2可以大于第三牺牲层33的厚度T3,并且可以在用于形成间隔件48A的蚀刻工艺期间用作蚀刻停止层。
参照图2D和图2E,可以使用间隔件48A作为保护层来去除第二牺牲层32和第三牺牲层33。在第二牺牲层32和第三牺牲层33的蚀刻工艺期间,间隔件材料层48的蚀刻速率可以低于第二牺牲层32和第三牺牲层33的蚀刻速率。因而,第一材料层43和第二材料层44可以由间隔件48A保护。因此,可以形成开口OP,并且可以通过开口OP露出存储器层45。第二牺牲层32和第三牺牲层33相对于间隔件48A和存储器层45可以具有高蚀刻选择性。例如,第二牺牲层32和第三牺牲层33各自可以比间隔件48A和存储器层45具有更高的蚀刻速率,从而可以选择性地蚀刻第二牺牲层32和第三牺牲层33。可以保留第一牺牲层31和第四牺牲层34。因此,第一源极层41和第二源极层42可以不被露出,并且可以由第一牺牲层31和第四牺牲层34保护。
当第二牺牲层32是氮化物层并且第三牺牲层33是氧化铝层时,可以使用磷酸去除第二牺牲层32和第三牺牲层33。另外,由于氧化铝层33的蚀刻速率高于氮化物层32的蚀刻速率,并且第三牺牲层33的厚度T3小于第二牺牲层32的厚度T2,因此可以去除第三牺牲层33,而保留第二牺牲层32,如图2D所示。去除了第三牺牲层33的部分可以用作蚀刻剂流经的路径。蚀刻剂通过路径的流动可以增加对第二牺牲层32的蚀刻速率,从而提高第二牺牲层32的蚀刻工艺的效率。因此,当磷酸可以流经被去除了第三牺牲层33的区域时,可以选择性地去除第二牺牲层32,如图2E所示。
参照图2F,可以使用间隔件48A作为保护层来部分地蚀刻存储器层45。当存储器层45被部分地蚀刻时,间隔件材料层48的蚀刻速率可以低于存储器层45的蚀刻速率。因而,第一材料层43和第二材料层44可以由间隔件48A保护。因此,可以通过开口OP来部分地露出沟道层46。另外,当存储器层45被蚀刻时,第一牺牲层31和第四牺牲层34也可以被蚀刻。第一牺牲层31、第四牺牲层34和存储器层45可以相对于间隔件48A具有高蚀刻选择性。例如,第一牺牲层31、第四牺牲层34和存储器层45各自可以比间隔件48A具有更高的蚀刻速率,并且因此,可以使用间隔件48A作为保护层,来选择性地蚀刻存储器层45的一部分、第一牺牲层31和第四牺牲层34。因此,第一源极层41和第二源极层42可以通过开口OP而露出。
参照图2G,可以在开口OP和狭缝SL中形成第三源极材料层49。例如,可以沉积多晶硅层以填充开口OP。根据图2G所示的实施方式,不仅可以在开口OP内部而且可以在狭缝SL内部沉积多晶硅层。在另一实施方式中,可以使用选择性生长方法在开口OP中形成第三源极材料层(未示出)。例如,多晶硅层可以从沟道层46、第一源极层41和第二源极层42生长以填充开口OP。
参照图2H,可以通过蚀刻第三源极材料层49来形成第三源极层49A。例如,可以使用湿法蚀刻工艺来蚀刻第三源极材料层49。因此,可以蚀刻狭缝SL中的第三源极材料层49,并且第三源极层49A可以形成在开口OP中。第三源极层49A可以接触沟道层46。例如,第三源极层49A可以穿过存储器层45以直接接触沟道层46。
当第三源极材料层49被蚀刻时,第一源极层41可以被露出。因此,第一源极层41的上表面可以被部分地蚀刻以形成凹槽G。可以在第一源极层41的上表面处形成凹槽G。凹槽G可以位于狭缝SL下方。
当第三源极材料层49被蚀刻时,间隔件48A也可以被蚀刻。因此,第一材料层43和第二材料层44可以通过狭缝SL露出。另外,当蚀刻间隔件48A时,狭缝SL的侧壁的图2B的突出部P可以根据蚀刻条件而保留或被去除。
参照图2I,第一材料层43或第二材料层44可以通过狭缝SL被第三材料层51替换。在图2I所示的第一材料层43是牺牲层并且第二材料层44是绝缘层的实施方式中,第一材料层43可以被导电层替换。另选地,当第一材料层43是导电层并且第二材料层44是绝缘层时,第一材料层43可以被硅化以形成第三材料层51。作为另一选择,当第一材料层43是导电层并且第二材料层44是牺牲层时,第二材料层44可以被绝缘层替换(未示出)。
随后,可以在狭缝SL中形成绝缘层52。绝缘层52可以包括氧化物。
根据如上所述的工艺,可以在图2C的狭缝SL中形成具有单层结构的间隔件48A。因此,与狭缝在形成具有多层结构的间隔件的情况下的宽度相比,狭缝SL的宽度可以被较少地减少。
另外,可以在第一源极层41的下方形成金属板(例如,图1A中的源极层11),并且可以在狭缝SL中形成绝缘层52。由于在狭缝SL中仅形成绝缘层52,因此与在具有绝缘层52的狭缝SL中形成导电源极接触结构的结构相比,可以简化结构和工艺。
图3A、图3B和图3C是例示根据本公开的实施方式的制造半导体装置的方法的截面图。在下文中,为了简洁起见,将省略上述组件的重复性详细描述。
图3A例示了根据实施方式的与以上参考图2C描述的工艺相对应的工艺。在下面将要描述的工艺之前的工艺可以与上面参考图2A和图2B描述的工艺基本相同。参照图3A,可以通过蚀刻图2B的间隔件材料层48的一部分和牺牲结构SC的一部分来形成间隔件48A。
首先,可以通过蚀刻间隔件材料层48的形成在狭缝SL’的底表面上的区域来形成间隔件48A。随后,通过使用间隔件48A作为保护层,可以蚀刻第三牺牲层33和第二牺牲层32。另外,还可以蚀刻第一牺牲层31。当除了第三牺牲层33和第二牺牲层32之外蚀刻第一牺牲层31时,可以露出第一源极层41。在图3A所示的实施方式中,第一源极层41可以用作蚀刻停止层。根据该示例,牺牲结构SC的厚度与根据以上参照图2A至图2H描述的实施方式的牺牲结构SC的厚度相比可以减小。例如,
图3A中的第二牺牲层32的厚度与图2A中的第二牺牲层32的厚度T2相比可以减小。另外,图3A中的第三牺牲层33的厚度与图2A中的第三牺牲层33的厚度T3相比可以减小。
参照图3B,可以通过使用间隔件48A作为保护层去除第二牺牲层32和第三牺牲层33来形成开口OP。可以在第二牺牲层32和第三牺牲层33相对于间隔件48A、存储器层45和第一源极层41具有高蚀刻选择性的条件下执行蚀刻工艺。例如,第二牺牲层32和第三牺牲层33各自比间隔件48A、存储器层45和第一源极层41具有更高的蚀刻速率。因此,可以建校对第一源极层41的损害并且可以选择性地蚀刻第二牺牲层32和第三牺牲层33。
参照图3C,可以使用间隔件48A作为保护层,蚀刻存储器层45的一部分、第一牺牲层31和第四牺牲层34。随后,可以在开口OP和狭缝SL’中形成源极材料层(未示出)。然后,可以通过蚀刻狭缝SL’中的源极材料层和间隔件48A而在开口OP中形成第三源极层49A。随后,可以由第三材料层51替换第一材料层43或第二材料层44。随后,可以在狭缝SL’中形成绝缘层52。
根据以上参照图3A、图3B和图3C描述的制造方法,分别与图2A的牺牲结构SC的厚度以及图2I的狭缝SL的宽度相比,图3A的牺牲结构SC的厚度可以减小并且图3C的狭缝SL’的宽度可以减小。
图4是例示根据本公开的实施方式的存储器系统1000的配置的框图。
参照图4,存储器系统1000可以包括存储器装置1200和控制器1100。
存储器装置1200可以用于存储具有诸如文本格式、图形格式和软件代码格式之类的各种数据格式的数据信息。存储器装置1200可以是非易失性存储器装置。此外,存储器装置1200可以具有与以上参考图1A至图3C描述的实施方式一致的结构,并且可以通过与以上参照图1A至图3C描述的实施方式一致的制造方法来制造。由于以与上述相同的方式配置和制造存储器装置1200,因此将省略其详细描述。
控制器1100可以联接到主机和存储器装置1200,并且被配置为响应于来自主机的请求而访问存储器装置1200。例如,控制器1100可以控制存储器装置1200的读取操作、写入操作、擦除操作和后台操作。
控制器1100可以包括随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、纠错码(ECC)电路1140、存储器接口1150等。
RAM 1110可以用作CPU 1120的操作存储器、存储器装置1200与主机之间的缓存存储器、存储器装置1200与主机之间的缓冲存储器等。RAM 1110可以用静态随机存取存储器(SRAM)、只读存储器(ROM)等代替。
CPU 1120可以控制控制器1100的整体操作。例如,CPU 1120可以操作诸如存储在RAM 1110中的闪存转换层(FTL)之类的固件。
主机接口1130可以与主机接口连接。例如,控制器1100可以通过诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、专用协议等的各种接口协议中的至少一种与主机通信。
ECC电路1140可以使用纠错码(ECC)来检测并纠正从存储器装置1200读取的数据中的错误。
存储器接口1150可以与存储器装置1200接口连接。例如,存储器接口1150可以包括NAND接口或NOR接口。
控制器1100还可以包括用于临时存储数据的缓冲存储器(未示出)。缓冲存储器可以用于临时存储要通过主机接口1130向外部装置传送的数据或者要通过存储器接口1150从存储器装置1120传送的数据。控制器1100还可以包括存储代码数据以与主机接口连接的ROM。
由于根据实施方式的存储器系统1000包括具有改进的集成度和特性的存储器装置1200,因此也可以改进存储器系统1000的集成度和特性。
图5是例示根据本公开的实施方式的存储器系统1000’的配置的框图。在下文中,将省略以上已经描述的组件的任何重复性详细描述。
参照图5,根据实施方式的存储器系统1000’可以包括存储器装置1200’和控制器1100。此外,控制器1100可以包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140、存储器接口1150等。
存储器装置1200’可以是非易失性存储器装置。此外,存储器装置1200’可以具有与以上参照图1A至图3C描述的实施方式一致的结构,并且可以通过与以上参照图1A至图3C描述的实施方式一致的制造方法来制造。由于以与上述相同的方式来配置和制造存储器装置1200’,因此将省略其详细描述。
此外,存储器装置1200’可以是包括多个存储器芯片的多芯片封装件。多个存储器芯片可以被分成可以分别通过第一通道CH1至第k通道CHk与控制器1100通信的多个组。另外,单个组中所包括的存储器芯片可以被配置为通过公共通道与控制器1100通信。存储器系统1000’可以变型为使得单个存储器芯片可以联接到单个通道。
由于根据实施方式的存储器系统1000’包括具有改进的集成度和特性的存储器装置1200’,因此存储器系统1000’的集成度和特性也可以得到改进。由于存储器装置1200’形成在多芯片封装件中,因此可以进一步提高存储器系统1000’的数据储存容量和驱动速度。
图6是例示根据本公开的实施方式的计算系统2000的配置的框图。在下文中,将省略以上已经描述的组件的任何重复性详细描述。
参照图6,根据实施方式的计算系统2000可以包括存储器装置2100、中央处理单元(CPU)2200、随机存取存储器(RAM)2300、用户接口2400、电源2500、系统总线2600等。
存储器装置2100可以存储经由用户接口2400提供的数据、由CPU 2200处理的数据等。另外,存储器装置2100可以通过系统总线2600电联接到CPU 2200、RAM 2300、用户接口2400和电源2500。例如,存储器装置2100可以经由控制器(未示出)联接到系统总线2600,或者另选地直接联接到系统总线2600。当存储器装置2100直接联接到系统总线2600时,控制器的功能可以由CPU 2200、RAM 2300等执行。
存储器装置2100可以是非易失性存储器。此外,存储器装置2100可以具有与以上参考图1A至图3C描述的实施方式一致的结构,并且可以通过与以上参照图1A至图3C描述的实施方式一致的制造方法来制造。由于以与上述相同的方式来配置和制造存储器装置2100,因此将省略其详细描述。
另外,如以上参照图5所描述的,存储器装置2100可以是由多个存储器芯片组成的多芯片封装件。
具有上述配置的计算系统2000可以是计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、游戏控制台、导航装置、黑盒子、数码相机、三维电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、能够在无线环境中发送/接收信息的装置、用于形成家庭网络的各种装置之一、用于形成计算机网络的各种电子装置之一、用于形成远程信息处理网络的各种电子装置之一、RFID装置等。
如上所述,由于根据本公开的实施方式的计算系统2000包括具有改进的集成度和特性的存储器装置2100,因此也可以改进计算系统2000的特性。
图7是例示根据本公开的实施方式的计算系统3000的框图。
参照图7,根据实施方式的计算系统3000可以包括具有操作系统3200、应用3100、文件系统3300和转换层3400的软件层。此外,计算系统3000可以包括诸如存储器装置3500之类的硬件层。
操作系统3200可以管理计算系统3000的软件和硬件资源。操作系统3200可以控制中央处理单元的程序执行。应用3100可以包括由计算系统3000执行的各种应用程序。应用3100可以是由操作系统3200执行的实体。
文件系统3300可以指被配置为管理计算系统3000中存在的数据和文件的逻辑结构。文件系统3300可以根据给定的规则来组织要存储在存储器装置3500中的文件或数据。可以依据计算系统3000中使用的操作系统3200来确定文件系统3300。例如,当操作系统3200是基于Microsoft Windows的系统时,文件系统3300可以是文件分配表(FAT)、NT文件系统(NTFS)等。另外,当操作系统3200是Unix/Linux系统时,文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)、日志文件系统(JFS)等。
图7以单独的框例示了操作系统3200、应用3100和文件系统3300。然而,应用3100和文件系统3300可以包括在操作系统3200中。
响应于来自文件系统3300的请求,转换层3400可以将地址转换为用于存储器装置3500的合适形式。例如,转换层3400可以将文件系统3300生成的逻辑地址转换为存储器装置3500的物理地址。逻辑地址和物理地址的映射信息可以存储在地址转换表中。例如,转换层3400可以是闪存转换层(FTL)、通用闪存储存链路层(ULL)等。
存储器装置3500可以是非易失性存储器。此外,存储器装置3500可以具有与以上参照图1A至图3C描述的实施方式一致的结构,并且可以通过与以上参照图1A至图3C描述的实施方式一致的制造方法来制造。由于以与上述相同的方式来配置和制造存储器装置3500,因此将省略其详细描述。
具有上述配置的计算系统3000可以被划分为在上层区域中操作的操作系统层和在下层区域中操作的控制器层。应用3100、操作系统3200和文件系统3300可以包括在操作系统层中,并且可以由计算系统3000的操作存储器来驱动。转换层3400可以包括在操作系统层或控制器层中。
如上所述,由于根据实施方式的计算系统3000包括具有改进的集成度和特性的存储器装置3500,因此也可以改进计算系统3000的特性。
根据本公开的各种实施方式,可以提供具有稳定化的结构和改进的可靠性的半导体装置。另外,可以以较低的工艺难度和较低的制造成本来简化制造半导体装置的方法。
本文已经公开了实施方式,并且尽管采用了特定术语,但是仅在一般和描述性意义上并非出于限制的目的来使用和解释特定术语。因此,本发明所属领域的普通技术人员将理解,在不脱离如所附权利要求书中阐述的本公开的精神和范围的情况下,可以在形式和细节上进行各种变型。
相关申请的交叉引用
本申请要求于2019年4月30日提交的韩国专利申请No.10-2019-0050639的优先权,其全部内容通过引用合并于此。
Claims (20)
1.一种制造半导体装置的方法,该方法包括以下步骤:
在第一源极层上方形成第一牺牲层;
在所述第一牺牲层上方形成包括氮化物的第二牺牲层;
在所述第二牺牲层上方形成包括氧化铝的第三牺牲层;
在所述第三牺牲层上方形成第四牺牲层;
在所述第四牺牲层上方形成第二源极层;
在所述第二源极层上方形成层叠结构,所述层叠结构包括交替层叠的第一材料层和第二材料层;
形成穿过所述层叠结构、所述第二源极层、所述第四牺牲层、所述第三牺牲层、所述第二牺牲层和所述第一牺牲层的沟道层,所述沟道层被存储器层包围;
形成穿过所述层叠结构、所述第二源极层和所述第四牺牲层的狭缝,所述狭缝露出所述第三牺牲层;
在所述狭缝中形成多晶硅间隔件;
通过经由所述狭缝去除所述第二牺牲层和所述第三牺牲层来形成开口;
通过经由所述开口蚀刻所述存储器层来露出所述沟道层;以及
在所述开口中形成接触所述沟道层的第三源极层。
2.根据权利要求1所述的方法,其中,当去除所述第二牺牲层和所述第三牺牲层时,所述第一材料层和所述第二材料层由所述多晶硅间隔件保护。
3.根据权利要求1所述的方法,其中,当部分地蚀刻所述存储器层时,所述第一材料层和所述第二材料层由所述多晶硅间隔件保护。
4.根据权利要求1所述的方法,其中,形成所述多晶硅间隔件的步骤包括以下步骤:
在所述狭缝中形成多晶硅材料层;以及
蚀刻所述多晶硅材料层和所述第三牺牲层,以露出所述第二牺牲层。
5.根据权利要求1所述的方法,其中,形成所述多晶硅间隔件的步骤包括以下步骤:
在所述狭缝中形成多晶硅材料层;以及
蚀刻所述多晶硅材料层、所述第三牺牲层和所述第二牺牲层,以露出所述第一源极层。
6.根据权利要求1所述的方法,其中,形成第三源极层的步骤包括以下步骤:
在所述开口和所述狭缝中沉积多晶硅层;以及
通过湿法蚀刻工艺蚀刻所述狭缝中的所述多晶硅层来形成所述第三源极层。
7.根据权利要求6所述的方法,其中,当通过所述湿法蚀刻工艺蚀刻所述多晶硅层时,在所述第一源极层的上表面处形成凹槽。
8.根据权利要求7所述的方法,其中,所述凹槽位于所述狭缝下方。
9.根据权利要求1所述的方法,该方法还包括以下步骤:
通过所述狭缝用第三材料层替换所述第一材料层;以及
在所述狭缝中形成绝缘层。
10.根据权利要求1所述的方法,其中,所述第二牺牲层的厚度比所述第三牺牲层的厚度大。
11.根据权利要求1所述的方法,其中,所述第一源极层形成在金属源极层上方。
12.根据权利要求1所述的方法,其中,所述第一源极层、所述第二源极层和所述第三源极层中的每个包括多晶硅。
13.根据权利要求1所述的方法,其中,所述多晶硅间隔件是单层。
14.根据权利要求1所述的方法,其中,所述狭缝在与所述层叠结构的下表面相对应的第一水平处具有第一宽度,并且在与所述第二源极层的上表面相对应的第二水平处具有第二宽度,所述第二宽度大于所述第一宽度。
15.一种制造半导体装置的方法,该方法包括以下步骤:
形成包括第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层的牺牲结构;
在所述牺牲结构上方形成层叠结构,所述层叠结构包括交替层叠的第一材料层和第二材料层;
形成穿过所述层叠结构和所述牺牲结构的沟道层,所述沟道层被存储器层包围;
形成穿过所述层叠结构和所述第四牺牲层的狭缝,所述狭缝露出所述第三牺牲层;
在所述狭缝中形成多晶硅间隔件;
通过经由所述狭缝蚀刻所述第三牺牲层来露出所述第二牺牲层;
通过经由所述狭缝去除所述第二牺牲层和所述第三牺牲层来形成露出所述存储器层的开口;
去除所述存储器层的一部分、所述第一牺牲层和所述第四牺牲层以露出所述沟道层;以及
在所述开口中形成接触所述沟道层的源极层。
16.根据权利要求15所述的方法,其中,所述多晶硅间隔件相对于所述第二牺牲层、所述第三牺牲层和所述存储器层中的每个具有高蚀刻选择性。
17.根据权利要求15所述的方法,其中,所述第一牺牲层包括氧化物,所述第二牺牲层包括氮化物,所述第三牺牲层包括氧化铝,并且所述第四牺牲层包括氧化物。
18.一种制造半导体装置的方法,该方法包括以下步骤:
在第一源极层上方顺序形成第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层以形成牺牲结构;
在所述牺牲结构上方形成第二源极层;
在所述第二源极层上方形成层叠结构,所述层叠结构包括交替层叠的第一材料层和第二材料层;
形成穿过所述层叠结构、所述第二源极层和所述牺牲结构的沟道层,并形成包围所述沟道层的存储器层;
形成穿过所述层叠结构、所述第二源极层和所述第四牺牲层并露出所述第三牺牲层的狭缝;
在所述狭缝中形成多晶硅间隔件;
通过使用所述多晶硅间隔件作为保护层而蚀刻所述第一牺牲层、所述第二牺牲层和所述第三牺牲层来露出所述第一源极层;
通过使用所述多晶硅间隔件作为保护层而去除所述第二牺牲层和所述第三牺牲层来形成露出所述存储器层的开口;
去除所述存储器层的一部分、所述第一牺牲层和所述第四牺牲层以露出所述沟道层;以及
在所述开口中形成接触所述沟道层的第三源极层。
19.根据权利要求18所述的方法,其中,所述多晶硅间隔件相对于所述第二牺牲层、所述第三牺牲层和所述存储器层中的每个具有高蚀刻选择性。
20.根据权利要求18所述的方法,其中,所述第一牺牲层包括氧化物,所述第二牺牲层包括氮化物,所述第三牺牲层包括氧化铝,并且所述第四牺牲层包括氧化物。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0050639 | 2019-04-30 | ||
KR1020190050639A KR20200126686A (ko) | 2019-04-30 | 2019-04-30 | 반도체 장치의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111863831A CN111863831A (zh) | 2020-10-30 |
CN111863831B true CN111863831B (zh) | 2024-03-05 |
Family
ID=72970891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911086235.6A Active CN111863831B (zh) | 2019-04-30 | 2019-11-08 | 半导体装置的制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10957534B2 (zh) |
JP (1) | JP7449095B2 (zh) |
KR (1) | KR20200126686A (zh) |
CN (1) | CN111863831B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11637114B2 (en) * | 2019-12-06 | 2023-04-25 | SK Hynix Inc. | Semiconductor memory device and manufacturing method thereof |
KR20210098141A (ko) | 2020-01-31 | 2021-08-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 제조 방법 |
KR20220047431A (ko) * | 2020-10-08 | 2022-04-18 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 데이터 저장 시스템 |
US11948992B2 (en) | 2021-01-26 | 2024-04-02 | Micron Technology, Inc . | Electronic devices comprising a dielectric material, and related systems and methods |
US11737275B2 (en) * | 2021-04-16 | 2023-08-22 | Micron Technology, Inc. | Microelectronic devices including filled slits and memory cell pillars, and related memory devices and electronic systems |
CN113488479B (zh) * | 2021-06-29 | 2022-07-12 | 长江存储科技有限责任公司 | 三维存储器及其制备方法、电子设备 |
US20240098971A1 (en) * | 2022-09-19 | 2024-03-21 | Applied Materials, Inc. | Single gate three-dimensional (3d) dynamic random-access memory (dram) devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105977257A (zh) * | 2015-03-11 | 2016-09-28 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
US9627405B1 (en) * | 2016-03-31 | 2017-04-18 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
CN108461501A (zh) * | 2017-02-21 | 2018-08-28 | 东芝存储器株式会社 | 半导体装置 |
CN109449160A (zh) * | 2017-08-28 | 2019-03-08 | 东芝存储器株式会社 | 半导体装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5016832B2 (ja) * | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP5142692B2 (ja) * | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5558695B2 (ja) * | 2008-11-18 | 2014-07-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8158515B2 (en) * | 2009-02-03 | 2012-04-17 | International Business Machines Corporation | Method of making 3D integrated circuits |
US8552563B2 (en) * | 2009-04-07 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional semiconductor architecture |
JP5491982B2 (ja) * | 2010-06-21 | 2014-05-14 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
CN103348473B (zh) * | 2010-12-24 | 2016-04-06 | 斯兰纳半导体美国股份有限公司 | 用于半导体装置的富陷阱层 |
US9553013B2 (en) * | 2010-12-24 | 2017-01-24 | Qualcomm Incorporated | Semiconductor structure with TRL and handle wafer cavities |
KR101916222B1 (ko) * | 2011-04-29 | 2018-11-08 | 삼성전자 주식회사 | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
US9099444B2 (en) * | 2011-12-22 | 2015-08-04 | Intel Corporation | 3D integrated circuit package with through-mold first level interconnects |
US9595474B2 (en) * | 2013-08-30 | 2017-03-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | 3D IC with serial gate MOS device, and method of making the 3D IC |
KR102171286B1 (ko) * | 2014-07-11 | 2020-10-29 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
KR20160025842A (ko) | 2014-08-28 | 2016-03-09 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
US9646973B2 (en) * | 2015-03-27 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual-port SRAM cell structure with vertical devices |
CN108140643B (zh) | 2015-11-20 | 2022-03-15 | 桑迪士克科技有限责任公司 | 用于埋入源极线的包含支撑基座结构的三维nand设备及制造其的方法 |
KR102607825B1 (ko) | 2016-01-18 | 2023-11-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR102608173B1 (ko) * | 2016-03-11 | 2023-12-01 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 제조 방법 |
KR102606822B1 (ko) * | 2016-06-30 | 2023-11-29 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR20180137272A (ko) | 2017-06-16 | 2018-12-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
JP2019009383A (ja) | 2017-06-28 | 2019-01-17 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
KR102424990B1 (ko) * | 2017-09-12 | 2022-07-26 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
JP2019057623A (ja) | 2017-09-21 | 2019-04-11 | 東芝メモリ株式会社 | 積層配線構造体及び積層配線構造体の製造方法 |
-
2019
- 2019-04-30 KR KR1020190050639A patent/KR20200126686A/ko not_active Application Discontinuation
- 2019-10-18 US US16/657,649 patent/US10957534B2/en active Active
- 2019-11-08 CN CN201911086235.6A patent/CN111863831B/zh active Active
-
2020
- 2020-01-10 JP JP2020002774A patent/JP7449095B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105977257A (zh) * | 2015-03-11 | 2016-09-28 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
US9627405B1 (en) * | 2016-03-31 | 2017-04-18 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
CN108461501A (zh) * | 2017-02-21 | 2018-08-28 | 东芝存储器株式会社 | 半导体装置 |
CN109449160A (zh) * | 2017-08-28 | 2019-03-08 | 东芝存储器株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20200350168A1 (en) | 2020-11-05 |
JP7449095B2 (ja) | 2024-03-13 |
KR20200126686A (ko) | 2020-11-09 |
CN111863831A (zh) | 2020-10-30 |
JP2020184614A (ja) | 2020-11-12 |
US10957534B2 (en) | 2021-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111863831B (zh) | 半导体装置的制造方法 | |
US10256115B2 (en) | Method of manufacturing semiconductor device | |
US10644026B2 (en) | Semiconductor device and manufacturing method thereof | |
US11037953B2 (en) | Semiconductor device and method of manufacturing the same | |
US9640542B2 (en) | Semiconductor device having contact pads | |
US10283514B2 (en) | Semiconductor device and method of manufacturing the same | |
US9356038B2 (en) | Semiconductor device and method of fabricating the same | |
CN109346469B (zh) | 半导体器件及其制造方法 | |
US10410915B2 (en) | Semiconductor device | |
US10014058B2 (en) | Semiconductor device and method of manufacturing the same | |
US10396095B2 (en) | Semiconductor device and manufacturing method thereof | |
US10411029B2 (en) | Semiconductor device and method of manufacturing the same | |
US9472567B2 (en) | Semiconductor device having three-dimensional structure and method of manufacturing the same | |
US11610915B2 (en) | Semiconductor device and manufacturing method of the semiconductor device | |
CN112864160B (zh) | 半导体装置及半导体装置的制造方法 | |
CN112310098B (zh) | 半导体装置及其制造方法 | |
TW202301568A (zh) | 半導體裝置和製造半導體裝置的方法 | |
CN116782657A (zh) | 三维半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |