Nothing Special   »   [go: up one dir, main page]

CN111681993A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111681993A
CN111681993A CN202010078623.6A CN202010078623A CN111681993A CN 111681993 A CN111681993 A CN 111681993A CN 202010078623 A CN202010078623 A CN 202010078623A CN 111681993 A CN111681993 A CN 111681993A
Authority
CN
China
Prior art keywords
external connection
connection terminal
front surface
semiconductor device
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010078623.6A
Other languages
English (en)
Inventor
香月尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111681993A publication Critical patent/CN111681993A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83472—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83479—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8348—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83481—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83484—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供半导体装置，能抑制壳体与外部连接端子的界面处的剥离扩展。壳体(15)具备端子配置部(15b)，该端子配置部具有从内壁面(15a2)向开口区域(15a1)突出的配置面(15b1)，将正面(16a)的露出区域(16a1)露出，且埋设外部连接端子(16)的背面(16b)。此外，在壳体中，在外部连接端子的露出区域(16a1)中的1组对边的两侧的至少一部分，配置面(15b1)位于正面(16a)与背面之间而相对于正面(16a)构成阶梯差。在这种半导体装置(10)中，壳体不到达外部连接端子的正面(16a)的露出区域(16a1)。因此，密封树脂不流入到外部连接端子与壳体的边界处的剥离，抑制剥离进一步扩展。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
半导体装置包括多个电力用半导体元件，例如用作逆变器装置的电力变换装置。作为电力用半导体元件，有功率MOSFET(MetalOxide Semiconductor Field EffectTransistor：金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)、FWD(Free Wheeling Diode：续流二极管)等。另外，作为电力用半导体元件，有使IGBT和FWD一体化而成的RC(Reverse Conducting：反向导通)-IGBT、即使反向偏置也具有足够的耐压的RB(Reverse Blocking：反向阻断)-IGBT等。
这样的电力用的半导体装置具有介由焊料接合有半导体元件的陶瓷电路基板、以及与半导体元件电连接的引线框等外部连接端子。此外，半导体装置具有收纳半导体元件和陶瓷电路基板的壳体。以外部连接端子的一个端部位于壳体的内侧，另一端部向外部延伸出的方式在壳体嵌件成型有外部连接端子。这样嵌件成型于壳体的外部连接端子的与半导体元件电连接的部位从壳体露出，而该部位以外埋设于壳体。
现有技术文献
专利文献
专利文献1：日本特开2011-014739号公报
专利文献2：日本特开2004-134624号公报
发明内容
技术问题
但是，这样嵌件成型于壳体的外部连接端子根据构成壳体和外部连接端子的材料，有时导致在壳体与外部连接端子的界面处产生剥离。此时，如果在半导体装置重复热循环，则壳体与外部连接端子的界面的剥离扩展。如果剥离扩展，则无法保持半导体装置内部的电路的绝缘。另外，水分因剥离而从外部侵入到半导体装置的内部，在内部部件产生腐蚀等。这些引起半导体装置的特性变差，使半导体装置的可靠性降低。
本发明是鉴于此而完成的，目的在于提供能够抑制壳体与外部连接端子的界面处的剥离扩展的半导体装置。
技术方案
根据本发明的一个观点，提供一种半导体装置，具备：半导体元件；外部连接端子，其呈平板状，具备与上述半导体元件电连接的正面和上述正面的相反侧的背面；壳体，其具备框部和端子配置部，上述框部具有与收纳上述半导体元件的开口区域对置的内壁面，且埋设有上述外部连接端子，上述端子配置部具有从上述内壁面向上述开口区域突出的配置面，将上述正面的露出区域露出，埋设上述背面；以及密封部件，其在上述开口区域中将上述半导体元件密封，在上述外部连接端子的上述露出区域中的1组对边的两侧的至少一部分，上述配置面位于上述正面与上述背面之间而相对于上述正面构成台阶。
发明效果
上述构成的半导体装置能够抑制壳体与外部连接端子的界面的剥离扩展而抑制半导体装置的可靠性降低。
附图说明
图1是实施方式中的半导体装置的主要部分截面图。
图2是实施方式中的半导体装置的主要部分俯视图。
图3是实施方式中的半导体装置的主要部分立体图。
图4是实施方式中的半导体装置的外部连接端子的主要部分放大图。
图5是用于说明实施方式中的半导体装置的外部连接端子的形成方法的图。
图6是用于说明嵌件成型于实施方式中的半导体装置的壳体的外部连接端子的主要部分截面图。
图7是用于说明嵌件成型于参考例中的半导体装置的壳体的外部连接端子的主要部分截面图。
图8是用于说明第1变形例中的半导体装置的外部连接端子的图。
图9是用于说明第2变形例中的半导体装置的外部连接端子的图。
图10是用于说明第3变形例中的半导体装置的外部连接端子的图。
图11是用于说明第4变形例中的半导体装置的外部连接端子的图。
图12是用于说明第5变形例中的半导体装置的壳体的图。
符号说明
10：半导体装置
11：半导体元件
12：陶瓷电路基板
12a：绝缘板
12b：电路图案
12c：金属板
13：散热板
14a、14b：焊料
14c：绝缘性粘接剂
15：壳体
15a：框部
15a1：开口区域
15a2、15b2：内壁面
15b：端子配置部
15b1：配置面
15b3：侧台阶部
15c：端子间突起部
16：外部连接端子
16a：正面
16a1、16b1：露出区域
16a2：毛刺
16a3：接合区域
16b：背面
16b2：凹面
17：键合线
18：密封部件
30：冲压装置
31：按压部
31a：冲头
32：支撑部
32a：冲模
160：厚板
具体实施方式
以下，使用图1～图4对实施方式的半导体装置进行说明。图1是实施方式中的半导体装置的主要部分截面图，图2是实施方式中的半导体装置的主要部分俯视图。另外，图3是实施方式中的半导体装置的主要部分立体图，图4是实施方式中的半导体装置的外部连接端子的主要部分放大图。应予说明，在图2～图4中省略了密封部件18的图示。图1表示图2的单点划线Y-Y处的截面图，图4表示图2的单点划线X-X处的截面图。另外，在本实施方式中，正面(上方)表示图1～图4的半导体装置10朝向上侧的面(方向)。例如，在陶瓷电路基板12中搭载有半导体元件11的面(搭载的一侧)为正面(上方)。背面(下方)表示在图1～图4的半导体装置10中朝向下侧的面(方向)。例如，在陶瓷电路基板12中接合有散热板13的面(搭载的一侧)为背面(下方)。图1～图4以外，正面(上方)和背面(下方)也是指同样的方向性。
如图1所示，半导体装置10具有半导体元件11、正面与半导体元件11接合的陶瓷电路基板12、与陶瓷电路基板12的背面接合的散热板13以及外部连接端子16。另外，半导体装置10的这些构成被收纳于壳体15内并被密封部件18密封。应予说明，在图1～图3中，示出半导体装置10的埋设有外部连接端子16的一侧的一半。
半导体元件11包括由硅或碳化硅构成的例如功率MOSFET、IGBT等开关元件。这样的半导体元件11例如在背面具备漏电极(正极电极，在IGBT中为集电电极)作为主电极，在正面具备栅电极(控制电极)和源电极(负极电极，在IGBT中为发射电极)作为主电极。另外，半导体元件11根据需要包括SBD(Schottky Barrier Diode：肖特基势垒二极管)、FWD等二极管。这样的半导体元件11在背面具备阴极电极作为主电极，在正面具备阳极电极作为主电极。另外，半导体元件11可以包括在1个芯片内构成有IGBT和FWD的RC-IGBT的开关元件。应予说明，图1所示的陶瓷电路基板12上的半导体元件11的个数(1个)为一个例子。不限于该一个例子的情况，可以根据设计适当确定个数。
陶瓷电路基板12具有绝缘板12a、形成于绝缘板12a的正面的电路图案12b以及形成于绝缘板12a的背面的金属板12c。绝缘板12a由导热性优异的氧化铝、氮化铝、氮化硅等导热性高的陶瓷构成。绝缘板12a的厚度优选为0.2mm以上且1.5mm以下，更优选为0.25mm以上且1.0mm以下。另外，不限于陶瓷电路基板12，也可以为树脂电路基板(省略图示)。树脂电路基板由金属板、绝缘树脂板和电路图案构成。金属板由铝、铜等导热性良好的金属材料构成。绝缘树脂板由绝缘树脂构成。绝缘树脂板只要是具有绝缘性的树脂，则对材料没有特别限制。其中，为了半导体元件11的散热而优选导热性好的树脂。具体而言，可以使用作为导热性好的材料的液晶聚合物、环氧树脂等。可以通过将这些树脂层压于金属板上来形成绝缘树脂板。
电路图案12b由导电性优异的材质构成。作为这样的材质，例如由铜、铝或至少含有这些中的一种的合金等构成。电路图案12b的厚度优选为0.1mm以上且1.0mm以下，更优选为0.125mm以上且0.6mm以下。在电路图案12b上介由焊料14a接合有半导体元件11。应予说明，除了半导体元件11以外，还可以在电路图案12b上适当配置热敏电阻、电容器等电子部件、键合线、引线框、连接端子等布线部件。应予说明，在图1中，示出通过键合线17将电路图案12b与后述的外部连接端子16电连接的情况。由此，半导体元件11的背面的主电极介由电路图案12b和键合线17而与外部连接端子16电连接。另外，电路图案12b与外部连接端子16的电连接不限于键合线17，还可以使用其它引线框。或者，可以将外部连接端子16的壳体15内的一个端部延伸而与电路图案12b直接连接。这样的电路图案12b还可以利用耐腐蚀性优异的材质进行镀覆处理。这样的材质例如是铝、镍、钛、铬、钼、钽、铌、钨、钒、铋、锆、铪、金、银、铂、钯或至少含有这些中的一种的合金等。应予说明，对于图1～图3所示的电路图案12b，其个数、配置位置和形状是一个例子，但不限于此，可以根据设计适当确定个数、配置位置和形状。金属板12c由导热性优异的铜、铝、铁、银或至少含有这些中的一种的合金等金属构成。金属板12c的厚度优选为0.1mm以上且1.0mm以下，更优选为0.125mm以上且0.6mm以下。
作为具有这样的构成的陶瓷电路基板12，例如可以使用DCB(Direct CopperBonding：直接铜键合)基板、AMB(Active MetalBrazed：活性金属钎焊)基板。陶瓷电路基板12可以介由电路图案12b、绝缘板12a和金属板12c将半导体元件11产生的热传导到散热板13侧。应予说明，绝缘板12a在俯视时例如呈矩形。另外，金属板12c在俯视时呈面积比绝缘板12a小的矩形。因此，陶瓷电路基板12例如呈矩形。对于图1～图3所示的陶瓷电路基板12，其个数、配置位置和形状是一个例子。不限于该示例的情况，可以根据设计适当确定个数、配置位置和形状。
如图1所示，散热板13在其正面介由焊料14b配置有陶瓷电路基板12。这样的散热板13由导热性优异的例如铝、铁、银、铜或至少由这些中的一种构成的合金、由铝和碳化硅构成的复合材料、由镁和碳化硅构成的复合材料构成。另外，为了提高耐腐蚀性，例如可以通过镀覆处理等将镍等材料形成于散热板13的表面。具体而言，除了镍以外，还有镍-磷合金、镍-硼合金等。应予说明，还可以介由焊料或银焊料等使冷却器(省略图示)接合于该散热板13的背面，或者通过介由导热膏等将冷却器机械地安装于该散热板13的背面来提高散热性。此时的冷却器例如由导热性优异的铝、铁、银、铜或至少由这些中的一种构成的合金等构成。另外，作为冷却器，可以使用散热片、由多个散热片构成的散热件，或通过水冷进行冷却的冷却装置等。另外，散热板13可以与这样的冷却器一体地构成。该情况下，由导热性优异的铝、铁、银、铜或至少这些中的一种构成。并且，为了提高耐腐蚀性，例如，可以通过镀覆处理等将镍等材料形成在与冷却器一体化的散热板的表面。具体而言，除了镍以外，还有镍-磷合金、镍-硼合金等。另外，可以介由焊料14b将上述冷却器接合于陶瓷电路基板12的背面来代替上述散热板13。应予说明，上述半导体装置10中使用的焊料14a、14b例如由以包含锡-银-铜的合金、包含锡-锌-铋的合金、包含锡-铜的合金、包含锡-银-铟-铋的合金中的至少任一种合金为主成分的无铅焊料构成。此外，还可以含有镍、锗、钴或硅等添加物。
接下来，壳体15具有框部15a和端子配置部15b。框部15a具有与收纳半导体元件11等的开口区域15a1对置的内壁面15a2，并埋设外部连接端子16。这样的框部15a成为中央部开口且在俯视时由内壁面15a2包围长方形的开口区域15a1的形状。端子配置部15b具备配置面15b1和内壁面15b2，配置面15b1从框部15a的对置的一对短边的内壁面15a2向开口区域15a1突出，内壁面15b2面向开口区域15a1。端子配置部15b埋设有外部连接端子16，从配置面15b1露出外部连接端子16的正面16a的露出区域16a1。应予说明，在外部连接端子16的露出区域16a1接合有键合线17而与半导体元件11电连接。
这样的壳体15利用能够与外部连接端子16接合的热塑性树脂，通过射出成型而一体地构成。应予说明，作为这样的树脂，有聚苯硫醚(PPS)、聚对苯二甲酸丁二醇酯(PBT)树脂、聚丁二酸丁二醇酯(PBS)树脂、聚酰胺(PA)树脂或丙烯腈丁二烯苯乙烯(ABS)树脂等。该壳体15使用粘接剂(省略图示)，相对于框部15a从开口区域15a1的里侧安装配置有半导体元件11和陶瓷电路基板12的散热板13。
外部连接端子16通过嵌件成型而安装到上述壳体15的框部15a的一对短边侧。这样的外部连接端子16呈平板状，具备正面16a和正面16a的相反侧的背面16b。应予说明，在图1～图4中，外部连接端子16被设置成相对于壳体15使正面16a朝向上方，使背面16b朝向下方。在本实施方式中，如图1所示，示出外部连接端子16的一端部配置在壳体15的开口区域15a1内，贯穿壳体15的框部15a，另一端部呈直线状地延伸到壳体15的外部的情况。外部连接端子16的一端部侧从框部15a的内壁面15a2延伸，其包括背面16b的一部分埋设于端子配置部15b，其包括正面16a的一部分在开口区域15a1露出。外部连接端子16的另一端部在图1的情况以外，还可以通过壳体15的框部15a内并从框部15a向上方延伸。另外，外部连接端子16的一端部的包括其背面16b的一部分埋设到壳体15的端子配置部15b。即，如图3和图4所示，露出区域16a1中的1组对边的两侧的至少一部分配置面15b1位于外部连接端子16的正面16a与背面16b之间而相对于正面16a构成台阶。外部连接端子16的正面16a构成为相对于壳体15的端子配置部15b的配置面15b1向上方突出。应予说明，图1和图4所示的外部连接端子16在正面16a有毛刺，在背面16b有凹面的情况。外部连接端子16的一端部的正面16a的露出区域16a1与陶瓷电路基板12的电路图案12b通过键合线17电连接。另一方面，外部连接端子16的另一端部与外部电源(省略图示)等连接。这样的外部连接端子16可以使用由铝、镁、铜、黄铜、不锈钢、钛、铁等或由这些中的任一种构成的合金。应予说明，对于外部连接端子16的形成方法，在后面叙述。
应予说明，如图1所示，在壳体15的端子配置部15b的背面与散热板13之间配置有绝缘性粘接剂14c。由此，将散热板13与壳体15接合，并且消除散热板13与壳体15的间隙，防止密封部件18从该间隙向外部漏出。
另外，如上所述，密封部件18填充于壳体15的开口区域15a1，将散热板13上的陶瓷电路基板12、半导体元件11、键合线17和外部连接端子16等密封。这样的密封部件18包含马来酰亚胺改性环氧树脂、马来酰亚胺改性酚醛树脂、马来酰亚胺树脂等热固性树脂以及热固性树脂所含有的填充材料。作为这样的密封部件18的一个例子，有环氧树脂，环氧树脂中含有氧化硅、氧化铝、氮化硼或氮化铝等填充材料作为无机填料。
接下来，使用图5对外部连接端子16的形成方法进行说明。图5是用于说明实施方式中的半导体装置的外部连接端子的形成方法的图。应予说明，图5的(A)、(B)以时间序列方式示出外部连接端子16的形成工序。另外，在图5的(C)中，是用于说明通过图5的(A)、(B)形成的外部连接端子16的图。
首先，准备冲压装置30，该冲压装置具有具备多个冲头31a的按压部31和具备多个冲模32a的支撑部32，且以使冲头31a与冲模32a位于彼此不同位置的方式设置有按压部31和支撑部32。在这样的冲压装置30的支撑部32的冲模32a上设置材质与外部连接端子16相同的厚板160(图5的(A))。如果通过按压部31对所设置的厚板160进行按压，则利用冲头31a的角部和冲模32a的角部，对厚板160分别施加向按压方向的应力和与按压方向相反方向的应力，厚板160被冲压(图5的(B))。此时，由于冲头31a和冲模32a的各自的角部错开，所以厚板160在冲头31a和冲模32a的各自的方向上受到应力而被撕扯。如果按压部31回到原来的位置，则在冲模32a上得到外部连接端子16。这样得到的外部连接端子16如图5的(C)所示，其正面16a和背面16b呈大致水平。另外，外部连接端子16因为以通过冲头31a和冲模32a带来的相反方向的应力而被撕扯的方式形成，所以在正面16a的两边缘部产生毛刺16a2。毛刺16a2是在外部连接端子16的大致水平的正面16a的两边缘部处从曲率发生变化的位置变尖的部位。换言之，是图5的(C)的外部连接端子16的正面16a中的相对于水平线H1为上部的部分。另外，在背面16b的两边缘部与毛刺16a2对应地产生凹面16b2。凹面16b2是在外部连接端子16的大致水平的背面16b的两边缘部处从曲率发生变化的位置呈平缓的弧形的部位。其后，在外部连接端子16中，从凹面16b2起与水平线H1正交地延续到毛刺16a2的顶点。因此，在外部连接端子16中，将从毛刺16a2的顶点到凹面16b2开始的部位的与水平线H1正交的面作为侧面。另外，将从此时的外部连接端子16的分别大致水平的正面16a到背面16b作为厚度。
这样得到的外部连接端子16设置于预定的金属模(省略图示)。此时，以凹面16b2成为背面16b的方式设置。将这样设置的金属模加热到预定的温度，向金属模内流入聚苯硫醚、聚对苯二甲酸丁二醇酯树脂或聚邻苯二甲酰胺树脂、尼龙树脂等树脂，使流入的树脂固化。如果将金属模分离，则形成具备外部连接端子16的壳体15。应予说明，如果将外部连接端子16设置于金属模，则在外部连接端子16产生的毛刺16a2的尖形部被稍微按压。
使用粘接剂(省略图示)对于这样的壳体15的框部15a从开口区域15a1的里侧安装配置了半导体元件11、陶瓷电路基板12和绝缘性粘接剂14c的散热板13。根据需要利用键合线17将半导体元件11、陶瓷电路基板12与外部连接端子16之间电连接。然后，通过利用密封部件18将收纳有这些的开口区域15a1密封，从而得到图1～图4所示的半导体装置10。
接下来，使用图6对这样得到的半导体装置10的外部连接端子16和其附近进行说明。图6是用于说明嵌件成型于实施方式中的半导体装置的壳体的外部连接端子的主要部分截面图。应予说明，图6是图1的单点划线X-X处的外部连接端子16的截面图，放大地示出正面16a的毛刺16a2(和背面16b的凹面16b2)的周边。另外，图6的(A)表示安装于壳体15的外部连接端子16的有毛刺16a2的正面16a朝向上方的情况，图6的(B)表示安装于壳体15的外部连接端子16的有凹面16b2的背面16b朝向上方的情况。
如上所述，为了形成壳体15，在预定的金属模设置外部连接端子16，向金属模内流入树脂。此时，金属模构成为外部连接端子16的有毛刺16a2的正面16a相对于壳体15的端子配置部15b的配置面15b1向上方突出。因此，流入的树脂不越过外部连接端子16的正面16a的毛刺16a2地抑制流入到正面16a而固化。因此，在这样形成的壳体15中，如图6的(A)所示，埋设外部连接端子16的壳体15的端子配置部15b的配置面15b1位于外部连接端子16的正面16a与省略图示的背面16b之间，相对于正面16a构成台阶。流入到金属模的树脂不越过外部连接端子16的毛刺16a2地不到达正面16a。因此，在外部连接端子16与壳体15的端子配置部15b的边界处剥离不易扩展。应予说明，将此时的从外部连接端子16的正面16a到配置面15b1的台阶高度设为H。即使利用密封部件18将这样的壳体15和外部连接端子16密封，密封部件18也不会流入到剥离的间隙，抑制剥离进一步扩展。由于如此抑制剥离扩展，所以保持半导体装置10的内部的电路的绝缘性。另外，由于防止从剥离部分向内部侵入水分，所以还不易产生半导体装置10的内部部件的腐蚀等。此外，由于抑制剥离扩展，所以外部连接端子16相对于壳体15的端子配置部15b稳固地埋设。因此，即使产生由热循环等引起的热应力，也抑制外部连接端子16的偏离。由此，抑制键合线17相对于外部连接端子16的接合部处的剪切应力的发生而不易发生接合部的断裂。应予说明，针对这些，虽然在图6的(A)的左侧省略图示，但也是同样的情况。
另外，即使在以相对于壳体15使产生凹面16b2的背面16b朝向上方的方式配置外部连接端子16的情况下，也与上述图6的(A)的情况相同。即，如图6的(B)所示，埋设外部连接端子16的壳体15的端子配置部15b的配置面15b1相对于外部连接端子16的背面16b的露出区域16b1构成台阶。因此，构成壳体15的树脂不越过外部连接端子16的凹面16b2地不到那达背面16b。因此，此时也得到与图6(A)的情况同样的效果。应予说明，此时的从外部连接端子16的背面16b到配置面15b1的台阶高度为H。其中，图6的(A)所示的外部连接端子16的毛刺16a2与图6的(B)所示的凹面16b2相比，抑制树脂流入的效果更高。应予说明，针对这些，虽然在图6的(B)中的左侧省略图示，但是为同样的情况。
接下来，作为相对于这种情况的参考例，使用图7对将外部连接端子16的正面16a(或背面16b)设为与壳体15的端子配置部15b的配置面15b1相同高度的情况进行说明。图7是用于说明嵌件成型于参考例中的半导体装置的壳体的外部连接端子的主要部分截面图。应予说明，针对图7，与图6同样地放大地示出外部连接端子16的正面16a的毛刺16a2(和背面16b的凹面16b2)的周边。另外，图7的(A)表示安装于壳体15的外部连接端子16的有毛刺16a2的正面16a朝向上方的情况，图7的(B)表示安装于壳体15的外部连接端子16的有凹面16b2的背面16b朝向上方的情况。
此时，在预定的金属模设置外部连接端子16，向金属模内流入树脂。此时，金属模构成为外部连接端子16的有毛刺16a2的正面16a成为与壳体15的端子配置部15b的配置面15b1相同的高度。因此，流入的树脂越过外部连接端子16的毛刺16a2而以流入到正面16a的状态固化。因此，在这样形成的壳体15中，如图7的(A)所示，壳体15的毛刺到达外部连接端子16的正面16a。利用密封部件18将该状态的壳体15和外部连接端子16密封而构成的半导体装置10因热循环等带来的热应力而导致在壳体15与外部连接端子16的边界处，剥离向图7的(A)中虚线的箭头所示的方向扩展。另外，相对于外部连接端子16的接合键合线17的区域减少。
另外，在构成为外部连接端子16的有凹面16b2的背面16b成为与壳体15的端子配置部15b的配置面15b1相同高度的情况下，也与上述图7的(A)的情况相同。即，如图7的(B)所示，流入的树脂在越过外部连接端子16的凹面16b2而流入到背面16b的状态下固化。特别是，凹面16b2与毛刺16a2相比，树脂更容易越过而流入。因此，利用密封部件18将该状态的壳体15和外部连接端子16密封而构成的半导体装置10通过热循环等产生的热应力而在壳体15与外部连接端子16的边界处，剥离向图7的(B)中虚线的箭头所示的方向扩展。
因此，上述半导体装置10具有半导体元件11和外部连接端子16，该外部连接端子16呈平板状，且具备与半导体元件11电连接的正面16a和正面16a的相反侧的背面16b。此外，半导体装置10具有将半导体元件11收纳于开口区域15a1而埋设外部连接端子16的壳体15以及在开口区域15a1中密封半导体元件11的密封部件18。此时，壳体15具备框部15a，框部15a具有与开口区域15a1对置的内壁面15a2，且埋设外部连接端子16。另外，壳体15具备端子配置部15b，端子配置部15b具有从内壁面15a2向开口区域15a1突出的配置面15b1，露出正面16a的露出区域16a1，埋设外部连接端子16的背面16b。此外，在壳体15中，在外部连接端子16的露出区域16a1中的1组对边的两侧的至少一部分，配置面15b1位于正面16a与背面16b之间而相对于正面16a构成台阶。在这样的半导体装置10中，壳体15未到达外部连接端子16的正面16a的露出区域16a1。因此，密封部件18不会流入到外部连接端子16与壳体15的边界处的剥离，抑制剥离的进一步扩展。由于这样抑制剥离扩展，所以保持半导体装置10的内部的电路的绝缘性。另外，由于防止从剥离部分向内部侵入水分，所以还不易产生半导体装置10的内部部件的腐蚀等。此外，由于抑制剥离扩展，所以外部连接端子16相对于壳体15的端子配置部15b稳固地埋设。因此，即使产生由热循环等引起的热应力，也抑制外部连接端子16的偏移。由此，抑制键合线17相对于外部连接端子16的接合部处的剪切应力的产生而变得不易产生接合部的断裂。因此，能够抑制半导体装置10的可靠性降低。
应予说明，在这样的半导体装置10中，由于外部连接端子16相对于壳体15的端子配置部15b抑制壳体15的树脂流入，并且在引线键合时不发生偏移，所以需要相对于壳体15稳固地埋设。因此，需要台阶高度H为外部连接端子16的厚度(从正面16a到背面16b的高度)的四分之一以上。例如，外部连接端子16的厚度为200μm以上且500μm以下的情况下的台阶高度H优选为50μm以上且125μm以下。
另外，鉴于此，认为在外部连接端子16的正面16a和壳体15的端子配置部15b的配置面15b1构成台阶即可，外部连接端子16的正面16a不一定必须从配置面15b1突出。以下，基于此，对实施方式的变形例进行说明。
(第1变形例)
在第1变形例中，使用图8对配置面15b1的与外部连接端子16的正面16a的露出区域16a1的接合有键合线17的接合区域16a3对应的部分构成台阶的情况进行说明。图8是用于说明第1变形例中的半导体装置的外部连接端子的图。应予说明，图8的(A)示出外部连接端子16的正面16a的露出区域16a1的俯视图，图8的(B)示出图8的(A)的单点划线Y-Y处的截面图。
此时，夹着设定于外部连接端子16的矩形的露出区域16a1的接合区域16a3的壳体15的配置面15b1的侧台阶部15b3位于外部连接端子16的正面16a与背面16b之间并相对于外部连接端子16的正面16a构成台阶。外部连接端子16的正面16a构成为相对于壳体15的配置面15b1的侧台阶部15b3向上方突出。壳体15的侧台阶部15b3相对于侧台阶部15b3以外的配置面15b1可以是凹陷的形状。侧台阶部15b3以外的配置面15b1与外部连接端子16的露出区域16a1的正面16a可以是同一面。或者，侧台阶部15b3以外的配置面15b1可以构成为相对于外部连接端子16的露出区域16a1的正面16a向下方凹陷。通过采用这样的壳体15，从而在形成壳体15时，壳体15的树脂至少不到达外部连接端子16的接合区域16a3。因此，能够确保接合区域16a3的空间。另外，也一定程度抑制外部连接端子16与壳体15的边界处的剥离扩展。
(第2变形例)
在第2变形例中，使用图9对外部连接端子16的正面16a的露出区域16a1的两侧的配置面15b1构成台阶的情况进行说明。图9是用于说明第2变形例中的半导体装置的外部连接端子的图。应予说明，图9的(A)示出外部连接端子16的正面16a的露出区域16a1的俯视图，图9的(B)示出图9(A)的单点划线Y-Y处的截面图。
此时，夹着外部连接端子16的矩形的露出区域16a1的壳体15的配置面15b1的侧台阶部15b3位于外部连接端子16的正面16a与背面16b之间而与外部连接端子16的正面16a构成台阶。外部连接端子16的正面16a构成为相对于壳体15的配置面15b1的侧台阶部15b3向上方突出。侧台阶部15b3可以形成于对置的1组2个边的全部。壳体15的侧台阶部15b3可以是相对于侧台阶部15b3以外的配置面15b1呈凹陷的形状。侧台阶部15b3以外的配置面15b1可以是与外部连接端子16的露出区域16a1的正面16a同一平面。或者，侧台阶部15b3以外的配置面15b1可以构成为相对于外部连接端子16的露出区域16a1的正面16a向下方凹陷。通过采用这样的壳体15，从而与第1变形例同样地，在形成壳体15时，壳体15的树脂至少不会到达外部连接端子16的接合区域16a3。因此，能够确保接合区域16a3的空间。另外，还一定程度抑制外部连接端子16与壳体15的边界处的剥离扩展。
(第3变形例)
在第3变形例中，使用图10对外部连接端子16的露出区域16a1的周围之中3个边与壳体15的配置面15b1构成台阶的情况进行说明。图10是用于说明第3变形例中的半导体装置的外部连接端子的图。应予说明，图10的(B)示出图10的(A)中的单点划线Y-Y处的截面图，图10的(C)示出图10的(A)中的单点划线X-X处的截面图。
此时，如图10所示，相对于壳体15，外部连接端子16的露出区域16a1呈矩形露出。壳体15的配置面15b1的侧台阶部15b3位于外部连接端子16的正面16a与背面16b之间而与外部连接端子16的正面16a构成台阶。外部连接端子16的正面16a构成为相对于壳体15的配置面15b1的侧台阶部15b3向上方突出。在第3变形例中示出侧台阶部15b3形成于3个边的情况。壳体15的侧台阶部15b3可以是相对于侧台阶部15b3以外的配置面15b1呈凹陷的形状。侧台阶部15b3以外的配置面15b1可以与外部连接端子16的露出区域16a1的正面16a是同一面。或者，侧台阶部15b3以外的配置面15b1可以构成为相对于外部连接端子16的露出区域16a1的正面16a向下方凹陷。因此，与第1、第2变形例同样地，在形成壳体15时，壳体15的树脂至少不到达外部连接端子16的接合区域16a3。因此，能够确保接合区域16a3的空间。另外，还一定程度抑制外部连接端子16与壳体15的边界处的剥离扩展。
(第4变形例)
在第4变形例中，使用图11对外部连接端子16的露出区域16a1的周围之中4个边(整周上)与壳体15的配置面15b1构成台阶的情况进行说明。图11是用于说明第4变形例中的半导体装置的外部连接端子的图。应予说明，图11的(B)示出图11(A)中的单点划线Y-Y处的截面图，图11的(C)示出图11的(A)中的单点划线X-X处的截面图。
此时，如图11所示，相对于壳体15，外部连接端子16的露出区域16a1呈矩形露出。壳体15的配置面15b1的侧台阶部15b3位于外部连接端子16的正面16a与背面16b之间而与外部连接端子16的正面16a构成台阶。外部连接端子16的正面16a构成为相对于壳体15的配置面15b1的侧台阶部15b3向上方突出。在第4变形例中示出侧台阶部15b3形成于4个边的情况。壳体15的侧台阶部15b3可以是相对于侧台阶部15b3以外的配置面15b1呈凹陷的形状。侧台阶部15b3以外的配置面15b1可以与外部连接端子16的露出区域16a1的正面16a是同一平面。或者，侧台阶部15b3以外的配置面15b1可以构成为相对于外部连接端子16的露出区域16a1的正面16a向下方凹陷。因此，与第1、第2、第3变形例同样地，在形成壳体15时，壳体15的树脂至少不到达外部连接端子16的接合区域16a3。因此，能够确保接合区域16a3的空间。另外，还一定程度抑制外部连接端子16与壳体15的边界处的剥离扩展。
应予说明，在第1～第4变形例中，作为外部连接端子16的有毛刺16a2的正面16a为上方的情况，对在正面16a和配置面15b1构成台阶的情况进行说明。不限于此，外部连接端子16的有凹面16b2的背面16b为上方的情况也得到与第1～第4变形例同样的效果。
(第5变形例)
在第5变形例中，除了像第1～第4变形例那样在壳体15的侧台阶部15b3构成台阶以外，还可以与这些不同地采用图12所示的构成。图12是用于说明第5变形例中的半导体装置的壳体的图。应予说明，图12是与图4对应的位置的主要部分放大图。另外，在图12中，对图4相同的构成标注相同的符号。
图12所示的半导体装置10在图4所示的半导体装置10的壳体15中的端子配置部15b的配置面15b1的外部连接端子16之间设置有端子间突起部15c。通过该端子间突起部15c，能够增加外部连接端子16之间的沿面距离(绝缘距离)，能够可靠地保持外部连接端子16之间的绝缘性。应予说明，在第5变形例中，示出形成凸部作为端子间突起部15c的情况。不限于此，为了增加外部连接端子16之间的沿面距离(绝缘距离)，可以为凹部、凸凹部。

Claims (10)

1.一种半导体装置，其特征在于，具有：
半导体元件；
外部连接端子，其呈平板状，具备与所述半导体元件电连接的正面和所述正面的相反侧的背面；
壳体，其具备框部和端子配置部，所述框部具有与收纳所述半导体元件的开口区域对置的内壁面，且埋设有所述外部连接端子，所述端子配置部具有从所述内壁面向所述开口区域突出的配置面，将所述正面的露出区域露出，且埋设所述背面；以及
密封部件，其在所述开口区域中将所述半导体元件密封，
在所述外部连接端子的所述露出区域中的1组对边的两侧的至少一部分，所述配置面位于所述正面与所述背面之间而相对于所述正面构成台阶。
2.根据权利要求1所述的半导体装置，其特征在于，构成台阶且从所述端子配置部的所述配置面到所述外部连接端子的所述正面的台阶高度为从所述外部连接端子的所述正面到所述背面的厚度的四分之一以上。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述外部连接端子的所述露出区域包含与所述半导体元件以布线方式电接合的接合区域，所述对边中的夹着所述接合区域的各对边的两侧的所述配置面的侧台阶部相对于所述正面构成台阶。
4.根据权利要求1或2所述的半导体装置，其特征在于，在俯视所述外部连接端子的所述露出区域时，与所述对边和所述对边之间的边邻接的所述配置面相对于所述正面构成台阶。
5.根据权利要求1或2所述的半导体装置，其特征在于，在俯视所述外部连接端子的所述露出区域时，与所述对边和所述对边之间的对边邻接的所述配置面相对于所述正面构成台阶。
6.根据权利要求1所述的半导体装置，其特征在于，所述外部连接端子在所述背面具备凹面。
7.根据权利要求1所述的半导体装置，其特征在于，所述外部连接端子在所述正面具备毛刺。
8.根据权利要求1所述的半导体装置，其特征在于，所述壳体由聚苯硫醚(PPS)、聚对苯二甲酸丁二醇酯(PBT)树脂和环氧系树脂中的任一种构成。
9.根据权利要求1所述的半导体装置，其特征在于，所述密封部件由环氧系树脂构成。
10.根据权利要求9所述的半导体装置，其特征在于，所述密封部件包含无机填料。
CN202010078623.6A 2019-03-11 2020-02-03 半导体装置 Pending CN111681993A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019043891A JP7318238B2 (ja) 2019-03-11 2019-03-11 半導体装置
JP2019-043891 2019-03-11

Publications (1)

Publication Number Publication Date
CN111681993A true CN111681993A (zh) 2020-09-18

Family

ID=72424819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010078623.6A Pending CN111681993A (zh) 2019-03-11 2020-02-03 半导体装置

Country Status (3)

Country Link
US (1) US10971414B2 (zh)
JP (1) JP7318238B2 (zh)
CN (1) CN111681993A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243609A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 電力半導体装置及びその製造方法
US20070090515A1 (en) * 2005-10-24 2007-04-26 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
CN103107100A (zh) * 2011-11-10 2013-05-15 富士电机株式会社 功率半导体器件的制造方法
CN103311231A (zh) * 2012-03-09 2013-09-18 富士电机株式会社 半导体器件及其制造方法
CN112997297A (zh) * 2018-11-21 2021-06-18 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
JP4141789B2 (ja) 2002-10-11 2008-08-27 三菱電機株式会社 電力用半導体装置
JP2008251793A (ja) 2007-03-30 2008-10-16 Diamond Electric Mfg Co Ltd インサート成形物
JP2009064806A (ja) 2007-09-04 2009-03-26 Mitsubishi Electric Corp 回路基板及びその製造方法並びに半導体モジュール
JP5481111B2 (ja) 2009-07-02 2014-04-23 新電元工業株式会社 半導体装置
JP2013165125A (ja) 2012-02-09 2013-08-22 Panasonic Corp 半導体パッケージ、および半導体パッケージの製造方法
JP6107362B2 (ja) * 2013-04-18 2017-04-05 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP6057926B2 (ja) * 2014-01-09 2017-01-11 三菱電機株式会社 半導体装置
WO2015152373A1 (ja) 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
JP6701926B2 (ja) * 2016-04-28 2020-05-27 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243609A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 電力半導体装置及びその製造方法
US20070090515A1 (en) * 2005-10-24 2007-04-26 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
CN103107100A (zh) * 2011-11-10 2013-05-15 富士电机株式会社 功率半导体器件的制造方法
CN103311231A (zh) * 2012-03-09 2013-09-18 富士电机株式会社 半导体器件及其制造方法
CN112997297A (zh) * 2018-11-21 2021-06-18 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
JP7318238B2 (ja) 2023-08-01
JP2020150022A (ja) 2020-09-17
US20200294874A1 (en) 2020-09-17
US10971414B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
US11133271B2 (en) Semiconductor device
JP4254527B2 (ja) 半導体装置
US11177236B2 (en) Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
CN106298700B (zh) 半导体装置
JPH09260550A (ja) 半導体装置
CN108630618B (zh) 半导体装置
CN111799235A (zh) 半导体装置
US20240186221A1 (en) Semiconductor device
US10699994B2 (en) Semiconductor device having bonding regions exposed through protective films provided on circuit patterns onto which components are soldered
CN108735722B (zh) 半导体装置及半导体装置的制造方法
CN111681993A (zh) 半导体装置
US20210257269A1 (en) Semiconductor device
JP2020053580A (ja) パワーモジュール用基板およびパワーモジュール
JP2019106422A (ja) パワーモジュール用基板およびパワーモジュール
US20210366796A1 (en) Semiconductor device
US11295997B2 (en) Semiconductor device manufacturing method and semiconductor device
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
US20220367372A1 (en) Semiconductor device
JP7571434B2 (ja) 半導体装置
JP2021034384A (ja) 半導体装置
US20230253275A1 (en) Semiconductor device and semiconductor device manufacturing method
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
JPWO2019021507A1 (ja) 半導体装置及び半導体モジュール
US20230282566A1 (en) Semiconductor package having negative patterned substrate and method of manufacturing the same
CN113964100A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination