CN111596192B - 一种测量电路及其测量方法 - Google Patents

Abstract

本发明实施例公开了一种测量电路及其测量方法，所述测量电路包括：环路振荡电路以及与所述环路振荡电路耦接的周期测量电路；环路振荡电路包括振荡控制电路以及多级振荡单元电路，第一级振荡单元电路的输入端耦接至振荡控制电路的输出端，振荡控制电路的输入端耦接至最后一级振荡单元电路的输出端，振荡控制电路以及多级振荡单元电路构成环路；周期测量电路适于测量环路振荡电路的振荡周期，并根据环路振荡电路的振荡周期得到待测元件的延迟；环路振荡电路适于在振荡控制电路的控制端接收的振荡控制信号以及数据选择电路的控制端接收的数据选择控制信号的作用下，满足起振条件。本发明实施中的技术方案可以提升测量得到的待测元件的延迟的精确度。

Description

一种测量电路及其测量方法

技术领域

本发明涉及电路领域，尤其涉及一种测量电路及其测量方法。

背景技术

在芯片设计中，延迟时间是衡量电子器件最为重要的电参数之一。由于电子工艺偏差的存在，芯片上的电子器件的延迟时间有所不同，因此，需要对电子器件的延迟时间进行测量。同时，在芯片上，固定区域内部的多个相同类型的电子器件也可能存在延迟时间的差异，对所述固定区域内部的相同类型的电子器件之间的延迟时间的偏差进行检测也十分重要。

现有技术中，为了降低待测器件延迟的测量难度，一般采用环路振荡器(RingOscillator，RO)对待测器件的延迟进行测量。

现有测量电路中，测量待测器件的延迟的精确度有待提升。

发明内容

本发明实施例解决的技术问题是提升测量电路测量待测器件的延迟的精确度。

为解决上述技术问题，本发明实施例提供一种测量电路，包括：环路振荡电路以及与所述环路振荡电路耦接的周期测量电路；其中：所述环路振荡电路包括振荡控制电路以及多级振荡单元电路，第一级所述振荡单元电路的输入端耦接至所述振荡控制电路的输出端，所述振荡控制电路的输入端耦接至最后一级所述振荡单元电路的输出端，所述振荡控制电路以及多级所述振荡单元电路构成环路；所述振荡单元电路包括第一数据选择电路、待测元件、第二数据选择电路，所述第一数据选择电路的电路结构与所述第二数据选择电路的电路结构基于所述待测元件对称，所述第一数据选择电路的第一输出端耦接至所述第二数据选择电路的第一输入端，所述第一数据选择电路的第二输出端耦接至所述待测元件的输入端，所述待测元件的输出端耦接至所述第二数据选择电路的第二输入端，所述第二数据选择电路的第一输出端以及第二输出端耦接至后一级所述振荡单元电路的输入端，所述第一数据选择电路以及所述第二数据选择电路适于在数据选择控制信号的作用下，控制振荡信号通过或跳过所述待测元件；所述周期测量电路适于测量所述环路振荡电路的振荡周期，并根据所述环路振荡电路的振荡周期得到所述待测元件的延迟；所述环路振荡电路适于在所述振荡控制电路的控制端接收的振荡控制信号以及所述数据选择电路的控制端接收的所述数据选择控制信号的作用下，满足起振条件。

可选的，所述第一数据选择电路包括第一数据分配器、第二数据分配器、第一数据选择器、第二数据选择器，所述第二数据选择电路包括第三数据分配器、第四数据分配器、第三数据选择器、第四数据选择器；所述第一数据分配器的第一输出端耦接至所述第一数据选择器的第二输入端，所述第一数据分配器的第二输出端耦接至所述第二数据选择器的第一输入端；所述第二数据分配器的第一输出端耦接至所述第二数据选择器的第二输入端；所述第一数据选择器的输出端作为所述第一数据选择电路的所述第一输出端；所述第二数据选择器的输出端作为所述第一数据选择电路的所述第二输出端；所述第三数据分配器的第二输出端耦接至所述第三数据选择器的第一输入端；所述第四数据分配器的第一输出端耦接至所述第三数据选择器的第二输入端，所述第四数据分配器的第二输出端耦接至所述第四数据选择器的第一输入端；所述第三数据选择器的输入端作为所述第二数据选择电路的所述第一输入端；所述第四数据选择器的输入端作为所述第二数据选择电路的所述第二输入端。

可选的，所述振荡单元电路还包括第一反向型电路器件，所述第一反向型电路器件的输入端耦接至所述第二数据选择电路的第一输出端，所述第一反向型电路器件的输出端耦接至后一级所述振荡单元电路的输入端。

可选的，还包括：译码器，所述译码器的输出端连接至所述数据选择电路的控制端，适于基于接收的选择信号，生成用于控制所述数据选择电路的所述控制信号。

可选的，所述待测元件包括第二反向型电路器件。

可选的，多级振荡单元电路包括偶数个所述振荡单元电路，所述第一数据选择电路以及所述第二数据选择电路适于在数据选择控制信号的作用下，控制所述振荡信号跳过或通过偶数个所述反向型电路器件。

可选的，还包括：辅助起振电路，串联于所述环路振荡电路中，适于辅助所述环路振荡电路中的振荡单元电路中的待测元件串联形成的所述环路满足所述环路振荡电路的起振条件。

可选的，所述辅助起振电路包括第一辅助起振子电路和第二辅助起振子电路；所述第一辅助起振子电路包括：第三数据选择电路、第三反向型电路器件；所述第二辅助起振子电路包括：第四数据选择电路、第四反向型电路器件；所述第三数据选择电路的输入端耦接至所述振荡控制电路的输出端，所述第三数据选择电路的第一输出端耦接至所述第三反向型电路器件的输入端，所述第三反向型电路器件的输出端以及所述第三数据选择电路的第二输出端耦接至后一级所述振荡单元电路的输入端；所述第四数据选择电路的输出端耦接至所述第四反向型电路器件的输入端，所述第四反向型电路器件的输出端耦接至所述振荡控制电路的输入端；在所述第三数据选择电路的控制端控制信号为低电平信号，所述第四数据选择电路的控制端控制信号为高电平信号时，通过所述第三数据选择电路的振荡信号通过所述第三反向型电路器件接入后一级所述振荡单元电路，通过所述第四数据选择电路的振荡信号通过所述第四反向型电路器件接入所述振荡控制电路的输入端。

本发明实施例还提供了一种基于上述测量电路的测量方法，包括：控制环路振荡电路的振荡信号通过或跳过待测元件，在振荡控制电路接收的振荡控制信号作用下，使所述环路振荡电路满足起振条件；测量所述环路振荡电路的振荡周期，并根据所述环路振荡电路的振荡周期得到所述待测元件的延迟变化量。

可选的，所述环路振荡电路包括偶数个所述振荡单元电路，所述控制环路振荡电路的振荡信号通过或跳过待测元件，在振荡控制电路接收的振荡控制信号作用下，使所述环路振荡电路满足起振条件包括：控制所述振荡信号跳过偶数个所述振荡单元电路的待测元件。

可选的，所述控制所述振荡信号跳过偶数个所述振荡单元电路的待测元件包括：控制所述振荡信号通过第i级所述振荡单元电路、第i+1级所述振荡单元电路、第i+2级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T0；控制所述振荡信号通过第i级所述振荡单元电路的所述待测元件，跳过所述第i+1级所述振荡单元电路以及第i+2级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T1；控制所述振荡信号通过第i+1级所述振荡单元电路的所述待测元件，跳过所述第i级所述振荡单元电路以及第i+2级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T2；控制所述振荡信号通过第i+2级所述振荡单元电路的所述待测元件，跳过所述第i级所述振荡单元电路以及第i+1级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T3；其中，i为大于0的整数。

可选的，所述测量所述环路振荡电路的振荡周期，并根据所述环路振荡电路的振荡周期得到所述待测元件的延迟变化量包括：测量所述T0、T1、T2以及T3；根据公式(T0-T2-T3+T1)/2计算第i级所述振荡单元电路中的所述待测元件的延迟变化量；根据公式(T0-T1-T3+T2)/2计算第i+1级所述振荡单元电路中的所述待测元件的延迟变化量；根据公式(T0-T1-T2+T3)/2计算第i+2级所述振荡单元电路中的所述待测元件的延迟变化量。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在本发明实施例中，通过设置振荡控制电路以及多级振荡单元电路，所述振荡单元电路包括第一数据选择电路、待测元件以及第二数据选择电路，所述第一数据选择电路的电路结构与所述第二数据选择电路的电路结构基于所述待测元件对称，使所述第一数据选择电路的第一输出端耦接至所述第二数据选择电路的第一输入端，所述第一数据选择电路的第二输出端耦接至所述待测元件的输入端，所述待测元件的输出端耦接至所述第二数据选择电路的第二输入端，所述第二数据选择电路的第一输出端以及第二输出端耦接至后一级所述振荡单元电路的输入端，并通过所述周期测量电路测量所述环路振荡电路的振荡周期，得到所述待测元件的延迟。从而，第一数据选择电路与第二数据选择电路的电路结构对称，可以使第一数据选择电路的电路结构对电路信号的影响通过第二数据选择电路抵消，可以提升测量通过第一数据选择单元、待测元件以及第二数据选择单元构成的所述环路振荡电路得到的振荡周期的准确性，进而可以提升测量得到的所述待测元件的延迟的精确度。

进一步，通过将数据分配器的输出端与数据选择器的输入端耦接，数据选择器的输出端与数据分配器的输入端耦接，可以使数据分配器或者数据选择器的输出端端口对振荡信号的影响可以通过与之耦接的数据选择器或者数据分配器的输入端端口抵消，从而可以降低电路端口对振荡信号的影响，进而可以提升振荡信号的稳定性，可以提升检测得到的振荡周期的精确度，可以提升测量得到的所述待测元件的延迟的精确度。

进一步，通过多次测量跳过偶数个待测元件的振荡周期，并基于多次测量的振荡周期计算跳过的待测元件的延迟，从而可以准确得到待测元件的延迟，提升测量得到的待测元件的延迟的精确度。

附图说明

图1是本发明实施例中一种测量电路的结构示意图；

图2是本发明实施例中一种振荡单元电路的结构示意图；

图3是本发明一具体实施中振荡单元电路的结构示意图；

图4是本发明一具体实施例中测量电路的结构示意图；

图5是本发明实施例中一种测量方法的流程图；

图6是本发明实施例中一种测量振荡周期的方法的流程图；

图7～图10是本发明一具体实施例中振荡信号通过振荡单元电路的路径的示意图；

图11是本发明实施例中一种计算延迟变化量的方法的流程图。

具体实施方式

如背景技术所述，现有测量待测器件的延迟的精确度有待提升。

在本发明实施例中，通过设置振荡控制电路以及多级振荡单元电路，所述振荡单元电路包括第一数据选择电路、待测元件以及第二数据选择电路，所述第一数据选择电路的电路结构与所述第二数据选择电路的电路结构基于所述待测元件对称，使所述第一数据选择电路的第一输出端耦接至所述第二数据选择电路的第一输入端，所述第一数据选择电路的第二输出端耦接至所述待测元件的输入端，所述待测元件的输出端耦接至所述第二数据选择电路的第二输入端，所述第二数据选择电路的第一输出端以及第二输出端耦接至后一级所述振荡单元电路的输入端，并通过所述周期测量电路测量所述环路振荡电路的振荡周期，得到所述待测元件的延迟。从而，第一数据选择电路与第二数据选择电路的电路结构对称，可以使第一数据选择电路的电路结构对电路信号的影响通过第二数据选择电路抵消，进而可以提升测量通过第一数据选择单元、待测元件以及第二数据选择单元构成的所述环路振荡电路得到的振荡周期的准确性，进而可以提升测量得到的所述待测元件的延迟的精确度。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参照图1所示的测量电路的结构示意图，在本发明实施例中，测量电路可以包括：环路振荡电路11以及与环路振荡电路11耦接的周期测量电路12。

其中，环路振荡电路11可以包括振荡控制电路111以及多级振荡单元电路112，第一级所述振荡单元电路112的输入端耦接至所述振荡控制电路111的输出端，所述振荡控制电路111的输入端耦接至最后一级所述振荡单元电路112的输出端，所述振荡控制电路111以及多级所述振荡单元电路112构成环路。

结合参考图1和图2，具体实施中，所述振荡单元电路112可以包括第一数据选择电路21、待测元件22、第二数据选择电路23，所述第一数据选择电路21的电路结构与所述第二数据选择电路23的电路结构基于所述待测元件22对称，所述第一数据选择电路21的第一输出端耦接至所述第二数据选择电路23的第一输入端，所述第一数据选择电路21的第二输出端耦接至所述待测元件22的输入端，所述待测元件22的输出端耦接至所述第二数据选择电路23的第二输入端，所述第二数据选择电路23的第一输出端以及第二输出端耦接至后一级所述振荡单元电路112的输入端，所述第一数据选择电路21以及第二数据选择电路23适于在数据选择控制信号的作用下，控制振荡信号通过或跳过所述待测元件22。

本领域技术人员可以理解的是，此处所述“第一”“第二”仅用于区分不同的电路以及不同电路的不同电路端口，并非对电路结构限制。

在具体实施中，所述第一数据选择电路21的电路结构与所述第二数据选择电路23的电路结构基于所述待测元件22对称可以是基于所述待测元件22对称，也即，在待测元件22的一侧结构按照从待测元件22由近至远的连接方向，与位于待测元件22另一侧的结构按照从待测元件22由近至远的连接方向的元件以及连接方式是一致的，其中“近”与“远”可以通过与待测元件22间隔的元器件数量定义。从而可以使第一数据选择电路21以及第二数据选择电路23电路端口对称，可以使第一数据选择电路21的电路端口对振荡信号的影响通过所述第二数据选择电路23的电路端口抵消，可以提升环路振荡电路11的稳定性，进而可以提升检测得到的振荡周期的精确度。

在具体实施中，所述周期测量电路12适于测量所述环路振荡电路11的振荡周期，并根据所述环路振荡电路11的振荡周期得到所述待测元件22的延迟。

所述环路振荡电路11适于在所述振荡控制电路111的控制端接收的振荡控制信号以及所述数据选择电路的控制端接收的所述数据选择控制信号的作用下，满足起振条件。

其中，基于所述环路振荡电路11的振荡周期得到所述待测元件22的延迟可以参见后文的测量方法，在此不详细解释。

继续参考图2，在本发明另一具体实现中，所述振荡单元电路112还可以包括第一反向型电路器件24，所述第一反向型电路器件24的输入端耦接至所述第二数据选择电路23的第一输出端，所述第一反向型电路器件24的输出端耦接至后一级所述振荡单元电路112的输入端。所述第一反向型电路器件24适于将通过所述第二数据选择电路23的振荡信号取反并输入后一级所述振荡单元电路112。

在具体实施中，所述第一反向型电路器件24可以是反相器、与非门等，还可以为由逻辑门器件形成的具有反相的逻辑关系的组合电路，对此不进行特殊限制，此处仅以反相器为例进行说明。

结合参考图2和图3，在本发明一具体实现中，所述第一数据选择电路21可以包括第一数据分配器DEMUX1、第二数据分配器DEMUX2、第一数据选择器MUX1、第二数据选择器MUX2，所述第二数据选择电路23可以包括第三数据分配器DEMUX3、第四数据分配器DEMUX4、第三数据选择器MUX3、第四数据选择器MUX4。

在具体实施中，所述第一数据分配器DEMUX1、第二数据分配器DEMUX2、第三数据分配器DEMUX3以及第四数据分配器DEMUX4可以是同一型号的数据分配器，适于在控制端S接收的数据选择控制信号的作用下，选择对应所述数据选择控制信号的输出端输出所述数据分配器的输入端输入的振荡信号。例如，参考图3，以第一数据分配器DEMUX1为例，当控制端S的数据选择控制信号为高电平，第一数据分配器DEMUX1选择第二输出端A输出输入端输入的振荡信号，当控制端S的数据选择控制信号为低电平，第一数据分配器DEMUX1选择第一输出端B输出输入端输入的振荡信号。

同理，所述第一数据选择器MUX1、第二数据选择器MUX2、第三数据选择器MUX3以及第四数据选择器MUX4可以是同一型号的数据选择器，适于在控制端S数据选择控制信号的作用下，基于对应所述数据选择控制信号的输入端输入的信号作为所述数据选择器的输出信号。

继续参考图3，在具体实施中，所述第一数据分配器DEMUX1的第一输出端B耦接至所述第一数据选择器MUX1的第二输入端A，所述第一数据分配器DEMUX1的第二输出端A耦接至所述第二数据选择器MUX2的第一输入端B；所述第二数据分配器DEMUX2的第一输出端B耦接至所述第二数据选择器MUX2的第二输入端A；所述第一数据选择器MUX1的输出端作为所述第一数据选择电路21的所述第一输出端；所述第二数据选择器MUX2的输出端作为所述第一数据选择电路21的所述第二输出端；所述第三数据分配器DEMUX3的第二输出端A耦接至所述第三数据选择器MUX3的第一输入端B；所述第四数据分配器DEMUX4的第一输出端B耦接至所述第三数据选择器MUX3的第二输入端A，所述第四数据分配器DEMUX4的第二输出端A耦接至所述第四数据选择器MUX4的第一输入端B；所述第三数据选择器MUX3的输入端作为所述第二数据选择电路23的所述第一输入端；所述第四数据选择器MUX4的输入端作为所述第二数据选择电路23的所述第二输入端。

通过将数据分配器的输出端与数据选择器的输入端耦接，数据选择器的输出端与数据分配器的输入端耦接，可以使数据分配器或者数据选择器的输出端端口对振荡信号的影响可以通过与之耦接的数据选择器或者数据分配器的输入端端口抵消，从而可以降低电路端口对振荡信号的影响，进而可以提升振荡信号的稳定性，可以提升检测得到的振荡周期的精确度，可以提升测量得到的所述待测元件的延迟的精确度。

继续参考图3，在具体实施中，所述待测元件22可以包括第二反向型电路器件。所述第二数据选择器MUX2的输出端耦接至所述第二反向型电路器件的输入端，所述第二反向型电路器件的输出端耦接至所述第四数据分配器DEMUX4的输入端。

在具体实施中，所述第二反向型电路器件可以与前文所述第一反向型电路器件24一致，可以是反相器、与非门等，还可以为由逻辑门器件形成的具有反相的逻辑关系的组合电路等，对此不做限定。

继续参考图1和图2，在具体实施中，所述振荡控制电路111可以包括与非门，所述与非门的输出端与第一级所述振荡单元电路112(图1所示)的输入端耦接，所述与非门的一个输入端耦接至最后一级所述振荡单元电路112的输出端，所述与非门电路的另一个输入端作为所述振荡控制电路111的控制端，适于基于接收的高电平振荡控制信号，控制所述环路振荡电路111进行周期振荡。

在具体实施中，多级所述振荡单元电路112可以包括偶数个所述振荡单元电路112，所述第一数据选择电路21以及所述第二数据选择电路23适于在数据选择控制信号的作用下，控制所述振荡信号跳过或通过偶数个所述第二反向型电路器件。

通过设置偶数个振荡单元电路，在数据选择控制信号的作用下，控制振荡信号跳过或通过偶数个所述第二反向型电路器件，从而可以使环路振荡电路中，振荡信号通过的反向型电路器件的数量为奇数个，满足环路振荡电路的振荡要求，进而使环路振荡电路可以进行周期振荡。

继续参考图1，在本发明一具体实现中，所述环路振荡电路11还可以包括：辅助起振电路113，所述辅助起振电路113串联于所述环路振荡电路11中，适于辅助所述环路振荡电路11中的振荡单元电路112中的待测元件22串联形成的所述环路满足所述环路振荡电路11的起振条件。

在具体实施中，所述辅助起振电路113可以包括第一辅助起振子电路1131和第二辅助起振子电路1132；所述第一辅助起振子电路1131可以包括第三数据选择电路以及第三反向型电路器件，所述第二辅助起振子电路1142可以包括第四数据选择电路以及第四反向型电路器件；所述第三数据选择电路的输入端耦接至所述振荡控制电路的输出端，所述第三数据选择电路的第一输出端耦接至所述第三反向型电路器件的输入端，所述第三反向型电路器件的输出端以及所述第三数据选择电路的第二输出端耦接至后一级所述振荡单元电路112的输入端；所述第四数据选择电路的输出端耦接至所述第四反向型电路器件的输入端，所述第四反向型电路器件的输出端耦接至所述振荡控制电路111的输入端。

在具体实施中，所述第三数据选择电路的控制端接收的数据选择控制信号为低电平信号，所述第四数据选择电路的控制端接收的数据选择控制信号为高电平信号，通过所述第三数据选择电路的振荡信号通过所述第三反向型电路器件接入后一级所述振荡单元电路112，通过所述第四数据选择电路的振荡信号通过所述第四反向型电路器件接入所述振荡控制电路111的输入端，从而可以辅助所述环路满足所述环路振荡电路11的起振条件。

在具体实施中，第三数据选择电路的电路结构与第二数据选择电路23(图3所示)的电路结构一致，第四数据选择电路的电路结构与所述第一数据选择电路(图3所示)的电路结构一致，具体电路结构可以参照前文所述，在此不再赘述。

通过使第三数据选择电路的电路结构与第二数据选择电路的电路结构一致，第四数据选择电路的电路结构与所述第一数据选择电路的电路结构一致，可以使第一级振荡单元电路的第一数据选择电路的电路结构与所述第三数据选择电路的电路结构基于所述第三反向型电路器件对称，使最后一级振荡单元电路的第二数据选择电路的电路结构与所述第四数据选择电路的电路结构基于所述第四反向型电路器件对称，从而可以进一步提升组成的环路振荡电路的对称性，可以进一步提升通过所述环路振荡电路的振荡信号的稳定性。

在本发明另一具体实现中，所述测量电路还可以包括：译码器，所述译码器的输出端耦接至所述数据选择电路的控制端，适于基于接收的选择信号，生成用于控制所述数据选择电路的所述数据选择控制信号。

在具体实施中，译码器的一个输出端可以与数据选择电路的多个数据选择器以及数据分配器的控制端耦接，所述译码器的一个输出端输出的数据选择控制信号可以对所述多个数据选择器以及数据分配器进行控制。例如，以图3中第一数据选择电路21为例，译码器的一个输出端耦接至所述第一数据选择器21的多个数据选择器以及数据分配器的多个控制端S，所述译码器的输出端输出的数据选择控制信号可以同时控制组成所述第一数据选择电路21的第一数据分配器DEMUX1、第二数据分配器DEMUX2、第一数据选择器MUX1、第二数据选择器MUX2，以选择对应所述数据选择控制信号的输入端或者输出端。

在具体实施中，振荡单元电路112(图2所示)可以基于所述译码器输出的数据选择控制信号控制振荡信号通过或跳过所述振荡单元电路112的待测元件22(图2所示)。例如，继续以图3为例，振荡信号通过第一数据分配器DEMUX1的输入端输入，为了控制振荡信号通过待测元件22，可以通过设置译码器输出的数据选择控制信号为高电平信号，选择第一数据分配器DEMUX1的输出端A输出所述振荡信号，选择第二数据选择器MUX2的输入端A为所述第二数据选择器MUX2的输入端，使振荡信号从第一数据分配器DEMUX1的输入端输入，从第二数据选择器MUX2的输出端输出，从而控制振荡信号通过待测元件22；若设置译码器输出的数据选择控制信号为低电平信号，则可以控制振荡信号跳过待测元件22。

需要说明的是，本文中的“高电平”指的是可被识别为数字信号“1”的电平范围，“低电平”指的是可被识别为数字信号“0”的电平范围，二者是相对的概念，其具体电平范围并不做具体限制。

继续参考图1，在具体实施中，所述周期测量电路12可以包括分频器，所述分频器适于将所述环路振荡电路11的输出的振荡信号进行分频以输出分频信号，所述周期测量电路12根据所述分频信号和所述分频器的分频比计算所述测量所述环路振荡电路11的振荡周期。

通过分频器对振荡信号进行分频并输出分频信号，有利于对所述环路振荡电路的振荡周期的测量，从而可以提升测量的便捷性。

在具体实施中，所述周期测量电路12还可以包括缓冲器，所述缓冲器的输入端耦接所述环路振荡电路11的输出端，所述缓冲器的输出端耦接所述分频器的输入端，适于对所述环路振荡电路11的输出端输出的振荡信号进行阻抗匹配和/或波形整形。其中，所述缓冲器可以包括单级反相器或者多个级联的反相器，还可以为其他电路结构，只要可以实现阻抗匹配和/或波形整形、调理即可，对此不做限定。

通过设置缓冲器，可以对环路振荡电路输出的振荡信号进行阻抗匹配和/或波形整形，可以使分频器接收的信号的波形状态接近理想形状，从而可以提升测量得到的振荡周期的准确性，可以提升测量得到的待测元件的延迟的精确度。

图4是本发明具体实施中一种测量电路的电路结构的示意图，以下将参照图4对本发明技术方案进行详细说明。

参考图4，在具体实施中，测量电路可以包括环路振荡电路11以及周期测量电路12，所述周期测量电路12的输入端耦接至所述环路振荡电路11的输出端。当所述环路振荡电路11满足起振条件，进行周期振动时，可以通过所述周期测量电路12测量所述环路振荡电路11的振荡周期。

在具体实施中，周期测量电路12可以包括分频器121，适于将所述环路振荡电路11的输出的振荡信号进行分频以输出分频信号，所述周期测量电路12根据所述分频信号和所述分频器的分频比计算所述测量所述环路振荡电路11的振荡周期。

进一步的，所述周期测量电路12还可以包括缓冲器122，所述缓冲器122的输入端耦接所述环路振荡电路11的输出端，所述缓冲器122的输出端耦接所述分频器121的输入端，适于对所述环路振荡电路11的输出端输出的振荡信号进行阻抗匹配和/或波形整形。

在具体实施中，所述环路振荡电路11可以包括振荡控制电路111以及K级振荡单元电路，第一级所述振荡单元电路的输入端耦接至所述振荡控制电路111的输出端，所述振荡控制电路111的输入端耦接至第K级所述振荡单元电路的输出端，所述振荡控制电路111以及K级所述振荡单元电路构成环路。

在具体实施中，所述振荡单元电路可以包括第一数据选择电路、待测元件、第二数据选择电路，以及第一反向型电路器件，其中，所述第一数据选择电路、第二数据选择电路的电路结构以及与所述待测元件与第一反向型电路器件的连接关系如前文所述，在此不再赘述。

在具体实施中，所述振荡控制电路111可以包括与非门，所述与非门电路的输出端耦接至第一级振荡单元电路的输入端，所述与非门的一个输入端耦接至所述第K级振荡单元电路的输出端，所述与非门的另一个输入端作为所述环路振荡电路11的控制端。在所述控制端输入高电平信号EN时，控制所述环路振荡电路11进行周期振荡。

在具体实施中，所述环路振荡电路11还可以包括辅助起振电路，所述辅助起振电路可以包括第一辅助起振子电路以及第二辅助起振子电路，所述第一辅助起振子电路以及第二辅助起振子电路串联于所述环路振荡电路11中，适于辅助所述环路振荡电路11中的振荡单元电路中的待测元件串联形成的所述环路满足所述环路振荡电路11的起振条件。

在具体实施中，所述测量电路还可以包括译码器13，所述译码器13的输出端连接至所述环路振荡电路11的数据选择电路的控制端，适于基于接收的选择信号IN，生成用于控制所述数据选择电路的所述数据选择控制信号S1-Sn。

通过设置振荡控制电路以及多级振荡单元电路，所述振荡单元电路包括第一数据选择电路、待测元件以及第二数据选择电路，第一数据选择电路与第二数据选择电路的电路结构对称，第一数据选择电路的电路结构对电路信号的影响可以通过第二数据选择电路的电路结构抵消，从而可以提升测量通过第一数据选择单元、待测元件以及第二数据选择单元构成的所述环路振荡电路得到的振荡周期的准确性，进而可以提升测量得到的所述待测元件的延迟的精确度。

本发明实施例还提供一种基于前述测量电路的测量方法，参考图5，在具体实施中，所述测量方法可以包括：

步骤S51，控制环路振荡电路的振荡信号通过或跳过待测元件，在振荡控制电路接收的振荡控制信号作用下，使所述环路振荡电路满足起振条件；

步骤S52，测量所述振荡电路的振荡周期，并根据所述环路振荡电路的振荡周期得到所述待测元件的延迟变化量。

在具体实施中，环路振荡电路可以包括偶数个所述振荡单元电路，所述振荡控制信号可以为高电平信号，步骤S51所述控制环路振荡电路的振荡信号通过或跳过待测元件，在振荡控制电路接收的振荡控制信号作用下，使所述环路振荡电路满足起振条件可以包括：控制所述振荡信号跳过偶数个所述振荡单元电路的待测元件。

在具体实施中，所述振荡信号跳过的偶数个待测元件可以是相邻的偶数个振荡单元电路的待测元件，也可以是不相邻的偶数个振荡单元电路的待测元件。

在具体实施中，所述振荡控制电路可以包括与非门，所述待测元件可以包括反向型电路器件，所述与非门以及偶数个所述反向型电路器件构成的环路满足所述环路振荡电路的起振条件，可以使所述环路振荡电路稳定振荡。

参考图6，在具体实施中，所述控制所述振荡信号跳过偶数个所述振荡单元电路的待测元件可以包括：

步骤S61，控制所述振荡信号通过第i级所述振荡单元电路、第i+1级所述振荡单元电路、第i+2级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T0；

步骤S62，控制所述振荡信号通过第i级所述振荡单元电路的所述待测元件，跳过所述第i+1级所述振荡单元电路以及第i+2级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T1；

步骤S63，控制所述振荡信号通过第i+1级所述振荡单元电路的所述待测元件，跳过所述第i级所述振荡单元电路以及第i+2级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T2；

步骤S64，控制所述振荡信号通过第i+2级所述振荡单元电路的所述待测元件，跳过所述第i级所述振荡单元电路以及第i+1级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T3。

其中，所述i为大于0的整数，以图4所述测量电路为例，i可以是1、2、3、4、5等任意大于0，小于等于k-4的整数。

在具体实施中，对步骤S61～S64的顺序不做限制，按照任意测量顺序均可。

图7～图10本发明实施例中振荡信号通过振荡单元电路的路径的示意图，在不同的数据选择控制信号的作用下，振荡信号通过振荡单元电路的路径不同。在具体实施中，在数据选择控制信号的作用下，步骤S61中振荡信号通过的电路路径参见图7中A所示线路，步骤S62中振荡信号通过的电路路径参见图8中B所示线路，步骤S63中振荡信号通过的电路路径参见图9中C所示线路，步骤S64中振荡信号通过的电路路径参见图10中D所示线路。

需要说明的是，为了进一步提升待测元件的延迟的准确性，同一振荡单元电路的第一数据选择电路以及第二数据选择电路的控制端接收的数据选择控制信号的电平状态相反，例如，第一数据选择电路的控制端接收的数据选择控制信号为高电平信号，第二数据选择电路的控制端接收的数据选择控制信号为低电平信号，从而可以控制振荡信号通过数据选择电路的输出端口保持对称，可以进一步提升振荡信号的稳定性。

结合参考图5和图11，在具体实施中，步骤S52中所述测量所述环路振荡电路的振荡周期，并根据所述环路振荡电路的振荡周期得到所述待测元件的延迟变化量可以包括：

步骤S111，测量所述T0、T1、T2以及T3；

步骤S112，根据公式(T0-T2-T3+T1)/2计算第i级所述振荡单元电路中的所述待测元件的延迟变化量；

步骤S113，根据公式(T0-T1-T3+T2)/2计算第i+1级所述振荡单元电路中的所述待测元件的延迟变化量；

步骤S114，根据公式(T0-T1-T2+T3)/2计算第i+2级所述振荡单元电路中的所述待测元件的延迟变化量。

在具体实施中，对步骤S112～S114的操作顺序不做任何限制，按照任意计算顺序均可。

通过多次测量跳过偶数个待测元件的振荡周期，并基于测量的振荡周期计算所述跳过的待测元件的延迟，从而可以准确得到需要测量的待测元件的延迟，进而可以提升测量得到的待测元件的延迟的精确度。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种测量电路，其特征在于，包括：环路振荡电路以及与所述环路振荡电路耦接的周期测量电路；其中：

所述环路振荡电路包括振荡控制电路以及多级振荡单元电路，第一级所述振荡单元电路的输入端耦接至所述振荡控制电路的输出端，所述振荡控制电路的输入端耦接至最后一级所述振荡单元电路的输出端，所述振荡控制电路以及多级所述振荡单元电路构成环路；

所述振荡单元电路包括第一数据选择电路、待测元件、第二数据选择电路，所述第一数据选择电路的电路结构与所述第二数据选择电路的电路结构基于所述待测元件对称，以使所述第一数据选择电路的电路端口对振荡信号的影响通过所述第二数据选择电路的电路端口抵消，所述第一数据选择电路的第一输出端耦接至所述第二数据选择电路的第一输入端，所述第一数据选择电路的第二输出端耦接至所述待测元件的输入端，所述待测元件的输出端耦接至所述第二数据选择电路的第二输入端，所述第二数据选择电路的第一输出端以及第二输出端耦接至后一级所述振荡单元电路的输入端，所述第一数据选择电路以及所述第二数据选择电路适于在数据选择控制信号的作用下，控制振荡信号通过或跳过所述待测元件；

所述周期测量电路适于测量所述环路振荡电路的振荡周期，并根据所述环路振荡电路的振荡周期得到所述待测元件的延迟；

所述环路振荡电路适于在所述振荡控制电路的控制端接收的振荡控制信号以及所述数据选择电路的控制端接收的所述数据选择控制信号的作用下，满足起振条件。

2.根据权利要求1所述的测量电路，其特征在于，所述第一数据选择电路包括第一数据分配器、第二数据分配器、第一数据选择器、第二数据选择器，所述第二数据选择电路包括第三数据分配器、第四数据分配器、第三数据选择器、第四数据选择器；

所述第一数据分配器的第一输出端耦接至所述第一数据选择器的第二输入端，所述第一数据分配器的第二输出端耦接至所述第二数据选择器的第一输入端；

所述第二数据分配器的第一输出端耦接至所述第二数据选择器的第二输入端；

所述第一数据选择器的输出端作为所述第一数据选择电路的所述第一输出端；

所述第二数据选择器的输出端作为所述第一数据选择电路的所述第二输出端；

所述第三数据分配器的第二输出端耦接至所述第三数据选择器的第一输入端；

所述第四数据分配器的第一输出端耦接至所述第三数据选择器的第二输入端，所述第四数据分配器的第二输出端耦接至所述第四数据选择器的第一输入端；

所述第三数据选择器的输入端作为所述第二数据选择电路的所述第一输入端；

所述第四数据选择器的输入端作为所述第二数据选择电路的所述第二输入端。

3.根据权利要求1所述的测量电路，其特征在于，所述振荡单元电路还包括第一反向型电路器件，所述第一反向型电路器件的输入端耦接至所述第二数据选择电路的第一输出端，所述第一反向型电路器件的输出端耦接至后一级所述振荡单元电路的输入端。

4.根据权利要求1所述的测量电路，其特征在于，还包括：译码器，所述译码器的输出端连接至所述数据选择电路的控制端，适于基于接收的选择信号，生成用于控制所述数据选择电路的所述数据选择控制信号。

5.根据权利要求1所述的测量电路，其特征在于，所述待测元件包括第二反向型电路器件。

6.根据权利要求5所述的测量电路，其特征在于，多级振荡单元电路包括偶数个所述振荡单元电路，所述第一数据选择电路以及所述第二数据选择电路适于在数据选择控制信号的作用下，控制所述振荡信号跳过或通过偶数个所述反向型电路器件。

7.根据权利要求1所述的测量电路，其特征在于，所述环路振荡电路还包括：辅助起振电路，所述辅助起振电路串联于所述环路振荡电路中，适于辅助所述环路振荡电路中的振荡单元电路中的待测元件串联形成的所述环路满足所述环路振荡电路的起振条件。

8.根据权利要求7所述的测量电路，其特征在于，所述辅助起振电路包括第一辅助起振子电路和第二辅助起振子电路；

所述第一辅助起振子电路包括：第三数据选择电路、第三反向型电路器件；

所述第二辅助起振子电路包括：第四数据选择电路、第四反向型电路器件；

所述第三数据选择电路的输入端耦接至所述振荡控制电路的输出端，所述第三数据选择电路的第一输出端耦接至所述第三反向型电路器件的输入端，所述第三反向型电路器件的输出端以及所述第三数据选择电路的第二输出端耦接至后一级所述振荡单元电路的输入端；

所述第四数据选择电路的输出端耦接至所述第四反向型电路器件的输入端，所述第四反向型电路器件的输出端耦接至所述振荡控制电路的输入端；

所述第三数据选择电路的控制端控制信号为低电平信号，所述第四数据选择电路的控制端控制信号为高电平信号，通过所述第三数据选择电路的振荡信号通过所述第三反向型电路器件接入后一级所述振荡单元电路，通过所述第四数据选择电路的振荡信号通过所述第四反向型电路器件接入所述振荡控制电路的输入端。

9.一种基于权利要求1至8任一项所述测量电路的测量方法，其特征在于，包括：

控制环路振荡电路的振荡信号通过或跳过待测元件，在振荡控制电路接收的振荡控制信号作用下，使所述环路振荡电路满足起振条件；

测量所述环路振荡电路的振荡周期，并根据所述环路振荡电路的振荡周期得到所述待测元件的延迟变化量。

10.根据权利要求9所述的测量方法，其特征在于，所述环路振荡电路包括偶数个所述振荡单元电路，所述振荡控制信号为高电平信号，所述控制环路振荡电路的振荡信号通过或跳过待测元件，在振荡控制电路接收的振荡控制信号作用下，使所述环路振荡电路满足起振条件包括：

控制所述振荡信号跳过偶数个所述振荡单元电路的待测元件。

11.根据权利要求10所述的测量方法，其特征在于，所述控制所述振荡信号跳过偶数个所述振荡单元电路的待测元件包括：

控制所述振荡信号通过第i级所述振荡单元电路、第i+1级所述振荡单元电路、第i+2级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T0；

控制所述振荡信号通过第i级所述振荡单元电路的所述待测元件，跳过所述第i+1级所述振荡单元电路以及第i+2级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T1；

控制所述振荡信号通过第i+1级所述振荡单元电路的所述待测元件，跳过所述第i级所述振荡单元电路以及第i+2级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T2；

控制所述振荡信号通过第i+2级所述振荡单元电路的所述待测元件，跳过所述第i级所述振荡单元电路以及第i+1级所述振荡单元电路的所述待测元件，所述环路振荡电路的所述振荡周期为T3；

其中，i为大于0的整数。

12.根据权利要求11所述的测量方法，其特征在于，所述测量所述环路振荡电路的振荡周期，并根据所述环路振荡电路的振荡周期得到所述待测元件的延迟变化量包括：

测量所述T0、T1、T2以及T3；

根据公式(T0-T2-T3+T1)/2计算第i级所述振荡单元电路中的所述待测元件的延迟变化量；

根据公式(T0-T1-T3+T2)/2计算第i+1级所述振荡单元电路中的所述待测元件的延迟变化量；

根据公式(T0-T1-T2+T3)/2计算第i+2级所述振荡单元电路中的所述待测元件的延迟变化量。

Images