Nothing Special   »   [go: up one dir, main page]

CN111377390B - Mems封装结构及其制作方法 - Google Patents

Mems封装结构及其制作方法 Download PDF

Info

Publication number
CN111377390B
CN111377390B CN201811614185.XA CN201811614185A CN111377390B CN 111377390 B CN111377390 B CN 111377390B CN 201811614185 A CN201811614185 A CN 201811614185A CN 111377390 B CN111377390 B CN 111377390B
Authority
CN
China
Prior art keywords
mems
device wafer
electrically connected
conductive plug
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811614185.XA
Other languages
English (en)
Other versions
CN111377390A (zh
Inventor
秦晓珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN201811614185.XA priority Critical patent/CN111377390B/zh
Priority to KR1020217014313A priority patent/KR20210076946A/ko
Priority to PCT/CN2019/115615 priority patent/WO2020134589A1/zh
Priority to US17/419,113 priority patent/US20220063987A1/en
Publication of CN111377390A publication Critical patent/CN111377390A/zh
Application granted granted Critical
Publication of CN111377390B publication Critical patent/CN111377390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/12—Generating the spectrum; Monochromators
    • G01J2003/1213—Filters in general, e.g. dichroic, band
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种MEMS封装结构及其制作方法。所述MEMS封装结构包括MEMS芯片及器件晶圆，MEMS芯片接合于器件晶圆的第一表面，MEMS芯片具有封闭的微腔和用于连接外部电信号的接触垫，器件晶圆中设置有控制单元以及与接触垫和控制单元均电连接的互连结构，在器件晶圆的第二表面设置有与互连结构电连接的再布线层。通过将MEMS芯片和再布线层分别设置在器件晶圆的两侧，有利于缩小MEMS封装结构的尺寸，并且同一器件晶圆上可集成多个具有相同或不同的结构和功能的MEMS芯片。本发明另外提供了一种MEMS封装结构的制作方法。

Description

MEMS封装结构及其制作方法
技术领域
本发明涉及半导体领域，特别涉及一种MEMS封装结构及其制作方法。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。在传感器类MEMS封装结构的市场上，微机电系统(MEMS)芯片在诸如智能手机、健身手环、打印机、汽车、无人机以及VR/AR头戴式设备等产品领域得到了广泛的应用。常用的MEMS芯片有压力传感器、加速度计、陀螺仪、MEMS麦克风、光传感器、催化传感器等等。MEMS芯片与其他芯片通常是利用系统级封装(system inpackage，SIP)进行集成以形成微机电装置。具体而言，通常是在一个晶圆上制作MEMS芯片，而在另一个晶圆上制作控制电路，然后进行集成。目前常用的集成方法主要有两种：一种是将MEMS芯片晶圆和控制电路晶圆分别接合在同一个封装基底上，并利用引线将MEMS芯片晶圆和控制电路晶圆与封装基底上的焊盘键合，从而将控制电路与MEMS芯片电连接；另一种是直接将制作有MEMS芯片晶圆和控制电路晶圆接合，并使它们对应的焊盘形成电连接，进而实现控制电路与MEMS芯片的电连接。
但是，利用上述前一种集成方法制备得到的微机电装置，封装基底上需要预留出焊盘区，通常尺寸较大，不利于整体装置缩小。此外，由于不同功能(或结构)的MEMS芯片制造工艺差别较大，在同一个晶圆上通常仅能制作一种功能(或结构)的MEMS芯片，利用上述后一种集成方法难以在同一晶圆上利用半导体工艺形成多种功能的MEMS芯片，而如果将不同功能的MEMS芯片晶圆分多次集成在不同的控制晶圆上再进行互连，工序复杂，成本高，并且得到的微机电装置尺寸仍然较大。因此，现有集成MEMS芯片的方法和所得到的MEMS封装结构仍不能满足实际应用中对尺寸和功能集成能力的要求。
发明内容
为了缩小MEMS封装结构的尺寸，本发明提供了一种MEMS封装结构及其制作方法。本发明的另一目的是提高MEMS封装结构的功能集成能力。
根据本发明的一个方面，提供了一种MEMS封装结构，包括：
MEMS芯片，所述MEMS芯片具有封闭的微腔和用于连接外部电信号的接触垫；器件晶圆，所述器件晶圆具有彼此相对的第一表面和第二表面，所述MEMS芯片接合于所述第一表面，所述器件晶圆中设置有与所述MEMS芯片对应的控制单元；互连结构，位于所述器件晶圆中，所述互连结构与所述接触垫和所述控制单元均电连接；以及再布线层，设置于所述第二表面，所述再布线层与所述互连结构电连接。
可选的，多个所述MEMS芯片接合于所述第一表面，且多个所述MEMS芯片根据制作工艺区分属于相同或不同的类别。
可选的，多个所述MEMS芯片接合于所述第一表面，且多个所述MEMS芯片根据对应的微腔内的真空度区分属于相同或不同的类别。
可选的，多个所述MEMS芯片接合于所述第一表面，且多个所述MEMS芯片包括陀螺仪、加速度计、惯性传感器、压力传感器、位移传感器、微致动器中的至少一种。
可选的，所述控制单元包括一个或多个MOS晶体管。
可选的，所述互连结构包括：
第一导电插塞和第二导电插塞，所述第一导电插塞至少贯穿部分所述器件晶圆并与所述控制单元电连接，所述第二导电插塞贯穿所述器件晶圆并与所述接触垫电连接，其中，所述再布线层与所述第一导电插塞和所述第二导电插塞均电连接。
可选的，所述器件晶圆中还设置有隔离结构，所述隔离结构位于相邻的MOS晶体管之间，所述第一导电插塞和所述第二导电插塞均贯穿所述隔离结构。
可选的，所述MEMS封装结构还包括：
接合层，所述接合层覆盖所述第一表面，所述MEMS芯片通过所述接合层接合于所述第一表面；以及封装层，所述封装层覆盖所述MEMS芯片和所述接合层。
可选的，所述接合层包括胶黏材料。
可选的，所述胶黏材料包括干膜。
可选的，所述微腔内填充有阻尼气体或者为真空。
可选的，所述再布线层包括再布线以及与所述再布线电连接的焊垫。
根据本发明的另一方面，还提供了一种MEMS封装结构的制作方法，包括以下步骤：
提供MEMS芯片、用于控制所述MEMS芯片的器件晶圆，所述MEMS芯片具有封闭的微腔和用于连接外部电信号的接触垫，所述器件晶圆具有第一表面，所述器件晶圆中形成有控制单元；将所述MEMS芯片接合于所述第一表面；在所述器件晶圆中形成互连结构，所述互连结构与所述接触垫和所述控制单元均电连接；以及形成再布线层于所述器件晶圆的与所述第一表面相对的一侧表面，所述再布线层与所述互连结构电连接。
可选的，将所述MEMS芯片接合于所述第一表面的步骤包括：
形成接合层，利用所述接合层接合所述MEMS芯片与所述第一表面；以及形成封装层，所述封装层覆盖所述MEMS芯片和所述接合层。
可选的，在所述器件晶圆中形成所述互连结构的步骤包括：
在所述器件晶圆中形成第一导电插塞和第二导电插塞，所述第一导电插塞至少贯穿部分所述器件晶圆并与所述控制单元电连接，所述第二导电插塞贯穿所述器件晶圆并与所述接触垫电连接，其中，所述第一导电插塞和所述第二导电插塞的一端在所述器件晶圆的与所述第一表面相对的一侧表面被暴露出来。
可选的，在所述器件晶圆中形成所述互连结构之前，还包括：
从所述器件晶圆的与所述第一表面相对的一侧沿厚度方向减薄所述器件晶圆。
本发明提供的MEMS封装结构，包括MEMS芯片及器件晶圆，每个所述MEMS芯片具有封闭的微腔和用于连接外部电信号的接触垫，所述器件晶圆具有彼此相对的第一表面和第二表面，所述MEMS芯片设置于所述第一表面，所述器件晶圆中设置有与所述接触垫和控制单元均电连接的互连结构，在器件晶圆的第二表面设置有再布线层，所述再布线层与所述互连结构电连接。上述MEMS封装结构实现了MEMS芯片与器件晶圆的电性互连，并且，将MEMS芯片和再布线层分别设置在器件晶圆的两侧表面，有利于缩小MEMS封装结构的尺寸。进一步的，所述MEMS封装结构可以包括多个具有相同或不同的功能及结构的所述MEMS芯片，从而在缩小尺寸的同时有利于提高所述MEMS封装结构的功能集成能力。
本发明提供的MEMS封装结构的制作方法，将MEMS芯片接合于器件晶圆的第一表面，在所述器件晶圆中形成与MEMS芯片的接触垫和器件晶圆中的控制单元均电连接的互连结构，并在器件晶圆的与所述第一表面相对的一侧表面形成再布线层。通过将MEMS芯片和再布线层分别设置在器件晶圆的两侧，有利于缩小MEMS封装结构的尺寸。此外，可将多个具有相同或不同的功能及结构的所述MEMS芯片进行封装集成，在缩小尺寸的同时有利于提高所述MEMS封装结构的功能集成能力。
附图说明
图1是依照本发明一实施例的MEMS封装结构的制作方法提供的器件晶圆和多个MEMS芯片的剖面示意图。
图2是依照本发明一实施例的MEMS封装结构的制作方法利用接合层接合多个MEMS芯片与器件晶圆后的剖面示意图。
图3是依照本发明一实施例的MEMS封装结构的制作方法在形成封装层后的剖面示意图。
图4是依照本发明一实施例的MEMS封装结构的制作方法在减薄衬底后的剖面示意图。
图5是依照本发明一实施例的MEMS封装结构的制作方法在形成互连结构后的剖面示意图。
图6是依照本发明一实施例的MEMS封装结构的制作方法在形成再布线层后的剖面示意图。
附图标记说明：
100-器件晶圆；100a-第一表面；100b-第二表面；101-衬底；102-隔离结构；103-第一介质层；104-第二介质层；210-第一MEMS芯片；211-第一微腔；212-第一接触垫；220-第二MEMS芯片；221-第二微腔；222-第二接触垫；300-互连结构；310-第一导电插塞；320-第二导电插塞；400-再布线层；500-接合层；501-封装层。
具体实施方式
以下结合附图和具体实施例对本发明的MEMS封装结构及其制作方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
下文中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
参照图6，本实施例的MEMS封装结构包括MEMS芯片(如图6中的第一MEMS芯片210和/或第二MEMS芯片220)以及器件晶圆100，所述MEMS芯片具有封闭的微腔和用于连接外部电信号的接触垫(如图6中，第一MEMS芯片210具有第一微腔211和第一接触垫212，第二MEMS芯片220具有第二微腔221和第二接触垫222)，所述器件晶圆100包括第一表面100a和与所述第一表面100b相对的第二表面100b，器件晶圆100中设置有与所述MEMS芯片对应的控制单元以及互连结构300，互连结构300与MEMS芯片的接触垫和器件晶圆中的控制单元均电连接，在器件晶圆100的第二表面100b设置有再布线层400，所述再布线层400与互连结构300电连接。
上述MEMS封装结构可包括多个所述MEMS芯片，器件晶圆100用于控制多个MEMS芯片，其中设置了对应控制多个MEMS芯片200的多个控制单元，以分别驱动接合在其第一表面100a的多个MEMS芯片工作。器件晶圆100可以利用通用的半导体工艺形成，例如，可以在一衬底(例如硅衬底)上制作上述多个控制单元以形成器件晶圆100。
具体的，如图6所示，本实施例中，器件晶圆100可包括衬底101，所述衬底101例如是硅衬底或绝缘体上硅(SOI)衬底等，所述衬底101的材料还可以包括锗、锗化硅、碳化硅、砷化镓、镓化铟或其他Ⅲ、Ⅴ族化合物。所述衬底101优选是易于进行半导体工艺处理或集成的衬底。上述多个控制单元可基于衬底101形成。
每个所述控制单元可包括一个或多个MOS晶体管，相邻的MOS晶体管可通过在器件晶圆100(或衬底101)中设置的隔离结构102以及在衬底101上覆盖的绝缘材料隔离，所述隔离结构102例如是浅沟槽隔离结构(STI)和/或深沟槽隔离结构(DTI)。作为示例，控制单元通过其中一个MOS晶体管的一个源/漏极将控制电信号输出，以控制MEMS芯片。本实施例中，器件晶圆100还包括在衬底101的一侧表面上形成的第一介质层103，控制单元的用于输出控制电信号的一个源/漏极(作为电连接端)设置于第一介质层103中，在衬底101的另一侧表面上形成有第二介质层104，第一介质层103和第二介质层104的材料可包括氧化硅、氮化硅、碳化硅和氮氧化硅等绝缘材料中的至少一种。
方便起见，可将第一介质层103远离衬底101的表面作为器件晶圆100的第一表面100a，而将第二介质层104远离衬底101的表面作为器件晶圆100的第二表面100b。所述衬底101优选是薄型衬底，以减小最终形成的MEMS封装结构的厚度。
为了将MEMS芯片与器件晶圆100中的控制单元形成电气互连，本实施例中，在器件晶圆100中设置了互连结构300，互连结构300与MEMS芯片的接触垫和器件晶圆100中的控制单元均电连接。具体的，参照图6，所述互连结构300可包括第一导电插塞310和第二导电插塞320，所述第一导电插塞310至少贯穿部分所述器件晶圆100并与对应的所述控制单元电连接，所述第二导电插塞320贯穿所述器件晶圆100并与对应的MEMS芯片的接触垫电连接。优选的，上述一导电插塞310和第二导电插塞320均从隔离结构102穿过，以避免或减小对器件晶圆100中控制单元的影响。
多个MEMS芯片可以选自具有相同或不同的功能、用途和结构的MEMS芯片，可以分别利用本领域公知的MEMS芯片的制造工艺在不同的衬底(例如硅晶圆)上制作诸如陀螺仪、加速度计、惯性传感器、压力传感器、位移传感器、微致动器(例如微型马达、微型谐振器、微继电器、微型光/RF开关、光投影显示器、灵巧蒙皮、微型泵/阀)等MEMS器件，然后分割出独立的芯片晶粒作为本实施例中的MEMS芯片。具体实施时，可以根据设计及用途的需要，选择一定数量或多个种类的MEMS芯片设置在器件晶圆100的第一表面100a。例如，可在器件晶圆100的第一表面100a上接合一种或者多种传感性能的MEMS芯片。可以理解，本实施例重点说明的是包括器件晶圆100及在其第一表面100a设置了MEMS芯片的MEMS封装结构，但并不表示本实施例的MEMS封装结构仅包括上述部件，器件晶圆100上也可以设置/接合有其他芯片(例如存储芯片、通讯芯片、处理器芯片等等)，或者设置有其他器件(例如功率器件、双极型器件、电阻、电容等等)，本领域公知的器件和连接关系也可包含在其中。并且，器件晶圆100上所接合的MEMS芯片并不局限于一个，也可以是两个或三个以上，且这些MEMS芯片的结构和/或种类也可以根据需要作相应变化。
为了提高MEMS封装结构的功能集成能力，优选的，上述多个MEMS芯片根据制作工艺区分属于相同或不同的类别，此处两类MEMS芯片的制作工艺不完全相同，在另一实施例中，多个MEMS芯片根据对应的微腔内的真空度区分属于相同或不同的类别，例如，其中两个MEMS芯片对应的微腔内的真空度的比值可大于或等于10。在又一实施例中，多个所述MEMS芯片可包括陀螺仪、加速度计、惯性传感器、压力传感器、位移传感器、微致动器中的至少一种。根据需要，MEMS芯片的微腔内也可以是真空状态或者填充阻尼气体(damping gas)。图6中的第一MEMS芯片210例如是陀螺仪，第二MEMS芯片220例如是加速度计。
本实施例的MEMS封装结构还可包括接合层500，接合层500用于将上述MEMS芯片(例如第一MEMS芯片210和/或第二MEMS芯片220)与器件晶圆100接合固定。所述接合层500覆盖器件晶圆100的第一表面100a，上述MEMS芯片通过所述接合层500接合于器件晶圆100的第一表面100a。
接合层500的材料可包括氧化物或其他合适的材料。例如，接合层500可以是键合材料，以通过熔融键合(fusing bonding)或真空键合等方式将上述MEMS芯片与器件晶圆100的第一表面100a键合在一起。接合层500还可以包括胶黏材料，例如包括粘片膜(DieAttach Film，DAF)或干膜(dryfilm)，以通过粘接方式将上述MEMS芯片与器件晶圆100接合在一起。以干膜为例，其是一种具有粘性的光致抗蚀膜，通过紫外线的照射后能够发生聚合反应形成一种稳定的物质附着于粘着面上，干膜可以覆盖部分或全部第一表面100a，具有阻挡电镀和蚀刻的优点。为了方便在第二表面100b一侧进行互连，上述MEMS芯片优选以接触垫朝向器件晶圆100的接合面的方位进行接合，本实施例中以器件晶圆100的第一表面100a作为接合面，在另一实施例中，第二表面100b也可以也可以作为接合面。
本实施例的MEMS封装结构可包括封装层501，所述封装层501覆盖器件晶圆100上接合的MEMS芯片和上述接合层500。封装层501设置于器件晶圆100的第一表面100a一侧，可以使所述MEMS芯片在器件晶圆100上更加稳固，并避免所述MEMS芯片受到外部损伤。所述封装层501例如是塑封材料层，例如可通过注塑工艺将多个MEMS芯片之间的间隙填满并将上述多个MEMS芯片固定在接合层500上。所述封装层501可采用在成型过程中能软化或流动、即具有可塑性的材料，以制成一定形状，所述封装层501的材料还可发生化学反应而交联固化，作为示例，所述封装层501的材料可以包括酚醛树脂、脲醛树脂、甲醛树脂、环氧树脂、聚氨酯等热固性树脂中的至少一种，其中，较佳地使用环氧树脂作为封装层501的材料，其中环氧树脂中可包括填料物质，还可包括各种添加剂(例如，固化剂、改性剂、脱模剂、热色剂、阻燃剂等)，例如以酚醛树脂作为固化剂，以固体颗粒(例如硅微粉)等作为填料。
本实施例的MEMS封装结构还包括在器件晶圆100的第二表面100b设置的再布线层400，再布线层400可采用导电材料，以与上述互连结构300电连接。具体的，如图6所示，再布线层400可通过覆盖第一导电插塞310和第二导电插塞320的部分与互连结构300电连接。
优选的，所述再布线层400可包括再布线以及与所述再布线电连接的焊垫(I/Opad)(未示出)，所述焊垫用于与其它外部信号或装置连接，以对所述再布线传输的电信号进行处理或控制。
上述MEMS封装结构将MEMS芯片与器件晶圆100集成，并将再布线层400设置在与接合方向相对的另一侧，有利于缩小整体MEMS封装结构的尺寸。进一步的，再布线层400可包括再布线以及与所述再布线电连接的焊垫，将焊垫设置于第二表面100b也有利于减小MEMS封装结构的尺寸。进一步的，同一器件晶圆100上可集成多个MEMS芯片，多个MEMS芯片可以对应于相同或不同的功能(用途)及结构，有助于提高MEMS封装结构的功能集成能力。
本发明实施例还包括一种MEMS封装结构的制作方法，可以用于制作上述MEMS封装结构。所述MEMS封装结构的制作方法包括以下步骤：
第一步骤：提供MEMS芯片、用于控制所述MEMS芯片的器件晶圆，所述MEMS芯片具有封闭的微腔和用于连接外部电信号的接触垫，所述器件晶圆具有第一表面，所述器件晶圆中形成有控制单元；
第二步骤：将所述MEMS芯片接合于所述第一表面；
第三步骤：在所述器件晶圆中形成互连结构，所述互连结构与所述接触垫和所述控制单元均电连接；
第四步骤：形成再布线层于所述器件晶圆的与所述第一表面相对的一侧表面，所述再布线层与所述互连结构电连接。
以下结合图1至图6对本发明实施例的MEMS封装结构的制作方法进行详细说明。
图1是依照本发明一实施例的MEMS封装结构的制作方法提供的器件晶圆和多个MEMS芯片的剖面示意图。参照图1，首先执行第一步骤，提供MEMS芯片和用于控制所述MEMS芯片的器件晶圆100，所述MEMS芯片具有封闭的微腔和用于连接外部电信号的接触垫，所述器件晶圆100具有第一表面100a，所述器件晶圆100中形成有控制单元。本实施例中，同一器件晶圆100上要集成的MEMS芯片可以不止一个，对应的器件晶圆100中的控制单元也可不止一个。所述器件晶圆100通常为平板状，多个控制单元可并列排布在器件晶圆100中。
本实施例的器件晶圆100可包括衬底101，所述衬底101例如是硅衬底或绝缘体上硅(SOI)衬底等。可以利用成熟的半导体制程，基于衬底101形成多个控制单元，以便于后续控制多个MEMS芯片。每个所述控制单元可以是一组CMOS控制电路，例如，每个控制单元可包括一个或多个MOS晶体管，相邻的MOS晶体管可通过在衬底101(或器件晶圆100)中设置的隔离结构102以及在衬底101上覆盖的绝缘材料隔离，所述隔离结构102例如是浅沟槽隔离结构(STI)和/或深沟槽隔离结构(DTI)。器件晶圆100还可包括在衬底101的一侧表面上形成的第一介质层103，每个控制单元的用于输出控制电信号的连接端可设置于第一介质层103中，方便起见，可将第一介质层103的远离所述衬底101的表面作为器件晶圆100的第一表面100a。器件晶圆100可利用本领域公开的方法制作。
多个MEMS芯片可选自具有相同或不同的功能、用途及结构的MEMS芯片，本实施例中，为了使MEMS封装结构具备多种用途或功能，待集成的多个MEMS芯片优选选自两种或两种以上的类别，例如多个MEMS芯片可选自陀螺仪、加速度计、惯性传感器、压力传感器、流量传感器、位移传感器和微致动器中的至少两种，或者也可选自电场传感器、电场强度传感器、电流传感器、磁通传感器和磁场强度传感器中的至少两种。本实施例中，每个MEMS芯片可以是一独立的芯片(或晶粒)，并具有作为传感部件的封闭的微腔以及用于接入外部电信号(以控制使MEMS芯片工作)的接触垫。MEMS芯片的微腔内可以是高真空或低真空的环境，或者也可填充有阻尼气体(damping gas)。
参照图1，作为示例，多个MEMS芯片包括第一MEMS芯片210和第二MEMS芯片220，所述第一MEMS芯片210例如是陀螺仪，所述第二MEMS芯片220例如是加速度计。可以理解，虽然图1中仅示出了两个MEMS芯片，但本实施例的MEMS封装结构也可以应用于包括一个或两个以上的MEMS芯片的情形。
具体的，第一MEMS芯片210包括作为传感部件的第一微腔211以及用于接入外部电信号的第一接触垫212，第二MEMS芯片220包括作为传感部件的第二微腔221以及用于接入外部电信号的第二接触垫222。第一接触垫212和第二接触垫222在对应的MEMS芯片表面被暴露出来。MEMS芯片的制作方法可利用本领域公开的方法制作。
图2是依照本发明一实施例的MEMS封装结构的制作方法利用接合层接合所述多个MEMS芯片与所述器件晶圆后的剖面示意图。参照图2，执行第二步骤，将所述MEMS芯片接合于器件晶圆100的第一表面100a。如果是多个MEMS芯片，则多个MEMS芯片在所述第一表面100a上并列排布。
具体的，可形成接合层500于器件晶圆100的第一表面100a，利用所述接合层500接合所述MEMS芯片与所述第一表面100a。本实施例中，接合层500覆盖于器件晶圆100的第一表面100a。
在一种实施方式中，可以采用键合方式诸如熔融键合、真空键合的方法使器件晶圆100与所述多个MEMS芯片键合在一起，此处所述接合层500的材料为键合材料(例如氧化硅)；在另一种实施方式中，可以采用接合且光(或热)固化的方式使器件晶圆100与所述MEMS芯片粘接在一起，此处所述接合层500可包括胶黏材料，具体可选用粘片膜或干膜。多个MEMS芯片可以逐个进行接合，也可以通过部分或全部先贴合在一载板上，再分批或同时与器件晶圆100接合。为了方便在器件晶圆100的远离接合面的一侧进行互连及再布线，多个MEMS芯片优选以接触垫朝向器件晶圆100的接合面(本实施例例如是第一表面100a)的方位进行接合。
为了避免接合在器件晶圆100上的MEMS芯片受到外部因素(例如水汽、氧气、碰撞、刻蚀以及电镀等)的影响，以及使MEMS芯片更稳固，本实施例的MEMS封装结构的制作方法在进行第三步骤之前，还包括在器件晶圆100的第一表面100a一侧形成封装层的步骤。
图3是依照本发明一实施例的MEMS封装结构的制作方法在形成封装层后的剖面示意图。参照图3，在将MEMS芯片通过接合层500接合于器件晶圆100的第一表面100a后，还在器件晶圆100上形成了封装层501。所述封装层501覆盖第一表面100a上的MEMS芯片和接合层500。封装层501可包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅等无机绝缘材料，也可包括诸如聚碳酸脂、聚对苯二甲酸乙二醇酯、聚醚砜、聚苯醚、聚酰胺、聚醚酰亚胺、甲基丙烯酸树脂或环聚烯烃系树脂等热塑性树脂，也可包括诸如环氧树脂、酚醛树脂、脲醛树脂、甲醛树脂、聚氨酯、亚克力树脂、乙烯酯树脂、酰亚胺类树脂、尿素树脂或三聚氰胺树脂等热固性树脂，也可包括诸如聚苯乙烯、聚丙烯腈等有机绝缘材料。封装层501可通过例如化学气相沉积工艺或者注塑工艺形成。优选地，在制作所述封装层501的过程中，还可包括在器件晶圆100的形成有所述接合层500的一侧进行平坦化处理的步骤，以使封装层501的顶表面平坦(例如平行于第一表面100a)，以在后续形成互连结构及再布线层的过程中利用封装层501作为支撑面。
图4是依照本发明一实施例的MEMS封装结构的制作方法在减薄器件晶圆后的剖面示意图。为了减小MEMS封装结构的尺寸，在执行第三步骤之前，本实施例的MEMS封装结构的制作方法还可包括：从器件晶圆100的与第一表面100a相对的一侧沿厚度方向减薄器件晶圆100。
可采用背部研磨工艺、湿法刻蚀工艺或氢离子注入等工艺减薄器件晶圆100。本实施例中，可以通过从与第一表面100a相对的一侧减薄衬底101，衬底101减薄的位置可与隔离结构102在衬底101中的底部齐平。
为了优化减薄后的表面，提高后续形成的再布线层的附着力以及减少表面缺陷，在减薄衬底101之后，可在器件晶圆100的减薄后的表面上沉积介质材料，以形成如图4中的第二介质层104，第二介质层104覆盖器件晶圆100的经减薄后的表面。方便起见，以下以第二介质层104远离器件晶圆100的第一表面100a的一侧表面作为器件晶圆100的第二表面100b。
图5是依照本发明一实施例的MEMS封装结构的制作方法在形成互连结构后的剖面示意图。参照图5，接着执行第三步骤，在所述器件晶圆100中形成互连结构300，所述互连结构300与所述接触垫和所述控制单元均电连接。可以理解，为了体现与上述步骤的关联，器件晶圆100并没有示意为翻转之后的方位，但本实施例执行第三步骤、第四步骤的工艺也可利用封装层501的远离第一表面100a的一侧表面作为支撑面，将器件晶圆100翻转之后进行。
互连结构300可包括在器件晶圆100中形成的一个以上的电接触、电连接件以及连接它们中任意两个的电连接线，本实施例中，互连结构300包括在所述器件晶圆300中形成的第一导电插塞310和第二导电插塞320。在集成多个MEMS芯片时，第一导电插塞310和第二导电插塞320也可以是多个。每个所述第一导电插塞310至少贯穿部分所述器件晶圆100并与对应的所述控制单元电连接，所述第二导电插塞320贯穿所述器件晶圆100并与对应的MEMS芯片的接触垫电连接，其中，所述多个第一导电插塞310和所述多个第二导电插塞320的一端在所述器件晶圆100的与所述第一表面100a相对的一侧表面(如图5中的第二表面100b)被暴露出来。从而，互连结构300与多个MEMS芯片的接触垫和器件晶圆100中的多个控制单元形成了电连接，并具有在器件晶圆100的第二表面100b上的电接触。
第一导电插塞310和第二导电插塞320可以利用本领域公开的方法形成。作为示例，可包括以下过程：首先，在器件晶圆100中利用光罩及刻蚀工艺形成第一通孔和第二通孔，具体使所述第一通孔贯穿部分器件晶圆100以从第二表面100b一侧暴露出每个控制单元的电连接端，所述第二通孔贯穿器件晶圆100和接合层500以从第二表面100b一侧暴露出对应的MEMS芯片的接触垫，在形成上述第一通孔和第二通孔时，优选从器件晶圆100的隔离结构102区域穿过，以减小或避免对控制单元的影响；然后，在上述第一通孔和第二通孔中填充导电材料以分别形成第一导电插塞310和第二导电插塞320，填充导电材料可利用物理气相沉积(PVD)、化学气相沉积(CVD)或者电镀工艺等本领域公开的方法，所述导电材料可选择含有钴、钼、铝、铜、钨等元素的金属或合金，所述导电材料还可以选择金属硅化物(如硅化钛、硅化钨、硅化钴等)、金属氮化物(如氮化钛)或者掺杂多晶硅等等。但形成第一导电插塞310和第二导电插塞320并不限于上述方法，例如，在另一实施例中，也可以在形成第一通孔继而填充导电材料以得到第一导电插塞310后，再形成第二通孔继而填充导电材料以得到第二导电插塞320。此外，在形成上述第一导电插塞310和第二导电插塞320后，可以利用CMP工艺去除覆盖在第二表面100b上的导电材料。
图6是依照本发明一实施例的MEMS封装结构的制作方法在形成再布线层后的剖面示意图。参照图6，接着执行第四步骤，形成再布线层400于所述器件晶圆100的与所述第一表面100a相对的一侧表面(本实施例中为器件晶圆100的第二表面100b)，所述再布线层400与所述互连结构300电连接。
具体的，上述再布线层400可覆盖于所述第二介质层104上，并与上述第一导电插塞310和第二导电插塞320接触，从而与互连结构300电连接。再布线层400的形成过程例如是先在器件晶圆100的第二表面100b沉积金属层，金属层可以利用物理气相沉积(PVD)工艺、原子层沉积(ALD)或者化学气相沉积(CVD)工艺形成，然后进行图形化处理以形成再布线层400。再布线层400可采用与第一导电插塞310或第二导电插塞320相同的材料。
上述再布线层400进一步可包括再布线以及与所述再布线电连接的焊垫，再布线通过与互连结构300电连接以使MEMS芯片和器件晶圆100的电气互连引出至与器件晶圆的远离MEMS芯片的一侧。与所述再布线电连接的焊垫可用于再布线层400与其他外部信号或装置连接，以对再布线传输的电信号进行处理或控制。
本实施例的MEMS封装结构的形成方法，将MEMS芯片接合于器件晶圆100的第一表面100a，在所述器件晶圆100中形成与MEMS芯片的接触垫和器件晶圆100中的控制单元均电连接的互连结构300，并在器件晶圆100的与所述第一表面100a相对的一侧表面形成再布线层400。通过将MEMS芯片和再布线层400分别设置在器件晶圆100的两侧，有利于缩小MEMS封装结构的尺寸。此外，可将多个具有相同或不同的功能(或用途)及结构的所述MEMS芯片与同一器件晶圆进行封装集成，有利于满足实际应用中对包括MEMS芯片的MEMS封装结构的集成度、便携性和高性能的要求。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种MEMS封装结构，其特征在于，包括：
MEMS芯片，所述MEMS芯片具有封闭的微腔和用于连接外部电信号的接触垫；
器件晶圆，所述器件晶圆具有彼此相对的第一表面和第二表面，所述MEMS芯片接合于所述第一表面，所述器件晶圆中设置有与所述MEMS芯片对应的控制单元；
互连结构，位于所述器件晶圆中，所述互连结构与所述接触垫和所述控制单元均电连接；以及
再布线层，设置于所述第二表面，所述再布线层与所述互连结构电连接。
2.如权利要求1所述的MEMS封装结构，其特征在于，多个所述MEMS芯片设置于所述第一表面，且多个所述MEMS芯片根据制作工艺区分属于相同或不同的类别。
3.如权利要求1所述的MEMS封装结构，其特征在于，多个所述MEMS芯片设置于所述第一表面，且多个所述MEMS芯片根据对应的微腔内的真空度区分属于相同或不同的类别。
4.如权利要求1所述的MEMS封装结构，其特征在于，多个所述MEMS芯片设置于所述第一表面，且多个所述MEMS芯片包括陀螺仪、加速度计、惯性传感器、压力传感器、位移传感器、微致动器中的至少一种。
5.如权利要求1所述的MEMS封装结构，其特征在于，所述控制单元包括一个或多个MOS晶体管。
6.如权利要求5所述的MEMS封装结构，其特征在于，所述互连结构包括：
第一导电插塞和第二导电插塞，所述第一导电插塞至少贯穿部分所述器件晶圆并与所述控制单元电连接，所述第二导电插塞贯穿所述器件晶圆并与所述接触垫电连接，其中，所述再布线层与所述第一导电插塞和所述第二导电插塞均电连接。
7.如权利要求6所述的MEMS封装结构，其特征在于，所述器件晶圆中还设置有隔离结构，所述隔离结构位于相邻的MOS晶体管之间，所述第一导电插塞和所述第二导电插塞均贯穿所述隔离结构。
8.如权利要求1所述的MEMS封装结构，其特征在于，还包括：
接合层，所述接合层覆盖所述第一表面，所述MEMS芯片通过所述接合层接合于所述第一表面；以及
封装层，所述封装层覆盖所述MEMS芯片和所述接合层。
9.如权利要求8所述的MEMS封装结构，其特征在于，所述接合层包括胶黏材料。
10.如权利要求9所述的MEMS封装结构，其特征在于，所述胶黏材料包括干膜。
11.如权利要求1所述的MEMS封装结构，其特征在于，所述微腔内填充有阻尼气体或者为真空。
12.如权利要求1所述的MEMS封装结构，其特征在于，所述再布线层包括再布线以及与所述再布线电连接的焊垫。
13.一种MEMS封装结构的制作方法，其特征在于，包括：
提供MEMS芯片和用于控制所述MEMS芯片的器件晶圆，所述MEMS芯片具有封闭的微腔和用于连接外部电信号的接触垫，所述器件晶圆具有第一表面，所述器件晶圆中形成有控制单元；
将所述MEMS芯片接合于所述第一表面；
在所述器件晶圆中形成互连结构，所述互连结构与所述接触垫和所述控制单元均电连接；以及
形成再布线层于所述器件晶圆的与所述第一表面相对的一侧表面，所述再布线层与所述互连结构电连接。
14.如权利要求13所述的MEMS封装结构的制作方法，其特征在于，将所述MEMS芯片接合于所述第一表面的步骤包括：
形成接合层，利用所述接合层接合所述MEMS芯片与所述第一表面；以及
形成封装层，所述封装层覆盖所述MEMS芯片和所述接合层。
15.如权利要求13所述的MEMS封装结构的制作方法，其特征在于，在所述器件晶圆中形成所述互连结构的步骤包括：
在所述器件晶圆中形成第一导电插塞和第二导电插塞，所述第一导电插塞至少贯穿部分所述器件晶圆并与所述控制单元电连接，所述第二导电插塞贯穿所述器件晶圆并与所述接触垫电连接，其中，所述第一导电插塞和所述第二导电插塞的一端在所述器件晶圆的与所述第一表面相对的一侧表面被暴露出来。
16.如权利要求13所述的MEMS封装结构的制作方法，其特征在于，在所述器件晶圆中形成所述互连结构之前，还包括：
从所述器件晶圆的与所述第一表面相对的一侧沿厚度方向减薄所述器件晶圆。
CN201811614185.XA 2018-12-27 2018-12-27 Mems封装结构及其制作方法 Active CN111377390B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811614185.XA CN111377390B (zh) 2018-12-27 2018-12-27 Mems封装结构及其制作方法
KR1020217014313A KR20210076946A (ko) 2018-12-27 2019-11-05 Mems 패키징 구조 및 이의 제조 방법
PCT/CN2019/115615 WO2020134589A1 (zh) 2018-12-27 2019-11-05 Mems封装结构及其制作方法
US17/419,113 US20220063987A1 (en) 2018-12-27 2019-11-05 Mems packaging structure and fabrication method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811614185.XA CN111377390B (zh) 2018-12-27 2018-12-27 Mems封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN111377390A CN111377390A (zh) 2020-07-07
CN111377390B true CN111377390B (zh) 2023-04-07

Family

ID=71126198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811614185.XA Active CN111377390B (zh) 2018-12-27 2018-12-27 Mems封装结构及其制作方法

Country Status (4)

Country Link
US (1) US20220063987A1 (zh)
KR (1) KR20210076946A (zh)
CN (1) CN111377390B (zh)
WO (1) WO2020134589A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111377394B (zh) * 2018-12-27 2023-08-25 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
CN112179409A (zh) * 2020-09-22 2021-01-05 青岛歌尔智能传感器有限公司 组合传感器及其制作方法、以及电子设备
CN112479152B (zh) * 2020-12-11 2021-11-09 重庆忽米网络科技有限公司 一种基于微机电传感器融合的集成式状态监测边缘计算器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011045929A1 (ja) * 2009-10-14 2013-03-04 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
CN104603945A (zh) * 2013-06-28 2015-05-06 英特尔Ip公司 专用集成电路(asic)上的微机电系统(mems)
CN108063126A (zh) * 2017-12-29 2018-05-22 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN108862185A (zh) * 2017-05-10 2018-11-23 英飞凌科技股份有限公司 制造晶圆级封装的mems组件的方法和mems组件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103765579B (zh) * 2011-06-30 2017-10-31 村田电子有限公司 系统级封装器件的制造方法和系统级封装器件
JP5914010B2 (ja) * 2012-01-30 2016-05-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9352956B2 (en) * 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9809446B1 (en) * 2016-05-09 2017-11-07 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
CN108346588B (zh) * 2017-09-30 2020-12-04 中芯集成电路（宁波）有限公司 一种晶圆级系统封装方法以及封装结构
CN207973508U (zh) * 2017-12-29 2018-10-16 中芯长电半导体（江阴）有限公司 一种mems晶圆级封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011045929A1 (ja) * 2009-10-14 2013-03-04 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
CN104603945A (zh) * 2013-06-28 2015-05-06 英特尔Ip公司 专用集成电路(asic)上的微机电系统(mems)
CN108862185A (zh) * 2017-05-10 2018-11-23 英飞凌科技股份有限公司 制造晶圆级封装的mems组件的方法和mems组件
CN108063126A (zh) * 2017-12-29 2018-05-22 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法

Also Published As

Publication number Publication date
CN111377390A (zh) 2020-07-07
WO2020134589A1 (zh) 2020-07-02
US20220063987A1 (en) 2022-03-03
KR20210076946A (ko) 2021-06-24

Similar Documents

Publication Publication Date Title
CN111377393B (zh) Mems封装结构及其制作方法
CN111377395B (zh) Mems封装结构及其制作方法
CN108346588B (zh) 一种晶圆级系统封装方法以及封装结构
KR101632249B1 (ko) 멀티 다이 패키지 구조들
CN111377391B (zh) Mems封装结构及其制作方法
US20160229685A1 (en) Mems components and method of wafer-level manufacturing thereof
CN111362228B (zh) 封装方法及封装结构
CN111377390B (zh) Mems封装结构及其制作方法
CN109860064B (zh) 一种晶圆级系统封装方法以及封装结构
CN111377392B (zh) Mems封装结构及其制作方法
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
CN109665487B (zh) 一种mems器件晶圆级系统封装方法以及封装结构
CN111348613B (zh) 封装方法及封装结构
US11667518B2 (en) MEMS packaging structure and manufacturing method therefor
CN113526453B (zh) 一种mems封装结构及其制作方法
CN113526454A (zh) 一种mems封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant