CN111348613B - 封装方法及封装结构 - Google Patents
封装方法及封装结构 Download PDFInfo
- Publication number
- CN111348613B CN111348613B CN201811572256.4A CN201811572256A CN111348613B CN 111348613 B CN111348613 B CN 111348613B CN 201811572256 A CN201811572256 A CN 201811572256A CN 111348613 B CN111348613 B CN 111348613B
- Authority
- CN
- China
- Prior art keywords
- wafer
- connection terminal
- electrical connection
- substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 77
- 235000012431 wafers Nutrition 0.000 claims description 379
- 239000010410 layer Substances 0.000 claims description 133
- 239000000758 substrate Substances 0.000 claims description 115
- 229910052751 metal Inorganic materials 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 73
- 238000005538 encapsulation Methods 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 13
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 230000000712 assembly Effects 0.000 claims description 4
- 238000000429 assembly Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 238000012536 packaging technology Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 36
- 230000010354 integration Effects 0.000 abstract description 10
- 239000000306 component Substances 0.000 description 100
- 230000008569 process Effects 0.000 description 37
- 239000004065 semiconductor Substances 0.000 description 16
- 239000000047 product Substances 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000012858 packaging process Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000009461 vacuum packaging Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 230000004927 fusion Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000005011 phenolic resin Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- 229920000877 Melamine resin Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229920001807 Urea-formaldehyde Polymers 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 238000005389 semiconductor device fabrication Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101100295776 Drosophila melanogaster onecut gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- GZCGUPFRVQAUEE-SLPGGIOYSA-N aldehydo-D-glucose Chemical compound OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C=O GZCGUPFRVQAUEE-SLPGGIOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 239000006082 mold release agent Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种封装方法及封装结构，所述封装方法，首先采用晶圆级封装方式将具有第一电学连接端点、第一器件组件的第一晶圆和具有第二电学连接端点、第二器件组件的第二晶圆键合，并进行切割而形成呈阶梯型的晶片，且该晶片中的第二电学连接端点和第一电学连接端点呈阶梯状分布，再将所述晶片键合到具有第三电学连接端点和第三器件组件的第三晶圆上，且该晶片暴露出所述第三电学连接端点，由此使得第一电学连接端点、第二电学连接端点和第三电学连接端点依次呈阶梯状分布，由此，可以降低重布线结构的制作工艺难度和封装成本，且能实现一种多种器件集成封装的三维封装方案，有利于提高产品集成度。
Description
技术领域
本发明涉及封装技术领域，尤其涉及一种封装方法及封装结构。
背景技术
微机电系统((Micro-Electro-Mechanical System，MEMS)器件具有小型化、集成化、高性能、低成本的特点，已广泛用于汽车、航空航天、卫星导航、信号处理、生物学等领域。但多数MEMS器件需要在真空环境或者惰性气体气密环境下工作，然而管壳级的真空封装成本高，不能满足MEMS器件低成本需求。近年来，随着MEMS器件的发展，逐渐发展起来晶圆级真空封装工艺技术，极大地降低了MEMS器件封装成本。
请参考图1所示，一种采用两片晶圆对MEMS器件进行晶圆级真空封装方法包括如下步骤：首先，将具有凹槽103结构的盖帽晶圆(Cap wafer)104与制备完MEMS器件102的待封装晶圆101进行对准；然后，在真空环境下将盖帽晶圆104向下与待封装晶圆101进行键合，盖帽晶圆104用来完成器件的封盖，且凹槽103构成MEMS器件102的封装空腔，由此完成对该MEMS器件102的晶圆级真空封装；之后，再通过划片形成独立的封装好的MEMS器件。
请参考图2所示，另一种采用三片晶圆对MEMS器件进行晶圆级真空封装方法包括如下步骤：首先，在真空环境下，将制备完MEMS器件102的待封装晶圆101的第二面与一具有CMOS元件100a的CMOS晶圆100对准并键合；然后，在真空环境下，将一具有凹槽103结构的盖帽晶圆104与所述待封装晶圆101的第一面进行对准并键合，通过凹槽103构成MEMS器件102的封装空腔，从而完成对该MEMS器件102的晶圆级真空封装；之后，再通过划片形成独立的封装好的MEMS器件。
研究发现，上述两种MEMS器件的封装方法存在以下缺陷：
1、封装成本较高，不能满足市场竞争；
2、需在图1所示的盖帽晶圆104或图2所述的CMOS晶圆100上制备所有需要外露的电学连接端点，增加了这些电学连接端点及其上连接的重布线层的制作工艺难度，降低了重布线结构的电气可靠性；
3、需要在一个待封装晶圆101上制作所需的MEMS器件的所有部分或者制备所需要的各种MEMS器件，以及需要在图1所示的待封装晶圆101或图2所示的CMOS晶圆100上制备支持所述MEMS器件操作的所有电路结构，当MEMS器件趋于复杂化时，制作工艺难度越来越大。
发明内容
本发明的目的在于提供一种封装方法及封装结构，有利于简化重布线层的制作工艺，降低器件制作工艺难度以及封装成本，提高电气连接性能和产品集成度。
为了实现上述目的，本发明提供一种封装方法，包括以下步骤：
提供一具有第一器件组件的第一晶圆和一具有第二器件组件的第二晶圆，所述第一晶圆具有相背设置的第一面和第二面，且所述第一晶圆的第一面上具有与所述第一器件组件电连接的第一电学连接端点，所述第二晶圆具有相背设置的第一面和第二面，且所述第二晶圆的第一面上设有与所述第二器件组件电连接的第二电学连接端点；
键合所述第一晶圆的第二面和所述第二晶圆的第一面，以形成晶圆堆叠结构，且所述第一电学连接端点与所述第二电学连接端点在所述第二晶圆的第一面上的投影相互错开；
切割所述晶圆堆叠结构，以形成呈阶梯型的晶片，所述晶片包括第一晶圆部分和第二晶圆部分，所述第一晶圆部分具有所述第一器件组件和电连接所述第一器件组件的所述第一电学连接端点，所述第二晶圆部分具有所述第二器件组件和电连接所述第二器件组件的所述第二电学连接端点，且所述第二电学连接端点和所述第一晶圆部分在所述第二晶圆部分的第一面上的投影相互错开；
提供一具有第三器件组件的第三晶圆，所述第三晶圆具有一键合表面，所述键合表面上具有与所述第三器件组件电连接的第三电学连接端点，将所述晶片键合到所述第三晶圆的所述键合表面上，所述晶片暴露出所述第三电学连接端点的部分或全部；
形成一封装层于所述第三晶圆的键合表面上，所述封装层至少包覆所述晶片和所述第三电学连接端点；以及，
形成重布线结构于所述封装层上，且所述重布线结构分别与所述第一电学连接端点、所述第二电学连接端点以及所述第三电学连接端点电性连接。
本发明还提供一种封装结构，包括一第三晶圆、呈阶梯型的晶片、一封装层以及一重布线结构，其中，
所述呈阶梯型的晶片包括具有第一器件组件的第一晶圆部分和具有第二器件组件的第二晶圆部分，所述第一晶圆部分具有相背设置的第一面和第二面且所述第一晶圆部分的第一面上具有与所述第一器件组件电连接的第一电学连接端点，所述第二晶圆部分具有相背设置的第一面和第二面且所述第二晶圆部分的第一面上设有与所述第二器件组件电连接的第二电学连接端点，所述第一晶圆部分的第二面键合到所述第二晶圆部分的第一面上，且所述第二电学连接端点和所述第一晶圆部分在所述第二晶圆部分的第一面上的投影相互错开；
所述第三晶圆具有第三器件组件以及一键合表面，所述键合表面上具有与所述第三器件组件电连接的第三电学连接端点，所述晶片的所述第二晶圆部分的第二面键合到所述键合表面上，所述晶片暴露出所述第三电学连接端点的部分或全部；
所述封装层形成于所述第三晶圆的键合表面上且至少包覆所述晶片和所述第三电学连接端点；以及，
所述重布线结构形成于所述封装层上，且所述重布线结构分别与所述第一电学连接端点、所述第二电学连接端点以及所述第三电学连接端点电性连接。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的封装方法，首先采用晶圆级封装方式将具有第一电学连接端点、第一器件组件的第一晶圆和具有第二电学连接端点、第二器件组件的第二晶圆键合，并进行切割而形成呈阶梯型的晶片，且该晶片中的第二电学连接端点和第一电学连接端点呈阶梯状分布，再将所述晶片键合到具有第三电学连接端点和第三器件组件的第三晶圆上，且该晶片暴露出所述第三电学连接端点，由此使得第一电学连接端点、第二电学连接端点和第三电学连接端点依次呈阶梯状分布，由此，一方面可以使得第一电学连接端点、第二电学连接端点和第三电学连接端点上的接触孔的深度不同且横向距离增大，进而增强接触孔的机械性能，避免坍塌，同时还能够优化后续的重布线结构的走线设计，从而降低重布线结构的制作工艺难度，并提高该重布线结构的电气连接性能；另一方面，由于三片晶圆均加载有器件组件，由此可以实现一种多种器件集成封装的三维封装方案，有利于提高产品集成度；更重要的是，这种封装方法可以提供一种将一复杂器件分部分制作并通过封装工艺将各部分重新组合到一起而形成完整器件的思路，有利于降低制作复杂器件的工艺难度以及进一步提高器件集成度。
2、本发明的封装结构，将呈阶梯型的晶片键合到具有第三器件组件及其连接的第三电学连接端点的第三晶圆上，所述晶片具有第一晶圆部分和第二晶圆部分，且第一晶圆部分具有第一器件组件及其电连接的第一电学连接端点，第二晶圆部分具有第二器件组件及其电连接的第三电学连接端点，晶片和第三晶圆键合后，第一电学连接端点、第二电学连接端点和第三电学连接端点依次呈阶梯状，进而使得重布线结构能够比较容易地分别连接第一电学连接端点、第二电学连接端点和第三电学连接端点电性连接，由此，有利于优化重布线结构的走线设计，降低重布线结构的制作工艺难度，并提高该重布线结构的电气连接性能；另一方面，由于第一晶圆部分、第二晶圆部分和第三晶圆均加载有器件组件，由此可以实现一种多种器件集成封装的三维封装方案，有利于提高产品集成度；更重要的是，这种封装结构可以提供一种将一复杂器件分部分制作并通过封装工艺将各部分重新组合到一起而形成完整器件的思路，有利于降低制作复杂器件的工艺难度以及进一步提高器件集成度。
附图说明
图1是现有的一种采用两片晶圆对MEMS元件进行晶圆级真空封装过程中的器件剖面结构示意图；
图2是现有的一种采用三片晶圆对MEMS元件进行晶圆级真空封装过程中的器件剖面结构示意图；
图3是本发明具体实施例的封装方法的流程图；
图4A至图4H是本发明具体实施例的封装过程中的器件剖面结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，其中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。
请参考图3，本发明一实施例提供一种封装方法，包括以下步骤：
S1，提供一具有第一器件组件的第一晶圆和一具有第二器件组件的第二晶圆，所述第一晶圆具有相背设置的第一面和第二面，且所述第一晶圆的第一面上具有与所述第一器件组件电连接的第一电学连接端点，所述第二晶圆具有相背设置的第一面和第二面，且所述第二晶圆的第一面上设有与所述第二器件组件电连接的第二电学连接端点；
S2，键合所述第一晶圆的第二面和所述第二晶圆的第一面，以形成晶圆堆叠结构，且所述第一电学连接端点与所述第二电学连接端点在所述第二晶圆的第一面上的投影相互错开；
S3，切割所述晶圆堆叠结构，以形成呈阶梯型的晶片，所述晶片包括第一晶圆部分和第二晶圆部分，所述第一晶圆部分具有所述第一器件组件和电连接所述第一器件组件的所述第一电学连接端点，所述第二晶圆部分具有所述第二器件组件和电连接所述第二器件组件的所述第二电学连接端点，且所述第二电学连接端点的部分或全部被所述第一晶圆部分暴露出来；
S4，提供一具有第三器件组件的第三晶圆，所述第三晶圆具有一键合表面，所述键合表面上具有与所述第三器件组件电连接的第三电学连接端点，将所述晶片键合到所述第三晶圆的所述键合表面上，所述晶片暴露出所述第三电学连接端点的部分或全部；
S5，形成一封装层于所述第三晶圆的键合表面上，所述封装层至少包覆所述晶片和所述第三电学连接端点；以及，
S6，形成重布线结构于所述封装层上，且所述重布线结构分别与所述第一电学连接端点、所述第二电学连接端点以及所述第三电学连接端点电性连接。
下面结合图3以及图4A至图4H，并以第二晶圆60上具有MEMS元件等可移动电子元件为例来对本发明的封装方法进行详细的说明。
首先，请参考图4A，提供一第一晶圆40，第一晶圆40可以为完成器件制作的器件晶圆(Device Wafer)，该第一晶圆40可以采用采用CMOS制作技术和/或MEMS制作技术等集成电路制作技术根据相应的布图设计进行制作，例如在一第一衬底400上通过离子注入、沉积、刻蚀等工序形成第一器件组件401，其数量可以根据后续待切割出的晶片的数量而定，不限于一个。所述第一衬底400可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，所述半导体衬底还可以是由这些材料制成的单层结构叠加而构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述第一器件组件401可以通过本领域技术人员熟知的适合的工艺形成在第一衬底400的第一面400a，所述第一器件组件401可以包括存储器、逻辑电路、功率器件、双极型器件、单独的MOS晶体管、微机电系统(MEMS)等有源器件中至少一种，甚至还可以包括发光二极管等光电器件以及如电阻、电容等无源器件中的至少一种。也就是说，在本发明的各个实施例中，一个第一器件组件401可以是一个形成在第一衬底400的第一面400a上的芯片单元，该芯片单元可以是仅包括一个元器件的芯片单元，也可以是具有多个相同结构的元器件的芯片单元，还可以是具有多个不同结构、不同功能的元器件的芯片单元。第一器件组件401可以完全掩埋在所述第一衬底400的第一面400a以下，也可以有部分或全部的结构位于所述第一衬底400的第一面400a以上。另外，本实施例中第一衬底400的第一面400a是指第一衬底400形成有第一器件组件401的一面，而第一衬底400的第二面400b则是指与所述第一面400a相背的第表面，第一衬底400的第二面400b即第一晶圆40的第二面。本实施例中的第一晶圆40的第二面在无特别说明的情况下均参照上述解释。作为一个非限制性的例子，第一器件组件401为一个四端MOS晶体管，包括形成在第一衬底400的第一面400a上的栅极401g、形成于栅极401g两侧的第一衬底400中的源极401s和漏极401d、以及形成于漏极401d一侧的第一衬底400中的衬底引出区(即MOS晶体管的体端)401b。
然后，请继续参考图4A，在所述第一衬底400的第一面400a上形成第一电学连接端点403。具体地，可以通过介质材料沉积、刻蚀以及金属填充等一系列接触插塞以及金属互连线的制作工艺在第一衬底400的第一面400a上形成相应的层间介质层(未图示)、位于所述层间介质层中的接触插塞(未图示)、金属互连结构(未图示)以及位于顶层的第一电学连接端点403，所述第一电学连接端点403通过相应的金属互连结构和接触插塞与所述第一器件组件401电性连接。其中，该金属互连结构可以包括多层金属互连层(例如是第1层金属互连层M1至第n层金属互连层Mn)以及电连接相邻金属互连层(未图示)的接触插塞，相邻金属互连层之间均被相应的层间介质层间隔开，此时第一电学连接端点403可以认为是金属互连结构中的最顶层金属互连层(第n层金属互连层Mn)，接触插塞(未图示)可以认为是金属互连结构中的最底层金属互连层(第1层金属互连层M1)与其下方器件之间的接触插塞，为了简化，图4A中仅是示意性的表示出第一电学连接端点403和接触插塞(未图示)，但实际运用中可以包含更多的结构。上述的用于间隔相邻的所述金属互连层和接触插塞的层间介质层通常由多层相同或不完全相同的介电层组成，在一个示例中，所述层间介质层的材料可以是本领域技术人员熟知的任何适合的介电材料，包括但不限于二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、碳氟化合物(CF)、掺碳氧化硅(SiOC)或碳氮化硅(SiCN)等等。
接着，请继续参考图4A，形成覆盖所述第一衬底400的第一面400a上的钝化保护层(未图示)，所述钝化保护层将所述第一电学连接端点403掩埋在内，具体的，可以通过化学气相沉积等工艺在第一电学连接端点403及其周围的层间介质层表面上沉积钝化保护材料，以将第一电学连接端点403掩埋，并可以进一步通过化学机械抛光(CMP)等工艺对钝化保护材料进行顶部平坦化，以形成所述钝化保护层。由于上述的层间介质层和钝化保护层共同作用将第一电学连接端点403掩埋在内，因此本文的各幅图中将上述的层间介质层和钝化保护层共同标记为402。即本实施例中，钝化保护层背向所述第一衬底400的第一面400a的表面为第一晶圆40的第一面。
然后，请参考图4B，采用晶圆级封装(Wafer-Level Packaging，WLP)工艺将第一晶圆40的第一面键合到一载体50上，此时第一晶圆40和载体50是物理连接在一起的。具体的，将第一晶圆40的第一面面向载体50进行键合，即所述钝化保护层夹在第一晶圆40和载体50之间。其中，所述载体50可以是本领域技术人员熟知的任何适合的载体材料，例如半导体、玻璃、陶瓷等，将所述载体50与第一晶圆40的第一面进行键合时可以使用任何适合的键合方式，例如临时键合或者粘接等，例如，使用熔融键合，特别是低温熔融键合工艺，以避免温度过高的键合工艺导致第一器件组件401的失效，其中，低温熔融键合工艺的温度可以低于400℃，例如，低温熔融键合工艺的温度介于100℃～250℃之间。再例如，通过粘接工艺将载体50和第一晶圆40的第一面粘接在一起，用于粘接载体50和钝化保护层的粘接层(未图示)可以为可紫外变性的有机材料形成的各种有机薄膜，例如芯片连接薄膜(die attachfilm，DAF)、干膜(dryfilm)或光阻等。所述粘接层的厚度根据需要设置，并且粘接层的层数也不限于一层，而可以是两层或更多层。
接着，请参考图4C，将第一晶圆40和载体50整体倒置过来，使得第一晶圆40的第二面400b朝上，并采用真空溅射、蒸镀等物理气相沉积工艺形成一金属键合层404以覆盖于所述第一晶圆40的第二面400b上，该金属键合层404用于后续与第二晶圆60(结合图4E所示)进行静电键合(即物理连接)。金属键合层404的材质可以是Au、Pt、Cu、Ag、Al、W等导电金属中的至少一种。
请参考图4D和4E，在本实施例中，由于后续键合第二晶圆60的第二器件组件中包括例如MEMS元件等可移动电子元件，因此需要处理第一晶圆40的第二面400b，使其能够为该可移动电子元件提供移动空间。具体地，请参考图4D，从所述第一晶圆40的第二面400b刻蚀所述金属键合层404以及部分厚度的所述第一晶圆40，以形成凸起的键合环400e和所述键合环400e所围出的凹槽400c，凹槽400c用于在第一晶圆40和第二晶圆600(结合图4E所示)键合后罩在MEMS元件上，以为MEMS元件提供活动所需的真空空腔。本实施例中，在刻蚀形成凹槽400c的同时，还在键合环400e外侧形成凹槽400d，用于在后续通过切割工艺直接去除第二晶圆60的第二电学连接端点603上方的结构而暴露出第二电学连接端点603。
最后，请继续参考图4D和4E，将第一晶圆40与载体50分离，可根据所使用的键合方式选择适合的去除方法来去除载体500。例如，可通过高温或者紫外照射的方式，使粘接第一晶圆40与载体50的粘接层变性失去粘性，从而将载体50剥离。再例如，通过激光熔融的方式，使得通过熔融键合第一晶圆40与载体50的膜层再次熔融，以将载体50剥离。
请参考图4E，本发明的一实施例中，在步骤S1中，通过晶圆级封装方式来将具有第二器件组件的除可移动电子元件以外的部分(例如用于支持可移动电子元件操作的包括CMOS元件在内的电路结构)601的第二衬底60A和具有可移动电子元件(例如是MEMS元件)606的器件衬底60B进行键合，以得到需要的第二晶圆60，即所述第二晶圆60中的第二器件组件包括可移动电子元件606和除可移动电子元件以外的部分601。
具体地，请参考图4E，在步骤S1中，提供所述第二晶圆60的步骤包括：
首先，提供一第二衬底60A和器件衬底60B，其中，所述第二衬底60A可以为完成CMOS等器件制作以及完成与CMOS元件连接的金属互连结构制作的器件晶圆衬底(通常称为CMOS wafer)，其可以包括半导体基底(未图示)、形成在所述半导体基底上的CMOS等器件(未图示)、覆盖半导体基底以及所述CMOS等器件的介电质层(未图示)、位于所述介电质层中的金属互连结构602以及第二电学连接端点603，所述金属互连结构602电性连接所述CMOS等器件和所述第二电学连接端点603。所述半导体基底可以是本领域技术人员熟知的任意合适的衬底材料，所述CMOS等器件可以通过本领域技术人员熟知的适合的半导体工艺形成在该半导体基底上，其中的CMOS元件可以是单独的MOS晶体管，也可以是多个NMOS晶体管或多个PMOS晶体管，还可以是NMOS晶体管和PMOS晶体管等的组合。第一衬底60A中的器件除了CMOS元件，还可以包括存储器、逻辑电路、功率器件、双极器件等有源器件中至少一种，甚至还可以包括发光二极管等光电器件以及如电阻、电容等无源器件中的至少一种。金属互连结构602以及第二电学连接端点603用于将第二衬底60A中的所述CMOS等器件的信号向外引出，用于支持可移动电子元件(即MEMS元件等)606的操作，为其提供诸如模拟数字转换、放大、存储、滤波等功能。也就是说，本实施例中，所述第二衬底60A具有相背设置的第一面600a和第二面600b，所述第二衬底60A的第一面600a上设置有第二电学连接端点603，所述第二衬底60A中形成有用于支持可移动电子元件操作的包括CMOS元件在内的电路结构(即第二器件组件的除可移动电子元件以外的部分601)，所述第二电学连接端点603和所述部分601电性连接。所述第二衬底60A的第一面600a用于与器件衬底60B键合，所述第二衬底60A的第二面600b用于在后续与第三晶圆键合。
所述器件衬底60B中的可移动电子元件606可以包括运动传感器、压力传感器、加速度计、陀螺仪和麦克风等MEMS元件中的至少一种。本实施例中，在所述器件衬底60B中，所述可移动电子元件606周围还形成有对应所述第一晶圆40上的键合环400e的闭合环状的衬底环605，该衬底环605用于将后续形成的空腔与外界环境隔开，所述衬底环605中还形成有贯穿所述衬底环605并与金属互连结构602电性连接的硅穿孔结构607。进一步的，所述衬底环605及硅穿孔结构607上还形成有导电凸块608，用于在后续键合所述第一晶圆40和所述第二晶圆60时，与第一晶圆40的键合环400e上的金属键合层404对准并形成静电键合，进而使得键合环400e所围的凹槽400c和衬底环605所围的空间形成一空腔。所述空腔用于容纳可移动电子元件606，并提供可移动电子元件606移动所需的空间。
然后，采用晶圆级封装方式键合所述器件衬底60B的第二面(未图示)与所述第二衬底60A的第一面600a，且所述器件衬底60B暴露出所述第二电学连接端点603的表面(即第二电学连接端点603背向所述第二衬底60A的第二面600b的表面)。将所述器件衬底60B的第二面与第二衬底60A的第一面进行键合时，可以使用任何适合的键合方式，例如临时键合或者粘接等。例如，通过粘合层604将器件衬底60B的第二面与第二衬底60A的第一面粘接在一起，所述粘合层604可以为可紫外变性的有机材料等形成各种有机薄膜，例如芯片连接薄膜(die attach film，DAF)、干膜(dry film)或光阻等。所述粘合层604的厚度根据需要设置，并且粘接层的层数也不限于一层，而可以是两层或更多层。
上述实施例中，提供第二晶圆60的方法是采用晶圆级封装工艺直接将一第二衬底60A和一器件衬底60B进行键合，但是本发明的技术方案并不仅仅限定于此，提供第二晶圆60的方法也可以是通过半导体器件的制造工艺在第二衬底60A上制作出可移动电子元件606和第二电学连接端点603等结构，以形成所需的第二晶圆60。具体地，请参考图4E，在步骤S1中，提供所述第二晶圆60的步骤包括：
首先，提供一具有第二器件组件的除可移动电子元件以外的部分601的第二衬底60A，并在所述第二衬底60A的第一面600a上形成介电质层(未图示)以及位于所述介电质层中的金属互连结构602以及所述第二电学连接端点603，所述金属互连结构电性连接所述部分601以及第二电学连接端点603；
接着，通过沉积、刻蚀等工艺形成与所述第二电学连接端点603对应的可移动电子元件606(例如MEMS元件等)于所述介电质层和金属互连结构602上，所述可移动电子元件606与所述金属互连结构602电性连接，且所述可移动电子元件606暴露出所述第二电学连接端点603的表面。在各个实施例中，可移动电子元件606可以包括运动传感器、压力传感器、加速度计、陀螺仪和麦克风等MEMS元件中的至少一种。优选地，在形成可移动电子元件606的同时，还在可移动电子元件606周围形成对应所述第一晶圆40上的键合环400e的闭合环状的衬底环605，以将后续形成的空腔与外界环境隔开；并进一步通过硅穿孔等工艺形成贯穿所述衬底环605并与金属互连结构602电性连接的硅穿孔结构607；之后在衬底环605及硅穿孔结构607上形成导电凸块608，用于在键合所述第一晶圆40和所述第二晶圆60时，与第一晶圆40的键合环400e上的金属键合层404对准并形成静电键合，进而使得键合环400e所围的凹槽400c和衬底环605所围的空间形成空腔。即第二晶圆60的第一面包括被暴露出的第二衬底60A的第一面600a、可移动电子元件606、导电凸块608以及粘接层604的表面
上述实施例中，先在第二衬底60A中制作所述部分601和第二电学连接端点603，而后制作可移动电子元件606，但本发明的技术方案并不仅仅限定于此，还可以先在第二衬底60A中制作所述部分601，然后在所述部分601上制作可移动电子元件606，之后在制作第二电学连接端点603，具体工艺为本领域技术人员熟知的工艺，在此不再赘述。
此外，在各个实施例中，可移动电子元件606和第二电学连接端点603的相对位置可以根据器件类型和尺寸进行合理的设置，例如，可以使所述可移动电子元件606与所述第二电学连接端点603在第二衬底60A的第一面600a上的投影有部分重叠，，优选地，所述第二电学连接端点603设置在所述可移动电子元件606在第二衬底60A的第一面600a上的投影之外的区域上，以使所述第二电学连接端点603和可移动电子元件606完全错开，以便于提高后续重布线结构制作工艺的效果。
需要说明的是，当第二晶圆60中的第二器件组件不包含可移动电子元件606时，在步骤S1中刻蚀第一晶圆40的第二面400b以形成凹槽400c的过程可以省略，由此避免第一晶圆40和第二晶圆60键合后形成空腔结构。
请继续参考图4E，在步骤S2中，将具有第一电学连接端点403和第一器件组件401的第一晶圆40和具有第二器件组件(包含可移动电子元件606)和第二电学连接端点603的第二晶圆对准并键合在一起，以形成晶圆堆叠结构(未图示)，且所述第一电学连接端点403在所述第二晶圆60的第一面(即第二衬底60A的第一面600a面向所述第一晶圆40的第二面400b)上的投影与所述第二电学连接端点603交错。本实施例中，通过第一晶圆40的第二面400b上的金属键合层404和第二晶圆60上的导电凸块608之间的静电力，使得第一晶圆40和第二晶圆60临时键合在一起形成物理连接，且第一电学连接端点403与所述第二电学连接端点603在第二衬底600的第一面600a上的投影相互错开。需要说明是，在本发明的各个实施例中，第一电学连接端点400和第二电学连接端点603的相对位置可以根据器件类型和尺寸进行合理的设置，例如，可以使所述第一电学连接端点400和所述第二电学连接端点603在第二衬底600的第一面600a上的投影部分重叠，或者完全错开。优选地，两者完全错开并加大间距，以便于提高后续插塞工艺的执行效果，即由此可以防止所述第二电学连接端点603和第一电学连接端点400在第二衬底600的第一面600a上的投影的距离较近或者部分重叠时，而导致第一电学连接端点403与第二电学连接端点603上形成的接触孔出现坍塌或者穿通等问题，进而可以避免后续形成的重布线结构中的导电接触插塞之间短路的问题。
请参考图4E和图4F，在步骤S3中，首先从上至下(即沿从第一晶圆40的第一面至第二晶圆60的第一面的方向)在第二电学连接端点603的内侧对所述晶圆堆叠结构进行第一次切割，然后在所述第二电学连接端点603的外侧以及与第二器件组件远离所述第二电学连接端点603的一侧进行第二次切割，且第一次切割的切割道D1的深度较浅，仅仅切穿第一晶圆40a的第二面400b，相当于对第一晶圆40进行划片；第二次切割的切割道D2的深度较大，第一晶圆40的第一面一直切割至第二晶圆60的第二面600b，相当于同时对第一晶圆40仍相连的部分以及第二晶圆60进行划片，由此可以直接通过两道切割工艺去除所述第二电学连接端点603上方的位于可移动电子元件606一侧的第一晶圆40部分(即切割道D1和D2之间的位于第二电学连接端点603上方的部分)，以暴露出所述第二电学连接端点603的表面，并形成呈阶梯型的晶片70。所述呈阶梯型的晶片70包括具有第一电学连接端点403和第一器件组件401的第一晶圆部分40’以及具有第二电学连接端点603和第二器件组件(包括所述部分601以及可移动电子元件606等)的第二晶圆部分60’，且第一晶圆部分40’和第二晶圆部分60’的一侧边缘构成阶梯，另一侧齐平，所述第二晶圆部分60’包括剩余的第二衬底部分60A’和器件衬底60B’。应当认识到，本文中所述的用于“暴露出的第二电学连接端点603的表面”并不一定是直接暴露出第二电学连接端点603的导电层表面，还以是暴露出第二电学连接端点603上方正对的覆盖层的表面，在后续制作第二电学连接端点603上的接触孔时，只要接触孔能够深入到第二电学连接端点603的导电层表面即可。同理，暴露出第一电学连接端点和后续的第三电学连接端点的含义也应当理解为：当第一电学连接端点和第三电学连接端点上没有多余层时直接暴露第一电学连接端点和第三电学连接端点的表面，当第一电学连接端点和第三电学连接端点上有正对的多余层时暴露出第一电学连接端点和第三电学连接端点上方正对的多余层的表面，需要说明的是，本实施例中，第二电学连接端点603被第一晶圆部分40’全部暴露出来，但本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，第一晶圆部分40’也可以遮挡第二电学连接端点603的部分表面。
此外，在图4A至图4F中仅仅显示出了制作一个呈阶梯型的晶片70的区域，本领域技术人员应当认识到，在步骤S1中，提供的第一晶圆和第二晶圆足够大，堆叠而成的晶圆堆叠结构具有多个用于制作所述呈阶梯型的晶片70的区域，即每个区域中都有第一器件组件和第二器件组件，由此在步骤S3中可以切割出多个所述呈阶梯型的晶片70。步骤S1至S3的主要目的就是为了制作呈阶梯型的晶片70，以用于后续和待集成的器件封装在一起。
此外，为了更直观的理解本发明的技术方案的核心，在图4F至4H中，仅仅保留了能够体现本发明的封装方法的核心部件的标记。
请参考图4G，在步骤S4中，首先提供一具有多个第三电学连接端点802和多个第三器件组件801的第三晶圆80，所述第三晶圆80可以是本领域技术人员熟知的任意合适的晶圆材料，所述第三晶圆80具有相背设置的第一面800a和800b，所述第三器件组件801通过半导体器件制作工艺或者封装工艺形成在所述第三晶圆80上(第三器件组件801可以有部分嵌入在所述第三晶圆80中或完全掩埋在所述第三晶圆80中)，且所述第三电学连接端点802位于所述第三器件组件801的外围。所述第三器件组件801可以包括存储器、逻辑电路、功率器件、双极型器件、单独的MOS晶体管、MEMS等有源器件中至少一种，甚至还可以包括发光二极管等光电器件以及如电阻、电容、电感等无源器件中的至少一种。也就是说，在本发明的各个实施例中，一个所述第三器件组件801可以是一个形成在第三晶圆80第一面800a以内的芯片，该芯片可以仅包括一个元器件的芯片，也可以是具有多个相同结构的元器件的芯片，还可以是具有多个不同结构、不同功能的元器件的芯片。所述第三晶圆80中还可以形成有金属互连结构(未图示)，第三电学连接端点802可以是所述金属互连结构的最顶层金属互连层。第三电学连接端点802的表面可以被第三晶圆80的第一面800a暴露出来，也可以掩埋在所述第三晶圆80的第一面800a以内。
请继续参考图4G，在步骤S4中，可以采用晶圆级系统封装(Wafer LevelPackageSystem in Package，WLPSIP)方式，将一个或多个所述呈阶梯型的晶片70以及其他不同于所述晶片70的待集成器件(未图示)，通过粘合层粘贴或静电键合的方式临时键合到所述第三晶圆80的第一面800a的相应位置上。其中晶圆级系统封装指的是将多个不同功能的有源元件(包括MEMS元件)、无源元件、光学元件等其他元件集成至一个晶圆上，再进行切割以获得单个封装体的技术。晶圆级系统封装具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。在本步骤中，还将晶片70与第三晶圆80键合后，所述第三电学连接端点802和所述第二电学连接端点603在所述第三晶圆80的第一面800a上的投影相互错开，以为后续重布线结构制作工艺(尤其是接触插塞制作工艺)提供充足的操作空间。需要说明是，在本发明的各个实施例中，第三电学连接端点802和第二电学连接端点603的相对位置可以根据器件类型和尺寸进行合理的设置，例如，可以使所述第三电学连接端点802和所述第二电学连接端点603在所述第三晶圆80的第一面800a上的投影有部分重叠或完全错开，当完全错开时可以进一步加大两者的横向水平间距，以便于提高后续重布线结构制作工艺的执行效果，即由此可以防止所述第二电学连接端点603和第三电学连接端点802距离较近或者部分重叠时，而导致第三电学连接端点802与第二电学连接端点603上形成的接触孔出现坍塌或者穿通等问题，进而可以避免后续形成的导电接触插塞之间短路的问题。
请参考图4H，在步骤S5中，可以通过注塑工艺在所述第三晶圆80的第一面800a上覆盖封装层90，所述封装层90将所述呈阶梯型的晶片70掩埋在内，并提供平坦的上表面，以提供后续重布线结构的制作工艺(包括接触插塞工艺)所需的工艺表面。作为示例，所述封装层90包括热固性树脂，在成型过程中能软化或流动，具有可塑性，可制成一定形状，同时又发生化学反应而交联固化，所述封装层90可以包括酚醛树脂、脲醛树脂、三聚氰胺－甲醛树脂、环氧树脂、不饱和树脂、聚氨酯、聚酰亚胺等热固性树脂中的至少一种。其中，较佳地使用环氧树脂作为封装层90，其中环氧树脂可以采用有填料物质或者是无填料物质的环氧树脂，还包括各种添加剂(例如，固化剂、改性剂、脱模剂、热色剂、阻燃剂等)，例如以酚醛树脂作为固化剂，以固体颗粒(例如硅微粉)等作为填料。在本发明的其他实施例中，还可以通过涂覆工艺或者化学气相沉积工艺等形成所述封装层90。
请继续参考图4H，在步骤S6中，形成重布线结构于所述封装层90上(包括嵌入在封装层90中的情况)，具体步骤如下：
首先，可以通过光刻胶涂覆、曝光、显影以及刻蚀工艺刻蚀所述封装层90，以分别形成暴露出所述第一电学连接端点403、第二电学连接端点603以及第三电学连接端点802的接触孔(未图示)。
然后，通过金属阻挡层沉积、电镀、化学机械抛光等工艺填充导电接触插塞于各个所述接触孔中，其中，形成的第一导电接触插塞91a与第一电学连接端点403电性连接，形成的第二导电接触插塞91b与第二电学连接端点603电性连接，形成的第三导电接触插塞91c与第三电学连接端点802电性连接。各导电接触插塞的制作过程为本领域技术人员熟知的制作工艺，在此不再赘述。
接着，通过金属间层间介质层沉积、刻蚀以及金属填充等工艺形成金属间层间介质层92和重布线金属层91d于所述封装层90和第一导电接触插塞91a、第二导电接触插塞91b以及第三导电接触插塞91c上，所述重布线金属层91d与第一导电接触插塞91a、第二导电接触插塞91b以及第三导电接触插塞91c构成本实施例的重布线结构。其中金属间层间介质层92和重布线金属层91d可以单层结构，可以是多层堆叠的结构。重布线结构将封装在所述第三晶圆80上的晶片70和其他待集成器件及所述第三晶圆80内部的第三器件组件连接到位。重布线结构的制作工艺为本领域技术人员熟知的制作工艺，在此不再赘述。
从图4G和图4H中应当认识到，由于需要在第一电学连接端点403、第二电学连接端点603和第三电学连接端点802上均形成导电接触插塞，因此，在键合第一晶圆40和第二晶圆60时必须保证第一电学连接端点403和第二电学连接端点603有一定的错位，在将阶梯型的晶片70键合到第三晶圆80上时，也必须保证第二电学连接端点603和第三电学连接端点802有一定的错位，由此才能给封装层90中形成的各个导电接触插塞提供空间。
上述各个实施例中，呈阶梯型的晶片仅仅具有一个台阶，但是应该认识到各个实施例仅仅是给出了一个思路，本领域技术人员可以基于该思路进一步扩展，这也属于本发明的技术方案所涵盖的范围，例如当需要进一步提高产品的集成度时，可以将步骤S6之后的结构作为一个新的第一晶圆或一个新的第二晶圆，再次重复上述的步骤S1～S6，由此循环重复，能制作具有更多台阶的呈阶梯型的晶片。
上述各个实施例中，在步骤S4～S6中仅仅是在第三晶圆80的第一面800a上进行处理，当需要更进一步提高器件集成度时，还可以将第三晶圆80的第二面800b利用起来，例如按照步骤S4～S6，在所述第三晶圆80的第二面800a依次再键合包括本发明的呈阶梯型的晶片70在内的多个待集成器件的步骤以及形成封装层和重布线结构的步骤。
需要说明的是，封装一般可分为扇入型(FI)及扇出型(FO)，如果封装后的尺寸基本上就是最终制得产品的尺寸，所述产品有足够的面积把所有的I/O接口都放进去，可以采用扇入型封装方式来制作上述的重布线结构，并进一步进行锡球植球，重布线结构的排布和锡球分布都在产品尺寸内部，最后进行切割(一刀一切)，完成出货。如果最终制得的产品的I/O口数量过多，或者对于球间距之类的要求使得在现有产品的尺寸内，无法完全排列所需的I/O接口时，可以采用扇出型封装方式在产品外围(基本是四周加第二面五面包裹)用特殊的封装材料裹上一圈形成所述封装层90，所述封装层90既能保护内部器件，又能让产品尺寸扩大一圈，并在整个封装范围上走线和排布I/O接口，以完成重布线结构的排布和锡球分布。
此外，应当认识到，上述的各实施例的封装方法中，所述第一器件组件401、第二器件组件以及第三器件组件801可以分别包括一独立器件相应的一部分，在形成所述重布线结构后，所述第一器件组件401、所述第二器件组件和所述第三器件组件801可以通过所述重布线结构、所述第一电学连接端点403、所述第二电学连接端点603以及所述第三电学连接端点802电连接形成所述独立器件，例如，第二器件组件包括MEMS部件及支持所述MEMS部件操作的部分电路结构；所述第一器件组件401和所述第三器件组件801包括支持所述MEMS部件操作的另外两部分电路结构，由此所述第一器件组件401、所述第二器件组件和所述第三器件组件801可以通过所述重布线结构、所述第一电学连接端点403、所述第二电学连接端点603以及所述第三电学连接端点802电连接形成一具有完整功能的MEMS元件。当然，在当所述第一器件组件401、第二器件组件以及第三器件组件801中均包括相应的独立器件的全部部分时，所述第一器件组件401、所述第二器件组件和所述第三器件组件801可以通过所述重布线结构、所述第一电学连接端点403、所述第二电学连接端点603以及所述第三电学连接端点802电连接后，可以形成一集成有多种功能的产品。
请参考图4E至图4H，本发明一实施例还提供一种采用本发明的封装方法制作的封装结构，包括一第三晶圆80、键合到所述第三晶圆80上的呈阶梯型的晶片70、一封装层90以及一重布线结构。当然所述第三晶圆80上键合的晶片70的数量不限于一个，所述第三晶圆80上键合的器件也不限于晶片70，还可以具有其他形式和功能的待集成器件，这些待集成器件可以通过粘合层粘贴或静电键合的方式等临时键合到所述第三晶圆80的键合表面的相应位置上。也就是说，所述第三晶圆80上键合的所有器件可以结构和功能完全相同，例如均为相同的所述呈阶梯型的晶片70；也可以结构完全相同但功能不完全相同，例如均是呈阶梯型的晶片，但是这些呈阶梯型的晶片的功能不同，例如各个晶片中的可移动电子元件606的功能不同。
其中，所述呈阶梯型的晶片70包括通过粘接或熔融键合等键合方式键合在一起的第一晶圆部分40’和第二晶圆部分60’。其中，所述第一晶圆部分40’具有第一器件组件401以及相背设置的第一面400a和第二面400b，所述第一器件组件401可以完全掩埋在第一面400a和第二面400b之间的区域中，可以有部分位于第一面400之上，所述第一晶圆部分40’的第一面400a上具有电连接所述第一器件组件401的第一电学连接端点403。所述第二晶圆部分60’具有第二器件组件以及相背设置的第一面(未图示)和第二面600b，所述第二器件组件可以完全掩埋在所述第二晶圆部分60’的第一面和第二面600b之间的区域中，可以有部分位于所述第二晶圆部分60’的第一面之上。本实施例中，所述第一晶圆部分40’的一侧与所述第二晶圆部分60’对齐，所述第一晶圆部分40’的另一侧相对所述第二晶圆部分60’内推而形成阶梯，所述阶梯暴露出所述第二电学连接端点603的部分或全部表面，即所述第二电学连接端点603和所述第一晶圆部分40’在所述第二晶圆部分60’的第一面上的投影相互错开。
所述呈阶梯型的晶片70可以是采用两片或三片晶圆并通过晶圆级封装方式堆叠在一起后进行两次切割而成。其中用于形成第一晶圆部分40’的第一晶圆40可以为完成CMOS元件和/或MEMS元件等的制作的器件晶圆，第一晶圆40包括第一衬底400以及形成在第一衬底400上的至少一个第一器件组件401，所述第一衬底400和所述第一器件组件401的具体结构可以参考上述的步骤S1中的描述，在此不再赘述。所述第一晶圆部分40’还可以包括用于制作和保护所述第一电学连接端点403的钝化保护层。所述第一晶圆部分40’的第二面400b上还具有环形的键合环400e以及所述键合环4004所围的用于为第二晶圆部分60’上的可移动电子元件606提供容纳空间和移动空间的凹槽400c，以为可移动电子元件606提供自由活动的空腔。键合环400e上还覆盖有金属键合层404。在本发明的其他实施例中，当第二晶圆部分60’上的第二器件组件中不含有可移动电子元件606时，可以省去第一晶圆部分40’的第二面400b上的凹槽400c结构。
用于形成第二晶圆部分60’的第二晶圆60可以是通过两片晶圆键合在一起形成，其中一片晶圆为第二衬底60A，用于制作所述第二晶圆部分60’中的第二衬底部分60A’，另一片晶圆为器件衬底60B，用于制作所述第二晶圆部分60’中的器件晶圆部分60B’。作为示例，所述第二衬底60A为完成CMOS元件和/或MEMS元件等元器件制作的器件晶圆，其可以包括半导体基底(未图示)、形成在所述半导体基底上的CMOS元件等器件部分(未图示)，覆盖半导体基底以及所述CMOS元件等器件的介电质层(未图示)、位于所述介电质层中的金属互连结构602以及所述第二电学连接端点603，所述金属互连结构602电性连接所述CMOS等器件和所述第二电学连接端点603，相应的，晶片70中的所述第二衬底部分60A’就包括所述半导体基底的部分以及形成在所述半导体基底的部分上的CMOS元件等器件部分、介电质层部分、金属互连结构602以及所述第二电学连接端点603。所述第二衬底部分60A’的具体结构可以参考上文中的步骤S1中对第二衬底60A的描述，在此不再赘述。金属互连结构602以及第二电学连接端点603用于将第二衬底部分60A’中的所述CMOS等器件向外引出，用于支持所述第二晶圆部分60’中的可移动电子元件606(即MEMS元件等)的操作，为其提供诸如模拟数字转换、放大、存储、滤波等功能。本实施例中，在所述第二晶圆部分60’中，所述可移动电子元件606周围还形成有对应所述第一晶圆部分40’上的键合环400e的闭合环状的衬底环605，该衬底环605用于将后续形成的空腔与外界环境隔开，所述衬底环605中还形成有贯穿所述衬底环605并与金属互连结构602电性连接的硅穿孔结构607；所述衬底环605及硅穿孔结构607上还形成有导电凸块608，第一晶圆部分40’的键合环400e上的金属键合层404与所述导电凸块608对准并静电键合在一起，进而使得键合环400e所围的凹槽400c和衬底环606所围的空间形成空腔。器件衬底部分60B’和第二衬底部分60A’之间可以通过临时键合或者粘接等方式键合在一起。
在本发明的其他实施例中，所述第二晶圆部分60’也可以是通过半导体器件的制作工艺在第二衬底部分60A’上制作第二器件组件和第二电学连接端点603而形成的结构，此时所述第二晶圆部分60’包括：一具有第二器件组件除可移动电子元件以外的部分601的第二衬底部分60A’，形成在所述第二衬底部分60A’的第一面600a上的介电质层(未图示)，以及，形成于所述介电质层(未图示)上的所述可移动电子元件606，所述介电质层中形成有金属互连结构602和所述第二电学连接端点603，所述金属互连结构602电性连接所述部分601，所述可移动电子元件606与所述金属互连结构602电性连接并暴露出相应的所述第二电学连接端点603的部分或全部的表面。
在各个实施例中，可移动电子元件606和第二电学连接端点603的相对位置以及第一电学连接端点403和第二电学连接端点603的相对位置可以根据器件类型和尺寸进行合理的设置，可以使所述可移动电子元件606和所述第二电学连接端点603在第二衬底部分60A’的第一面600a上的投影部分重叠或者完全错开；可以使所述第一电学连接端点403和所述第二电学连接端点603在第二衬底部分60A’的第一面600a上的投影部分重叠或者完全错开。
所述第三晶圆80可以是本领域技术人员熟知的任意合适的晶圆材料，所述第三晶圆80中形成有与第三电学连接端点802电连接的第三器件组件801，所述第三晶圆80还具有相背设置的第一面800a和800b，第三器件组件801可以完全掩埋在第一面800a和800b之间的区域中，也可以有部分表面被所述第一面800a暴露出来。所述第三器件组件801可以通过半导体器件的制作工艺或者封装工艺形成在所述第三晶圆80上(包括嵌入或完全掩埋在所述第三晶圆80中)，且所述第三电学连接端点802位于所述第三器件组件801的外围。所述第三器件组件801的具体结构可以参考上文的步骤S4中的内容所述，第三电学连接端点802可以是所述金属互连结构的最顶层金属互连层。第三电学连接端点802的上表面可以被第三晶圆80的第一面800a暴露出来，也可以掩埋在所述第三晶圆80的第一面800a以内。且所述第三电学连接端点802和所述第二电学连接端点603在所述第三晶圆80的第一面800a上的投影相互错开。
所述封装层90形成于所述第三晶圆80的第一面800a上且将所述晶片70和所述第三电学连接端点802掩埋在内；所述封装层90包括热固性树脂，例如包括酚醛树脂、脲醛树脂、三聚氰胺－甲醛树脂、环氧树脂、不饱和树脂、聚氨酯、聚酰亚胺等热固性树脂中的至少一种。优选地，所述封装层90具有平坦的上表面，以为重布线结构的制作工艺(包括接触插塞工艺)提供所需的工艺表面。所述重布线结构形成于所述封装层90上，包括嵌入在封装层90中导电接触插塞、形成在所述封装层90表面上的重布线金属层，且所述重布线结构分别与所述第一电学连接端点403、所述第二电学连接端点603以及所述第三电学连接端点802电性连接。本实施例中，所述重布线结构包括嵌入在封装层90中的第一至第三导电接触插塞91a～91c以及形成在封装层90上方的重布线金属层91d(可以是多层，也可以是单层)，当重布线金属层91d有多层时，相邻的重布线金属层91d之间有金属层间介质层92。其中，第一导电接触插塞91a与第一电学连接端点403电性连接，第二导电接触插塞91b与第二电学连接端点电性连接，第三导电接触插塞91c与第三电学连接端点802电性连接，重布线金属层91d与第一至第三导电接触插塞91a～91c电性连接。
应当认识到，上述各个实施例中，呈阶梯型的晶片70仅仅具有一个台阶，但是应该认识到各个实施例仅仅是给出了一个思路，本领域技术人员可以基于该思路进一步扩展，这也属于本发明的技术方案所涵盖的范围，例如当需要进一步提高产品的集成度时，可以通过本发明的封装方法制作出具有多个台阶的晶片70以键合到第三晶圆80上，形成本发明的封装结构。当然，晶片70不仅仅可以键合到第三晶圆80的第一面上，当需要进一步提高产品的集成度时，还可以将部分数量的晶片70键合到第三晶圆80的第二面上。
此外，应当认识到，上述的各实施例的封装结构中，所述第一器件组件401、第二器件组件以及第三器件组件801可以分别包括一独立器件相应的一部分，在形成所述重布线结构后，所述第一器件组件401、所述第二器件组件和所述第三器件组件801可以通过所述重布线结构、所述第一电学连接端点403、所述第二电学连接端点603以及所述第三电学连接端点802电连接形成所述独立器件，例如，第二器件组件包括MEMS部件及支持所述MEMS部件操作的部分电路结构；所述第一器件组件401和所述第三器件组件801包括支持所述MEMS部件操作的另外两部分电路结构，由此所述第一器件组件401、所述第二器件组件和所述第三器件组件801可以通过所述重布线结构、所述第一电学连接端点403、所述第二电学连接端点603以及所述第三电学连接端点802电连接形成一具有完整功能的MEMS元件。当然，在当所述第一器件组件401、第二器件组件以及第三器件组件801中均包括相应的独立器件的全部部分时，所述第一器件组件401、所述第二器件组件和所述第三器件组件801可以通过所述重布线结构、所述第一电学连接端点403、所述第二电学连接端点603以及所述第三电学连接端点802电连接后，可以形成一集成有多种功能的产品。
综上所述，本发明的封装结构及其制造方法，可以实现一种多种器件集成封装的三维封装方案，有利于优化重布线结构的走线设计，降低重布线结构的制作工艺难度，并提高该重布线结构的电气连接性能，可以提供一种将一复杂器件分部分制作并通过封装工艺将各部分重新组合到一起而形成完整器件的思路，有利于降低制作复杂器件的工艺难度以及进一步提高器件集成度。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (18)
1.一种封装方法，其特征在于，包括：
提供一具有第一器件组件的第一晶圆和一具有第二器件组件的第二晶圆，所述第一晶圆具有相背设置的第一面和第二面，且所述第一晶圆的第一面上具有与所述第一器件组件电连接的第一电学连接端点，所述第二晶圆具有相背设置的第一面和第二面，且所述第二晶圆的第一面上设有与所述第二器件组件电连接的第二电学连接端点；
键合所述第一晶圆的第二面和所述第二晶圆的第一面，以形成晶圆堆叠结构，且所述第一电学连接端点与所述第二电学连接端点在所述第二晶圆的第一面上的投影相互错开；
切割所述晶圆堆叠结构，以形成呈阶梯型的晶片，所述晶片包括第一晶圆部分和第二晶圆部分，所述第一晶圆部分具有所述第一器件组件和电连接所述第一器件组件的所述第一电学连接端点，所述第二晶圆部分具有所述第二器件组件和电连接所述第二器件组件的所述第二电学连接端点，且所述第二电学连接端点和所述第一晶圆部分在所述第二晶圆部分的第一面上的投影相互错开；
提供一具有第三器件组件的第三晶圆，所述第三晶圆具有一键合表面，所述键合表面上具有与所述第三器件组件电连接的第三电学连接端点，通过晶圆级系统封装方式将多个所述晶片横向间隔排布在所述键合表面上并临时键合到所述第三晶圆的所述键合表面上，各个所述晶片暴露出相应的所述第三电学连接端点的部分或全部；
形成一封装层于所述第三晶圆的键合表面上，所述封装层至少包覆各个所述晶片和所述第三电学连接端点；以及，
通过扇入型或扇出型封装技术形成重布线结构于所述封装层上，且所述重布线结构包括嵌入在所述封装层中的第一至第三导电接触插塞以及形成在所述封装层上方的重布线金属层，所述第一导电接触插塞与所述第一电学连接端点电性连接，所述第二导电插塞与所述第二电学连接端点电性连接，所述第三导电插塞与所述第三电学连接端点电性连接，所述重布线金属层与第一至第三导电接触插塞电性连接，以将一所述晶片的所述第一器件组件与其所在晶片内的所述第二器件组件、另一所述晶片的第一器件组件和第二器件组件以及所述第三晶圆中相应的所述第三器件组件中的至少一者电性连接，进而实现多个所述晶片之间及其与所述第三晶圆中相应的所述第三器件组件之间的电性连接。
2.如权利要求1所述的封装方法，其特征在于，所述第一器件组件、第二器件组件以及第三器件组件分别包括一独立器件的一部分，所述第一器件组件、所述第二器件组件和所述第三器件组件通过所述重布线结构、所述第一电学连接端点、所述第二电学连接端点以及所述第三电学连接端点电连接形成所述独立器件；或者，所述第一器件组件、第二器件组件以及第三器件组件中的包括相应的独立器件的全部。
3.如权利要求1所述的封装方法，其特征在于，所述第二器件组件包括可移动电子元件。
4.如权利要求3所述的封装方法，其特征在于，提供所述第一晶圆的步骤包括：
提供一形成有所述第一器件组件的第一衬底，所述第一衬底具有相背设置的第一面和第二面；
在所述第一衬底的第一面上形成与所述第一器件组件电连接的所述第一电学连接端点；
形成一钝化保护层，所述钝化保护层覆盖在所述第一衬底的第一面上并将所述第一电学连接端点掩埋在内；
将所述第一衬底键合到一载体上，所述钝化保护层夹在所述第一衬底和所述载体之间；
形成一金属键合层覆盖于所述第一衬底的第二面上；
从所述第一衬底的第二面刻蚀所述金属键合层以及部分厚度的所述第一衬底，以形成凸起的键合环和所述键合环所围出的凹槽，所述凹槽用于在所述第一晶圆和所述第二晶圆键合后形成空腔，所述空腔用于容纳所述可移动电子元件并提供所述可移动电子元件的移动空间；以及，
去除所述载体，以形成所述第一晶圆。
5.如权利要求4所述的封装方法，其特征在于，所述第二晶圆的第一面上还具有对应所述键合环的导电凸块，所述第二器件组件的可移动电子元件位于所述导电凸块内侧；在键合所述第一晶圆和所述第二晶圆时，所述导电凸块和所述键合环对准并键合，以形成所述空腔。
6.如权利要求1至5中任一项所述的封装方法，其特征在于，提供所述第二晶圆的步骤包括：
提供一第二衬底，所述第二衬底具有相背设置的第一面和第二面，先在所述第二衬底中制备所述第二器件组件，以及，再在所述第二衬底的第一面上形成与所述第二器件组件电连接的所述第二电学连接端点；或者，
提供一第二衬底，所述第二衬底具有相背设置的第一面和第二面，先在所述第二衬底的第一面上形成所述第二电学连接端点，以及，再在所述第二衬底的第一面上制备暴露出所述第二电学连接端点的所述第二器件组件。
7.如权利要求1至5中任一项所述的封装方法，其特征在于，提供所述第二晶圆的步骤包括：
提供一具有所述第二器件组件的器件片体及一表面上具有与所述第二器件组件对应的所述第二电学连接端点的第二衬底；以及，
键合所述器件片体至所述第二电学连接端点所在的所述第二衬底的表面上，且所述器件片体暴露出所述第二电学连接端点，以形成所述第二晶圆。
8.如权利要求1至5中任一项所述的封装方法，其特征在于，切割所述晶圆堆叠结构的步骤包括：从所述第一晶圆的第二面开始，分别在所述第二电学连接端点的内侧和所述第二电学连接端点的外侧进行切割，且所述第二电学连接端点的内侧的切割停止在所述第二晶圆的第一面，所述第二电学连接端点的外侧的切割停止在所述第二晶圆的第二面，以去除所述第一晶圆和所述第二晶圆的多余部分，并暴露出所述第二电学连接端点的第一面，进而形成所述呈阶梯型的晶片。
9.如权利要求1所述的封装方法，其特征在于，所述晶片通过粘合层粘贴或静电键合的方式临时键合到所述第三晶圆上。
10.如权利要求1所述的封装方法，其特征在于，形成所述重布线结构的步骤包括：
刻蚀所述封装层，以形成分别暴露出所述第一电学连接端点、第二电学连接端点和第三电学连接端点的接触孔；
填充导电接触插塞于各个所述接触孔中，以形成第一至第三导电接触插塞；
形成金属间层间介质层于所述封装层和所述第一至第三导电接触插塞上；以及，
形成重布线金属层于所述金属间层间介质层中，所述重布线金属层与所述第一至第三导电接触插塞电性连接。
11.一种封装结构，其特征在于，包括一第三晶圆、呈阶梯型的多个晶片、一封装层以及一重布线结构，其中，
各个所述呈阶梯型的晶片包括具有第一器件组件的第一晶圆部分和具有第二器件组件的第二晶圆部分，所述第一晶圆部分具有相背设置的第一面和第二面且所述第一晶圆部分的第一面上具有与所述第一器件组件电连接的第一电学连接端点，所述第二晶圆部分具有相背设置的第一面和第二面且所述第二晶圆部分的第一面上设有与所述第二器件组件电连接的第二电学连接端点，所述第一晶圆部分的第二面键合到所述第二晶圆部分的第一面上，且所述第二电学连接端点和所述第一晶圆部分在所述第二晶圆部分的第一面上的投影相互错开；
所述第三晶圆具有第三器件组件以及一键合表面，所述键合表面上具有与所述第三器件组件电连接的第三电学连接端点，各个所述晶片通过晶圆级系统封装方式横向间隔排布在所述键合表面上且各个所述晶片的所述第二晶圆部分的第二面临时键合到所述键合表面上，各个所述晶片暴露出相应的所述第三电学连接端点的部分或全部；
所述封装层形成于所述第三晶圆的键合表面上且至少包覆各个所述晶片和所述第三电学连接端点；以及，
所述重布线结构通过扇入型或扇出型封装技术形成于所述封装层上，且所述重布线结构包括嵌入在所述封装层中的第一至第三导电接触插塞以及形成在所述封装层上方的重布线金属层，所述第一导电接触插塞与所述第一电学连接端点电性连接，所述第二导电插塞与所述第二电学连接端点电性连接，所述第三导电插塞与所述第三电学连接端点电性连接，所述重布线金属层与第一至第三导电接触插塞电性连接，以将一所述晶片的所述第一器件组件与其所在晶片内的所述第二器件组件、另一所述晶片的第一器件组件和第二器件组件以及所述第三晶圆中相应的所述第三器件组件中的至少一者电性连接，进而实现多个所述晶片之间及其与所述第三晶圆中相应的所述第三器件组件之间的电性连接。
12.如权利要求11所述的封装结构，其特征在于，所述第一器件组件、第二器件组件以及第三器件组件分别包括一独立器件的一部分，所述第一器件组件、所述第二器件组件和所述第三器件组件通过所述重布线结构、所述第一电学连接端点、所述第二电学连接端点以及所述第三电学连接端点电连接形成所述独立器件；或者，所述第一器件组件、第二器件组件以及第三器件组件中的包括相应的独立器件的全部。
13.如权利要求11所述的封装结构，其特征在于，所述第二器件组件包括可移动电子元件。
14.如权利要求13所述的封装结构，其特征在于，所述第一晶圆部分的第二面上还具有凸起的键合环和所述键合环所围出的凹槽，所述凹槽与所述第二晶圆部分的第一面形成一空腔，所述空腔用于容纳所述可移动电子元件并提供所述可移动电子元件的移动空间。
15.如权利要求14所述的封装结构，其特征在于，所述凸起的键合环包括所述第一晶圆部分的第二面凸起的部分以及覆盖在所述凸起的部分上的金属键合层，所述第一晶圆部分的第一面上还具有一钝化保护层，所述钝化保护层覆盖在所述第一晶圆部分的第一面上并将所述第一电学连接端点掩埋在内。
16.如权利要求14所述的封装结构，其特征在于，所述第二晶圆部分的第一面上还具有对应所述键合环的导电凸块，所述导电凸块和所述键合环对准并键合，以形成所述空腔。
17.如权利要求11至16中任一项所述的封装结构，其特征在于，所述第二晶圆部分包括：一具有所述第二器件组件的器件片体，以及，一表面上具有与所述第二器件组件对应的所述第二电学连接端点的第二衬底；所述器件片体与所述第二衬底键合在一起并暴露出所述第二电学连接端点。
18.如权利要求11至16中任一项所述的封装结构，其特征在于，所述晶片通过粘合层粘贴或静电键合的方式临时键合到所述第三晶圆的键合表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811572256.4A CN111348613B (zh) | 2018-12-21 | 2018-12-21 | 封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811572256.4A CN111348613B (zh) | 2018-12-21 | 2018-12-21 | 封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111348613A CN111348613A (zh) | 2020-06-30 |
| CN111348613B true CN111348613B (zh) | 2023-12-26 |
Family
ID=71195965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811572256.4A Active CN111348613B (zh) | 2018-12-21 | 2018-12-21 | 封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111348613B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112397377B (zh) * | 2020-11-16 | 2024-03-22 | 武汉新芯集成电路制造有限公司 | 第一芯片与晶圆键合方法、芯片堆叠结构 |
| CN112582366A (zh) * | 2020-12-11 | 2021-03-30 | 矽磐微电子(重庆)有限公司 | 半导体封装结构及其制备方法 |
| CN113810008B (zh) * | 2021-09-22 | 2022-09-23 | 武汉敏声新技术有限公司 | 薄膜体声波滤波器的封装结构及其封装方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080006299A (ko) * | 2006-07-12 | 2008-01-16 | 한국광기술원 | 웨이퍼 레벨 패키징된 소자와 그 제조방법 |
| CN101414603A (zh) * | 2007-10-16 | 2009-04-22 | 海力士半导体有限公司 | 层叠半导体封装及其制造方法 |
| CN104835808A (zh) * | 2015-03-16 | 2015-08-12 | 苏州晶方半导体科技股份有限公司 | 芯片封装方法及芯片封装结构 |
| CN105097744A (zh) * | 2014-05-09 | 2015-11-25 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN105514087A (zh) * | 2016-01-26 | 2016-04-20 | 中芯长电半导体（江阴）有限公司 | 双面扇出型晶圆级封装方法及封装结构 |
| CN105731354A (zh) * | 2014-12-24 | 2016-07-06 | 意法半导体(马耳他)有限公司 | 用于mems传感器器件的晶片级封装及对应制造工艺 |
| CN106206624A (zh) * | 2015-04-29 | 2016-12-07 | 中国科学院微电子研究所 | 一种晶圆级封装盖帽及其制作方法 |
| CN107275294A (zh) * | 2016-04-01 | 2017-10-20 | 力成科技股份有限公司 | 薄型芯片堆叠封装构造及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537892B1 (ko) * | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
| US8053281B2 (en) * | 2007-12-06 | 2011-11-08 | Tessera, Inc. | Method of forming a wafer level package |
-
2018
- 2018-12-21 CN CN201811572256.4A patent/CN111348613B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080006299A (ko) * | 2006-07-12 | 2008-01-16 | 한국광기술원 | 웨이퍼 레벨 패키징된 소자와 그 제조방법 |
| CN101414603A (zh) * | 2007-10-16 | 2009-04-22 | 海力士半导体有限公司 | 层叠半导体封装及其制造方法 |
| CN105097744A (zh) * | 2014-05-09 | 2015-11-25 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN105731354A (zh) * | 2014-12-24 | 2016-07-06 | 意法半导体(马耳他)有限公司 | 用于mems传感器器件的晶片级封装及对应制造工艺 |
| CN104835808A (zh) * | 2015-03-16 | 2015-08-12 | 苏州晶方半导体科技股份有限公司 | 芯片封装方法及芯片封装结构 |
| CN106206624A (zh) * | 2015-04-29 | 2016-12-07 | 中国科学院微电子研究所 | 一种晶圆级封装盖帽及其制作方法 |
| CN105514087A (zh) * | 2016-01-26 | 2016-04-20 | 中芯长电半导体（江阴）有限公司 | 双面扇出型晶圆级封装方法及封装结构 |
| CN107275294A (zh) * | 2016-04-01 | 2017-10-20 | 力成科技股份有限公司 | 薄型芯片堆叠封装构造及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111348613A (zh) | 2020-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11117796B2 (en) | MEMS devices including MEMS dies and connectors thereto | |
| US10930617B2 (en) | Packaging method and package structure of wafer-level system-in-package | |
| TWI831969B (zh) | 半導體結構及其製造方法 | |
| US9111870B2 (en) | Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof | |
| CN107871718B (zh) | 半导体封装件及其形成方法 | |
| CN111377393B (zh) | Mems封装结构及其制作方法 | |
| CN103137583B (zh) | 晶圆上芯片结构及其形成方法 | |
| CN111377395B (zh) | Mems封装结构及其制作方法 | |
| US9997473B2 (en) | Chip package and method for forming the same | |
| US10153237B2 (en) | Chip package and method for forming the same | |
| CN109860064B (zh) | 一种晶圆级系统封装方法以及封装结构 | |
| CN111362228B (zh) | 封装方法及封装结构 | |
| KR102720771B1 (ko) | 반도체 패키지 및 반도체 패키지 제조 방법 | |
| CN111348613B (zh) | 封装方法及封装结构 | |
| TWI739697B (zh) | 晶片封裝體及其製造方法 | |
| CN111377390B (zh) | Mems封装结构及其制作方法 | |
| CN111377392B (zh) | Mems封装结构及其制作方法 | |
| CN113937018A (zh) | 晶圆级封装方法以及封装结构 | |
| US12132024B2 (en) | Semiconductor package and method of manufacturing the same | |
| EP4475185A1 (en) | Three-dimensional integrated circuit structure | |
| US12002768B2 (en) | Semiconductor package and manufacturing method thereof | |
| CN112117263A (zh) | 半导体结构及其制造方法 | |
| CN117174648A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |