Nothing Special   »   [go: up one dir, main page]

CN111128901A - 一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法 - Google Patents

一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法 Download PDF

Info

Publication number
CN111128901A
CN111128901A CN201911382618.8A CN201911382618A CN111128901A CN 111128901 A CN111128901 A CN 111128901A CN 201911382618 A CN201911382618 A CN 201911382618A CN 111128901 A CN111128901 A CN 111128901A
Authority
CN
China
Prior art keywords
packaging
layer
microwave
chip
millimeter wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911382618.8A
Other languages
English (en)
Other versions
CN111128901B (zh
Inventor
狄隽
王升旭
王志明
王强济
岳超
许兰锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aerospace Science And Technology Microsystem Technology Co Ltd
Original Assignee
Aerospace Science And Technology Microsystem Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aerospace Science And Technology Microsystem Technology Co Ltd filed Critical Aerospace Science And Technology Microsystem Technology Co Ltd
Priority to CN201911382618.8A priority Critical patent/CN111128901B/zh
Publication of CN111128901A publication Critical patent/CN111128901A/zh
Application granted granted Critical
Publication of CN111128901B publication Critical patent/CN111128901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法，属于集成电路技术领域，解决了由于微波/毫米波芯片之间距离缩小带来的电磁信号互相干扰的问题。具有电磁屏蔽功能的芯片堆叠封装体，包括微波/毫米波裸芯片和用于封装微波/毫米波裸芯片的封装结构，封装结构包括依次设置于微波/毫米波裸芯片上的封装介质层和封装金属布线层。本发明体积更小、集成程度更高，能够保护敏感的微波/毫米波裸芯片免受其它电磁场的干扰。

Description

一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法。
背景技术
随着电子产业不断缩小电子元件的尺寸，并在电子元件上持续增加功能，使得集成电路的功能及复杂度不断提升。而此趋势亦驱使集成电路元件的封装技术朝向小尺寸、高集成度的方向发展，并符合预定的工业标准。
目前微波/毫米波芯片普遍采用裸芯片键合的装配集成方式，形成多芯片模组(MCM)。但是采用这种方式时，要提高模组的集成度，就需要缩小芯片之间的距离。芯片之间的距离缩小以后，芯片之间的电磁信号就会互相干扰，给电路性能带来恶化。
由于微波/毫米波裸芯片上表面是裸露的电路图形，电磁场在芯片上表面图形附近的区域内都存在，因此使用微波/毫米波裸芯片时，要保证微波/毫米波裸芯片上方区域周围没有其它电磁场的干扰，这样才能保证微波/毫米波裸芯片功能正常。当芯片排布较密集时，无法保证微波/毫米波裸芯片上方区域周围没有其它电磁场的干扰。现有芯片封装方法无法满足微波/毫米波裸芯片的封装需求，因此，需要提供一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法。
发明内容
鉴于上述的分析，本发明旨在提供一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法，用以解决由于微波/毫米波芯片之间距离缩小带来的电磁信号互相干扰的问题，有利于提高多芯片模组的集成度。
本发明的目的主要是通过以下技术方案实现的：
一方面，提供一种具有电磁屏蔽功能的芯片堆叠封装体，包括微波/毫米波裸芯片和用于封装微波/毫米波裸芯片的封装结构，封装结构包括依次设置于微波/毫米波裸芯片上的封装介质层和封装金属布线层。
进一步地，微波/毫米波裸芯片包括由下向上设置的裸芯片背金、衬底、裸芯片介质层和裸芯片表层金属；微波/毫米波裸芯片设置有穿过衬底的圆柱状金属化孔。
进一步地，封装金属布线层采用沉积金属金形成，封装金属布线层用于引出来自微波/毫米波裸芯片表层金属的信号。
进一步地，封装金属布线层的顶面平整，构成金属地平面。
进一步地，封装介质层设有封装金属化孔，封装金属化孔通过在封装介质层上设置开窗，再经沉积金属形成。
进一步地，沉积金属为金。
进一步地，封装介质层采用聚酰亚胺材料。
进一步地，封装介质层的厚度为8～10um。
进一步地，封装结构的数量为多个。
另一方面，提供上述具有电磁屏蔽功能的芯片堆叠封装体的制备方法，该方法包括如下步骤：
步骤一：在待封装的微波/毫米波裸芯片表面设置封装介质层；
步骤二：在封装介质层上设置开窗；
步骤三：在开窗后的封装介质层上设置一层阻挡层，并在阻挡层上刻蚀出待布设种子层的区域；
采用气相沉积方法在开窗后的封装介质层上依次形成种子层和金属线层，种子层和金属线层共同构成封装金属布线层；
步骤四：去除阻挡层，完成单层微波/毫米波裸芯片的封装，形成单层芯片封装体。
进一步地，还包括步骤五：在单层芯片封装体的封装金属布线层的表面重复步骤一至步骤四，在单层芯片封装体上形成包含封装介质层和封装金属布线层的封装结构。
进一步地，步骤一中，对待封装的微波/毫米波裸芯片表面进行清洁处理，采用匀胶机在微波/毫米波裸芯片表面涂覆一层封装介质层。
进一步地，步骤二中，采用曝光刻蚀方法除去封装介质层的待开窗位置的介质材料，形成开窗。
进一步地，步骤三中，通过刻蚀方法在阻挡层上刻蚀出待布设种子层的区域，待布设种子层的区域漏出封装介质层、开窗以及表层金属。
与现有技术相比，本发明至少具有如下有益效果之一：
a)本发明提供的具有电磁屏蔽功能的芯片堆叠封装体，通过在微波/毫米波裸芯片上设置封装介质层和封装金属布线层，能够实现封装内部信号同外部的隔离，有效地在微波/毫米波裸芯片上方实现电磁屏蔽，保护敏感的微波/毫米波裸芯片免受其它电磁场的干扰，堆叠封装体的占用的电路布局空间相比不采用堆叠方式可以减小40％。
b)本发明提供的具有电磁屏蔽功能的芯片堆叠封装体的制备方法，封装金属布线层采用金属金经沉积形成，可以实现待堆叠芯片背金的金金键合或者是烧结连接，以实现微波/毫米波裸芯片封装后的直接堆叠，进而实现其它芯片直接在微波/毫米波裸芯片上堆叠，电路的集成程度提升了一倍，使得微波/毫米波电路的三维立体布局成为可能。
c)本发明提供的具有电磁屏蔽功能的芯片堆叠封装体的制备方法，步骤简单，采用直接在微波/毫米波裸芯片上方区域进行封装并完成芯片堆叠的方式，整个封装结构不会超出芯片底面积，制备的芯片堆叠封装体具有体积更小、集成程度更高的优点，有利于提高多芯片模组的集成度，尤其适用于雷达TR组件、频率综合器等应用。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例中具有电磁屏蔽功能的芯片堆叠封装体的切面结构示意图；
图2为本发明实施例中封装体制备过程中介质层覆盖结构示意图；
图3为本发明实施例中封装体制备过程中介质层开窗结构示意图；
图4为本发明实施例中封装体制备过程中种子层涂覆结构示意图；
图5为本发明实施例中封装体制备过程中封装金属布线层结构示意图；
图6为本发明实施例中封装体制备过程中阻挡层去除后的结构示意图。
附图标记：
101-微波/毫米波裸芯片；102-圆柱状金属化孔；103-裸芯片背金；104-衬底；105-裸芯片介质层；106-裸芯片表层金属；107-封装介质层；108-封装金属化孔；109-封装金属布线层；110-其它裸芯片；111-开窗；112-种子层；113-阻挡层。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
本发明的一个具体实施例，公开了一种具有电磁屏蔽功能的芯片堆叠封装体，如图1所示，包括微波/毫米波裸芯片101和用于封装微波/毫米波裸芯片101的封装结构，封装结构包括依次设置于微波/毫米波裸芯片101上的封装介质层107和封装金属布线层109。
本实施例中，微波/毫米波裸芯片101包括由下向上设置的裸芯片背金103、衬底104、裸芯片介质层105和裸芯片表层金属106，微波/毫米波裸芯片101设置有穿过衬底104的圆柱状金属化孔102。
本实施例中，封装介质层107上设有封装金属化孔108，封装金属化孔108是通过在封装介质层107上设置开窗111，然后沉积金属金形成的。封装金属化孔108的作用是连接封装金属布线层109与微波/毫米波裸芯片表层金属106，使信号从微波芯片中传输到封装结构，然后通过金丝打线或者电镀球电镀柱的方式与外部其它电路连接。
本实施例中，封装金属布线层109采用沉积金属金形成，封装金属布线层109用于引出来自微波/毫米波裸芯片表层金属106的信号，封装金属布线层109的顶面平整，构成金属地平面。封装金属布线层109上的金属地平面同封装介质层107是实现微波芯片内部信号同外部信号屏蔽功能的关键结构。封装金属布线层109上的金属地平面与微波/毫米波裸芯片背金103共同构成了一种平行板传输线结构，而且封装金属布线层109上的金属地平面通过封装金属化孔108、微波/毫米波裸芯片表层金属106、圆柱状金属化孔102与微波/毫米波裸芯片背金103相连接，并且有效接地。电磁场被限制在封装金属布线层109的金属地平面与微波/毫米波裸芯片背金103之间的区域，从而实现电磁屏蔽功能。
由于封装介质层107的厚度过薄会对微波/毫米波裸芯片101的性能造成恶化，如果厚度过厚会恶化封装金属布线层109的平整度，给封装金属布线层109上面其它芯片110的装配带来困难。因此，本实施例中，封装介质层107的厚度为8～10um，优选为9um，并且封装介质层107采用聚酰亚胺材料。此厚度参数设置克服了封装介质层107的厚度过薄对微波/毫米波裸芯片101的性能造成恶化、厚度过厚会恶化封装金属布线层109的平整度的缺陷。
为了便于实现不同线路的十字交叉，微波/毫米波裸芯片101上设置多层封装结构，也即封装金属布线层109至少设有两层，封装金属布线层109上的十字交叉通过重复结构封装介质层107、封装金属化孔108和封装金属布线层109来实现的。示例性的，用于实现十字交叉结构的封装介质层107厚度为4um，金属布线层109的厚度为3um。最上层的金属布线层109的厚度大于下层金属布线层109的厚度，示例性的，最上层的金属布线层109的厚度为4um，最上层金属布线层109厚度略厚的设计更便于金丝打线、探针测试和电镀球。
本实施例中，封装介质层107和封装金属布线层109至少有两层，因此属可以实现电容、电感和不同封装布线层109之间的十字交叉跨接结构。封装金属布线层109采用特定金属，例如金，能够实现同其它裸芯片110(包括但不限于微波/毫米波裸芯片)的背金103的金金键合或者是烧结连接，进而实现微波/毫米波裸芯片封装后的直接堆叠。
在进行微波/毫米波裸芯片封装堆叠时，先对待封装的微波/毫米波裸芯片101表面进行清洁处理，采用匀胶机在微波/毫米波裸芯片101表面设置封装介质层107：在封装介质层107上设置开窗111，漏出表层金属106；在封装介质层107上设置一层阻挡层113，并通过刻蚀方法在阻挡层113上刻蚀出需要做种子层的区域，采用气相沉积方法在开窗后的封装介质层107上依次形成种子层112和金属线层，形成封装金属布线层109；去除阻挡层113，完成单层微波/毫米波裸芯片101的封装。重复上述步骤，在完成芯片封装的封装金属布线层109的表面堆叠下一芯片。
与现有技术相比，本实施例提供的具有电磁屏蔽功能的芯片堆叠封装体，通过在微波/毫米波裸芯片上设置封装介质层和封装金属布线层，能够实现封装内部信号同外部的隔离，有效地在微波/毫米波裸芯片上方实现电磁屏蔽，保护敏感的微波/毫米波裸芯片免受其它电磁场的干扰。另外，封装金属布线层采用沉积金属金形成，能够实现同其它芯片(包括但不限于微波/毫米波裸芯片)背金的金金键合或者是烧结连接，以实现微波/毫米波裸芯片封装后的直接堆叠，进而实现其它芯片直接在微波/毫米波裸芯片上堆叠，电路的集成程度提高一倍。此外，本发明的芯片堆叠封装体直接在微波/毫米波裸芯片上方区域实现封装并完成芯片堆叠，整个封装结构不会超出芯片底面积，体积更小、集成程度更高，堆叠封装体占用的电路布局空间相比不采用堆叠方式可以减小40％，有利于提高多芯片模组的集成度，尤其适用于雷达TR组件、频率综合器等应用。
实施例2
本发明的又一具体实施例，公开了实施例1中的具有电磁屏蔽功能的芯片堆叠封装体的制备方法，具体包括如下步骤：
步骤一：在待封装的微波/毫米波裸芯片101表面设置封装介质层107。
对待封装的微波/毫米波裸芯片101表面进行清洁处理，采用匀胶机在微波/毫米波裸芯片101表面涂覆一层封装介质层107，如图2所示。封装介质层107材料为聚酰亚胺，封装介质层107的厚度为8～10um，优选为9um，此厚度参数设置克服了封装介质层107的厚度过薄对微波/毫米波裸芯片101的性能造成恶化、厚度过厚会恶化封装金属布线层109的平整度的缺陷。封装介质层107覆盖微波/毫米波裸芯片101表面的表层金属106。
步骤二：在封装介质层107上设置开窗111。
采用曝光刻蚀方法除去封装介质层107的待开窗位置的介质材料，形成开窗111，如图3所示。开窗111的纵向高度为封装介质层107的厚度，通过开窗111漏出表层金属106。封装介质层107上设置的封装金属化孔108，则是通过在封装介质层107上设置开窗111，然后沉积金属金形成的。
步骤三：在封装介质层107上设置一层阻挡层113，阻挡层采用光敏材料，例如酚醛树脂。并在阻挡层113上刻蚀出需要做种子层的区域；采用气相沉积方法在开窗后的封装介质层107上依次形成种子层112和金属线层，种子层112以及布设于种子层112上的金属线层共同构成封装金属布线层109。具体步骤为：
在形成种子层112之前，先在封装介质层107上设置一层阻挡层113，并通过刻蚀方法在阻挡层113上刻蚀出需要做种子层的区域，待布设种子层的区域漏出封装介质层107、开窗111以及表层金属106。在封装介质层107上设置一层阻挡层113，是为了形成设计形状的种子层。
通过气相沉积方法，在设置阻挡层113的封装介质层107表面形成种子层112，种子层112的材料为镍。如图4所示，种子层112均匀分布在封装介质层107表面以及开窗111的底壁和侧壁，种子层112的厚度均一，为0.3um。
通过气相沉积方法，在种子层112的表面形成金属线层，其中，金属线层纵向截面为T字形，包括位于开窗111内的竖直段和位于封装介质层107上的水平段，金属线层的水平段厚度为3um。金属线层的材料为金，金属线层和种子层112一同构成与封装金属布线层109，如图5所示。
封装金属布线层109采用沉积金属金形成，封装金属布线层109用于引出来自微波/毫米波裸芯片表层金属106的信号，封装金属布线层109的顶面平整，构成金属地平面。封装金属布线层109上的金属地平面同封装介质层107是实现微波芯片内部信号同外部信号屏蔽功能的关键结构。封装金属布线层109上的金属地平面与微波/毫米波裸芯片背金103共同构成了一种平行板传输线结构，而且封装金属布线层109上的金属地平面通过封装金属化孔108、微波/毫米波裸芯片表层金属106、圆柱状金属化孔102与微波/毫米波裸芯片背金103相连接，并且有效接地。电磁场被限制在封装金属布线层109的金属地平面与微波/毫米波裸芯片背金103之间的区域，从而实现电磁屏蔽功能。
步骤四：去除阻挡层113，完成单层微波/毫米波裸芯片101的封装，形成单层芯片封装体，如图6所示。通过碱洗的方式去除阻挡层113。通过步骤一至步骤四实现了在单层微波/毫米波裸芯片101上设置一层封装介质层107、一层封装金属布线层109和封装介质层107中的封装金属化孔。
步骤五：在单层芯片封装体的封装金属布线层109的表面重复步骤一至步骤四，在单层芯片封装体上形成包含封装介质层107和封装金属布线层109的封装结构。
在单层芯片封装体的封装金属布线层109表面重复步骤一至步骤四，设置至少一层封装结构，每层封装结构包括一层封装介质层107和一层封装金属布线层109。也就是说，在单层芯片封装体的顶面至少再设置一层封装介质层107和一层封装金属布线层109，并在每一层封装介质层107均设置封装金属化孔108。通过设置多层封装介质层107、封装金属布线层109，可以实现不同封装布线层109之间的交叉跨接结构，或者利用多层封装介质层107和封装金属布线层109结构实现电容器和电感器，增加了封装布线设计的灵活性。在最上层的封装金属布线层109的表面采用烧结或粘接方式堆叠其它芯片110，完成芯片堆叠封装。
通过重复步骤一至步骤四实现不少于两层封装结构(封装介质层107和封装布线金属层109)，可以实现不同封装布线层109之间的十字交叉跨接。示例性的，用于实现十字交叉跨接结构的底层封装介质层107厚度为4um，底层金属布线层109的厚度为2um。用于实现十字交叉跨接结构的最上层的金属布线层109的厚度大于下层金属布线层109的厚度，示例性的，最上层的金属布线层109的厚度为4um，最上层金属布线层厚度大于下层金属布线层的设计更便于金丝打线、探针测试和电镀球。
本实施例中，封装介质层107和封装金属布线层109至少有两层，因此可以实现电容、电感和不同封装布线层109之间的十字交叉跨接结构。封装金属布线层109采用特定金属，例如金，能够实现同其它裸芯片110(包括但不限于微波/毫米波裸芯片)的背金103的金金键合或者是烧结连接，进而实现微波/毫米波裸芯片封装后的直接堆叠。
与现有技术相比，本实施例提供的具有电磁屏蔽功能的芯片堆叠封装体的制备方法，通过在微波/毫米波裸芯片上设置封装介质层和封装金属布线层，能够实现封装内部信号同外部的隔离，有效地在微波/毫米波裸芯片上方实现电磁屏蔽，保护敏感的微波/毫米波裸芯片免受其它电磁场的干扰。另外，封装金属布线层采用金属金经沉积形成，可以实现待堆叠芯片(包括但不限于微波/毫米波裸芯片)背金的金金键合或者是烧结连接，以实现微波/毫米波裸芯片封装后的直接堆叠，进而实现其它芯片直接在微波/毫米波裸芯片上堆叠，电路的集成程度提高一倍。传统的微波/毫米波电路都采用两维平面电路布局，本发明堆叠制备方法将使得微波/毫米波电路的三维立体布局成为可能。此外，本发明的芯片堆叠封装体的制备方法，步骤简单，采用直接在微波/毫米波裸芯片上方区域进行封装并完成芯片堆叠的方式，整个封装结构不会超出芯片底面积，制备的芯片堆叠封装体具有体积更小、集成程度更高的优点，有利于提高多芯片模组的集成度，堆叠封装体的占用的电路布局空间相比不采用堆叠方式可以减小40％。尤其适用于雷达TR组件、频率综合器等应用。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种具有电磁屏蔽功能的芯片堆叠封装体，其特征在于，包括微波/毫米波裸芯片(101)和用于封装微波/毫米波裸芯片(101)的封装结构，封装结构包括依次设置于微波/毫米波裸芯片(101)上的封装介质层(107)和封装金属布线层(109)。
2.根据权利要求1所述的具有电磁屏蔽功能的芯片堆叠封装体，其特征在于，所述微波/毫米波裸芯片(101)包括由下向上设置的裸芯片背金(103)、衬底(104)、裸芯片介质层(105)和裸芯片表层金属(106)；
所述微波/毫米波裸芯片(101)设置有穿过衬底(104)的圆柱状金属化孔(102)。
3.根据权利要求2所述的具有电磁屏蔽功能的芯片堆叠封装体，其特征在于，所述封装金属布线层(109)采用沉积金属金形成，用于引出来自所述裸芯片表层金属(106)的信号。
4.根据权利要求1所述的具有电磁屏蔽功能的芯片堆叠封装体，其特征在于，所述封装金属布线层(109)的顶面平整，构成金属地平面。
5.根据权利要求1所述的具有电磁屏蔽功能的芯片堆叠封装体，其特征在于，所述封装介质层(107)设有封装金属化孔(108)，封装金属化孔(108)通过在封装介质层(107)上设置开窗(111)，再经沉积金属形成。
6.根据权利要求5所述的具有电磁屏蔽功能的芯片堆叠封装体，其特征在于，所述沉积金属为金。
7.根据权利要求1至6任一项所述的具有电磁屏蔽功能的芯片堆叠封装体，其特征在于，所述封装介质层(107)采用聚酰亚胺材料。
8.根据权利要求7所述的具有电磁屏蔽功能的芯片堆叠封装体，其特征在于，所述封装介质层(107)的厚度为8～10um。
9.一种如权利要求1至8所述的具有电磁屏蔽功能的芯片堆叠封装体的制备方法，其特征在于，包括如下步骤：
步骤一：在待封装的微波/毫米波裸芯片(101)表面设置封装介质层(107)；
步骤二：在封装介质层(107)上设置开窗(111)；
步骤三：在开窗后的封装介质层(107)上设置阻挡层(113)，并在阻挡层(113)上刻蚀出待布设种子层(112)的区域；
采用气相沉积方法在开窗后的封装介质层(107)上依次形成种子层(112)和金属线层，种子层(112)和金属线层共同构成封装金属布线层(109)；
步骤四：去除阻挡层(113)，完成单层微波/毫米波裸芯片(101)的封装，形成单层芯片封装体。
10.根据权利要求9所述的具有电磁屏蔽功能的芯片堆叠封装体的制备方法，其特征在于，步骤一中，对待封装的微波/毫米波裸芯片(101)表面进行清洁处理，采用匀胶机在微波/毫米波裸芯片(101)表面涂覆一层封装介质层(107)。
CN201911382618.8A 2019-12-27 2019-12-27 一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法 Active CN111128901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911382618.8A CN111128901B (zh) 2019-12-27 2019-12-27 一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911382618.8A CN111128901B (zh) 2019-12-27 2019-12-27 一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法

Publications (2)

Publication Number Publication Date
CN111128901A true CN111128901A (zh) 2020-05-08
CN111128901B CN111128901B (zh) 2021-09-14

Family

ID=70505241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911382618.8A Active CN111128901B (zh) 2019-12-27 2019-12-27 一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法

Country Status (1)

Country Link
CN (1) CN111128901B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993525A (zh) * 2021-02-03 2021-06-18 维沃移动通信有限公司 显示装置及电子设备
US11764163B2 (en) 2020-09-27 2023-09-19 Luxshare Electronic Technology (Kunshan) Ltd. Semiconductor encapsulation structure and encapsulation method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080073747A1 (en) * 2006-09-22 2008-03-27 Clinton Chao Electromagnetic shielding using through-silicon vias
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US20110140247A1 (en) * 2009-12-11 2011-06-16 Reza Argenty Pagaila Integrated circuit packaging system with shielded package and method of manufacture thereof
US20110266646A1 (en) * 2010-01-15 2011-11-03 Panasonic Corporation Semiconductor device
CN107068659A (zh) * 2017-04-19 2017-08-18 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片集成天线封装结构及方法
CN108701680A (zh) * 2016-03-31 2018-10-23 英特尔公司 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080073747A1 (en) * 2006-09-22 2008-03-27 Clinton Chao Electromagnetic shielding using through-silicon vias
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US20110140247A1 (en) * 2009-12-11 2011-06-16 Reza Argenty Pagaila Integrated circuit packaging system with shielded package and method of manufacture thereof
US20110266646A1 (en) * 2010-01-15 2011-11-03 Panasonic Corporation Semiconductor device
CN108701680A (zh) * 2016-03-31 2018-10-23 英特尔公司 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
CN107068659A (zh) * 2017-04-19 2017-08-18 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片集成天线封装结构及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764163B2 (en) 2020-09-27 2023-09-19 Luxshare Electronic Technology (Kunshan) Ltd. Semiconductor encapsulation structure and encapsulation method
CN112993525A (zh) * 2021-02-03 2021-06-18 维沃移动通信有限公司 显示装置及电子设备
CN112993525B (zh) * 2021-02-03 2024-03-19 维沃移动通信有限公司 显示装置及电子设备

Also Published As

Publication number Publication date
CN111128901B (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
US20140048326A1 (en) Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
US20190311994A1 (en) Electronic device module
US7745911B2 (en) Semiconductor chip package
CN103367269B (zh) 用于射频应用的隔离混合基板
US10937739B2 (en) Electronic device module and method of manufacturing the same
CN107248513A (zh) 北斗一体化封装电路
US20140048914A1 (en) Wiring board with embedded device and electromagnetic shielding
CN111128901B (zh) 一种具有电磁屏蔽功能的芯片堆叠封装体及其制备方法
KR101204224B1 (ko) 모듈 기판
US9713259B2 (en) Communication module
CN102104033A (zh) 三维混合信号芯片堆叠封装体及其制备方法
US20130026653A1 (en) Method for manufacturing semiconductor device
WO2014097725A1 (ja) 積層型電子装置およびその製造方法
KR102262907B1 (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
US6430059B1 (en) Integrated circuit package substrate integrating with decoupling capacitor
CN112349700B (zh) 一种气密高导热lcp封装基板及多芯片系统级封装结构
TWI395318B (zh) 使用嵌入式晶片載板之薄型立體堆疊封裝結構
CN102024565A (zh) 电容结构
US8385084B2 (en) Shielding structures for signal paths in electronic devices
CN215680683U (zh) 半导体封装件
CN112349696B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
US7345363B2 (en) Semiconductor device with a rewiring level and method for producing the same
CN111048488A (zh) 具有电磁屏蔽结构的裸芯
US6630628B2 (en) High-performance laminate for integrated circuit interconnection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant